JP2004120275A - ディジタル放送受信機 - Google Patents
ディジタル放送受信機 Download PDFInfo
- Publication number
- JP2004120275A JP2004120275A JP2002280244A JP2002280244A JP2004120275A JP 2004120275 A JP2004120275 A JP 2004120275A JP 2002280244 A JP2002280244 A JP 2002280244A JP 2002280244 A JP2002280244 A JP 2002280244A JP 2004120275 A JP2004120275 A JP 2004120275A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- decoding
- path
- digital broadcast
- tsp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
【構成】ディジタル放送受信装置において、多重フレーム構成回路126はTS201とイネーブル信号202を出力する。TS201に含まれるデータがTSPの場合、イネーブル信号202は”H”であり、ヌルTSPの場合、イネーブル信号202は”L”である。ビタビ復号回路128は、イネーブル信号202が”H”すなわちTSPが入力された場合は、ビタビ復号化を行い、イネーブル信号202が”L”すなわちヌルTSPが入力された場合はビタビ復号化を行わない。
【効果】多重フレーム構成回路126から出力されるヌルTSPに対してはビタビ復号化を禁止するため、消費電力の削減が図れる。
【選択図】 図5
【効果】多重フレーム構成回路126から出力されるヌルTSPに対してはビタビ復号化を禁止するため、消費電力の削減が図れる。
【選択図】 図5
Description
【0001】
【産業上の利用分野】
この発明は、ディジタル放送受信機に関し、特にたとえば、受信されたディジタル放送信号に基づく符号化データを複数の正規パケットに変換し、複数の正規パケットの間に任意のタイミングでダミーパケットを挿入してパケットストリームを生成し、そしてパケットストリームを復号して復号データを生成する、ディジタル放送受信機に関する。
【0002】
【従来技術】
MPEG2システムを採用するディジタルテレビジョン放送では、コンテンツはMPEG2フォーマットに従って複数のPES(Packetized Elementary Stream)にエンコードされ、エンコードされた複数のPESはTS(Transport Stream)と呼ばれるストリーム形式で多重される。ここで、TSは複数のTSP(Transport Stream Packet)が連続したストリームであり、各々のTPSは伝送路符号化処理を経て送信される。
【0003】
したがって、ディジタル放送受信機によって受信されたディジタル放送信号は、伝送路復号処理によってTSに戻され、TSを形成する各々のTSPは、ビタビ復号,バイトデインタリーブ,エネルギー拡散,RS復号などの一連の処理を経た後、MPEG2フォーマットに従ってデコードされる。伝送路復号処理の最終段で実行される多重フレーム構成処理では、TSの伝送レートを保証するべく、ダミーであるヌルTSPが正規のTSPの間に挿入される。
【0004】
なお、この種のディジタル放送受信機は、特許文献1に開示されている。
【0005】
【特許文献1】
特開2002−112271号公報
【0006】
【発明が解決しようとする課題】
しかし、従来のディジタル放送受信機では、TSを形成する複数のTSPのうち、ヌルTSPについてもビタビ復号以降の処理が実行されていた。このため、従来技術では消費電力が増大するという問題があった。
【0007】
それゆえに、この発明の主たる目的は、消費電力を抑えることができる、ディジタル放送受信機を提供することである。
【0008】
【課題を解決するための手段】
この発明は、受信されたディジタル放送信号に基づく符号化データを複数の正規パケットに変換し、複数の正規パケットの間に任意のタイミングでダミーパケットを挿入してパケットストリームを生成するディジタル放送受信機において、パケットストリームを形成する各々のパケットを復号する復号手段、ダミーデータを発生する発生手段、ダミーパケットの挿入タイミングを検出する検出手段、および検出手段の検出結果に基づいて復号手段および発生手段を選択的に有効化する有効化手段を備えることを特徴とする、ディジタル放送受信機である。
【0009】
【作用】
受信されたディジタル放送信号に基づく符号化データは、複数の正規パケットに変換される。変換された複数の正規パケットの間には任意のタイミングでダミーパケットが挿入され、これによってパケットストリームが生成される。パケットストリームを形成する各々のパケットは、復号手段によって復号される。一方、発生手段は、ダミーデータを発生する。検出手段はダミーパケットの挿入タイミングを検出し、有効化手段は、検出手段の検出結果に基づいて復号手段および発生手段を選択的に有効化する。
【0010】
復号手段および発生手段の選択的な有効化によって、復号手段は間欠的に復号処理を中断でき、消費電力の削減が実現される。また、復号手段および発生手段の選択的な有効化によって、復号データとダミーデータとが時分割多重される。このため、後段の処理で不具合が生じるのを防止できる。
【0011】
好ましくは、有効化手段は、正規パケットの復号タイミングで復号手段を有効化し、ダミーパケットの復号タイミングで発生手段を有効化する。
【0012】
また、復号手段は、好ましくはビタビ復号を実行する。ビタビ復号では多くの電力を消費するため、かかる場合に消費電力の削減が顕著になる。
【0013】
【発明の効果】
この発明によれば、検出手段の検出結果に基づいて復号手段および発生手段を選択的に有効化するようにしたため、不要な消費電力を削減することができる。
【0014】
この発明の上述の目的,その他の目的,特徴および利点は、図面を参照して行う以下の実施例の詳細な説明から一層明らかとなろう。
【0015】
【実施例】
図1を参照して、地上波ディジタル放送受信機では、放送電波(RF信号)がアンテナ102で受信され、チューナ104に入力される。チューナ104では、RF信号が中間周波数信号(IF信号)にダウンコンバートされ、IFフィルタで所望の周波数成分が抽出される。抽出されたIF信号は、さらなる周波数変換によってベースバンド信号に変換される。A/D変換回路106は、チューナ104から出力されたベースバンド信号をアナログ信号からディジタル信号に変換し、変換されたベースバンド信号を同期処理回路108に与える。同期処理回路108は、ヒルベルト変換を行うヒルベルト変換回路108bと、遅延処理を行う遅延回路108aと、狭帯域AFC(Auto Frequency Control)、クロック再生、シンボル同期の処理を行う処理回路108cとを含む。処理回路108cは、実軸(以下、「I軸」と記載。)成分の信号(同相検波軸信号)と、虚軸(以下、「Q軸」と記載。)成分の信号(直交検波軸信号)とを出力する。同相検波軸信号と直交検波軸信号とは高速フーリエ変換回路(以下、「FFT回路」と記載。)110に与えられる。
【0016】
FFT回路110は、入力信号に対して高速フーリエ変換を行い、時間軸データを周波数軸データに変換する。FFT回路110の出力は広帯域AFC回路112に与えられる。広帯域AFC回路112は、入力データ内に所定の規格に定められた配置位置で配置されている多数のパイロット信号のパターンマッチングを行うことにより、各放送形態でのキャリア間隔単位の周波数ずれを調整し、調整後のデータをフレーム同期/TMCC復号回路114へ出力する。
【0017】
フレーム同期/TMCC復号回路114は、1シンボルにつきTMCC(Transmission and MultiPlexing Configuration Control)信号を1ビット復号する。TMCC信号には同期ワードおよび各種伝送パラメータが含まれている。
【0018】
1フレーム分のTMCC信号が復号されると、同期ワードが検出されることにより、フレーム先頭位置が決定され、フレーム同期がとられる。その後、TMCC信号の誤り訂正が行なわれ、そして差動復調/同期復調回路116においてTMCC信号に含まれる各種伝送パラメータに基づいてDQPSK(DifferentialQuadrature Phase Shift Keying)、16QAM(Quadrature Amplitude Modulation)、64QAM、QPSK(Quadrature Phase Shift Keying)の各変調方式が判別され復調が行なわれ、その出力が周波数デインタリーブ回路118に与えられる。
【0019】
周波数デインタリーブ回路118では、電波の反射などによる特定周波数の信号の欠落を補うために行なわれた周波数インタリーブを元に戻す処理が行われる。周波数デインタリーブ回路118の出力は、時間デインタリーブ回路120に与えられる。時間デインタリーブ回路120では、対フェージングなどのために施された時間インタリーブを元に戻す処理が行われる。
【0020】
時間デインタリーブが行なわれたI軸成分の信号およびQ軸成分の信号は、デマッピング回路122において、送信側での変調方式に応じた復調処理がなされる。すなわち、デマッピング回路122では、I軸成分のデータとQ軸成分のデータとの組み合わせに基づいてnビットの符号化データを生成する。nは送信側の変調方式に応じて決定され、送信側においてQPSK、16QAMまたは64QAMが使用された場合、1組のI軸、Q軸成分のデータはそれぞれ2ビット、4ビットおよび6ビットの信号に変換される。デマッピング回路122で変換が行なわれた信号はビットデインターリーブ回路124に与えられ、これによって誤り耐性を増加させる目的で行なわれたビットインタリーブが解除される。多重フレーム構成回路126は、ビットデインターリーブ回路124からの出力データに階層分割および階層合成を施し、これによって生成されたTSを一定レートでビタビ復号回路128に与える。ビタビ復号回路128では、送信側で行なわれた畳込み符号化に対応する復号化、および復号化されたデータの誤り訂正が行なわれる。
【0021】
ビタビ復号が行なわれた信号はバイトデインタリーブ回路130に与えられ、ビットインタリーブ同様、誤り耐性を増加させる目的で行なわれたバイトインタリーブが解除される。解除されたデータは、エネルギー拡散回路132においてエネルギー拡散処理が施され、さらにRS復号回路(リードソロモン復号回路)134においてRS復号が施される。RS復号回路134からは、誤り訂正されたTSが出力される。
【0022】
RS復号回路134から出力されたTSは、MPEG圧縮信号からなり、このMPEG圧縮信号は、MPEGデコード回路136における伸張処理を経て、D/A変換回路138に与えられる。D/A変換回路138からは、アナログ映像信号とアナログ音声信号とが出力される。
【0023】
多重フレーム構成回路126は、図2に示すように構成される。ビットデインターリーブ回路124からの入力データは階層分割/階層合成回路126aに与えられ、階層分割、デパンクチャード処理および階層合成の一連の処理によってTSPに変換される。変換されたTSPは、TSバッファ126bに蓄積される。TS再生回路126dは、一定時間毎にTSバッファ126bをチェックし、1TSP分以上のデータが蓄積されている場合は、TS201としてTSPデータを出力すると共にイネーブル信号202を“H”、すなわち値1として出力する。TSバッファ126bにデータがない場合には、スイッチを切り替えてヌルTSP回路126cからヌルTSPをTS201として出力すると共にイネーブル信号202を“L”、すなわち値0として出力する。TSPとヌルTSPとからなるTS201及びイネーブル信号202は、図3に示す要領で多重フレーム構成回路126から出力される。
【0024】
また、図4を参照して、多重フレーム構成回路126から出力されるTSを構成するTSP及びヌルTSPの最後尾には、16進数で表現される“47”(以下「47Hex.」と記載。)が既知データとして付加されている。すなわちTSは、一定間隔毎に47Hex.を含んでいる。尚、ヌルTSPのデータサイズはTSPと同じである。
ビタビ復号回路128は、図5に示すように構成される。多重フレーム構成回路126からのTS201は、枝メトリック計算回路128aへ入力され、イネーブル信号202は、ビタビ復号回路128を構成する全ての回路に入力される。
【0025】
ビタビ復号回路128は、枝メトリックを計算する枝メトリック計算回路128a、パスメトリックの計算、比較、選択および選択されたパスメトリックに対応するパスを探索するACS(Add Compare Select)回路128b、選択されたパスメトリックを格納するパスメトリックメモリ128c、選択されたパスメトリックに対応するパスを格納するパスメモリ128e、パスメトリックから最小値の検出及びパスメトリック値の規格化を行うパスメトリック最小値検索回路128d、意味を持たない情報からなるダミーパスを出力するダミーパス回路128f、ダミーパス回路128fからのダミーパス、もしくはパスメトリック最小値検索回路128dの結果に対応する最小パスをパスメモリ128eから取り出して出力する出力選択回路128fを含む。
【0026】
ビタビ復号回路128に入力されるTSを構成するTSPは、送信側において拘束長7の畳み込み符号化が施されている。従って、送信側の畳み込み符号化器は、符号化器への入力データに応じて最大で64の状態に遷移する。
当該TSがビタビ復号回路128に入力されると、枝メトリック計算回路128aで、各状態への枝メトリックが計算される。枝メトリックとしては、ハミング距離、ユークリッド距離、3ビット軟判定等が用いられる。
ACS回路128bでは、枝メトリック計算回路128aから出力される枝メトリックが累積加算を施され、これによって各状態へのパスメトリックが計算される。各状態へ到達するパスはそれぞれ2通りあり、各状態について、この2つのパスのうちパスメトリックの小さい方のパスを選択し、選択されたパスメトリックをパスメトリックメモリ128cに、選択されたパスをパスメモリ128eに格納する。パスメトリック最小値検索回路128dでは、パスメトリックメモリ128cに記憶された各状態のパスメトリックが規格化され、規格化されたパスメトリックから最小値が検出される。出力選択回路128fは、ダミーパス回路128fからのダミーパス、またはパスメモリからパスメトリックの最小値を持つ状態のパスを選択し出力する。
【0027】
また、ビタビ復号回路128では、所定量の入力データの処理が完了してから、結果を出力するという処理を行っているため、ビタビ復号結果、すなわちパスメモリ128eからのパスは、多重フレーム構成回路126からのデータ入力時刻よりも所定時間遅れて出力される。例えば、ビタビ復号回路126に一定間隔で入力されるTSに対して、ビタビ復号結果であるパスがパスメモリのサイズ分蓄積されてから出力される場合は、TSの入力から、パスメモリサイズ分のデータ蓄積に要する時間だけ遅れてビタビ復号結果が出力されることとなる。
【0028】
また、本実施例のビタビ復号回路128では、ビタビ復号回路128内部でイネーブル信号202をON/OFF信号として用いることで、ヌルTSPが入力される期間はビタビ復号回路128を動作させないことが可能となる。
【0029】
図6は、多重フレーム構成回路126からTS201とイネーブル信号202が入力されたときのビタビ復号回路128の各構成回路の動作を示している。
【0030】
枝メトリック計算回路128aは、イネーブル信号202を参照することにより、ヌルTSP期間は枝メトリックの計算を行わず、その間は以前の計算結果を出力する。但し、TSP及びヌルTSPには1バイトの47Hex.が存在するので、その間は、既知の枝メトリック値を出力する外部終結処理を行う。
【0031】
ACS回路128bも同様に、イネーブル信号202を参照することにより、ヌルTSP期間中は動作せず、その間は、パスメトリックメモリ128cおよびパスメモリ128eの更新は行わない。パスメトリックメモリ128cは、イネーブル信号202を参照することにより、ヌルTSP期間中はパスメトリック値を保持する。但し、TSP及びヌルTSPに付加された47Hex.の期間は、メトリックを初期化(例えば最小値に設定)する内部終結処理を行う。パスメトリック最小値検索回路128dも同様にヌルTSP期間中は動作しない。
出力選択回路128gは、イネーブル信号202を参照し、ヌルTSP期間中は、ダミーパス回路128gからダミーパスを取り込み、出力し、TSP期間中は、パスメトリック最小値検索回路128dから出力される最小パスメトリックを持つ状態のパスをパスメモリから選択し、最も古い順から出力する。但し、TSPに付加された47Hex.に対応するパスは、47Hex.を起点とすることで1本に決定できるため、TSPのうち47Hex.を含む部分についてのパスは、そのパス(特殊パス)を出力する。尚、ビタビ復号回路128は、上記したようにパスメモリのサイズ分だけパスが蓄積されてから出力を開始するため、出力選択回路128gからの出力は、パスメモリサイズ分のパスの蓄積に要する時間だけ遅れて出力される。
【0032】
このようにして、多重フレーム構成回路126から出力されるイネーブル信号202をビタビ復号回路128の各回路へ供給し、ON/OFF信号として用いることで、ヌルTSPが出力される期間はビタビ復号回路128を動作させないことが可能となる。
【0033】
尚、この実施例では、パスメモリ128eのメモリ長が、送信側で符号化される前のTSP長よりも短い構成となっているため、ビタビ復号回路128に入力されるTSPのうち47Hex.が含まれていない部分のデータの処理を行う場合は、各状態のパスメトリックから最小値を検索し、最小のパスメトリックを持つ状態のパスの選択を行う必要があるが、パスメモリ128eのメモリ長を畳み込み符号化前のTSP長と同じかそれ以上のメモリ長とすることにより、各状態について1TSP分のパスを格納できるため、パスメトリックの最小値検索を行わずとも1TSPの最後尾に付加された47Hex.からパスを1本に決定できる。但し、この場合は、1TSP分だけパスが蓄積されてから出力を開始するため、ビタビ復号回路128からの出力の遅延は本実施例の場合よりもさらに大きくなる。
【0034】
また、上記実施例では、イネーブル信号202をビタビ復号回路128の各回路の動作を制御するON/OFF信号として用いているが、地上波ディジタル放送受信機を構成する全回路の動作基準信号(クロック)と当該イネーブル信号の論理積を取った信号をゲーティドクロックとして、クロックの替わりにビタビ復号回路128へ供給する方法を用いてもよい。これによると、図7を参照して、クロックとイネーブル信号の論理積であるゲーティドクロックは、TSPが入力されるときは、クロックとしてビタビ復号回路128を動作させるが、ヌルTSPが入力されるとき、すなわちイネーブル信号が“L”のときは、ゲーティドクロックも、“L”となり、ビタビ復号回路を動作させないことが可能となる。
【0035】
以上のように、多重フレーム構成回路126から出力されるイネーブル信号または、クロックとイネーブル信号の論理積であるゲーティドクロックを用いることにより、多重フレーム構成回路126から出力されるヌルTSPに対してはビタビ復号回路の動作を一時的に止めることができ、消費電力を削減することが可能となる。
【図面の簡単な説明】
【図1】本発明に係る実施の形態の一つであるディジタル放送受信装置の概略ブロック図である。
【図2】多重フレーム構成回路の各構成回路の動作を説明するための図解図である。
【図3】ビタビ復号回路に入力されるTS及びイネーブル信号の図解図である。
【図4】ビタビ復号回路に入力されるTSの図解図である。
【図5】本発明に係るディジタル放送受信装置の実施の形態のビタビ復号回路の構成を示すブロック図である。
【図6】ビタビ復号回路の各構成回路の動作を説明するための図解図である。
【図7】本発明に係るその他の実施の形態の動作を説明するための図解図である。
【符号の説明】
128a 枝メトリック計算回路
128b ACS回路
128c パスメトリックメモリ
128d パスメトリック最小値検索回路
128e パスメモリ
128f 出力選択回路
128g ダミーパス回路
【産業上の利用分野】
この発明は、ディジタル放送受信機に関し、特にたとえば、受信されたディジタル放送信号に基づく符号化データを複数の正規パケットに変換し、複数の正規パケットの間に任意のタイミングでダミーパケットを挿入してパケットストリームを生成し、そしてパケットストリームを復号して復号データを生成する、ディジタル放送受信機に関する。
【0002】
【従来技術】
MPEG2システムを採用するディジタルテレビジョン放送では、コンテンツはMPEG2フォーマットに従って複数のPES(Packetized Elementary Stream)にエンコードされ、エンコードされた複数のPESはTS(Transport Stream)と呼ばれるストリーム形式で多重される。ここで、TSは複数のTSP(Transport Stream Packet)が連続したストリームであり、各々のTPSは伝送路符号化処理を経て送信される。
【0003】
したがって、ディジタル放送受信機によって受信されたディジタル放送信号は、伝送路復号処理によってTSに戻され、TSを形成する各々のTSPは、ビタビ復号,バイトデインタリーブ,エネルギー拡散,RS復号などの一連の処理を経た後、MPEG2フォーマットに従ってデコードされる。伝送路復号処理の最終段で実行される多重フレーム構成処理では、TSの伝送レートを保証するべく、ダミーであるヌルTSPが正規のTSPの間に挿入される。
【0004】
なお、この種のディジタル放送受信機は、特許文献1に開示されている。
【0005】
【特許文献1】
特開2002−112271号公報
【0006】
【発明が解決しようとする課題】
しかし、従来のディジタル放送受信機では、TSを形成する複数のTSPのうち、ヌルTSPについてもビタビ復号以降の処理が実行されていた。このため、従来技術では消費電力が増大するという問題があった。
【0007】
それゆえに、この発明の主たる目的は、消費電力を抑えることができる、ディジタル放送受信機を提供することである。
【0008】
【課題を解決するための手段】
この発明は、受信されたディジタル放送信号に基づく符号化データを複数の正規パケットに変換し、複数の正規パケットの間に任意のタイミングでダミーパケットを挿入してパケットストリームを生成するディジタル放送受信機において、パケットストリームを形成する各々のパケットを復号する復号手段、ダミーデータを発生する発生手段、ダミーパケットの挿入タイミングを検出する検出手段、および検出手段の検出結果に基づいて復号手段および発生手段を選択的に有効化する有効化手段を備えることを特徴とする、ディジタル放送受信機である。
【0009】
【作用】
受信されたディジタル放送信号に基づく符号化データは、複数の正規パケットに変換される。変換された複数の正規パケットの間には任意のタイミングでダミーパケットが挿入され、これによってパケットストリームが生成される。パケットストリームを形成する各々のパケットは、復号手段によって復号される。一方、発生手段は、ダミーデータを発生する。検出手段はダミーパケットの挿入タイミングを検出し、有効化手段は、検出手段の検出結果に基づいて復号手段および発生手段を選択的に有効化する。
【0010】
復号手段および発生手段の選択的な有効化によって、復号手段は間欠的に復号処理を中断でき、消費電力の削減が実現される。また、復号手段および発生手段の選択的な有効化によって、復号データとダミーデータとが時分割多重される。このため、後段の処理で不具合が生じるのを防止できる。
【0011】
好ましくは、有効化手段は、正規パケットの復号タイミングで復号手段を有効化し、ダミーパケットの復号タイミングで発生手段を有効化する。
【0012】
また、復号手段は、好ましくはビタビ復号を実行する。ビタビ復号では多くの電力を消費するため、かかる場合に消費電力の削減が顕著になる。
【0013】
【発明の効果】
この発明によれば、検出手段の検出結果に基づいて復号手段および発生手段を選択的に有効化するようにしたため、不要な消費電力を削減することができる。
【0014】
この発明の上述の目的,その他の目的,特徴および利点は、図面を参照して行う以下の実施例の詳細な説明から一層明らかとなろう。
【0015】
【実施例】
図1を参照して、地上波ディジタル放送受信機では、放送電波(RF信号)がアンテナ102で受信され、チューナ104に入力される。チューナ104では、RF信号が中間周波数信号(IF信号)にダウンコンバートされ、IFフィルタで所望の周波数成分が抽出される。抽出されたIF信号は、さらなる周波数変換によってベースバンド信号に変換される。A/D変換回路106は、チューナ104から出力されたベースバンド信号をアナログ信号からディジタル信号に変換し、変換されたベースバンド信号を同期処理回路108に与える。同期処理回路108は、ヒルベルト変換を行うヒルベルト変換回路108bと、遅延処理を行う遅延回路108aと、狭帯域AFC(Auto Frequency Control)、クロック再生、シンボル同期の処理を行う処理回路108cとを含む。処理回路108cは、実軸(以下、「I軸」と記載。)成分の信号(同相検波軸信号)と、虚軸(以下、「Q軸」と記載。)成分の信号(直交検波軸信号)とを出力する。同相検波軸信号と直交検波軸信号とは高速フーリエ変換回路(以下、「FFT回路」と記載。)110に与えられる。
【0016】
FFT回路110は、入力信号に対して高速フーリエ変換を行い、時間軸データを周波数軸データに変換する。FFT回路110の出力は広帯域AFC回路112に与えられる。広帯域AFC回路112は、入力データ内に所定の規格に定められた配置位置で配置されている多数のパイロット信号のパターンマッチングを行うことにより、各放送形態でのキャリア間隔単位の周波数ずれを調整し、調整後のデータをフレーム同期/TMCC復号回路114へ出力する。
【0017】
フレーム同期/TMCC復号回路114は、1シンボルにつきTMCC(Transmission and MultiPlexing Configuration Control)信号を1ビット復号する。TMCC信号には同期ワードおよび各種伝送パラメータが含まれている。
【0018】
1フレーム分のTMCC信号が復号されると、同期ワードが検出されることにより、フレーム先頭位置が決定され、フレーム同期がとられる。その後、TMCC信号の誤り訂正が行なわれ、そして差動復調/同期復調回路116においてTMCC信号に含まれる各種伝送パラメータに基づいてDQPSK(DifferentialQuadrature Phase Shift Keying)、16QAM(Quadrature Amplitude Modulation)、64QAM、QPSK(Quadrature Phase Shift Keying)の各変調方式が判別され復調が行なわれ、その出力が周波数デインタリーブ回路118に与えられる。
【0019】
周波数デインタリーブ回路118では、電波の反射などによる特定周波数の信号の欠落を補うために行なわれた周波数インタリーブを元に戻す処理が行われる。周波数デインタリーブ回路118の出力は、時間デインタリーブ回路120に与えられる。時間デインタリーブ回路120では、対フェージングなどのために施された時間インタリーブを元に戻す処理が行われる。
【0020】
時間デインタリーブが行なわれたI軸成分の信号およびQ軸成分の信号は、デマッピング回路122において、送信側での変調方式に応じた復調処理がなされる。すなわち、デマッピング回路122では、I軸成分のデータとQ軸成分のデータとの組み合わせに基づいてnビットの符号化データを生成する。nは送信側の変調方式に応じて決定され、送信側においてQPSK、16QAMまたは64QAMが使用された場合、1組のI軸、Q軸成分のデータはそれぞれ2ビット、4ビットおよび6ビットの信号に変換される。デマッピング回路122で変換が行なわれた信号はビットデインターリーブ回路124に与えられ、これによって誤り耐性を増加させる目的で行なわれたビットインタリーブが解除される。多重フレーム構成回路126は、ビットデインターリーブ回路124からの出力データに階層分割および階層合成を施し、これによって生成されたTSを一定レートでビタビ復号回路128に与える。ビタビ復号回路128では、送信側で行なわれた畳込み符号化に対応する復号化、および復号化されたデータの誤り訂正が行なわれる。
【0021】
ビタビ復号が行なわれた信号はバイトデインタリーブ回路130に与えられ、ビットインタリーブ同様、誤り耐性を増加させる目的で行なわれたバイトインタリーブが解除される。解除されたデータは、エネルギー拡散回路132においてエネルギー拡散処理が施され、さらにRS復号回路(リードソロモン復号回路)134においてRS復号が施される。RS復号回路134からは、誤り訂正されたTSが出力される。
【0022】
RS復号回路134から出力されたTSは、MPEG圧縮信号からなり、このMPEG圧縮信号は、MPEGデコード回路136における伸張処理を経て、D/A変換回路138に与えられる。D/A変換回路138からは、アナログ映像信号とアナログ音声信号とが出力される。
【0023】
多重フレーム構成回路126は、図2に示すように構成される。ビットデインターリーブ回路124からの入力データは階層分割/階層合成回路126aに与えられ、階層分割、デパンクチャード処理および階層合成の一連の処理によってTSPに変換される。変換されたTSPは、TSバッファ126bに蓄積される。TS再生回路126dは、一定時間毎にTSバッファ126bをチェックし、1TSP分以上のデータが蓄積されている場合は、TS201としてTSPデータを出力すると共にイネーブル信号202を“H”、すなわち値1として出力する。TSバッファ126bにデータがない場合には、スイッチを切り替えてヌルTSP回路126cからヌルTSPをTS201として出力すると共にイネーブル信号202を“L”、すなわち値0として出力する。TSPとヌルTSPとからなるTS201及びイネーブル信号202は、図3に示す要領で多重フレーム構成回路126から出力される。
【0024】
また、図4を参照して、多重フレーム構成回路126から出力されるTSを構成するTSP及びヌルTSPの最後尾には、16進数で表現される“47”(以下「47Hex.」と記載。)が既知データとして付加されている。すなわちTSは、一定間隔毎に47Hex.を含んでいる。尚、ヌルTSPのデータサイズはTSPと同じである。
ビタビ復号回路128は、図5に示すように構成される。多重フレーム構成回路126からのTS201は、枝メトリック計算回路128aへ入力され、イネーブル信号202は、ビタビ復号回路128を構成する全ての回路に入力される。
【0025】
ビタビ復号回路128は、枝メトリックを計算する枝メトリック計算回路128a、パスメトリックの計算、比較、選択および選択されたパスメトリックに対応するパスを探索するACS(Add Compare Select)回路128b、選択されたパスメトリックを格納するパスメトリックメモリ128c、選択されたパスメトリックに対応するパスを格納するパスメモリ128e、パスメトリックから最小値の検出及びパスメトリック値の規格化を行うパスメトリック最小値検索回路128d、意味を持たない情報からなるダミーパスを出力するダミーパス回路128f、ダミーパス回路128fからのダミーパス、もしくはパスメトリック最小値検索回路128dの結果に対応する最小パスをパスメモリ128eから取り出して出力する出力選択回路128fを含む。
【0026】
ビタビ復号回路128に入力されるTSを構成するTSPは、送信側において拘束長7の畳み込み符号化が施されている。従って、送信側の畳み込み符号化器は、符号化器への入力データに応じて最大で64の状態に遷移する。
当該TSがビタビ復号回路128に入力されると、枝メトリック計算回路128aで、各状態への枝メトリックが計算される。枝メトリックとしては、ハミング距離、ユークリッド距離、3ビット軟判定等が用いられる。
ACS回路128bでは、枝メトリック計算回路128aから出力される枝メトリックが累積加算を施され、これによって各状態へのパスメトリックが計算される。各状態へ到達するパスはそれぞれ2通りあり、各状態について、この2つのパスのうちパスメトリックの小さい方のパスを選択し、選択されたパスメトリックをパスメトリックメモリ128cに、選択されたパスをパスメモリ128eに格納する。パスメトリック最小値検索回路128dでは、パスメトリックメモリ128cに記憶された各状態のパスメトリックが規格化され、規格化されたパスメトリックから最小値が検出される。出力選択回路128fは、ダミーパス回路128fからのダミーパス、またはパスメモリからパスメトリックの最小値を持つ状態のパスを選択し出力する。
【0027】
また、ビタビ復号回路128では、所定量の入力データの処理が完了してから、結果を出力するという処理を行っているため、ビタビ復号結果、すなわちパスメモリ128eからのパスは、多重フレーム構成回路126からのデータ入力時刻よりも所定時間遅れて出力される。例えば、ビタビ復号回路126に一定間隔で入力されるTSに対して、ビタビ復号結果であるパスがパスメモリのサイズ分蓄積されてから出力される場合は、TSの入力から、パスメモリサイズ分のデータ蓄積に要する時間だけ遅れてビタビ復号結果が出力されることとなる。
【0028】
また、本実施例のビタビ復号回路128では、ビタビ復号回路128内部でイネーブル信号202をON/OFF信号として用いることで、ヌルTSPが入力される期間はビタビ復号回路128を動作させないことが可能となる。
【0029】
図6は、多重フレーム構成回路126からTS201とイネーブル信号202が入力されたときのビタビ復号回路128の各構成回路の動作を示している。
【0030】
枝メトリック計算回路128aは、イネーブル信号202を参照することにより、ヌルTSP期間は枝メトリックの計算を行わず、その間は以前の計算結果を出力する。但し、TSP及びヌルTSPには1バイトの47Hex.が存在するので、その間は、既知の枝メトリック値を出力する外部終結処理を行う。
【0031】
ACS回路128bも同様に、イネーブル信号202を参照することにより、ヌルTSP期間中は動作せず、その間は、パスメトリックメモリ128cおよびパスメモリ128eの更新は行わない。パスメトリックメモリ128cは、イネーブル信号202を参照することにより、ヌルTSP期間中はパスメトリック値を保持する。但し、TSP及びヌルTSPに付加された47Hex.の期間は、メトリックを初期化(例えば最小値に設定)する内部終結処理を行う。パスメトリック最小値検索回路128dも同様にヌルTSP期間中は動作しない。
出力選択回路128gは、イネーブル信号202を参照し、ヌルTSP期間中は、ダミーパス回路128gからダミーパスを取り込み、出力し、TSP期間中は、パスメトリック最小値検索回路128dから出力される最小パスメトリックを持つ状態のパスをパスメモリから選択し、最も古い順から出力する。但し、TSPに付加された47Hex.に対応するパスは、47Hex.を起点とすることで1本に決定できるため、TSPのうち47Hex.を含む部分についてのパスは、そのパス(特殊パス)を出力する。尚、ビタビ復号回路128は、上記したようにパスメモリのサイズ分だけパスが蓄積されてから出力を開始するため、出力選択回路128gからの出力は、パスメモリサイズ分のパスの蓄積に要する時間だけ遅れて出力される。
【0032】
このようにして、多重フレーム構成回路126から出力されるイネーブル信号202をビタビ復号回路128の各回路へ供給し、ON/OFF信号として用いることで、ヌルTSPが出力される期間はビタビ復号回路128を動作させないことが可能となる。
【0033】
尚、この実施例では、パスメモリ128eのメモリ長が、送信側で符号化される前のTSP長よりも短い構成となっているため、ビタビ復号回路128に入力されるTSPのうち47Hex.が含まれていない部分のデータの処理を行う場合は、各状態のパスメトリックから最小値を検索し、最小のパスメトリックを持つ状態のパスの選択を行う必要があるが、パスメモリ128eのメモリ長を畳み込み符号化前のTSP長と同じかそれ以上のメモリ長とすることにより、各状態について1TSP分のパスを格納できるため、パスメトリックの最小値検索を行わずとも1TSPの最後尾に付加された47Hex.からパスを1本に決定できる。但し、この場合は、1TSP分だけパスが蓄積されてから出力を開始するため、ビタビ復号回路128からの出力の遅延は本実施例の場合よりもさらに大きくなる。
【0034】
また、上記実施例では、イネーブル信号202をビタビ復号回路128の各回路の動作を制御するON/OFF信号として用いているが、地上波ディジタル放送受信機を構成する全回路の動作基準信号(クロック)と当該イネーブル信号の論理積を取った信号をゲーティドクロックとして、クロックの替わりにビタビ復号回路128へ供給する方法を用いてもよい。これによると、図7を参照して、クロックとイネーブル信号の論理積であるゲーティドクロックは、TSPが入力されるときは、クロックとしてビタビ復号回路128を動作させるが、ヌルTSPが入力されるとき、すなわちイネーブル信号が“L”のときは、ゲーティドクロックも、“L”となり、ビタビ復号回路を動作させないことが可能となる。
【0035】
以上のように、多重フレーム構成回路126から出力されるイネーブル信号または、クロックとイネーブル信号の論理積であるゲーティドクロックを用いることにより、多重フレーム構成回路126から出力されるヌルTSPに対してはビタビ復号回路の動作を一時的に止めることができ、消費電力を削減することが可能となる。
【図面の簡単な説明】
【図1】本発明に係る実施の形態の一つであるディジタル放送受信装置の概略ブロック図である。
【図2】多重フレーム構成回路の各構成回路の動作を説明するための図解図である。
【図3】ビタビ復号回路に入力されるTS及びイネーブル信号の図解図である。
【図4】ビタビ復号回路に入力されるTSの図解図である。
【図5】本発明に係るディジタル放送受信装置の実施の形態のビタビ復号回路の構成を示すブロック図である。
【図6】ビタビ復号回路の各構成回路の動作を説明するための図解図である。
【図7】本発明に係るその他の実施の形態の動作を説明するための図解図である。
【符号の説明】
128a 枝メトリック計算回路
128b ACS回路
128c パスメトリックメモリ
128d パスメトリック最小値検索回路
128e パスメモリ
128f 出力選択回路
128g ダミーパス回路
Claims (3)
- 受信されたディジタル放送信号に基づく符号化データを複数の正規パケットに変換し、前記複数の正規パケットの間に任意のタイミングでダミーパケットを挿入してパケットストリームを生成するディジタル放送受信機において、
前記パケットストリームを形成する各々のパケットを復号する復号手段、
ダミーデータを発生する発生手段、
前記ダミーパケットの挿入タイミングを検出する検出手段、および
前記検出手段の検出結果に基づいて前記復号手段および前記発生手段を選択的に有効化する有効化手段を備えることを特徴とする、ディジタル放送受信機。 - 前記有効化手段は、前記正規パケットの復号タイミングで前記復号手段を有効化し、前記ダミーパケットの復号タイミングで前記発生手段を有効化する、請求項1記載のディジタル放送受信機。
- 前記復号手段はビタビ復号を実行する、請求項1または2記載のディジタル放送受信機。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002280244A JP2004120275A (ja) | 2002-09-26 | 2002-09-26 | ディジタル放送受信機 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002280244A JP2004120275A (ja) | 2002-09-26 | 2002-09-26 | ディジタル放送受信機 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004120275A true JP2004120275A (ja) | 2004-04-15 |
Family
ID=32274990
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002280244A Pending JP2004120275A (ja) | 2002-09-26 | 2002-09-26 | ディジタル放送受信機 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004120275A (ja) |
-
2002
- 2002-09-26 JP JP2002280244A patent/JP2004120275A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7456761B2 (en) | Interspersed training among encoded blocks of data within a data frame | |
RU2350037C2 (ru) | Цифровая широковещательная передача/прием, допускающая улучшение характеристик приема и коррекции, и способ обработки сигналов для этого | |
JP6823277B2 (ja) | インタフェース方法 | |
JP4245602B2 (ja) | デジタル復調装置、デジタル受信装置、デジタル復調装置の制御方法、デジタル復調装置の制御プログラム、及び、この制御プログラムを記録した記録媒体 | |
JP2001054028A (ja) | デジタル放送受信機のチャンネルデコーダ | |
WO2005002229A2 (en) | Receiver and packet formatter for decoding an atsc dtv signal | |
US8503583B2 (en) | Receiver, receiving method, program and receiving system | |
JP2000224136A (ja) | データ伝送システム | |
KR100424496B1 (ko) | 디지털 vsb시스템의 동기신호를 이용한 이퀄라이져 제어 방법 및 장치 | |
US20050100118A1 (en) | Guard interval and FFT mode detector in DVB-T receiver | |
JP2004120275A (ja) | ディジタル放送受信機 | |
JP4248432B2 (ja) | 誤り訂正回路 | |
JP2000004409A (ja) | 受信装置 | |
JP4541291B2 (ja) | デジタル復調装置、デジタル受信装置、デジタル復調装置の制御方法、デジタル復調装置の制御プログラム、及び、この制御プログラムを記録した記録媒体 | |
JP2007028200A (ja) | フレーム同期保護制御装置及び方法 | |
US7155659B2 (en) | Error detection and correction circuit | |
JP3691211B2 (ja) | デジタル信号送信装置、およびデジタル信号受信装置 | |
JP2002217864A (ja) | デジタル信号受信装置 | |
JP2006238222A (ja) | ダイバーシチ方式受信装置及びダイバーシチ方式受信装置の受信信号位相制御方法 | |
JP4179954B2 (ja) | デジタル放送受信装置 | |
JP2000049625A (ja) | 誤り訂正方式 | |
JP2002112271A (ja) | デジタル放送受信装置 | |
JPH11252189A (ja) | デジタル信号復調装置および方法、並びに提供媒体 | |
JP2006086929A (ja) | データ伝送方法およびデータ送受信装置 | |
WO2000034846A9 (en) | Method, system, and computer program product for error detection and correction in a synchronization word |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061020 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061031 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070313 |