JP2004110530A - アナログ乗算器 - Google Patents
アナログ乗算器 Download PDFInfo
- Publication number
- JP2004110530A JP2004110530A JP2002273491A JP2002273491A JP2004110530A JP 2004110530 A JP2004110530 A JP 2004110530A JP 2002273491 A JP2002273491 A JP 2002273491A JP 2002273491 A JP2002273491 A JP 2002273491A JP 2004110530 A JP2004110530 A JP 2004110530A
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- analog
- analog switch
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
【課題】安価な汎用部品を使用して構成することができる高精度のアナログ乗算器を提供する。
【解決手段】2個のアナログ信号入力の値の積を演算してアナログ信号の値として出力するアナログ乗算器において、一方の信号入力をパルス幅変調するパルス幅変調回路1と、該パルス幅変調回路1の出力により制御され、他方の信号入力を断続するアナログスイッチ回路2と、該アナログスイッチ回路2の出力の低周波成分だけを通過させるローパスフィルタ回路3とから構成し、ローパスフィルタ回路3の出力を乗算演算の結果として出力するようにした。
【選択図】図1
【解決手段】2個のアナログ信号入力の値の積を演算してアナログ信号の値として出力するアナログ乗算器において、一方の信号入力をパルス幅変調するパルス幅変調回路1と、該パルス幅変調回路1の出力により制御され、他方の信号入力を断続するアナログスイッチ回路2と、該アナログスイッチ回路2の出力の低周波成分だけを通過させるローパスフィルタ回路3とから構成し、ローパスフィルタ回路3の出力を乗算演算の結果として出力するようにした。
【選択図】図1
Description
【0001】
【発明の属する技術分野】
本発明は、2個のアナログ信号の値の積を演算してアナログ信号の値として出力するアナログ乗算器に関するものである。
【0002】
【従来の技術】
【特許文献1】特開平10−261187号公報
例えば加熱用ヒーターに電力を供給する電源装置のように、負荷に一定の電力を供給するような制御を求められることがある。電源装置としては出力電流と出力電圧からその積である出力電力を演算して求め、出力電力が一定になるように制御しており、演算には乗算器が使用されている。従来アナログ信号の積を演算する乗算器としては、トランジスタのベース、エミッタ間の非直線特性を利用して演算するIC化されたものが知られているが、直線性、温度特性といった特性が充分ではなく、精密な用途には適さないものであった。
【0003】
こうした一般的なIC化されたアナログ乗算器では充分な精度が得られないことから、ICチップ上でトリミングしたもの等の高精度なアナログ乗算器も供給されているが、非常に高価で供給体制にも問題があり、実際に使用することは困難であった。また、アナログ信号をデジタル信号に変換してデジタル演算により積を求めるようなことも行われており、A−D変換器に高精度のものを使用すれば充分な精度が得られるものであるが、高精度のA−D変換器は非常に高価であり、乗算器のコストが嵩むという問題があった。
【0004】
【発明が解決しようとする課題】
本発明は上記の問題点を解決し、安価な汎用部品を使用して構成することができる高精度のアナログ乗算器を提供するためになされたものである。
【0005】
【課題を解決するための手段】
上記の問題を解決するためになされた本発明のアナログ乗算器は、2個のアナログ信号入力の値の積を演算してアナログ信号の値として出力するアナログ乗算器において、一方の信号入力をパルス幅変調するパルス幅変調回路と、該パルス幅変調回路の出力により制御され、他方の信号入力を断続するアナログスイッチ回路と、該アナログスイッチ回路の出力の低周波成分だけを通過させるローパスフィルタ回路とから構成し、ローパスフィルタ回路の出力を乗算演算の結果として出力することを特徴とするものである。
【0006】
ここにおいて、他方の信号入力を断続するアナログスイッチ回路は、他方の信号入力の切断時にアナログスイッチ回路の出力を接地線に接続するものとすること、あるいは、他方の信号入力を断続するアナログスイッチ回路は、他方の信号入力の切断時にアナログスイッチ回路の出力を他方の信号入力と逆極性かつ同一電圧の信号源に接続するものとすることが好ましい。
【0007】
【発明の実施の形態】
次に、本発明の実施の形態について、図を参照しながら具体的に説明する。
図1は本発明のアナログ乗算器の構成を示すブロック図であって、一方の信号入力(入力1)をパルス幅変調するパルス幅変調回路1と、他方の信号入力(入力2)を断続するアナログスイッチ回路2と、該アナログスイッチ回路2の出力の低周波成分だけを通過させるローパスフィルタ回路3とから構成してある。乗算演算の結果はローパスフィルタ回路3の出力として得られるものである。
【0008】
図2は第1の実施の形態の具体的な回路の構成を示す結線図であって、パルス幅変調回路1は2個の演算増幅器4、5、コンパレータ6、三角波発生器7、基準電圧発生器8、2個のアナログスイッチ9、10、インバータ11から構成したものである。演算増幅器4は誤差増幅器として動作するようにしてあり、入力1に入力される入力信号と演算増幅器5の出力の差を増幅するもので入力側と出力側との間に安定用の積分要素となる抵抗器とコンデンサが接続してある。12は演算増幅器であって、正極性の入力1の信号を受けて極性を反転するバッファ増幅器として動作するように回路が構成してあり、出力は演算増幅器4に接続してある。
【0009】
コンパレータ6の非反転入力には演算増幅器4の出力が、反転入力には三角波発生器7の出力がそれぞれ加えてあり、コンパレータ6の出力はアナログスイッチ9の制御端子に接続してある。同時に、コンパレータ6の出力はインバータ11を介してアナログスイッチ10の制御端子に接続してあり、コンパレータ6の出力の状態によってアナログスイッチ9またはアナログスイッチ10のいずれかが閉となることになる。アナログスイッチ9の一極は基準電圧発生器8に、アナログスイッチ10の一極は接地線にそれぞれ接続してあり、アナログスイッチ9及び10の他極は演算増幅器5の入力に接続してある。演算増幅器5はローパスフィルタとして動作するように抵抗器、コンデンサを付加して回路が構成してある。
【0010】
アナログスイッチ回路2は実際には2個のアナログスイッチ13、14から構成したもので、アナログスイッチ13の制御端子はパルス幅変調回路1の出力であるコンパレータ6の出力に、アナログスイッチ14の制御端子はこれと逆位相のインバータ11の出力にそれぞれ接続してある。また、アナログスイッチ13の一極は入力2に、アナログスイッチ14の一極は接地線にそれぞれ接続してあり、アナログスイッチ13及び14の他極はアナログスイッチ回路2の出力としてローパスフィルタ回路3に接続してある。ローパスフィルタ回路3は演算増幅器15に抵抗器、コンデンサを付加して回路を構成したものである。入力2の回路には必要に応じて演算増幅器によるバッファを設けるものとする。
【0011】
前記構成のものにおいて、コンパレータ6は演算増幅器4の出力と三角波発生器7の出力とを比較し、演算増幅器4の出力が三角波発生器7の出力を上回る期間アクティブとなって出力がHとなり、H、Lを繰り返す。アナログスイッチ9はコンパレータ6の出力がHの期間閉となって基準電圧発生器8の出力が演算増幅器5の入力に加わり、アナログスイッチ10はコンパレータ6の出力がLの期間閉となって接地電位が演算増幅器5の入力に加わる。演算増幅器5の入力に加わる平均電圧は、基準電圧発生器8の出力電圧にコンパレータ6の出力がHとなる期間の全期間に対する割合を乗じたものとなり、演算増幅器5の出力には平滑化された信号が得られる。
【0012】
演算増幅器4は入力1の入力信号の極性を反転した演算増幅器12の出力と演算増幅器5の出力の差を増幅し、演算増幅器5の出力の絶対値が入力信号の絶対値より大きければ演算増幅器4の出力はマイナス方向に変化する。演算増幅器4の出力がマイナス方向に変化すると三角波発生器7の出力が演算増幅器4の出力を上回る期間が伸び、コンパレータ6の出力がLとなる期間が長くなるので演算増幅器5の入力に加わる平均電圧は低下することになる。逆に、演算増幅器5の出力の絶対値が入力信号の絶対値より小さくなれば演算増幅器4の出力はプラス方向に変化し、三角波発生器7の出力が演算増幅器4の出力を上回る期間が短くなってコンパレータ6の出力がHとなる期間が長くなるので演算増幅器5の入力に加わる平均電圧は上昇することになる。
【0013】
このようにして演算増幅器5の出力の絶対値が入力信号の絶対値に等しくなるようにコンパレータ6の出力がHになる期間の全期間に対する割合が制御されることになる。基準電圧発生器8、アナログスイッチ9、10、演算増幅器5の回路はパルス幅変調回路1の出力を再度アナログ値に復調、変換するもので、これを演算増幅器4にフィードバックしていることから、安定、高精度なパルス幅変調を行うことができる利点がある。また、アナログスイッチ10を設けてアナログスイッチ9が開のときに演算増幅器5の入力を接地電位とすることにより高精度なアナログへの変換が行われるものである。なお、アナログスイッチ9及び10の他極間に接続した抵抗器は保護用のものである。
【0014】
アナログスイッチ回路2では、アナログスイッチ13がパルス幅変調回路1の出力により駆動され、パルス幅変調回路1の出力がアクティブな期間アナログスイッチ13が閉になるが、アナログスイッチ13が開の期間にはアナログスイッチ14が閉となってアナログスイッチ回路2の出力を接地電位とするので、アナログスイッチ回路2の出力は入力2の電圧又は零の電圧のいずれかに正確に切り替えられることになる。ここのアナログスイッチ13及び14の他極間に接続した抵抗器はアナログスイッチ9及び10の他極間に接続した抵抗器と同様保護用のものである。このアナログスイッチ回路2の出力はローパスフィルタ回路3を経て演算出力として得られることとなる。
【0015】
図3は各部の波形を示すものであって、縦軸は振幅の変化を示している。図3において、Aはパルス幅変調をする基準となるパルス幅変調回路1の三角波発生器7の出力波形、Bは入力1の入力信号の例、Cはパルス幅変調した結果のパルス幅変調回路1の出力であるコンパレータ6の出力、Dは入力2の入力信号の例、Eはアナログスイッチ回路2通過後の信号、Fはローパスフィルタ回路3の出力である。ただし、Cに関しては縦軸が振幅の変化を示すのではなく、単にアクティブであるか否かの状態を示している。
【0016】
また、図3において横軸は時間の経過を示すものであって、入力1の入力信号の例として例示したのはその値がそれぞれ定格に対して、▲1▼の期間で80%、▲2▼の期間で80%、▲3▼の期間で40%、▲4▼の期間で40%としたものであり、入力2の入力信号の例として例示したのはその値がそれぞれ定格に対して、▲1▼の期間で40%、▲2▼の期間で80%、▲3▼の期間で80%、▲4▼の期間で40%としたものである。入力1と入力2とでは定格電圧が異なっていてもよいが、説明を簡単にするために同一としてある。
【0017】
▲1▼の期間においては、図2Bに示す入力1の入力電圧が定格の80%であるので図2Cに示すパルス幅変調回路1の出力がHになる期間は全期間の80%となる。図2Dに示す入力2の入力電圧は定格の40%であるが、アナログスイッチ回路2は全期間の80%の期間だけ閉となるのでアナログスイッチ回路2の出力側の電圧の平均値は図2Eに示すように入力2の入力電圧の80%となる。すなわち定格の40%の80%で演算結果は定格の32%となり、ローパスフィルタ回路3を通って図2Fに示すような平均化された演算結果の出力が得られる。
【0018】
同様に▲2▼の期間においては、パルス幅変調回路1の出力がHになる期間が全期間の80%、入力2の入力電圧が定格の80%でアナログスイッチ回路2の出力側は定格の80%の80%となり、演算結果は定格の64%となる。また、▲3▼の期間においては、パルス幅変調回路1の出力がHになる期間が全期間の40%、入力2の入力電圧が定格の80%でアナログスイッチ回路2の出力側は定格の80%の40%となり、演算結果は定格の32%となる。さらに、▲4▼の期間においては、パルス幅変調回路1の出力がHになる期間が全期間の40%、入力2の入力電圧が定格の40%でアナログスイッチ回路2の出力側は定格の40%の40%となり、演算結果は定格の16%となる。
【0019】
このようにして、入力1の入力電圧を定格のm%、入力2の入力電圧を定格のn%とすると、パルス幅変調回路1の出力がアクティブとなる期間は全期間のm%となり、アナログスイッチ回路2の出力側の電圧の平均値は入力2の入力電圧のm%となる。入力2の入力電圧は定格のn%であるので、演算結果は定格のm×n%となって、任意のm、nの値について演算が行われるものである。
【0020】
図4は第2の実施の形態の具体的な回路の構成を示す結線図であって、パルス幅変調回路1が2個の演算増幅器4、5、コンパレータ6、三角波発生器7、基準電圧発生器8、2個のアナログスイッチ9、10、インバータ11から構成したものであること、演算増幅器12によるバッファ増幅器が設けてあること、アナログスイッチ回路2が2個のアナログスイッチ13、14から構成したものであること、ローパスフィルタ回路3が演算増幅器15に抵抗器、コンデンサを付加して回路を構成したものであることは第1の実施の形態のものと同様である。
【0021】
この第2実施の形態のものでは、第1実施の形態のものでは接地線に接続されていたアナログスイッチ10の一極が基準電圧発生器8と逆極性同一電圧の基準電圧源に接続してあり、同じく第1実施の形態のものでは設置線に接続されていたアナログスイッチ14の一極が入力2の入力信号の極性を反転した信号に接続してある。基準電圧発生器8と逆極性同一電圧の基準電圧源は基準電圧発生器8の出力を演算増幅器16により構成したゲイン1の反転増幅器を通すことにより得るようにしてあり、入力2の入力信号の極性を反転した信号は演算増幅器17により構成したゲイン1の反転増幅器を通すことにより得るようにしてある。
【0022】
このように構成した第2実施の形態のものにおいても、コンパレータ6は演算増幅器4の出力と三角波発生器7の出力とを比較し、演算増幅器4の出力が三角波発生器7の出力を上回る期間アクティブとなって出力がHとなり、H、Lを繰り返す。アナログスイッチ9はコンパレータ6の出力がHの期間閉となって基準電圧発生器8の出力である基準電圧が演算増幅器5の入力に加わり、アナログスイッチ10はコンパレータ6の出力がLの期間閉となって演算増幅器16の出力である基準電圧と同電圧逆極性の電圧が演算増幅器5の入力に加わる。
【0023】
演算増幅器5の入力に加わる平均電圧は、コンパレータ6の出力がHとなる期間の全期間に対する割合が50%のとき零となり、Hの期間の割合が50%より大きければプラスに、Hの期間の割合が50%より小さければマイナスになる。また、その絶対値は50%を中心に100%または0%のときそれぞれプラスまたはマイナスの最大値となり、演算増幅器5の出力には平滑化された信号が得られる。演算増幅器4は演算増幅器12の出力と演算増幅器5の出力の差を増幅する誤差増幅器として動作し、演算増幅器5の出力が入力1の入力信号と極性が逆で絶対値が等しくなるように、コンパレータ6の出力がHになる期間の全期間に対する割合が制御される。
【0024】
アナログスイッチ回路2では、パルス幅変調回路1の出力がHの期間アナログスイッチ13が閉になって入力2の電圧がローパスフィルタ回路3に加わり、アナログスイッチ14はコンパレータ6の出力がLの期間閉となって演算増幅器17の出力である入力2と同電圧逆極性の電圧がローパスフィルタ回路3に加わることになる。ローパスフィルタ回路3の入力に加わる平均電圧は、コンパレータ6の出力がHとなる期間の全期間に対する割合が50%のとき零となり、50%から100%側あるいは0%側に変化すると入力2と同極性側あるいは逆極性側に絶対値が増大することになる。
【0025】
図5及び図6は各部の波形を示すもので、A乃至Fは図3と同等部分の波形である。図5は入力1、入力2共に正極性もしくは零である場合、図6は入力1が負極性であり、入力2が正極性もしくは負極性である場合を示している。図5において入力1の入力信号の例として例示したのはその値がそれぞれ定格に対して、▲1▼乃至▲3▼の期間で80%、▲4▼乃至▲6▼の期間で40%、▲7▼乃至▲9▼の期間で0%としたものであり、入力2の入力信号の例として例示したのはその値がそれぞれ定格に対して、▲1▼、▲4▼、▲7▼の期間において40%、▲2▼、▲5▼、▲8▼の期間において80%、▲3▼、▲6▼、▲9▼の期間において0%としたものである。
【0026】
▲1▼の期間においては、入力1の入力電圧が正極性で定格の80%であるので図5Cに示すパルス幅変調回路1の出力がHになる期間は全期間の90%となる。ローパスフィルタ回路3には図5Eに示すように全期間の90%の期間は入力2の入力電圧が、全期間の10%の期間は入力2の入力電圧の逆極性の電圧が加わることになり、その平均電圧は入力2の入力電圧の90%マイナス10%すなわち80%となる。入力2の入力電圧は定格の40%であるので定格の40%の80%で演算結果は定格の32%となり、ローパスフィルタ回路3を通って図5Fに示すような平均化された演算結果の出力が得られる。
【0027】
▲2▼の期間においては、パルス幅変調回路1の出力がHになる期間が全期間の90%、入力2の入力電圧が定格の80%であり、演算結果は定格の64%となる。また、▲3▼の期間においては、入力2の入力電圧が0%であるので演算結果は0%となる。同様に▲4▼乃至▲6▼の期間においても入力1及び入力2に応じた演算結果が得られるものであるが、▲7▼乃至▲9▼の期間においてはパルス幅変調回路1の出力がHになる期間が全期間の50%となるので、ローパスフィルタ回路3には図5Eに示すように全期間の50%の期間は入力2の入力電圧が、残り50%の期間は入力2の入力電圧の逆極性の電圧が加わることになり、その平均電圧は入力2の入力電圧に無関係に0%となる。
【0028】
一方、図6において入力1の入力信号の例として例示したのは負極性でその値がそれぞれ定格に対して、▲1▼乃至▲4▼の期間で80%、▲5▼乃至▲8▼の期間で40%としたものであり、入力2の入力信号の例として例示したのは▲1▼、▲2▼、▲5▼、▲6▼の期間において正極性、▲3▼、▲4▼、▲7▼、▲8▼の期間において負極性でその値がそれぞれ定格に対して、▲1▼、▲3▼、▲5▼、▲7▼の期間で40%、▲2▼、▲4▼、▲6▼、▲8▼の期間で80%したものである。
【0029】
▲1▼の期間においては、入力1の入力電圧が負極性で定格の80%であるので図5Cに示すパルス幅変調回路1の出力がHになる期間は全期間の10%となる。ローパスフィルタ回路3には図5Eに示すように全期間の10%の期間は入力2の入力電圧が、全期間の90%の期間は入力2の入力電圧の逆極性の電圧が加わることになり、その平均電圧は入力2の入力電圧の10%マイナス90%すなわちマイナス80%となる。このマイナスは平均電圧の極性が入力2の入力電圧と逆極性となることを意味するものであり、入力2の入力電圧が定格の40%であるので演算結果は負極性で絶対値32%となる。
【0030】
また▲2▼の期間においては、パルス幅変調回路1の出力がHになる期間が全期間の10%、入力2の入力電圧が正極性で定格の80%であり、演算結果は負極性で定格の64%となる。さらに、▲3▼の期間においては、パルス幅変調回路1の出力がHになる期間は同じく全期間の10%、入力2の入力電圧が負極性の40%であるので演算結果は正極性で定格の32%となる。同様に▲4▼乃至▲8▼の期間においても入力1及び入力2に応じた演算結果が得られるものである。
【0031】
入力1の入力電圧が正極性の場合、入力電圧の絶対値を定格のm%とすれば、パルス幅変調回路1の出力がHとなる期間は全期間の(50+m/2)%となり、入力2の入力電圧の絶対値を定格のn%とすると、アナログスイッチ回路2の出力側の電圧の平均値は(50+m/2)×n−{100−(50+m/2)}×nとなる。これから演算結果は入力2の入力電圧と同極性で絶対値が定格のm×n%となる。また、入力1の入力電圧が負極性の場合には、パルス幅変調回路1の出力がHとなる期間は全期間の(50−m/2)%となりアナログスイッチ回路2の出力側の電圧の平均値は(50−m/2)×n−{100−(50−m/2)}×nとなる。これから演算結果は定格の−m×n%となり、入力2の入力電圧と逆極性で絶対値が定格のm×n%となる。このように、入力1、入力2の任意の極性、m、nの値について演算が行われるものである。また、パルス幅変調回路のキャリア周波数に比べて充分低い周波数であれば交流信号の乗算も可能である。
【0032】
【発明の効果】
以上説明した本発明によれば、演算増幅器、アナログスイッチ等の安価な汎用部品を使用して構成することができ、パルス幅変調とアナログスイッチというデジタル的方法を利用することにより精度が高いという利点がある。したがって、従来の問題点を解決し実用的なアナログ乗算器を提供するものとして業界に寄与するところ極めて大である。
【図面の簡単な説明】
【図1】本発明の構成を示すブロック図である。
【図2】第1の実施の形態の具体的な回路の構成の例を示す結線図である。
【図3】第1の実施の形態の動作時の各部の波形の例を示す図である。
【図4】第2の実施の形態の具体的な回路の構成の例を示す結線図である。
【図5】第2の実施の形態の動作時の各部の波形の例を示す図である。
【図6】第2の実施の形態の動作時の各部の波形の例を示す図である。
【符号の説明】
1 パルス幅変調回路
2 アナログスイッチ回路
3 ローパスフィルタ回路
4、5 演算増幅器
6 コンパレータ
7 三角波発生器
8 基準電圧発生器
9、10 アナログスイッチ
11 インバータ
12 演算増幅器
13、14 アナログスイッチ
15、16、17 演算増幅器
【発明の属する技術分野】
本発明は、2個のアナログ信号の値の積を演算してアナログ信号の値として出力するアナログ乗算器に関するものである。
【0002】
【従来の技術】
【特許文献1】特開平10−261187号公報
例えば加熱用ヒーターに電力を供給する電源装置のように、負荷に一定の電力を供給するような制御を求められることがある。電源装置としては出力電流と出力電圧からその積である出力電力を演算して求め、出力電力が一定になるように制御しており、演算には乗算器が使用されている。従来アナログ信号の積を演算する乗算器としては、トランジスタのベース、エミッタ間の非直線特性を利用して演算するIC化されたものが知られているが、直線性、温度特性といった特性が充分ではなく、精密な用途には適さないものであった。
【0003】
こうした一般的なIC化されたアナログ乗算器では充分な精度が得られないことから、ICチップ上でトリミングしたもの等の高精度なアナログ乗算器も供給されているが、非常に高価で供給体制にも問題があり、実際に使用することは困難であった。また、アナログ信号をデジタル信号に変換してデジタル演算により積を求めるようなことも行われており、A−D変換器に高精度のものを使用すれば充分な精度が得られるものであるが、高精度のA−D変換器は非常に高価であり、乗算器のコストが嵩むという問題があった。
【0004】
【発明が解決しようとする課題】
本発明は上記の問題点を解決し、安価な汎用部品を使用して構成することができる高精度のアナログ乗算器を提供するためになされたものである。
【0005】
【課題を解決するための手段】
上記の問題を解決するためになされた本発明のアナログ乗算器は、2個のアナログ信号入力の値の積を演算してアナログ信号の値として出力するアナログ乗算器において、一方の信号入力をパルス幅変調するパルス幅変調回路と、該パルス幅変調回路の出力により制御され、他方の信号入力を断続するアナログスイッチ回路と、該アナログスイッチ回路の出力の低周波成分だけを通過させるローパスフィルタ回路とから構成し、ローパスフィルタ回路の出力を乗算演算の結果として出力することを特徴とするものである。
【0006】
ここにおいて、他方の信号入力を断続するアナログスイッチ回路は、他方の信号入力の切断時にアナログスイッチ回路の出力を接地線に接続するものとすること、あるいは、他方の信号入力を断続するアナログスイッチ回路は、他方の信号入力の切断時にアナログスイッチ回路の出力を他方の信号入力と逆極性かつ同一電圧の信号源に接続するものとすることが好ましい。
【0007】
【発明の実施の形態】
次に、本発明の実施の形態について、図を参照しながら具体的に説明する。
図1は本発明のアナログ乗算器の構成を示すブロック図であって、一方の信号入力(入力1)をパルス幅変調するパルス幅変調回路1と、他方の信号入力(入力2)を断続するアナログスイッチ回路2と、該アナログスイッチ回路2の出力の低周波成分だけを通過させるローパスフィルタ回路3とから構成してある。乗算演算の結果はローパスフィルタ回路3の出力として得られるものである。
【0008】
図2は第1の実施の形態の具体的な回路の構成を示す結線図であって、パルス幅変調回路1は2個の演算増幅器4、5、コンパレータ6、三角波発生器7、基準電圧発生器8、2個のアナログスイッチ9、10、インバータ11から構成したものである。演算増幅器4は誤差増幅器として動作するようにしてあり、入力1に入力される入力信号と演算増幅器5の出力の差を増幅するもので入力側と出力側との間に安定用の積分要素となる抵抗器とコンデンサが接続してある。12は演算増幅器であって、正極性の入力1の信号を受けて極性を反転するバッファ増幅器として動作するように回路が構成してあり、出力は演算増幅器4に接続してある。
【0009】
コンパレータ6の非反転入力には演算増幅器4の出力が、反転入力には三角波発生器7の出力がそれぞれ加えてあり、コンパレータ6の出力はアナログスイッチ9の制御端子に接続してある。同時に、コンパレータ6の出力はインバータ11を介してアナログスイッチ10の制御端子に接続してあり、コンパレータ6の出力の状態によってアナログスイッチ9またはアナログスイッチ10のいずれかが閉となることになる。アナログスイッチ9の一極は基準電圧発生器8に、アナログスイッチ10の一極は接地線にそれぞれ接続してあり、アナログスイッチ9及び10の他極は演算増幅器5の入力に接続してある。演算増幅器5はローパスフィルタとして動作するように抵抗器、コンデンサを付加して回路が構成してある。
【0010】
アナログスイッチ回路2は実際には2個のアナログスイッチ13、14から構成したもので、アナログスイッチ13の制御端子はパルス幅変調回路1の出力であるコンパレータ6の出力に、アナログスイッチ14の制御端子はこれと逆位相のインバータ11の出力にそれぞれ接続してある。また、アナログスイッチ13の一極は入力2に、アナログスイッチ14の一極は接地線にそれぞれ接続してあり、アナログスイッチ13及び14の他極はアナログスイッチ回路2の出力としてローパスフィルタ回路3に接続してある。ローパスフィルタ回路3は演算増幅器15に抵抗器、コンデンサを付加して回路を構成したものである。入力2の回路には必要に応じて演算増幅器によるバッファを設けるものとする。
【0011】
前記構成のものにおいて、コンパレータ6は演算増幅器4の出力と三角波発生器7の出力とを比較し、演算増幅器4の出力が三角波発生器7の出力を上回る期間アクティブとなって出力がHとなり、H、Lを繰り返す。アナログスイッチ9はコンパレータ6の出力がHの期間閉となって基準電圧発生器8の出力が演算増幅器5の入力に加わり、アナログスイッチ10はコンパレータ6の出力がLの期間閉となって接地電位が演算増幅器5の入力に加わる。演算増幅器5の入力に加わる平均電圧は、基準電圧発生器8の出力電圧にコンパレータ6の出力がHとなる期間の全期間に対する割合を乗じたものとなり、演算増幅器5の出力には平滑化された信号が得られる。
【0012】
演算増幅器4は入力1の入力信号の極性を反転した演算増幅器12の出力と演算増幅器5の出力の差を増幅し、演算増幅器5の出力の絶対値が入力信号の絶対値より大きければ演算増幅器4の出力はマイナス方向に変化する。演算増幅器4の出力がマイナス方向に変化すると三角波発生器7の出力が演算増幅器4の出力を上回る期間が伸び、コンパレータ6の出力がLとなる期間が長くなるので演算増幅器5の入力に加わる平均電圧は低下することになる。逆に、演算増幅器5の出力の絶対値が入力信号の絶対値より小さくなれば演算増幅器4の出力はプラス方向に変化し、三角波発生器7の出力が演算増幅器4の出力を上回る期間が短くなってコンパレータ6の出力がHとなる期間が長くなるので演算増幅器5の入力に加わる平均電圧は上昇することになる。
【0013】
このようにして演算増幅器5の出力の絶対値が入力信号の絶対値に等しくなるようにコンパレータ6の出力がHになる期間の全期間に対する割合が制御されることになる。基準電圧発生器8、アナログスイッチ9、10、演算増幅器5の回路はパルス幅変調回路1の出力を再度アナログ値に復調、変換するもので、これを演算増幅器4にフィードバックしていることから、安定、高精度なパルス幅変調を行うことができる利点がある。また、アナログスイッチ10を設けてアナログスイッチ9が開のときに演算増幅器5の入力を接地電位とすることにより高精度なアナログへの変換が行われるものである。なお、アナログスイッチ9及び10の他極間に接続した抵抗器は保護用のものである。
【0014】
アナログスイッチ回路2では、アナログスイッチ13がパルス幅変調回路1の出力により駆動され、パルス幅変調回路1の出力がアクティブな期間アナログスイッチ13が閉になるが、アナログスイッチ13が開の期間にはアナログスイッチ14が閉となってアナログスイッチ回路2の出力を接地電位とするので、アナログスイッチ回路2の出力は入力2の電圧又は零の電圧のいずれかに正確に切り替えられることになる。ここのアナログスイッチ13及び14の他極間に接続した抵抗器はアナログスイッチ9及び10の他極間に接続した抵抗器と同様保護用のものである。このアナログスイッチ回路2の出力はローパスフィルタ回路3を経て演算出力として得られることとなる。
【0015】
図3は各部の波形を示すものであって、縦軸は振幅の変化を示している。図3において、Aはパルス幅変調をする基準となるパルス幅変調回路1の三角波発生器7の出力波形、Bは入力1の入力信号の例、Cはパルス幅変調した結果のパルス幅変調回路1の出力であるコンパレータ6の出力、Dは入力2の入力信号の例、Eはアナログスイッチ回路2通過後の信号、Fはローパスフィルタ回路3の出力である。ただし、Cに関しては縦軸が振幅の変化を示すのではなく、単にアクティブであるか否かの状態を示している。
【0016】
また、図3において横軸は時間の経過を示すものであって、入力1の入力信号の例として例示したのはその値がそれぞれ定格に対して、▲1▼の期間で80%、▲2▼の期間で80%、▲3▼の期間で40%、▲4▼の期間で40%としたものであり、入力2の入力信号の例として例示したのはその値がそれぞれ定格に対して、▲1▼の期間で40%、▲2▼の期間で80%、▲3▼の期間で80%、▲4▼の期間で40%としたものである。入力1と入力2とでは定格電圧が異なっていてもよいが、説明を簡単にするために同一としてある。
【0017】
▲1▼の期間においては、図2Bに示す入力1の入力電圧が定格の80%であるので図2Cに示すパルス幅変調回路1の出力がHになる期間は全期間の80%となる。図2Dに示す入力2の入力電圧は定格の40%であるが、アナログスイッチ回路2は全期間の80%の期間だけ閉となるのでアナログスイッチ回路2の出力側の電圧の平均値は図2Eに示すように入力2の入力電圧の80%となる。すなわち定格の40%の80%で演算結果は定格の32%となり、ローパスフィルタ回路3を通って図2Fに示すような平均化された演算結果の出力が得られる。
【0018】
同様に▲2▼の期間においては、パルス幅変調回路1の出力がHになる期間が全期間の80%、入力2の入力電圧が定格の80%でアナログスイッチ回路2の出力側は定格の80%の80%となり、演算結果は定格の64%となる。また、▲3▼の期間においては、パルス幅変調回路1の出力がHになる期間が全期間の40%、入力2の入力電圧が定格の80%でアナログスイッチ回路2の出力側は定格の80%の40%となり、演算結果は定格の32%となる。さらに、▲4▼の期間においては、パルス幅変調回路1の出力がHになる期間が全期間の40%、入力2の入力電圧が定格の40%でアナログスイッチ回路2の出力側は定格の40%の40%となり、演算結果は定格の16%となる。
【0019】
このようにして、入力1の入力電圧を定格のm%、入力2の入力電圧を定格のn%とすると、パルス幅変調回路1の出力がアクティブとなる期間は全期間のm%となり、アナログスイッチ回路2の出力側の電圧の平均値は入力2の入力電圧のm%となる。入力2の入力電圧は定格のn%であるので、演算結果は定格のm×n%となって、任意のm、nの値について演算が行われるものである。
【0020】
図4は第2の実施の形態の具体的な回路の構成を示す結線図であって、パルス幅変調回路1が2個の演算増幅器4、5、コンパレータ6、三角波発生器7、基準電圧発生器8、2個のアナログスイッチ9、10、インバータ11から構成したものであること、演算増幅器12によるバッファ増幅器が設けてあること、アナログスイッチ回路2が2個のアナログスイッチ13、14から構成したものであること、ローパスフィルタ回路3が演算増幅器15に抵抗器、コンデンサを付加して回路を構成したものであることは第1の実施の形態のものと同様である。
【0021】
この第2実施の形態のものでは、第1実施の形態のものでは接地線に接続されていたアナログスイッチ10の一極が基準電圧発生器8と逆極性同一電圧の基準電圧源に接続してあり、同じく第1実施の形態のものでは設置線に接続されていたアナログスイッチ14の一極が入力2の入力信号の極性を反転した信号に接続してある。基準電圧発生器8と逆極性同一電圧の基準電圧源は基準電圧発生器8の出力を演算増幅器16により構成したゲイン1の反転増幅器を通すことにより得るようにしてあり、入力2の入力信号の極性を反転した信号は演算増幅器17により構成したゲイン1の反転増幅器を通すことにより得るようにしてある。
【0022】
このように構成した第2実施の形態のものにおいても、コンパレータ6は演算増幅器4の出力と三角波発生器7の出力とを比較し、演算増幅器4の出力が三角波発生器7の出力を上回る期間アクティブとなって出力がHとなり、H、Lを繰り返す。アナログスイッチ9はコンパレータ6の出力がHの期間閉となって基準電圧発生器8の出力である基準電圧が演算増幅器5の入力に加わり、アナログスイッチ10はコンパレータ6の出力がLの期間閉となって演算増幅器16の出力である基準電圧と同電圧逆極性の電圧が演算増幅器5の入力に加わる。
【0023】
演算増幅器5の入力に加わる平均電圧は、コンパレータ6の出力がHとなる期間の全期間に対する割合が50%のとき零となり、Hの期間の割合が50%より大きければプラスに、Hの期間の割合が50%より小さければマイナスになる。また、その絶対値は50%を中心に100%または0%のときそれぞれプラスまたはマイナスの最大値となり、演算増幅器5の出力には平滑化された信号が得られる。演算増幅器4は演算増幅器12の出力と演算増幅器5の出力の差を増幅する誤差増幅器として動作し、演算増幅器5の出力が入力1の入力信号と極性が逆で絶対値が等しくなるように、コンパレータ6の出力がHになる期間の全期間に対する割合が制御される。
【0024】
アナログスイッチ回路2では、パルス幅変調回路1の出力がHの期間アナログスイッチ13が閉になって入力2の電圧がローパスフィルタ回路3に加わり、アナログスイッチ14はコンパレータ6の出力がLの期間閉となって演算増幅器17の出力である入力2と同電圧逆極性の電圧がローパスフィルタ回路3に加わることになる。ローパスフィルタ回路3の入力に加わる平均電圧は、コンパレータ6の出力がHとなる期間の全期間に対する割合が50%のとき零となり、50%から100%側あるいは0%側に変化すると入力2と同極性側あるいは逆極性側に絶対値が増大することになる。
【0025】
図5及び図6は各部の波形を示すもので、A乃至Fは図3と同等部分の波形である。図5は入力1、入力2共に正極性もしくは零である場合、図6は入力1が負極性であり、入力2が正極性もしくは負極性である場合を示している。図5において入力1の入力信号の例として例示したのはその値がそれぞれ定格に対して、▲1▼乃至▲3▼の期間で80%、▲4▼乃至▲6▼の期間で40%、▲7▼乃至▲9▼の期間で0%としたものであり、入力2の入力信号の例として例示したのはその値がそれぞれ定格に対して、▲1▼、▲4▼、▲7▼の期間において40%、▲2▼、▲5▼、▲8▼の期間において80%、▲3▼、▲6▼、▲9▼の期間において0%としたものである。
【0026】
▲1▼の期間においては、入力1の入力電圧が正極性で定格の80%であるので図5Cに示すパルス幅変調回路1の出力がHになる期間は全期間の90%となる。ローパスフィルタ回路3には図5Eに示すように全期間の90%の期間は入力2の入力電圧が、全期間の10%の期間は入力2の入力電圧の逆極性の電圧が加わることになり、その平均電圧は入力2の入力電圧の90%マイナス10%すなわち80%となる。入力2の入力電圧は定格の40%であるので定格の40%の80%で演算結果は定格の32%となり、ローパスフィルタ回路3を通って図5Fに示すような平均化された演算結果の出力が得られる。
【0027】
▲2▼の期間においては、パルス幅変調回路1の出力がHになる期間が全期間の90%、入力2の入力電圧が定格の80%であり、演算結果は定格の64%となる。また、▲3▼の期間においては、入力2の入力電圧が0%であるので演算結果は0%となる。同様に▲4▼乃至▲6▼の期間においても入力1及び入力2に応じた演算結果が得られるものであるが、▲7▼乃至▲9▼の期間においてはパルス幅変調回路1の出力がHになる期間が全期間の50%となるので、ローパスフィルタ回路3には図5Eに示すように全期間の50%の期間は入力2の入力電圧が、残り50%の期間は入力2の入力電圧の逆極性の電圧が加わることになり、その平均電圧は入力2の入力電圧に無関係に0%となる。
【0028】
一方、図6において入力1の入力信号の例として例示したのは負極性でその値がそれぞれ定格に対して、▲1▼乃至▲4▼の期間で80%、▲5▼乃至▲8▼の期間で40%としたものであり、入力2の入力信号の例として例示したのは▲1▼、▲2▼、▲5▼、▲6▼の期間において正極性、▲3▼、▲4▼、▲7▼、▲8▼の期間において負極性でその値がそれぞれ定格に対して、▲1▼、▲3▼、▲5▼、▲7▼の期間で40%、▲2▼、▲4▼、▲6▼、▲8▼の期間で80%したものである。
【0029】
▲1▼の期間においては、入力1の入力電圧が負極性で定格の80%であるので図5Cに示すパルス幅変調回路1の出力がHになる期間は全期間の10%となる。ローパスフィルタ回路3には図5Eに示すように全期間の10%の期間は入力2の入力電圧が、全期間の90%の期間は入力2の入力電圧の逆極性の電圧が加わることになり、その平均電圧は入力2の入力電圧の10%マイナス90%すなわちマイナス80%となる。このマイナスは平均電圧の極性が入力2の入力電圧と逆極性となることを意味するものであり、入力2の入力電圧が定格の40%であるので演算結果は負極性で絶対値32%となる。
【0030】
また▲2▼の期間においては、パルス幅変調回路1の出力がHになる期間が全期間の10%、入力2の入力電圧が正極性で定格の80%であり、演算結果は負極性で定格の64%となる。さらに、▲3▼の期間においては、パルス幅変調回路1の出力がHになる期間は同じく全期間の10%、入力2の入力電圧が負極性の40%であるので演算結果は正極性で定格の32%となる。同様に▲4▼乃至▲8▼の期間においても入力1及び入力2に応じた演算結果が得られるものである。
【0031】
入力1の入力電圧が正極性の場合、入力電圧の絶対値を定格のm%とすれば、パルス幅変調回路1の出力がHとなる期間は全期間の(50+m/2)%となり、入力2の入力電圧の絶対値を定格のn%とすると、アナログスイッチ回路2の出力側の電圧の平均値は(50+m/2)×n−{100−(50+m/2)}×nとなる。これから演算結果は入力2の入力電圧と同極性で絶対値が定格のm×n%となる。また、入力1の入力電圧が負極性の場合には、パルス幅変調回路1の出力がHとなる期間は全期間の(50−m/2)%となりアナログスイッチ回路2の出力側の電圧の平均値は(50−m/2)×n−{100−(50−m/2)}×nとなる。これから演算結果は定格の−m×n%となり、入力2の入力電圧と逆極性で絶対値が定格のm×n%となる。このように、入力1、入力2の任意の極性、m、nの値について演算が行われるものである。また、パルス幅変調回路のキャリア周波数に比べて充分低い周波数であれば交流信号の乗算も可能である。
【0032】
【発明の効果】
以上説明した本発明によれば、演算増幅器、アナログスイッチ等の安価な汎用部品を使用して構成することができ、パルス幅変調とアナログスイッチというデジタル的方法を利用することにより精度が高いという利点がある。したがって、従来の問題点を解決し実用的なアナログ乗算器を提供するものとして業界に寄与するところ極めて大である。
【図面の簡単な説明】
【図1】本発明の構成を示すブロック図である。
【図2】第1の実施の形態の具体的な回路の構成の例を示す結線図である。
【図3】第1の実施の形態の動作時の各部の波形の例を示す図である。
【図4】第2の実施の形態の具体的な回路の構成の例を示す結線図である。
【図5】第2の実施の形態の動作時の各部の波形の例を示す図である。
【図6】第2の実施の形態の動作時の各部の波形の例を示す図である。
【符号の説明】
1 パルス幅変調回路
2 アナログスイッチ回路
3 ローパスフィルタ回路
4、5 演算増幅器
6 コンパレータ
7 三角波発生器
8 基準電圧発生器
9、10 アナログスイッチ
11 インバータ
12 演算増幅器
13、14 アナログスイッチ
15、16、17 演算増幅器
Claims (3)
- 2個のアナログ信号入力の値の積を演算してアナログ信号の値として出力するアナログ乗算器において、一方の信号入力をパルス幅変調するパルス幅変調回路と、該パルス幅変調回路の出力により制御され、他方の信号入力を断続するアナログスイッチ回路と、該アナログスイッチ回路の出力の低周波成分だけを通過させるローパスフィルタ回路とから構成し、ローパスフィルタ回路の出力を乗算演算の結果として出力することを特徴とするアナログ乗算器。
- 他方の信号入力を断続するアナログスイッチ回路は、他方の信号入力の切断時にアナログスイッチ回路の出力を接地線に接続することを特徴とする請求項1に記載のアナログ乗算器。
- 他方の信号入力を断続するアナログスイッチ回路は、他方の信号入力の切断時にアナログスイッチ回路の出力を他方の信号入力と逆極性かつ同一電圧の信号源に接続することを特徴とする請求項1に記載のアナログ乗算器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002273491A JP2004110530A (ja) | 2002-09-19 | 2002-09-19 | アナログ乗算器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002273491A JP2004110530A (ja) | 2002-09-19 | 2002-09-19 | アナログ乗算器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004110530A true JP2004110530A (ja) | 2004-04-08 |
Family
ID=32270232
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002273491A Withdrawn JP2004110530A (ja) | 2002-09-19 | 2002-09-19 | アナログ乗算器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004110530A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7702716B2 (en) | 2005-04-19 | 2010-04-20 | Alcatel | Analogue multiplier |
KR101726582B1 (ko) * | 2015-12-08 | 2017-04-14 | 한국항공우주연구원 | 아날로그 회로를 이용한 곱셈기 |
-
2002
- 2002-09-19 JP JP2002273491A patent/JP2004110530A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7702716B2 (en) | 2005-04-19 | 2010-04-20 | Alcatel | Analogue multiplier |
KR101726582B1 (ko) * | 2015-12-08 | 2017-04-14 | 한국항공우주연구원 | 아날로그 회로를 이용한 곱셈기 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9071127B2 (en) | Direct current voltage conversion circuit having multiple operational configurations | |
US5617306A (en) | One cycle control of bipolar switching power amplifiers | |
JP6123900B2 (ja) | インバータ装置 | |
JPH02177607A (ja) | パルス幅変調増幅回路 | |
TW200401505A (en) | Triangular wave generating circuit used in a class-D amplifier | |
EP1223654A3 (en) | Battery charging circuit | |
TWI333143B (en) | Power supply output monitor | |
US4591810A (en) | Pulse width modulator for electronic watthour metering | |
JPH0681054B2 (ja) | 線形性制御機能を有するデジタル・アナログ変換器 | |
EP1351061A1 (en) | Fuel gauge power switch with current sense | |
JP2004110530A (ja) | アナログ乗算器 | |
WO2005029691A1 (en) | Circuit and system for detecting dc component in inverter device for grid-connection | |
JP2004053528A (ja) | 電流検出回路 | |
JP3598939B2 (ja) | インバータ発電装置 | |
JP2004020455A (ja) | 電流検出装置 | |
US6538505B1 (en) | Distortion reduction technique for inductive boost amplifier | |
JPH0563523A (ja) | 波形発生装置 | |
JPH03190405A (ja) | 交流信号発生装置 | |
JP3322726B2 (ja) | 静電容量検出回路 | |
JPS62186607A (ja) | 三角波発生装置 | |
JP2893763B2 (ja) | 電力トランスデューサ | |
JPH0260089B2 (ja) | ||
JPS5948429B2 (ja) | 演算回路 | |
JPS61244106A (ja) | 正弦波電圧発生回路 | |
KR970000905B1 (ko) | 위상차 측정 시스템 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060110 |