JP2004110530A

JP2004110530A - アナログ乗算器

Info

Publication number: JP2004110530A
Application number: JP2002273491A
Authority: JP
Inventors: Yasuji Yamada; 山田　安二; Hisashi Kato; 加藤　久士
Original assignee: Chuo Seisakusho KK
Current assignee: Chuo Seisakusho KK
Priority date: 2002-09-19
Filing date: 2002-09-19
Publication date: 2004-04-08

Abstract

【課題】安価な汎用部品を使用して構成することができる高精度のアナログ乗算器を提供する。
【解決手段】２個のアナログ信号入力の値の積を演算してアナログ信号の値として出力するアナログ乗算器において、一方の信号入力をパルス幅変調するパルス幅変調回路１と、該パルス幅変調回路１の出力により制御され、他方の信号入力を断続するアナログスイッチ回路２と、該アナログスイッチ回路２の出力の低周波成分だけを通過させるローパスフィルタ回路３とから構成し、ローパスフィルタ回路３の出力を乗算演算の結果として出力するようにした。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は、２個のアナログ信号の値の積を演算してアナログ信号の値として出力するアナログ乗算器に関するものである。
【０００２】
【従来の技術】
【特許文献１】特開平１０−２６１１８７号公報
例えば加熱用ヒーターに電力を供給する電源装置のように、負荷に一定の電力を供給するような制御を求められることがある。電源装置としては出力電流と出力電圧からその積である出力電力を演算して求め、出力電力が一定になるように制御しており、演算には乗算器が使用されている。従来アナログ信号の積を演算する乗算器としては、トランジスタのベース、エミッタ間の非直線特性を利用して演算するＩＣ化されたものが知られているが、直線性、温度特性といった特性が充分ではなく、精密な用途には適さないものであった。
【０００３】
こうした一般的なＩＣ化されたアナログ乗算器では充分な精度が得られないことから、ＩＣチップ上でトリミングしたもの等の高精度なアナログ乗算器も供給されているが、非常に高価で供給体制にも問題があり、実際に使用することは困難であった。また、アナログ信号をデジタル信号に変換してデジタル演算により積を求めるようなことも行われており、Ａ−Ｄ変換器に高精度のものを使用すれば充分な精度が得られるものであるが、高精度のＡ−Ｄ変換器は非常に高価であり、乗算器のコストが嵩むという問題があった。
【０００４】
【発明が解決しようとする課題】
本発明は上記の問題点を解決し、安価な汎用部品を使用して構成することができる高精度のアナログ乗算器を提供するためになされたものである。
【０００５】
【課題を解決するための手段】
上記の問題を解決するためになされた本発明のアナログ乗算器は、２個のアナログ信号入力の値の積を演算してアナログ信号の値として出力するアナログ乗算器において、一方の信号入力をパルス幅変調するパルス幅変調回路と、該パルス幅変調回路の出力により制御され、他方の信号入力を断続するアナログスイッチ回路と、該アナログスイッチ回路の出力の低周波成分だけを通過させるローパスフィルタ回路とから構成し、ローパスフィルタ回路の出力を乗算演算の結果として出力することを特徴とするものである。
【０００６】
ここにおいて、他方の信号入力を断続するアナログスイッチ回路は、他方の信号入力の切断時にアナログスイッチ回路の出力を接地線に接続するものとすること、あるいは、他方の信号入力を断続するアナログスイッチ回路は、他方の信号入力の切断時にアナログスイッチ回路の出力を他方の信号入力と逆極性かつ同一電圧の信号源に接続するものとすることが好ましい。
【０００７】
【発明の実施の形態】
次に、本発明の実施の形態について、図を参照しながら具体的に説明する。
図１は本発明のアナログ乗算器の構成を示すブロック図であって、一方の信号入力（入力１）をパルス幅変調するパルス幅変調回路１と、他方の信号入力（入力２）を断続するアナログスイッチ回路２と、該アナログスイッチ回路２の出力の低周波成分だけを通過させるローパスフィルタ回路３とから構成してある。乗算演算の結果はローパスフィルタ回路３の出力として得られるものである。
【０００８】
図２は第１の実施の形態の具体的な回路の構成を示す結線図であって、パルス幅変調回路１は２個の演算増幅器４、５、コンパレータ６、三角波発生器７、基準電圧発生器８、２個のアナログスイッチ９、１０、インバータ１１から構成したものである。演算増幅器４は誤差増幅器として動作するようにしてあり、入力１に入力される入力信号と演算増幅器５の出力の差を増幅するもので入力側と出力側との間に安定用の積分要素となる抵抗器とコンデンサが接続してある。１２は演算増幅器であって、正極性の入力１の信号を受けて極性を反転するバッファ増幅器として動作するように回路が構成してあり、出力は演算増幅器４に接続してある。
【０００９】
コンパレータ６の非反転入力には演算増幅器４の出力が、反転入力には三角波発生器７の出力がそれぞれ加えてあり、コンパレータ６の出力はアナログスイッチ９の制御端子に接続してある。同時に、コンパレータ６の出力はインバータ１１を介してアナログスイッチ１０の制御端子に接続してあり、コンパレータ６の出力の状態によってアナログスイッチ９またはアナログスイッチ１０のいずれかが閉となることになる。アナログスイッチ９の一極は基準電圧発生器８に、アナログスイッチ１０の一極は接地線にそれぞれ接続してあり、アナログスイッチ９及び１０の他極は演算増幅器５の入力に接続してある。演算増幅器５はローパスフィルタとして動作するように抵抗器、コンデンサを付加して回路が構成してある。
【００１０】
アナログスイッチ回路２は実際には２個のアナログスイッチ１３、１４から構成したもので、アナログスイッチ１３の制御端子はパルス幅変調回路１の出力であるコンパレータ６の出力に、アナログスイッチ１４の制御端子はこれと逆位相のインバータ１１の出力にそれぞれ接続してある。また、アナログスイッチ１３の一極は入力２に、アナログスイッチ１４の一極は接地線にそれぞれ接続してあり、アナログスイッチ１３及び１４の他極はアナログスイッチ回路２の出力としてローパスフィルタ回路３に接続してある。ローパスフィルタ回路３は演算増幅器１５に抵抗器、コンデンサを付加して回路を構成したものである。入力２の回路には必要に応じて演算増幅器によるバッファを設けるものとする。
【００１１】
前記構成のものにおいて、コンパレータ６は演算増幅器４の出力と三角波発生器７の出力とを比較し、演算増幅器４の出力が三角波発生器７の出力を上回る期間アクティブとなって出力がＨとなり、Ｈ、Ｌを繰り返す。アナログスイッチ９はコンパレータ６の出力がＨの期間閉となって基準電圧発生器８の出力が演算増幅器５の入力に加わり、アナログスイッチ１０はコンパレータ６の出力がＬの期間閉となって接地電位が演算増幅器５の入力に加わる。演算増幅器５の入力に加わる平均電圧は、基準電圧発生器８の出力電圧にコンパレータ６の出力がＨとなる期間の全期間に対する割合を乗じたものとなり、演算増幅器５の出力には平滑化された信号が得られる。
【００１２】
演算増幅器４は入力１の入力信号の極性を反転した演算増幅器１２の出力と演算増幅器５の出力の差を増幅し、演算増幅器５の出力の絶対値が入力信号の絶対値より大きければ演算増幅器４の出力はマイナス方向に変化する。演算増幅器４の出力がマイナス方向に変化すると三角波発生器７の出力が演算増幅器４の出力を上回る期間が伸び、コンパレータ６の出力がＬとなる期間が長くなるので演算増幅器５の入力に加わる平均電圧は低下することになる。逆に、演算増幅器５の出力の絶対値が入力信号の絶対値より小さくなれば演算増幅器４の出力はプラス方向に変化し、三角波発生器７の出力が演算増幅器４の出力を上回る期間が短くなってコンパレータ６の出力がＨとなる期間が長くなるので演算増幅器５の入力に加わる平均電圧は上昇することになる。
【００１３】
このようにして演算増幅器５の出力の絶対値が入力信号の絶対値に等しくなるようにコンパレータ６の出力がＨになる期間の全期間に対する割合が制御されることになる。基準電圧発生器８、アナログスイッチ９、１０、演算増幅器５の回路はパルス幅変調回路１の出力を再度アナログ値に復調、変換するもので、これを演算増幅器４にフィードバックしていることから、安定、高精度なパルス幅変調を行うことができる利点がある。また、アナログスイッチ１０を設けてアナログスイッチ９が開のときに演算増幅器５の入力を接地電位とすることにより高精度なアナログへの変換が行われるものである。なお、アナログスイッチ９及び１０の他極間に接続した抵抗器は保護用のものである。
【００１４】
アナログスイッチ回路２では、アナログスイッチ１３がパルス幅変調回路１の出力により駆動され、パルス幅変調回路１の出力がアクティブな期間アナログスイッチ１３が閉になるが、アナログスイッチ１３が開の期間にはアナログスイッチ１４が閉となってアナログスイッチ回路２の出力を接地電位とするので、アナログスイッチ回路２の出力は入力２の電圧又は零の電圧のいずれかに正確に切り替えられることになる。ここのアナログスイッチ１３及び１４の他極間に接続した抵抗器はアナログスイッチ９及び１０の他極間に接続した抵抗器と同様保護用のものである。このアナログスイッチ回路２の出力はローパスフィルタ回路３を経て演算出力として得られることとなる。
【００１５】
図３は各部の波形を示すものであって、縦軸は振幅の変化を示している。図３において、Ａはパルス幅変調をする基準となるパルス幅変調回路１の三角波発生器７の出力波形、Ｂは入力１の入力信号の例、Ｃはパルス幅変調した結果のパルス幅変調回路１の出力であるコンパレータ６の出力、Ｄは入力２の入力信号の例、Ｅはアナログスイッチ回路２通過後の信号、Ｆはローパスフィルタ回路３の出力である。ただし、Ｃに関しては縦軸が振幅の変化を示すのではなく、単にアクティブであるか否かの状態を示している。
【００１６】
また、図３において横軸は時間の経過を示すものであって、入力１の入力信号の例として例示したのはその値がそれぞれ定格に対して、▲１▼の期間で８０％、▲２▼の期間で８０％、▲３▼の期間で４０％、▲４▼の期間で４０％としたものであり、入力２の入力信号の例として例示したのはその値がそれぞれ定格に対して、▲１▼の期間で４０％、▲２▼の期間で８０％、▲３▼の期間で８０％、▲４▼の期間で４０％としたものである。入力１と入力２とでは定格電圧が異なっていてもよいが、説明を簡単にするために同一としてある。
【００１７】
▲１▼の期間においては、図２Ｂに示す入力１の入力電圧が定格の８０％であるので図２Ｃに示すパルス幅変調回路１の出力がＨになる期間は全期間の８０％となる。図２Ｄに示す入力２の入力電圧は定格の４０％であるが、アナログスイッチ回路２は全期間の８０％の期間だけ閉となるのでアナログスイッチ回路２の出力側の電圧の平均値は図２Ｅに示すように入力２の入力電圧の８０％となる。すなわち定格の４０％の８０％で演算結果は定格の３２％となり、ローパスフィルタ回路３を通って図２Ｆに示すような平均化された演算結果の出力が得られる。
【００１８】
同様に▲２▼の期間においては、パルス幅変調回路１の出力がＨになる期間が全期間の８０％、入力２の入力電圧が定格の８０％でアナログスイッチ回路２の出力側は定格の８０％の８０％となり、演算結果は定格の６４％となる。また、▲３▼の期間においては、パルス幅変調回路１の出力がＨになる期間が全期間の４０％、入力２の入力電圧が定格の８０％でアナログスイッチ回路２の出力側は定格の８０％の４０％となり、演算結果は定格の３２％となる。さらに、▲４▼の期間においては、パルス幅変調回路１の出力がＨになる期間が全期間の４０％、入力２の入力電圧が定格の４０％でアナログスイッチ回路２の出力側は定格の４０％の４０％となり、演算結果は定格の１６％となる。
【００１９】
このようにして、入力１の入力電圧を定格のｍ％、入力２の入力電圧を定格のｎ％とすると、パルス幅変調回路１の出力がアクティブとなる期間は全期間のｍ％となり、アナログスイッチ回路２の出力側の電圧の平均値は入力２の入力電圧のｍ％となる。入力２の入力電圧は定格のｎ％であるので、演算結果は定格のｍ×ｎ％となって、任意のｍ、ｎの値について演算が行われるものである。
【００２０】
図４は第２の実施の形態の具体的な回路の構成を示す結線図であって、パルス幅変調回路１が２個の演算増幅器４、５、コンパレータ６、三角波発生器７、基準電圧発生器８、２個のアナログスイッチ９、１０、インバータ１１から構成したものであること、演算増幅器１２によるバッファ増幅器が設けてあること、アナログスイッチ回路２が２個のアナログスイッチ１３、１４から構成したものであること、ローパスフィルタ回路３が演算増幅器１５に抵抗器、コンデンサを付加して回路を構成したものであることは第１の実施の形態のものと同様である。
【００２１】
この第２実施の形態のものでは、第１実施の形態のものでは接地線に接続されていたアナログスイッチ１０の一極が基準電圧発生器８と逆極性同一電圧の基準電圧源に接続してあり、同じく第１実施の形態のものでは設置線に接続されていたアナログスイッチ１４の一極が入力２の入力信号の極性を反転した信号に接続してある。基準電圧発生器８と逆極性同一電圧の基準電圧源は基準電圧発生器８の出力を演算増幅器１６により構成したゲイン１の反転増幅器を通すことにより得るようにしてあり、入力２の入力信号の極性を反転した信号は演算増幅器１７により構成したゲイン１の反転増幅器を通すことにより得るようにしてある。
【００２２】
このように構成した第２実施の形態のものにおいても、コンパレータ６は演算増幅器４の出力と三角波発生器７の出力とを比較し、演算増幅器４の出力が三角波発生器７の出力を上回る期間アクティブとなって出力がＨとなり、Ｈ、Ｌを繰り返す。アナログスイッチ９はコンパレータ６の出力がＨの期間閉となって基準電圧発生器８の出力である基準電圧が演算増幅器５の入力に加わり、アナログスイッチ１０はコンパレータ６の出力がＬの期間閉となって演算増幅器１６の出力である基準電圧と同電圧逆極性の電圧が演算増幅器５の入力に加わる。
【００２３】
演算増幅器５の入力に加わる平均電圧は、コンパレータ６の出力がＨとなる期間の全期間に対する割合が５０％のとき零となり、Ｈの期間の割合が５０％より大きければプラスに、Ｈの期間の割合が５０％より小さければマイナスになる。また、その絶対値は５０％を中心に１００％または０％のときそれぞれプラスまたはマイナスの最大値となり、演算増幅器５の出力には平滑化された信号が得られる。演算増幅器４は演算増幅器１２の出力と演算増幅器５の出力の差を増幅する誤差増幅器として動作し、演算増幅器５の出力が入力１の入力信号と極性が逆で絶対値が等しくなるように、コンパレータ６の出力がＨになる期間の全期間に対する割合が制御される。
【００２４】
アナログスイッチ回路２では、パルス幅変調回路１の出力がＨの期間アナログスイッチ１３が閉になって入力２の電圧がローパスフィルタ回路３に加わり、アナログスイッチ１４はコンパレータ６の出力がＬの期間閉となって演算増幅器１７の出力である入力２と同電圧逆極性の電圧がローパスフィルタ回路３に加わることになる。ローパスフィルタ回路３の入力に加わる平均電圧は、コンパレータ６の出力がＨとなる期間の全期間に対する割合が５０％のとき零となり、５０％から１００％側あるいは０％側に変化すると入力２と同極性側あるいは逆極性側に絶対値が増大することになる。
【００２５】
図５及び図６は各部の波形を示すもので、Ａ乃至Ｆは図３と同等部分の波形である。図５は入力１、入力２共に正極性もしくは零である場合、図６は入力１が負極性であり、入力２が正極性もしくは負極性である場合を示している。図５において入力１の入力信号の例として例示したのはその値がそれぞれ定格に対して、▲１▼乃至▲３▼の期間で８０％、▲４▼乃至▲６▼の期間で４０％、▲７▼乃至▲９▼の期間で０％としたものであり、入力２の入力信号の例として例示したのはその値がそれぞれ定格に対して、▲１▼、▲４▼、▲７▼の期間において４０％、▲２▼、▲５▼、▲８▼の期間において８０％、▲３▼、▲６▼、▲９▼の期間において０％としたものである。
【００２６】
▲１▼の期間においては、入力１の入力電圧が正極性で定格の８０％であるので図５Ｃに示すパルス幅変調回路１の出力がＨになる期間は全期間の９０％となる。ローパスフィルタ回路３には図５Ｅに示すように全期間の９０％の期間は入力２の入力電圧が、全期間の１０％の期間は入力２の入力電圧の逆極性の電圧が加わることになり、その平均電圧は入力２の入力電圧の９０％マイナス１０％すなわち８０％となる。入力２の入力電圧は定格の４０％であるので定格の４０％の８０％で演算結果は定格の３２％となり、ローパスフィルタ回路３を通って図５Ｆに示すような平均化された演算結果の出力が得られる。
【００２７】
▲２▼の期間においては、パルス幅変調回路１の出力がＨになる期間が全期間の９０％、入力２の入力電圧が定格の８０％であり、演算結果は定格の６４％となる。また、▲３▼の期間においては、入力２の入力電圧が０％であるので演算結果は０％となる。同様に▲４▼乃至▲６▼の期間においても入力１及び入力２に応じた演算結果が得られるものであるが、▲７▼乃至▲９▼の期間においてはパルス幅変調回路１の出力がＨになる期間が全期間の５０％となるので、ローパスフィルタ回路３には図５Ｅに示すように全期間の５０％の期間は入力２の入力電圧が、残り５０％の期間は入力２の入力電圧の逆極性の電圧が加わることになり、その平均電圧は入力２の入力電圧に無関係に０％となる。
【００２８】
一方、図６において入力１の入力信号の例として例示したのは負極性でその値がそれぞれ定格に対して、▲１▼乃至▲４▼の期間で８０％、▲５▼乃至▲８▼の期間で４０％としたものであり、入力２の入力信号の例として例示したのは▲１▼、▲２▼、▲５▼、▲６▼の期間において正極性、▲３▼、▲４▼、▲７▼、▲８▼の期間において負極性でその値がそれぞれ定格に対して、▲１▼、▲３▼、▲５▼、▲７▼の期間で４０％、▲２▼、▲４▼、▲６▼、▲８▼の期間で８０％したものである。
【００２９】
▲１▼の期間においては、入力１の入力電圧が負極性で定格の８０％であるので図５Ｃに示すパルス幅変調回路１の出力がＨになる期間は全期間の１０％となる。ローパスフィルタ回路３には図５Ｅに示すように全期間の１０％の期間は入力２の入力電圧が、全期間の９０％の期間は入力２の入力電圧の逆極性の電圧が加わることになり、その平均電圧は入力２の入力電圧の１０％マイナス９０％すなわちマイナス８０％となる。このマイナスは平均電圧の極性が入力２の入力電圧と逆極性となることを意味するものであり、入力２の入力電圧が定格の４０％であるので演算結果は負極性で絶対値３２％となる。
【００３０】
また▲２▼の期間においては、パルス幅変調回路１の出力がＨになる期間が全期間の１０％、入力２の入力電圧が正極性で定格の８０％であり、演算結果は負極性で定格の６４％となる。さらに、▲３▼の期間においては、パルス幅変調回路１の出力がＨになる期間は同じく全期間の１０％、入力２の入力電圧が負極性の４０％であるので演算結果は正極性で定格の３２％となる。同様に▲４▼乃至▲８▼の期間においても入力１及び入力２に応じた演算結果が得られるものである。
【００３１】
入力１の入力電圧が正極性の場合、入力電圧の絶対値を定格のｍ％とすれば、パルス幅変調回路１の出力がＨとなる期間は全期間の（５０＋ｍ／２）％となり、入力２の入力電圧の絶対値を定格のｎ％とすると、アナログスイッチ回路２の出力側の電圧の平均値は（５０＋ｍ／２）×ｎ−｛１００−（５０＋ｍ／２）｝×ｎとなる。これから演算結果は入力２の入力電圧と同極性で絶対値が定格のｍ×ｎ％となる。また、入力１の入力電圧が負極性の場合には、パルス幅変調回路１の出力がＨとなる期間は全期間の（５０−ｍ／２）％となりアナログスイッチ回路２の出力側の電圧の平均値は（５０−ｍ／２）×ｎ−｛１００−（５０−ｍ／２）｝×ｎとなる。これから演算結果は定格の−ｍ×ｎ％となり、入力２の入力電圧と逆極性で絶対値が定格のｍ×ｎ％となる。このように、入力１、入力２の任意の極性、ｍ、ｎの値について演算が行われるものである。また、パルス幅変調回路のキャリア周波数に比べて充分低い周波数であれば交流信号の乗算も可能である。
【００３２】
【発明の効果】
以上説明した本発明によれば、演算増幅器、アナログスイッチ等の安価な汎用部品を使用して構成することができ、パルス幅変調とアナログスイッチというデジタル的方法を利用することにより精度が高いという利点がある。したがって、従来の問題点を解決し実用的なアナログ乗算器を提供するものとして業界に寄与するところ極めて大である。
【図面の簡単な説明】
【図１】本発明の構成を示すブロック図である。
【図２】第１の実施の形態の具体的な回路の構成の例を示す結線図である。
【図３】第１の実施の形態の動作時の各部の波形の例を示す図である。
【図４】第２の実施の形態の具体的な回路の構成の例を示す結線図である。
【図５】第２の実施の形態の動作時の各部の波形の例を示す図である。
【図６】第２の実施の形態の動作時の各部の波形の例を示す図である。
【符号の説明】
１　パルス幅変調回路
２　アナログスイッチ回路
３　ローパスフィルタ回路
４、５　演算増幅器
６　コンパレータ
７　三角波発生器
８　基準電圧発生器
９、１０　アナログスイッチ
１１　インバータ
１２　演算増幅器
１３、１４　アナログスイッチ
１５、１６、１７　演算増幅器

Claims

２個のアナログ信号入力の値の積を演算してアナログ信号の値として出力するアナログ乗算器において、一方の信号入力をパルス幅変調するパルス幅変調回路と、該パルス幅変調回路の出力により制御され、他方の信号入力を断続するアナログスイッチ回路と、該アナログスイッチ回路の出力の低周波成分だけを通過させるローパスフィルタ回路とから構成し、ローパスフィルタ回路の出力を乗算演算の結果として出力することを特徴とするアナログ乗算器。
他方の信号入力を断続するアナログスイッチ回路は、他方の信号入力の切断時にアナログスイッチ回路の出力を接地線に接続することを特徴とする請求項１に記載のアナログ乗算器。
他方の信号入力を断続するアナログスイッチ回路は、他方の信号入力の切断時にアナログスイッチ回路の出力を他方の信号入力と逆極性かつ同一電圧の信号源に接続することを特徴とする請求項１に記載のアナログ乗算器。