JP2004110400A - エレベータ制御装置 - Google Patents
エレベータ制御装置 Download PDFInfo
- Publication number
- JP2004110400A JP2004110400A JP2002271992A JP2002271992A JP2004110400A JP 2004110400 A JP2004110400 A JP 2004110400A JP 2002271992 A JP2002271992 A JP 2002271992A JP 2002271992 A JP2002271992 A JP 2002271992A JP 2004110400 A JP2004110400 A JP 2004110400A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- program
- elevator
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Indicating And Signalling Devices For Elevators (AREA)
- Elevator Control (AREA)
- Detection And Correction Of Errors (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
【解決手段】運転制御処理のプログラムを格納した不揮発メモリであるプログラム格納メモリ2とは別に、運転制御処理のプログラムを実行するための揮発メモリであるプログラム実行メモリ3を設け、プログラム実行メモリ3のデータ化けを防止するためのベリファイチェックを常時行う。エラーが発生した場合、エレベータが停止したことを確認してプログラム格納メモリ2からプログラム実行メモリ3にプログラムデータを転送する。これにより、プログラム実行メモリ3のデータ化けが発生した場合に、エレベータの故障を回避できる。
【選択図】 図1
Description
【発明の属する技術分野】
本発明はエレベータ制御装置に関し、特にプログラム格納用不揮発メモリにてプログラム実行を行った際にメモリのデータ化けなどにより制御に支障をきたすおそれやエレベータが故障となり交通サービスを復旧までの間提供できなくなるということを想定して、メモリのデータ化けが発生した場合にエレベータの故障を回避しかつ、信頼性の高い制御プログラムを提供することの可能なエレベータ制御装置に関する。
【0002】
【従来の技術】
図6は従来のエレベータ制御装置の運転制御回路の構成図である。
【0003】
同図に示すように、エレベータ制御装置10の運転制御回路は、運転制御の実行を行うための運転制御CPU1と、運転制御処理のプログラムを格納した不揮発メモリであるプログラム格納メモリ2と、エレベータ制御装置10とエレベータ会社の監視センタ8との間を電話回線7で通信するために必要とされる保守インタフェース4と、エレベータの状態を検出するためのエレベータ状態検出回路6と、制御データを格納した揮発メモリであるデータ格納用メモリ12で構成される。
【0004】
また、複数号機が1つの建物に設置された環境において、2台制御や群管理制御を行うシステムにおいては、さらに他号機通信インタフェース5と他号機20との通信のための通信線9が構成され通信線9を介して他号機20に接続される。他号機20の内部の構成は本図のエレベータ制御装置10と同様の運転制御回路の構成を有する。
【0005】
一般に、前述の運転制御CPU1は、エレベータの運行制御に関する演算を行い、エレベータのかごの停止階を決定するための演算処理などを行い、16ビットから32ビットの演算を行うCPUが使用される。
【0006】
プログラム格納メモリ2には、256KB程度の不揮発メモリであるEPROMやフラッシュROMが一般に使用される。
【0007】
保守インタフェース4は、前述の運転制御CPU1との通信を行い、データを電話回線7のプロトコルに変換してエレベータの保守会社の監視センタ8とデータの通信を行う。
【0008】
他号機通信インタフェース5では、運転制御CPU1から送信されたデータをシリアルデータに変換して、通信線9により光通信またはRS−422、RS−485、LANなどの長距離通信インタフェースで他号機20との通信を行う。
【0009】
エレベータ状態検出回路6では、エレベータのかご位置の検出機能や、着床レベルの検出をはじめエレベータに取りつけられたスイッチ・センサの状態を信号として読み込み、運転制御CPU1にて前述の信号を演算することでエレベータの状態検出を行う。
【0010】
データ格納用メモリ12には、256KB程度の揮発メモリであるスタティックRAMが一般に使用され、エレベータの制御データの格納や、プログラムデータの総和を演算した結果であるチェックサム値を格納するレジスタなどに使用される。
【0011】
前述の信号の演算を行うにあたって、運転制御CPU1は、プログラム格納メモリ2に格納されたプログラムデータを読み出すことで、エレベータ状態検出回路6から読み出されるエレベータの各種の信号を演算してエレベータの運行命令を行うためプログラム格納メモリ2に格納されたプログラムデータを正確に読み出すことを要求され、万一データを誤って読み出した場合は本来目的とする運転制御の誤動作を引き起こし安全な運行サービスを提供できなくなるおそれが多分にあるため、一般に運転制御CPU1は常時プログラム格納メモリ2のデータの総和を演算するチェックサム処理を行う。
【0012】
次に、チェックサム処理の概要を説明する。
【0013】
運転制御CPU1は、常時プログラムデータのデータの総和を演算してデータ格納用メモリ12にチェックサムレジスタとして格納するが、格納する前に前のチェックサムデータと現在演算したチェックサムデータとの比較を行い異常の有無を判定し、データに相違がある場合にはチェックサムを行った領域内でのデータの相違があるものと判断してチェックサムエラーと判定する。チェックサムエラーが発生した場合には本来変更されることのないプログラムデータが変更されているためにデータ化けが発生したものと考えるため、プログラムの誤動作・暴走による危険を回避するためにエレベータを故障させる処理を行う。
【0014】
【発明が解決しようとする課題】
しかしながら、近年の電子部品の発達によりプログラム格納メモリ2の集積度が著しく増加することに伴い、プログラム格納メモリ2に使用される不揮発メモリには、書き込み回数の限界値や一定アドレスを連続してアクセスしつづけた場合アクセスした番地に電荷が蓄積されることに起因したチャージゲイン現象などからデータ化けといった現象が発生する課題があった。
【0015】
そこで本発明は、メモリのデータ化けが発生した場合にエレベータの故障を回避し、信頼性の高いエレベータの制御を行うことが可能なエレベータ制御装置を提供することを目的とする。
【0016】
【課題を解決するための手段】
本発明に係るエレベータ制御装置は、エレベータにおける所定の制御を行うための処理装置と、所定の制御のプログラムを格納する第1のメモリと、所定の制御のプログラムを実行するための第2のメモリとを備え、通常は第2のメモリのプログラムデータを用いて処理装置により所定の制御を行うことを特徴とする。
【0017】
このような構成の本発明によれば、例えば不揮発メモリからなる第1のメモリをプログラム格納メモリの用途に限定し、プログラムの実行メモリとなる第2のメモリを別に設けているので、プログラム実行メモリとなる第2のメモリに例えば自由に読み書き可能な揮発メモリを使用して、プログラム実行メモリのデータ化けを防止するためのベリファイチェック機能を有するようにすれば、信頼性の高いエレベータの制御を行うことができる。
【0018】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態について詳細に説明する。
【0019】
図1は、本発明の一実施形態に係るエレベータ制御装置の運転制御回路の構成図である。同図に示すように、エレベータ制御装置10の運転制御回路は、運転制御の実行を行うための運転制御CPU(処理装置)1と、運転制御処理のプログラムを格納した不揮発メモリであるプログラム格納メモリ2と、前述の運転制御処理のプログラムを実行するための揮発メモリであるプログラム実行メモリ3と、エレベータの制御装置10とエレベータ会社の監視センタ8との間を電話回線7で通信するために必要とされる保守インタフェース4と、エレベータの状態を検出するためのエレベータ状態検出回路6と、データを一時的に退避させることの可能なデータバッファ用メモリ11と、制御データを格納した揮発メモリであるデータ格納用メモリ12と、前述の運転制御CPU1がプログラム格納メモリ2及びプログラム実行メモリ3のいずれのメモリにアクセス可能となるかを制御するためのバンク切替制御信号13とで構成される。
【0020】
前述のプログラム実行メモリ3には、プログラム格納メモリ2と同等以上のメモリ領域の揮発メモリを使用し、一般には書きこみ回数に制約のないスタティックRAMを使用する。
【0021】
また、プログラム格納メモリ2には、不揮発メモリとして、書き換え不能なEPROMや、電気的に消去可能なEEPROMや、電気的に一定領域をブロック消去可能なフラッシュROMなどが使用されるが、現在実用化に向けて開発中の磁気メモリMRAMや誘電体FCRAMなどは同様の特性を持ち、ビット単位で書き換え・消去が可能であるためデータの加工の容易性に優れており今後使用されることが推定される。
【0022】
プログラム実行メモリ3はプログラム格納メモリ2と同一のアドレスに配置して、バンク切替制御信号13を使用していずれの素子にアクセス可能とするかを制御するバンク選択機能により運転制御CPU1からメモリヘのアクセスを行う。これは、プログラムデータの転送を行う場合に異なるアドレスにデータの転送を行うよりも、同一アドレスのデータを異なるバンクに転送する処理の方がソフトウェアの処理上簡潔に処理を行うことが可能なため、バンク選択方式としている。
【0023】
また、複数号機が1つの建物に設置された環境において、2台制御や群管理制御を行うシステムにおいては、さらに他号機通信インタフェース5と、他号機との通信のための通信線9が構成され、通信線9を介して他号機20に接続される。他号機20の内部の構成は本図のエレベータ制御装置10と同様の運転制御回路の構成を有する。
【0024】
次にプログラムデータの転送方法について説明する。
【0025】
まず、プログラムの起動方法について、図2により説明する。
【0026】
あらかじめ電源投入を行うとバンク選択制御信号13は必ずプログラム格納メモリ2を選択できるような構成を用意しておき、エレベータ制御装置10の電源を投入すると、最初に運転制御CPU1はプログラム格納メモリ2に格納されたプログラム転送用プログラムをデータバッファ用メモリ11に退避させる(ステップS21)。退避が完了すると、データバッファ用メモリ11に退避したプログラム転送用プログラムの実行を行う。
【0027】
プログラム転送用プログラムでは、まずプログラム格納メモリ2の制御プログラムデータをデータバッファ用メモリ11に退避させる(ステップS22)。ここで、プログラム転送用プログラムもデータバッファ用メモリ11から実行しているため、プログラム転送用プログラムの格納されていない領域にデータの退避を行う。次にバンク切替制御信号13をプログラム実行メモリ3に変更して(ステップS23)、データバッファ用メモリ11に転送された制御プログラムデータをプログラム実行メモリ3に転送する(ステップS24)。1度に制御プログラムデータをプログラム格納メモリ2からプログラム実行メモリ3に転送できないときは、バンク切替制御信号13をプログラム格納メモリ2に変更して(ステップS26)、ステップS22に戻り、転送動作を繰り返す。転送が完了すると、プログラム実行エリアに格納した制御プログラムを実行させることができる(ステップS27)。
【0028】
なお、プログラムデータを他のメモリに退避・転送させる場合には逐次データの整合性確認を行う(ステップS25)。整合性確認の方法すなわちベリファイチェックとしては、転送前データと転送後データの全領域データの照合を行うデータベリファイもしくは各転送データの総和となるチェックサムデータ同士の比較を行うチェックサム処理といった方法を用い、転送中にデータ化けが発生していないことを確認する。
【0029】
プログラムデータをプログラム実行メモリ3に転送完了すると、運転制御CPU1は以降プログラム実行メモリ3からプログラムデータを読み出し、運転制御を行う。この場合プログラム実行メモリ3は揮発メモリであるためランダムに読み書きが可能であるため、誤書込みによるプログラムデータ化けを回避するために常時整合性確認を行う。この整合性確認は、例えば、プログラム実行メモリ3における一回前のチェックサムデータとの比較によるチェックサム処理により行うが、プログラム格納メモリ2とプログラム実行メモリ3とのデータ全領域のデータベリファイまたはチェックサム処理により行うこともできる。
【0030】
この制御プログラム実行中にデータ整合性異常が発生した場合のプログラム交換手順について、図3によって説明する。
【0031】
データの整合性異常が発生した場合は、まず異常内容をデータ格納用メモリ12に内蔵したエラーコード格納エリアに記録して監視センタ8に対して保守インタフェース4を経由してエラー発報、すなわち異常警告を行う(ステップS31)。この場合、エラーの発生した回数、発生日時も合わせて送信することで、監視センタ8に駐在のエレベータ保守会社の作業員がエラーの発生傾向を確認できるため、メンテナンスデータとして有効に扱うことが可能となる。
【0032】
次にエレベータの走行中・停止中の判断を行い(ステップS32)、エレベータ走行中の場合は、減速させ最寄階へかごを移動して停止させる(ステップS33)。これは、エレベータ走行中にプログラムのバックアップ転送処理を実施した場合はエレベータが途中無制御になる危険を伴う可能性があるため行う処理であり、必ずエレベータ停止中という安全な状態でデータ転送作業を行うための処理となる。
【0033】
エレベータの停止を確認すると、乗客へ異常を報知するためにかご内に故障中・復旧中であることまたは「しばらくお待ち下さい」などのアナウンスを行う。また故障中にエレベータの利用をやめる乗客がいることも想定できるため、呼びの登録は全てクリアする(ステップS34)。これら故障であることの手続を完了させた上で、プログラム格納メモリ2からプログラム実行メモリ3ヘバックアップされたプログラムデータを転送し(ステップS35)、転送が完了するとかご内に復旧完了のアナスンスを行いプログラム実行メモリ3の制御プログラムを実行する(ステップS36)ことで、エレベータの永久故障を回避できるのでエレベータ制御の信頼性を向上させることが可能となる。
【0034】
データの整合性確認は、前述のデータ全領域のデータベリファイもしくはチェックサム処理により実現させ、プログラムデータの転送方法は制御装置起動時の制御プログラムの転送方法と同様の方法によって実現可能である。
【0035】
エレベータの停止の判断については、エレベータ状態検出回路6から例えば、かご位置パルスのデータが所定時間内で変位しないこと、エレベータの着床スイッチが一定時間オンとなっていること、モーター制御CPUからインバータ制御状態のデータを受け取りインバータ制御を停止していることなどから容易に判断できる。
【0036】
ここで、前述の監視センタ8へのエラー発報の手順について、図4によって説明する。
【0037】
プログラムデータの整合性に異常が発生した場合、整合性異常の発生した日時・アドレス及び正常データと異常データの記録をデータ格納用メモリ12に格納する(ステップS43)。
【0038】
ここで、整合性異常のアドレス及びデータについては、プログラム格納メモリ2のデータをデータバッファ用メモリ11に転送して(ステップS41)、このデータバッファ用メモリ11のデータとプログラム実行メモリ3のデータの整合性を確認する(ステップS42)ことにより、すなわちプログラム格納メモリ2のデータとプログラム実行メモリ3のデータの内容をベリファイチェックして、異なるアドレスおよびデータについて記録することで容易に実現可能である。相違データについてはプログラム格納メモリ2のデータは、プログラム実行中はアクセス不能となるため正しいデータとなりデータ実行メモリ3のデータが化けたデータとなる。
【0039】
これらデータをデータ格納用メモリ12から読み出し保守インタフェース4へ送信する(ステップS44)。送信するデータは異常データの他に、制御装置の納入物件コードなども送信する。保守インタフェース4には通信制御回路を備えておき、受信したデータを直列通信で電話回線のフォーマットに従ってデータ送信を行う(ステップS45)。
【0040】
電話回線から監視センタ8側で異常情報を受信して監視センタ8のサーバに異常情報を記録して(ステップS46)、エレベータ保守会社の従業員にモニタなどの表示装置に報知する(ステップS47)。
【0041】
また、前述のプログラムデータのバックアップ方法においてプログラムデータの整合性確認の手段として、他号機20とのプログラムデータのチェックサム値同士を号機間で整合性確認し、整合性エラーが発生した場合にプログラムのバックアップ転送処理を行うといった処理も有効である。
【0042】
他号機20との間のプログラムの交換手順について図5を元に説明する。
【0043】
一般に号機間通信は通信線9の電線本数の低減といった観点から直列通信方式でデータの授受を行うため、プログラムデータ全領域のベリファイチェックを行う場合チェック時間の長さからエレベータ制御に支障を与えるために、チェックサム処理によるチェックサム値の整合性確認が有効とされる。
【0044】
チェックサム値の整合性確認方法としては、他号機20のチェックサムデータを他号機通信インタフェース5でシリアルデータからパラレルデータに変換して運転制御CPU1は他号機20のチェックサムデータとしてデータ格納用メモリ12に格納する(ステップS51)。また、運転制御CPU1は常時自号機のチェックサムデータを同様にデータ格納用メモリ12に格納する(ステップS52)。ここで、それぞれ格納したチェックサムデータに相違が生じた場合、いずれの号機のプログラムに異常が発生したのかを判断できないために一回前に他号機から受信したチェックサムデータおよび一回前の自号機のチェックサムデータも同様にデータ格納用メモリ12に格納する。
【0045】
そして、データ格納用メモリ12に格納された自号機と他号機のチェックサムデータを比較し(ステップS53)、チェックサムデータに相違がある場合はデータ格納用メモリ12に格納された一回前のチェックサムデータも参照して相違のあるデータの号機をプログラム異常と判定する(ステップS54)。すなわち、自号機と他号機のチェックサムデータ及び一回前の自号機と他号機のチェックサムデータの4つを参照すれば、1つだけ他の3つと異なっていることからその号機をプログラム異常と判定することができる。
【0046】
自号機が異常の場合は、まず自号機のプログラム格納メモリ2のチェックサムと他号機のチェックサムデータの比較照合を行い、一致している場合は前述のプログラムの起動手順に従って、プログラムデータをプログラム格納メモリ2からプログラム実行メモリ3に転送して転送完了後にプログラム実行メモリ3の制御プログラムを起動させる。
【0047】
自号機のプログラム格納メモリ2のチェックサムとデータ格納用メモリ12に格納された他号機のチェックサムが異なる場合は、データプログラムデータを送信する号機とプログラムデータを受信する号機はエレベータを停止させた状態にして(ステップS55〜S60)、停止を確認した上で、通信線9を介してシリアル通信でプログラムデータを通信させ(ステップS61〜S63)、受信号機は他号機通信インタフェース5でデータをパラレル変換してデータバッファ用メモリ11にデータを格納する(ステップS64)。
【0048】
エレベータの停止手順については前述のこの制御プログラム実行中にデータ整合性異常が発生した場合のプログラム交換手順により実現する。
【0049】
他号機からのプログラムデータをデータバッファ用メモリ11に転送完了すると、データバッファ用メモリ11に格納されたプログラムデータをプログラム格納メモリ2およびプログラム実行メモリ3に転送を行い(ステップS65)、転送完了後プログラム実行メモリ3から制御プログラムの実行を行う(ステップS66)。データバッファ用メモリ11からプログラム格納メモリ2およびプログラム実行メモリ3へのデータの転送処理はバンク切替制御信号13を使用してプログラムの起動方法と同じ手段で実現する。
【0050】
また反対に、プログラム格納メモリ2のプログラムデータの信頼性を向上させるために、プログラム格納メモリ2が書き換え可能なEEPROMやフラッシュROMの場合は、プログラム実行メモリ3のデータのチェックサム値を一回前のプログラム実行メモリ3のデータのチェックサム値と比較するチェックサム処理を常時行い、プログラム実行メモリ3のチェックサムが正常な場合は一定周期でエレベータの停止中にプログラム実行メモリ3のプログラムデータをプログラム格納メモリ2に転送することでバックアップされたプログラムデータの信頼性を確保することも可能となる。プログラムの転送手順はバンク切替制御信号13を使用してプログラムの起動方法と同じ手段で実現する。
【0051】
以上のようにプログラムデータの信頼性について述べているが、制御固定データのデータ化け防止のための処理についても同様処理にてデータの信頼性向上を図ることができる。すなわち、プログラム格納メモリ2の一定の空きエリアに制御固定データをバックアップしておくことで、本来データ格納用メモリ12に格納された制御固定データとバックアップデータとのベリファイチェック(データ全領域のデータベリファイまたはチェックサム処理)、またはデータ格納用メモリ12に格納された制御固定データをデータ格納用メモリ12に格納された一回前の制御固データと比較するベリファイチェック(データ全領域のデータベリファイまたはチェックサム処理)を常時行い、ベリファイエラーの場合はエレベータの停止を確認した上でバックアップデータを、本来格納しているデータ格納用メモリ12のデータエリアに転送する処理により実現可能となる。
【0052】
現在はプログラム格納用不揮発メモリとしてはフラッシュROMのようにブロック単位で書きこみ、消去を行うメモリが主流であるが、現在メモリ業界で開発中の素子には磁気メモリMRAMや誘電メモリFCRAMといった1バイト単位でプログラムやデータの補正が可能となる見込みがあることからも小容量の固定データの補正についても今後有効となる機能と考える。
【0053】
また、本実施形態ではエレベータの運行制御回路を一例に実施形態を説明しているが、エレベータの制御装置においてCPUにより制御を行うモーター制御、ドア制御、乗り場制御、かご上制御、かご操作盤制御、表示装置制御、群管理制御、2台号機制御などといった制御においても実施形態であげたようなCPUを用いた制御を行っているため同様の制御装置の構成と手段によってプログラムデータの信頼性向上を図ることが可能となる。
【0054】
以上の処理を行うことによって、エレベータ制御装置において、安全でデータ化けなどの誤動作による故障の起こりにくい安全なエレベータ制御を行うことができる。
【0055】
【発明の効果】
本発明によれば、エレベータのデータの誤動作による危険や故障の起こりにくい安全なエレベータ制御装置を得ることができる。
【図面の簡単な説明】
【図1】本発明の一実施形態に係るエレベータ制御装置の構成を示すブロック図。
【図2】本発明の一実施形態におけるプログラム起動方法を示すフローチャート。
【図3】本発明の一実施形態におけるプログラムの交換手順を示すフローチャート。
【図4】本発明の一実施形態におけるエラーの発報手順を示すフローチャート。
【図5】本発明の一実施形態における他号機とのプログラム交換手順を示すフローチャート。
【図6】従来例の構成を示すブロック図。
【符号の説明】
1…運転制御CPU
2…プログラム格納メモリ
3…プログラム実行メモリ
4…保守インタフェース
5…他号機通信インタフェース
6…エレベータ状態検出回路
7…電話回線
8…監視センタ
9…通信線
10…エレベータ制御装置
11…データバッファ用メモリ
12…データ格納用メモリ
13…バンク切替制御信号
20…他号機
Claims (6)
- エレベータにおける所定の制御を行うための処理装置と、前記所定の制御のプログラムを格納する第1のメモリと、前記所定の制御のプログラムを実行するための第2のメモリとを備え、通常は前記第2のメモリのプログラムデータを用いて前記処理装置により所定の制御を行うことを特徴とするエレベータ制御装置。
- 請求項1に記載のエレベータ制御装置において、前記第2のメモリのプログラムデータのチェックサム処理を常時行い、異常時には、エレベータが停止したことを確認して前記第1のメモリから前記第2のメモリにプログラムデータを転送する手段を備えたことを特徴とするエレベータ制御装置。
- 請求項1または請求項2に記載のエレベータ制御装置において、前記第2のメモリのプログラムデータのチェックサム処理を常時行い、正常時には、エレベータが停止したことを確認して前記第2のメモリから前記第1のメモリにプログラムデータを転送する手段を備えたことを特徴とするエレベータ制御装置。
- 請求項1に記載のエレベータ制御装置において、常時前記第1のメモリと前記第2のメモリのプログラムデータのベリファイチェックを行い異常の有無を検出して、前記第2のメモリの異常時には、エレベータが停止していることを確認して前記第1のメモリから前記第2のメモリにプログラムデータを転送する手段を備えたことを特徴とするエレベータ制御装置。
- 請求項1乃至請求項4のいずれかに記載のエレベータ制御装置において、複数号機間の通信を行うための通信手段と、この通信手段を介して、複数号機間でプログラムデータのベリファイチェックを行う手段と、ベリファイエラー時には各号機のエレベータが停止したことを確認して複数号機間でプログラムデータを転送する手段とを備えたことを特徴とするエレベータ制御装置。
- 請求項1乃至請求項5のいずれかに記載のエレベータ制御装置において、制御固定データを格納する制御固定データ格納用メモリと、制御固定データをバックアップする制御固定データバックアップ手段と、制御固定データ格納用メモリの制御固定データとバックアップされた制御固定データとのベリファイチェック、または制御固定データ格納用メモリの制御固定データと一回前の制御固定データとのベリファイチェックを行う手段と、ベリファイエラー時にはエレベータが停止したことを確認してバックアップされた制御固定データを前記制御固定データ格納用メモリに転送する手段とを備えたことを特徴とするエレベータ制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002271992A JP4115219B2 (ja) | 2002-09-18 | 2002-09-18 | エレベータ制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002271992A JP4115219B2 (ja) | 2002-09-18 | 2002-09-18 | エレベータ制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004110400A true JP2004110400A (ja) | 2004-04-08 |
JP4115219B2 JP4115219B2 (ja) | 2008-07-09 |
Family
ID=32269139
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002271992A Expired - Fee Related JP4115219B2 (ja) | 2002-09-18 | 2002-09-18 | エレベータ制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4115219B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008265948A (ja) * | 2007-04-19 | 2008-11-06 | Toshiba Elevator Co Ltd | エレベータ監視システム |
WO2009022049A1 (en) * | 2007-08-16 | 2009-02-19 | Kone Corporation | Distributed backup of data |
JP2009187049A (ja) * | 2008-02-01 | 2009-08-20 | Fujitsu Ltd | 装置 |
JP2010264008A (ja) * | 2009-05-13 | 2010-11-25 | Kyoraku Sangyo Kk | 遊技機 |
JP2011246269A (ja) * | 2010-05-31 | 2011-12-08 | Hitachi Ltd | 安全エレベータ |
EP3124417A1 (en) * | 2015-07-29 | 2017-02-01 | Inventio AG | Avoiding synchronisation runs of an elevator |
-
2002
- 2002-09-18 JP JP2002271992A patent/JP4115219B2/ja not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008265948A (ja) * | 2007-04-19 | 2008-11-06 | Toshiba Elevator Co Ltd | エレベータ監視システム |
WO2009022049A1 (en) * | 2007-08-16 | 2009-02-19 | Kone Corporation | Distributed backup of data |
JP2009187049A (ja) * | 2008-02-01 | 2009-08-20 | Fujitsu Ltd | 装置 |
JP2010264008A (ja) * | 2009-05-13 | 2010-11-25 | Kyoraku Sangyo Kk | 遊技機 |
JP2011246269A (ja) * | 2010-05-31 | 2011-12-08 | Hitachi Ltd | 安全エレベータ |
EP3124417A1 (en) * | 2015-07-29 | 2017-02-01 | Inventio AG | Avoiding synchronisation runs of an elevator |
Also Published As
Publication number | Publication date |
---|---|
JP4115219B2 (ja) | 2008-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7124244B2 (en) | Storage system and a method of speeding up writing data into the storage system | |
KR100316981B1 (ko) | 플래시 메모리를 구비한 마이크로컴퓨터 및 플래시 메모리에 프로그램을 저장하는 방법 | |
US4641243A (en) | Computer-controlled interlocking system for a railway installation | |
JP2004110400A (ja) | エレベータ制御装置 | |
US11243823B2 (en) | System and method capable of remotely controlling electronic apparatus to execute program | |
US11385971B2 (en) | Electronic apparatus, system and method capable of remotely maintaining the operation of electronic apparatus | |
WO2016117212A1 (ja) | 制御手段及びこれを備えた車載プログラムの書き換え装置並びに車載プログラムの書き換え方法 | |
JP5966243B2 (ja) | ストレージ装置及びストレージ装置の制御方法 | |
US20080320360A1 (en) | Control method of information processing device and information processing device | |
JP2002062956A (ja) | 停電処理方法及び停電処理装置 | |
JPH08178976A (ja) | 電源遮断検出装置 | |
JP2002543521A (ja) | 自動的にモジュールをコンピュータシステムに再び組み込む方法および装置 | |
CN111726270B (zh) | 存储器系统及控制系统 | |
JP5236376B2 (ja) | ネットワークシステムの書き換え装置 | |
JP2002235599A (ja) | キャブオーバー型トラック用故障診断装置 | |
JP5278267B2 (ja) | エンドカバー、これを備えたプログラマブルロジックコントローラ装置、エンドカバー装着有無確認方法、及びプログラマブルロジックコントローラ装置の故障診断方法 | |
US7089458B2 (en) | Method for detecting failure when installing input-output controller | |
JP2010176201A (ja) | フラッシュメモリのデータ消失防止装置及びフラッシュメモリのデータ消失防止方法 | |
WO2009087970A1 (ja) | メモリ監視方法 | |
JP4137450B2 (ja) | バックアップデータにより処理継続可能なデータ処理装置 | |
JP2005078582A (ja) | 遠隔監視装置 | |
JP2005316667A (ja) | ファームウェアの更新方法 | |
JP3728580B2 (ja) | メモリ装置及びメモリ保護方法 | |
JP5619243B1 (ja) | 車載用電子制御装置 | |
CN106484599A (zh) | 服务器及电力重置侦测方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050920 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080109 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080310 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080404 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080415 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |