JP2004103762A - 半導体装置 - Google Patents

Abstract

【課題】データバスが単方向バスであっても試験用のリードデータを送出する１６ビットのデータ出力ポートを不要にでき、高速のテストを実現できる半導体装置を提供する。
【解決手段】データバス５，と、データバス５を通じて入力された外部からの試験用データを保持するレジスタ２０とを有する半導体装置において、データバス５を通じて入力された外部からの期待値データとデータバス７を通じて入力されたレジスタ２０からの試験用データとを比較し、両方のデータが一致しているときは出力を「０」にし、不一致のときは出力を「１」にして出力ポート１０から送出する比較回路９を備えた。
【選択図】　　　　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、例えば内部に特殊機能レジスタ（以下、「ＳＦＲ」という）のリード／ライト・テストを行う機能を有する半導体装置に関するものである。
【０００２】
【従来の技術】
半導体装置であるシステムＬＳＩの評価テストで行われるＳＦＲのリード／ライト・テストは、ＳＦＲが正常にリード／ライトできるかを確認するために、例えば５５Ｈ，ＡＡＨ　のデータをテスト対象のＳＦＲにライトし、このライトしたデータの期待値をリードする。また、規格の動作周波数に対してどの位のスピードマージンがあるかを確認するために、システムＬＳＩの処理スピードの評価にも使用されている。
【０００３】
従来のシステムＬＳＩのテスト回路では、半導体テストシステムで評価する場合、例えば図６に示すように、システムＬＳＩに割り当てられた１６ビットのアドレス入力ポート２からアドレスバス１を介してテスト対象のＳＦＲ２０にアドレスを入力し、１６ビットのデータ入出力ポート４からデータバス３を介してそのＳＦＲ２０にライトデータを入力する。次に、正常にライトできたかを確認するために、アドレス入力ポート２からテスト対象のＳＦＲ２０にアドレスを入力すると、そのＳＦＲ２０のリードデータが読み出されてデータ入出力ポート４から出力される。この時、テスタでその出力を確認することにより、テスト対象のＳＦＲ２０のリード／ライトの動作がＯＫかＮＧかを判別することができる。この判別は、システムＬＳＩ内に設けられた複数のＳＦＲ２０（図示せず）に対して行われている（例えば、特許文献１参照）。
また、従来のシステムＬＳＩとして、図７に示すようにデータバス５，７を単方向にしたシステムＬＳＩがあった（例えば、特許文献２参照）。
【０００４】
【特許文献１】
特開平１０−２１４１９７号公報（第２頁、図６）
【特許文献２】
特開平０６−１０３０９６号公報（第２頁、図１）
【０００５】
【発明が解決しようとする課題】
しかしながら、図６に示す従来のシステムＬＳＩは、データバス３が双方向であるため、データの衝突などが起こって高速のテストが行えないことがあった。これは、テスタからの伝送は予め決められたタイミングで一定であるが、システムＬＳＩ側は内部の遅延、ポートの容量等により遅れるため、データの衝突が起こってしまう。このデータの衝突を防ぐために、図７に示すように単方向データバス５，７にする方法もあるが、データ入力ポート６とデータ出力ポート８とが必要となるため、双方向データバス３のシステムＬＳＩに比べ、データバス側のポート数が２倍になっていた。
【０００６】
【課題を解決するための手段】
本発明に係る半導体装置は、ライトデータバスと、リードデータバスと、ライトデータバスを通じて入力された外部からの試験用データを保持するレジスタとを有する半導体装置において、ライトデータバスを通じて入力された外部からの期待値データとリードデータバスを通じて入力されたレジスタからの試験用データとを比較し、比較結果に基づいて信号を外部に送出する比較回路を備えたものである。
【０００７】
本発明においては、外部からの試験用データがライトデータバスを通じてレジスタに入力され、外部からの期待値データがライトデータバスを通じて比較回路に入力され、さらに、レジスタから読み出された試験用データは外部に送出されることなくリードデータバスを通じて比較回路に入力されるので、単方向データバスの半導体装置であってもリードデータバスに必要なデータ出力ポートを不要にでき、リード／ライトのテストを高速に行える。
【０００８】
【発明の実施の形態】
実施の形態１．
図１は本発明の実施の形態１に係る半導体装置の概略構成図である。
図１に示す半導体装置は、データバス５，７が単方向バスで構成された例えばシステムＬＳＩで、内部に比較回路９が設けられている。各データバス５，７は、それぞれテスト対象のＳＦＲ２０と比較回路９とに接続されている。また、この半導体装置は、アドレスバス１に接続された１６ビット［１５：０］のアドレス入力ポート２と、一方のデータバス５に接続された１６ビット［１５：０］のデータ入力ポート６と、比較回路９の出力端に接続された１ビットの出力ポート１０とを備えている。
【０００９】
前記の比較回路９は、テスト対象のＳＦＲ２０から読み出された試験用のリードデータと期待値のリードデータとが同一かどうかを比較し、両方のデータが同一のときはＳＦＲ２０が正常である情報、例えば出力を「０」にして出力ポート１０から送出し、試験用のリードデータが期待値のリードデータと異なるときはＳＦＲ２０が不良である情報、出力を「１」にして出力ポート１０から送出する。
【００１０】
前記のように構成された半導体装置においては、テスト対象のＳＦＲ２０へのデータ書き込みのために、アドレス入力ポート２にアドレスが入力され、データ入力ポート６に試験用のライトデータが入力されると、その試験用のライトデータはアドレス指定のＳＦＲ２０に書き込まれ保持される。次に、データ読み出しのために、アドレス入力ポート２にアドレスが入力され、データ入力ポート６に期待値のリードデータが入力されると、その期待値のリードデータはデータバス５を介して比較回路９に取り込まれ、一方、アドレス指定のＳＦＲ２０に保持された試験用のライトデータは読み出されデータバス７上に送出される。
【００１１】
この時、比較回路９は、そのライトデータを試験用のリードデータとして取り込んで期待値のリードデータと比較し、両方のリードデータが一致しているときは出力を「０」にし、不一致のときは出力を「１」にして出力ポート１０から送出する。
【００１２】
このように、テスト対象のＳＦＲ２０から読み出された試験用のリードデータとデータ入力ポート６から入力された期待値のリードデータとを比較回路９で比較させて、その結果を出力ポート１０から送出するようにしたので、データバス５，７が単方向バスであっても試験用のリードデータを送出する１６ビットのデータ出力ポートを不要にでき、高速のテストを実現できるという効果がある。
【００１３】
実施の形態２．
図２は本発明の実施の形態２に係る半導体装置の概略構成図である。
図２に示す半導体装置は、レジスタ９ａを有する比較回路９を備えたものである。そのレジスタ９ａは、テスト対象のＳＦＲ２０に書き込まれる試験用のライトデータを期待値のリードデータとして取り込んで保持するものであり、比較回路９は、ＳＦＲ２０から読み出されたデータが入力されたときに試験用のリードデータとして、レジスタ９ａ内の期待値のリードデータと比較するようになっている。
【００１４】
このように構成された半導体装置においては、テスト対象のＳＦＲ２０へのデータ書き込みのために、アドレス入力ポート２にアドレスが入力され、データ入力ポート６に試験用のライトデータが入力されると、その試験用のライトデータはアドレス指定のＳＦＲ２０に書き込まれ保持される。この時、その試験用のライトデータは期待値のリードデータとして比較回路９のレジスタ９ａに取り込まれ保持される。次に、データ読み出しのためにアドレス入力ポート２にアドレスが入力されると、アドレス指定のＳＦＲ２０に保持された試験用のライトデータは読み出されデータバス７上に送出される。
【００１５】
この時、比較回路９は、そのライトデータを試験用のリードデータとして取り込んで、レジスタ９ａに保持された期待値のリードデータと比較し、両方のリードデータが一致しているときは出力を「０」にし、不一致のときはその出力を「１」にして出力ポート１０から送出する。
【００１６】
以上のように実施の形態２によれば、試験用のライトデータが入力されたときにそのライトデータを期待値のリードデータとして保持するレジスタ９ａを設けたので、テスト対象のＳＦＲ２０に保持された試験用のリードデータ読出時に期待値のリードデータを入力する必要がなくなった。また、テスト対象のＳＦＲ２０から読み出された試験用のリードデータとレジスタ９ａ内の期待値のリードデータとを比較回路９で比較させて、その結果を出力ポート１０から送出するようにしたので、データバス５，７が単方向バスであっても試験用のリードデータを送出する１６ビットのデータ出力ポートを不要にでき、高速のテストを実現できるという効果がある。
【００１７】
実施の形態３．
図３は本発明の実施の形態３に係る半導体装置の概略構成図である。
図３に示す半導体装置は、比較回路９と出力ポート１０との間に挿入されたフラグ１１と、このフラグ１１の内容を読み出すためのリード信号を入力する信号入力ポート１２とを備えたものである。
【００１８】
このように構成された半導体装置においては、テスト対象のＳＦＲ２０へのデータ書き込みのために、アドレス入力ポート２にアドレスが入力され、データ入力ポート６に試験用のライトデータが入力されると、その試験用のライトデータはアドレス指定のＳＦＲ２０に書き込まれ保持される。次に、データ読み出しのために、アドレス入力ポート２にアドレスが入力され、データ入力ポート６に期待値のリードデータが入力されると、その期待値のリードデータはデータバス５を介して比較回路９に取り込まれ、一方、アドレス指定のＳＦＲ２０に保持された試験用のライトデータは読み出されデータバス７上に送出される。
【００１９】
この時、比較回路９は、そのライトデータを試験用のリードデータとして取り込んで期待値のリードデータと比較し、両方のリードデータが一致しているときは出力を「０」にし、不一致のときは出力を「１」にしてフラグ１１に書き込む。比較結果をフラグ１１にセットした後に、リード信号が信号入力ポート１２を介して入力されたときは、フラグ１１に書き込まれた内容の「０」又は「１」が出力ポート１０から送出される。
【００２０】
以上のように実施の形態３によれば、テスト対象のＳＦＲ２０から読み出された試験用のリードデータを比較回路９に入力てさせて期待値のリードデータと比較させ、その結果を出力ポート１０との間に挿入されたフラグ１１に書き込むようにしたので、試験用のリードデータを送出する１６ビットのデータ出力ポートを不要にでき、高速のテストを実現できるという効果に加えて、フラグ１１に書き込まれたテスト結果の内容を任意に読み出すことができる。
【００２１】
実施の形態４．
図４は本発明の実施の形態４に係る半導体装置の概略構成図である。
図４に示す半導体装置は、アドレスがそれぞれ設定された複数のテスト対象のＳＦＲ２０と、比較回路９と出力ポート１０との間に挿入されたフラグ１１ａとを備えたものである。このフラグ１１ａは、比較回路９の出力が「０」のときその情報を書き込み、前記の出力が「１」になったときはその「１」を保持する。つまり、「１」が設定された後に比較回路９の出力が「０」になってもその「１」の状態を保持するようになっている。また、「１」が設定されているときに例えばリセットデータがデータ入力ポート６を介して入力されたときはその「１」をリセットするようになっている。
【００２２】
このように構成された半導体装置においては、テスト対象のＳＦＲ２０へのデータ書き込みのために、アドレス入力ポート２にアドレスが入力され、データ入力ポート６に試験用のライトデータが入力されると、その試験用のライトデータはアドレス指定のＳＦＲ２０に書き込まれ保持される。次に、データ読み出しのために、アドレス入力ポート２にアドレスが入力され、データ入力ポート６に期待値のリードデータが入力されると、その期待値のリードデータはデータバス５を介して比較回路９に取り込まれ、一方、アドレス指定のＳＦＲ２０に保持された試験用のライトデータは読み出されデータバス７上に送出される。この時、比較回路９は、そのライトデータを試験用のリードデータとして取り込んで期待値のリードデータと比較し、両方のリードデータが一致しているときは出力を「０」にし、不一致のときはその出力を「１」にする。この前述した一連の動作は、アドレスが指定されたＳＦＲ２０毎に行われる。
【００２３】
一方、フラグ１１ａは、比較回路９の出力が「０」のときはその情報をセットし、「１」が入力されたときはその情報をセットし、この「１」の状態を継続して保持する。つまり、「１」がセットされた後に「０」が入力されても「１」の状態を保持する。半導体装置内の全てのＳＦＲ２０のテスト終了後に、リード信号が信号入力ポート１２を介して入力されたときは、セットされた内容の「０」又は「１」を出力ポート１０を介して送出する。この出力ポート１０から送出された情報が「１」のときは、何れのＳＦＲ２０が不良か特定できないが、半導体装置そのものが不良品として取り扱われる。
【００２４】
以上のように実施の形態４によれば、半導体装置内に設けられた複数のＳＦＲ２０を個々にテストした際に、試験用のリードデータが期待値のリードデータと異なるＳＦＲ２０を検知したときフラグ１１ａに「１」をセットして保持するようにしたので、複数のＳＦＲ２０に対しての比較結果の読み出しを１回の動作で半導体装置が不良品かどうかを判別できる。また、実施の形態３と同様にデータバス５，７が単方向バスであっても試験用のリードデータを送出する１６ビットのデータ出力ポートを不要にでき、高速のテストを実現できるという効果がある。
【００２５】
実施の形態５．
図５は本発明の実施の形態５に係る半導体装置の概略構成図である。
図５に示す半導体装置は、実施の形態４と同様にアドレスがそれぞれ設定された複数のテスト対象のＳＦＲ２０を有し、比較回路９と出力ポート１０との間に挿入されたフラグ１３と、クロック入力ポート１４とを備えたものである。フラグ１３は、ＳＦＲ２０の個数に対応する保持領域を有し、リード信号が入力されたときにリードクロック信号がクロック入力ポート１４を介して入力されると、そのクロック数に応じて各領域内の内容を順にシフトし出力ポート１０から送出するようになっている。
【００２６】
前記のように構成された半導体装置においては、テスト対象のＳＦＲ２０のデータ書き込みのために、アドレス入力ポート２にアドレスが入力され、データ入力ポート６に試験用のライトデータが入力されると、その試験用のライトデータはアドレス指定のＳＦＲ２０に書き込まれ保持される。引き続き、データ読み出しのために、アドレス入力ポート２にアドレスが入力され、データ入力ポート６に期待値のリードデータが入力されると、その期待値のリードデータはデータバス５を介して比較回路９に取り込まれ、一方、アドレス指定のＳＦＲ２０に保持された試験用のライトデータは読み出されデータバス７上に送出される。この時、比較回路９は、そのライトデータを試験用のリードデータとして取り込んで期待値のリードデータと比較し、両方のリードデータが一致しているときは出力を「０」にし、不一致のときはその出力を「１」にする。この前述した一連の動作は、アドレスが指定されたＳＦＲ２０毎に行われる。
【００２７】
一方、フラグ１３は、比較回路９からの出力（「０」又は「１」）に基づいてその情報が順位に保持領域に書き込まれていく。そして、半導体装置内の全てのＳＦＲ２０のテスト終了後に、リード信号が信号入力ポート１２を介して入力されたときに、リードクロック信号がクロック入力ポート１４を介して入力されると、そのクロック数に応じて各領域内の内容を順にシフトし、出力ポート１０から送出する。
【００２８】
以上のように実施の形態５によれば、半導体装置内に設けられた複数のＳＦＲ２０を個々にテストし、その結果をフラグ１３の各領域に書き込んで順に読み出せるようにしたので、半導体装置内に設けられた複数のＳＦＲ２０のテスト結果を個々に判別できる。また、実施の形態４と同様にデータバス５，７が単方向バスであっても試験用のリードデータを送出する１６ビットのデータ出力ポートを不要にでき、高速のテストを実現できるという効果がある。
【００２９】
【発明の効果】
以上のように本発明によれば、外部からの試験用データがライトデータバスを通じてレジスタに入力され、外部からの期待値データがライトデータバスを通じて比較回路に入力され、さらに、レジスタから読み出された試験用データは外部に送出されることなくリードデータバスを通じて比較回路に入力されるので、単方向データバスの半導体装置であってもリードデータバスに必要なデータ出力ポートを不要にでき、リード／ライトのテストを高速に行えるという効果がある。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る半導体装置の概略構成図である。
【図２】本発明の実施の形態２に係る半導体装置の概略構成図である。
【図３】本発明の実施の形態３に係る半導体装置の概略構成図である。
【図４】本発明の実施の形態４に係る半導体装置の概略構成図である。
【図５】本発明の実施の形態５に係る半導体装置の概略構成図である。
【図６】従来より周知の半導体装置の双方向データバスの概略構成図である。
【図７】従来の半導体装置の単方向データバスの概略構成図である。
【符号の説明】
１　アドレスバス、２　アドレス入力ポート、５，７　データバス、６　データ入力ポート、９　比較回路、１０　出力ポート、１１，１１ａ，１３　フラグ、１２　信号入力ポート、１４　クロック入力ポート。

Claims (6)

1. ライトデータバスと、リードデータバスと、ライトデータバスを通じて入力された外部からの試験用データを保持するレジスタとを有する半導体装置において、
   ライトデータバスを通じて入力された外部からの期待値データとリードデータバスを通じて入力されたレジスタからの試験用データとを比較し、比較結果に基づいて信号を外部に送出する比較回路を備えたことを特徴とする半導体装置。
2. 前記比較回路は、ライトデータバスを通じて入力された外部からの試験用データを期待値データとして保持する保持手段を有し、レジスタから読み出された試験用データがリードデータバスを通じて入力されたとき保持手段に保持された期待値データと比較することを特徴とする請求項１記載の半導体装置。
3. 前記比較回路からの信号を保持し、外部からの所定のリード信号が入力されたときは保持した信号を外部に送出する保持手段を有することを特徴とする請求項１記載の半導体装置。
4. ライトデータバスと、リードデータバスと、ライトデータバスを通じて入力された外部からの試験用データをそれぞれ保持する複数のレジスタとを有する半導体装置において、
   ライトデータバスを通じて入力された外部からの期待値データとリードデータバスを通じて入力されたレジスタからの試験用データとをレジスタ毎に比較し、それぞれの比較結果に基づいて信号を送出する比較回路と、
   比較回路からの信号を保持し、その信号が所定信号のときはその後に入力される入力信号を阻止し、所定のリード信号が入力されたときは保持した信号を外部に送出する保持手段と
   を備えたことを特徴とする半導体装置。
5. 前記保持手段は、所定のリセット信号が入力されたとき前記所定信号をリセットすることを特徴とする請求項４記載の半導体装置。
6. 前記保持手段は、複数のレジスタに対応して保持領域を有し、比較回路からの信号をそれぞれの保持領域に書き込んで保持し、所定のリード信号が入力されたときは保持した各信号を順に読み出して外部に送出することを特徴とする請求項４記載の半導体装置。

Images