JP2004103039A - ３ｄ像のテクスチャ処理及び陰影付け方法 - Google Patents

３ｄ像のテクスチャ処理及び陰影付け方法 Download PDF

Info

Publication number
JP2004103039A
JP2004103039A JP2003389383A JP2003389383A JP2004103039A JP 2004103039 A JP2004103039 A JP 2004103039A JP 2003389383 A JP2003389383 A JP 2003389383A JP 2003389383 A JP2003389383 A JP 2003389383A JP 2004103039 A JP2004103039 A JP 2004103039A
Authority
JP
Japan
Prior art keywords
texture
pixel
image data
data
screen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003389383A
Other languages
English (en)
Inventor
Simon James Fenney
シモン　ジェームズ　フェニー
Mark Edward Dunn
マーク　エドワード　ダン
Ian James Overliese
イアン　ジェームズ　オーヴァーリーズ
Peter David Leaback
ピーター　ディヴィッド　リーバック
Hossein Yassaie
ホッセイン　ヤーセイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Imagination Technologies Ltd
Original Assignee
Imagination Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Imagination Technologies Ltd filed Critical Imagination Technologies Ltd
Publication of JP2004103039A publication Critical patent/JP2004103039A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/00—3D [Three Dimensional] image rendering
    • G06T15/04—Texture mapping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Graphics (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Image Generation (AREA)
  • Processing Or Creating Images (AREA)
  • Image Processing (AREA)

Abstract

【課題】　スクリーンに表示するように三次元像をテクスチャ処理及び陰影付けする方法を提供する。
【解決手段】　三次元像は、スクリーンの各画素領域（ピクセル）の位置と、そのピクセルに関連した像データとを含むデータを最初に受け取ることによりスクリーン上に表示するようにテクスチャ処理される。テクスチャ像データは、像データと、そのテクスチャ像データがピクセル上にマップされる適切な位置とに基づいてメモリ手段から検索される。同じ関連像データを共有するピクセルの数が決定され、そして１つのピクセル増分に対応するピクセル上のテクスチャデータのマッピングの増分変化も決定される。同じ像データを隣接ピクセルとして共有する各ピクセルの場合は、その隣接ピクセルについて既に導出されているテクスチャ像データが、テクスチャ像データの増分変化と結合されて、そのピクセルのためのテクスチャ像データが導出される。
【選択図】　図４

Description

　本発明は、スクリーンに表示するために３Ｄ像をテクスチャ処理及び陰影付けする方法に係る。
　テクスチャ処理されそして陰影付けされたリアルタイムの３Ｄ像を発生するために商業用システムによって最も一般的に使用される方法は、Ｚバッファシステムを使用するものである。これは、ソフトウェア又はハードウェアのいずれかで実施するための最も簡単な可視表面アルゴリズムの１つであり、シリコングラフィックス、イベンツ＆サザーランド、及びヒューレットパッカードのような会社で使用されている。
　これは、カラー値が記憶されるフレームバッファを入手できるだけでなく、各ピクセルごとにｚ値が記憶される同じ入力数のＺバッファも入力できることが必要である。多角形、通常は三角形が、任意の順序でフレームバッファにレンダリングされる。走査−変換の間に、多角形の点がバッファに既にある点よりも視聴者から離れない場合に、新たな点のテクスチャ処理及び陰影付けされたカラーが評価されて、ｚ値が古い値に置き換えられる。予めの分類は不要であり、オブジェクト−オブジェクトの比較も不要である。
　「テクスチャマッピング」という用語は、ピクセルの２Ｄアレーをピクセルの別の２Ｄアレーに変換するプロセスを指す。この変換は全く任意であるが、ここでは、遠近マッピングを考える。遠近マッピングは、実際には、ピクセルの２Ｄアレーを取り上げ、それらを回転して３Ｄに変換し、そしてそれらを表示のためのｚ−ｎ平面に投射する。
　テクスチャマッピングは、コンピュータグラフィックにおいて、実物の表面細部の模擬を試みるのに使用される。遠近マッピングを用いると、画（例えば、木の表面）を３Ｄ物体（例えば、テーブル）上に配置することができる。その結果として、テーブルは見掛けが木のようになる。
　遠近マッピングの式は、次の通りである。
　ｕ＝（ａｘ＋ｂｙ＋ｃ）／（ｐｘ＋ｑｙ＋ｒ）
　ｖ＝（ｄｘ＋ｅｙ＋ｆ）／（ｐｘ＋ｑｙ＋ｒ）
　ｕ及びｖは、テクスチャスペースにおける２Ｄ座標であり、
　ｘ及びｙは、スクリーンスペースにおける２Ｄ座標であり、そして
　ａ、ｂ、ｃ、ｄ、ｅ及びｆは、マッピングプロセスに使用される係数である。
　サンプリング率の半分より上の周波数をもつ信号をサンプリングすると、エイリアシングを引き起こす。テクスチャマッピングは、エイリアシングを引き起こし易い再サンプリングプロセスである。エイリアシングを生じないテクスチャマッピングされた像を形成するために、テクスチャスペースの像をマッピングのサンプリング率の半分までローパスフィルタしなければならない。この状態に対する複雑さは、スクリーンスペース内の位置に基づいてサンプリング率が変化することである。
　像を正しくフィルタするために、大量の処理を必要とする。数学的に簡単な演算で正しいフィルタ動作を近似する方法は多数ある。最も簡単な方法は、ＭＩＰマッピングであり、ＭＩＰは、ＭＵＬＴＩＭ　ＩＭＰＡＲＶＯの省略形である。
　ＭＩＰマッピングは、メモリに記憶されたテクスチャマップをフィルタしそして半分の解像度に減少する前処理段階である。これは、得られる像のサイズが１ピクセルになるまで繰り返される（これは、テクスチャが方形で、２の累乗であると仮定する）。図１は、煉瓦のテクスチャの例を１２８ｘ１２８の解像度及びそれに関連した低いＭＩＰマップレベルで示している。
　ＭＩＰマップは、像のピラミッドとして考えることができる。ＭＩＰマップは３つの変数ｕ、ｖ及びＤを介してアクセスされる。変数ｕ及びｖは、アンチエリアシングする必要のあるテクスチャスペースにおけるピクセルの座標である。変数Ｄは、フィルタされたそのピクセルがいかに必要とされるか、即ちピラミッドがいかに高いかの尺度である。値Ｄ＝１は、全解像度の像が使用されることを意味する。値Ｄ＝２は、半分の解像度の像が使用されることを意味し、等々となる。Ｄの値が２の累乗でないときには、２つの最も近いＭＩＰマップレベルを混合したものが、良く知られたように線型補間を用いて計算される。
　理想的に、Ｄは、テクスチャスペースへと変換されるときにスクリーンピクセルがカバーする面積の平方根である。不都合なことに、これは、ピクセルごとのベースで計算するには非常に経費がかかる。
　Ｐ．Ｓ．ヘクバート氏（Ｃｏｍｍ　ＡＣＭ　１８（６）、１９７５年６月）はＤに対し次の近似式を用いることを示唆している。
　Ｄ2 ＝ＭＡＸ（ｄｕ2 ／ｄｘ）＋（ｄｖ2 ／ｄｙ）、
　　　　　　　　　　　　　　（ｄｕ2 ／ｄｙ）＋（ｄｖ2 ／ｄｙ）
　この方法は、理想的なものよりは遙に簡単であるが、依然として平方根を必要とすると共に、ピクセル当たり２つの付加的なマッピングを必要とする。
　陰影付け（シェーディング）は、コンピュータグラフィックに使用される用語で、特定のスクリーン位置における面のカラーを評価するプロセスの一部分を指す。面が陰影付けされる場合には、その面と光源がいかに相互作用するかをモデリングするのに、面の位置、向き及び特徴が使用される。
　コンピュータで形成される像の現実感は、この照明モデルの質によって大きく左右される。不都合なことに、精度のよい照明モデルは、リアルタイムのレンダリングシステムに使用するのに高価であり過ぎる。それ故、照明計算において近似を用いて妥協を図る必要がある。
　最も一般的な近似の形態は、材料の艶消し成分から反射される光を模擬する拡散又はランバートシェーディングである。これは、図２に示されており、次の式で表される。
　　　　　　　　　　　ＬＳ（ｃｏｓθ）　　（ｃｏｓθ）≧０の場合
　Ｉ（Ｌ、Ｓ、θ）＝
　　　　　　　　　　　０　　　　　　　　　（ｃｏｓθ）＜０の場合
　図２は、目又はカメラから発生され（特定のシーンピクセルを通過する）そして表面の所与の点Ｐに当たる光線を示している。又、Ｐにおいて表面に垂直な直角のベクトル及び光源からＰへの光線も示されている。
　上記式によれば、Ｐにおける拡散照明の輝度（又はカラー）Ｉは、光の輝度Ｌと、表面の拡散反射率Ｓと、光線と法線との角度θのコサインとの積である。
　この計算は、表面全体に対して一定と仮定する（フラットシェーディングとして知られている）か、又は曲面を模擬するように多角形の小面にわたって種々の仕方で補間することができる。例えば、ゴーラウドシェーディング（ＣｏｍｍＡＣＭ　１８（６０）、第３１１−１７ページ、１９７１年）は、多角形の小面にわたる拡散カラーの線型補間である。
　別の補間方法は、上記式において表面の法線を線型補間することである。この方法は、ブイ・スオング・フォンにより提案されている（Ｃｏｍｍ　ＡＣＭ　１８（６）、１９７５年６月）。不都合なことに、この計算は、比較的経費がかかる。又、ビショップ及びウエイマによって効果的な近似が提案されており（コンピュータグラフィックス、２０（４）、第１０３−６ページ、１９７５年）、これは、二次元のテイラー級数近似を使用している。これらの近似は、差の方程式を用いて効果的に評価することができる。僅かな前計算オーバーヘッドはさておき、ｃｏｓθは、ピクセル当たり２つの加算のみを犠牲にして近似することができる。
　模擬される次に最も一般的な照明特徴は、光沢のある又は鏡のようなハイライトである。これらは、シーンにおける光の反射である。鏡のようなハイライトは表面に反射の見掛けを与え、像の現実感を相当に改善する。これらも、ブイ・スオング・フォンにより述べられた方法によって最も一般的に近似され、これは、図３に示され、次の式で表される。
　　　　　　　　　　　　　ＬＳ（ｃｏｓθ）n 　（ｃｏｓθ）≧０の場合
　Ｉ（Ｌ、Ｓ、θ、ｎ）＝
　　　　　　　　　　　　　０　　　　　　　　　（ｃｏｓθ）＜０の場合
　図３は、目又はカメラから発生されて、特定のピクセルを通過し、所与の点Ｐにおいて表面に当たる光線を示している。この光線は、次いで、通常のミラー角度を用いて図示された方向に反射される。表面は完全に滑らかではないから、反射光線は、ある程度分散すると仮定され、これは表面の粗面さによって左右される。更に、図３は、明るい光線として見える光源からの光線も示している。反射方向が光線に近いほど、ハイライトは明るく見える。
　上記式は、ハイライトＩの輝度を、光の輝度Ｌと、表面の反射率Ｓと、反射方向と光の間の角度θと、表面の滑らかさｎとの関数として示している。この関数は、反射方向が光線方向に近いほど（即ち、θが小さいほど）、ハイライトの輝度が最大に接近し、他の領域において減少することを意味する。ｎの値が大きいほど、減少は速くなり、ハイライトは小さくなり、ひいては、表面の見掛けは滑らかになる。最も効果的であるためには、この計算を累乗関数と称する必要がある。ｎの典型的な値は、１から１０００の範囲である。
　又、ビショップ及びウエイマ氏は、二次元テイラー級数近似（拡散シェーディング参照）を使用すると共に、累乗関数を計算するためにルックアップテーブルを使用した上記式の計算部分の提案している。
　ＤＲＡＭは、ダイナミックランダムアクセスメモリの頭文字である。「ページモード」ＤＲＡＭの構造は、バンク、ページ及び位置に分割することができる。位置とは、アトミックアドレスメモリ素子である。多数の隣接する位置がページを作り上げ、そして多数のページがバンクを作り上げる。
　装置が位置の内容を要求したときには、その位置を含むページがオープンされそしてデータがフェッチされる。次に要求されたページが同じページ内に入る場合には、データをフェッチするまでページを再オープンする必要はない。ページをオープンするのに要する時間は著しいものであるから、ページ内のランダムな位置を要求することは、ページ外のランダムな位置を要求するよりも相当に速いものとなる。「ページブレーク」という用語は、オープンしていないページ内の位置の内容をフェッチすることを指す。
　多数のバンクを有するメモリ構成においては、一度に２つ以上のページをオープン状態に保持することができる。オープンしたページは異なるバンクになければならないという制約がある。
　ＳＲＡＭは、スタティックランダムアクセスメモリの頭文字である。ＳＲＡＭの構造は、ＤＲＡＭより簡単である。装置内のいかなる位置も単一のクロックサイクル内でフェッチすることができる。この簡単化の欠点は、シリコン上のメモリ素子の密度がＤＲＡＭよりも相当に低いことである。その結果、ＤＲＡＭよりも相当に高価なものになる。
　霧の雰囲気効果は、発生される３Ｄシーンに、ある次元の現実性を付加する。霧のように見えるシーンは単に有用ではなく、全ての屋外シーンは霧を必要とする。屋外シーンにおいて、遠くにある物体は、あまり刺激的な色をしていない。この効果は霧と同じであり、物体は距離と共に「灰色化」する。
　霧の密度が変化しないと仮定すれば、光は、１ｍ当たりある割合で減衰する。例えば、光が１ｍ当たり１％で減衰する場合には、１ｍで光は０．９９になる。２ｍでは、元の光の０．９９＊０．９９＝０．９９2 ＝０．９８となる。「ｎ」ｍでは、光は元の０．９９n となる。
　Ｚバッファシステムに関連したテクスチャ処理及び陰影付けに伴う問題は、各シーンピクセルがそのカラーを何回も評価されることである。これは、表面がランダムに処理され、目に最も近い面が、シーンの処理中に何回も変化するからである。
　本発明の１つの特徴を用いた据え置きテクスチャ処理及び陰影付けアーキテクチャは、各スクリーンピクセルごとに単一のカラーを処理するだけで計算浪費を排除する。シーン内の各面には、独特の「タグ」が関連される。ピクセルを処理するために、隠れた面の除去が行われ、そのピクセルに最も近い面のタグが計算される。このタグの値を用いて、そのピクセルを正しくテクスチャ処理及び陰影付けする命令がフェッチされる。
　ここに述べる実施形態は、据え置きテクスチャ処理及び陰影付けを必要とするシステムに特に適した非常に効率的で且つ最適なアーキテクチャを提供する。ここに述べるような複雑なシステムの場合には、複雑さ（ハードウェアサイズ／シリコン面積）と機能性との間の最良のバランスを入念に達成するよう確保することが非常に重要である。これは、主たるブロック間の相互作用と、各ブロックに使用される低レベル方法の細部とを含む全システムアーキテクチャーを選択時に入念に設計しなければならないことを意味する。特に重要なものは、次の通りである。
　１．障害を確実に最小にするデータ編成及びメモリアーキテクチャ；
　２．種々の機能ブロック、メモリキャッシュ要求及びそれらの相互作用に関するリソースの区分化；
　３．数値の精度についての複雑さレベル、及び各ブロックに必要とされる機能を実施するのに用いる方法に使用される近似の程度；
　４．ハードウェア／シリコン予算内での充分な融通性レベルのサポート。
　ここに述べる実施形態は、上記の事柄についてバランスをとるために入念なアルゴリズム及びシュミレーション分析を使用する。
　ＭＩＰマッピングを実行するシステムの率決定段階の１つは、メモリからテクスチャピクセルをフェッチすることである。帯域巾を広く保つために、ある設計では、高速ＳＲＡＭを使用する。これは、所望の性能を与えることができるが、このような解決策のコストは、甚だしいものとなる。
　本発明の好ましい実施形態において提案されたアーキテクチャーは、ＭＩＰ−ＭＡＰデータをページモードＤＲＡＭに記憶する。最高のデータスループットを得るために、ページブレークの数を最小に減少しなければならない。ＭＩＰマップを記憶する最も簡単な方法は、Ｄレベルを隣接配置し、そしてマップ内でピクセルが走査順序で記憶されるようにすることである。ＭＩＰマップへのアクセスの性質により、この記憶方法は、ほぼアクセスごとにページをブレークする。メモリ構造は、ページブレークの数を最適なものにする。
　上記のテクスチャ処理方程式の係数は、潜在的に境界のないものである。分かり易い境界が実施されても、必要とされる値は広い範囲に及ぶ。純粋な固定小数点演算を用いて方程式を解く場合は、高精度の乗算器及び除算器が必要となる。このようなハードウェアは、大型で低速であり、従って、システムの価格及び性能に影響を及ぼす。本発明の別の特徴による混合浮動及び固定小数点方法は、２つの利点を有する。第１に、乗算器及び除算器のサイズを縮小することができ、そして第２に、全浮動小数点演算を実施する複雑さが回避される。
　テクスチャマッピング方程式は、ピクセル当たり１つの除算を必要とする。殆どのハードウェア除算アーキテクチャーは、次々に近似する方法を使用し、これは、所望の精度に対し繰り返しを必要とする。この繰り返しは、時間的に行わねばならない（多数のクロックサイクル）か、又はスペース的に行わねばならない（シリコン領域）。次々の近似を伴わずに所望の精度の逆数を評価するための本発明の更に別の特徴による新規な方法及びアーキテクチャーを以下に述べる。
　変数「Ｄ」は、テクスチャ処理されたピクセルをいかにフィルタすることが必要かの尺度である。「Ｄ」に対するヘクバート氏の近似は、計算的にかなり経費がかかり、平方根を必要とすると共に、及びピクセル当たり２つの付加的なマッピングを必要とする。「Ｄ」を計算する更に簡単な新規な方法について以下に説明する。
　テクスチャ処理及び陰影付けプロセスに使用されるパラメータをフェッチする場合には、ピクセルを処理できる率に影響が及ぶ。パラメータが必要とされる順序は、完全にランダムではなく、基準の位置を利用することができる。ここに述べるアーキテクチャーはパラメータキャッシュを含み、これは、全設計の性能を著しく改善する。
　鏡のようなハイライトのサイズの輝度を制御するために、累乗関数が一般的に使用される。これは、実施に経費がかかり、大きなＲＯＭルックアップテーブルによる近似又は正確な累乗関数の明確な実施の２つが考えられる。ハイライトの方程式は近似に過ぎないので、この関数は、完全に正確な累乗関数である必要はない。
　ｃｏｓθを計算又は近似する方法が存在すると仮定すれば、累乗関数は単に次の計算となる。
　ｘn 、但し、０≦ｘ≦１
　又、ｎの粒度について微細な制御を行う必要はなく、若干の整数値で充分である。次の式に注目されたい。
　（１−ｙ）2n ∝（１−２ｙ）2n-1
ｙが小さいときには、次の近似を使用し、ｘが上記範囲内のときに、ｘを累乗ｎまで上昇させる。
　ｘn ≒（１−ｍａｘ（１、（１−ｘ）、２k ））2
但し、ｋは、（ｌｏｇ2 ｎ）−１の整数部分である。値ｋは、表面特性の一部分として値ｎに効果的に置き代わる。
　２つの減算の計算は、比較的安価である。ある値に２進表示で２k を乗算することは、単にｋ個の場所だけ左にシフトすることであり、最大値の計算も平凡な演算である。平方演算は、値それ自身の乗算である。
　この方法は、ハードウェア及びファームウェアの両方の実施形態に適用可能である。
　シーンを霧の状態にするときに減衰係数を計算するには、霧の濃度を、物体と観察者との間の距離の累乗まで上昇させる必要がある。この関数を近似する効率的な方法は、以下に説明する。
　本発明の種々の特徴は、特許請求の範囲に規定する。以下、添付図面を参照して本発明の好ましい実施形態を詳細に説明する。
　図４は、システムを通る主なデータの流れを示す図である。システムへの入力は、本出願人の英国特許出願第９４１４８３４．３号に開示されたシステムで発生できる形式の「ｘ、ｙ」座標、タグ（Ｔａｇ）及びある任意の「ピクセル特定データ」である。入力ピクセルデータは、「走査順序」又は「タイル順序」で受け取られる。走査及びタイル順序は、図５及び６に示されている。
　「タイル順序」でデータを受け取る利点は、「走査順序」の場合よりも、像のローカルピクセルが互いに接近して送信されることである。基準の位置は、パラメータキャッシュの性能を改善する。
　上記したＴａｇは、シーンにおける各々の潜在的に見える面に関連した独特の識別子である。
　「ピクセル特性データ」は、システムの外部で評価されたピクセルの属性である。これらの属性は、ピクセルカラーの評価に使用される。例えば、「三次元像の陰影付け(Shading Three-Demensional Image) 」と題する特許出願（出願第９４１４８３４．３号）に開示されたシステムでは、各ピクセルに、影が投じられるかどうか記述するデータが関連される。この情報は、ピクセルカラーを評価するときに加味することができる。
　ピクセルＴａｇは、パラメータメモリ２へのインデックスとして使用される。これは、各ピクセルにおいて見える面を定めるパラメータを記憶する。インデックスされた位置に記憶されるデータは、ピクセルカラーの評価に使用される（例えば、テクスチャマッピング方程式の係数）。
　Ｔａｇが２つ以上のピクセル位置に現れるときには、そのＴａｇに関連したデータが２回以上必要となる。というのは、目に見える同じ面を表示するのに多数のピクセルが使用されるからである。それ故、パラメータキャッシュ４をデータ経路に挿入することによりフェッチパラメータの性能を改善することができる。シュミレーションにおいては、２方セット連想キャッシュが最良の複雑さ／性能比を与えている。
　テクスチャメモリ６は、ＭＩＰマップデータを含むＤＲＡＭの多数のバンクで構成される。入力ピクセルの「ｕ、ｖ」座標が評価されると、それに関連したテクセル（Ｔｅｘｅｌ）（テクスチャメモリの画素領域）がテクスチャメモリからフェッチされる。
　テクスチャマッピング方程式は、２つの段即ち前計算段及び繰り返し段に分割される。前計算ユニット８では、パラメータがフェッチされ、次いで、「ａｘ＋ｂｙ＋ｃ」、「ｄｘ＋ｅｙ＋ｆ」及び「ｐｘ＋ｑｙ＋ｒ」が評価される。又、このユニットは、いかに多くの隣接ピクセルが同じＴａｇ値を共有するかをカウントする。このカウントは、上記の値と共に、テクスチャ繰り返しユニット１０へ転送される。
　テクスチャ繰り返しユニット１０は、前計算ユニット８から値を取り上げて、２つの除算を実行し、「ｕ、ｖ」評価を完了する。前計算からのカウント値が０より大きい場合には、現在ピクセルと次のピクセルとの間の差（即ち、「ａ」、「ｄ」及び「ｐ」）が、前計算された値（「ａｘ＋ｂｙ＋ｃ」、「ｄｘ＋ｅｙ＋ｆ」及び「ｐｘ＋ｑｙ＋ｒ」）に加算され、そして２つの除算が繰り返される。この段階は、「カウント」で指定された回数だけ繰り返される。
　テクスチャ繰り返しユニットからのカラーが計算されると、それが陰影付けユニット１２へ通される。ピクセルＴａｇにより指示されたパラメータは、単なるテクスチャ処理係数ではなく、それらは、陰影付けユニットにより最終ピクセルカラーを評価するのに使用する情報も含んでいる。
　行われる陰影付け計算の最も簡単な形態は、一次及び二次関数陰影付けのような「ｘ、ｙ」スクリーン位置の関数である。
　一次陰影付けは、次の式を計算する。
　Ｉ（ｘ、ｙ）＝Ｔ2 ｘ＋Ｔ1 ｙ＋Ｔ0
但し、Ｉは輝度（又はカラー）であり、ｘ及びｙはスクリーンピクセル座標であり、Ｔ2 、Ｔ1 、Ｔ0 は定数である。これは、テクスチャ処理と同様に前計算部分及び繰り返し部分に分割することができる。
　出力は、範囲０．．．１内に存在するように制約される。
　二次陰影付けは、関数の良好な近似を与えるが、実施のコストを高める。これは、次の式の関数によって実施される。
　Ｉ（ｘ、ｙ）＝Ｔ5 ｘ2 ＋Ｔ4 ｘｙ＋Ｔ3 ｙ2 ＋Ｔ2 ｘ＋Ｔ1 ｙ＋Ｔ0
但し、Ｉは輝度（又はカラー）であり、ｘ及びｙはスクリーンピクセル座標であり、そしてＴ5 、Ｔ4 、Ｔ3 、Ｔ2 、Ｔ1 、Ｔ0 は定数である。これは、テクスチャ処理と同様に前計算部分及び繰り返し部分に分割することができる。
　出力は、範囲０．．．１内に存在するように制約される。
　二次関数は、前記の累乗関数を用いて、ある累乗まで高めることができる。
　ピクセルは、テクスチャ処理され、陰影付けされた後に、フレーム記憶装置へ出力される。次いで、フレーム記憶装置からピクセルがフェッチされて表示装置へ送られる。
　本発明の好ましい実施形態である非常に最適化されたアーキテクチャが図１１に示されている。
　システムへの入力データ２０は、ピクセルデータではなくタグをその出力として記憶する隠れた面の除去及び深さの分類装置から導出される。このようなシステムは、英国特許出願第９４１４８３４．３号に開示されている。入力データは、シーンの各面に対して独特の表面タグと、システムへ入力されるピクセルの現在ブロックのスタートアドレスであるブロックｘ、ｙアドレスと、現在入力されているピクセルの深さである深さ（Ｚ）値と、現在ピクセルが１つ以上の陰影ライトの影にあるかどうかを指示する陰影フラグとを備えている。
　所与のブロックに対する表面タグは、＜表面タグ：スパン長さ（パラメータが同じに保たれるところのピクセルの数）＞としてコード化されてタグバッファ２２に記憶されるラン長さである。他の入力パラメータは、ピクセルごとのベースで入力ブロックバッファ２４に記憶される。
　スパンは、パラメータキャッシュ２６に対して比較される。ブロックはタイル状のフォーマットで入力され、従って、所与のシーンの垂直及び水平のコヒレンスがキャッシュにより利用できるのが望ましい。キャッシュの連想性の程度は、個々のシステムコスト／性能の兼ね合いについて残されている問題である。キャッシュがヒットする場合に、それに対応する表面パラメータリストは、前計算ユニット８へ直接通される。キャッシュがミスする場合には、パラメータリストがシステムメモリからフェッチされ、記憶されそして前計算ユニットへ送られる。キャッシュは、高いヒット率で設計されているので、システムメモリバスの帯域巾におけるその後のミスのペナルティは小さく、個別のパラメータメモリの必要性は否定される。
　前計算ユニットは、ブロックスタートアドレス（ここからスピンスタートアドレスが導出される）を現在パラメータリストと共に取り上げ、パラメータリストに指定されたようにテクスチャ／陰影付け繰り返し装置２８、３０のいずれか又は全てに対する初期値を計算する。このようにする際に、上記の走査線テクスチャアドレス及び陰影付け輝度アルゴリズムを実施する。これは、典型的に、マイクロシーケンサによって制御される乗算アキュムレータのアレーより成る。
　前計算バッファ３２は、キャッシュミスのペナルティ及び前計算オーバーヘッドをテクスチャ及び陰影付け繰り返しプロセスにオーバーラップさせ、これにより、システムスループットを増加できるようにする。
　テクスチャ繰り返し装置は、以下に述べるように、ｕ、ｖ及びＭＩＰマップの「Ｄ」計算において双曲線補間を実行する。テクスチャ繰り返し装置の出力は、テクスチャメモリ６のアドレスの対より成り、２つの適切なＭＩＰマップからのテクスチャ値がフェッチされてピクセル処理ユニット３４へ送られる。
　陰影付け繰り返し装置２８、３０の数は、陰影付け機能に必要とされる並列の程度によって左右される。例えば、２つのユニットは、滑らかに陰影付けされた面に対し全体的な照明輝度と影の光輝度とを同時に評価することができる。或いは又、これらユニットは、フォングの陰影付けされた面の拡散成分及び鏡状成分を並列に計算するのに使用できる。繰り返し装置は、以下のアルゴリズムを実施する。陰影付けパイプラインの出力は、１組の輝度値を含み、これらは、ピクセル処理ユニットへ送られる。
　霧付与ユニット３６は、入力ブロックバッファから記憶された深さ値を取り上げ、そして以下に述べるように、霧付与の擬似指数関数を解く。これらの値は、ピクセル処理ユニットへ送られ、そこで、計算されたピクセルカラーと霧カラーとの間を補間するのに使用される。
　ピクセル処理ユニット３２は、各スクリーンピクセルの最終的なＲ、Ｇ、Ｂカラー評価を行う。基本カラー又はテクスチャカラーが入力され、そして陰影ビットにより指示された陰影付け繰り返し装置からの全ての当該光源輝度値の条件和で乗算される。ハイライトのオフセットも加算される。次いで、ピクセルは霧が付与され、ブロック累積バッファ３８へ転送される。
　ここに述べるアーキテクチャは、多数の進歩した特徴をサポートすることができる。これは、英国特許出願第９４１４８４３．３号に開示されたような互換性のある隠れた面の除去及び深さ分類システムを必要とすることに注意されたい。
　１）半透明の面：半透明のオブジェクトは、マルチパス技術を用いてレンダリングすることができる。先ず第１に、ブロックの不透明な面が処理され、そして上記のように累積バッファへ転送される。次いで、半透明の面が同様に処理されるが、全ての半透明の面は、それらのパラメータリスト又はテクスチャデータの一部分として「アルファ」成分を有し、これを用いて、現在ピクセルと、累積バッファに記憶された対応するバックグランドピクセルとの間で混合が行われる。全ての半透明ピクセルが処理されたときに、累積バッファの内容がフレームバッファから流出される。
　２）アンチエリアシング：これは、マルチパス技術を用いて達成することができる。この方法においては、各ブロックがＸ及びＹのサブピクセル増分で何回も通される。それにより得られるピクセルカラーは、ブロック累積バッファに累積される。パスが完了すると、ピクセルがパスの回数によって分割され、フレームバッファへ送られる。
　３）動きのぼけ：これは、時間的にぼけさせるべきオブジェクトを過剰サンプリングし、次いで、上記のようにブロック累積バッファを用いてサンプルを平均化することにより達成される。
　４）ソフト陰影：この効果は、マルチパス技術を用いて模擬することができ、陰影光源がパス間でジッタ状にされ、次いで、上記２）で述べたブロック累積バッファを用いてサンプルが平均化される。
　５）サーチライト効果：これは、シーンの領域に光束を投射するトーチビーム又はヘッドライトの効果である。これは、陰影ボリューム及び光ボリュームの両方を表すことができるように陰影ビットを適当にセットすることにより実施できる。ソフトなエッジは、上記のように模擬することができる。
　テクスチャマップを走査順序で記憶する問題及びそれにより生じるページブレークの問題は、上記で述べた。これについて、以下に、より詳細に説明する。
　所与のシーンピクセルをテクスチャ処理するときには、必要なテクスチャピクセル又はテクセル、或いはＭＩＰマッピングの場合には、スクリーンピクセルへとマップされる多数のテクセルを得るために、テクスチャマップをアクセスしなければならない。
　メモリにおける正しいテクセルをアクセスするために、次の式の関数を計算して、テクセルの位置を見つけなければならない。
　Ｔｅｘｅｌ　ａｄｄｒｅｓｓ＝Ｔｅｘｔｕｒｅ　ｂａｓｅ　ａｄｄｒｅｓｓ
　　　　　　　　　　　　　　　＋Ｏｆｆｓｅｔ　Ｆｕｎｃ（ｕ、ｖ）
Ｔｅｘｔｕｒｅ　ｂａｓｅ　ａｄｄｒｅｓｓは、テクスチャメモリにおけるＭＩＰ　ｍａｐレベルの所与のテクスチャのスタート位置であり、そしてｕ、ｖは、計算された整数テクスチャ座標である。Ｏｆｆｓｅｔ　Ｆｕｎｃは、ｕ、ｖ座標をテクスチャマップのオフセットに対してマップする。
　テクスチャが走査線順序で記憶される場合には、オフセット関数が次のようになる。
　Ｏｆｆｓｅｔ　Ｆｕｎｃ（ｕ、ｖ）＝ｕ＋ｓｉｚｅ＊ｖ
但し、ｓｉｚｅは、ｕ次元のテクスチャマップである。テクスチャマップの次元は２の累乗であるから、上記乗算は、２進表示での単なる左シフト動作であり、そして加算は、ビットの単なる連鎖である。それにより１２８ｘ１２８テクスチャマップに対して得られる関数が図７に走査順序で示されている。（ｖx は、ｖのｘ番目のビットを指し、最下位ビットは０で番号付けされていることに注意されたい。）
　これに伴う問題は、ｖインデックスが何らかの量だけ変化するや否や、それによりオフセットが急激に変化することである。これらの急激な変化は、非常に多数のページブレークを生じ、これは、テクスチャ処理性能に悪影響を及ぼす。一般に、テクスチャ座標は徐々に変化する。しかしながら、これらはｕ及び／又はｖ方向に同等に変化する傾向がある。
　テクスチャマップを構成する更に効率的な方法は、ｕ及びｖインデックスビットをインターリーブすることである。最下位ビットにｖ0 を有する１つのこのような方法が、最適な関数のもとで図７に示されている。（Ｕでスタートすることもできる。）
　この構成は、多数の隣接ピクセル（ｕ及びｖの両方向に隣接する）をテクスチャメモリにおいて比較的接近して保持し、それ故、ページブレークを減少する。図８は、テクスチャマップの左上の角を示している。各ピクセルの番号は、ピクセルが記憶されるオフセットを示している。
　この構造は、フラクタルとして最も良好に説明される。このパターンは、それ自身で同様に回転された「Ｚ」であり、即ちジグザグがピクセルレベルでスタートし、ピクセルのグループが更に大きくなるのと共に続けられる。
　ＭＩＰマッピングの要求に伴い更に別の問題が生じる。ＭＩＰマッピングのプロセスは、通常、各スクリーンピクセルの計算のたびにＭＩＰマップの２つの隣接レベルをアクセスする必要がある。ＭＩＰマップレベルが隣接して記憶される場合には、２つのレベルからのピクセルフェッチが、１つのＤＲＡＭページ内に留まるにはあまりに離れ過ぎ、従って、各ピクセルアクセスにおいてページブレークが生じる。
　このオーバーヘッドを回避するには、ＤＲＡＭバンクを使用する必要がある。多数のバンクを有するメモリ構成では、一度に２つ以上のページをオープン状態に保持することができる。オープンしたページは異なるバンクになければならないという制約がある。それ故、連続するＭＩＰマップレベルが個別のバンクに記憶される場合には、各ピクセルフェッチのたびにページブレークが生じない。
　以下の説明においては、次のようなネーミング規定を使用する。ＭＩＰマップレベルは０から番号付けされ、０は１ｘ１解像度マップを指し、１は２ｘ２マップを指し、等々となる。図９は、全ての奇数番号のＭＩＰマップレベルを１つのバンクにおける隣接ブロックとして示し、そして全ての偶数レベルを別のバンクにおける隣接ブロックとして示している。
　この構成は、更なるＭＩＰマップテクスチャをメモリに追加するときに問題を生じさせる。バンクＹにおけるメモリ要求は、バンクＸのほぼ４倍である。バンクが同じサイズであるときには、バンクＹは、バンクＸよりかなり前にいっぱいになる。この問題は、奇数ＭＩＰマップレベルが記憶されるバンクをトグルすることにより回避できる。不都合なことに、この構成は、奇数及び偶数のデータブロックに対して個別のベースアドレスを必要とする。
　更に優れた解決策は、図１０に示すように、ＭＩＰマップの対をインターリーブすることである。テクスチャＡは、バンクＸのベースアドレスに最低解像度のマップ（１ｘ１）を有する。次のマップ（２ｘ２）は、バンクＹの連続アドレスにある。テクスチャＢは、バンクＹのベースアドレスに１ｘ１マップを有し、そしてバンクＸの連続アドレスに２ｘ２マップを有する。
　上記のテクスチャマッピング方程式は、テクスチャ処理される各スクリーンピクセルごとに、６つの乗算と、６つの加算と、２つの除算とを必要とする。必要な計算を減少するために、差の式が使用される。
　入力ピクセル流は、走査順序で送られるので、同じテクスチャ処理関数を共有するピクセルの水平方向スパンがある。Ｘ次元における数１の差の式は、そのスパン内の必要な計算を減少する。
Figure 2004103039
　スパンのスタートは、完全な計算を必要とするが、その後のピクセルは、３つの加算と、２つの除算しか必要としない。
　テクスチャマッピング計算に対するアーキテクチャーは、２つのユニット即ち前計算ユニット及び繰り返しユニットに分割される。前計算ユニットは、ａｘ＋ｂｙ＋ｃ、ｄｘ＋ｅｙ＋ｆ及びｐｘ＋ｑｙ＋ｒを評価する。繰り返しユニットは、「ａ」、「ｄ」及び「ｐ」の除算及び加算を実行する。
　テクスチャの異なる領域における演算精度の目に見える効果を詳細に検査した後に、混合浮動及び固定小数点方法が最も適当であると判断された。
　係数「ｐ」、「ｑ」及び「ｒ」は整数であり、従って、「ｐｘ＋ｑｙ＋ｒ」の評価は、整数乗算及び整数加算しか必要としない。
　係数「ａ」、「ｂ」、「ｃ」、「ｄ」、「ｅ」及び「ｆ」は、単一のべき指数２を共有し、これは、他のテクスチャ処理係数と共に記憶される。「ａｘ＋ｂｙ＋ｃ」及び「ｄｘ＋ｅｙ＋ｆ」の評価は、「ｐｘ＋ｑｙ＋ｒ」の評価と同じであるが、べき指数係数も除算ユニットへ送られる。
　除算は、浮動小数点で行われる。評価される項「ａｘ＋ｂｙ＋ｃ」、「ｄｘ＋ｅｙ＋ｆ」及び「ｐｘ＋ｑｙ＋ｒ」は、仮数及びべき指数２を伴う浮動小数点数へと換算される。除算の結果は、アドレス発生に用いるための整数へと換算される。
　現在の設計は、１６ビットの係数と、１４ビットの逆数の仮数とを使用する。
　２つの除算は、単一の逆数化及び２つの乗算によって行われる。逆数化ユニットへの入力は、０．５ないし０．９９９９の固定小数点数であり、出力は、２ないし１の範囲である。
　この関数を解く最も適した方法は、圧縮ルックアップテーブルによるものである。関数は、１４ビットまでの精度であることが必要とされる。これは、０．５が０ｘ２０００（１６進）として表され、０．９９９９が０ｘ３ｆｆｆであることを意味する。データを完全に非圧縮状態で記憶するためには、各々１４ビットの８１９２の位置が必要である（１４ＫＢ）。逆数の最上位ビットは、常に１であるから除去することができる。これは、記憶量を各々１３ビットの８１９２の位置（１３ＫＢ）まで減少する。
　データを圧縮する方法は、逆数の差を記憶することである。オペランドが０．７０７より大きい場合には、逆数は１又は０だけ変化する。それ故、これらの差は、１ビットの記憶しか必要としない。０．７０７より小さければ、逆数は、２又は１だけ変化し、これも１ビットで記憶できる。この圧縮方法は、必要なメモリを１．３７５ＫＢまで減少する。以下のテーブルは、幾つかの逆数とそれらの差を示す。
　オペランド　　　逆数　　　　　　差
　0x3FFF　　　　　0x2000　　　　　-
0x3FFE　　　　　0x2001　　　　　1
0x3FFD　　　　　0x2001　　　　　0
0x3FFC　　　　　0x2002　　　　　1
0x3FFB　　　　　0x2002　　　　　0
0x3FFA　　　　　0x2003　　　　　1
0x3FF9　　　　　0x2003　　　　　0
0x3FF8　　　　　0x2004　　　　　1
0x3FF7　　　　　0x2004　　　　　0
　データを圧縮解除するために、差の加算が行われる。例えば、０ｘ３ＦＦＢの逆数を計算するために、０ｘ３ＦＦＦないし０ｘ３ＦＦＢに対する差のビットが加算され、次いで、０ｘ２０００（１＋０＋１＋０＋０ｘ２０００≒０ｘ２００２）に加算される。オペランドが０．７０７より下がったときは、差が２又は１となる。これらの差は、単一ビットとして記憶されるが、差を加算するときには２及び１として解釈される。
　この圧縮／圧縮解除方法は、非常に多数の加算を必要とするので、少数のクロックサイクルで行うことは不可能である。若干効率の悪い圧縮方法は、加算の数を大巾に減少することができる。３２ごとの逆数値が、介在する３１の数字の差と共にいっぱいに記憶される。以下のテーブルは、このデータの最初の幾つかのエントリーを示す。
　オペランド　　　逆数　　　　　　介在する差
　0x3FFF　　　　　0x2000　　　　　1010101010101010101010101010101
0x3FDF　　　　　0x2010　　　　　1010101010101010101010101010101
　0x3FFF 0x2020 1010101010101010101010101010101
　例えば、０ｘ３ＦＤＡの逆数を見つけるために、オペランドは、先ず、それに関連した全逆数をもつ最も近い数（０ｘ３ＦＤＦ）に丸められる。これらの値の差は、加算されるべき差の数（０ｘ２０１０＋１＋０＋１＋０＋１＝０ｘ２０１３）である。
　ここに提案する方法は、一連の基本値及びオフセットを記憶する。ｎビットの到来するオペランドは、次のように２つの部分において２つの個別の番号として考えられる。
　ａ．番号Ｋと称する最上位ビット、及び
　ｂ．番号Ｌと称する最下位ビット。
　基本値は、ＫをＲＯＭアドレスとして用いてＲＯＭから読み取られ、そしてオフセットは、同じアドレスにおいて別のＲＯＭ（「デルタＲＯＭ」と称する）から読み取られる。
　次いで、この方法は、デルタＲＯＭからのデータの最初のＬビットに生じる１の数をカウントし、これは、この基本値からのオフセットを与え、逆数に到達するためにはこのオフセットを基本値に加えなければならない。オフセット値が上記ケース１に対応する場合には、次のようになる。
　（ｉ）オフセット＝（デルタＲＯＭの最初のＬビットにおける１の数の和）。
　上記のケース２に対応する場合には、次のようになる。
　（ii）オフセット＝（デルタＲＯＭの最初のＬビットにおける１の数の和＋Ｌ）。この第２のケースは、１又は２を表すデルタＲＯＭからの値を効果的に補正するが、それらは、２進で「０」又は「１」として表される。
　ハードウェアの構成が図１３に示されている。ｐｘ＋ｑｙ＋ｒの値（「ｐｑｒ積」として示された）は、１．０ないし２．０の値に正規化される（４０）。仮数は、上記のように、２つの部分、即ち最上位部分及び最下位部分において考えられる。最上位部分は、ＲＯＭ４２、４４をアクセスするアドレスとして使用される。
　最下位部分は、マスク４６を発生するのに使用され、これは、デルタＲＯＭ４４からの値と論理的にアンドされる（４８）。これは、デルタＲＯＭから最初のＬビットを分離し、それらをカウントできるようにする（５０）。ユニットから出て来るカウントされた１の数は、５２Ｌをこれに加算することにより計算される。次いで、√２の元の数を比較する比較器によって正しいオフセットが選択され、式（ｉ）又は（ii）から適切な結果が選択される。
　このオフセット値は、次いで、「メインＲＯＭ」からの基本値に加えられ（５６）、「ｐｑｒ積」の逆数が与えられる。
　この図は、ａｘ＋ｂｙ＋ｃ（「ａｂｃ積」）によって与えられる逆数を乗算し（５８）そして正規化解除する（６０）ことにより、次の数２の式をいかに行うかを示している。
Figure 2004103039
　Ｖは、ｄｘ＋ｅｙ＋ｆ（「ｄｅｆ積」）を用いて同様に計算される。
　「Ｄ」を計算する計算経費を回避するために、精度は低いが効率の良い方法は次の数３である。
Figure 2004103039
 「ｐｚ＋ｑｙ＋ｒ」はテクスチャマッピング方程式の下半分である。「ｎ」は、レンダリングの前に評価されて他のテクスチャ処理パラメータと共に記憶される定数である。「ｎ」を計算する方法は多数あり、例えば、次の数４がある。
Figure 2004103039
 「ａ」、「ｂ」、「ｃ」、「ｄ」、「ｅ」、「ｆ」、「ｐ」、「ｑ」及び「ｒ」は、テクスチャマッピング係数である。
　上記の数４は、ピクセル座標（０、０）においてヘクベルトの近似を使用して「Ｄ」を評価し、次いで、数３の式をその値に等しくする。これは理想的なものではない。というのは、「Ｄ」の最良の近似は、テクスチャ処理面が見えるところでなければならないからである。それ故、良好な方法は、数３の式を、見える面のピクセル座標においてヘックバートの近似に等しくすることである。
　図１１に示した累乗関数近似のハードウェア実施について説明する。これは、固定小数点表示で表された０≦Ｘ≦２の範囲の値Ｘと、小さな正の係数Ｋを入力として受け取り、そして固定小数点の結果を再び０≦Ｘ≦２の範囲で出力する。
　ビットＸの数（即ち、図の点Ａにおける関数への入力）は、ハイライトの所要濃度によって左右されるが、通常は、典型的に、約１６ビットである。この説明においては、これがｍである。
　ｋのビット数は、通常、３又は４であり、これも、ハイライトの所要濃度によって左右される。これは、ｎと称する。
　結果のビット数は、所要の精度に基づいている。ｐビットの出力精度が必要とされると仮定する。
　図１１のプロセスは、次の通りである。
　ステップ
　１．固定小数点ｘが、最初に、１の固定小数点定数値から減算される。出力のビット数は、入力と同じに保たれ、即ちｍビットである。
　２．次いで、値は、ｋ位置だけ左へシフトされる。点Ｂの巾は、ｍ＋（２π−１）ビットであって、０．．．２πの範囲の固定小数点数を表している。
　３．次いで、値は、最大関数により１にクランプされる。これは、上位の２πビットを検査し、いずれかがセットされている場合には、その値を１以上にしなければならない。この例では、出力を固定点１．０にセットすることができる。上位の２πビットがどれもセットされていない場合には、出力値は入力と同じである。必要とされる結果の質に基づいて、点Ｃにおいて最大関数から出力されるビットの数は、ｐ又はｐ＋１ビットに限定される。選択されるビットは、下位ｍの上位ｐ又はｐ＋１ビットである。即ち、値の出力は、依然として、０≦ｘ≦１の範囲の固定小数点数であるが、精度はｐ又はｐ＋１に過ぎない。
　４．必要とされる結果の質に基づいて、点Ｃにおいて最大関数から出力されるビットの数は、ｐ又はｐ＋１ビットに限定される。選択されるビットは、下位ｍの上位ｐ又はｐ＋１ビットである。即ち、値の出力は、依然として、０≦ｘ≦１の範囲の固定小数点数であるが、精度はｐ又はｐ＋１に過ぎない。
　５．次いで、値は、固定小数点フォーマットにおいて１から減算される。精度のビット数は、依然として、ｐ又はｐ＋１に保たれる。
　６．次いで、値は、それ自身を乗算することにより平方される。オペランドのサイズ、即ちｐ又はｐ＋１ビットに基づいて、これは、ｐ2 又は（ｐ＋１）2 ビットをもつ値を与える。いずれにせよ、上位のｐビットが取り出され、０≦結果≦１の範囲の固定小数点の値を与える結果として出力される。
　陰影付けハードウェアユニットは、標準的な差動技術である前計算及び繰り返しユニットに対してはテクスチャ処理ユニットと相違しない。フラット、一次関数、二次関数の２つの陰影付けモードについて以下に説明する。
　以下の説明上、陰影付け関数をｘ及びｙのピクセル位置について説明する。これらは、絶対的なスクリーンピクセル位置であるが、陰影付けされる面の中心に対する位置にするのが更に効果的である。このようにすると、以下に述べる種々のＴn パラメータを表すのに必要な精度が相当に低減される。
　フラットな陰影付けの場合には、前計算も繰り返しも行う必要がなく、定数値が直接使用されるか、又はテクスチャ処理パイプラインの結果により乗算されるかのいずれかである。
　一次関数陰影付けは、次の式の前計算を必要とする。
　Ｉ（ｘ、ｙ）＝Ｔ2 ｘ＋Ｔ1 ｙ＋Ｔ0
　従って、繰り返し部分は、Ｔ2 を繰り返し加算するだけでよい。というのは、次の通りだからである。
　Ｉ（ｘ＋１、ｙ）＝Ｔ2 （ｘ＋１）＋Ｔ1 ｙ＋Ｔ0
　　　　　　　　　＝Ｉ（ｘ、ｙ）＋Ｔ2
　二次関数陰影付けも、差の方程式を用いて行われる。二次関数陰影付けの式は次の通りである。
　Ｉ（ｘ、ｙ）＝Ｔ5 ｘ2 ＋Ｔ4 ｘｙ＋Ｔ3 ｙ2 ＋Ｔ2 ｘ＋Ｔ1 ｙ＋Ｔ0
従って、ピクセル（ｘ、ｙ）とピクセル（ｘ＋１、ｙ）との間のＩの差は、次の式で与えられる。
　ΔＩ（ｘ、ｙ）＝Ｉ（ｘ＋１、ｙ）−（ｘ、ｙ）
　　　　　　　　＝Ｔ2 （ｘ＋１）2 −Ｔ2 ｘ2 ＋Ｔ4 （ｘ＋１）ｙ−Ｔ4 ｘｙ
　　　　　　　　　＋Ｔ2 （ｘ＋１）−Ｔ2 ｘ
　　　　　　　　＝Ｔ2 （２ｘ＋１）＋Ｔ4 ｙ＋Ｔ2
それ故、ピクセルｘｙにおける差の間の差は、次の通りである。
　ΔΔＩ（ｘ、ｙ）＝ΔＩ（ｘ＋１、ｙ）−ΔＩ（ｘ、ｙ）
　　　　　　　　　＝Ｔ5 （２（ｘ＋１）＋１）＋Ｔ4 ｙ＋Ｔ2
　　　　　　　　　　　　　　　　−Ｔ5 （２ｘ＋１）−Ｔ4 ｙ−Ｔ2
　　　　　　　　　＝Ｔ5 （２ｘ＋３）−Ｔ5 （２ｘ＋１）
　　　　　　　　　＝２Ｔ5
従って、前処理ユニットは、Ｉで始まる初期値と、初期デルタ値を計算することが必要である。即ち、
　Ｉ（ｘ、ｙ）＝Ｔ5 ｘ2 ＋Ｔ4 ｘｙ＋Ｔ3 ｙ2 ＋Ｔ2 ｘ＋Ｔ1 ｙ＋Ｔ0
　ΔＩ（ｘ、ｙ）＝Ｔ5 （２ｘ＋１）＋Ｔ4 ｙ＋Ｔ2
繰り返しを行うために、デルタ値を加算することにより次のＩ値が得られ、デルタの差において加算することにより新たなデルタが発生される。即ち、
　Ｉ（ｘ＋１、ｙ）＝Ｉ（ｘ、ｙ）＋ΔＩ（ｘ、ｙ）
　ΔＩ（ｘ＋１、ｙ）＝ΔＩ（ｘ、ｙ）＋ΔΔＩ（ｘ、ｙ）
　　　　　　　　　　＝ΔＩ（ｘ、ｙ）＋２Ｔ5
ピクセルごとに２回の加算を行うだけでよい。出力値は固定小数点であり、範囲０．．．１にクランプされる。ハイライトを計算する場合には、この値を上記のように累乗関数に入れることができる。
　上記したように、霧付与の減衰係数は、次の式によって計算される。
　Ａ＝ｄn
但し、Ａは減衰係数であり、ｄは霧の濃度であり、そしてｎはレンダリングされるオブジェクトと観察者との間の距離である。この式は、次のように書き直すことができる。
　Ａ＝２n.log2(d)
これは、乗算及び２-x関数に対する演算を簡単化する。この関数をルックアップテーブルで具現化する場合には、必要とされる精度に対して甚だしく大規模なものとなり、従って、情報の圧縮方法が提案される。
　関数２-xは、便利なことに、２の累乗ごとに「自己類似」である。０と１との間の２-xは，１と２との間の２-x＊２と同じであり、且つ２と３との間の２-x＊４と同じである。それ故、この関数は、２の分数累乗のルックアップテーブルと出力に対する演算シフト回路とによって具現化することができる。提案された関数への入力の一例を以下に示す。
　ビット０　１　２　３　４　５　６　７　８　９　１０　１１　１２　１３　１４
　１５　１６　１７　１８　１９　２０　２１　２２　２３　２４　２５・・・・
　ビット０−６は、累乗テーブルへのインデックスである。
　ビット７−９は、ルックアップの答えをシフトダウンするのに使用される。
　１０より上のビットがセットされた場合には、結果が０である。
　上記特許出願「三次元像の陰影付け」（出願第９４１４８３４．３号）に開示されたアーキテクチャーは、レンダリングされるオブジェクトと観察者との間の距離の逆数に比例する数字を与えることができる。霧付与関数は、２log2(d)/n に変更しなければならない。不都合なことに、この関数を容易に評価する関数はない。この関数に対する受け入れられる近似は、Ａ＝１−２n.log2(d) である。
ＭＩＰマップデータの種々の解像度を示す図である。 拡散陰影付けの図である。 鏡状ハイライトの図である。 陰影付けに使用されるシステムアーキテクチャーのブロック図である。 メモリアドレスの従来の走査と、アドレスビットをインターリーブした走査とを比較するための図である。 メモリアドレスの従来の走査と、アドレスビットをインターリーブした走査とを比較するための図である。 ビットが実際にいかにインターリーブされるかを示す図である。 物理的なメモリ位置がインターリーブされたアドレスビットでアドレスされる順序を詳細に示す図である。 ２つのメモリバンク内の１組のＭＩＰマップデータの記憶を示す図である。 ２つのメモリバンク内の２組のＭＩＰマップデータの記憶を示す図である。 累乗霧付与関数を具現化するブロック図である。 図４の詳細な実施を示す図である。 除算演算を実行する改良された回路のブロック図である。
符号の説明
　４　パラメータキャッシュ
　６　テクスチャメモリ
　８　前計算ユニット
　１０　テクスチャ繰り返しユニット
　１２　陰影付けユニット
　２０　入力データ
　２２　タグバッファ
　２６　パラメータキャッシュ
　２８、３０　テクスチャ／陰影付け繰り返し装置
　３２　前計算バッファ
　３４　ピクセル処理ユニット
　３６　霧付与ユニット
　３８　ブロック累積バッファ

Claims (4)

  1. 　スクリーンに表示するために三次元像をテクスチャ処理する方法において、スクリーンに対する各画素領域（ピクセル）の位置と、各ピクセルについてそのピクセルにおいて見える面に対応する関連像データとを含むデータを受け取り、同じ関連像データを共有するピクセルの数を決定し、１スクリーンピクセル増加に対応する上記テクスチャデータのスクリーンピクセルへのマッピングにおける増分変化を決定し、上記関連像データに基づいてメモリ手段から選択された検索テクスチャ像データについて、上記テクスチャ像データの適切な部分を上記関連像データに基づいて上記ピクセルにマッピングし、そして隣接ピクセルと同じ像データを共有する各スクリーンピクセルに対し、その隣接ピクセルに対して既に導出されたテクスチャ像データを、テクスチャ像データの上記増分変化と結合して、そのスクリーンピクセルに対するテクスチャ像データを導出するという段階を備えたことを特徴とする方法。
  2. 　像をテクスチャ処理するのに使用するＭＩＰマップデータをｕ及びｖオフセットアドレスビットを用いてダイナミックランダムアクセスメモリ（ＤＲＡＭ）に記憶し、テクスチャＭＩＰマップのｕ及びｖアドレスビットをインターリーブし、これにより、物理的に隣接するＭＩＰマップピクセルが同じＤＲＡＭページに入る最大の確率を有するようにする請求項１に記載の三次元像をテクスチャ処理する方法。
  3. 　第１のＭＩＰマップデータの連続する解像度レベルを２つのＤＲＡＭバンクに交互に記憶し、第１のＤＲＡＭバンクのメモリページは、所与のテクスチャに対するＭＩＰマップデータの解像度の全ての偶数レベルを含み、そして第２のＤＲＡＭバンクのメモリページは、そのテクスチャに対するＭＩＰマップデータの解像度の全ての奇数レベルを含むようにする請求項２に記載の方法。
  4. 　第１のＤＲＡＭバンクのメモリページにおける第１のテクスチャに対する第１のＭＩＰマップデータの解像度の偶数レベルは、第２のテクスチャに対する第２のＭＩＰマップデータの解像度の奇数レベルとインターリーブされ、そして第２のＤＲＡＭバンクにおける第１のテクスチャに対する第１のＭＩＰマップデータの奇数レベルは、第２のテクスチャに対する第２のＭＩＰマップデータの偶数レベルとインターリーブされる請求項３に記載の方法。
JP2003389383A 1995-01-31 2003-11-19 ３ｄ像のテクスチャ処理及び陰影付け方法 Pending JP2004103039A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GBGB9501832.1A GB9501832D0 (en) 1995-01-31 1995-01-31 Texturing and shading of 3-d images

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP01419296A Division JP3510950B2 (ja) 1995-01-31 1996-01-30 ３ｄ像のテクスチャ処理及び陰影付け方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007140603A Division JP2007213621A (ja) 1995-01-31 2007-05-28 ３ｄ像のテクスチャ処理及び陰影付け方法

Publications (1)

Publication Number Publication Date
JP2004103039A true JP2004103039A (ja) 2004-04-02

Family

ID=10768838

Family Applications (4)

Application Number Title Priority Date Filing Date
JP01419296A Expired - Lifetime JP3510950B2 (ja) 1995-01-31 1996-01-30 ３ｄ像のテクスチャ処理及び陰影付け方法
JP2003389383A Pending JP2004103039A (ja) 1995-01-31 2003-11-19 ３ｄ像のテクスチャ処理及び陰影付け方法
JP2007140603A Pending JP2007213621A (ja) 1995-01-31 2007-05-28 ３ｄ像のテクスチャ処理及び陰影付け方法
JP2008012767A Expired - Lifetime JP4249796B2 (ja) 1995-01-31 2008-01-23 ３ｄ像のテクスチャ処理及び陰影付け方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP01419296A Expired - Lifetime JP3510950B2 (ja) 1995-01-31 1996-01-30 ３ｄ像のテクスチャ処理及び陰影付け方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2007140603A Pending JP2007213621A (ja) 1995-01-31 2007-05-28 ３ｄ像のテクスチャ処理及び陰影付け方法
JP2008012767A Expired - Lifetime JP4249796B2 (ja) 1995-01-31 2008-01-23 ３ｄ像のテクスチャ処理及び陰影付け方法

Country Status (6)

Country Link
US (2) US6330000B1 (ja)
EP (1) EP0725366B1 (ja)
JP (4) JP3510950B2 (ja)
DE (1) DE69610341T2 (ja)
ES (1) ES2153077T3 (ja)
GB (2) GB9501832D0 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018114328A (ja) * 2018-03-30 2018-07-26 株式会社ユニバーサルエンターテインメント 遊技機

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5724561A (en) * 1995-11-03 1998-03-03 3Dfx Interactive, Incorporated System and method for efficiently determining a fog blend value in processing graphical images
US6650327B1 (en) 1998-06-16 2003-11-18 Silicon Graphics, Inc. Display system having floating point rasterization and floating point framebuffering
JP2000115558A (ja) * 1998-10-08 2000-04-21 Mitsubishi Electric Corp 色特性記述装置および色管理装置および画像変換装置ならびに色補正方法
GB2343600B (en) * 1998-11-06 2003-03-12 Videologic Ltd Depth sorting for use in 3-dimensional computer shading and texturing systems
JP3687945B2 (ja) * 1998-12-11 2005-08-24 ソニー株式会社 画像処理装置およびその方法
US6417861B1 (en) * 1999-02-17 2002-07-09 Sun Microsystems, Inc. Graphics system with programmable sample positions
US6674922B1 (en) * 1999-03-26 2004-01-06 Canon Kabushiki Kaisha Image processing method, image processing apparatus, and storage medium
US7098925B1 (en) * 2000-03-10 2006-08-29 Intel Corporation Shading of images using texture
US20020012472A1 (en) * 2000-03-31 2002-01-31 Waterfall Andrew E. Method for visualization of time sequences of 3D optical fluorescence microscopy images
US6766281B1 (en) * 2000-05-12 2004-07-20 S3 Graphics Co., Ltd. Matched texture filter design for rendering multi-rate data samples
IL136430A0 (en) * 2000-05-29 2001-06-14 Zviaguina Natalia Ray tracing method and system for determining visible parts of surfaces of three-dimensional objects and their parameters of shading accounting for light and shadow volumes
JP3527196B2 (ja) * 2000-11-16 2004-05-17 株式会社ソニー・コンピュータエンタテインメント テクスチャ描画方法、エンタテインメント装置および記録媒体
US7046243B1 (en) * 2000-11-21 2006-05-16 Microsoft Corporation Rendering volumetric fog and other gaseous phenomena
US6940504B1 (en) 2000-11-21 2005-09-06 Microsoft Corporation Rendering volumetric fog and other gaseous phenomena using an alpha channel
CA2329104C (en) * 2000-12-20 2005-05-24 Sicon Video Corporation Method and apparatus for calculating a reciprocal
GB2372188B (en) 2001-02-08 2005-07-13 Imagination Tech Ltd Volume clipping in computer 3-D Graphics
US20030107572A1 (en) * 2001-07-02 2003-06-12 Smith Joshua Edward Method and apparatus for reducing the polygon count of a textured, three dimensional model of an object
US7007058B1 (en) * 2001-07-06 2006-02-28 Mercury Computer Systems, Inc. Methods and apparatus for binary division using look-up table
US20030081849A1 (en) * 2001-07-16 2003-05-01 Smith Joshua Edward Method and system for creating seamless textured three dimensional models of objects
US6753875B2 (en) * 2001-08-03 2004-06-22 Hewlett-Packard Development Company, L.P. System and method for rendering a texture map utilizing an illumination modulation value
US6781594B2 (en) * 2001-08-21 2004-08-24 Sony Computer Entertainment America Inc. Method for computing the intensity of specularly reflected light
US7046245B2 (en) * 2001-10-10 2006-05-16 Sony Computer Entertainment America Inc. System and method for environment mapping
GB0128888D0 (en) 2001-12-03 2002-01-23 Imagination Tech Ltd Method and apparatus for compressing data and decompressing compressed data
GB2383248B (en) * 2001-12-14 2005-12-07 Imagination Tech Ltd 3-dimensional computer graphics system
US6847372B2 (en) * 2002-03-11 2005-01-25 Sun Microsystems, Inc. Magnified texture-mapped pixel performance in a single-pixel pipeline
DE10246122B4 (de) * 2002-10-01 2006-04-20 Audi Ag Verfahren und Vorrichtung zur Darstellung eines computermodellierten Gegenstands
US20040169656A1 (en) 2002-11-15 2004-09-02 David Piponi Daniele Paolo Method for motion simulation of an articulated figure using animation input
US7859530B2 (en) * 2003-04-30 2010-12-28 Pixar Subsurface rendering methods and apparatus
US7864176B2 (en) * 2003-04-30 2011-01-04 Pixar Translucent object rendering methods and apparatus
US7443394B2 (en) * 2003-04-30 2008-10-28 Pixar Method and apparatus for rendering of complex translucent objects using multiple volumetric grids
US7019744B2 (en) * 2003-04-30 2006-03-28 Pixar Method and apparatus for rendering of translucent objects using volumetric grids
US8133115B2 (en) 2003-10-22 2012-03-13 Sony Computer Entertainment America Llc System and method for recording and displaying a graphical path in a video game
JP4547906B2 (ja) * 2003-12-19 2010-09-22 ソニー株式会社 描画装置および描画方法、プログラム、並びに記録媒体
US8743142B1 (en) 2004-05-14 2014-06-03 Nvidia Corporation Unified data fetch graphics processing system and method
US8416242B1 (en) 2004-05-14 2013-04-09 Nvidia Corporation Method and system for interpolating level-of-detail in graphics processors
US7079156B1 (en) * 2004-05-14 2006-07-18 Nvidia Corporation Method and system for implementing multiple high precision and low precision interpolators for a graphics pipeline
US8687010B1 (en) * 2004-05-14 2014-04-01 Nvidia Corporation Arbitrary size texture palettes for use in graphics systems
US8736628B1 (en) 2004-05-14 2014-05-27 Nvidia Corporation Single thread graphics processing system and method
US8711155B2 (en) * 2004-05-14 2014-04-29 Nvidia Corporation Early kill removal graphics processing system and method
US8860722B2 (en) * 2004-05-14 2014-10-14 Nvidia Corporation Early Z scoreboard tracking system and method
US8736620B2 (en) * 2004-05-14 2014-05-27 Nvidia Corporation Kill bit graphics processing system and method
US8432394B1 (en) 2004-05-14 2013-04-30 Nvidia Corporation Method and system for implementing clamped z value interpolation in a raster stage of a graphics pipeline
US20060007234A1 (en) * 2004-05-14 2006-01-12 Hutchins Edward A Coincident graphics pixel scoreboard tracking system and method
US8411105B1 (en) 2004-05-14 2013-04-02 Nvidia Corporation Method and system for computing pixel parameters
GB0411880D0 (en) * 2004-05-27 2004-06-30 Imagination Tech Ltd Method and apparatus for efficient evaluation of "table-based" mathematical functions
US20060071933A1 (en) 2004-10-06 2006-04-06 Sony Computer Entertainment Inc. Application binary interface for multi-pass shaders
KR20060116916A (ko) * 2005-05-11 2006-11-16 삼성전자주식회사 텍스쳐 캐쉬 및 이를 구비한 3차원 그래픽 시스템, 그리고그것의 제어 방법
US7636126B2 (en) 2005-06-22 2009-12-22 Sony Computer Entertainment Inc. Delay matching in audio/video systems
KR100648293B1 (ko) * 2005-08-09 2006-11-23 삼성전자주식회사 그래픽 시스템 및 그것의 그래픽 처리 방법
US7880746B2 (en) 2006-05-04 2011-02-01 Sony Computer Entertainment Inc. Bandwidth management through lighting control of a user environment via a display device
US7965859B2 (en) 2006-05-04 2011-06-21 Sony Computer Entertainment Inc. Lighting control of a user environment via a display device
US8537168B1 (en) 2006-11-02 2013-09-17 Nvidia Corporation Method and system for deferred coverage mask generation in a raster stage
US8207980B2 (en) * 2007-05-01 2012-06-26 Vivante Corporation Coordinate computations for non-power of 2 texture maps
US8441497B1 (en) 2007-08-07 2013-05-14 Nvidia Corporation Interpolation of vertex attributes in a graphics processor
DE102008023269A1 (de) 2008-05-13 2009-11-19 Rheinmetall Waffe Munition Gmbh Optisches System bzw. Verfahren zur verbesserten Zielerkennung
GB2470611B (en) * 2009-06-25 2011-06-29 Tv One Ltd Apparatus and method for processing data
US10786736B2 (en) 2010-05-11 2020-09-29 Sony Interactive Entertainment LLC Placement of user information in a game space
US9342817B2 (en) 2011-07-07 2016-05-17 Sony Interactive Entertainment LLC Auto-creating groups for sharing photos
US9213639B2 (en) * 2012-09-25 2015-12-15 Teradata Us, Inc. Division of numerical values based on summations and memory mapping in computing systems
KR102066659B1 (ko) 2013-08-13 2020-01-15 삼성전자 주식회사 그래픽 프로세싱 유닛, 이를 포함하는 그래픽 프로세싱 시스템 및 이의 동작 방법
US10535114B2 (en) * 2015-08-18 2020-01-14 Nvidia Corporation Controlling multi-pass rendering sequences in a cache tiling architecture
KR102651126B1 (ko) * 2016-11-28 2024-03-26 삼성전자주식회사 그래픽 프로세싱 장치 및 그래픽스 파이프라인에서 텍스처를 처리하는 방법
GB2560336B (en) 2017-03-07 2020-05-06 Imagination Tech Ltd Address generators for verifying integrated circuit hardware designs for cache memory
US10503473B1 (en) * 2018-05-30 2019-12-10 Apple Inc. Floating-point division alternative techniques
WO2020115520A1 (en) * 2018-12-02 2020-06-11 Playsight Interactive Ltd. Ball tracking in sport events
US11823318B2 (en) * 2021-06-04 2023-11-21 Nvidia Corporation Techniques for interleaving textures

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4615013A (en) * 1983-08-02 1986-09-30 The Singer Company Method and apparatus for texture generation
ATE63175T1 (de) 1986-08-11 1991-05-15 Siemens Ag Verfahren zur schnellen division langer operanden in datenverarbeitungsanlagen und schaltungsanordnung zur durchfuehrung des verfahrens.
US4823301A (en) * 1987-10-22 1989-04-18 Tektronix, Inc. Method and circuit for computing reciprocals
GB2240017A (en) 1990-01-15 1991-07-17 Philips Electronic Associated New, interpolated texture values are fed back to texture memories
GB2240016A (en) 1990-01-15 1991-07-17 Philips Electronic Associated Texture memories store data at alternating levels of resolution
GB2240015A (en) 1990-01-15 1991-07-17 Philips Electronic Associated Texture memory addressing
US5222205A (en) * 1990-03-16 1993-06-22 Hewlett-Packard Company Method for generating addresses to textured graphics primitives stored in rip maps
GB2245460B (en) * 1990-06-18 1994-04-06 Link Miles Ltd Apparatus for generating a visual display
GB2270243B (en) * 1992-08-26 1996-02-28 Namco Ltd Image synthesizing system
US5341321A (en) * 1993-05-05 1994-08-23 Hewlett-Packard Company Floating point arithmetic unit using modified Newton-Raphson technique for division and square root
US5490240A (en) 1993-07-09 1996-02-06 Silicon Graphics, Inc. System and method of generating interactive computer graphic images incorporating three dimensional textures
US5550960A (en) 1993-08-02 1996-08-27 Sun Microsystems, Inc. Method and apparatus for performing dynamic texture mapping for complex surfaces
CA2144914A1 (en) 1994-04-01 1995-10-02 Raymond L. Fitzgerald Computer graphics texture paging system with fragmentary mip map selection
US5745118A (en) 1995-06-06 1998-04-28 Hewlett-Packard Company 3D bypass for download of textures
US6016151A (en) 1997-09-12 2000-01-18 Neomagic Corp. 3D triangle rendering by texture hardware and color software using simultaneous triangle-walking and interpolation for parallel operation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018114328A (ja) * 2018-03-30 2018-07-26 株式会社ユニバーサルエンターテインメント 遊技機

Also Published As

Publication number Publication date
ES2153077T3 (es) 2001-02-16
DE69610341D1 (de) 2000-10-26
GB9601965D0 (en) 1996-04-03
JP3510950B2 (ja) 2004-03-29
EP0725366A3 (en) 1996-11-06
JPH08255264A (ja) 1996-10-01
GB2297886B (en) 2000-02-02
US6330000B1 (en) 2001-12-11
GB2297886A (en) 1996-08-14
JP2007213621A (ja) 2007-08-23
EP0725366A2 (en) 1996-08-07
EP0725366B1 (en) 2000-09-20
US6313846B1 (en) 2001-11-06
DE69610341T2 (de) 2001-04-05
JP2008112468A (ja) 2008-05-15
GB9501832D0 (en) 1995-03-22
JP4249796B2 (ja) 2009-04-08

Similar Documents

Publication Publication Date Title
JP4249796B2 (ja) ３ｄ像のテクスチャ処理及び陰影付け方法
US5856829A (en) Inverse Z-buffer and video display system having list-based control mechanism for time-deferred instructing of 3D rendering engine that also responds to supervisory immediate commands
US5870097A (en) Method and system for improving shadowing in a graphics rendering system
US7348977B2 (en) Subsurface scattering approximation methods and apparatus
Engel et al. High-quality pre-integrated volume rendering using hardware-accelerated pixel shading
Kontkanen et al. Ambient occlusion fields
US7233332B2 (en) Method and apparatus for rendering shadows
Szirmay-Kalos et al. Approximate ray-tracing on the gpu with distance impostors
US7167181B2 (en) Deferred shading graphics pipeline processor having advanced features
US5977977A (en) Method and system for multi-pass rendering
CA2337530C (en) Apparatus and method for real-time volume processing and universal 3d rendering
Heidrich High Quality Shading and Lighting for Hardware Accelerated Rendering
EP2057605A2 (en) System and methods for real-time rendering of deformable geometry with global illumination
US10600232B2 (en) Creating a ray differential by accessing a G-buffer
Batagelo et al. Real-time shadow generation using bsp trees and stencil buffers
Nowrouzezahrai et al. Fast global illumination on dynamic height fields
US7385604B1 (en) Fragment scattering
Génevaux et al. Interactive refraction on complex static geometry using spherical harmonics
US5900882A (en) Determining texture coordinates in computer graphics
US6677947B2 (en) Incremental frustum-cache acceleration of line integrals for volume rendering
Jansson Ambient Occlusion for Dynamic Objects and Procedural Environments
GB2338096A (en) Arithmetic division method
KR0164160B1 (ko) 그래픽 처리장치
CN117671125A (zh) 光照渲染方法、装置、设备及存储介质
Koyamada Fast ray-casting for irregular volumes

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060320

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060620

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060703

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061127

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070227

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070305

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070723