KR102066659B1 - 그래픽 프로세싱 유닛, 이를 포함하는 그래픽 프로세싱 시스템 및 이의 동작 방법 - Google Patents

그래픽 프로세싱 유닛, 이를 포함하는 그래픽 프로세싱 시스템 및 이의 동작 방법 Download PDF

Info

Publication number
KR102066659B1
KR102066659B1 KR1020130096117A KR20130096117A KR102066659B1 KR 102066659 B1 KR102066659 B1 KR 102066659B1 KR 1020130096117 A KR1020130096117 A KR 1020130096117A KR 20130096117 A KR20130096117 A KR 20130096117A KR 102066659 B1 KR102066659 B1 KR 102066659B1
Authority
KR
South Korea
Prior art keywords
display list
texture patch
index
location
texture
Prior art date
Application number
KR1020130096117A
Other languages
English (en)
Other versions
KR20150019358A (ko
Inventor
박용하
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020130096117A priority Critical patent/KR102066659B1/ko
Priority to US14/456,467 priority patent/US9576396B2/en
Publication of KR20150019358A publication Critical patent/KR20150019358A/ko
Application granted granted Critical
Publication of KR102066659B1 publication Critical patent/KR102066659B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T17/00—Three dimensional [3D] modelling, e.g. data description of 3D objects
    • G06T17/20—Finite element generation, e.g. wire-frame surface description, tesselation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/00—3D [Three Dimensional] image rendering
    • G06T15/005—General purpose rendering architectures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Abstract

본 발명의 실시예에 따른 그래픽 프로세싱 유닛의 동작 방법은 복수의 새로운 프리미티브들(primitives) 각각의 위치 정보 인덱스, 속성 정보 인덱스 및 텍스쳐 패치 디스크립터 인덱스를 포함하는 제1 디스플레이 리스트를 생성하는 단계, 상기 제1 디스플레이 리스트를 상기 텍스쳐 패치 디스크립터 인덱스를 기준으로 재정렬하여 제2 디스플레이 리스트를 생성하는 단계 및 상기 제2 디스플레이 리스트를 기초로 상기 복수의 새로운 프리미티브들에 대한 렌더링(rendering)을 수행하는 단계를 포함한다.

Description

그래픽 프로세싱 유닛, 이를 포함하는 그래픽 프로세싱 시스템 및 이의 동작 방법{A GRAPHIC PROCESSING UNIT, A GRAPHIC PROCESSING SYSTEM INCLUDING THE SAME, AND A METHOD OF OPERATING THE SAME}
본 발명의 개념에 따른 실시예는 그래픽 프로세싱 유닛, 이를 포함하는 그래픽 프로세싱 시스템 및 이의 동작 방법에 관한 것으로, 보다 상세하게는 대역폭과 전력 소모 낭비를 줄일 수 있는 그래픽 프로세싱 유닛, 이를 포함하는 그래픽 프로세싱 시스템 및 이의 동작 방법에 관한 것이다.
GPU(graphic processing unit)는 디스플레이에 디스플레이될 대상(object)의 이미지를 렌더링(rendoring)한다. 최근에, 상기 GPU는 상기 대상의 이미지를 렌더링하는 과정 중에 상기 대상의 이미지를 보다 세밀하게 표현하기 위해 테셀레이션 동작(tessellation operation)을 수행한다.
상기 GPU는 상기 테셀레이션 동작을 통해 상기 대상의 이미지를 위한 복수의프리미티브들(primitives)을 생성하고, 상기 복수의 프리미티브들에 상응하는 데이터를 외부 메모리에 저장한다.
상기 GPU는 상기 테셀레이션 동작 이후의 동작을 수행하기 위해 상기 복수의 프리미티브들에 상응하는 많은 양의 데이터를 읽고 써야하므로 데이터의 대역폭 낭비와 파워 소모가 발생된다.
본 발명이 이루고자 하는 기술적 과제는 텍스쳐 패치 기반으로 렌더링을 수행함으로써 대역폭 낭비와 전력 소모를 최소화할 수 있는 그래픽 프로세싱 유닛, 이를 포함하는 그래픽 프로세싱 시스템 및 이의 동작 방법을 제공함에 있다.
본 발명의 실시예에 따른 그래픽 프로세싱 유닛의 동작 방법은 복수의 새로운 프리미티브들(primitives) 각각의 위치 정보 인덱스, 속성 정보 인덱스 및 텍스쳐 패치 디스크립터 인덱스를 포함하는 제1 디스플레이 리스트를 생성하는 단계, 상기 제1 디스플레이 리스트를 상기 텍스쳐 패치 디스크립터 인덱스를 기준으로 재정렬하여 제2 디스플레이 리스트를 생성하는 단계 및 상기 제2 디스플레이 리스트를 기초로 상기 복수의 새로운 프리미티브들에 대한 렌더링(rendering)을 수행하는 단계를 포함한다.
실시예에 따라 상기 제2 디스플레이 리스트를 생성하는 단계는 상기 제1 디스플레이 리스트를 기초로 상기 텍스쳐 패치 디스크립터 인덱스에 대응되는 상기 복수의 새로운 프리미티브들 각각의 위치 정보 인덱스와 속성 정보 인덱스를 포함하는 위치-속성 맵(position-attribute map)을 생성하는 단계 및 상기 위치-속성 맵을 기초로 상기 텍스쳐 패치 디스크립터 인덱스를 기준으로 정렬된 상기 제2 디스플레이 리스트를 생성하는 단계를 포함한다.
실시예에 따라 상기 제2 디스플레이 리스트를 생성하는 단계는 상기 제1 디스플레이 리스트에 포함된 상기 위치 정보 인덱스를 기초로 상기 복수의 새로운 프리미티브들 중 보이지 않는 프리미티브(invisible primitive)를 제거하는 단계를 더 포함한다.
실시예에 따라 상기 위치-속성 맵은 상기 복수의 새로운 프리미티브들 중 일부에 대한 상기 제1 디스플레이 리스트를 기초로 생성된다.
실시예에 따라 상기 위치-속성 맵은 상기 복수의 새로운 프리미티브들 전부에 대한 상기 제1 디스플레이 리스트를 기초로 생성된다.
실시예에 따라 상기 제1 디스플레이 리스트는 복수의 픽셀들을 포함하는 타일들의 타일 인덱스를 기준으로 정렬된다.
실시예에 따라 상기 텍스쳐 패치 디스크립터 인덱스는 상기 텍스쳐 패치 디스크립터 인덱스에 대응되는 상기 복수의 새로운 프리미티브들 각각을 렌더링할 때 필요한 텍스쳐들을 포인팅한다.
실시예에 따라 상기 필요한 텍스쳐들에 대응하는 메모리 용량은 텍스쳐 캐시의 메모리 용량에 따라 결정된다.
본 발명의 실시예에 따른 그래픽 프로세싱 유닛은 복수의 새로운 프리미티브들(primitives) 각각의 위치 정보 인덱스, 속성 정보 인덱스 및 텍스쳐 패치 디스크립터 인덱스를 포함하는 제1 디스플레이 리스트를 생성하는 지오메트리 프로세서, 상기 제1 디스플레이 리스트를 상기 텍스쳐 패치 디스크립터 인덱스를 기준으로 재정렬하여 제2 디스플레이 리스트를 생성하는 텍스쳐 패치 프로세서 및 상기 제2 디스플레이 리스트를 기초로 상기 복수의 새로운 프리미티브들에 대한 렌더링(rendering)을 수행하는 렌더링 프로세서를 포함한다.
실시예에 따라 상기 텍스쳐 패치 프로세서는 상기 제1 디스플레이 리스트를 기초로 상기 텍스쳐 패치 디스크립터 인덱스에 대응되는 상기 복수의 새로운 프리미티브들 각각의 위치 정보 인덱스와 속성 정보 인덱스를 포함하는 위치-속성 맵(position-attribute map)을 생성하는 위치-속성 맵 제네레이터 및 상기 위치-속성 맵을 기초로 상기 텍스쳐 패치 디스크립터 인덱스를 기준으로 정렬된 상기 제2 디스플레이 리스트를 생성하는 디스플레이 리스트 제네레이터를 포함한다.
실시예에 따라 상기 텍스쳐 패치 프로세서는 상기 제1 디스플레이 리스트에 포함된 상기 위치 정보 인덱스를 기초로 상기 복수의 새로운 프리미티브들 중 보이지 않는 프리미티브(invisible primitive)를 제거하는 깊이 테스터를 더 포함한다.
실시예에 따라 상기 텍스쳐 패치 프로세서는 상기 위치-속성 맵을 저장하는 위치-속성 맵 버퍼를 더 포함하고, 상기 위치-속성 맵은 상기 복수의 새로운 프리미티브들 중 일부에 대한 상기 제1 디스플레이 리스트를 기초로 생성된다.
실시예에 따라 상기 위치-속성 맵을 저장하는 위치-속성 맵 버퍼는 상기 텍스쳐 패치 프로세서의 외부에 위치하고, 상기 위치-속성 맵은 상기 복수의 새로운 프리미티브들 전부에 대한 상기 제1 디스플레이 리스트를 기초로 생성된다.
실시예에 따라 상기 제1 디스플레이 리스트는 복수의 픽셀들을 포함하는 타일들의 타일 인덱스를 기준으로 정렬된다.
실시예에 따라 상기 텍스쳐 패치 디스크립터 인덱스는 상기 텍스쳐 패치 디스크립터 인덱스에 대응되는 상기 복수의 새로운 프리미티브들 각각을 렌더링할 때 필요한 텍스쳐들을 포인팅한다.
실시예에 따라 상기 렌더링 프로세서는 상기 필요한 텍스쳐들을 버퍼링하는 텍스쳐 캐시를 포함하고, 상기 필요한 텍스쳐들에 대응하는 메모리 용량은 상기 텍스쳐 캐시의 메모리 용량에 따라 결정된다.
실시예에 따라 상기 지오메트리 프로세서는 상기 새로운 프리미티브들 각각에 대응되는 텍스쳐 패치를 생성하고, 상기 텍스쳐 패치에 포함되는 텍셀들이 저장되는 위치에 대한 위치 정보인 텍스쳐 패치 디스크립터를 생성하는 텍스쳐 패치 디스크립터 제네레이터 및 상기 텍스쳐 패치 디스크립터를 기초로 상기 제1 디스플레이 리스트를 생성하는 타일러를 포함한다.
실시예에 따라 상기 렌더링 프로세서는 상기 제2 디스플레이 리스트를 기초로 상기 복수의 새로운 프리미티브들을 복수의 픽셀들로 변환하는 래스터 라이저; 및 상기 복수의 픽셀들에 대해 텍스쳐 매핑(texture mapping)을 수행하는 픽셀 세이더를 포함한다.
본 발명의 실시예에 따른 그래픽 프로세싱 유닛은 복수의 새로운 프리미티브들 각각을 렌더링할 때 필요한 텍스쳐들을 포인팅하는 텍스쳐 패치 디스크립터 인덱스를 생성하는 지오메트리 프로세서, 상기 텍스쳐 패치 디스크립터 인덱스를 기준으로 재정렬된 제2 디스플레이 리스트를 생성하는 텍스쳐 패치 프로세서 및 상기 제2 디스플레이 리스트를 기초로 상기 복수의 새로운 프리미티브들에 대한 렌더링을 수행하는 렌더링 프로세서를 포함한다.
실시예에 따라 상기 텍스쳐 패치 프로세서는 복수의 새로운 프리미티브들 각각의 위치 정보 인덱스, 속성 정보 인덱스 및 상기 텍스쳐 패치 디스크립터 인덱스를 포함하는 제1 디스플레이 리스트를 기초로 상기 텍스쳐 패치 디스크립터 인덱스에 대응되는 상기 복수의 새로운 프리미티브들 각각의 위치 정보 인덱스와 속성 정보 인덱스를 포함하는 위치-속성 맵을 생성하는 위치-속성 맵 제네레이터 및 상기 위치-속성 맵을 기초로 상기 텍스쳐 패치 디스크립터 인덱스를 기준으로 정렬된 상기 제2 디스플레이 리스트를 생성하는 디스플레이 리스트 제네레이터를 포함한다.
실시예에 따라 상기 텍스쳐 패치 프로세서는 상기 제1 디스플레이 리스트에 포함된 상기 위치 정보 인덱스를 기초로 상기 복수의 새로운 프리미티브들 중 보이지 않는 프리미티브를 제거하는 깊이 테스터를 더 포함한다.
실시예에 따라 상기 텍스쳐 패치 프로세서는 상기 위치-속성 맵을 저장하는 위치-속성 맵 버퍼를 더 포함하고, 상기 위치-속성 맵은 상기 복수의 새로운 프리미티브들 중 일부에 대한 상기 제1 디스플레이 리스트를 기초로 생성된다.
실시예에 따라 상기 위치-속성 맵을 저장하는 위치-속성 맵 버퍼는 상기 텍스쳐 패치 프로세서의 외부에 위치하고, 상기 위치-속성 맵은 상기 복수의 새로운 프리미티브들 전부에 대한 상기 제1 디스플레이 리스트를 기초로 생성된다.
실시예에 따라 상기 제1 디스플레이 리스트는 복수의 픽셀들을 포함하는 타일들의 타일 인덱스를 기준으로 정렬된다.
본 발명의 실시예에 따른 그래픽 프로세싱 시스템은 복수의 버텍스 각각의 위치 정보와 속성 정보를 포함하는 버텍스 데이터와 픽셀 데이터를 저장하는 메모리 및 상기 버텍스 데이터를 처리하여 상기 픽셀 데이터를 생성하는 그래픽 프로세싱 유닛을 포함하며, 상기 그래픽 프로세싱 유닛은 상기 버텍스 데이터를 기초로 복수의 새로운 프리미티브들(primitives)을 생성하고, 상기 복수의 새로운 프리미티브들 각각의 위치 정보 인덱스, 속성 정보 인덱스 및 텍스쳐 패치 디스크립터 인덱스를 포함하는 제1 디스플레이 리스트를 생성하는 지오메트리 프로세서, 상기 제1 디스플레이 리스트를 상기 텍스쳐 패치 디스크립터 인덱스를 기준으로 재정렬하여 제2 디스플레이 리스트를 생성하는 텍스쳐 패치 프로세서 및 상기 제2 디스플레이 리스트를 기초로 상기 복수의 새로운 프리미티브들에 대한 렌더링(rendering)을 수행하여 픽셀 데이터를 생성하는 렌더링 프로세서를 포함한다.
본 발명의 실시예에 따른 그래픽 프로세싱 유닛에 의하면, 디스플레이 리스트에 대해 텍스쳐 패치를 기준으로 재정렬하여 렌더링을 수행함으로써 데이터 전송 효율과 전력 효율을 높일 수 있다.
도 1은 본 발명의 실시 예에 따른 그래픽 프로세싱 유닛을 포함하는 데이터 처리 시스템의 블록도를 나타낸다.
도 2는 도 1에 도시된 메모리의 개략적인 블록도를 나타낸다.
도 3은 도 1에 도시된 그래픽 프로세싱 유닛의 일 실시예를 나타내는 블록도이다.
도 4는 도 3에 도시된 지오메트리 프로세서를 상세히 나타내는 블록도이다.
도 5는 도 3에 도시된 텍스쳐 패치 프로세서의 일 실시예를 나타낸 블록도이다.
도 6은 도 3에 도시된 텍스쳐 패치 프로세서의 다른 실시예를 나타낸 블록도이다.
도 7은 도 3에 도시된 렌더링 프로세서를 나타내는 블록도이다.
도 8은 도 3의 지오메트리 프로세서가 생성하는 복수의 새로운 프리미티브들 중 2 개의 타일에 포함된 새로운 프리미티브들을 나타낸 도면이다.
도 9는 도 2에 도시된 텍스쳐 패치 디스크립터 버퍼에 저장된 텍스쳐 패치 디스크립터들을 나타낸 도면이다.
도 10은 도 9에 도시된 2 개의 타일에 대해 생성된 제1 디스플레이 리스트를 나타낸 도면이다.
도 11은 위치-속성 맵 버퍼에 저장된 위치-속성 맵들을 나타낸 도면이다.
도 12는 도 11에 도시된 위치-속성 맵들 중 제1 위치-속성 맵을 나타낸 도면이다.
도 13은 도 10에 도시된 제1 디스플레이 리스트가 재정렬된 제2 디스플레이 리스트를 나타낸 도면이다.
도 14는 본 발명의 실시예에 따른 그래픽 프로세싱 유닛의 동작 방법을 나타내는 흐름도이다.
도 15는 도 14에 도시된 제2 디스플레이 리스트를 생성하는 단계를 상세히 나타내는 흐름도이다.
본 명세서에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 또는 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예들을 설명하기 위한 목적으로 예시된 것으로서, 본 발명의 개념에 따른 실시 예들은 다양한 형태들로 실시될 수 있으며 본 명세서에 설명된 실시 예들에 한정되지 않는다.
본 발명의 개념에 따른 실시 예들은 다양한 변경들을 가할 수 있고 여러 가지 형태들을 가질 수 있으므로 실시 예들을 도면에 예시하고 본 명세서에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예들을 특정한 개시형태들에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물, 또는 대체물을 포함한다.
제1 또는 제2 등의 용어를 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1구성요소는 제2구성요소로 명명될 수 있고, 유사하게 제2구성요소는 제1구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다.
도 1은 본 발명의 실시 예에 따른 그래픽 프로세싱 유닛을 포함하는 데이터 처리 시스템의 블록도를 나타낸다.
도 1을 참조하면, 데이터 처리 시스템(10)은 데이터 처리 장치(50), 디스플레이(200) 및 메모리(300)를 포함할 수 있다.
데이터 처리 시스템(10)은 PC(personal computer) 또는 휴대용 전자 장치(또는 모바일 기기), 또는 이미지 데이터를 디스플레이할 수 있는 디스플레이(300)를 포함하는 전자 장치로 구현될 수 있다.
상기 휴대용 전자 장치는 랩탑 컴퓨터(laptop computer), 이동 전화기, 스마트 폰(smart phone), 태블릿(tablet) PC, 모바일 인터넷 디바이스(mobile internet device(MID)), PDA(personal digital assistant), EDA(enterprise digital assistant), 디지털 스틸 카메라(digital still camera), 디지털 비디오 카메라(digital video camera), PMP(portable multimedia player), PND(personal navigation device 또는 portable navigation device), 휴대용 게임 콘솔(handheld game console), 또는 e-북(e-book)으로 구현될 수 있다.
데이터 처리 장치(50)는 디스플레이(200) 및/또는 메모리(300)를 제어할 수 있다. 즉, 데이터 처리 장치(50)는 데이터 처리 시스템(10)의 동작을 전반적으로 제어할 수 있다.
데이터 처리 장치(50)는 마더보드(motherboard)와 같은 인쇄 회로 기판(printed circuit board(PCB)), 집적 회로(intergrated circuit(IC)), 또는 SoC(system on chip)로 구현될 수 있다. 예컨대, 데이터 처리 장치(50)는 애플리케이션 프로세서(application processor)일 수 있다.
데이터 처리 장치(50)는 CPU(Central Processing Unit; 60), ROM(Read Only Memory; 70), RAM(Random Access Memory; 80), 디스플레이 컨트롤러(display controller; 90), 메모리 인터페이스(memory interface; 95) 및 그래픽 프로세싱 유닛(Graphic Processing Unit(GPU); 100)을 포함할 수 있다.
CPU(60)는 데이터 처리 장치(50)의 전반적인 동작을 제어할 수 있다. 예컨대, CPU(60)는 각 구성요소(70, 80, 90, 95, 및 100)의 동작을 제어할 수 있다. 즉, CPU(60)는 버스(55)를 통하여 각 구성요소(70, 80, 90, 95, 및 100)와 통신할 수 있다.
또한, CPU(60)는 프로그램 명령들(program instructions)을 읽고 실행할 수 있다.
예컨대, 메모리(70, 80 또는 300)에 저장된 프로그램들 및/또는 데이터는 CPU(60)의 제어에 따라 CPU(60) 내부의 메모리, 예컨대 캐시 메모리(미도시)로 로드(load)될 수 있다.
실시 예에 따라, CPU(60)는 멀티-코어(multi-core)로 구현될 수 있다. 상기 멀티-코어는 두 개 또는 그 이상의 독립적인 코어들(cores)을 갖는 컴퓨팅 컴포넌트(computing component)일 수 있다.
ROM(70)은 프로그램들 및/또는 데이터를 영구적으로 저장할 수 있다.
실시 예에 따라, ROM(70)은 EPROM(erasable programmable read-only memory) 또는 EEPROM(electrically erasable programmable read-only memory)으로 구현될 수 있다.
RAM(80)은 프로그램들, 데이터, 또는 명령들(instructions)을 일시적으로 저장할 수 있다. 예컨대, 메모리(70 또는 300)에 저장된 프로그램들 및/또는 데이터는 CPU(60)의 제어, GPU(100)의 제어, 또는 ROM(70)에 저장된 부팅 코드(booting code)에 따라 RAM(80)에 일시적으로 저장될 수 있다.
실시 예에 따라, RAM(80)은 DRAM(dynamic RAM) 또는 SRAM(static RAM)으로 구현될 수 있다.
GPU(100)는 CPU(60)의 부하를 감소시키기 위해 그래픽 처리와 관련된 동작을 수행할 수 있다.
디스플레이 컨트롤러(90)는 디스플레이(200)의 동작을 제어할 수 있다.
예컨대, 디스플레이 컨트롤러(90)는 메모리(300)로부터 출력된 이미지 데이터, 예컨대 스틸 이미지(still image) 데이터, 무빙 이미지(moving image) 데이터, 3차원 이미지(3D image), 또는 3차원 입체 이미지(stereoscopic 3D image) 데이터를 디스플레이(200)로 전송할 수 있다.
메모리 인터페이스(95)는 메모리(300)를 액세스할 수 있는 메모리 컨트롤러의 기능을 수행할 수 있다. 예컨대, 데이터 처리 장치(50)와 메모리(300)는 메모리 인터페이스(95)를 통하여 서로 통신할 수 있다. 즉, 데이터 처리 장치(50)와 메모리(300)는 메모리 인터페이스(95)를 통하여 서로 데이터를 주고받을 수 있다.
디스플레이(200)는 디스플레이 컨트롤러(90)로부터 출력된 상기 이미지 데이터에 대응되는 이미지를 디스플레이할 수 있다.
예컨대, 디스플레이(200)는 터치스크린, LCD(liquid crystal display), TFT-LCD(thin film transistor-liquid crystal display), LED(liquid emitting diode) 디스플레이, OLED(organic LED) 디스플레이, AMOLED (active matrix OLED) 디스플레이 또는 플렉시블(flexible) 디스플레이로 구현될 수 있다.
메모리(300)는 CPU(60) 및/또는 GPU(100)에 의하여 처리될 프로그램들 및/또는 데이터(또는 이미지 데이터)를 저장할 수 있다.
메모리(300)는 휘발성 메모리 장치 또는 불휘발성 메모리 장치로 구현될 수 있다.
상기 휘발성 메모리 장치는 DRAM(dynamic random access memory), SRAM (static random access memory), T-RAM(thyristor RAM), Z-RAM(zero capacitor RAM), 또는 TTRAM(Twin Transistor RAM)으로 구현될 수 있다.
상기 불휘발성 메모리 장치는 EEPROM(Electrically Erasable Programmable Read-Only Memory), 플래시(flash) 메모리, MRAM(Magnetic RAM), 스핀전달토크 MRAM(Spin-Transfer Torque(STT)-MRAM), Conductive bridging RAM(CBRAM), FeRAM (Ferroelectric RAM), PRAM(Phase change RAM), 저항 메모리(Resistive RAM: RRAM), 나노튜브 RRAM(Nanotube RRAM), 폴리머 RAM(Polymer RAM: PoRAM), 나노 부유 게이트 메모리(Nano Floating Gate Memory: NFGM), 홀로그래픽 메모리 (holographic memory), 분자 전자 메모리 소자(Molecular Electronics Memory Device), 또는 절연 저항 변화 메모리(Insulator Resistance Change Memory)로 구현될 수 있다.
상기 불휘발성 메모리 장치는 플래시-기반(flash-based) 메모리 장치, 예컨대 SD(Secure Digital) 카드, MMC(multimedia card), eMMC(embedded-MMC), USB (Universal Serial Bus) 플래시 드라이브, 또는 UFS(Universal Flash Storage)로 구현될 수 있다.
또한, 상기 불휘발성 메모리 장치는 하드디스크 드라이브(hard disk drive(HDD)) 또는 솔리드 스테이트 드라이브(SSD)로 구현될 수 있다.
도 2는 도 1에 도시된 메모리의 개략적인 블록도를 나타낸다.
도 1 및 도 2를 참조하면, 메모리(300)는 인덱스 버퍼(index buffer; 310), 버텍스 버퍼(vertex buffer; 320), 유니폼 버퍼(uniform buffer; 330), 리스트 버퍼(list buffer; 340), 텍스쳐 패치 디스크립터 버퍼(texture patch descriptor buffer; 350), 위치-속성 맵 버퍼(position-attribute map buffer; 360), 텍스쳐 버퍼(texture buffer; 370), 깊이/스텐실 버퍼(depth/stencil buffer; 380), 컬러 버퍼(color buffer; 390), 및 프레임 버퍼(frame buffer; 400)을 포함할 수 있다.
인덱스 버퍼(310)는 각 버퍼(320 내지 400)에 저장된 데이터의 인덱스를 저장할 수 있다. 예컨대, 상기 인덱스는 상기 데이터의 이름, 및 크기 등의 속성 정보와 상기 데이터가 저장된 위치, 예컨대 버퍼(320, 330, 340, 360, 370, 380 또는 390)의 위치 정보 등을 포함할 수 있다.
버텍스 버퍼(320)는 버텍스(vertex)의 위치(position) 정보와 컬러(color), 법선 벡터(normal vector), 및 텍스쳐 좌표(texture coordinate)에 대한 속성(attribute) 정보를 포함하는 버텍스 데이터를 저장할 수 있다.
버텍스 버퍼(320)는 도 4의 지오메트리 세이더(120)에 의해 생성된 새로운 프리미티브들(primitives; 예컨대, 버텍스, 라인 및 다각형)의 위치(position) 정보와 컬러(color), 법선 벡터(normal vector), 및 텍스쳐 좌표(texture coordinate)에 대한 속성(attribute) 정보를 포함하는 프리미티브 데이터를 저장할 수 있다.
버텍스 버퍼(320)는 GPU(100)의 테셀레이션 동작에 필요한 패치에 포함된 각 컨트롤 포인트의 위치, 법선 벡터와 같은 속성에 대한 패치 데이터(또는 컨트롤 포인트 데이터)를 저장할 수 있다. 예컨대, 상기 패치는 상기 각 컨트롤 포인트와 상기 매개변수 방정식에 의해서 정의될 수 있다.
유니폼 버퍼(330)는 패치, 예컨대 곡선 또는 표면을 정의하기 위한 매개변수 방정식(parametric equation)에 대한 상수 및/또는 쉐이딩 프로그램을 위한 상수를 저장할 수 있다.
리스트 버퍼(340)는 제1 디스플레이 리스트(first display list; 도 3의 DL1)와 제2 디스플레이 리스트(second display list; 도 3의 DL2)를 저장할 수 있다.
제1 디스플레이 리스트(DL1)는 GPU(100)의 타일링 동작에 의해 생성된 각 타일과 상기 각 타일에 포함된 데이터(예컨대, 새로운 프리미티브들에 대응되는 위치 정보, 속성 정보 및 텍스쳐 패치 디스크립터)의 인덱스를 매칭한 리스트이다. 즉, 제1 디스플레이 리스트(DL1)는 도 4의 지오메트리 세이더(120)에 의해 생성된 새로운 프리미티브들 각각의 위치 정보 인덱스, 속성 정보 인덱스 및 텍스쳐 패치 디스크립터를 포함하며, 상기 각각의 위치 정보 인덱스, 속성 정보 인덱스 및 텍스쳐 패치 디스크립터 인덱스를 타일을 기준으로 정렬한 리스트이다.
제2 디스플레이 리스트(DL2)는 타일을 기준으로 정렬된 제1 디스플레이 리스트(DL1)를 새로운 프리미티브들 각각의 텍스쳐 패치 디스크립터 인덱스를 기준으로 재정렬한 리스트이다.
제1 디스플레이 리스트(DL1)와 제2 디스플레이 리스트(DL2) 각각의 구성은 도 8 내지 도 13을 참조하여 후술하기로 한다.
텍스쳐 패치 디스크립터 버퍼(350)는 도 4의 텍스쳐 패치 디스크립터 제네레이터(124)의 동작에 의해 생성된 각각의 텍스쳐 패치에 대응되는 텍셀(또는 텍스쳐)들이 텍스쳐 버퍼(370) 상에 저장되는 위치에 대한 위치 정보인 텍스쳐 패치 디스크립터를 저장할 수 있다.
상기 텍스쳐 패치 디스크립터는 상기 텍스쳐(또는 텍셀)들이 텍스쳐 버퍼(370) 상에 저장되는 위치에 대한 정보인 시작 주소(start address), 사이즈 정보(size information), 라인 개수(a number of line) 및 오프셋 정보(offset information)등을 포함한다.
따라서, 상기 텍스쳐 패치 디스크립터 인덱스는 상기 텍스쳐 패치 디스크립터 인덱스에 대응되는 복수의 새로운 프리미티브들 각각을 렌더링할 때 필요한 텍스쳐들을 포인팅(pointing)하게 된다.
위치-속성 맵 버퍼(360)는 제1 디스플레이 리스트(DL1)를 기초로 각 텍스쳐 패치 디스크립터에 대응되는 새로운 프리미티브들 각각의 위치 정보 인덱스와 속성 정보 인덱스를 포함하는 위치-속성 맵을 저장할 수 있다. 상기 위치-속성 맵의 구성은 도 8 내지 도 13을 참조하여 후술하기로 한다.
다른 실시예에 따라 위치-속성 맵 버퍼(360)는 메모리(300)가 아닌 GPU(100) 내부에 구현될 수 있다. 이에 대한 상세한 설명은 도 6을 참조하여 후술하기로 한다.
텍스쳐 버퍼(370)는 복수의 새로운 프리미티브들에 대한 렌더링을 수행할 때 필요한 텍스쳐들 즉, 복수의 텍셀들(texels)을 타일 형식으로 저장할 수 있다.
깊이/스텐실 버퍼(380)는 GPU(100)에 의해 처리된, 예컨대 렌더링(rendering)된 이미지에 포함된 각 픽셀의 깊이에 대한 깊이 데이터 및 상기 각 픽셀의 스텐실에 대한 스텐실 데이터를 저장할 수 있다.
컬러 버퍼(390)는 GPU(100)에 수행될 블렌딩 동작을 위한 컬러에 대한 컬러 데이터를 저장할 수 있다.
프레임 버퍼(400)는 GPU(100)에 의해 최종적으로 처리된 픽셀에 대한 픽셀 데이터(또는 이미지 데이터)를 저장할 수 있다.
도 3은 도 1에 도시된 그래픽 프로세싱 유닛의 일 실시예를 나타내는 블록도이다.
도 1 내지 도 3을 참조하면, GPU(100)는 지오메트리 프로세서(geometry processor; 110), 텍스쳐 패치 프로세서(texture patch prorocessor; 140), 및 렌더링 프로세서(rendering processor; 180)를 포함할 수 있다.
지오메트리 프로세서(110)는 입력 데이터(DATA)를 입력받아 복수의 새로운 프리미티브들을 생성하고 상기 복수의 새로운 프리미티브들 각각에 대한 위치 정보, 속성 정보 및 텍스쳐 패치 디스크립터를 생성할 수 있다. 지오메트리 프로세서(110)는 상기 위치 정보, 상기 속성 정보 및 상기 텍스쳐 패치 디스크립터 각각이 메모리(300)상에 저장된 위치에 대한 정보인 위치 정보 인덱스, 속성 정보 인덱스 및 텍스쳐 패치 디스크립터 인덱스를 포함하는 제1 디스플레이 리스트(DL1)를 생성할 수 있다.
텍스쳐 패치 프로세서(140)는 제1 디스플레이 리스트(DL1)를 상기 텍스쳐 패치 디스크립터 인덱스를 기준으로 재정렬하여 제2 디스플레이 리스트(DL2)를 생성할 수 있다.
렌더링 프로세서(180)는 제2 디스플레이 리스트(DL2)를 기초로 상기 복수의 새로운 프리미티브들에 대한 렌더링을 수행하여 픽셀 데이터(pixel data)를 생성할 수 있다.
각 구성요소(110, 140 및 180)는 컨트롤 로직(미도시)의 제어에 따라 RAM(80)으로부터 출력된 그래픽 처리와 관련된 프로그램 명령(또는 쉐이딩(shading) 프로그램; SHP)을 실행하는 유닛일 수 있다.
예컨대, 프로그램 명령(SHP)은 버텍스 세이더 프로그램 명령, 타일러 프로그램 명령, 헐 세이더 프로그램 명령, 테셀레이터 프로그램 명령, 도메인 세이더 프로그램 명령, 지오메트리 세이더 프로그램 명령, 래스터라이저 프로그램 명령, 픽셀 세이더 프로그램 명령, 및 출력 머저 프로그램 명령 등을 포함할 수 있다.
각 구성요소(110, 140 및 180)의 상세한 동작은 도 4 내지 도 13을 참조하여 후술하기로 한다.
도 4는 도 3에 도시된 지오메트리 프로세서를 상세히 나타내는 블록도이다.
도 1 내지 도 4를 참조하면, 지오메트리 프로세서(110)는 버텍스 세이더(vertex shader; 112), 헐 세이더(hull shader; 114), 테셀레이터(tessellator; 116), 도메인 세이더(domain shader; 118), 지오메트리 세이더(geometry shader; 120), 타일러(tiler; 122), 및 텍스쳐 패치 디스크립터 제네레이터(texture patch generator; 124)를 포함할 수 있다.
버텍스 세이더(112)는 버텍스 버퍼(320)로부터 출력된 버텍스 데이터 또는 패치 데이터를 입력 데이터(DATA)로서 수신할 수 있다.
버텍스 세이더(112)는 입력 데이터(DATA)를 처리할 수 있다. 예컨대, 버텍스 세이더(112)는 입력 데이터(DATA)를 변환(transformation), 모핑(morphing), 스키닝(skinning), 또는 라이팅(lighting) 등과 같은 동작을 통하여 처리할 수 있다.
버텍스 세이더(112)는 처리된 데이터를 헐 세이더(114) 또는 지오메트리 세이더(120)로 출력할 수 있다.
예컨대, 입력 데이터(DATA)가 상기 버텍스 데이터일 때, 버텍스 세이더(112)는 상기 버텍스 데이터를 처리하고, 처리된 버텍스 데이터를 지오메트리 세이더(120)로 출력할 수 있다.
입력 데이터(DATA)가 상기 패치 데이터일 때, 버텍스 세이더(112)는 상기 패치 데이터를 처리하고, 처리된 패치 데이터를 헐 세이더(114)로 출력할 수 있다.
헐 세이더(114)는 버텍스 세이더(112)로부터 출력된 상기 처리된 패치 데이터를 수신하고, 수신된 데이터에 상응하는 패치에 대한 테셀레이션 팩터(tessellation factor)를 결정할 수 있다.
예컨대, 상기 테셀레이션 팩터는 상기 수신된 데이터에 상응하는 상기 패치에 대한 세밀하게 표현하는 정도(level of detail)를 의미할 수 있다.
헐 세이더(114)는 상기 테셀레이션 팩터를 테셀레이터(116)로 출력할 수 있다.
헐 세이더(114)는 상기 수신된 데이터에 포함된 컨트롤 포인트들, 매개변수 방정식, 및 상기 테셀레이션 팩터를 도메인 세이더(118)로 출력할 수 있다.
테셀레이터(116)는 훌 세이더(140)로부터 결정된 상기 테셀레이션 팩터에 기초하여 테셀레이션 도메인 좌표(tessellation damain coordinate)를 테셀레이트할 수 있다. 예컨대, 상기 테셀레이션 도메인 좌표는 (u, v) 또는 (u, v, w)에 의해 정의될 수 있다.
테셀레이터(116)는 테셀레이트된 도메인 좌표를 도메인 세이더(118)로 출력할 수 있다.
도메인 세이더(118)는 상기 테셀레이션 팩터 및 상기 매개변수 방정식에 기초하여 상기 테셀레이트된 도메인 좌표에 상응하는 상기 패치의 공간 좌표를 계산할 수 있다. 예컨대, 상기 공간 좌표는 (x, y, z)에 의해 정의될 수 있다.
도메인 세이더(118)는 상기 계산된 공간 좌표를 이용하여 점들, 라인들, 및 삼각형들 등과 같은 프리미티브들을 생성하고, 생성된 프리미티브들을 지오메트리 세이더(120)로 출력할 수 있다.
헐 세이더(114), 테셀레이터(116)와 도메인 세이더(118)에 의해 수행되는 일련의 동작, 즉 테셀레이션 동작을 통해 생성된 프리미티브들에 대한 프리미티브 데이터는 버텍스 버퍼(320)에 저장될 수 있다.
지오메트리 세이더(120)는 도메인 세이더(118)로부터 출력된 프리미티브들에 인접한 버터시즈를 더하거나 또는 상기 프리미티브들에 상기 인접한 버터시즈를 제거하여 새로운 프리미티브들을 생성할 수 있다.
또한, 지오메트리 세이더(120)는 버텍스 세이더(112)로부터 출력된 버텍스에 인접한 버터시즈를 더하거나 또는 상기 버텍스에 상기 인접한 버터시즈를 제거하여 새로운 프리미티브들을 생성할 수 있다.
지오메트리 세이더(120)는 생성된 복수의 새로운 프리미티브들을 타일러(122)로 출력할 수 있다.
타일러(122)는 지오메트리 세이더(120)로부터 출력된 상기 복수의 새로운 프리미티브들을 타일링할 수 있다.
예컨대, 타일러(122)는 상기 복수의 새로운 프리미티브들을 디스플레이(200)에 상응하는 가상 공간에 프로젝트(project)하고, 상기 복수의 새로운 프리미티브들 각각에 할당된 바운딩 박스에 기초하여 상기 가상 공간을 타일들로 비닝(binning)하고, 상기 타일들 각각과 상기 타일들 각각에 포함된 상기 복수의 새로운 프리미티브들의 위치 정보, 속성 정보 및 텍스쳐 패치 디스크립터 각각의 인덱스를 매칭한 리스트 즉, 제1 디스플레이 리스트(DL1)를 작성할 수 있다.
타일러(122)는 제1 디스플레이 리스트(DL1)를 리스트 버퍼(340)에 저장하고, 텍스쳐 패치 프로세서(140)로 제1 디스플레이 리스트(DL1)를 출력할 수 있다.
텍스쳐 패치 디스크립터 제네레이터(124)는 상기 새로운 프리미티브들 각각에 대응되는 텍스쳐 패치를 생성하고, 상기 텍스쳐 패치에 포함되는 텍셀들(또는 텍스쳐들)이 텍스쳐 버퍼(370) 상에 저장되는 위치에 대한 위치 정보인 텍스쳐 패치 디스크립터를 생성할 수 있다.
상기 텍스쳐 패치는 상기 새로운 프리미티브들에 속한 각 버텍스에 대한 렌더링을 수행할 때 필요한 즉, 상기 픽셀 세이더 프로그램 명령 중 텍스쳐링 프로그램(texturing program)에 의해 정의되는 텍스쳐 풋프린트(texture footprint)를 포함하는 텍셀들(또는 텍스쳐들)들의 집합(set)이다.
텍스쳐 패치에 포함된 상기 텍셀들(또는 텍스쳐들)에 대응하는 메모리 용량은 도 7의 텍스쳐 캐시(184)의 메모리 용량에 따라 결정될 수 있다. 예컨대, 상기 텍셀들(또는 텍스쳐들)에 대응하는 메모리 용량은 텍스쳐 캐시(184)의 메모리 용량 이하로 설정될 수 있다.
상기 텍스쳐 패치 디스크립터는 각 텍스쳐 패치에 포함된 상기 텍스쳐(또는 텍셀)들이 텍스쳐 버퍼(370) 상에 저장되는 위치에 대한 정보인 시작 주소(start address), 사이즈 정보(size information), 라인 개수(a number of line) 및 오프셋 정보(offset information)등을 포함한다.
따라서, 텍스쳐 패치 디스크립터 제네레이터(124)는 타일러(122)가 제1 디스플레이 리스트(DL1)를 작성할 때 필요한 상기 복수의 새로운 프리미티브들 각각에 대응되는 텍스쳐 패치 디스크립터를 제공할 수 있다.
도 5는 도 3에 도시된 텍스쳐 패치 프로세서의 일 실시예를 나타낸 블록도이다. 도 6은 도 3에 도시된 텍스쳐 패치 프로세서의 다른 실시예를 나타낸 블록도이다.
도 1 내지 도 5를 참조하면, 도 5에 도시된 텍스쳐 패치 프로세서(140-1)는 깊이 테스터(depth tester; 142-1), 위치-속성 맵 제네레이터(position-attribute map generator, PAM generator; 144-1) 및 디스플레이 리스트 제네레이터(display list; 146-1)를 포함할 수 있다.
깊이 테스터(142-1)는 제1 디스플레이 리스트(DL1)에 포함된 복수의 새로운 프리미티브들 각각의 위치 정보 인덱스를 기초로 상기 복수의 새로운 프리미티브들 중 보이지 않는 프리미티브(invisible primitive)를 제거할 수 있다. 즉, 깊이 테스터(142-1)는 복수의 새로운 프리미티브들 각각의 위치 정보 인덱스를 이용해 버텍스 버퍼(320)에 저장된 상기 복수의 새로운 프리미티브들 각각의 위치 정보를 비교하여 보이는 프리미티브(visible primitive)만을 선별(culling)할 수 있다. 이를 위해 깊이 테스터(142-1)는 상기 위치 정보를 저장할 수 있는 테스트 버퍼(미도시)를 포함할 수 있다.
예컨대, 깊이 테스터(142-1)가 제1 프리미티브와 제2 프리미티브 각각의 위치 정보를 비교한 결과, 제1 프리미티브의 2차원 좌표 범위(예컨대, x축과 y축 좌표)에 제2 프리미티브의 2차원 좌표 범위가 포함되고 제1 프리미티브의 깊이 좌표(예컨대, z축 좌표)가 제2 프리미티브의 깊이 좌표보다 작은 경우 제1 프리미티브를 보이는 프리미티브로, 제2 프리미티브를 보이지 않는 프리미티브로 판단하여 제2 프리미티브를 제거할 수 있다.
실시예에 따라 깊이 테스터(142-1)는 버텍스 단위로 상기 동작을 수행하여 프리미티브의 일부 만이 보이는 프리미티브로 선별될 수 있다.
위치-속성 맵 제네레이터(144-1)는 보이지 않는 프리미티브(invisible primitive)가 제거된 제1 디스플레이 리스트(DL1)를 기초로 텍스쳐 패치 디스크립터에 대응되는 복수의 새로운 프리미티브들 각각의 위치 정보 인덱스와 속성 정보 인덱스를 포함하는 위치-속성 맵을 생성할 수 있다. 즉, 상기 위치-속성 맵은 각각의 텍스쳐 패치 디스크립터 별로 상기 텍스쳐 패치 디스크립터에 대응되는 복수의 새로운 프리미티브들 각각의 위치 정보 인덱스와 속성 정보 인덱스를 매칭한 맵일 수 있다. 상기 위치-속성 맵은 각각의 텍스쳐 패치 디스크립터 별로 생성되므로 텍스쳐 패치 디스크립터와 위치-속성 맵은 1:1로 매칭될 수 있다.
위치-속성 맵 제네레이터(144-1)는 제1 디스플레이 리스트(DL1)에 포함된 복수의 새로운 프리미티브들 전부에 대해 텍스쳐 패치 디스크립터 별로 위치-속성 맵을 생성하여 위치-속성 맵 버퍼(360)에 저장할 수 있다.
디스플레이 리스트 제네레이터(146-1)는 상기 위치-속성 맵을 기초로 텍스쳐 패치 디스크립터를 기준으로 정렬된 제2 디스플레이 리스트(DL2)를 생성할 수 있다. 제2 디스플레이 리스트(DL2)는 텍스쳐 패치 디스크립터와 상기 텍스쳐 패치 디스크립터에 대응되는 데이터(예컨대, 위치-속성 맵, 새로운 프리미티브들에 대응되는 타일 정보 및 속성 정보)의 인덱스를 매칭한 리스트이다.
도 6을 참조하면, 도 6에 도시된 텍스쳐 패치 프로세서(140-2)는 깊이 테스터(142-2), 위치-속성 맵 제네레이터(144-2), 디스플레이 리스트 제네레이터(146-2) 및 위치-속성 맵 버퍼(148)를 포함할 수 있다.
위치-속성 맵 제네레이터(144-2)는 제1 디스플레이 리스트(DL1)에 포함된 복수의 새로운 프리미티브들 일부에 대해 텍스쳐 패치 디스크립터 별로 위치-속성 맵을 생성하여 위치-속성 맵 버퍼(148)에 저장할 수 있다. 즉, 도 6에 도시된 위치-속성 맵 제네레이터(144-2)는 위치-속성 맵 제네레이터(144-1)와 달리 상기 위치-속성 맵을 GPU(100)의 외부가 아닌 내부의 위치-속성 맵 버퍼(148)에 저장할 수 있다.
위치-속성 맵 버퍼(148)는 비교적 속도가 빠른 휘발성 메모리 예컨대, SRAM (static random access memory)로 구현될 수 있다. 다만, 위치-속성 맵 버퍼(148)는 전력 소모와 집적도 향상을 위해 적은 메모리 용량을 가진 휘발성 메모리로 구현될 수 있으며 제1 디스플레이 리스트(DL1)에 포함된 복수의 새로운 프리미티브들 중 일부에 대한 위치-속성 맵을 저장할 수 있다.
상기 차이점을 제외하고 텍스쳐 패치 프로세서(140-2)의 각 구성의 동작은 도 5의 텍스쳐 패치 프로세서(140-1)의 각 구성의 동작과 실질적으로 동일하다.
도 7은 도 3에 도시된 렌더링 프로세서를 나타내는 블록도이다.
도 1 내지 도 7을 참조하면, 렌더링 프로세서(180)는 래스터라이저(rasterizer; 182), 텍스쳐 캐시(texture cache; 184), 픽셀 세이더(pixel shader; 186) 및 출력 머저(output merger; 188)를 포함할 수 있다.
래스터라이저(182)는 텍스쳐 패치 프로세서(140)로부터 출력된 제2 디스플레이 리스트를 기초로 새로운 프리미티브들을 복수의 픽셀들로 변환할 수 있다.
텍스쳐 캐시(184)는 픽셀 세이더(186)의 텍스쳐 매핑(texture mapping) 동작에 필요한 복수의 텍셀들(또는 텍스쳐들)을 임시 저장할 수 있다. 텍스쳐 캐시(184)는 각각의 텍스쳐 패치 디스크립터에 매핑된 복수의 텍셀들(또는 텍스쳐들) 단위로 즉, 텍스쳐 패치 단위로 필요한 데이터를 텍스쳐 버퍼(370)로부터 리드할 수 있다.
따라서, 텍스쳐 캐시(184)는 하나의 텍스쳐 패치 디스크립터에 대응하는 데이터를 텍스쳐 버퍼(370)로부터 리드하여 저장한 뒤, 상기 텍스쳐 패치 디스크립터에 대응되는 복수의 픽셀들에 대한 텍스쳐 매핑 동작이 완료될 때까지 다른 텍스쳐 패치 디스크립터에 대응하는 데이터를 텍스쳐 버퍼(370)로부터 리드할 필요가 없다. 이에 따라 텍스쳐 매핑 동작에 요구되는 대역폭(bandwidth)은 감소되어 데이터 전송 효율이 높아질 수 있고, GPU(100)에서 소모되는 전력은 감소될 수 있다.
픽셀 세이더(186)는 상기 복수의 픽셀들의 효과를 처리할 수 있다. 예컨대, 상기 효과는 상기 복수의 픽셀들의 컬러 또는 명암 등일 수 있다.
실시 예에 따라, 픽셀 세이더(186)는 상기 효과를 처리하기 위한 계산 연산들(computation operations)을 수행할 수 있다. 상기 계산 연산들은 상기 텍스쳐링 프로그램에 의한 텍스쳐 매핑(texture mapping)과 컬러 포멧 변환(color format conversion) 등을 포함할 수 있다.
상기 텍스쳐 매핑은 상기 복수의 픽셀들에 세부감(detail)을 더하기 위해 텍스쳐 캐시(184)로부터 출력되는 복수의 텍셀들을 매핑하는 동작을 의미할 수 있다. 상기 텍스쳐 매핑은 제2 디스플레이 리스트(DL2)를 기초로 변환된 픽셀들에 대해 순차적으로 수행되므로 텍스쳐 패치 단위로 수행될 수 있다.
상기 컬러 포멧 변환은 상기 복수의 픽셀들을 RGB 포맷, YUV 포맷, 또는 YCoCg 포맷 등으로 변환하는 동작을 의미할 수 있다.
출력 머저(188)는 이전 픽셀들의 정보를 이용하여 처리된 복수의 픽셀들 중에서 디스플레이(200)에 디스플레이될 최종 픽셀들을 확정하고, 확정된 최종 픽셀들의 컬러를 생성할 수 있다. 예컨대, 상기 이전 픽셀들의 정보는 깊이 정보, 스텐실 정보, 및 컬러 정보 등 일 수 있다.
예컨대, 출력 머저(188)는 깊이/스텐셀 버퍼(380)로부터 출력된 깊이 데이터에 기초하여 상기 처리된 복수의 픽셀들을 깊이 테스트하고, 테스트결과에 따라 상기 최종 픽셀들을 확정할 수 있다.
출력 머저(188)는 깊이/스텐실 버퍼(380)로부터 출력된 스텐실 데이터에 기초하여 상기 처리된 복수의 픽셀들을 스텐셀 테스트하고, 테스트결과에 따라 상기 최종 픽셀들을 확정할 수 있다.
출력 머저(188)는 컬러 버퍼(390)로부터 출력된 컬러 데이터를 이용하여 상기 확정된 최종 픽셀들을 블렌딩할 수 있다.
출력 머저(188)는 상기 확정된 최종 픽셀들에 대한 픽셀 데이터(pixel data; 또는 이미지 데이터)를 프레임 버퍼(400)로 출력할 수 있다.
픽셀 데이터(pixel data)는 프레임 버퍼(400)에 저장되고, 픽셀 데이터(pixel data)는 디스플레이 컨트롤러(90)를 통하여 디스플레이(200)에서 디스플레이될 수 있다.
본 발명의 실시예에 따른 그래픽 프로세싱 유닛에 의하면, 디스플레이 리스트에 대해 텍스쳐 패치를 기준으로 재정렬하여 렌더링을 수행함으로써 데이터 전송 효율과 전력 효율을 높일 수 있다.
도 8은 도 3의 지오메트리 프로세서가 생성하는 복수의 새로운 프리미티브들 중 2 개의 타일에 포함된 새로운 프리미티브들을 나타낸 도면이다. 도 9는 도 2에 도시된 텍스쳐 패치 디스크립터 버퍼에 저장된 텍스쳐 패치 디스크립터들을 나타낸 도면이다. 도 10은 도 9에 도시된 2 개의 타일에 대해 생성된 제1 디스플레이 리스트를 나타낸 도면이다. 도 11은 위치-속성 맵 버퍼에 저장된 위치-속성 맵들을 나타낸 도면이다. 도 12는 도 11에 도시된 위치-속성 맵들 중 제1 위치-속성 맵을 나타낸 도면이다. 도 13은 도 10에 도시된 제1 디스플레이 리스트가 재정렬된 제2 디스플레이 리스트를 나타낸 도면이다.
도 1 내지 도 13을 참조하면, 도 8에는 지오메트리 프로세서(110)의 지오메트리 세이더(120)가 생성한 복수의 새로운 프리미티브들 중 제1 타일(tile0)과 제2 타일(tile1)에 포함된 프리미티브들이 도시되어 있다.
제1 타일(tile0)은 제1 프리미티브(P0) 내지 제4 프리미티브(P3)를 포함하고, 제2 타일(tile1)은 제5 프리미티브(P4) 내지 제7 프리미티브(P6)를 포함한다. 여기서, 제4 프리미티브(P3)의 2차원 좌표 범위는 제3 프리미티브(P2)의 2차원 좌표 범위가 포함되고, 제4 프리미티브(P3)의 깊이 좌표는 제3 프리미티브(P2)의 깊이 좌표보다 크다.
따라서, 깊이 테스터(142-1 or 142-2)는 제3 프리미티브(P2)를 보이는 프리미티브로, 제4 프리미티브(P3)를 보이지 않는 프리미티브로 판단하여 제4 프리미티브(P3)에 대한 인덱스들을 제거할 수 있다.
도 9에는 도 2에 도시된 텍스쳐 패치 디스크립터 버퍼(350)에 저장된 텍스쳐 패치 디스크립터들(TP descriptor0~TP descriptor2)이 도시되어 있다.
도 10에는 도 9에 도시된 제1 타일(tile0)과 제2 타일(tile1)에 대해 타일러(122)가 생성하는 제1 디스플레이 리스트(DL1')가 나타나 있다.
제1 디스플레이 리스트(DL1')는 타일 인덱스들(501), 위치 정보 인덱스들(502), 속성 정보 인덱스들(503) 및 텍스쳐 패치 디스크립터 인덱스들(504)을 포함한다.
즉, 제1 디스플레이 리스트(DL1')는 각 타일 인덱스(pointer tile0~pointer tile1)와 각 타일 인덱스(pointer tile0~pointer tile1)에 매칭되는 타일(tile0~tile1)에 포함된 새로운 프리미티브들(P0~P6)에 대응되는 위치 정보 인덱스(pointer PP0~pointer PP6), 속성 정보 인덱스(pointer PA0~pointer PA6) 및 텍스쳐 패치 디스크립터 인덱스(pointer TP Descriptor0~pointer TP Descriptor2)를 매칭한 리스트이다. 달리 말하면, 제1 디스플레이 리스트(DL1')는 타일을 기준으로 정렬된 리스트에 해당한다.
예컨대, 제1 타일(tile1)에 포함된 제3 프리미티브(P2)에 대한 리스트는 제1 타일 인덱스(pointer tile0), 제3 위치 정보 인덱스(pointer PP2), 제3 속성 정보 인덱스(pointer PA2) 및 제2 텍스쳐 패치 디스크립터 인덱스(pointer TP Descriptor1)가 각각 매칭되어 있다.
도 11는 도 2에 도시된 위치-속성 맵 버퍼(360)에 저장된 위치-속성 맵들(position attribute map0~position attribute map2)이 도시되어 있다.
도 12에는 도 11에 도시된 위치-속성 맵들 중 제1 위치-속성 맵(position attribute map0)이 도시되어 있다.
제1 위치-속성 맵(position attribute map0)은 새로운 프리미티브들(P0~P6) 중 제1 텍스쳐 패치 디스크립터 인덱스(pointer TP Descriptor0)에 매칭되는 새로운 프리미티브들(P0,P1,P4,P5)에 대한 위치 정보 인덱스들(pointer PP0, pointer PP1, pointer PP4, pointer PP5) 및 속성 정보 인덱스들(pointer PA0, pointer PA1, pointer PA4, pointer PA5)을 포함한다.
제1 위치-속성 맵(position attribute map0)에 표시된 공간은 제1 타일(tile1)과 제2 타일(tile2)의 공간과 상응하며, 제1 위치-속성 맵(position attribute map0)은 각 새로운 프리미티브들(P0,P1,P4,P5)에 대응하는 각 픽셀(600)에 대해 위치 정보 인덱스들(pointer PP0, pointer PP1, pointer PP4, pointer PP5) 및 속성 정보 인덱스들(pointer PA0, pointer PA1, pointer PA4, pointer PA5)을 매칭시킨 정보를 포함한다.
또한, 위치-속성 맵들(position attribute map0~position attribute map2)에는 도 8에서 설명한 바와 같이 깊이 테스터(142-1 or 142-2)가 제거한 보이지 않는 프리미티브(예컨대, 제4 프리미티브(P3))에 대한 정보는 포함되지 않는다.
도 13에는 도 10에 도시된 제1 디스플레이 리스트(DL1')가 재정렬된 제2 디스플레이 리스트(DL2')가 나타나 있다.
제2 디스플레이 리스트(DL1')는 텍스쳐 패치 디스크립터 인덱스들(601), 위치-속성 맵 인덱스들(602), 타일 인덱스들(603) 및 속성 정보 인덱스들(604)을 포함한다.
즉, 제2 디스플레이 리스트(DL2')는 각 텍스쳐 패치 디스크립터 인덱스(pointer TP Descriptor0~pointer TP Descriptor2)와 각 텍스쳐 패치 디스크립터 인덱스(pointer TP Descriptor0~pointer TP Descriptor2)에 매칭되는 위치-속성 맵(position attribute map0~position attribute map2)에 포함된 새로운 프리미티브들(P0~P2,P4~P6)에 대응되는 타일 인덱스(pointer tile0~pointer tile1) 및 속성 정보 인덱스(pointer PA0~pointer PA2, pointer PA4~pointer PA6)를 매칭한 리스트이다. 달리 말하면, 제1 디스플레이 리스트(DL1')는 텍스쳐 패치 디스크립터를 기준으로 정렬된 리스트에 해당한다.
예컨대, 제1 텍스쳐 패치 디스크립터 인덱스(pointer TP Descriptor0)는 제1 위치-속성 맵(position attribute map0)에 포함된 각 새로운 프리미티브들(P0,P1,P4,P5)의 속성 정보 인덱스들(pointer PA0, pointer PA1, pointer PA4, pointer PA5)과 타일별로 각각 매칭되어 있다.
도 14는 본 발명의 실시예에 따른 그래픽 프로세싱 유닛의 동작 방법을 나타내는 흐름도이다. 도 15는 도 14에 도시된 제2 디스플레이 리스트를 생성하는 단계를 상세히 나타내는 흐름도이다.
도 1 내지 도 15를 참조하면, 지오메트리 프로세서(110)는 입력 데이터(DATA)를 입력받아 복수의 새로운 프리미티브들을 생성하고 상기 복수의 새로운 프리미티브들 각각에 대한 위치 정보, 속성 정보 및 텍스쳐 패치 디스크립터를 생성할 수 있다. 지오메트리 프로세서(110)는 상기 위치 정보, 상기 속성 정보 및 상기 텍스쳐 패치 디스크립터 각각이 메모리(300)상에 저장된 위치에 대한 정보인 위치 정보 인덱스, 속성 정보 인덱스 및 텍스쳐 패치 디스크립터 인덱스를 포함하는 제1 디스플레이 리스트(DL1)를 생성할 수 있다(S100).
텍스쳐 패치 프로세서(140)는 제1 디스플레이 리스트(DL1)를 상기 텍스쳐 패치 디스크립터 인덱스를 기준으로 재정렬하여 제2 디스플레이 리스트(DL2)를 생성할 수 있다(S110).
렌더링 프로세서(180)는 제2 디스플레이 리스트(DL2)를 기초로 상기 복수의 새로운 프리미티브들에 대한 렌더링을 수행하여 픽셀 데이터(pixel data)를 생성할 수 있다(S120).
상기 S110 단계는 다음의 S112 내지 S116 단계를 포함할 수 있다.
깊이 테스터(142-1)는 제1 디스플레이 리스트(DL1)에 포함된 복수의 새로운 프리미티브들 각각의 위치 정보 인덱스를 기초로 상기 복수의 새로운 프리미티브들 중 보이지 않는 프리미티브(invisible primitive)를 제거할 수 있다(S112).
위치-속성 맵 제네레이터(144-1)는 보이지 않는 프리미티브(invisible primitive)가 제거된 제1 디스플레이 리스트(DL1)를 기초로 텍스쳐 패치 디스크립터에 대응되는 복수의 새로운 프리미티브들 각각의 위치 정보 인덱스와 속성 정보 인덱스를 포함하는 위치-속성 맵을 생성할 수 있다(S114).
디스플레이 리스트 제네레이터(146-1)는 상기 위치-속성 맵을 기초로 텍스쳐 패치 디스크립터를 기준으로 정렬된 제2 디스플레이 리스트(DL2)를 생성할 수 있다(S116).
본 발명은 또한 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다.
컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피 디스크, 광 데이터 저장장치 등이 있으며, 또한 본 발명에 따른 객체 정보 추정 방법을 수행하기 위한 프로그램 코드는 캐리어 웨이브(예를 들어, 인터넷을 통한 전송)의 형태로 전송될 수도 있다.
또한 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다. 그리고 본 발명을 구현하기 위한 기능적인(functional) 프로그램, 코드 및 코드 세그먼트들은 본 발명이 속하는 기술분야의 프로그래머들에 의해 용이하게 추론될 수 있다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
그래픽 프로세싱 시스템(10) 디스플레이(200)
데이터 처리 장치(50) 메모리(300)
CPU(60) 지오메트리 프로세서(110)
RAM(80) 텍스쳐 패치 프로세서(140)
GPU(100) 렌더링 프로세서(180)

Claims (20)

  1. 복수의 새로운 프리미티브들(primitives) 각각의 위치 정보 인덱스, 속성 정보 인덱스 및 텍스쳐 패치 디스크립터 인덱스를 포함하는 제1 디스플레이 리스트를 생성하는 단계;
    상기 제1 디스플레이 리스트를 상기 텍스쳐 패치 디스크립터 인덱스를 기준으로 재정렬하여 제2 디스플레이 리스트를 생성하는 단계; 및
    상기 제2 디스플레이 리스트를 기초로 상기 복수의 새로운 프리미티브들에 대한 렌더링(rendering)을 수행하는 단계를 포함하는 그래픽 프로세싱 유닛의 동작 방법.
  2. 제1항에 있어서,
    상기 제2 디스플레이 리스트를 생성하는 단계는
    상기 제1 디스플레이 리스트를 기초로 상기 텍스쳐 패치 디스크립터 인덱스에 대응되는 상기 복수의 새로운 프리미티브들 각각의 위치 정보 인덱스와 속성 정보 인덱스를 포함하는 위치-속성 맵(position-attribute map)을 생성하는 단계; 및
    상기 위치-속성 맵을 기초로 상기 텍스쳐 패치 디스크립터 인덱스를 기준으로 정렬된 상기 제2 디스플레이 리스트를 생성하는 단계를 포함하는 그래픽 프로세싱 유닛의 동작 방법.
  3. 제2항에 있어서,
    상기 제2 디스플레이 리스트를 생성하는 단계는
    상기 제1 디스플레이 리스트에 포함된 상기 위치 정보 인덱스를 기초로 상기 복수의 새로운 프리미티브들 중 보이지 않는 프리미티브(invisible primitive)를 제거하는 단계를 더 포함하는 그래픽 프로세싱 유닛의 동작 방법.
  4. 제2항에 있어서,
    상기 위치-속성 맵은 상기 복수의 새로운 프리미티브들 중 일부에 대한 상기 제1 디스플레이 리스트를 기초로 생성되는 그래픽 프로세싱 유닛의 동작 방법.
  5. 제2항에 있어서,
    상기 위치-속성 맵은 상기 복수의 새로운 프리미티브들 전부에 대한 상기 제1 디스플레이 리스트를 기초로 생성되는 그래픽 프로세싱 유닛의 동작 방법.
  6. 제1항에 있어서,
    상기 제1 디스플레이 리스트는 복수의 픽셀들을 포함하는 타일들의 타일 인덱스를 기준으로 정렬된 그래픽 프로세싱 유닛의 동작 방법.
  7. 제1항에 있어서,
    상기 텍스쳐 패치 디스크립터 인덱스는 상기 텍스쳐 패치 디스크립터 인덱스에 대응되는 상기 복수의 새로운 프리미티브들 각각을 렌더링할 때 필요한 텍스쳐들을 포인팅하는 그래픽 프로세싱 유닛의 동작 방법.
  8. 제7항에 있어서,
    상기 필요한 텍스쳐들에 대응하는 메모리 용량은 텍스쳐 캐시의 메모리 용량에 따라 결정되는 그래픽 프로세싱 유닛의 동작 방법.
  9. 복수의 새로운 프리미티브들(primitives) 각각의 위치 정보 인덱스, 속성 정보 인덱스 및 텍스쳐 패치 디스크립터 인덱스를 포함하는 제1 디스플레이 리스트를 생성하는 지오메트리 프로세서;
    상기 제1 디스플레이 리스트를 상기 텍스쳐 패치 디스크립터 인덱스를 기준으로 재정렬하여 제2 디스플레이 리스트를 생성하는 텍스쳐 패치 프로세서; 및
    상기 제2 디스플레이 리스트를 기초로 상기 복수의 새로운 프리미티브들에 대한 렌더링(rendering)을 수행하는 렌더링 프로세서를 포함하는 그래픽 프로세싱 유닛.
  10. 제9항에 있어서,
    상기 텍스쳐 패치 프로세서는
    상기 제1 디스플레이 리스트를 기초로 상기 텍스쳐 패치 디스크립터 인덱스에 대응되는 상기 복수의 새로운 프리미티브들 각각의 위치 정보 인덱스와 속성 정보 인덱스를 포함하는 위치-속성 맵(position-attribute map)을 생성하는 위치-속성 맵 제네레이터; 및
    상기 위치-속성 맵을 기초로 상기 텍스쳐 패치 디스크립터 인덱스를 기준으로 정렬된 상기 제2 디스플레이 리스트를 생성하는 디스플레이 리스트 제네레이터를 포함하는 그래픽 프로세싱 유닛.
  11. 제10항에 있어서,
    상기 텍스쳐 패치 프로세서는
    상기 제1 디스플레이 리스트에 포함된 상기 위치 정보 인덱스를 기초로 상기 복수의 새로운 프리미티브들 중 보이지 않는 프리미티브(invisible primitive)를 제거하는 깊이 테스터를 더 포함하는 그래픽 프로세싱 유닛.
  12. 제10항에 있어서,
    상기 텍스쳐 패치 프로세서는 상기 위치-속성 맵을 저장하는 위치-속성 맵 버퍼를 더 포함하고,
    상기 위치-속성 맵은 상기 복수의 새로운 프리미티브들 중 일부에 대한 상기 제1 디스플레이 리스트를 기초로 생성되는 그래픽 프로세싱 유닛.
  13. 제10항에 있어서,
    상기 위치-속성 맵을 저장하는 위치-속성 맵 버퍼는 상기 텍스쳐 패치 프로세서의 외부에 위치하고,
    상기 위치-속성 맵은 상기 복수의 새로운 프리미티브들 전부에 대한 상기 제1 디스플레이 리스트를 기초로 생성되는 그래픽 프로세싱 유닛.
  14. 제9항에 있어서,
    상기 제1 디스플레이 리스트는 복수의 픽셀들을 포함하는 타일들의 타일 인덱스를 기준으로 정렬된 그래픽 프로세싱 유닛.
  15. 제9항에 있어서,
    상기 텍스쳐 패치 디스크립터 인덱스는 상기 텍스쳐 패치 디스크립터 인덱스에 대응되는 상기 복수의 새로운 프리미티브들 각각을 렌더링할 때 필요한 텍스쳐들을 포인팅하는 그래픽 프로세싱 유닛.
  16. 제15항에 있어서,
    상기 렌더링 프로세서는 상기 필요한 텍스쳐들을 버퍼링하는 텍스쳐 캐시를 포함하고,
    상기 필요한 텍스쳐들에 대응하는 메모리 용량은 상기 텍스쳐 캐시의 메모리 용량에 따라 결정되는 그래픽 프로세싱 유닛.
  17. 제9항에 있어서,
    상기 지오메트리 프로세서는
    상기 새로운 프리미티브들 각각에 대응되는 텍스쳐 패치를 생성하고, 상기 텍스쳐 패치에 포함되는 텍셀들이 저장되는 위치에 대한 위치 정보인 텍스쳐 패치 디스크립터를 생성하는 텍스쳐 패치 디스크립터 제네레이터; 및
    상기 텍스쳐 패치 디스크립터를 기초로 상기 제1 디스플레이 리스트를 생성하는 타일러를 포함하는 그래픽 프로세싱 유닛.
  18. 제9항에 있어서,
    상기 렌더링 프로세서는
    상기 제2 디스플레이 리스트를 기초로 상기 복수의 새로운 프리미티브들을 복수의 픽셀들로 변환하는 래스터 라이저; 및
    상기 복수의 픽셀들에 대해 텍스쳐 매핑(texture mapping)을 수행하는 픽셀 세이더를 포함하는 그래픽 프로세싱 유닛.
  19. 복수의 새로운 프리미티브들 각각을 렌더링할 때 필요한 텍스쳐들을 포인팅하는 텍스쳐 패치 디스크립터 인덱스를 포함하는 제1 디스플레이 리스트를 생성하는 지오메트리 프로세서;
    상기 제1 디스플레이 리스트를 상기 텍스쳐 패치 디스크립터 인덱스를 기준으로 재정렬된 제2 디스플레이 리스트를 생성하는 텍스쳐 패치 프로세서; 및
    상기 제2 디스플레이 리스트를 기초로 상기 복수의 새로운 프리미티브들에 대한 렌더링을 수행하는 렌더링 프로세서를 포함하는 그래픽 프로세싱 유닛.
  20. 복수의 버텍스 각각의 위치 정보와 속성 정보를 포함하는 버텍스 데이터와 픽셀 데이터를 저장하는 메모리; 및
    상기 버텍스 데이터를 처리하여 상기 픽셀 데이터를 생성하는 그래픽 프로세싱 유닛을 포함하며,
    상기 그래픽 프로세싱 유닛은
    상기 버텍스 데이터를 기초로 복수의 새로운 프리미티브들(primitives)을 생성하고, 상기 복수의 새로운 프리미티브들 각각의 위치 정보 인덱스, 속성 정보 인덱스 및 텍스쳐 패치 디스크립터 인덱스를 포함하는 제1 디스플레이 리스트를 생성하는 지오메트리 프로세서;
    상기 제1 디스플레이 리스트를 상기 텍스쳐 패치 디스크립터 인덱스를 기준으로 재정렬하여 제2 디스플레이 리스트를 생성하는 텍스쳐 패치 프로세서; 및
    상기 제2 디스플레이 리스트를 기초로 상기 복수의 새로운 프리미티브들에 대한 렌더링(rendering)을 수행하여 픽셀 데이터를 생성하는 렌더링 프로세서를 포함하는 그래픽 프로세싱 시스템.
KR1020130096117A 2013-08-13 2013-08-13 그래픽 프로세싱 유닛, 이를 포함하는 그래픽 프로세싱 시스템 및 이의 동작 방법 KR102066659B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130096117A KR102066659B1 (ko) 2013-08-13 2013-08-13 그래픽 프로세싱 유닛, 이를 포함하는 그래픽 프로세싱 시스템 및 이의 동작 방법
US14/456,467 US9576396B2 (en) 2013-08-13 2014-08-11 Graphics processing unit, graphics processing system including the same, and method of operating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130096117A KR102066659B1 (ko) 2013-08-13 2013-08-13 그래픽 프로세싱 유닛, 이를 포함하는 그래픽 프로세싱 시스템 및 이의 동작 방법

Publications (2)

Publication Number Publication Date
KR20150019358A KR20150019358A (ko) 2015-02-25
KR102066659B1 true KR102066659B1 (ko) 2020-01-15

Family

ID=52466530

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130096117A KR102066659B1 (ko) 2013-08-13 2013-08-13 그래픽 프로세싱 유닛, 이를 포함하는 그래픽 프로세싱 시스템 및 이의 동작 방법

Country Status (2)

Country Link
US (1) US9576396B2 (ko)
KR (1) KR102066659B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10210592B2 (en) * 2014-03-30 2019-02-19 Teoco Ltd. System, method, and computer program product for efficient aggregation of data records of big data
GB2524121B (en) 2014-06-17 2016-03-02 Imagination Tech Ltd Assigning primitives to tiles in a graphics processing system
KR102651126B1 (ko) 2016-11-28 2024-03-26 삼성전자주식회사 그래픽 프로세싱 장치 및 그래픽스 파이프라인에서 텍스처를 처리하는 방법
CN109529342B (zh) * 2018-11-27 2022-03-04 北京像素软件科技股份有限公司 一种数据渲染方法及装置
CN109603155B (zh) * 2018-11-29 2019-12-27 网易（杭州）网络有限公司 合并贴图的获取方法、装置、存储介质、处理器及终端
GB2591803B (en) 2020-02-07 2022-02-23 Imagination Tech Ltd Graphics processing method and system for rendering items of geometry based on their size
GB2591802B (en) 2020-02-07 2022-03-23 Imagination Tech Ltd Graphics processing method and system for rendering items of geometry based on their size
CN116385253A (zh) * 2023-01-06 2023-07-04 格兰菲智能科技有限公司 图元绘制方法、装置、计算机设备和存储介质

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090128551A1 (en) 2003-11-19 2009-05-21 Reuven Bakalash Multi-pass method of generating an image frame of a 3D scene using an object-division based parallel graphics rendering process

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9501832D0 (en) 1995-01-31 1995-03-22 Videologic Ltd Texturing and shading of 3-d images
US5864342A (en) * 1995-08-04 1999-01-26 Microsoft Corporation Method and system for rendering graphical objects to image chunks
US6525737B1 (en) * 1998-08-20 2003-02-25 Apple Computer, Inc. Graphics processor with pipeline state storage and retrieval
GB2343601B (en) 1998-11-06 2002-11-27 Videologic Ltd Shading and texturing 3-dimensional computer generated images
JP2002366968A (ja) 2001-06-05 2002-12-20 Toshiba Corp 画像描画装置
JP4031013B2 (ja) 2005-12-08 2008-01-09 株式会社ディジタルメディアプロフェッショナル テキスチャーマッピング回路
JP4487959B2 (ja) 2006-03-17 2010-06-23 ソニー株式会社 画像処理装置および画像処理方法、並びにプログラム
KR100806345B1 (ko) 2007-01-05 2008-03-03 삼성전자주식회사 3차원 그래픽 가속기 그리고 텍스쳐 데이터 독출 방법
KR20080064528A (ko) 2007-01-05 2008-07-09 삼성전자주식회사 3차원 그래픽 가속기 그리고 텍스쳐 데이터 패치 방법
KR101349171B1 (ko) 2007-01-17 2014-01-09 삼성전자주식회사 3차원 그래픽 가속기 및 그것의 픽셀 분배 방법
US8203564B2 (en) 2007-02-16 2012-06-19 Qualcomm Incorporated Efficient 2-D and 3-D graphics processing
JP5004650B2 (ja) 2007-05-09 2012-08-22 株式会社ソニー・コンピュータエンタテインメント グラフィックスプロセッサ、描画処理装置および描画処理方法
US7999819B2 (en) 2007-11-20 2011-08-16 Via Technologies, Inc. Systems and methods for managing texture descriptors in a shared texture engine
US8253730B1 (en) * 2008-08-29 2012-08-28 Adobe Systems Incorporated System and method for construction of data structures for ray tracing using bounding hierarchies
JP2011044077A (ja) 2009-08-24 2011-03-03 Fujitsu Ltd 画像処理装置
JP4756107B1 (ja) 2011-02-09 2011-08-24 株式会社ディジタルメディアプロフェッショナル グラフィックス処理装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090128551A1 (en) 2003-11-19 2009-05-21 Reuven Bakalash Multi-pass method of generating an image frame of a 3D scene using an object-division based parallel graphics rendering process

Also Published As

Publication number Publication date
KR20150019358A (ko) 2015-02-25
US20150049107A1 (en) 2015-02-19
US9576396B2 (en) 2017-02-21

Similar Documents

Publication Publication Date Title
KR102066659B1 (ko) 그래픽 프로세싱 유닛, 이를 포함하는 그래픽 프로세싱 시스템 및 이의 동작 방법
US9665980B2 (en) Graphics processing unit, method of operating the same, and devices including the same
US20150170406A1 (en) Graphic processing unit, system-on-chip including graphic processing unit, and graphic processing system including graphic processing unit
JP5866457B2 (ja) オーバドロー・トラッカを用いたグラフィック処理におけるダイレクト・レンダリングとビニングとの切替
US9569862B2 (en) Bandwidth reduction using texture lookup by adaptive shading
TWI281639B (en) Method for managing state variables for rendering primitives, apparatus for rendering a scene including primitives, and machine readable medium
US10019802B2 (en) Graphics processing unit
US10140677B2 (en) Graphics processing unit and device employing tessellation decision
KR102651126B1 (ko) 그래픽 프로세싱 장치 및 그래픽스 파이프라인에서 텍스처를 처리하는 방법
US9811940B2 (en) Bandwidth reduction using vertex shader
US9779547B2 (en) Tessellation method for assigning a tessellation factor per point and device performing the method
US20160104458A1 (en) Graphics processing unit for adjusting level-of-detail, method of operating the same, and devices including the same
GB2478626A (en) Index-based shared patch edge processing
US9552618B2 (en) Method for domain shading, and devices operating the same
US20160071317A1 (en) Graphics processing unit (gpu) including subdivider and device including the gpu
KR20130045450A (ko) 그래픽 프로세싱 유닛, 이를 포함하는 장치들, 및 이의 동작 방법
KR102053351B1 (ko) 테셀레이션 데이터 생성 방법과 상기 방법을 수행할 수 있는 장치들
US9582935B2 (en) Tessellation device including cache, method thereof, and system including the tessellation device
US10089708B2 (en) Constant multiplication with texture unit of graphics processing unit
WO2023241210A1 (zh) 虚拟场景的渲染方法、装置、设备及存储介质

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant