JP2004096965A

JP2004096965A - Switching power supply

Info

Publication number: JP2004096965A
Application number: JP2002258465A
Authority: JP
Inventors: Eiji Takegami; 竹上　栄治
Original assignee: TDK Lambda Corp
Current assignee: TDK Lambda Corp
Priority date: 2002-09-04
Filing date: 2002-09-04
Publication date: 2004-03-25
Anticipated expiration: 2022-09-04
Also published as: JP4214293B2

Abstract

PROBLEM TO BE SOLVED: To provide a switching power supply that does not cause an excessive current/voltage stress to be applied to a commutation switching element even with the intermittent supply of a driving signal to a main switching element. SOLUTION: When parallel operations by a plurality of power supplies are performed, the power supply that has a low output voltage Vo performs intermittent oscillations for widening the interval of pulse drive signals supplied to the main switching element Qm. In this instance, an on-pulse generating circuit 22 limits the interval of on-pulse signals that are supplied to a switching element Q3 in such a way that the interval does not exceed a certain period of time or longer. Therefore, it is possible to prevent a harmful effect that is caused by keeping the commutation switching element Qfr switched on for a long time, that is, the occurrence of the excessive current/voltage stress to the commutation switching element Qfr. COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、ＭＯＳ型ＦＥＴからなる整流スイッチ素子と転流スイッチ素子とを備えた同期整流回路を、トランスの二次側に接続したスイッチング電源装置に関する。
【０００２】
【従来の技術】
一般に、主スイッチング素子に同期して、ＭＯＳ型ＦＥＴからなる整流スイッチ素子と転流スイッチ素子を交互にオン，オフさせる同期整流方式のスイッチング電源装置が、例えば特許文献１や特許文献２などに開示されている。
【０００３】
図４は、同期整流方式のフォワード型スイッチング電源装置の回路図である。同図において、１は所定の直流入力電圧Ｖｉを供給する入力電圧源、Ｔ１は一次側（入力側）と二次側（出力側）とを絶縁するトランスで、このトランスＴ１の一次巻線Ｔと主スイッチング素子Ｑｍとによる直列回路が直流電源Ｖｉの両端間に接続される。主スイッチング素子Ｑｍは例えばＭＯＳ型ＦＥＴからなり、内蔵するボディダイオードＤｍおよび寄生キャパシタンスＣｍが、そのドレイン・ソース間に並列接続される。そして、発振器（ＯＳＣ）２０を備えた制御回路２１の駆動パルス発生回路２２から送り出されるパルス駆動信号によって、主スイッチング素子Ｑｍをスイッチング動作させることにより、トランスＴ１の一次巻線に直流入力電圧Ｖｉが断続的に印加され、一次巻線の巻数ｎ１と二次巻線の巻数ｎ２に比例した電圧が、トランスＴ１の二次巻線に誘起されるようになっている。
【０００４】
一方、２はトランスＴ１の二次巻線に接続される同期整流回路で、これはいずれもＭＯＳ型ＦＥＴからなる整流スイッチ素子Ｑｆｏと転流スイッチ素子Ｑｆｒとにより構成される。より具体的には、主スイッチング素子Ｑｍのオン時に正極性の電圧が発生するトランスＴ１の二次巻線のドット側端子に、整流スイッチ素子Ｑｆｏのゲートが接続され、この整流スイッチ素子Ｑｆｏのドレイン・ソースが、トランスＴ１の二次巻線の非ドット側端子から出力端子４に至るマイナス側出力電圧ライン６に挿入接続される。また、転流スイッチ素子Ｑｆｒのゲートは、後述する放電ドライバ回路７を介して、主スイッチング素子Ｑｍのオフ時に正極性の電圧が発生するトランスＴ１の二次巻線の非ドット側端子に接続されると共に、転流スイッチ素子Ｑｆｒのドレイン・ソースが、トランスＴ１の二次巻線のドット側端子から出力端子３に至るプラス側出力電圧ライン５と、前記マイナス側出力電圧ライン６間に挿入接続される。
【０００５】
なお、整流スイッチ素子Ｑｆｏのドレイン・ソース間には、内蔵するボディダイオードＤｆｏおよび寄生キャパシタンスＣｆｏが並列接続され、さらに転流スイッチ素子Ｑｆｒのドレイン・ソース間にも、内蔵するボディダイオードＤｆｏおよび寄生キャパシタンスＣｆｏが並列接続される。またＣｇｓｆｒは、転流スイッチ素子Ｑｆｒのゲート・ソース間容量である。同期整流回路２の出力側には、周知の出力チョークコイルＬｆおよび出力コンデンサＣｆからなる平滑回路が接続され、この出力コンデンサＣｆの両端間に直流出力電圧Ｖｏを供給するための出力端子３，４が接続される。
【０００６】
転流スイッチ素子Ｑｆｒの放電ドライバ回路７は、トランスＴ１の二次巻線の非ドット側端子にアノードを接続し、転流スイッチ素子Ｑｆｒのゲートにカソードを接続したダイオードＤｇと、前記転流スイッチ素子Ｑｆｒのゲート・ソース間容量Ｃｇｓｆｒを放電させるための放電抵抗Ｒｇｓと、前記主スイッチング素子Ｑｍと同期してオン，オフ動作するスイッチ素子Ｑ３とにより構成される。そして、制御回路２１からのパルス駆動信号が立ち上がって主スイッチング素子Ｑｍがオンし、トランスＴ１の二次巻線のドット側端子に正極性の電圧が誘起されると、整流スイッチ素子Ｑｆｏのゲート電圧が上昇して、整流スイッチ素子Ｑｆｏは主スイッチング素子Ｑｍのオンタイミングに同期してターンオンする一方で、放電ドライバ回路７を構成するダイオードＤｇはオフ状態となり、転流スイッチ素子Ｑｆｒはオフする。これにより、トランスＴ１の二次巻線から出力チョークコイルＬｆを介して、出力端子３，４の両端間に接続される負荷（図示せず）に出力電流が流れ、この出力電流に見合うエネルギーが出力チョークコイルＬｆに蓄えられる。
【０００７】
やがて、パルス駆動信号の立ち下がりに伴ない主スイッチング素子Ｑｍがオフし、トランスＴ１の二次巻線の非ドット側端子に正極性の電圧が発生すると、整流スイッチ素子Ｑｆｏのゲート電圧が下降して、整流スイッチ素子Ｑｆｏはオフする一方で、放電ドライバ回路７を構成するダイオードＤｇはオン状態となり、転流スイッチ素子Ｑｆｒのゲート電圧が上昇して、転流スイッチ素子Ｑｆｒは主スイッチング素子Ｑｍのオフタイミングに同期してターンオンする。これにより、出力チョークコイルＬｆに蓄えられたエネルギーが、転流スイッチ素子Ｑｆｒを介して負荷側に供給される。
【０００８】
そして、再び主スイッチング素子Ｑｍがオンし、トランスＴ１の二次巻線のドット側端子に正極性の電圧が誘起されると、ダイオードＤｇはオフ状態となり、転流スイッチ素子Ｑｆｒのゲート・ソース間容量Ｃｇｓｆｒに蓄積された電荷が、主スイッチング素子Ｑｍと共にターンオンしたスイッチ素子Ｑ３により速やかに放電されるようになっている。
【０００９】
【特許文献１】
特開２０００−２６２０５２号公報
【特許文献２】
特開２０００−３５０４４６号公報
【００１０】
【発明が解決しようとする課題】
このように、上記同期整流方式のスイッチング電源装置では、主スイッチング素子Ｑｍのスイッチングに同期して、整流スイッチ素子Ｑｆｏおよび転流スイッチ素子Ｑｆｒを交互にオンさせることで、ダイオード整流方式よりも遥かに小さな導通損失で、直流出力電圧Ｖｏを負荷に供給することができる。しかし、複数の電源ユニット８Ａ，８Ｂ…から負荷に電力を供給するいわゆる並列運転時には、出力電圧Ｖｏの高い電源ユニット８Ｂから出力電圧Ｖｏの低い電源ユニット８Ａに、電流が流れ続けることによる弊害が発生する。その動作原理を、図５の等価回路と図６における各部の波形図に基づき説明する。
【００１１】
図６において、最上段にある波形は、主スイッチング素子Ｑｍのドレイン・ソース間電圧Ｖｄｓｍで、以下、出力チョークコイルＬｆを流れるチョーク電流ｉＬｆ（出力側に向かう方が正方向），トランスＴ１の励磁インダクタンスＬｐを流れる励磁電流ｉＬｐ，転流スイッチ素子Ｑｆｒのゲート・ソース間電圧Ｖｇｓｆｒ，整流スイッチ素子Ｑｆｏのドレイン・ソース間電圧Ｖｄｓｆｏを示している。また図６の各波形は、図５の等価回路で示す出力電圧Ｖｏの低い方の電源ユニット８Ａに関してのものである。
【００１２】
制御回路２１は、発振器２０から周期的に発生する発振出力を基準信号として、直流出力電圧Ｖｏに応じたパルス導通幅のパルス駆動信号を主スイッチング素子Ｑｍに与えている。ここで、並列運転時において出力電圧Ｖｏの低い方の電源ユニット８Ａは、必要以上の出力電力を出さないように、発振器２０からの発振出力に対して毎回ではなく間欠的にパルス駆動信号を与えるような制御、すなわち間欠発振を行なう。なお、こうした間欠発振は、入力電圧Ｖｉや負荷の急激な変動によって、若しくは電源装置の動作開始時においても、同様に発生する。
【００１３】
制御回路２１が間欠発振動作を行なうと、図５の等価回路に示すように、電源装置すなわちコンバータとしては、次に主スイッチング素子Ｑ１ｍやスイッチ素子Ｑ３にパルス駆動信号が発生するまで一時的な動作停止状態となる。その場合、図６に示すように、主スイッチング素子Ｑｍをオンにするパルス駆動信号が、期間ｔ１において制御回路２１から与えられた後、次の期間ｔ２に移行しても、転流スイッチ素子Ｑｆｒのゲート・ソース間に蓄積された電荷は直ぐには放電されず、転流スイッチ素子Ｑｆｒはオンしたままの状態になる。これにより、出力チョークコイルＬｆは、初めに自身に蓄えられたエネルギーを出力側に放出するため、正方向のチョーク電流ｉＬｆが流れるが、やがて全てのエネルギーを放出すると、今度は他の電源ユニット８Ｂの出力電圧Ｖｏを電源としてエネルギーを蓄積し、負方向に励磁され続ける。その結果、チョーク電流ｉＬｆは負方向に増加し、転流スイッチ素子Ｑｆｒに大きな電流ストレスが加わる（図６のＰ１参照）。
【００１４】
その後、転流スイッチ素子Ｑｆｒのゲート・ソース間に蓄積された電荷が、抵抗Ｒｇｓにより自然放電して、この転流スイッチ素子Ｑｆｒがターンオフすると、図６に示す期間ｔ３に移行し、出力チョークコイルＬｆのリセット電圧により整流スイッチ素子Ｑｆｏのゲート・ソース間電圧が上昇して、この整流スイッチ素子Ｑｆｏがターンオンする。これにより、出力チョークコイルＬｆには、Ｖｉ・ｎ２／ｎ１−Ｖｏなる電圧が正方向に加わって励磁され、前記負方向のチョーク電流ｉＬｆは減少に転じる。なお、この期間ｔ３は、ｉＬｆ＞０となるまで続く。またこの期間ｔ３中は、トランスＴ１の励磁インダクタンスＬｐが励磁され続ける。励磁インダクタンスＬｐが励磁される時間Ｔは、Ｔ＝Ｌｆ・Ｉ_Ｌｆ１／（Ｖｉ・ｎ２／ｎ１−Ｖｏ）となる（但し、Ｉ_Ｌｆ１はチョーク電流ｉＬｆの最小値）。
【００１５】
ここでの最小値Ｉ_Ｌｆ１は負方向に大きな電流値であるので、結果的に励磁インダクタンスＬｐが励磁される時間Ｔも長くなって、励磁インダクタンスＬｐに蓄えられるエネルギーが増大する。そのため、出力チョークコイルＬｆに蓄えられていたエネルギーが一旦全て放出し、ｉＬｆ＞０に達した後の期間ｔ４において、転流スイッチ素子Ｑｆｒのゲート・ソース間および整流スイッチ素子Ｑｆｏのドレイン・ソース間には、励磁インダクタンスＬｐのリセットエネルギーの放出に伴なう過大な電圧ストレスが発生する（図６に示すＰ２およびＰ３を参照）。
【００１６】
このように、主スイッチング素子Ｑｍへのパルス駆動信号の供給を一時的にせよ休止して間欠発振を行なうと、出力端子３，４に接続した外部電源（この場合は、他の電源ユニット８Ｂ）から出力回路である同期整流回路２や出力平滑回路（出力チョークコイルＬｆおよび出力コンデンサＣｆ）に電流が流れ続けて、転流スイッチ素子Ｑｆｒに過大な電流・電圧ストレスが発生すると共に、整流スイッチ素子Ｑｆｏにも過大な電圧ストレスが発生する。
【００１７】
本発明は、上記の課題に着目して成されたものであって、その目的は、主スイッチング素子への駆動信号の供給が間欠的になっても、転流スイッチ素子に過大な電流・電圧ストレスが加わらないスイッチング電源装置を提供することにある。
【００１８】
【課題を解決するための手段】
本発明におけるスイッチング電源装置は、上記目的を達成するために、主スイッチング素子のスイッチングによりトランスの一次巻線に入力電圧を断続的に印加し、前記トランスの二次巻線に発生した電圧を出力回路により整流平滑して出力電圧を取り出すと共に、前記出力回路は、前記主スイッチング素子のオン時にエネルギーを蓄えるチョークコイルと、前記主スイッチング素子のオフ時にターンオンして前記チョークコイルのエネルギーを出力側に送り出すＭＯＳ型ＦＥＴからなる転流スイッチ素子とを少なくとも備えたスイッチング電源装置において、前記転流スイッチ素子のゲート・ソース間に蓄積した電荷を放電させるスイッチ素子と、このスイッチ素子にオンパルス信号を供給する制御手段とを備え、前記制御手段は、前記主スイッチング素子をスイッチングさせる毎に出力するパルス駆動信号の間隔が拡がっても、前記スイッチ素子に供給するオンパルス信号の間隔を一定時間以上に拡げないようにするパルス信号間隔制限手段を備えて構成される。
【００１９】
この場合、例えば複数の電源装置による並列運転を行なっているときに、出力電圧の低い電源装置は、主スイッチング素子に供給する駆動信号の間隔を拡げる間欠発振を行なうようになるが、パルス信号間隔制限手段はスイッチ素子に供給するオンパルス信号の間隔を一定時間以上に拡げないように制限するので、転流スイッチ素子のゲートに蓄積した電荷はパルス信号間隔制限手段により所定のタイミングで強制的に放電され、転流スイッチ素子がターンオフする。したがって、転流スイッチ素子が長時間オンし続けることによる弊害、すなわち転流スイッチ素子に過大な電流・電圧ストレスが発生することを防止できる。
【００２０】
【発明の実施形態】
以下、本発明における好ましい各実施態様について、添付図面を参照して詳細に説明する。なお、上記従来例と同一部分には同一符号を付し、その共通する箇所の説明は重複するため省略する。
【００２１】
図１は、本発明の一実施例を示す回路図である。同図において、本実施例における転流スイッチ素子Ｑｆｒの放電ドライバ回路３１は、転流スイッチ素子Ｑｆｒのゲート・ソース間に蓄積した電荷を放電するために、転流スイッチ素子Ｑｆｒのゲート・ソース間を開閉する例えばＭＯＳ型ＦＥＴからなるスイッチ素子Ｑ３が設けられる。また制御手段に相当する制御回路２１は、発振器２０の基準信号が出力される毎に、一定の導通幅を有するオンパルス信号をスイッチ素子Ｑ３のゲートに供給するオンパルス発生回路２２と、発振器２０からの基準信号より所定時間遅らせて、出力電圧Ｖｏに応じた導通幅のパルス駆動信号を主スイッチング素子Ｑｍのゲートに供給すると共に、出力電圧Ｖｏの低下時には発振器２０の基準信号に対し間欠的に前記パルス駆動信号を発生させる駆動パルス発生回路２３とにより構成される。すなわち、本実施例における制御回路２１は、主スイッチング素子Ｑｍをスイッチングさせるパルス駆動信号が、発振器２０の基準信号タイミングに合わせて発生しない間欠発振となっても、すなわち各パルス駆動信号間の間隔が拡がっても、スイッチ素子Ｑ３に供給するオンパルス信号の間隔を一定時間以上に拡げないようにするパルス信号間隔制限手段を、前記オンパルス発生回路２２に備えている。なお、Ｒｃｆは、出力コンデンサＣｆの等価直列抵抗（ＥＳＲ）である。それ以外の構成は、前記従来例における図４と共通している。
【００２２】
次に、図２における等価回路と図３における各部の波形図に基づいて、上記構成についてその作用を説明する。なお同図において、最上段にある波形は、スイッチ素子Ｑ３のゲート・ソース間電圧Ｖｐ１で、以下、主スイッチング素子Ｑｍのドレイン・ソース間電圧Ｖｄｓｍ，出力チョークコイルＬｆのチョーク電流ｉＬｆ，励磁インダクタンスＬｐを流れる励磁電流ｉＬｐ，転流スイッチ素子Ｑｆｒのゲート・ソース間電圧Ｖｇｓｆｒ，転流スイッチ素子Ｑｆｒのドレイン・ソース間電圧Ｖｄｓｆｒ，整流スイッチ素子Ｑｆｏのドレイン・ソース間電圧Ｖｄｓｆｏをそれぞれ示している。また図３の各波形は、出力電圧Ｖｏの低い方の電源ユニット８Ａに関してのものである。
【００２３】
発振器２０の基準信号よりも所定時間遅れて、駆動パルス発生回路２３からのパルス駆動信号が立ち上がって、主スイッチング素子Ｑｍがターンオンすると、トランスＴ１の二次側では整流スイッチ素子Ｑｆｏのゲート電圧が上昇して、整流スイッチ素子Ｑｆｏは主スイッチング素子Ｑｍのオンタイミングに同期してターンオンする一方で、放電ドライバ回路７を構成するダイオードＤｇはオフ状態となり、転流スイッチ素子Ｑｆｒはオフする。これにより、トランスＴ１の二次巻線から出力チョークコイルＬｆを介して負荷に出力電流が流れ、この出力電流に見合うエネルギーが出力チョークコイルＬｆに蓄えられる。
【００２４】
やがて、パルス駆動信号の立ち下がりに伴ない主スイッチング素子Ｑｍがオフすると、トランスＴ１の二次側では整流スイッチ素子Ｑｆｏのゲート電圧が下降して、この整流スイッチ素子Ｑｆｏはオフする一方で、放電ドライバ回路７を構成するダイオードＤｇはオン状態となり、転流スイッチ素子Ｑｆｒのゲート電圧が上昇して、転流スイッチ素子Ｑｆｒは主スイッチング素子Ｑｍのオフタイミングに同期してターンオンする。これにより、出力チョークコイルＬｆに蓄えられたエネルギーが、転流スイッチ素子Ｑｆｒを介して負荷側に供給される。
【００２５】
その後、発振器２０にて次の基準信号が発生すると、制御回路２１のオンパルス発生回路２２は、基準信号の発生タイミングに合せてスイッチ素子Ｑ３のゲートにオンパルス信号を供給し、主スイッチング素子Ｑｍへのパルス駆動信号を立ち上げる前に、このスイッチ素子Ｑ３をターンオンさせ、転流スイッチ素子Ｑｆｒのゲート・ソース間を短絡する。これにより、主スイッチング素子Ｑｍがターンオンする直前に、転流スイッチ素子Ｑｆｒのゲート・ソース間に蓄積された電荷を速やかに放電し、かつ転流スイッチ素子Ｑｆｒをターンオフさせることができる。駆動パルス発生回路２２により、主スイッチング素子Ｑｍへのパルス駆動信号の供給を、転流スイッチ素子Ｑｆｒのターンオフタイミングよりも意図的に遅らせる理由は、主スイッチング素子Ｑｍと転流スイッチ素子Ｑｆｒが同時にオンして、転流スイッチ素子Ｑｆｒに貫通電流が流れることを確実に防止するためである。
【００２６】
ところで、他の電源ユニット８Ｂと並列運転を行なっている出力電圧Ｖｏの低い電源ユニット８Ａが間欠発振を行なっている場合、駆動パルス発生回路２２からのパルス駆動信号は、発振器２０の基準信号タイミングに対し毎回ではなく、何回かに一度だけ発生するようになる。このときの等価回路は図２に示すようになり、図３の状態１に示すように、主スイッチング素子Ｑｍがターンオフすると、放電ドライバ回路７を構成するダイオードＤｇを介して、トランスＴ１の二次巻線に発生するリセット電圧が転流スイッチ素子Ｑｆｒのゲートに印加され、この転流スイッチ素子Ｑｆｒがターンオンする。すると出力チョークコイルＬｆは、初めに自身に蓄えられたエネルギーを出力側に放出するため、正方向のチョーク電流ｉＬｆが流れるが、やがて全てのエネルギーを放出すると、今度は他の電源ユニット８Ｂの出力電圧Ｖｏを電源としてエネルギーを蓄積し、転流スイッチ素子Ｑｆｒがターンオフするまでは負方向に励磁され続ける。その結果、チョーク電流ｉＬｆは負方向に増加する。因みに、このときのチョーク電流ｉＬｆの値は、チョーク電流ｉＬｆの最大値をＩ_Ｌｆ０とし、他の電源ユニット８Ｂの出力電圧をＶｏとし、時間をｔとすると、ｉＬｆ＝Ｉ_Ｌｆ０−Ｖｏ／Ｌｆ・ｔとなる。
【００２７】
しかし本実施例では、発振器２０から次の基準信号が発生すると、駆動パルス発生回路２３が主スイッチング素子Ｑｍにパルス駆動信号を供給するか否かに拘らず、オンパルス発生回路２２は転流スイッチ素子Ｑｆｒをターンオフさせるためのオンパルス信号をスイッチ素子Ｑ３のゲートに供給する。すなわち状態２に移行して、転流スイッチ素子Ｑｆｒがターンオフすると、出力チョークコイルＬｆのリセット電圧により整流スイッチ素子Ｑｆｏがターンオンし、出力チョークコイルＬｆには、Ｖｉ・ｎ２／ｎ１−Ｖｏなる電圧が正方向に加わって励磁され、前記負方向のチョーク電流ｉＬｆは減少に転じる。それと共に、トランスＴ１の励磁インダクタンスＬｐも直流入力電圧Ｖｉにより励磁される。この状態は、ｉＬｆ・ｎ２／ｎ１＞＞ｉＬｐであると仮定すると、ｉＬｆ＞０となるまで続く。また、チョーク電流ｉＬｆの値は、このチョーク電流ｉＬｆの最大値をＩ_Ｌｆ１とすると、ｉＬｆ＝Ｉ_Ｌｆ１＋（Ｖｉ・ｎ２／ｎ１−Ｖｏ）／Ｌｆ・ｔとなる。
【００２８】
やがて、チョーク電流ｉＬｆがゼロに戻ると（Ｌｆ＞０）に戻ると、励磁インダクタンスＬｐに蓄積されたエネルギーによりトランスＴ１の二次巻線に再びリセット電圧が発生し、図３の状態１に戻る。上述したように、状態２では出力チョークコイルＬｆを流れる負方向のチョーク電流ｉＬｆがゼロにリセットされ、かつ状態２の最終的なチョーク電流ｉＬｆの値が、状態１のチョーク電流ｉＬｆの初期値となるため、チョーク電流ｉＬｆの最大値Ｉ_Ｌｆ０はゼロを越えたものとなる（Ｉ_Ｌｆ０＞０）。したがって、状態１から状態２に移行する際の、負方向に流れるチョーク電流ｉＬｆの最大値は、Ｉ_Ｌｆ０がゼロとして考えた場合でも、−Ｖｏ／Ｌｆ・ｔに制限され、転流スイッチ素子Ｑｆｒに過大な電流・電圧ストレスが発生しなくなると共に、整流スイッチ素子Ｑｆｏにも過大な電圧ストレスが発生しなくなる。
【００２９】
以上のように本実施例では、主スイッチング素子ＱｍのスイッチングによりトランスＴ１の一次巻線に入力電圧Ｖｉを断続的に印加し、トランスＴ１の二次巻線に発生した電圧を出力回路（同期整流回路２，出力チョークコイルＬｆ，出力コンデンサＣｆ）により整流平滑して出力電圧Ｖｏを取り出すと共に、出力回路は、主スイッチング素子Ｑｍのオン時にエネルギーを蓄えるチョークコイルとしての出力チョークコイルＬｆと、主スイッチング素子Ｑｍのオフ時にターンオンして、出力チョークコイルＬｆのエネルギーを出力側に送り出すＭＯＳ型ＦＥＴからなる転流スイッチ素子Ｑｆｒとを少なくとも備えたスイッチング電源装置において、転流スイッチ素子Ｑｆｒのゲート・ソース間に蓄積した電荷を放電させるスイッチ素子Ｑ３と、このスイッチ素子Ｑ３にオンパルス信号を供給する制御手段としての制御回路２１を備え、この制御回路２１は、主スイッチング素子Ｑｍをスイッチングさせる毎に出力するパルス駆動信号の間隔が拡がっても、スイッチ素子Ｑ３に供給するオンパルス信号の間隔を一定時間以上に拡げないようにするパルス信号間隔制限手段に相当するオンパルス発生回路２２を備えている。
【００３０】
この場合、例えば複数の電源装置による並列運転を行なっているときに、出力電圧Ｖｏの低い電源装置は、主スイッチング素子Ｑｍに供給するパルス駆動信号の間隔を拡げる間欠発振を行なうようになるが、オンパルス発生回路２２はスイッチ素子Ｑ３に供給するオンパルス信号の間隔を一定時間以上に拡げないように制限するので、転流スイッチ素子Ｑｆｒのゲートに蓄積した電荷はオンパルス発生回路２２により所定のタイミングで強制的に放電され、転流スイッチ素子Ｑｆｒもターンオフする。したがって、転流スイッチ素子Ｑｆｒが長時間オンし続けることによる弊害、すなわち転流スイッチ素子Ｑｆｒに過大な電流・電圧ストレスが発生することを防止できると共に、整流スイッチ素子Ｑｆｏに過大な電圧ストレスが発生することも同時に防止できる。また本実施例における回路は、入力電圧Ｖｉや負荷の急激な変動によって、若しくは電源装置の動作開始時において生じる間欠発振に対しても、同様に過大な電圧ストレスの発生を防止できる。
【００３１】
また本実施例におけるオンパルス発生回路２２は、本来主スイッチング素子Ｑｍのパルス駆動信号の基準信号となる発振器２０を利用して、この発振器２０からの基準信号が発生する毎に、オンパルス信号をスイッチ素子Ｑ３に供給するようにしている。そのため、オンパルス信号を生成する専用の発振手段を設けずに、所望の動作をスイッチ素子Ｑ３に対し行わせることが可能になる。
【００３２】
さらに、こうした構成において本実施例では、発振器２０からの基準信号より所定時間遅らせて、出力電圧Ｖｏに応じた導通幅のパルス駆動信号を主スイッチング素子Ｑｍのゲートに供給する駆動パルス発生回路２３を備えている。このように主スイッチング素子Ｑｍに供給するパルス駆動信号の発生タイミングを、オンパルス信号の発生タイミングよりも意図的に遅らせることで、転流スイッチ素子Ｑｆｒに貫通電流が流れることを確実に防止できる。
【００３３】
なお、本発明は上記実施例に限定されるものではなく、種々の変形が可能である。例えば主スイッチング素子６は、実施例におけるＭＯＳ型ＦＥＴに限らず、それ以外の各種のスイッチング素子を利用することができる。また本実施例では、スイッチ素子Ｑ３のみを転流スイッチ素子Ｑｆｒのゲート・ソース間に接続しているが、電流制限用の抵抗とスイッチ素子Ｑ３の直列回路を、転流スイッチ素子Ｑｆｒのゲート・ソース間に接続してもよい。
【００３４】
【発明の効果】
本発明におけるスイッチング電源装置によれば、主スイッチング素子への駆動信号の供給が間欠的になっても、転流スイッチ素子に過大な電流・電圧ストレスが加わらないスイッチング電源装置を提供できる。
【図面の簡単な説明】
【図１】本発明の一実施例を示すスイッチング電源装置の回路図である。
【図２】同上間欠発振時におけるパルス駆動信号が停止している時の等価回路を表わした回路図である。
【図３】同上各部の動作状態を示す波形図である。
【図４】従来例におけるスイッチング電源装置の回路図である。
【図５】従来の間欠発振時におけるパルス駆動信号が停止している時の等価回路を表わした回路図である。
【図６】従来例における各部の動作状態を示す波形図である。
【符号の説明】
２　同期整流回路（出力回路）
２１　制御回路（制御手段）
２２　オンパルス発生回路（パルス信号間隔制限手段）
Ｔ１　トランス
Ｌｆ　出力チョークコイル（出力回路，チョークコイル）
Ｑｆｒ　転流スイッチ素子
Ｑｍ　主スイッチング素子
Ｑ３　スイッチ素子[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a switching power supply device in which a synchronous rectification circuit including a rectification switch element composed of a MOS FET and a commutation switch element is connected to a secondary side of a transformer.
[0002]
[Prior art]
In general, a synchronous rectification type switching power supply device that alternately turns on and off a rectifying switch element and a commutation switch element composed of a MOS FET in synchronization with a main switching element is disclosed in, for example, Patent Documents 1 and 2 and the like. Have been.
[0003]
FIG. 4 is a circuit diagram of a synchronous rectification type forward switching power supply device. In FIG. 1, reference numeral 1 denotes an input voltage source for supplying a predetermined DC input voltage Vi, T1 denotes a transformer for insulating a primary side (input side) and a secondary side (output side), and a primary winding T of the transformer T1. And a main switching element Qm are connected between both ends of the DC power supply Vi. The main switching element Qm is composed of, for example, a MOS FET, and a built-in body diode Dm and a parasitic capacitance Cm are connected in parallel between its drain and source. The main switching element Qm is switched by a pulse drive signal sent from a drive pulse generation circuit 22 of a control circuit 21 having an oscillator (OSC) 20, so that the DC input voltage Vi is applied to the primary winding of the transformer T1. A voltage that is intermittently applied and is proportional to the number of turns n1 of the primary winding and the number of turns n2 of the secondary winding is induced in the secondary winding of the transformer T1.
[0004]
On the other hand, reference numeral 2 denotes a synchronous rectification circuit connected to the secondary winding of the transformer T1, which is composed of a rectification switch element Qfo and a commutation switch element Qfr each composed of a MOS FET. More specifically, the gate of the rectifying switch element Qfo is connected to the dot side terminal of the secondary winding of the transformer T1 which generates a positive voltage when the main switching element Qm is turned on. The source is inserted and connected to the negative output voltage line 6 from the non-dot side terminal of the secondary winding of the transformer T1 to the output terminal 4. Further, the gate of the commutation switch element Qfr is connected to a non-dot side terminal of a secondary winding of the transformer T1 which generates a positive voltage when the main switching element Qm is turned off, via a discharge driver circuit 7 described later. In addition, the drain / source of the commutation switch element Qfr is connected between the plus side output voltage line 5 extending from the dot side terminal of the secondary winding of the transformer T1 to the output terminal 3 and the minus side output voltage line 6. Is done.
[0005]
The built-in body diode Dfo and the parasitic capacitance Cfo are connected in parallel between the drain and source of the rectifying switch element Qfo, and the built-in body diode Dfo and the parasitic capacitance are also connected between the drain and source of the commutation switch element Qfr. Cfo are connected in parallel. Cgsfr is the gate-source capacitance of the commutation switch element Qfr. The output side of the synchronous rectifier circuit 2 is connected to a well-known smoothing circuit including an output choke coil Lf and an output capacitor Cf, and output terminals 3 and 4 for supplying a DC output voltage Vo between both ends of the output capacitor Cf. Is connected.
[0006]
The discharge driver circuit 7 of the commutation switch element Qfr includes a diode Dg having an anode connected to the non-dot side terminal of the secondary winding of the transformer T1 and a cathode connected to the gate of the commutation switch element Qfr; It is composed of a discharge resistor Rgs for discharging the gate-source capacitance Cgsfr of the element Qfr, and a switch element Q3 that turns on and off in synchronization with the main switching element Qm. Then, when the pulse drive signal from the control circuit 21 rises and the main switching element Qm is turned on, and a positive voltage is induced at the dot side terminal of the secondary winding of the transformer T1, the gate voltage of the rectifying switch element Qfo is increased. Rises, the rectifying switch element Qfo turns on in synchronization with the on-timing of the main switching element Qm, while the diode Dg constituting the discharge driver circuit 7 turns off, and the commutation switch element Qfr turns off. As a result, an output current flows from the secondary winding of the transformer T1 to a load (not shown) connected between both ends of the output terminals 3 and 4 via the output choke coil Lf, and energy corresponding to the output current is generated. It is stored in the output choke coil Lf.
[0007]
Eventually, when the main switching element Qm is turned off with the fall of the pulse drive signal and a positive voltage is generated at the non-dot side terminal of the secondary winding of the transformer T1, the gate voltage of the rectifying switch element Qfo decreases. Then, while the rectifying switch element Qfo is turned off, the diode Dg constituting the discharge driver circuit 7 is turned on, the gate voltage of the commutation switch element Qfr rises, and the commutation switch element Qfr is connected to the main switching element Qm. Turn on in synchronization with off timing. As a result, the energy stored in the output choke coil Lf is supplied to the load via the commutation switch element Qfr.
[0008]
Then, when the main switching element Qm is turned on again and a positive voltage is induced at the dot side terminal of the secondary winding of the transformer T1, the diode Dg is turned off, and the gate-source of the commutation switch element Qfr is turned off. The charge accumulated in the capacitor Cgsfr is quickly discharged by the switching element Q3 turned on together with the main switching element Qm.
[0009]
[Patent Document 1]
JP 2000-262052 A [Patent Document 2]
Japanese Patent Application Laid-Open No. 2000-350446
[Problems to be solved by the invention]
As described above, in the switching power supply device of the synchronous rectification method, the rectification switch element Qfo and the commutation switch element Qfr are alternately turned on in synchronization with the switching of the main switching element Qm, thereby far more than the diode rectification method. The DC output voltage Vo can be supplied to the load with a small conduction loss. However, during so-called parallel operation in which power is supplied from a plurality of power supply units 8A, 8B to a load, an adverse effect occurs because current continues to flow from power supply unit 8B having a high output voltage Vo to power supply unit 8A having a low output voltage Vo. I do. The principle of operation will be described with reference to the equivalent circuit of FIG. 5 and the waveform diagrams of each part in FIG.
[0011]
In FIG. 6, the waveform at the top is the drain-source voltage Vdsm of the main switching element Qm. Hereinafter, the choke current iLf flowing through the output choke coil Lf (the direction toward the output side is positive), and the excitation of the transformer T1. It shows the exciting current iLp flowing through the inductance Lp, the gate-source voltage Vgsfr of the commutation switch element Qfr, and the drain-source voltage Vdsfo of the rectifier switch element Qfo. The waveforms in FIG. 6 relate to the power supply unit 8A having the lower output voltage Vo shown in the equivalent circuit in FIG.
[0012]
The control circuit 21 uses the oscillation output periodically generated from the oscillator 20 as a reference signal, and supplies a pulse drive signal having a pulse conduction width corresponding to the DC output voltage Vo to the main switching element Qm. Here, during the parallel operation, the power supply unit 8A with the lower output voltage Vo gives a pulse drive signal intermittently, not every time, to the oscillation output from the oscillator 20 so as not to output more output power than necessary. Such control, that is, intermittent oscillation is performed. It should be noted that such intermittent oscillation also occurs due to a sudden change in the input voltage Vi or the load or at the start of the operation of the power supply device.
[0013]
When the control circuit 21 performs the intermittent oscillation operation, as shown in the equivalent circuit of FIG. 5, the power supply device, that is, the converter temporarily operates until the next pulse drive signal is generated in the main switching element Q1m or the switching element Q3. It will be stopped. In this case, as shown in FIG. 6, even if the pulse drive signal for turning on the main switching element Qm is supplied from the control circuit 21 in the period t1, and then the next period t2 is reached, the commutation switching device Qfr Are not immediately discharged, and the commutation switch element Qfr remains ON. As a result, the output choke coil Lf first releases the energy stored therein to the output side, so that the choke current iLf in the positive direction flows. However, when all the energy is released, the other power supply unit 8B The energy is stored using the output voltage Vo as a power supply, and the excitation is continued in the negative direction. As a result, the choke current iLf increases in the negative direction, and a large current stress is applied to the commutation switch element Qfr (see P1 in FIG. 6).
[0014]
Thereafter, the charge accumulated between the gate and the source of the commutation switch element Qfr is spontaneously discharged by the resistor Rgs, and when the commutation switch element Qfr is turned off, the process proceeds to a period t3 shown in FIG. The voltage between the gate and the source of the rectifying switch element Qfo increases due to the reset voltage of Lf, and the rectifying switch element Qfo is turned on. As a result, a voltage of Vi · n2 / n1-Vo is applied to the output choke coil Lf in the positive direction to be excited, and the choke current iLf in the negative direction starts to decrease. This period t3 continues until iLf> 0. Further, during this period t3, the excitation inductance Lp of the transformer T1 is continuously excited. The time T during which the exciting inductance Lp is excited becomes T = Lf · _ILf1 / (Vi · n2 / n1−Vo) (where _ILf1 is the minimum value of the choke current iLf).
[0015]
Since the minimum value _ILf1 here is a large current value in the negative direction, the time T during which the exciting inductance Lp is excited becomes longer as a result, and the energy stored in the exciting inductance Lp increases. Therefore, during the period t4 after the energy stored in the output choke coil Lf is once released and iLf> 0 is reached, between the gate and source of the commutation switch element Qfr and between the drain and source of the rectification switch element Qfo Causes excessive voltage stress due to the release of the reset energy of the excitation inductance Lp (see P2 and P3 shown in FIG. 6).
[0016]
As described above, when the supply of the pulse drive signal to the main switching element Qm is temporarily stopped even if the intermittent oscillation is performed, the external power supply connected to the output terminals 3 and 4 (in this case, another power supply unit 8B) Current continues to flow through the synchronous rectifier circuit 2 and the output smoothing circuit (the output choke coil Lf and the output capacitor Cf), which are output circuits, to generate excessive current and voltage stress in the commutation switch element Qfr, Excessive voltage stress also occurs in Qfo.
[0017]
SUMMARY OF THE INVENTION The present invention has been made in view of the above-described problems, and has as its object to provide a commutation switch element with an excessive current / voltage even when a drive signal is supplied to a main switching element intermittently. An object of the present invention is to provide a switching power supply device to which no stress is applied.
[0018]
[Means for Solving the Problems]
In order to achieve the above object, a switching power supply device according to the present invention intermittently applies an input voltage to a primary winding of a transformer by switching a main switching element and outputs a voltage generated in a secondary winding of the transformer. A circuit rectifies and smoothes to take out an output voltage, and the output circuit has a choke coil that stores energy when the main switching element is turned on, and turns on when the main switching element is turned off to output energy of the choke coil to the output side. In a switching power supply device including at least a commutation switch element composed of a MOS type FET to send out, a switch element for discharging electric charges accumulated between a gate and a source of the commutation switch element, and an on-pulse signal is supplied to the switch element. Control means, wherein the control means is Even if the interval of the pulse drive signal output every time the switching of the switching element is expanded, the pulse signal interval limiting means is provided to prevent the interval of the on-pulse signal supplied to the switch element from being expanded beyond a certain time. .
[0019]
In this case, for example, when performing parallel operation by a plurality of power supply devices, the power supply device having a low output voltage performs intermittent oscillation to increase the interval between drive signals supplied to the main switching element. Since the limiter limits the interval of the ON pulse signal supplied to the switch element so as not to extend beyond a certain time, the charge accumulated in the gate of the commutation switch element is forcibly discharged at a predetermined timing by the pulse signal interval limiter. The commutation switch element is turned off. Therefore, it is possible to prevent an adverse effect caused by the commutation switch element being kept on for a long time, that is, generation of excessive current / voltage stress in the commutation switch element.
[0020]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. The same parts as those of the above-described conventional example are denoted by the same reference numerals, and the description of the common parts will be omitted because they are duplicated.
[0021]
FIG. 1 is a circuit diagram showing one embodiment of the present invention. In the figure, the discharge driver circuit 31 of the commutation switch element Qfr according to the present embodiment discharges the electric charge accumulated between the gate and source of the commutation switch element Qfr. Is provided with a switch element Q3 made of, for example, a MOS FET. The control circuit 21 corresponding to the control means includes an on-pulse generation circuit 22 for supplying an on-pulse signal having a constant conduction width to the gate of the switch element Q3 every time the reference signal of the oscillator 20 is output, A pulse drive signal having a conduction width corresponding to the output voltage Vo is supplied to the gate of the main switching element Qm with a predetermined time delay from the reference signal, and when the output voltage Vo decreases, the pulse is intermittently interposed with respect to the reference signal of the oscillator 20. A drive pulse generating circuit 23 for generating a drive signal. That is, the control circuit 21 according to the present embodiment determines that the pulse drive signal for switching the main switching element Qm is intermittent oscillation that does not occur in synchronization with the reference signal timing of the oscillator 20, that is, the interval between the pulse drive signals is The on-pulse generation circuit 22 includes a pulse signal interval limiting means for preventing the interval of the on-pulse signal supplied to the switch element Q3 from being expanded beyond a certain time even if it is expanded. Rcf is the equivalent series resistance (ESR) of the output capacitor Cf. Other configurations are common to FIG. 4 in the conventional example.
[0022]
Next, the operation of the above configuration will be described based on the equivalent circuit in FIG. 2 and the waveform diagrams of the respective parts in FIG. In the figure, the waveform at the top is the gate-source voltage Vp1 of the switching element Q3. Hereinafter, the drain-source voltage Vdsm of the main switching element Qm, the choke current iLf of the output choke coil Lf, and the excitation inductance Lp , The gate-source voltage Vgsfr of the commutation switch element Qfr, the drain-source voltage Vdsfr of the commutation switch element Qfr, and the drain-source voltage Vdsfo of the rectification switch element Qfo. Each waveform in FIG. 3 relates to the power supply unit 8A having the lower output voltage Vo.
[0023]
When a pulse drive signal from the drive pulse generation circuit 23 rises with a predetermined time delay from the reference signal of the oscillator 20 and the main switching element Qm is turned on, the gate voltage of the rectifying switch element Qfo increases on the secondary side of the transformer T1. Then, while the rectifying switch element Qfo is turned on in synchronization with the on timing of the main switching element Qm, the diode Dg constituting the discharge driver circuit 7 is turned off, and the commutation switch element Qfr is turned off. As a result, an output current flows from the secondary winding of the transformer T1 to the load via the output choke coil Lf, and energy corresponding to the output current is stored in the output choke coil Lf.
[0024]
Eventually, when the main switching element Qm is turned off in response to the fall of the pulse drive signal, the gate voltage of the rectifying switch element Qfo decreases on the secondary side of the transformer T1, and the rectifying switch element Qfo is turned off while discharging. The diode Dg constituting the driver circuit 7 is turned on, the gate voltage of the commutation switch element Qfr rises, and the commutation switch element Qfr turns on in synchronization with the off timing of the main switching element Qm. As a result, the energy stored in the output choke coil Lf is supplied to the load via the commutation switch element Qfr.
[0025]
Thereafter, when the next reference signal is generated by the oscillator 20, the on-pulse generation circuit 22 of the control circuit 21 supplies the on-pulse signal to the gate of the switch element Q3 in accordance with the generation timing of the reference signal, and the on-pulse signal is supplied to the main switching element Qm. Before the pulse drive signal rises, the switching element Q3 is turned on to short-circuit the gate and source of the commutation switching element Qfr. Thus, immediately before the main switching element Qm is turned on, the charge accumulated between the gate and the source of the commutation switch element Qfr can be quickly discharged, and the commutation switch element Qfr can be turned off. The reason that the drive pulse generation circuit 22 intentionally delays the supply of the pulse drive signal to the main switching element Qm from the turn-off timing of the commutation switch element Qfr is that the main switching element Qm and the commutation switch element Qfr are simultaneously turned on. This is to ensure that a through current does not flow through the commutation switch element Qfr.
[0026]
By the way, when the power supply unit 8 A having a low output voltage Vo performing the parallel operation with the other power supply unit 8 B is performing intermittent oscillation, the pulse drive signal from the drive pulse generation circuit 22 corresponds to the reference signal timing of the oscillator 20. On the other hand, it happens only once every few times instead of every time. The equivalent circuit at this time is as shown in FIG. 2, and as shown in state 1 of FIG. 3, when the main switching element Qm is turned off, the secondary of the transformer T1 via the diode Dg constituting the discharge driver circuit 7 The reset voltage generated in the winding is applied to the gate of the commutation switch element Qfr, and the commutation switch element Qfr is turned on. Then, the output choke coil Lf first releases the energy stored therein to the output side, so that the choke current iLf flows in the positive direction. However, when all the energy is released, the output of the other power supply unit 8B is output. Energy is stored using the voltage Vo as a power supply, and the excitation is continued in the negative direction until the commutation switch element Qfr is turned off. As a result, the choke current iLf increases in the negative direction. Incidentally, the value of the choke current ILF at this time, the maximum value of the choke current ILF and _{I Lf0,} the output voltage of the different power supply unit 8B as Vo, when the time is for _{t, iLf = I Lf0 -Vo /} Lf · t.
[0027]
However, in the present embodiment, when the next reference signal is generated from the oscillator 20, the on-pulse generation circuit 22 is connected to the commutation switch element regardless of whether the drive pulse generation circuit 23 supplies a pulse drive signal to the main switching element Qm. An on-pulse signal for turning off Qfr is supplied to the gate of switch element Q3. That is, when the state shifts to state 2 and the commutation switch element Qfr is turned off, the rectifier switch element Qfo is turned on by the reset voltage of the output choke coil Lf, and a voltage of Vi · n2 / n1-Vo is applied to the output choke coil Lf. The excitation is applied in the positive direction, and the choke current iLf in the negative direction starts to decrease. At the same time, the exciting inductance Lp of the transformer T1 is also excited by the DC input voltage Vi. This state continues until iLf> 0, assuming that iLf · n2 / n1 >> iLp. Further, the value of the choke current iLf is iLf = _ILf1 + ( _Vi.n2 / n1-Vo) _/Lf.t , where _IL is the maximum value of the choke current iLf.
[0028]
Eventually, when the choke current iLf returns to zero (Lf> 0), a reset voltage is again generated in the secondary winding of the transformer T1 by the energy stored in the exciting inductance Lp, and the state returns to the state 1 in FIG. . As described above, in state 2, the negative direction choke current iLf flowing through the output choke coil Lf is reset to zero, and the final value of the state 2 choke current iLf is equal to the initial value of the state 1 choke current iLf. becomes, the maximum value _{I Lf0} choke current iLf becomes that exceeds zero _(I Lf0> 0). Therefore, when shifting from the state 1 to the state 2, the maximum value of the choke current iLf flowing in the negative _direction, even if _{the I Lf0} is considered as zero, is limited to -Vo / Lf · t, commutation switching element Qfr In addition, excessive current / voltage stress does not occur, and excessive voltage stress does not occur in the rectifying switch element Qfo.
[0029]
As described above, in the present embodiment, the input voltage Vi is intermittently applied to the primary winding of the transformer T1 by the switching of the main switching element Qm, and the voltage generated in the secondary winding of the transformer T1 is output to the output circuit (synchronous rectification). Circuit 2, an output choke coil Lf, and an output capacitor Cf). The output voltage Vo is obtained by rectifying and smoothing the output voltage Vo. The output circuit includes an output choke coil Lf as a choke coil for storing energy when the main switching element Qm is turned on, and a main switching element. A switching power supply device comprising at least a commutation switch element Qfr composed of a MOS FET for turning on the element Qm when the element Qm is turned off and transmitting the energy of the output choke coil Lf to the output side, between the gate and the source of the commutation switch element Qfr. A switching element Q3 for discharging the electric charge accumulated in A control circuit 21 is provided as a control means for supplying an on-pulse signal to the switch element Q3. The control circuit 21 controls the switch element Q3 even if the interval of the pulse drive signal output every time the main switching element Qm is switched is widened. Is provided with an on-pulse generation circuit 22 corresponding to a pulse signal interval limiting means for preventing the interval of the on-pulse signal to be supplied to the terminal from being extended beyond a predetermined time.
[0030]
In this case, for example, when performing parallel operation by a plurality of power supply devices, the power supply device having a low output voltage Vo performs intermittent oscillation for increasing the interval of the pulse drive signal supplied to the main switching element Qm. Since the on-pulse generation circuit 22 limits the interval of the on-pulse signal supplied to the switching element Q3 so as not to extend beyond a certain time, the charge accumulated in the gate of the commutation switching element Qfr is forcibly generated at a predetermined timing by the on-pulse generation circuit 22. And the commutation switch element Qfr is also turned off. Therefore, it is possible to prevent an adverse effect due to the commutation switch element Qfr being kept on for a long time, that is, to prevent the commutation switch element Qfr from generating an excessive current and voltage stress, and to generate an excessive voltage stress from the rectifying switch element Qfo. Can also be prevented at the same time. Further, the circuit according to the present embodiment can similarly prevent the occurrence of excessive voltage stress even with intermittent oscillation caused by a sudden change in the input voltage Vi or the load or at the start of the operation of the power supply device.
[0031]
Further, the on-pulse generation circuit 22 in the present embodiment utilizes the oscillator 20 which is originally a reference signal of the pulse drive signal of the main switching element Qm, and switches the on-pulse signal every time a reference signal from the oscillator 20 is generated. Supply to Q3. Therefore, it is possible to cause the switching element Q3 to perform a desired operation without providing a dedicated oscillating means for generating an on-pulse signal.
[0032]
Furthermore, in this embodiment, in this embodiment, the drive pulse generation circuit 23 that supplies a pulse drive signal having a conduction width corresponding to the output voltage Vo to the gate of the main switching element Qm with a predetermined time delay from the reference signal from the oscillator 20 is used. Have. By intentionally delaying the generation timing of the pulse drive signal supplied to the main switching element Qm from the generation timing of the on-pulse signal, it is possible to reliably prevent a through current from flowing through the commutation switching element Qfr.
[0033]
It should be noted that the present invention is not limited to the above embodiment, and various modifications are possible. For example, the main switching element 6 is not limited to the MOS type FET in the embodiment, and various other switching elements can be used. In this embodiment, only the switching element Q3 is connected between the gate and source of the commutation switching element Qfr. However, a series circuit of the current limiting resistor and the switching element Q3 is connected to the gate of the commutation switching element Qfr. It may be connected between sources.
[0034]
【The invention's effect】
ADVANTAGE OF THE INVENTION According to the switching power supply device in this invention, even if supply of a drive signal to a main switching element becomes intermittent, a switching power supply apparatus which does not apply an excessive current and voltage stress to a commutation switching element can be provided.
[Brief description of the drawings]
FIG. 1 is a circuit diagram of a switching power supply device showing one embodiment of the present invention.
FIG. 2 is a circuit diagram showing an equivalent circuit when a pulse drive signal is stopped during the same intermittent oscillation.
FIG. 3 is a waveform chart showing an operation state of each section of the above.
FIG. 4 is a circuit diagram of a conventional switching power supply device.
FIG. 5 is a circuit diagram showing an equivalent circuit when a pulse drive signal is stopped at the time of conventional intermittent oscillation.
FIG. 6 is a waveform diagram showing an operation state of each unit in a conventional example.
[Explanation of symbols]
2 Synchronous rectifier circuit (output circuit)
21 control circuit (control means)
22 On-pulse generation circuit (pulse signal interval limiting means)
T1 transformer Lf output choke coil (output circuit, choke coil)
Qfr Commutation switch element Qm Main switching element Q3 Switch element

Claims

The input voltage is intermittently applied to the primary winding of the transformer by the switching of the main switching element, and the voltage generated in the secondary winding of the transformer is rectified and smoothed by the output circuit to take out the output voltage. A switching circuit comprising at least a choke coil for storing energy when the main switching element is turned on, and a commutation switch element composed of a MOS FET for turning on when the main switching element is turned off and sending the energy of the choke coil to an output side. The power supply device further includes a switch element for discharging electric charges accumulated between a gate and a source of the commutation switch element, and control means for supplying an on-pulse signal to the switch element. The pulse drive signal output every time switching is performed Interval even if spread, switching power supply apparatus characterized by comprising a pulse signal interval limiting means to prevent spread beyond a certain time interval to supply on-pulse signal to the switching element.