【０００１】
【発明の属する技術分野】
本発明は、ＯＦＤＭ方式の伝送装置の受信機側における、伝送路での振幅または位相の変動に対して、振幅及び位相を補正する方法及び装置に関するものである。
【０００２】
【従来の技術】
ＯＦＤＭ方式は、マルチキャリヤ変調方式の無線伝送方式の一種であって、互いに直交する複数本の搬送波にデジタル変調を施した伝送方式である。
送信側から直交した信号を送出しても、伝送路において、１シンボル長の中で振幅や位相が変化すると、受信側では、各搬送波の直交性が保てなくなり、受信側では搬送波同志がお互いに干渉を及ぼしあい、それぞれの搬送波を分離することができなくなり、自分自身の搬送波以外からの干渉はすべて雑音となってしまい、受信信号の品質が劣化する。
ＯＦＤＭ方式の１シンボル長は、同じビットレートのシングルキャリヤ方式に比べて非常に長く、ほぼ搬送波の本数分だけ長くなる。すなわち、搬送波の数が１０００本であるＯＦＤＭ方式の１シンボル長は、同じビットレートのシングルキャリヤ方式の１０００倍にもなる。
【０００３】
【発明が解決しようとする課題】
ＯＦＤＭ方式は、本来、マルチバスフェージングやゴーストに強くて、移動伝送などに強い。しかし、１シンボル長が長いことにより、移動中に伝送する場合には、振幅や位相の変動を受け易く、この伝送路で受けた変動のために受信性能が劣化してしまい、データ伝送に影響をきたしてしまう。
本発明の目的は、ＯＦＤＭ方式の伝送方式における受信側において、各搬送波同士の直交性を保ち性能劣化を抑えるために、受信信号に対して、伝送路で受けた振幅や位相の補正をする方法及び補正回路を提供することにある。
【０００４】
【課題を解決するための手段】
上記の目的を達成するために。本発明の振幅及び位相補正方法は、マルチパスフェージングやゴーストに強くするために、有効シンボル長の一部とまったく同じ信号を付加して、これをガードインターバルとするものである。
このため、１シンボル長の信号で、ガードインターバル信号と、有効シンボル長の中にあるガードインターバル信号と同じ信号とを比較して、伝送路で受けた変動分を検出して、これをフィードバックして補正する。こうすることにより、各搬送波において直交性が保て、性能劣化を抑えることができる。
【０００５】
即ち、本発明の振幅補正方法は、ガードインターバル信号を含んだＯＦＤＭ信号を受信信号として受信する受信機において、受信信号をベースバンド信号に直交復調し、直交復調されたベースバンド信号を有効シンボル長だけ遅延させた信号との第１の除算値を算出し、算出された第１の除算値の実数部の値に基いて受信信号の振幅を制御することによって、ベースバンド信号の振幅の制御を行うことを特徴とする。
【０００６】
また、本発明の振幅補正方法は、ガードインターバル信号を含んだＯＦＤＭ信号を受信信号として受信する受信機において、受信信号をベースバンド信号に直交復調し、直交復調されたベースバンド信号を有効シンボル長だけ遅延させた信号との第１の除算値を算出し、算出された第１の除算値の実数部の値をガードインターバル期間平均して平均値を算出し、算出された平均値に基いて受信信号の振幅を制御し、ベースバンド信号の振幅の制御を行うことを特徴とする。
【０００７】
また、本発明の振幅補正方法は、第１の除算値は複数の段階に分割して算出され、複数の段階に分割されて算出された第１の除算値に基いて受信信号の振幅を制御することによって、ベースバンド信号の振幅の制御を行うことを特徴とする。
【０００８】
また、本発明の振幅及び位相補正方法は、ガードインターバル信号を含んだＯＦＤＭ信号を受信信号として受信する受信機において、受信信号をベースバンド信号に直交復調し、直交復調されたベースバンド信号を有効シンボル長だけ遅延させた信号との第１の除算値を算出し、算出された第１の除算値の実数部の値に基いて受信信号の振幅を制御し、算出された第１の除算値の虚数部の値と第１の除算値の実数部の値との第２の除算値を算出し、算出された第２の除算値の基いて周波数誤差値を算出し、算出された周波数誤差値に基いてベースバンド信号の周波数の制御を行うことを特徴とする。
【０００９】
また、本発明の振幅及び位相補正方法は、ガードインターバル信号を含んだＯＦＤＭ信号を受信信号として受信する受信機において、受信信号をベースバンド信号に直交復調し、直交復調されたベースバンド信号を有効シンボル長だけ遅延させた信号との第１の除算値を算出し、算出された第１の除算値の実数部の値をガードインターバル期間平均して平均値を算出し、算出された平均値に基いて受信信号の振幅を制御し、算出された第１の除算値の虚数部の値と平均値との第２の除算値を算出し、算出された第２の除算値の基いて周波数誤差値を算出し、算出された周波数誤差値に基いてベースバンド信号の周波数の制御を行うことを特徴とする。
【００１０】
また、本発明の振幅及び位相補正方法は、第１の除算値は複数の段階に分割して算出され、複数の段階に分割されて算出された第１の除算値に基いて受信信号の振幅を制御することを特徴とする。
【００１１】
【発明の実施の形態】
図２は、本発明の一実施例の振幅位相補正回路を用いた受信装置の構成の一例を示すブロック図である。帯域制限フィルタ１の出力はＡＤコンバータ２の入力と結合し、ＡＤコンバータ２の出力は乗算器３の入力の１つに結合する。乗算器３の出力は乗算器４と乗算器５の入力の１つに結合する。乗算器４の出力はローパスフィルタ６の入力に結合し、乗算器５の出力はローパスフィルタ７の入力に結合する。ローパスフィルタ６の出力は補正量検出・制御回路１０とシリアル／パラレル変換器１１の入力の１つにそれぞれ結合し、ローパスフィルタ７の出力もまた補正量検出・制御回路１０とシリアル／パラレル変換器１１の入力の１つにそれぞれ結合する。
補正量検出・制御回路１０の出力ａは乗算器３の他の１つの入力に結合し、補正量検出・制御回路１０の出力ｂは搬送波発生器９の入力に結合する。搬送波発生器９の出力はπ／２位相シフター８の入力と乗算器４の他の１つの入力に結合し、π／２位相シフター８の出力は乗算器５の他の１つの入力に結合する。
シリアル／パラレル変換器１１の出力はそれぞれＦＦＴ（ Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ：フーリエ変換）演算器１２のそれぞれの入力に結合し、ＦＦＴ演算器１２のそれぞれの出力は識別器１３のそれぞれの入力に結合する。識別器１３のそれぞれの出力はパラレル／シリアル変換器１４のそれぞれの入力に結合する。
【００１２】
図２に示したように、ＯＦＤＭ信号を受信して、受信データを再生する場合、変調されたＯＦＤＭ信号を受信し、これを帯域制限フィルタ１を通した後ＡＤコンバータ２に出力し、ＡＤコンバータ２は、その信号をデジタル信号に変換して乗算器３に出力する。
そして、受信レベルを調整するために、乗算器３を通し、次に変調されている受信信号の搬送波周波数に等しい正弦波を搬送波発生器９により発生させ、乗算器４により、この信号ｃｏｓωｔを乗算する。一方、搬送波発生器９から出力された信号を位相シフター８により位相をπ／２シフトさせ、信号ｓｉｎωｔとして、乗算器５により乗算する。そして、それぞれ、高調波成分を除去するローパスフィルタ６、７を通すことにより、復調されたベースバンドのＯＦＤＭ信号のＩ成分及びＱ成分が得られる。図２の場合、ローパスフィルタ６の出力がＩ成分、ローパスフィルタ７の出力がＱ成分である。なお、Ｉは同相成分を表し、Ｑは直交成分を表す、いわゆる複素信号として出力される。
そして、この出力をシリアル／パラレル変換器１１により、パラレル信号に変換し、これをＦＦＴ演算器１２により、送信側で逆ＦＦＴ演算された信号をここで再生する。
そして、ＦＦＴ演算器１２の各周波数（搬送波）ごとの出力に対して、識別器１３によりデータの識別を行なった後、パラレル／シリアル変換器１４によって、シリアルデータとして出力する。この出力される信号が、送信側から送信された信号を再生した信号となる。
【００１３】
図３はＯＦＤＭ信号を説明するための図である。
図３に示したように、ＯＦＤＭ信号は、送信データを複数搬送波で変調した有効シンボルと呼ばれる信号（有効シンボル長ＴＧ＝Ａ１＋Ｂ１）の後半のＢ１の部分とまったく同じ信号をガードインターバル（Ｇ）として、Ａ１の前に付加し、これを送信シンボル（送信シンボル長＝Ｂ１＋Ａ１＋Ｂ１）として送出する。次のシンボルについても同様に、Ｂ２の部分とまったく同じ信号をＡ２の前に付加する（送信シンボル長＝Ｂ２＋Ａ２＋Ｂ２）。すべてのシンボルはこのような構成の信号として送出する。
いま、ガードインターバルの信号の或るサンプリング時点の信号Ｂｇ（区間Ｇの信号）を次のように表す。
【数１】
この式（１） は、信号Ｂｇの振幅値がＡ０で、位相がθ０であることを意味する。同様に有効シンボルのガードインターバルと同じ部分の信号Ｂｙ（例えば、有効シンボル長ＴＧのＢ１部分）は、
【数２】
と表すことができる。
【００１４】
伝送路に変動がなければ、受信側において、Ｂｇ ＝ Ｂｙ となるが、変動があった場合には、伝送路の変動の変化分を次の式（３） の計算をすることによって得ることができる。
【数３】
【００１５】
この式の実数部選択を行なうと、次の式（４） に示すようになる。
【数４】
【００１６】
伝送路の変動量が大きくなければ、（θ０−θ１）＜＜ １ であるから、 ｃｏｓ（θ０−θ１）＝１ という近似式を使うことができる。よって、次の式（５） に示すように、
【数５】
となり、変動の振幅差の逆数が得られる。
【００１７】
また、虚数部選択を行なうと、式（６）に示すように表すことができる。
【数６】
【００１８】
伝送路の変動量が大きくなければ、（θ０−θ１）＜＜ １ であるから、 ｓｉｎ（θ０−θ１）＝（θ０−θ１） という近似式が使うことができる。よって、次の式（７） に示すように、表すことができる。
【数７】
【００１９】
さらに、Ｒｅａｌ（Ｒ）との除算を行なうと、式（８） に示すように、
【数８】
となり、変動の位相差が得られる。
【００２０】
上式の内容を実施した例が図１である。図１は、図２の補正量検出・制御回路１０の詳細の構成を示すブロック図である。補正量検出・制御回路１０への入力信号は有効シンボル長遅延回路１０−１の入力と除算器１０−２の除算値の入力と結合している。有効シンボル長遅延回路１０−１の出力は除算器１０−２の被除算値の入力と結合する。除算器１０−２の出力はスイッチ回路１０−３の入力と結合し、スイッチ回路１０−３の出力は実数部選択回路１０−４の入力と虚数部選択回路１０−５の入力とにそれぞれ結合する。実数部選択回路１０−４の出力はスイッチ回路１０−６の入力に結合し、虚数部選択回路１０−５の出力はスイッチ回路１０−７の入力に結合する。スイッチ回路１０−７の出力は除算器１０−１５の被除算値入力に結合し、スイッチ回路１０−６の出力は補正量検出・制御回路１０の出力ａになると共に除算器１０−１５の除算値入力に結合する。除算器１０−１５の出力は周波数変換回路１０−１６の入力に結合し、周波数変換回路１０−１６の出力は補正量検出・制御回路１０の出力ｂになる。
【００２１】
図２のローパスフィルタ６、７から出力されるベースバンド信号実数部をＩ、虚数部をＱとして表すと、複素数表現では、Ｉ＋ｊ・Ｑとなり、これが、図１の補正量検出・制御回路１０に与えられる入力信号である。
【００２２】
図１において、有効シンボル長遅延回路１０−１を通した信号としてＢｇが出力されている時点では、有効シンボル長遅延回路１０−１の入力信号はＢｙである。除算器１０−２により、これらの除算を行ない、その商としてＲ（Ｒ＝Ｂｇ ÷Ｂｙ ）を得る。スイッチ回路１０−３は、ガードインターバル信号が有効シンボル長遅延回路１０−１の出力に現れたときにオン（閉回路）となるように図示されない内部回路によって制御される。そのタイミングでオンすることにより、ガードインターバル信号と有効シンボルの同一信号の除算が行なわれる。また、スイッチ回路１０−６、１０−７のオン／オフ動作もスイッチ回路１０−３と同期している。スイッチ回路１０−３、１０−６、１０−７は、ガードインターバルが有効シンボル長遅延回路１０−１の出力に現れていないときはオフ（開回路）とする。
スイッチ回路１０−３の出力は、スイッチ回路１０−６を通して、出力ａから出力される信号となる。上述のように、この信号は、伝送路の振幅変動差の逆数が得られるので、この値を乗算器３（図２）によって、受信信号に乗算することにより、補正がなされる。
【００２３】
今説明上、伝送路の変動が、図５に示すような直線的にあった場合を想定する（補正前）。変動により、有効シンボル長時間経過したときには、補正がされないと、Δの誤差となる。
それに対して、補正を行なうと、図６に示したように、最大誤差で、±Δ／２となり、有効シンボル期間中の平均では、図５の場合に比べて小さくなる。
図５と図６について、今振幅で説明したが、位相についても同様である。
【００２４】
補正について、その変動分を計算して、乗算器３にフィードバックする時点では、次のシンボルの受信信号になっているが、伝送路の変動がシンボル長に比べてある程度長ければ、つまり、変動が緩やかであれば、補正は充分可能である。
また、スイッチ回路１０−３の出力信号を虚数部選択回路１０−５に入力して、虚数部のみを出力する。スイッチ回路１０−７を通して、除算器１０−１５により、上式の展開で示したように、振幅変動の逆数（Ａ０／Ａ１）で割ることにより、変動の位相差が出力ｂから出力される。
【００２５】
この位相差を、周波数変換器１０−１６が、復調の搬送波発生回路９で発生する搬送波の周波数に対応した周波数誤差に変換して出力ｂから出力する。この出力ｂからの信号（周波数誤差）を搬送波発生器９に出力して、周波数を制御することにより、位相ずれを補正する。
【００２６】
決められた時間、ここでは有効シンボル時間での位相差により、周波数が求められるのは、次の式（９） による。
【数９】
ここで、ＴＧは有効シンボル時間、ｋは搬送波発生器９にて発生する搬送波周波数との関係を合わせるための定数である。周波数変換回路１０−１６では、変動位相差と搬送波周波数との関係が一対一に対応するので、ＲＯＭテーブルにより実現しても良い。
【００２７】
また図４は、図２の補正量検出・制御回路１０の別の構成を示すブロック図である。図１の構成とは、信号が入力される有効シンボル長遅延回路１０−１からスイッチ回路１０−６の入力及びスイッチ回路１０−７の入力まで同じである。
【００２８】
スイッチ回路１０−６の出力は加算器１０−８の１つの入力に結合し、スイッチ回路１０−７の出力は加算器１０−９の１つの入力に結合する。加算器１０−８の出力は乗算器１０−１２の入力とサンプリング長遅延回路１０−１０の入力に結合し、加算器１０−９の出力は乗算器１０−１４の入力とサンプリング長遅延回路１０−１１の入力に結合する。サンプリング長遅延回路１０−１０の出力は加算器１０−８の他の入力に結合し、サンプリング長遅延回路１０−１１の出力は加算器１０−９の他の入力に結合する。乗算器１０−１２の他の入力には“１／Ｎｇ”が入力され、乗算器１０−１２の他の入力も“１／Ｎｇ”が入力される。乗算器１０−１４の出力は除算器１０−１５の被除算値入力に結合し、乗算器１０−１２の出力は補正量検出・制御回路１０の出力ａから出力されると共に除算器１０−１５の除算値入力に結合する。除算器１０−１５の出力は周波数変換回路１０−１６の入力に結合し、周波数変換回路１０−１６の出力は補正量検出・制御回路１０の出力ｂから出力される。
【００２９】
図４の構成は、実数部選択回路１０−４から、スイッチ回路１０−６を通した信号を加算器１０−８とサンプリング長遅延回路１０−１０を用いて、有効シンボル長遅延回路１０−１の出力にガードインターバル信号が出力されている期間、サンプリング毎に積分を行ない、そしてその出力信号を乗算器１０−１２により、係数“１／Ｎｇ”を乗算して、平均化するものである。
ここでＮｇは、ガードインターバル期間のサンプリング数である。
それ以外の回路は、図１の場合と同じである。すなわち、受信信号に雑音などが重畳している場合には、瞬時的な値ではなく、平均化しないと正しい補正ができなくなるためである。
【００３０】
さらに、図８は、本発明の別の実施例の構成を示すブロック図である。図８に示した本発明の別の実施例の補正量検出・制御回路１０は、フィードバックする補正量を有効シンボル期間で一定の値にせずに、変更して、補正誤差を少なくするための構成の一例である。この場合の変動量に対する誤差の関係を図７および図９に示す。
乗算器１０−１２及び１０−１４に一定の係数“１／Ｎｇ”を乗算する替わりに、係数“１／４”、“２／４”、“３／４”．“４／４”と順番に１／４の周期で切替えて入力することにより、図７のように最大誤差を±Δ／４としたものである。
【００３１】
図１０は、本発明の別の実施例の構成を示すブロック図である。図１０は、図８の方法を更に一般化した構成とした補正量検出・制御回路１０であり、その切替え段階を任意に設定できるものである。切替え段階を多くすればそれだけ補正残誤差が少なくなる。すなわち、図１０では、乗算器１０−１２の替わりに乗算器１０−１３を、そして乗算器１０−１４の替わりに乗算器１０−１７を用いる。それらの乗算器１０−１３と１０−１７は、係数“１／４”、“２／４”、“３／４”．“４／４”と順番に１／４の周期で切替えて入力する替わりに、任意の数Ｎ（Ｎは自然数）個の乗算を行う乗算器であって、その係数の切替え周期を１／Ｎとしたものである。これにより、図７のように最大誤差を更に小さくしたものである。
【００３２】
さらに、図４で示した平均化する方法を図８、図１０に示した方式と組み合わせることも勿論可能である。そうすることにより、受信データの信頼性が向上する。
【００３３】
【発明の効果】
以上のようにすることにより、伝送路での変動があっても、これを補正し、受信信号の直交性を補正することにより、キャリア相互間の干渉がなくなって、性能劣化のない良好なデータ伝送が可能となる。
【図面の簡単な説明】
【図１】本発明の一実施例の主要部分ブロック図。
【図２】本発明を用いた受信装置の構成の一例を示すブロック図。
【図３】ＯＦＤＭ信号を説明するための図。
【図４】本発明の一実施例の主要部分ブロック図。
【図５】補正をする前の誤差を説明する図。
【図６】本発明による補正をしたときの誤差を説明する図。
【図７】本発明による補正をしたときの誤差を説明する図。
【図８】本発明の一実施例の主要部分ブロック図。
【図９】本発明による補正をしたときの誤差を説明する図。
【図１０】本発明の一実施例の主要部分ブロック図。
【符号の説明】
１：帯域制限フィルタ、 ２：ＡＤコンバータ、 ３，４，５，１０−１２，１０−１４：乗算器、 ６，７：ローパスフィルタ、 ８：π／２位相シフター、 ９：搬送波発生器、 １０：補正量検出・制御回路、 １０−１：有効シンボル長遅延回路、 １０−２，１０−１５：除算器、 １０−３，１０−６，１０−７：スイッチ回路、 １０−４：実数部選択回路、 １０−５：虚数部選択回路、 １０−８，１０−９：加算器、 １０−１０，１０−１１：サンプリング長遅延回路、 １０−１６：周波数変換回路、 １０−１７：切り換え回路、
１１：シリアル／パラレル変換器、 １２：ＦＦＴ演算器、 １３：識別器、
１４：パラレル／シリアル変換器。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method and apparatus for correcting amplitude and phase with respect to amplitude or phase fluctuations in a transmission path on the receiver side of an OFDM transmission apparatus.
[0002]
[Prior art]
The OFDM system is a type of wireless transmission system of a multicarrier modulation system, and is a transmission system in which a plurality of orthogonally-perpendicular carrier waves are digitally modulated.
Even if orthogonal signals are transmitted from the transmitting side, if the amplitude or phase changes within one symbol length in the transmission path, the receiving side cannot maintain the orthogonality of each carrier, and the receiving side cannot communicate with each other. , The respective carriers cannot be separated, and any interference other than that of the carrier itself becomes noise, deteriorating the quality of the received signal.
One symbol length of the OFDM system is much longer than that of the single carrier system of the same bit rate, and is almost as long as the number of carrier waves. In other words, the length of one symbol in the OFDM system in which the number of carriers is 1000 is 1000 times as large as that in the single carrier system having the same bit rate.
[0003]
[Problems to be solved by the invention]
The OFDM system is originally strong against multi-bus fading and ghost, and is strong against mobile transmission and the like. However, when the signal is transmitted while moving due to the long symbol length, the signal is susceptible to fluctuations in amplitude and phase, and the fluctuations received on this transmission path degrade the reception performance and affect data transmission. Will cause.
SUMMARY OF THE INVENTION An object of the present invention is to provide a method of correcting the amplitude and phase of a received signal on a transmission line on a receiving side in an OFDM transmission system in order to maintain orthogonality between carriers and suppress performance degradation. And a correction circuit.
[0004]
[Means for Solving the Problems]
To achieve the above objectives. In the amplitude and phase correction method of the present invention, a signal that is exactly the same as a part of the effective symbol length is added to make it a guard interval in order to make it resistant to multipath fading and ghosting.
For this reason, the guard interval signal is compared with the same signal as the guard interval signal in the effective symbol length in the signal of one symbol length, and the fluctuation received on the transmission path is detected and fed back. To correct. By doing so, orthogonality can be maintained in each carrier, and performance degradation can be suppressed.
[0005]
That is, in an amplitude correction method according to the present invention, in a receiver for receiving an OFDM signal including a guard interval signal as a received signal, the received signal is orthogonally demodulated to a baseband signal, and the orthogonally demodulated baseband signal is converted to an effective symbol length. By calculating a first division value with the signal delayed by only the first division value and controlling the amplitude of the reception signal based on the value of the real part of the calculated first division value, the control of the amplitude of the baseband signal is performed. It is characterized by performing.
[0006]
Further, the amplitude correction method according to the present invention is a receiver for receiving an OFDM signal including a guard interval signal as a reception signal, by quadrature demodulating the reception signal into a baseband signal and converting the baseband signal subjected to quadrature demodulation into an effective symbol length. A first division value with the signal delayed by only the first division value is calculated, the value of the real part of the calculated first division value is averaged over a guard interval period to calculate an average value, and based on the calculated average value The amplitude of the received signal is controlled, and the amplitude of the baseband signal is controlled.
[0007]
Further, in the amplitude correction method according to the present invention, the first division value is calculated by dividing into a plurality of stages, and the amplitude of the received signal is controlled based on the first division value calculated by dividing into a plurality of stages. Thus, the amplitude of the baseband signal is controlled.
[0008]
Further, the amplitude and phase correction method of the present invention provides a receiver for receiving an OFDM signal including a guard interval signal as a reception signal, by quadrature demodulating the reception signal to a baseband signal, and enabling the baseband signal demodulated by the quadrature. Calculating a first division value with the signal delayed by the symbol length, controlling the amplitude of the received signal based on the value of the real part of the calculated first division value, and calculating the calculated first division value Calculates a second division value between the value of the imaginary part and the value of the real part of the first division value, calculates a frequency error value based on the calculated second division value, and calculates the calculated frequency error The frequency of the baseband signal is controlled based on the value.
[0009]
Further, the amplitude and phase correction method of the present invention provides a receiver for receiving an OFDM signal including a guard interval signal as a reception signal, by quadrature demodulating the reception signal to a baseband signal, and enabling the baseband signal demodulated by the quadrature. A first division value with the signal delayed by the symbol length is calculated, the value of the real part of the calculated first division value is averaged over a guard interval period to calculate an average value, and the calculated average value is calculated. Controlling the amplitude of the received signal based on the calculated value, calculating a second divided value between the calculated imaginary part value and the average value of the first divided value, and calculating the frequency error based on the calculated second divided value. The frequency is calculated, and the frequency of the baseband signal is controlled based on the calculated frequency error value.
[0010]
In the amplitude and phase correction method according to the present invention, the first division value is calculated by dividing into a plurality of stages, and the amplitude of the received signal is calculated based on the first division value calculated by dividing into a plurality of stages. Is controlled.
[0011]
BEST MODE FOR CARRYING OUT THE INVENTION
FIG. 2 is a block diagram illustrating an example of a configuration of a receiving device using the amplitude and phase correction circuit according to one embodiment of the present invention. The output of band-limiting filter 1 is coupled to the input of AD converter 2, and the output of AD converter 2 is coupled to one of the inputs of multiplier 3. The output of multiplier 3 is coupled to one of the inputs of multiplier 4 and multiplier 5. The output of multiplier 4 is coupled to the input of low pass filter 6 and the output of multiplier 5 is coupled to the input of low pass filter 7. The output of the low-pass filter 6 is coupled to one of the inputs of the correction amount detection / control circuit 10 and the serial / parallel converter 11, respectively, and the output of the low-pass filter 7 is also connected to the correction amount detection / control circuit 10 and the serial / parallel converter. Each is coupled to one of the eleven inputs.
An output a of the correction amount detection / control circuit 10 is coupled to another input of the multiplier 3, and an output b of the correction amount detection / control circuit 10 is coupled to an input of the carrier generator 9. The output of carrier generator 9 is coupled to the input of π / 2 phase shifter 8 and one other input of multiplier 4, and the output of π / 2 phase shifter 8 is coupled to another input of multiplier 5. .
Outputs of the serial / parallel converter 11 are respectively coupled to respective inputs of an FFT (Fast Fourier Transform) operator 12, and respective outputs of the FFT operator 12 are coupled to respective inputs of the discriminator 13. Each output of the discriminator 13 is coupled to a respective input of the parallel / serial converter 14.
[0012]
As shown in FIG. 2, when the OFDM signal is received and the received data is reproduced, the modulated OFDM signal is received, passed through the band limiting filter 1, output to the AD converter 2, and output to the AD converter 2. 2 converts the signal into a digital signal and outputs the digital signal to the multiplier 3.
Then, in order to adjust the reception level, the signal passes through a multiplier 3, a sine wave equal to the carrier frequency of the next modulated reception signal is generated by a carrier generator 9, and the multiplier 4 multiplies this signal cosωt. I do. On the other hand, the phase of the signal output from the carrier generator 9 is shifted by π / 2 by the phase shifter 8, and the resulting signal is multiplied by the multiplier 5 as a signal sinωt. Then, by passing the low-pass filters 6 and 7 for removing harmonic components, I and Q components of the demodulated baseband OFDM signal are obtained. In the case of FIG. 2, the output of the low-pass filter 6 is an I component, and the output of the low-pass filter 7 is a Q component. Note that I represents an in-phase component and Q represents a quadrature component, and is output as a so-called complex signal.
Then, the output is converted into a parallel signal by the serial / parallel converter 11, and the signal subjected to the inverse FFT operation on the transmission side by the FFT operation unit 12 is reproduced here.
Then, the output of each frequency (carrier) of the FFT calculator 12 is identified by the identifier 13 and then output as serial data by the parallel / serial converter 14. The output signal is a signal obtained by reproducing the signal transmitted from the transmission side.
[0013]
FIG. 3 is a diagram for explaining an OFDM signal.
As shown in FIG. 3, OFDM signal, the guard exactly the same signal as the second half of the B 1 of the portion of the signal, called effective symbol obtained by modulating the transmit data on multiple carriers (effective symbol length T G = A 1 + B 1 ) as an interval (G), it is added prior to the a 1, and sends it as a transmission symbol (transmission symbol length = B 1 + a 1 + B 1). Similarly, the next symbol, adding exactly the same signal as the portion of the B 2 before the A 2 (transmission symbol length = B 2 + A 2 + B 2). All symbols are transmitted as signals having such a configuration.
Now, a signal Bg (a signal in the section G) at a certain sampling point of the signal of the guard interval is represented as follows.
(Equation 1)
This equation (1) means that the amplitude value of the signal Bg is A 0 and the phase is θ 0 . Signal of the same portion as the guard interval as effective symbol By (e.g., B 1 part of the effective symbol length T G) is
(Equation 2)
It can be expressed as.
[0014]
If there is no change in the transmission path, Bg = By is satisfied on the receiving side. If there is a change, the change in the change in the transmission path can be obtained by calculating the following equation (3). it can.
[Equation 3]
[0015]
When the real part of this equation is selected, the following equation (4) is obtained.
(Equation 4)
[0016]
If the fluctuation amount of the transmission path is not large, (θ 0 −θ 1 ) << 1, and therefore an approximate expression of cos (θ 0 −θ 1 ) = 1 can be used. Therefore, as shown in the following equation (5),
(Equation 5)
And the reciprocal of the amplitude difference of the fluctuation is obtained.
[0017]
When the imaginary part is selected, it can be expressed as shown in Expression (6).
(Equation 6)
[0018]
If the fluctuation amount of the transmission path is not large, (θ 0 −θ 1 ) << 1, and therefore, an approximate expression of sin (θ 0 −θ 1 ) = (θ 0 −θ 1 ) can be used. Therefore, it can be expressed as shown in the following equation (7).
(Equation 7)
[0019]
Further, when division with Real (R) is performed, as shown in Expression (8),
(Equation 8)
And the phase difference of the fluctuation is obtained.
[0020]
FIG. 1 shows an example in which the contents of the above equation are implemented. FIG. 1 is a block diagram showing a detailed configuration of the correction amount detection / control circuit 10 of FIG. The input signal to the correction amount detection / control circuit 10 is coupled to the input of the effective symbol length delay circuit 10-1 and the input of the division value of the divider 10-2. The output of the effective symbol length delay circuit 10-1 is combined with the input of the divided value of the divider 10-2. The output of the divider 10-2 is connected to the input of the switch circuit 10-3, and the output of the switch circuit 10-3 is connected to the input of the real part selection circuit 10-4 and the input of the imaginary part selection circuit 10-5, respectively. I do. The output of the real part selection circuit 10-4 is coupled to the input of the switch circuit 10-6, and the output of the imaginary part selection circuit 10-5 is coupled to the input of the switch circuit 10-7. The output of the switch circuit 10-7 is coupled to the divided value input of the divider 10-15, and the output of the switch circuit 10-6 becomes the output a of the correction amount detection / control circuit 10 and the division of the divider 10-15. Bind to value input. The output of the divider 10-15 is coupled to the input of the frequency conversion circuit 10-16, and the output of the frequency conversion circuit 10-16 becomes the output b of the correction amount detection / control circuit 10.
[0021]
When the real part of the baseband signal output from the low-pass filters 6 and 7 in FIG. 2 is represented by I and the imaginary part is represented by Q, the complex number representation is I + j · Q, which is equivalent to the correction amount detection / control circuit 10 in FIG. This is the input signal provided.
[0022]
In FIG. 1, when Bg is output as a signal passed through the effective symbol length delay circuit 10-1, the input signal of the effective symbol length delay circuit 10-1 is By. The division is performed by the divider 10-2 to obtain R (R = BgｇBy) as the quotient. The switch circuit 10-3 is controlled by an internal circuit (not shown) so as to be turned on (closed circuit) when the guard interval signal appears at the output of the effective symbol length delay circuit 10-1. By turning on at that timing, the division of the same signal between the guard interval signal and the effective symbol is performed. The on / off operations of the switch circuits 10-6 and 10-7 are also synchronized with the switch circuit 10-3. The switch circuits 10-3, 10-6, and 10-7 are turned off (open circuit) when the guard interval does not appear in the output of the effective symbol length delay circuit 10-1.
The output of the switch circuit 10-3 becomes a signal output from the output a through the switch circuit 10-6. As described above, since the reciprocal of the amplitude fluctuation difference of the transmission path is obtained from this signal, the value is corrected by multiplying the received signal by the multiplier 3 (FIG. 2).
[0023]
For the sake of the description, it is assumed that the transmission path varies linearly as shown in FIG. 5 (before correction). If the correction is not performed when the effective symbol elapses for a long time due to the fluctuation, an error of Δ occurs.
On the other hand, when the correction is performed, the maximum error is ± Δ / 2 as shown in FIG. 6, and the average during the effective symbol period is smaller than that in FIG.
Although FIGS. 5 and 6 have been described in terms of the amplitude, the same applies to the phase.
[0024]
At the time when the variation is calculated for the correction and fed back to the multiplier 3, the received signal is the received signal of the next symbol. However, if the variation of the transmission path is somewhat longer than the symbol length, that is, the variation becomes larger. If it is moderate, the correction is sufficiently possible.
The output signal of the switch circuit 10-3 is input to the imaginary part selection circuit 10-5, and only the imaginary part is output. Through the switch circuit 10-7, the divider 10-15 divides the amplitude variation by the reciprocal (A 0 / A 1 ) to output the phase difference of the variation from the output b as shown in the expansion of the above equation. You.
[0025]
This phase difference is converted by the frequency converter 10-16 into a frequency error corresponding to the frequency of the carrier generated by the carrier generation circuit 9 for demodulation and output from the output b. The signal (frequency error) from the output b is output to the carrier generator 9 to control the frequency, thereby correcting the phase shift.
[0026]
The frequency is determined by the phase difference at the determined time, here the effective symbol time, according to the following equation (9).
(Equation 9)
Here, TG is an effective symbol time, and k is a constant for matching the relationship with the carrier frequency generated by the carrier generator 9. In the frequency conversion circuit 10-16, the relationship between the fluctuating phase difference and the carrier wave frequency corresponds one-to-one, and thus may be realized by a ROM table.
[0027]
FIG. 4 is a block diagram showing another configuration of the correction amount detection / control circuit 10 of FIG. The configuration of FIG. 1 is the same from the effective symbol length delay circuit 10-1 to which the signal is input to the input of the switch circuit 10-6 and the input of the switch circuit 10-7.
[0028]
The output of switch circuit 10-6 is coupled to one input of adder 10-8, and the output of switch circuit 10-7 is coupled to one input of adder 10-9. The output of adder 10-8 is coupled to the input of multiplier 10-12 and the input of sampling length delay circuit 10-10, and the output of adder 10-9 is connected to the input of multiplier 10-14 and sampling length delay circuit 10-10. Connect to the -11 input. The output of sampling length delay circuit 10-10 is coupled to another input of adder 10-8, and the output of sampling length delay circuit 10-11 is coupled to another input of adder 10-9. "1 / Ng" is input to the other input of the multiplier 10-12, and "1 / Ng" is also input to the other input of the multiplier 10-12. The output of the multiplier 10-14 is coupled to the input of the divided value of the divider 10-15. The output of the multiplier 10-12 is output from the output a of the correction amount detection / control circuit 10 and the divider 10-15. To the divide value input of. The output of the divider 10-15 is coupled to the input of the frequency conversion circuit 10-16, and the output of the frequency conversion circuit 10-16 is output from the output b of the correction amount detection / control circuit 10.
[0029]
In the configuration of FIG. 4, the signal passed through the switch circuit 10-6 from the real part selection circuit 10-4 is converted into an effective symbol length delay circuit 10-1 by using an adder 10-8 and a sampling length delay circuit 10-10. During the period when the guard interval signal is being output to the output, integration is performed for each sampling, and the output signal is multiplied by a coefficient "1 / Ng" by a multiplier 10-12 and averaged.
Here, Ng is the number of samples in the guard interval period.
Other circuits are the same as those in FIG. That is, when noise or the like is superimposed on the received signal, the value is not an instantaneous value and correct correction cannot be performed without averaging.
[0030]
FIG. 8 is a block diagram showing the configuration of another embodiment of the present invention. The correction amount detection / control circuit 10 according to another embodiment of the present invention shown in FIG. 8 is configured to reduce the correction error by changing the correction amount to be fed back to a constant value in the effective symbol period instead of making it constant. This is an example. FIGS. 7 and 9 show the relationship between the amount of change and the error in this case.
Instead of multiplying the multipliers 10-12 and 10-14 by a constant coefficient "1 / Ng", the coefficients "1/4", "2/4", "3/4". The maximum error is set to ± Δ / 4 as shown in FIG. 7 by switching and inputting in order of “4/4” at a period of １ ／.
[0031]
FIG. 10 is a block diagram showing the configuration of another embodiment of the present invention. FIG. 10 shows a correction amount detection / control circuit 10 having a configuration obtained by further generalizing the method of FIG. 8, and its switching stage can be arbitrarily set. Increasing the number of switching steps reduces the residual correction error accordingly. That is, in FIG. 10, a multiplier 10-13 is used instead of the multiplier 10-12, and a multiplier 10-17 is used instead of the multiplier 10-14. The multipliers 10-13 and 10-17 provide coefficients "1/4", "2/4", "3/4". A multiplier that performs an arbitrary number N (where N is a natural number) of multiplications in place of switching and inputting in order of “4/4” in a quarter cycle, and changing the coefficient switching cycle by 1 / N It is what it was. Thereby, the maximum error is further reduced as shown in FIG.
[0032]
Further, it is of course possible to combine the averaging method shown in FIG. 4 with the method shown in FIGS. By doing so, the reliability of the received data is improved.
[0033]
【The invention's effect】
As described above, even if there is a variation in the transmission path, by correcting this, and by correcting the orthogonality of the received signal, interference between carriers can be eliminated, and good data without performance degradation can be obtained. Transmission becomes possible.
[Brief description of the drawings]
FIG. 1 is a main part block diagram of one embodiment of the present invention.
FIG. 2 is a block diagram showing an example of a configuration of a receiving device using the present invention.
FIG. 3 is a diagram illustrating an OFDM signal.
FIG. 4 is a main part block diagram of one embodiment of the present invention.
FIG. 5 is a diagram illustrating an error before correction.
FIG. 6 is a diagram for explaining an error when performing correction according to the present invention.
FIG. 7 is a diagram for explaining an error when performing correction according to the present invention.
FIG. 8 is a main part block diagram of one embodiment of the present invention.
FIG. 9 is a diagram for explaining an error when performing correction according to the present invention.
FIG. 10 is a main part block diagram of one embodiment of the present invention.
[Explanation of symbols]
1: band-limiting filter, 2: AD converter, 3, 4, 5, 10-12, 10-14: multiplier, 6, 7: low-pass filter, 8: π / 2 phase shifter, 9: carrier generator, 10 : Correction amount detection / control circuit, 10-1: effective symbol length delay circuit, 10-2, 10-15: divider, 10-3, 10-6, 10-7: switch circuit, 10-4: real part Selection circuit, 10-5: imaginary part selection circuit, 10-8, 10-9: adder, 10-10, 10-11: sampling length delay circuit, 10-16: frequency conversion circuit, 10-17: switching circuit ,
11: serial / parallel converter, 12: FFT operator, 13: discriminator
14: Parallel / serial converter.
