JP2004094966A - 計算機および計算機システム - Google Patents

Abstract

【課題】　制御プログラムのトレース処理の効率化を図る。
【解決手段】　従来のアドレス一致開始レジスタ４０３ａは、トレースすべきアドレスを全て登録しているが、この発明では、アドレス一致開始レジスタ４０３ａの「トレース終了した後の開始アドレス」は、「次のトレースすべき開始アドレスに書き換える」ので、「トレース終了のアドレス」までトレースの要否を判断する必要がなくなる。即ち、一度トレースデータを収集した制御プログラムをトレース対象範囲から外すことにより、トレースデータ収集済みの制御プログラムアドレスでアドレス一致を検出しないので無駄な判定処理をしなくてよく、ループ制御などの繰り返し実行する部分でのトレースデータ収集のオーバーヘッドが削減され、計算機システムの負荷を軽減する。従って計算機処理の性能向上が図れる。
【選択図】図４

Description

この発明は、制御プログラムを実行してプラントの制御などを行う計算機、および、複数の計算機からなる計算機システムに関するもので、特に処理性能の向上、メンテナンス性の向上などの性能の向上を図るものある。

従来の技術１．
図３７は例えば、特許文献１に示された従来の計算機システムを示す構成図である。
図において、１はプロセッサ（計算機）１０の実行に必要な制御プログラム５ａ及び制御データや起動管理テーブル等の制御情報の開発と保守を行う保守ツールで、通常はパソコンなどの端末器が用いられる。

１ａは制御プログラム等の制御情報を格納するハードディスク装置である。
２はシステムバス、３はシステムバス２によりプロセッサ１０と接続されたＩＯインタフェース、４は制御対象機器のプラントシステムである。

１０はプロセッサ（計算機）であり次に示す構成からなる。
５はプロセッサ１０のメモリ、５ａは制御プログラム、５ｂは制御プログラム５ａをメモリ５上に格納するときの管理情報を保持するページ管理テーブル、５ｃは分岐先論理アドレスを格納する分岐ブロックであり、保守ツール１からの制御プログラム５ａ書き換え要求で指定される分岐ブロック情報を保持する。

分岐ブロック情報は、制御プログラムの先頭からの命令ステップ数を分岐先論理アドレスとして一つまたは複数の分岐先論理アドレスを保持する情報である。
６は保守ツール１から送られてきた制御情報をプロセッサ１０に登録する要求処理部、６ａは保守ツール１からの制御情報を受信する受信部、６ｂは制御情報を処理した結果を保守ツール１に送信する送信部である。

６ｃは保守ツール１からの制御情報を制御プログラム５ａとして格納するための処理をするプログラム書き換え処理部、７は制御プログラム５ａを実行するプログラム実行部である。

また、図４０は、従来の計算機システムのページ管理テーブル５の構成例であり、モジュール分割された個々の制御プログラムの置かれているアドレス（メモリ先頭からの物理オフセットアドレス）をプログラム番号に対応させて保持する。

図４１は、従来の計算機システムの分岐命令の構成を示しており、そのオペランド部には、分岐ブロックから分岐先論理アドレスを得るための識別子である分岐先ブロック番号を保持している。

図４２は、分岐処理を説明する図で、分岐命令に基づいて分岐処理する場合を示している。図の左のプログラム５がこの場合の処理対象の制御プログラムを表し、このプログラムが図３７に示すメモリ５上の制御プログラム５ａに格納される。

次に動作について図３８及び図３９のフローに従って説明する。
先ず、図３８のプログラム書き換えが要求された際の処理のフローを説明する。（１）保守ツール１から送られてきたプログラム書き換え処理要求を、要求処理部６の受信部６ａが受信し、プログラム書き換え処理部６ｃに送る。

（２）プログラム書き換え処理部６ｃは、指定されたモジュールの制御プログラム（図４２では、プログラム５）をメモリ部５の制御プログラム５ａ領域に書き込むと共に（ＳＴ０００）、

（３）制御プログラム５ａへの書き込み位置をメモリ部５の先頭からのオフセットアドレスである物理アドレスで表現し、指定されたプログラム番号に対応させてページ管理テーブル５ｂに登録する（ＳＴ００１）。
即ち、図４２のようにページ管理テーブル５ｂは、「プログラム１、プログラム２、・・・」の順に制御プログラム５の各プログラムの先頭からの物理アドレスが「アドレス１、アドレス２、・・アドレス５、・・・」と格納される。

（４）次に、指定されたモジュールの分岐ブロック情報をメモリ部５の分岐ブロック５ｃ領域に書き込む（ＳＴ００２）。
分岐ブロック５ｃは、図４２のように制御プログラム（プログラム５）内に「分岐命令３」があると、その物理アドレスを分岐ブロック５ｃの３番目にアドレス４として格納する。
そして、このアドレス４とページ管理プログラム５ｂのプログラム５の先頭アドレス５とを加えたもの（図４２のａ）が「分岐先物理アドレス」となり、制御プログラム５ａの分岐先の分岐プログラムの位置となる。

図３９の分岐命令実行時の分岐命令処理のフローを説明する。
（１）プログラム実行部７は、メモリ部５の制御プログラム５ａから命令を抽出し（ＳＴ００５）、
（２）分岐命令であれば、例えば、図４２の分岐命令３であれば（ＳＴ００６）、
（３）図４１に示すオペランド部の分岐先ブロック番号を識別子として使用し、分岐ブロック５ｃ（図４２のアドレス４）を参照して分岐先論理アドレスを取り出す（ＳＴ００７）。

（３）ページ管理テーブル５ｂの情報（図４２のアドレス５）を参照して分岐先論理アドレスを物理アドレスに変換する（ＳＴ００８）。
（４）変換された物理アドレス（図４２のａ）を用いてプログラム実行部７は、分岐先の命令を実施する（ＳＴ００９）。

従来の技術２．
制御プログラムの実行の際、トレースを行いそのトレース情報を収集する場合を説明する。
図３７において、プログラム実行部７は、この中に図４３の制御プログラム実行のトレース機能を有している。

図４３において、４００はトレース情報を格納するトレースメモリであり、４０１のトレースデータ収集部で収集されたトレースデータを格納する。

４０１のトレースデータ収集部は、４０１ａのトレース履歴レジスタにトレースした履歴を記録しながら、トレースデータを収集する。
４０２は制御プログラム実行のための制御プログラムアドレスで、実行した制御プログラムのアドレスが格納されている。この制御アドレスはプログラムカウンタが用いられる。

４０３はアドレス一致検出部であり、４０２の制御プログラムアドレスを監視する。
４０３ａはアドレス一致開始レジスタ、４０３ｂはアドレス一致終了レジスタである。
４０４は、アドレス一致開始レジスタ４０３ａとアドレス一致終了レジスタ４０３ｂの間に制御プログラムアドレス４０２があることを検出すると出力するトレース要求信号である。

また、図４４はトレース履歴レジスタ４０１ａの構造図であり、トレース完了情報（この場合「１」の情報）は、アドレス一致開始アドレスからの相対番号に対応したビット位置に順次格納される。

次に図３７の従来の計算機システムがトレースデータを収集する動作について
図４５のフローチャートに従って説明する。
（１）アドレス一致検出部４０３は、制御プログラムアドレス４０２を監視し、トレース開始アドレス４０３ａとトレース終了アドレス４０３ｂの間であると云うトレースデータ収集条件を満たした時、トレース要求信号４０４を出力する。（ＳＴ４００）

（２）トレース要求信号４０４が出力されると、トレースデータ収集部４０１がこれを検知し（ＳＴ４０１）、
（３）トレース履歴レジスタ４０１ａからトレースデータ収集済みか否かを判定する（ＳＴ４０２）。

（４）トレースデータ収集済みなら、その回のトレース収集処理を終了し、トレースデータ未収集なら、制御プログラムの実行結果、アクセスデータなどのトレースデータを、トレースメモリ４００の中の制御プログラムアドレス４０２に対応した位置に格納する（ＳＴ４０３）。
（５）トレースデータの収集完了後、トレース完了の情報を、トレース履歴レジスタ４０１ａ内の制御プログラムアドレス４０２に対応した位置に格納する（ＳＴ４０４）。
（６）この一連の動作を、検出されたアドレスがトレース終了アドレスか否かを判定し、アドレス一致終了レジスタ４０３ｂに設定されたトレース終了アドレスのトレースデータ収集が完了するまで行う（ＳＴ４０５）。

従来の技術３．
従来の計算機システムの制御プログラム書き換え処理の動作について図４６のフローチャートを用いて説明する。
なお、構成は図３７と同一である。
（１）保守ツール１から新たな制御プログラムが出力されると、要求処理部６がこれを検知し（ＳＴ５００）、

（２）プログラム実行部７に検知した旨を知らせると共に、受信部６ａがその新たな制御プログラムを受信する（ＳＴ５０１）。
（３）受信部６ａが変更に関わる制御プログラムが実行中であるか否かを判定し（ＳＴ５０２）、

（４）実行停止ならプログラム書き換え処理部６ｃに制御プログラム５ａの書き換えを指示する（ＳＴ５０３）。
（５）プログラム書き換え処理部６ｃは、指示を受けて新たな制御プログラム及び管理情報に更新する（ＳＴ５０４）。

（６）必要であれば変更されたプログラムを実行可能にする（ＳＴ５０５）。
（７）制御プログラムが実行途中で他の処理に一時移っている等の実行中であれば実行完了まで待って（ＳＴ５０６）、制御プログラムが停止した後、制御プログラム５ａを書き換える。

従来の技術４．
計算機システムの割込処理について説明する。
図４７は、例えば特許文献２に示された従来の計算機システムを示すブロック図である。

図において、３はプラントシステム４に接続されている入出力インタフェース（ＩＯインタフェース）である。
６０５はプラントシステム４からの割込を検出する割込検出部であり、６０２は割込検出部６０５が正常検出時に割込番号をセットする割込番号、６０３は異常検出時にエラー番号をセットするエラー番号、６０１はＩＯ割込またはエラーをプロセッサ１０に通知する割込通知部である。

６０４は制御対象であるプラントシステム４とプロセッサ１０との間で入出力が行われるプラントデータである。
６００はＩＯインタフェース３からの割込通知を受信するＩＯ割込・エラー受信であり、プログラム実行部７に、割込もしくはエラーに対応する制御プログラム５ａの起動を指示する。

従来の計算機システムにおけるＩＯ割込通知の動作について説明する。
図４８と図４９は、従来のＩＯインタフェース３の割込通知処理およびプロセッサ１０の割込受信処理のフローチャートであり、このフローチャートに従って説明する。

（１）割込検出部６０５がプラントシステム４からの割込検出を行う（ＳＴ７００）。
（２）割込が正常検出であれば（ＳＴ７０１）、
（３）割込番号６０２をセットし（ＳＴ７０２）、

（４）割込通知部６０１がプロセッサ１０にＩＯ割込を通知する（ＳＴ７０３）。
（５）一方割込検出が正常検出でなければ、エラー番号６０３をセットし（ＳＴ７０４）、
（６）割込通知部６０１がプロセッサ１０にＩＯエラーを通知する（ＳＴ７０５）。

（７）プロセッサ１０では、ＩＯ割込・エラー受信６００がＩＯインタフェース３からの通知を受信する（ＳＴ７１０）。
（８）ＩＯ割込通知であれば（ＳＴ７１１）、
（９）割込番号６０２の読み込みを行い（ＳＴ７１２）、

（１０）読み出した割込番号の制御プログラム５ａを起動する（ＳＴ７１３）。
（１１）一方ＩＯ割込通知でなければ（ＳＴ７１１）、エラー番号６０３の読み込みを行い（ＳＴ７１４）、
（１２）読み出したエラー番号の制御プログラム５ａを起動する（ＳＴ７１５）。

従来の技術５．
図５０は、例えば、特許文献３に示された従来の故障監視プロセッサの故障処理制御部である。
図において、２は各プロセッサ間を接続するシステムバス、１１は計算機システム全体の故障監視を行い外部へ故障処理出力を行うと共にエラー履歴を残す故障監視プロセッサ、１０ー１〜１０−Ｎは、演算を主機能とするプロセッサである。

２０は現在のシステムバスに接続されたカード構成情報がある構成テーブル部であり図５２にその詳細を示す。
２１は書き換え可能な不揮発性メモリにマッピングされた現在のシステムバスに接続されているカード分の故障処理設定テーブル部であり各カードでの故障発生時の処理方法を規定している。

２２はプロセッサ１０ー１〜１０ーＮからシステムバス２経由で通知される故障情報、２３は２２の故障情報を元に故障状態を外部に出力する故障出力部、２４は構成テーブル部２０の生成及び故障処理設定テーブル部２１の生成及び故障情報２２の受信及び故障出力部２３を制御を処理する故障監視部である。

図５１は従来の故障処理設定テーブル部２１の内部構造である。
図において、３０−１はシステムバス２に接続されたカード枚数、 ３１−１〜３１−Ｎはプロセッサ１０ー１〜１０ーＮが挿入されているスロット番号、

３２−１〜３２−Ｎはスロット番号３１ー１〜３１ーＮに示されるスロットに挿入されているカードの種類を判別するカード種別コード、 ３３−１〜３３−Ｎはそのカードの故障処理の設定内容で構成されており、スロットに挿入されているカード枚数分のみのテーブルに圧縮される。

図５２は従来の構成テーブル部２０の内部構造である。
図において、３０−１ｂはシステムバス２に接続されたカード枚数、 ３２−０ｂ〜３２−Ｎｂはスロット０〜Ｎに対応したカードの種類を判別するカード種別コードで構成されており、カード種別コードにデータ（０以外、例えば「１」）が入っていれば、そのスロット番号が有効となる。

次に動作について説明する。
あるプロセッサのカードにパリティエラー等の不具合があり、不良カードを抜き取って、再立ち上げを行った場合、故障監視部２４の初期化処理において、現在のシステム構成と再立ち上げ前のシステム構成に変更があるかをチェックする。

このチェックを行うために、構成テーブル部２０と前回まで使用されていた故障処理設定テーブル部２１のカード構成とを比較する。
比較時に、カードを抜き取りを行っている場合、現在の構成テーブル部２０と故障処理設定テーブル部２１の情報が異なっているので、故障監視部２４はシステムの再構築が行われたと判断し、どの設定内容で稼働すればよいか判断できない。

この場合、前回されていた設定内容は無視して、新規に予め用意していた、例えば、プロセッサの状態が重故障であれば計算機システム状態も重故障といったような標準の故障処理設定データ情報を故障処理設定テーブル部２１に上書きして動作していた。

構成テーブル部２０と故障処理設定テーブル部２１との比較は、故障処理設定テーブル部内部の全カード枚数３０ー１と、挿入されているカードのスロット番号３１ー１〜３１ーＮと、カード枚数番号毎のカード種別コード３２ー１〜３２−Ｎが構成テーブル部の情報と整合性が取れているかにより判断する。
従来の比較方法を以下図５３のフローチャートに従って説明する。

（１）現在のシステムを構成するカード構成が再立ち上げ前のシステムと同じ構成かをチェックするために、構成テーブル部２０の全カード枚数３０ー１ｂを読み取り（ＳＴ７００）、
（２）現在のシステム構成カード枚数が立ち上げ前のシステム構成のカード枚数を示す故障処理設定テーブル部２１内の全カード枚数３０ー１と一致するかどうか比較する（ＳＴ７０１）。

（３）不一致であれば（ＳＴ７０２）、
（４）システム構成に変更があるため、予め用意していた標準の設定を故障処理設定テーブル部２１に書き込む（ＳＴ７０７）。

（５）システム構成カード枚数が一致していれば（ＳＴ７０２）、
（６）次に現在挿入されている有効スロット番号をチェックするために、構成テーブル部２０の有効カードのスロット番号が故障処理設定テーブル部２１のスロット番号３１ー１と一致するか比較する（ＳＴ７０３）。

（７）不一致であれば（ＳＴ７０４）、
（８）標準値を故障処理設定テーブル部２１に書き込む（ＳＴ７０７）。

（９）一致していれば（ＳＴ７０４）、
（１０）現在そのスロットに挿入されているカードの種類をチェックするために、構成テーブル部２０のカード種別コード３１ー２ｂが以前そのスロットに挿入されていたカードの種類を示す故障処理設定テーブル部２１のカード種別コード３２ー１と一致するか比較する（ＳＴ７０５）。

（１１）不一致であれば（ＳＴ７０６）、
（１２）予め用意していた標準値を、故障処理設定テーブル部２１に書き込む（ＳＴ７０７）。

（１３）一致すれば（ＳＴ７０６）、
（１４）そのスロット番号に対してカード構成に変更がないため故障処理設定テーブル部２１の設定内容３３ー１は書き換えない。
（１５）上記処理を現在の全カード枚数３０ー１ｂ分繰り返し行う（ＳＴ７０８）。

現在のシステム構成と再立ち上げ前のシステム構成に変更がなければ、故障処理設定テーブル部２１を書き換えず、前回の値そのまま使用され、計算機システムの重／軽故障等の外部への故障出力を制御する条件として使用される。
特開平４−３３２００２号公報 特開平７−１４１２２８号公報 特開平５−１２２３６号公報

（１）従来の計算機システムは、以上のように構成されているので、メンテナンス処理時に、保守ツールがプロセッサから切り離されたとき、プロセッサは一定時間が経過後、タイムアウト処理を行うがタイムアウト時間中はプロセッサは高負荷状態で、かつ資源も少なくなるという問題があった。

この発明は、上記のような課題を解決するためになされたもので、プロセッサが保守ツールの切り離しを前記保守ツールに応答を返した時点で認識し、他のメンテナンス要求を終了させることを目的とする。

（２）また、プログラムのトレースを行う際、トレース開始アドレスとトレース終了アドレスの間に繰り返し実行を行うような制御プログラムが記述された場合には、繰り返し実行２回目以降で、トレースデータ収集済みにも関わらず、トレース要求信号が出力される。

トレースデータ収集部は、トレース履歴レジスタの内容を基にトレースデータの収集を行うか否かを判定するので、繰り返し実行２回目以降ではトレースデータが収集されることは無いが、繰り返しの回数が多くなるにつれ、トレースデータの収集を行うか否かの判定処理が無駄な処理となり、制御プログラムの実行のオーバーヘッドとなって実行効率の低下を招くという問題点があった。

この発明は上記のような課題を解決するためになされたものであり、制御プログラムの繰り返し部分で無駄となる判定処理を事前に省き、トレース処理による制御プログラム実行のオーバーヘッドを削減し、実行効率を低下させないことが出来る計算機を得ることを目的とする。

（３）また、従来の計算機システムは制御プログラムが実行中にあるとき制御プログラムを新たなものに書き換える要求があった場合、該制御プログラムが実行完了し、停止するまで待たなければならないため、制御プログラムを一定時間内に書き換えることが出来ないという問題点があった。

この発明は上記のような課題を解決するためになされたものであり、実行中の制御プログラムに対して制御プログラムの書き換え要求が出された場合に、時間監視を開始し、タイムアウトした時実行中の制御プログラムを強制エラー停止させて要求された書き換えを完了させる計算機を得ることを目的とする。

（４）また、複数のプロセッサ（計算機）で構成した場合、割込や割込検出時のエラーは全てのプロセッサに通知されるが、通知に対応して実行すべき制御プログラムを持たないプロセッサに対して通知を行うと、プロセッサのオーバヘッドが増加し、プロセッサの処理能力の低下を招くという問題点があった。

この発明は上記のような問題点を解決するためになされたもので、プラントからの割込および割込検出時のエラーの通知を、それぞれ関係付けられたプロセッサにのみ通知し、関係の無いプロセッサの処理能力に影響を与えない計算機システムを得ることを目的とする。

（５）また、この発明は上記（５）の問題点を解決するために、プラントからの割込および割込検出時のエラーの通知を、それぞれ関係付けられたプロセッサが故障状態であると、他のプロセッサに通知し、プラントシステムに影響を与えない計算機システムを得ることを目的とする。

（６）また、従来の故障処理設定テーブル部を持つ計算機システムでは、システムバスに接続されるカードの構成が変わると今まで設定していた故障処理設定テーブル部の設定内容が標準の設定になってしまう欠点があった。
例えば、不具合が発生し、故障部位を判別する際、不良カードの抜き取りを行い再立ち上げすると、故障処理設定テーブル部の内容が標準化され、稼働していた環境と異なってしまい、再度設定しなければならないという作業が発生した。 また、カード交換時の設定し忘れ等のヒューマンエラーにより、設定した値が標準値に戻ってしまい、本来、稼働時に設定しなければならない設定値で稼働しないという欠点があった。

この発明は上記のような課題を解決するためになされたものであり、カード構成を変更しても前回設定していれば、その情報を使用し、メンテナンス性の向上、ヒューマンエラーの防止に利用することができる。

　さらに従来の既存のカードのＨ／Ｗ構成の変更せずに、故障処理設定テーブル部を使用した適用の異なるシステム（工業プラントシステム、発電プラントシステムなどの種々のシステム）においても利用できることを目的とする。

（１）この発明による計算機は、プログラムの実行中に、トレースデータ収集開始アドレスからトレースデータ収集終了アドレスまでのトレースデータ収集範囲を監視しながらトレースデータをトレースメモリへ格納する計算機において、
一つのアドレス対応のデータを収集すると、トレースデータ収集開始アドレスをトレースデータを収集した次のプログラムのアドレスに更新する手段を備え、上記更新したトレースデータ収集開始アドレスから上記トレースデータ収集終了アドレスまでのトレースデータ収集範囲を監視しながらトレースデータをトレースメモリへ格納するようにしたものである。

（２）また、実行中のプログラムに対し書き換え要求があったとき、所定時間経過しても上記プログラムが実行中であると、そのプログラムの実行を停止してプログラム書き換えを行う手段を備えたものである。

（３）この発明の計算機システムは、制御対象を入出力インタフェースを介して複数の計算機で制御すると共に、上記入出力インタフェースは、上記制御対象から割込信号を入力として各計算機へ通知する計算機システムにおいて、
上記入出力インタフェースは、予め割込信号の内容に応じて実行する計算機を設定しておき、入力された割込信号を実行する計算機のみに通知する手段を備えたものである。

（４）また、制御対象を入出力インタフェースを介して複数の計算機で制御すると共に、上記入出力インタフェースは、上記制御対象から割込信号を入力として各計算機へ通知する計算機システムにおいて、
上記入出力インタフェースは、予め割込信号の内容に応じて実行する計算機を設定しておき、入力された割込信号を実行する計算機のみに通知する手段と、
上記入力された割込信号が正常でなければ予め設定された計算機に対してエラー情報を通知する手段とを備えたものである。

（５）また、入出力インタフェースは、計算機の故障を検出する故障検出手段と、予め計算機が故障した場合に変更する計算機を設定しておき、その変更する計算機に切り換える計算機変更手段とを備え、
割込通知先またはエラー情報通知先の計算機が上記故障検出手段で故障検出されると、上記計算機変更手段により計算機を変更するようにしたものである。

（６）また、各計算機が各々カード上に配設され、上記各計算機が互いに接続された計算機システムにおいて、
上記各カードの種別とその取付位置に対応して上記各計算機の設定内容をバックアップしておくバックアップ手段と、
カードを取り付ける際、取付位置に対応する種別のカードをその取付位置に取り付けると上記バックアップ手段に保持された設定内容で設定する第１の設定手段と、
カードを取り付ける際、取付位置に対応しない種別のカードをその取付位置に取り付けると、予め設定した標準値を用いて設定する第２の設定手段とを備えたものである。

（１）また、トレース開始アドレスを次のプログラムアドレスに設定するように構成することで、一度トレースデータを収集したプログラムに対してアドレス一致を検出しなくなるので、ループ制御などの繰り返し実行する部分でのトレースデータ収集のオーバーヘッドが削減され、計算機の負荷を軽減する効果がある。

（２）また、プログラム実行の時間監視を行い一定時間内に完了しない時は強制エラー停止させてプログラム書き換え可能な状態にしてからプログラムを書き換えるようにしたので、長時間待たされることなく一定時間内にプログラムの書き換えを行い、メンテナンス性を向上させる効果がある。

（３）また、この発明の計算機システムによれば、割込の通知が必要な計算機にのみ割込通知を行うため、割込の通知を必要としない計算機のオーバヘッドが削減され、システムのスループットを向上させるという効果がある。 また、一つの割込を一つまたは複数の計算機へ通知してのプログラムの処理可能なため、通知する計算機を適切に設定するにより各計算機への最適な負荷分散が可能になるという効果がある。

（４）また、ＩＯインタフェースにおいて、制御対象からの割込検出処理での各エラーを、単一の計算機に通知することも、要因毎に各計算機へ通知することも、全ての計算機へ通知することも可能である。
このため、単一の計算機に通知することにより他の計算機にエラーの影響を及ぼさないシステムや、全ての計算機へ通知することにより同一の異常処理を行わせるシステム等の多様なシステムの構築が可能になるという効果がある。

（５）また、ＩＯインタフェースにおいて、要求先計算機が故障状態になった場合でも、要求先計算機を変更するので、計算機故障時でも制御対象からの要求を処理できるという効果がある。

（６）また、スロットから一旦計算機カードを抜き、立ち上げ直しても、他の計算機カードに設定されていた設定内容の変更はなく、また、同一カードを同一スロットに差すと、前回そのカードに設定されていた設定内容で動作可能となり、また、前回設定されていたカードあるいは、前回設定されていなかったスロットにカードを差した場合、所定の設定データが設定できる効果がある。

実施の形態１．
以下、この発明の一実施の形態を図について説明する。
図１はこの発明の計算機システムのプログラム書換え時を示す構成図であり、従来のものと同一符号は説明を省略する。
図２及び図３はフローチャートで、図４は命令オペランド構成図、図５は制御プログラム実行時のアドレス変換処理を例示した図で、図６は制御プログラムの分岐処理を実行時の説明図である。
図５について説明する。プログラム１，２，３，・・・は、それぞれ複数のブロックから構成されており、プログラム１では４ブロックに分けられ、それぞれのブロックは、例えば１２８ステップの固定長にしている。
各ブロックの先頭アドレスに対応する物理アドレスの対象表をページ管理テーブル５ｂに登録し、この内容によりプログラム１では、制御プログラムの０，３，５，６の物理アドレスを先頭アドレスとするプログラムを実行する。
プログラム実行の際は、分岐アドレスを従来の図３７、図４２に示す分岐ブロック５ｃを必要としない。但し、プログラム書き換え時には、分岐ブロックを必要とする。

図６で分岐処理実行時について説明する。従来の図４２と対比すると分かるように、プログラム実行時は、分岐ブロックを無くして、プログラム５の「分岐３」には図４のオペランドに直接プログラム先頭からのステップ数を記述しておき、ページ管理テーブル５ｂを参照してプログラム５の開始アドレスである「アドレス５」に、上記オペランドのステップ数を加えたものが分岐先物理アドレス（ａ）を表し、制御プログラム５ａのａ番目のアドレスが分岐先となり、その位置のプログラムから実行する。

次に動作について図２及び図３のフローチャートと共に説明する。
図２は分岐命令が含まれるプログラム書換え処理の動作フローを示したものである。
（１）保守ツール１から送られてきたプログラム書き換え処理要求を、要求処理部６の受信部６ａが受信し、プログラム書き換え処理部６ｃに送る（ＳＴ１００）。
（２）プログラム書き換え処理部６ｃは、制御プログラムをメモリ部５の制御プログラム５ａ領域に書き込むと共に（ＳＴ１０１）、
（３）制御プログラム５ａへの書き込み位置をメモリ部５の先頭からのオフセットアドレスである物理アドレスで表現し、指定されたプログラム番号に対応させてページ管理テーブル５ｂに登録する（ＳＴ１０２）。
（４）前記プログラム書き込みが完了すると、プログラム書き換え処理部６ｃは、プログラム書き換え処理要求のあったプログラムから分岐命令の分岐先を抽出し、オペランドに保持されている分岐ブロック番号を識別子として用いて分岐ブロック情報を参照し、プログラムの先頭からの命令ステップ数である分岐先論理アドレスを獲得する（ＳＴ１０３）。
（５）獲得した前記分岐先論理アドレスを、分岐命令実行時に分岐先として知る必要があるため、図４に示すように前記分岐命令のオペランドとして登録する（ＳＴ１０４）。
（６）上記ＳＴ１０３〜ＳＴ１０４をプログラム中の分岐命令全てに対して行う（ＳＴ１０５）。

図３は分岐命令実行時の分岐命令処理の動作フローを示したものである。
（１）プログラム実行部７は、メモリ部５の制御プログラム５ａから命令を抽出し（ＳＴ１０６）、
（２）分岐命令であれば（ＳＴ１０７）、図６では、プログラム５の「分岐３」。
（３）ページ管理テーブル５ｂを参照して、該プログラム番号に相当するメモリ５の先頭からの物理オフセットアドレス（図６のアドレス５）と、図４に示す前記分岐命令オペランドに格納された分岐先論理アドレス（図６の分岐３の論理アドレス）とを加算し、分岐先物理アドレスを得る（ＳＴ１０８）。
（４）プログラム実行部７は、算出した分岐先物理アドレスに分岐し実行する（ＳＴ１０９）。
（５）ＳＴ１０６にて抽出した命令が分岐命令でなければ（ＳＴ１０７）、
（６）各命令に従い実行する（ＳＴ１１０）。
（７）プログラム中の全ての命令の実行が完了すれば（ＳＴ１１１）、プログラム実行を終了する。

以上のように、命令実行時には分岐ブロックを参照することなく、分岐先論理アドレスを物理アドレスに変換し、指定された物理アドレスへ制御プログラムの制御移行を行うことができるため、プログラム書き換え後は分岐ブロック情報を保持する必要がなくなり、分岐ブロックの削除により命令実行時に必要なバックアップメモリサイズが大幅に削減できるので、計算機のコストを低下させ、制御プログラムの実行性能が向上する。
従って計算機処理の性能向上が図れる。

なお、バックアップメモリは、通常、電源ＯＦＦしても別電源がバックアップするメモリであるが、電源がバックアップしないメモリにも適用できる。
また、メモリの削減は、例えば２５％程度削減できる。

実施の形態２．
図７は、プログラム実行時にページ管理テーブル５ｂを参照し、分岐先論理アドレスを分岐先物理アドレスに変換する処理を行う図１に対し、プログラム書き換え時に、分岐先論理アドレスを分岐先物理アドレスに変換する処理を行い、分岐命令実行時には、ページ管理テーブルを参照せず直接プログラムに記述された分岐先物理アドレスに基づいて分岐処理を行うものである。

図７において、従来のものと同一符号は説明を省略する。
図８及び図９はフローチャートで、図１０は命令オペランド構成図である。
図１１は分岐処理の実行時の説明図である。

次に動作について図８及び図９のフローチャートと共に説明する。
図８は分岐命令が含まれるプログラム書き換え処理の動作フローを示したものである。
（１）保守ツール１から送られてきたプログラム書き換え処理要求を、要求処理部６の受信部６ａが受信し、プログラム書き換え処理部６ｃに送る（ＳＴ２００）。

（２）プログラム書き換え処理部６ｃは、制御プログラムをメモリ部５の制御プログラム５ａ領域に書き込むと共に（ＳＴ２０１）、
（３）制御プログラム５ａへの書き込み位置をメモリ部５の先頭からのオフセットアドレスである物理アドレスで表現し、指定されたプログラム番号に対応させてページ管理テーブル５ｂに登録する（ＳＴ２０２）。

（４）前記プログラム書き込みが完了すると、プログラム書き換え処理部６ｃは、プログラム書き換え処理要求のあったプログラムから分岐命令の分岐先を抽出し、オペランドに保持されている分岐ブロック番号を識別子として用いて分岐ブロック情報を参照し、プログラムの先頭からの命令ステップ数である分岐先論理アドレスを獲得する（ＳＴ２０３）。

（５）分岐先論理アドレスを獲得すると、プログラム書換え部６ｃは、前記ページ管理テーブル５ｂを参照して、該プログラム番号に相当するメモリ５の先頭からの物理オフセットアドレスに分岐先論理アドレスを加算し、分岐先物理アドレスを得る（ＳＴ２０４）。

（６）分岐先物理アドレスを図１０に示すように前記分岐命令オペランドに書き込む（ＳＴ２０５）。
（７）上記ＳＴ２０３〜ＳＴ２０５をプログラム中の分岐命令全てに対して行う（ＳＴ２０６）。

図９は分岐命令実行時の分岐命令処理の動作フローを示したものである。
（１）プログラム実行部７は、メモリ部５の制御プログラム５ａ（図１１ではプログラム５で説明）から命令を抽出し（ＳＴ２０７）、

（２）分岐命令であれば（ＳＴ２０８）、例えば図１１の「分岐３」であれば、
（３）図１０に示す分岐命令オペランドに格納された分岐先物理アドレスに分岐実行する（ＳＴ２０９）。

（４）抽出した命令が前記分岐命令でなければ、各命令に従い実行する（ＳＴ２１１）。
（５）プログラム中の全ての命令の実行が完了すれば（ＳＴ２１０）、プログラム実行を終了する。

以上のように、命令実行時には分岐ブロック及びページ管理テーブル共に参照することなく、指定された物理アドレスへ制御プログラムの制御移行を行うことができるため、プログラム書き換え後は分岐ブロック情報およびページ管理テーブルを保持する必要がなくなり、分岐ブロックおよびページ管理テーブルの削除により命令実行時に必要なバックアップメモリサイズが大幅に削減できて、計算機のコストを低下させ、また、制御プログラムの実行性能が向上する。

更に、命令実行時に論理アドレスから物理アドレスへ変換する処理が削除されるため、命令実行速度を向上させるという効果がある。
従って、計算機の処理性能が向上する。

実施の形態３．
この実施の形態はメンテナンス処理を効率的に行うものである。
図１２はその構成図で、６ｄは受信部６ａで受信した要求を処理するメンテナンス処理部、６ｆはメンテナンス処理をキャンセルするキャンセル処理部、５ｄはメンテナンス要求処理で使用する処理バッファである。
図１３、図１４、図１５は処理動作のフローチャートである。

ここでメンテナンスとは、プログラムの変更・修正、制御情報の変更や、トレース開始、トレースデータの読み出し等種々のものがある。キャンセルもメンテナンスの一つであが、ここではキャンセルはメンテナンスとは別にして説明する。
また、パソコン等の保守ツールからのメンテナンス要求は、メンテナンス要求それ自身がプログラムの変更・修正内容である場合が多いが、保守ツールからのメンテナンス要求（指令）に応じて、計算機側で所定のメンテナンス処理をする場合もある。

次に動作について説明する。
図１３は実施の形態３の計算機における要求受信処理の動作の流れを示すフローチャートである。
（１）保守ツール１からのメンテナンス処理要求を受信部６ａが受信するとキャンセル要求かどうかを判定する（ＳＴ３００）。

（２）判定結果がキャンセル要求でなく、メンテナンス処理要求であれば受信部６ａはメンテナンス処理部６ｄに受信データを送り（ＳＴ３０１）、
（３）メンテナンス処理部６ｄは処理バッファ５ｄに受信データを登録する（ＳＴ３０２）。
（４）判定結果がキャンセル要求であれば、キャンセル処理部６ｆに受信データを送る（ＳＴ３０３）。

（５）キャンセル処理部６ｆは、図１５のフローチャートのように、処理バッファ５ｄで処理中のメンテナンス処理が該保守ツール１からのコマンドかどうかを判定し（ＳＴ３０４）、
（６）該保守ツール１からのコマンドであれば、該保守ツール１のメンテナンス処理を登録している処理バッファ５ｄを削除する（ＳＴ３０５）。

また、図１４は送信処理の流れを示すフローチャートである。
（１）メンテナンス処理の応答受信待ち状態（ＳＴ３０６）で、メンテナンス処理部６ｄからのメンテナンス処理応答が無い場合は、受信待ちを続ける。
（２）メンテナンス処理部６ｄからの応答が来ると、保守ツール１に対し応答を送る（ＳＴ３０７）。

（３）前記応答処理でタイムアウト等の保守ツール１の接続断のエラーが検出されると（ＳＴ３０８）、
（４）再び応答をリトライし、規定されたリトライ回数を越えるとリトライオーバ（ＳＴ３０９）として応答を中止する（ＳＴ３１０）。

（５）このとき同じ保守ツール１からの他の要求を終了させるためキャンセル要求のコマンドを生成し、受信部６ａに要求を送る（ＳＴ３１１）。
（６）受信部６ａはこのキャンセル要求を受けて、該保守ツールからの受けているコマンド処理のキャンセル処理を図１５のフローチャートで行う。

以上のように、保守ツールの接続が断となった場合、この保守ツールからのメンテナンス要求に対する応答時のエラーが検出されるので、エラーが検出された保守ツールからの一つまたは複数のメンテナンス要求に対応するメンテナンス処理が全てキャンセル処理されるため、既に受け付けている他の保守ツールからのメンテナンス処理はキャンセルされず、接続断となった保守ツールのみのメンテナンスをキャンセルするので、他の保守ツールからのメンテナンス処理要求が受け付け可能となりメンテナンス処理を効率的に行える。
従って計算機処理の性能向上が図れる。

実施の形態４．
この実施の形態は、制御プログラムのトレース処理の効率化を図るものである。
図１６はこの発明の計算機システムの実施の形態４を示すブロック図である。
図において、４００はトレースメモリ、４０１はトレースデータ収集部、４０２は制御プログラムアドレスで、実行した制御プログラムのアドレスが格納される。この制御アドレスはプログラムカウンタが用いられる。

４０３はアドレス一致検出部、４０４はトレース要求信号である。
４０５はアドレス書き換え部であり、次の制御プログラムアドレスを新たなアドレス一致開始アドレスとして、アドレス一致開始レジスタ４０３ａに格納する。

次に動作について図１７のフローチャートを用いて説明する。
（１）アドレス一致検出部４０３が制御プログラムアドレス（プログラムカウンタ）４０２と、アドレス一致開始レジスタ４０３ａとのアドレス一致を検出し、トレース要求信号４０４をトレースデータ収集部４０１へ出力する（ＳＴ４１０）。

（２）トレースデータ収集部４０１はトレース要求信号４０４を検知し（ＳＴ４１１）、
（３）アドレス一致が検出されたアドレスはトレースデータ未収集であるか否かをトレース履歴レジスタ４０１ａによって判定する（ＳＴ４１２）。

（４）トレースデータ未収集の場合はトレースデータを収集する（ＳＴ４１３）。
（５）トレースデータ収集完了後、トレース完了の情報を、トレース履歴レジスタ４０１ａ内の制御プログラムアドレス４０２に対応した位置に格納する（ＳＴ４１４）。

（６）アドレス書き換え部４０５が、制御プログラムアドレス４０２に１加算したアドレスを新しいトレース開始アドレスとして、アドレス一致検出部４０３のアドレス一致開始レジスタ４０３ａに設定する（ＳＴ４１５）。

（７）トレース収集後検出されたアドレスが、トレース終了アドレスか否かを判定し、トレース終了アドレスのデータ収集が完了するまで実行する（ＳＴ４１６）。

従来のアドレス一致開始レジスタ４０３ａは、図４４のようにトレースすべきアドレスを全て登録しているが、この実施の形態では、図４４のアドレス一致開始レジスタ４０３ａのトレース終了した開始アドレスは次のトレースすべき開始アドレスに書き換えられるので、トレース終了のアドレスまでトレースの要否を判断する必要がなくなる。

以上のように、一度トレースデータを収集した制御プログラムをトレース対象範囲から外すことにより、トレースデータ収集済みの制御プログラムアドレスでアドレス一致を検出しないので無駄な判定処理をしなくてよく、ループ制御などの繰り返し実行する部分でのトレースデータ収集のオーバーヘッドが削減され、計算機システムの負荷を軽減する。
従って計算機処理の性能向上が図れる。

実施の形態５．
この実施の形態は、制御プログラムの書き換えを効率的に行うものである。
図１８は、この発明の実施の形態５を示す計算機システムの構成図である。
図において、従来のものと同一符号は同一又は相当部分を示し説明を省略する。

６ｅは制御プログラムの実行完了を時間監視する時間監視部で、他の処理を行うため一時処理を移行している等の、実行中となっているモジュールに対して実行完了までの時間監視を行う。
時間監視部６ｅが実行完了のタイムアウトを出力すると、６ｇのプログラム強制停止部がタイムアウトとなったプログラムを強制エラー停止させる。

次に動作について図１９のフローチャートを用いて説明する。
（２）保守ツール１から新たな制御プログラムが出力されると、要求処理部６がこれを検知し（ＳＴ５１０）、
（３）プログラム実行部７に検知した旨を知らせると共に受信部６ａがその新たな制御プログラムを受信する（ＳＴ５１１）。

（４）受信部６ａが更新に関わる制御プログラムが実行中であるか否かを判定し（ＳＴ５１２）、
（５）実行停止なら、プログラム書き換え処理部６ｃに制御プログラムの書き換えを指示する（ＳＴ５１３）。

（６）プログラム書き換え処理部６ｃは、指示を受けて新たな制御プログラムに更新する（ＳＴ５１４）。
（７）制御プログラムが実行中であれば、時間監視部６ｅに、例えば実行周期の３倍の時間の時間監視を指示し、変更に係る制御プログラムの実行完了を監視する（ＳＴ５１６）。

（８）一定時間経過しても実行完了しない場合は、プログラム強制停止部６ｇがプログラム実行部７に強制エラー停止を指示し、プログラムを停止させる（ＳＴ５１７）。
制御プログラムが停止した後、制御プログラム５ａを書き換える。

以上のように、実行中の制御プログラムに対して書き換え要求があった場合、プログラム実行完了までの時間監視を行い、一定時間内に完了しない時は、強制エラー停止させて、プログラム書き換え可能な状態にしてからプログラムを書き換えるようにしたので、長時間待たされることなく一定時間内に制御プログラムの書き換えを行い、メンテナンス性を向上させる効果がある。
従って計算機処理の性能向上が図れる。

実施の形態６．
この発明の実施の形態は複数の計算機で構成された計算機システムにおいて、割込処理を効率的に行うものである。
図２０は、この発明の実施の形態６を示す計算機システムの構成を示すブロック図である。図において、図４７に同一符号を付した従来のそれと同一、あるいは相当部分の詳細な説明は省略する。

図２０において、１０−１〜１０−Ｎはプロセッサ（計算機）である。これらのプロセッサ１０−１〜１０−Ｎはシステムバス２によって接続されている。
また、システムバス２によって各プロセッサ１０−１〜１０−ＮはそれぞれＩＯインタフェース３に接続される。そして４はＩＯインタフェース３により接続されるプラントシステムである。
なお、ここでは各プロセッサ１０−１〜１０−ＮおよびＩＯインタフェース

３はスロットに挿入されるカードとして実現する場合を例にとる。
各プロセッサ１０−２〜１０−Ｎもプロセッサ１０−１と同一の構成であり、従来の図４７のプロセッサ１０とも同一の構成をとる。
６０６はプラントシステム４からの各割込毎に、通知先プロセッサへの関係付け情報を保持する割込対応情報であり詳細のデータ構造は図２１に示す。

図２１の割込対応情報の例では、
割込番号の値が０の時にはプロセッサ１０−１へ通知し、割込番号の値が１の時には何れのプロセッサにも通知しない、割込番号の値が２の時にはプロセッサ１０−Ｎへ通知することを示す情報である。

次に動作について説明する。
図２２と図２３は、ＩＯインタフェース３の割込通知処理およびプロセッサ１０−１〜１０−Ｎの割込受信処理のフローチャートであり、図２２および図２３のフローに従って説明する。
（１）割込検出部６０５がプラントシステム４からの割込検出を行う（ＳＴ６００）。

（２）割込が正常検出であれば（ＳＴ６０１）、ステップＳＴ６０２へ行く。
割込が正常か否かは、例えば、割込番号の範囲をチェックして、範囲内であれば正常、範囲外であれば異常と判定する。
（３）割込通知部６０１が割込対応情報６０６の割込番号に対応するプロセッサに、例えば、割込対応情報６０６の割込番号がプロセッサ１０−１であれば、そのプロセッサに割込番号を通知する（ＳＴ６０２）。

（４）一方割込検出が正常検出でなければ、エラー番号６０３をセットし（ＳＴ６０４）、
（５）割込通知部６０１が、例えば、プロセッサ１０−１にＩＯエラーを通知する（ＳＴ６０５）。

（６）図２３で、プロセッサ１０では、ＩＯ割込・エラー受信６００がＩＯインタフェース３からの通知を受信する（ＳＴ６１０）。
（７）ＩＯ割込通知であれば（ＳＴ６１１）、
（８）通知された割込番号の制御プログラム５ａを起動する（ＳＴ６１２）。

（９）一方ＩＯ割込通知でなければ（ＳＴ６１１）、
（１０）エラー番号６０３の読み込みを行い（ＳＴ６１４）、
（１１）読み出したエラー番号の制御プログラム５ａを起動し、エラーに対応した処理を実行する（ＳＴ６１５）。

以上のように、計算機システムのＩＯインタフェースは、割込を検出すると、割込対応情報に指定されたプロセッサのみに割込を通知し、指定されていないプロセッサには割込を通知しないため、割込の通知を必要としないプロセッサのオーバヘッドが削減され、計算機システムのスループットを向上させる。従って、計算機システムの性能低下を防ぐことができる。

実施の形態７．
この発明の実施の形態は複数の計算機で構成された計算機システムにおいて、実施の形態６と同様の割込処理を効率的に行うものである。
図２４は、この発明の実施の形態７を示す計算機システムの構成を示すブロック図である。

図２４において、６０８はプラントシステム４からの各割込毎に、通知先プロセッサへの関係付け情報を保持する複数割込対応情報であり、その詳細は図２５に示す。
また、実施の形態６の図２０と同一符号は詳細な説明は省略する。

図２５は、割込対応情報のデータ構造を例示するもので、割込番号の値が０の時にはプロセッサ１０−１とプロセッサ１０−５へ、割込番号の値が１の時には何れのプロセッサにも通知せず、割込番号の値が２の時にはプロセッサ１０−２とプロセッサ１０−３とプロセッサ１０−Ｎへ通知することを示す情報である。

次に動作について説明する。
図２６は、ＩＯインタフェース３の割込通知処理のフローチャートである。
プロセッサ１０−１〜１０−Ｎの割込受信処理のフローチャートは、実施の形態６の図２３と同一であるため省略する。

図２６のフローに従って説明する。
（１）割込検出部６０５がプラントシステム４からの割込検出を行う（ＳＴ６２０）。
（２）割込が正常検出であれば（ＳＴ６２１）、

（３）割込通知部６０１が、複数割込対応情報６０８の割込番号に対応する一つまたは複数のプロセッサに割込番号を通知する（ＳＴ６２２）。
（４）一方割込検出が正常検出でなければ、エラー番号６０３をセットし（ＳＴ６２４）、
（５）割込通知部６０１がプロセッサにＩＯエラーを通知する（ＳＴ６２５）。
以降の処理は、図２３と同一である。

以上のように、計算機システムのＩＯインタフェースは、割込を検出すると、割込対応情報に指定された１つまたは複数のプロセッサへ割込を通知し、指定されていないプロセッサには割込を通知しないため、計算機システムの性能低下を防ぐことができる。
また、適切な設定により各プロセッサへの最適な負荷分散が可能になるという効果がある。
従って計算機処理の性能向上が図れる。

実施の形態８．
この発明の実施の形態は複数の計算機で構成された計算機システムにおいて、割込処理を効率的に行うものである。
図２７は、この発明の実施の形態８を示す計算機システムの構成を示すブロック図である。
図において、従来の図４７と同一符号を付したものは同一部分であるので詳細な説明は省略する。

図において、１０−１〜１０−Ｎはプロセッサである。これらのプロセッサ１０−１〜１０−Ｎはシステムバス２によって接続されている。
また、システムバス２によって各プロセッサ１０−１〜１０−ＮはそれぞれＩＯインタフェース３に接続される。
そして、ＩＯインタフェース３はプラントシステム４に接続されている。

なお、ここでは各プロセッサ１０−１〜１０−ＮおよびＩＯインタフェース３はスロットに挿入されるカードとして実現する場合を例にとる。
各プロセッサ１０−２〜１０−Ｎもプロセッサ１０−１と同一の構成であり、従来の図４７のプロセッサ１０とも同一の構成をとる。

６０７はエラー番号毎に、通知先プロセッサへの関係付け情報を保持するエラー対応情報である。

また、図２８は、例えば実施の形態８のエラー対応情報のデータ構造を例示したもので、
エラー番号の値が０の時には、プロセッサ１０−１とプロセッサ１０−５へ、エラー番号の値が１の時には、何れのプロセッサにも通知せず、エラー番号の値が２の時には、プロセッサ１０−２とプロセッサ１０−３とプロセッサ１０−Ｎへ通知することを示す情報である。

次に動作について説明する。
図２９と図３０は、ＩＯインタフェース３の割込通知処理およびプロセッサ１０−１〜１０−Ｎの割込受信処理のフローチャートである。
図２９および図３０のフローに従って説明する。

（１）割込検出部６０５がプラントシステム４からの割込検出を行う（ＳＴ６３０）。
（２）割込が正常検出であれば（ＳＴ６３１）、割込通知部６０１が、例えば図２８に示す割込対応情報６０６の割込番号に対応する、一つまたは複数のプロセッサに割込番号（図２１または図２５に示すプロセッサ）を通知する（ＳＴ６３２）。

（３）一方割込検出が正常検出でなければ、割込通知部６０１がエラー対応情報６０７のエラー番号に対応する一つまたは複数のプロセッサにエラー番号を通知する（ＳＴ６３４）。
（４）プロセッサ１０では、ＩＯ割込・エラー受信６００がＩＯインタフェース３からの通知を受信する（ＳＴ６４０）。

（５）ＩＯ割込通知であれば（ＳＴ６４１）、
（６）通知された割込番号の制御プログラム５ａを起動する（ＳＴ６４２）。
（７）一方ＩＯ割込通知でなければ（ＳＴ６４１）、
（８）通知されたエラー番号の制御プログラム５ａを起動し、エラーに対応した処理を実行する（ＳＴ６４４）。

以上のように、計算機システムのＩＯインタフェースは、割込検出動作でエラー検出時に、割込を通知する代わりに、エラー要因毎のエラー対応情報で指定された１つまたは複数のプロセッサにエラーを通知し、指定されていないプロセッサにはエラーを通知しないため、計算機システムの性能低下を防ぐことができる。

また、プラントからの割込検出処理での各エラーを、単一のプロセッサに通知することも、要因毎に各プロセッサへ通知することも、全てのプロセッサへ通知することも可能であり、このため、単一のプロセッサに通知することにより他のプロセッサにエラーの影響を及ぼさないシステムや、全てのプロセッサへ通知することにより同一の異常処理を行わせるシステム等の多様なシステムの構築が可能になるという効果がある。
従って計算機処理の性能向上が図れる。

実施の形態９．
この発明の実施の形態は複数の計算機で構成された計算機システムにおいて、故障に対するバックアップを行うものである。
図３１は、この発明の実施の形態を示す計算機システムの構成を示すブロック図である。

図において、６５３はプロセッサ内で発生するエラーを検出し、このエラー情報を他プロセッサやＩＯインタフェース３に通知する故障検出部、６５０はプロセッサ１０−１〜１０−Ｎからの故障発生通知を受けるプロセッサカード故障検出部、６５１はプロセッサの故障発生により、割込対応情報６０６やエラー対応情報６０７を変更する割込／エラー対応情報更新部である。

６５２は割込／エラー対応情報部６５１が、故障プロセッサの変更の参照にするプロセッサ変更カードテーブルであり、図３３に詳細を示す。
図３３は、例えばＩＯインタフェース３に接続される保守ツールにより設定される。

次に動作について説明する。
図３２は、プロセッサに故障が発生した場合の動作を示すフローチャートである。
（１）プロセッサ１０−１にメモリのパリティエラー等の故障が発生したとすると、故障検出部６５３が認識し（ＳＴ６７０）、

（２）他プロセッサ及びＩＯインタフェース３に故障が発生したことを通知する（ＳＴ６７１）。
（３）ＩＯインタフェース３のプロセッサカード故障検出部６５０はプロセッサからの故障通知を認識する。（ＳＴ６７２）

（４）プロセッサ故障カード検出部６５０は割込／エラー対応情報更新部６５１に割込対応情報６０６とエラー対応情報６０７の通知先プロセッサの変更が必要なことを通知する（ＳＴ６７３）。
（５）割込／エラー対応情報更新部６５１は、例えば図３３に示すプロセッサ変更カードテーブル６５２を参照し（ＳＴ６７４）、

（６）故障となったプロセッサの変更プロセッサを得る（ＳＴ６７５）。
図３３では、例として、プロセッサ１０−１が故障の時はプロセッサ１０−２、プロセッサ１０−（Ｎ−１）が故障の時は、プロセッサ１０−Ｎが対応する場合を示している。

（７）割込／エラー対応情報更新部６５１は、割込対応情報６０６とエラー対応情報６０７を検索し、故障となったプロセッサ番号が含まれているか否かを調べる（ＳＴ６７６）。

（８）プロセッサ番号が含まれていれば（ＳＴ６７７）、
（９）そのプロセッサ番号に対応する変更プロセッサ番号により、割込対応情報６０６とエラー対応情報６０７の故障となったプロセッサ番号を変更する（ＳＴ６７８）。
（１０）プロセッサ番号が含まれていなければ（ＳＴ６７７）、割込対応情報６０６とエラー対応情報６０７はそのままとしておく（ＳＴ６７９）。

以上のように、この計算機システムは、要求先プロセッサが故障状態になった場合でも、該故障状態を認識するプロセッサカード故障認識部と、割込検出時／エラー検出時に、その通知先を変更する割込／エラー対応処理更新部により、要求先プロセッサを変更するので、プロセッサ故障時でもプラントシステムからの要求を処理できる。
従って計算機システムの性能向上が図れる。

実施の形態１０．
この発明の実施の形態は複数の計算機（プロセッサ）の各々が各カード単位で構成された計算機システムにおいて、計算機（プロセッサ）の故障などでカードを差し替えたり、新たにカードを取り付けたりした場合に、カードの設定内容を自動的に設定するものである。

図３４はこの発明の実施の形態を示す図であり、この図は従来の図５０の故障監視プロセッサ１１内にバックアップデータ情報エリア２５を加えたものである。
このバックアップデータ情報エリア２５は、故障監視プロセッサ１１内の書き換え可能な不揮発性メモリに設けられ、前回設定された故障処理設定テーブル部の内容を格納するものである。

図３５は、バックアップデータ情報エリア２５の詳細情報である。
図において、３２−０ａ〜３２−Ｎａはカードの枚数の枚数番号に対応したカードの種類を判別するカード種別コード、３３−０ａ〜３３−Ｎａはそのカードの設定内容で構成され、スロット毎の設定情報となるためスロットに挿入されるカード枚数に係わらずバックアップデータ情報エリアは固定長としている。

また、構成テーブル部２０のデータ構造は従来の図５２のデータ構造であり、また、故障処理設定テーブル部２１のデータ構造は従来の図５１のデータ構造である。
図３６は、故障監視部２４の故障処理設定テーブル部２１の初期化処理における動作のフローチャートである。

次に動作について説明する。
（１）図３４のように構成された故障監視プロセッサ１１において、故障監視部２４の初期化処理において、現在のシステム構成が再立ち上げ前のシステム構成と同じかどうかチェックするために、構成テーブル部２０からカード種別コード３２ー０ｂ〜３２−Ｎｂ（図５２で図示）が０以外であれば有効スロット番号とし、その有効スロット番号に相当するカード種別コード３２ー０ｂ〜３２−Ｎｂを読み取る（ＳＴ７１０）。

（２）前記のＳＴ７１０で得た有効スロット番号と再立ち上げ前のシステム構成で前回まで使用されていた故障処理設定テーブル部２１のスロット番号３１ー１とが一致するかどうか比較する（ＳＴ７１３）。

（３）一致する場合（ＳＴ７１４）、
（４）そのスロットに挿入されているカードの種類をチェックするために、ＳＴ７１０で得た該有効スロットのカード種別コード３２ー１ｂ（図５２で図示）が故障処理設定テーブル部２１（図５１で図示）のカード種別コード３２ー１と比較し、立ち上げ前のカード種別かを判断する（ＳＴ７１５）。

（５）一致する場合（ＳＴ７１６）、カード構成に変更がないと判断し、前回設定された設定内容３３ー１がそのまま使用される。

（６）一方、図５２の構成テーブル部２０の有効スロット番号と図５３の故障処理設定テーブル部２１のスロット番号３１ー１の比較（ＳＴ７１３）にて、
（７）不一致が発生すると（ＳＴ７１４）、

（８）再立ち上げ前の設定で稼働させるため、以前設定されていた故障処理設定テーブル部２１を保存したバックアップデータ情報エリア２５から設定内容を採取するが、そのバックアップデータ情報エリア２５の内容が現在のシステム構成を満たしているかをチェックする。
まず、該当スロットに対応する図３５のバックアップデータ情報エリア２５のカード種別コード３２−０ａと図５２の構成テーブル２０のカード種別コードを比較する（ＳＴ７１９）。

（１０）一致する場合（ＳＴ７２０）、
（１１）該当スロットのバックアップデータ情報エリア２５の設定内容３３−０ａが前回設定されていた設定であるため、そのデータをを故障処理設定テーブル部２１の該当カード設定情報の設定内容３３ー１に書き込む（ＳＴ７２２）。

（１２）一致しない場合（ＳＴ７２０）、
（１３）以前にその該当スロットに設定したことのないカードの種類が新規に挿入されたと判断し、予め用意していた設定内容の標準値をバックアップデータ情報エリア２５の設定内容３３−０ａと、故障処理設定テーブル部２１の設定内容３３ー１にそれぞれ書き込む（ＳＴ７２１）。

（１４）上記処理をカード枚数分繰り返し（ＳＴ７２３）行うことにより故障処理設定テーブル部が有効となる。

例えば、あるプロセッサにてパリティエラーが発生し、そのプロセッサを抜き取り、再立ち上げを行った場合、抜き取った以外の挿入されている他のプロセッサに対しては、構成テーブル部２０の有効スロット番号のカード種別コード３２ー１ｂとそのスロットに該当する故障処理設定テーブル部２１のカード種別コードは一致するので、設定内容は変わらず処理される。

再び、不具合プロセッサと同じカード種別を持つプロセッサをスロットに差し再立ち上げを行うと、新たにスロットに差し込んだプロセッサの設定内容のみをバックアップデータ情報エリア２５から読み取り、その設定内容を故障処理設定テーブルの該当エリアに書き込む。

よって、新規カードに伴う人手による新たな設定なしで不具合発生前の設定内容で、計算機システムが稼働することができる。

一方、バックアップデータ情報エリア２５は、メンテナンスツール等から故障処理設定テーブルを書き換えるときに、同時に設定された内容を各スロット別に分類して書き込まれるため、設定値はその設定時点で保存される。
また、バックアップデータ情報エリア２５にデータが全く設定されていない場合、予め用意している標準値をバックアップメモリデータ情報エリアに書き込み立ち上げを行う。

なお、故障処理プロセッサ１１は、プロセッサ１０ー１〜１０ーＮのいずれかにその機能を持たせるようにしてもよい。

以上のように、この計算機システムは、故障監視プロセッサにバックアップデータ情報エリアを設け、カード構成の変更が発生しても故障処理設定テーブル部の内容は前回使用されていた設定内容を使用でき、また、現状あるＳ／Ｗとのインタフェースの互換を保つ事ができ、Ｈ／Ｗの変更なしで実現できる。

それ故、スロットから一旦カードを抜き、立ち上げ直しても、他のカードに設定されていた故障処理設定テーブル部の変更はなく、また、同一カードを同一スロットに差すと、前回そのカードに設定されていた設定内容で動作可能となり、また、前回設定されていなかったカードを差した場合、あるいは、前回設定されていなかったスロットにカードを差した場合、標準値等の所定の設定データが故障処理設定テーブル部に格納され、その設定データを使用して外部出力、及び、ユニット制御を行うことが可能となる。

実施の形態１１．
この実施の形態１０の変形例として、故障処理設定テーブル部２１にバックアップデータ情報エリア２５の機能を持たせる例を説明する。

上記の実施の形態１０では、例えば、現在設定されている故障処理設定テーブル２１の内容を保守ツール等を用いて変更した後、トラブルなどによりカードを抜き取って再立ち上げした時、故障処理設定テーブル部２１には、その抜き取ったカードの設定内容は削除される。

その後、カードの修理、交換などにより再びスロットに挿入して立ち上げると、前回設定していた内容は、故障処理設定テーブル部２１に入っていないため、バックアップエリアから前回の設定内容を取ってくるようにしている。

この実施の形態１１では、故障処理設定テーブル部２１のデータにフラグを設け、カードを抜き取った場合は、「カードなし」のフラグを立てて、その設定内容が削除されないようにする。そしてカードが挿入された場合に、「カードあり」としてフラグを下ろして、故障処理設定テーブル部２１の設定内容で挿入されたカードを設定する。

このように実施の形態１１は、実施の形態１０と同様の効果を有する。

　この発明の計算機および計算機システムは、鉄鋼所、発電所、その他の産業プラントを制御する計算機および計算機システム、鉄道や道路の交通管理計算機、および計算機システム、として利用することができる。

この発明の実施の形態１による計算機システムを示す構成図である。 図１の計算機システムのプログラム書換え部の動作を示すフローチャートである。 図１の計算機システムのプログラム実行部の動作を示すフローチャートである。 図１の計算機システムのオペランド構成図である。 この発明の実施の形態１による制御プログラム実行時のアドレス変換処理を説明する図である。 この発明の実施の形態１による分岐処理実行時の説明図である。 この発明の実施の形態２による計算機システムを示す構成図である。 図７の計算機システムのプログラム書換え部の動作を示すフローチャートである。 図７の計算機システムのプログラム実行部の動作を示すフローチャートである。 図７の計算機システムのオペランド作成の図である。 この発明の実施の形態２による分岐処理実行時の説明図である。 この発明の実施の形態３による計算機システムを示す構成図である。 図１２の計算機システムの受信部の動作を示すフローチャートである。 図１２の計算機システムの送信部の動作を示すフローチャートである。 図１２の計算機システムのキャンセルコマンド構造例である。 この発明の実施の形態４による計算機システムを示す構成図である。 図１６の計算機システムの動作を示すフローチャートである。 この発明の実施の形態５による計算機システムを示す構成図である。 図１８の計算機システムのプログラム書き換え処理部の動作を示すフローチャートである。 この発明の実施の形態６による計算機システムを示すブロック図である。 この発明の実施の形態６による割込対応情報である。 実施の形態６のＩＯインタフェースの割込通知処理の流れを示すフローチャートである。 この発明の実施の形態６によるプロセッサの割込受信処理の流れを示すフローチャートである。 この発明の実施の形態７による計算機システムを示すブロック図である。 この発明の実施の形態７による割込対応情報の図である。 この発明の実施の形態７によるＩＯインタフェースの割込通知処理の流れを示すフローチャートである。

この発明の実施の形態８による計算機システムを示すブロック図である。 この発明の実施の形態８によるエラー対応情報の図である。 この発明の実施の形態８によるＩＯインタフェースの割込通知処理の流れを示すフローチャートである。 この発明の実施の形態８によるプロセッサの割込受信処理の流れを示すフローチャートである。 この発明の実施の形態９による計算機システムを示すブロック図である。。 この発明の実施の形態９による処理を示すフローチャートである。 この実施の形態９によるプロセッサ変更カードテーブルの構成図である。 この発明の実施の形態１０による計算機システムの構成図である。 この発明の実施の形態１０によるバックアップデータエリアの構成図である。 この発明の実施の形態１０による故障処理設定テーブルの管理手段を示すフローチャートである。 従来の計算機システムのブロック図である。 従来の計算機システムの書換処理部の動作を示すフローチャートである。 従来の計算機システムの命令実行部の動作を示すフローチャートである。 従来の計算機システムのページ管理テーブルの構成図である。 従来の計算機システムのオペランド構成図である。 従来の計算機システムの分岐処理の説明図である。 従来の計算機システムのプログラム実行部のトレース機能のブロック図である。 図４３のトレース履歴レジスタのデータの構成図である。 従来の計算機システムのプログラム実行部のトレース機能のフローチャートである。 従来の計算機システムのプログラム書き換え処理部の動作を示すフローチャートである。 従来の計算機システムのＩＯ割込通知機能のブロック図である。 図４７のＩＯインタフェースの割込通知処理の流れを示すフローチャートである。 図４７のプロセッサの割込受信処理の流れを示すフローチャートである。 従来の計算機システムの構成図である。 従来の故障処理設定テーブルの構成図である。 従来の構成テーブル部の構成図である。 従来の故障処理設定テーブルの管理手段を示すフローチャートである。

符号の説明

１ 保守ツール、１ａ ハードディスク、２ システムバス、
　４ プラント、 ３ ＩＯインタフェース、４ プラントシステム、
　５ メモリ、 ５ａ 制御プログラム、５ｂ ページ管理テーブル、
　５ｃ 分岐ブロック、６ 要求処理部、６ａ 受信部、６ｂ 送信部、
６ｃ プログラム書換え部、６ｄ メンテナンス処理部、
　６ｅ 時間監視部、 ６ｆ キャンセル処理部、
　６ｇ プログラム強制停止部、 ７ プログラム実行部、
　８ ＩＯ割込受信、
１０、１０−１〜１０−Ｎ プロセッサ、２０ 構成テーブル部、
２１ 故障処理設定テーブル部、２２ 各カードの故障情報、
２３ 故障処理出力部、２４ 故障処理故障監視部、
２５ バックアップデータ情報エリア、
４００ トレースメモリ、４０１ トレースデータ収集部、
４０１ａ トレース履歴レジスタ、４０２ 制御プログラムアドレス、
４０３ アドレス一致検出部、４０３ａ アドレス一致開始レジスタ、
４０３ｂ アドレス一致終了レジスタ、４０４ トレース信号、
４０５ アドレス書き換え部、
６００ ＩＯ割込・エラー受信、６０１ 割込通知部、６０２ 割込番号、
６０３ エラー番号、６０４ プラントデータ、６０５ 割込検出部、
６０６ 割込対応情報、６０７ エラー対応情報、
６０８ 複数割込対応情報、６５０ プロセッサカード故障検出部、
６５１ 割込／エラー対応情報更新部、
６５２ プロセッサ変更カードテーブル、６５３ 故障検出部。

Claims (6)

1. 　プログラムの実行中に、トレースデータ収集開始アドレスからトレースデータ収集終了アドレスまでのトレースデータ収集範囲を監視しながらトレースデータをトレースメモリへ格納する計算機において、
   一つのアドレス対応のデータを収集すると、トレースデータ収集開始アドレスをトレースデータを収集した次のプログラムのアドレスに更新する手段を備え、
   上記更新したトレースデータ収集開始アドレスから上記トレースデータ収集終了アドレスまでのトレースデータ収集範囲を監視しながらトレースデータをトレースメモリへ格納するようにしたことを特徴とする計算機。
2. 　記憶装置を備えた計算機において、前記記憶装置に記憶しているプログラムを実行中に、このプログラムを書き換える要求があったとき、このプログラムの実行終了を監視し、前記書き換え要求のあったときからあらかじめ定めた所定時間を経過してもなお上記プログラムが実行中であると、そのプログラムの実行を停止して前記プログラムの書き換えを行う手段を備えたことを特徴とする計算機。
3. 　制御対象を入出力インタフェースを介して複数の計算機で制御すると共に、上記入出力インタフェースは、上記制御対象から送信された割込信号を入力として各計算機へ通知する計算機システムにおいて、
   上記入出力インタフェースは、予め割込信号の内容に応じてこの割込信号を実行させる計算機を記憶しておき、入力された割込信号の内容にもとづきこの割込信号を実行する計算機のみにねこの割込信号を通知する手段を備えたことを特徴とする計算機システム。
4. 　上記入力された割込信号が正常でなければ予め設定された計算機に対してエラー情報を通知する手段を備えたことを特徴とする請求項３に記載の計算機システム。
5. 　上記入出力インタフェースは、計算機の故障を検出する故障検出手段と、
   予め計算機が故障した場合に変更する計算機を設定しておき、その変更する計算機に切り換える計算機変更手段とを備え、
   割込通知先またはエラー情報通知先の計算機が上記故障検出手段で故障検出されると、上記計算機変更手段により計算機を変更することを特徴とする請求項３または４に記載の計算機システム。
6. 　各計算機が各々カード上に配設され、上記各計算機が互いに接続された計算機システムにおいて、
   上記各カードの種別とその取付位置に対応して上記各計算機の設定内容をバックアップしておくバックアップ手段と、
   カードを取り付ける際、取付位置に対応する種別のカードをその取付位置に取り付けると上記バックアップ手段に保持された設定内容で設定する第１の設定手段と、
   カードを取り付ける際、取付位置に対応しない種別のカードをその取付位置に取り付けると、予め設定した標準値を用いて設定する第２の設定手段とを備えたことを特徴とする計算機システム。

Images