JP3462001B2 - 計算機および計算機システム - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、制御プログラム
を実行してプラントの制御などを行う計算機に関 するも
ので、特に処理性能の向上、メンテナンス性の向上など
の性能の向上を図るものである。

【０００２】

【従来の技術】従来の技術１． 図３７は例えば、特開平４−３３２００２号公報に示さ
れた従来の計算機システムを示す構成図である。図にお
いて、１はプロセッサ（計算機）１０の実行に必要な制
御プログラム５ａ及び制御データや起動管理テーブル等
の制御情報の開発と保守を行う保守ツールで、通常はパ
ソコンなどの端末器が用いられる。

【０００３】１ａは制御プログラム等の制御情報を格納
するハードディスク装置である。２はシステムバス、３
はシステムバス２によりプロセッサ１０と接続されたＩ
Ｏインタフェース、４は制御対象機器のプラントシステ
ムである。

【０００４】１０はプロセッサ（計算機）であり次に示
す構成からなる。５はプロセッサ１０のメモリ、５ａは
制御プログラム、５ｂは制御プログラム５ａをメモリ５
上に格納するときの管理情報を保持するページ管理テー
ブル、５ｃは分岐先論理アドレスを格納する分岐ブロッ
クであり、保守ツール１からの制御プログラム５ａ書き
換え要求で指定される分岐ブロック情報を保持する。

【０００５】分岐ブロック情報は、制御プログラムの先
頭からの命令ステップ数を分岐先論理アドレスとして一
つまたは複数の分岐先論理アドレスを保持する情報であ
る。６は保守ツール１から送られてきた制御情報をプロ
セッサ１０に登録する要求処理部、６ａは保守ツール１
からの制御情報を受信する受信部、６ｂは制御情報を処
理した結果を保守ツール１に送信する送信部である。

【０００６】６ｃは保守ツール１からの制御情報を制御
プログラム５ａとして格納するための処理をするプログ
ラム書き換え処理部、７は制御プログラム５ａを実行す
るプログラム実行部である。

【０００７】また、図４０は、従来の計算機システムの
ページ管理テーブル５の構成例であり、モジュール分割
された個々の制御プログラムの置かれているアドレス
（メモリ先頭からの物理オフセットアドレス）をプログ
ラム番号に対応させて保持する。

【０００８】図４１は、従来の計算機システムの分岐命
令の構成を示しており、そのオペランド部には、分岐ブ
ロックから分岐先論理アドレスを得るための識別子であ
る分岐先ブロック番号を保持している。

【０００９】図４２は、分岐処理を説明する図で、分岐
命令に基づいて分岐処理する場合を示している。図の左
のプログラム５がこの場合の処理対象の制御プログラム
を表し、このプログラムが図３７に示すメモリ５上の制
御プログラム５ａに格納される。

【００１０】次に動作について図３８及び図３９のフロ
ーに従って説明する。先ず、図３８のプログラム書き換
えが要求された際の処理のフローを説明する。（１）保
守ツール１から送られてきたプログラム書き換え処理要
求を、要求処理部６の受信部６ａが受信し、プログラム
書き換え処理部６ｃに送る。

【００１１】（２）プログラム書き換え処理部６ｃは、
指定されたモジュールの制御プログラム（図４２では、
プログラム５）をメモリ部５の制御プログラム５ａ領域
に書き込むと共に（ＳＴ０００）、

【００１２】（３）制御プログラム５ａへの書き込み位
置をメモリ部５の先頭からのオフセットアドレスである
物理アドレスで表現し、指定されたプログラム番号に対
応させてページ管理テーブル５ｂに登録する（ＳＴ００
１）。即ち、図４２のようにページ管理テーブル５ｂ
は、「プログラム１、プログラム２、・・・」の順に制
御プログラム５の各プログラムの先頭からの物理アドレ
スが「アドレス１、アドレス２、・・アドレス５、・・
・」と格納される。

【００１３】（４）次に、指定されたモジュールの分岐
ブロック情報をメモリ部５の分岐ブロック５ｃ領域に書
き込む（ＳＴ００２）。分岐ブロック５ｃは、図４２の
ように制御プログラム（プログラム５）内に「分岐命令
３」があると、その物理アドレスを分岐ブロック５ｃの
３番目にアドレス４として格納する。そして、このアド
レス４とページ管理プログラム５ｂのプログラム５の先
頭アドレス５とを加えたもの（図４２のａ）が「分岐先
物理アドレス」となり、制御プログラム５ａの分岐先の
分岐プログラムの位置となる。

【００１４】図３９の分岐命令実行時の分岐命令処理の
フローを説明する。 （１）プログラム実行部７は、メモリ部５の制御プログ
ラム５ａから命令を抽出し（ＳＴ００５）、 （２）分岐命令であれば、例えば、図４２の分岐命令３
であれば（ＳＴ００６）、 （３）図４１に示すオペランド部の分岐先ブロック番号
を識別子として使用し、分岐ブロック５ｃ（図４２のア
ドレス４）を参照して分岐先論理アドレスを取り出す
（ＳＴ００７）。

【００１５】（３）ページ管理テーブル５ｂの情報（図
４２のアドレス５）を参照して分岐先論理アドレスを物
理アドレスに変換する（ＳＴ００８）。 （４）変換された物理アドレス（図４２のａ）を用いて
プログラム実行部７は、分岐先の命令を実施する（ＳＴ
００９）。

【００１６】従来の技術２． 制御プログラムの実行の際、トレースを行いそのトレー
ス情報を収集する場合を説明する。図３７において、プ
ログラム実行部７は、この中に図４３の制御プログラム
実行のトレース機能を有している。

【００１７】図４３において、４００はトレース情報を
格納するトレースメモリであり、４０１のトレースデー
タ収集部で収集されたトレースデータを格納する。

【００１８】４０１のトレースデータ収集部は、４０１
ａのトレース履歴レジスタにトレースした履歴を記録し
ながら、トレースデータを収集する。４０２は制御プロ
グラム実行のための制御プログラムアドレスで、実行し
た制御プログラムのアドレスが格納されている。この制
御アドレスはプログラムカウンタが用いられる。

【００１９】４０３はアドレス一致検出部であり、４０
２の制御プログラムアドレスを監視する。４０３ａはア
ドレス一致開始レジスタ、４０３ｂはアドレス一致終了
レジスタである。４０４は、アドレス一致開始レジスタ
４０３ａとアドレス一致終了レジスタ４０３ｂの間に制
御プログラムアドレス４０２があることを検出すると出
力するトレース要求信号である。

【００２０】また、図４４はトレース履歴レジスタ４０
１ａの構造図であり、トレース完了情報（この場合
「１」の情報）は、アドレス一致開始アドレスからの相
対番号に対応したビット位置に順次格納される。

【００２１】次に図３７の従来の計算機システムがトレ
ースデータを収集する動作について図４５のフローチャ
ートに従って説明する。 （１）アドレス一致検出部４０３は、制御プログラムア
ドレス４０２を監視し、トレース開始アドレス４０３ａ
とトレース終了アドレス４０３ｂの間であると云うトレ
ースデータ収集条件を満たした時、トレース要求信号４
０４を出力する。（ＳＴ４００）

【００２２】（２）トレース要求信号４０４が出力され
ると、トレースデータ収集部４０１がこれを検知し（Ｓ
Ｔ４０１）、 （３）トレース履歴レジスタ４０１ａからトレースデー
タ収集済みか否かを判定する（ＳＴ４０２）。

【００２３】（４）トレースデータ収集済みなら、その
回のトレース収集処理を終了し、トレースデータ未収集
なら、制御プログラムの実行結果、アクセスデータなど
のトレースデータを、トレースメモリ４００の中の制御
プログラムアドレス４０２に対応した位置に格納する
（ＳＴ４０３）。 （５）トレースデータの収集完了後、トレース完了の情
報を、トレース履歴レジスタ４０１ａ内の制御プログラ
ムアドレス４０２に対応した位置に格納する（ＳＴ４０
４）。 （６）この一連の動作を、検出されたアドレスがトレー
ス終了アドレスか否かを判定し、アドレス一致終了レジ
スタ４０３ｂに設定されたトレース終了アドレスのトレ
ースデータ収集が完了するまで行う（ＳＴ４０５）。

【００２４】従来の技術３． 従来の計算機システムの制御プログラム書き換え処理の
動作について図４６のフローチャートを用いて説明す
る。なお、構成は図３７と同一である。 （１）保守ツール１から新たな制御プログラムが出力さ
れると、要求処理部６がこれを検知し（ＳＴ５００）、

【００２５】（２）プログラム実行部７に検知した旨を
知らせると共に、受信部６ａがその新たな制御プログラ
ムを受信する（ＳＴ５０１）。 （３）受信部６ａが変更に関わる制御プログラムが実行
中であるか否かを判定し（ＳＴ５０２）、

【００２６】（４）実行停止ならプログラム書き換え処
理部６ｃに制御プログラム５ａの書き換えを指示する
（ＳＴ５０３）。 （５）プログラム書き換え処理部６ｃは、指示を受けて
新たな制御プログラム及び管理情報に更新する（ＳＴ５
０４）。

【００２７】（６）必要であれば変更されたプログラム
を実行可能にする（ＳＴ５０５）。 （７）制御プログラムが実行途中で他の処理に一時移っ
ている等の実行中であれば実行完了まで待って（ＳＴ５
０６）、制御プログラムが停止した後、制御プログラム
５ａを書き換える。

【００２８】従来の技術４． 計算機システムの割込処理について説明する。図４７
は、例えば特開平７−１４１２２８号公報に示された従
来の計算機システムを示すブロック図である。

【００２９】図において、３はプラントシステム４に接
続されている入出力インタフェース（ＩＯインタフェー
ス）である。６０５はプラントシステム４からの割込を
検出する割込検出部であり、６０２は割込検出部６０５
が正常検出時に割込番号をセットする割込番号、６０３
は異常検出時にエラー番号をセットするエラー番号、６
０１はＩＯ割込またはエラーをプロセッサ１０に通知す
る割込通知部である。

【００３０】６０４は制御対象であるプラントシステム
４とプロセッサ１０との間で入出力が行われるプラント
データである。６００はＩＯインタフェース３からの割
込通知を受信するＩＯ割込・エラー受信であり、プログ
ラム実行部７に、割込もしくはエラーに対応する制御プ
ログラム５ａの起動を指示する。

【００３１】従来の計算機システムにおけるＩＯ割込通
知の動作について説明する。図４８と図４９は、従来の
ＩＯインタフェース３の割込通知処理およびプロセッサ
１０の割込受信処理のフローチャートであり、このフロ
ーチャートに従って説明する。

【００３２】（１）割込検出部６０５がプラントシステ
ム４からの割込検出を行う（ＳＴ７００）。 （２）割込が正常検出であれば（ＳＴ７０１）、 （３）割込番号６０２をセットし（ＳＴ７０２）、

【００３３】（４）割込通知部６０１がプロセッサ１０
にＩＯ割込を通知する（ＳＴ７０３）。 （５）一方割込検出が正常検出でなければ、エラー番号
６０３をセットし（ＳＴ７０４）、 （６）割込通知部６０１がプロセッサ１０にＩＯエラー
を通知する（ＳＴ７０５）。

【００３４】（７）プロセッサ１０では、ＩＯ割込・エ
ラー受信６００がＩＯインタフェース３からの通知を受
信する（ＳＴ７１０）。 （８）ＩＯ割込通知であれば（ＳＴ７１１）、 （９）割込番号６０２の読み込みを行い（ＳＴ７１
２）、

【００３５】（１０）読み出した割込番号の制御プログ
ラム５ａを起動する（ＳＴ７１３）。 （１１）一方ＩＯ割込通知でなければ（ＳＴ７１１）、
エラー番号６０３の読み込みを行い（ＳＴ７１４）、 （１２）読み出したエラー番号の制御プログラム５ａを
起動する（ＳＴ７１５）。

【００３６】従来の技術５． 図５０は、例えば、特開平５−１２２３６号公報に示さ
れた従来の故障監視プロセッサの故障処理制御部であ
る。図において、２は各プロセッサ間を接続するシステ
ムバス、１１は計算機システム全体の故障監視を行い外
部へ故障処理出力を行うと共にエラー履歴を残す故障監
視プロセッサ、１０ー１〜１０−Ｎは、演算を主機能と
するプロセッサである。

【００３７】２０は現在のシステムバスに接続されたカ
ード構成情報がある構成テーブル部であり図５２にその
詳細を示す。２１は書き換え可能な不揮発性メモリにマ
ッピングされた現在のシステムバスに接続されているカ
ード分の故障処理設定テーブル部であり各カードでの故
障発生時の処理方法を規定している。

【００３８】２２はプロセッサ１０ー１〜１０ーＮから
システムバス２経由で通知される故障情報、２３は２２
の故障情報を元に故障状態を外部に出力する故障出力
部、２４は構成テーブル部２０の生成及び故障処理設定
テーブル部２１の生成及び故障情報２２の受信及び故障
出力部２３を制御を処理する故障監視部である。

【００３９】図５１は従来の故障処理設定テーブル部２
１の内部構造である。図において、３０−１はシステム
バス２に接続されたカード枚数、３１−１〜３１−Ｎは
プロセッサ１０ー１〜１０ーＮが挿入されているスロッ
ト番号である。

【００４０】３２−１〜３２−Ｎはスロット番号３１ー
１〜３１ーＮに示されるスロットに挿入されているカー
ドの種類を判別するカード種別コード、 ３３−１〜３
３−Ｎはそのカードの故障処理の設定内容で構成されて
おり、スロットに挿入されているカード枚数分のみのテ
ーブルに圧縮される。

【００４１】図５２は従来の構成テーブル部２０の内部
構造である。図において、３０−１ｂはシステムバス２
に接続されたカード枚数、３２−０ｂ〜３２−Ｎｂはス
ロット０〜Ｎに対応したカードの種類を判別するカード
種別コードで構成されており、カード種別コードにデー
タ（０以外、例えば「１」）が入っていれば、そのスロ
ット番号が有効となる。

【００４２】次に動作について説明する。あるプロセッ
サのカードにパリティエラー等の不具合があり、不良カ
ードを抜き取って、再立ち上げを行った場合、故障監視
部２４の初期化処理において、現在のシステム構成と再
立ち上げ前のシステム構成に変更があるかをチェックす
る。

【００４３】このチェックを行うために、構成テーブル
部２０と前回まで使用されていた故障処理設定テーブル
部２１のカード構成とを比較する。比較時に、カードを
抜き取りを行っている場合、現在の構成テーブル部２０
と故障処理設定テーブル部２１の情報が異なっているの
で、故障監視部２４はシステムの再構築が行われたと判
断し、どの設定内容で稼働すればよいか判断できない。

【００４４】この場合、前回されていた設定内容は無視
して、新規に予め用意していた、例えば、プロセッサの
状態が重故障であれば計算機システム状態も重故障とい
ったような標準の故障処理設定データ情報を故障処理設
定テーブル部２１に上書きして動作していた。

【００４５】構成テーブル部２０と故障処理設定テーブ
ル部２１との比較は、故障処理設定テーブル部内部の全
カード枚数３０ー１と、挿入されているカードのスロッ
ト番号３１ー１〜３１ーＮと、カード枚数番号毎のカー
ド種別コード３２ー１〜３２−Ｎが構成テーブル部の情
報と整合性が取れているかにより判断する。従来の比較
方法を以下図５３のフローチャートに従って説明する。

【００４６】（１）現在のシステムを構成するカード構
成が再立ち上げ前のシステムと同じ構成かをチェックす
るために、構成テーブル部２０の全カード枚数３０ー１
ｂを読み取り（ＳＴ７００）、 （２）現在のシステム構成カード枚数が立ち上げ前のシ
ステム構成のカード枚数を示す故障処理設定テーブル部
２１内の全カード枚数３０ー１と一致するかどうか比較
する（ＳＴ７０１）。

【００４７】（３）不一致であれば（ＳＴ７０２）、 （４）システム構成に変更があるため、予め用意してい
た標準の設定を故障処理設定テーブル部２１に書き込む
（ＳＴ７０７）。

【００４８】（５）システム構成カード枚数が一致して
いれば（ＳＴ７０２）、 （６）次に現在挿入されている有効スロット番号をチェ
ックするために、構成テーブル部２０の有効カードのス
ロット番号が故障処理設定テーブル部２１のスロット番
号３１ー１と一致するか比較する（ＳＴ７０３）。

【００４９】（７）不一致であれば（ＳＴ７０４）、 （８）標準値を故障処理設定テーブル部２１に書き込む
（ＳＴ７０７）。

【００５０】（９）一致していれば（ＳＴ７０４）、 （１０）現在そのスロットに挿入されているカードの種
類をチェックするために、構成テーブル部２０のカード
種別コード３１ー２ｂが以前そのスロットに挿入されて
いたカードの種類を示す故障処理設定テーブル部２１の
カード種別コード３２ー１と一致するか比較する（ＳＴ
７０５）。

【００５１】（１１）不一致であれば（ＳＴ７０６）、 （１２）予め用意していた標準値を、故障処理設定テー
ブル部２１に書き込む（ＳＴ７０７）。

【００５２】（１３）一致すれば（ＳＴ７０６）、 （１４）そのスロット番号に対してカード構成に変更が
ないため故障処理設定テーブル部２１の設定内容３３ー
１は書き換えない。 （１５）上記処理を現在の全カード枚数３０ー１ｂ分繰
り返し行う（ＳＴ７０８）。

【００５３】現在のシステム構成と再立ち上げ前のシス
テム構成に変更がなければ、故障処理設定テーブル部２
１を書き換えず、前回の値そのまま使用され、計算機シ
ステムの重／軽故障等の外部への故障出力を制御する条
件として使用される。

【００５４】

【発明が解決しようとする課題】（１）従来の計算機シ
ステムは、以上のように構成されているので、分岐命令
実行のための分岐ブロック用のメモリ容量が必要であ
り、コストの上昇を招くと共に、メモリ管理が必要とな
るため、処理が複雑であり、かつ、制御プログラム実行
時の分岐命令で毎回、分岐ブロックの参照と分岐先物理
アドレスへの変換、および分岐先物理アドレスへの分岐
を行う必要があり、制御プログラムの実行性能の低下を
招くという問題があった。

【００５５】この発明は、分岐命令にかかわる分岐ブロ
ック用メモリが不要となり、コスト低下させると共に、
制御プログラムの実行性能を向上させることを目的とす
る。

【００５６】

【課題を解決するための手段】（１）この発明に係る計
算機は、プログラムの作成または書換え操作が計算機と
は別の保守ツールにて行われる計算機において、上記保
守ツールから転送されてくるプログラムの順序と、メモ
リ上の物理的なプログラム格納順序とが、必ずしも一致
していないシステムに対し、保守ツールから転送されて
きたプログラムをメモリ上に登録または書き換える際、
上記プログラム中の分岐命令のオペランドに格納されて
いる分岐先ブロック番号を、上記プログラムの先頭から
の命令ステップ数で示す分岐先論理アドレスに変換し、
分岐 命令のオペランドとして計算機のメモリ上に登録す
る手段と、上記分岐命令を実行する際、上記分岐命令の
オペランドの分岐先論理アドレスを分岐先物理アドレス
に変換して分岐命令を実行する手段とを備え、メモリ空
間を効率的に使用するものである。

【００５７】（２）また、プログラムの作成または書換
え操作が計算機とは別の保守ツールにて行われる計算機
において、上記保守ツールから転送されてくるプログラ
ムの順序と、メモリ上の物理的なプログラム格納順序と
が、必ずしも一致していないシステムに対し、保守ツー
ルから転送されてきたプログラムをメモリ上に登録また
は書き換える際、上記プログラム中の分岐命令のオペラ
ンドに格納されている分岐先ブロック番号を、上記メモ
リ先頭からのオフセットアドレスで示す分岐先物理アド
レスに変換し、分岐命令のオペランドとして計算機のメ
モリ上に登録する手段と、上記分岐命令を実行する際、
上記分岐命令のオペランドの分岐先物理アドレスに基づ
いて分岐命令を実行する手段とを備え、メモリ空間を効
率的に使用するものである。

【００５８】

【発明の実施の形態】実施の形態１． 以下、この発明の一実施の形態を図について説明する。
図１はこの発明の計算機システムのプログラム書換え時
を示す構成図であり、従来のものと同一符号は説明を省
略する。

【００５９】図２及び図３はフローチャートで、図４は
命令オペランド構成図、図５は制御プログラム実行時の
アドレス変換処理を例示した図で、図６は制御プログラ
ムの分岐処理を実行時の説明図である。

【００６０】図５について説明する。プログラム１，
２，３，・・・は、それぞれ複数のブロックから構成さ
れており、プログラム１では４ブロックに分けられ、そ
れぞれのブロックは、例えば１２８ステップの固定長に
している。各ブロックの先頭アドレスに対応する物理ア
ドレスの対象表をページ管理テーブル５ｂに登録し、こ
の内容によりプログラム１では、制御プログラムの０，
３，５，６の物理アドレスを先頭アドレスとするプログ
ラムを実行する。プログラム実行の際は、分岐アドレス
を従来の図３７、図４２に示す分岐ブロック５ｃを必要
としない。但し、プログラム書き換え時には、分岐ブロ
ックを必要とする。

【００６１】図６で分岐処理実行時について説明する。
従来の図４２と対比すると分かるように、プログラム実
行時は、分岐ブロックを無くして、プログラム５の「分
岐３」には図４のオペランドに直接プログラム先頭から
のステップ数を記述しておき、ページ管理テーブル５ｂ
を参照してプログラム５の開始アドレスである「アドレ
ス５」に、上記オペランドのステップ数を加えたものが
分岐先物理アドレス（ａ）を表し、制御プログラム５ａ
のａ番目のアドレスが分岐先となり、その位置のプログ
ラムから実行する。

【００６２】次に動作について図２及び図３のフローチ
ャートと共に説明する。図２は分岐命令が含まれるプロ
グラム書換え処理の動作フローを示したものである。 （１）保守ツール１から送られてきたプログラム書き換
え処理要求を、要求処理部６の受信部６ａが受信し、プ
ログラム書き換え処理部６ｃに送る（ＳＴ１００）。

【００６３】（２）プログラム書き換え処理部６ｃは、
制御プログラムをメモリ部５の制御プログラム５ａ領域
に書き込むと共に（ＳＴ１０１）、 （３）制御プログラム５ａへの書き込み位置をメモリ部
５の先頭からのオフセットアドレスである物理アドレス
で表現し、指定されたプログラム番号に対応させてペー
ジ管理テーブル５ｂに登録する（ＳＴ１０２）。

【００６４】（４）前記プログラム書き込みが完了する
と、プログラム書き換え処理部６ｃは、プログラム書き
換え処理要求のあったプログラムから分岐命令の分岐先
を抽出し、オペランドに保持されている分岐ブロック番
号を識別子として用いて分岐ブロック情報を参照し、プ
ログラムの先頭からの命令ステップ数である分岐先論理
アドレスを獲得する（ＳＴ１０３）。

【００６５】（５）獲得した前記分岐先論理アドレス
を、分岐命令実行時に分岐先として知る必要があるた
め、図４に示すように前記分岐命令のオペランドとして
登録する（ＳＴ１０４）。

【００６６】（６）上記ＳＴ１０３〜ＳＴ１０４をプロ
グラム中の分岐命令全てに対して行う（ＳＴ１０５）。

【００６７】図３は分岐命令実行時の分岐命令処理の動
作フローを示したものである。 （１）プログラム実行部７は、メモリ部５の制御プログ
ラム５ａから命令を抽出し（ＳＴ１０６）、 （２）分岐命令であれば（ＳＴ１０７）、図６では、プ
ログラム５の「分岐３」。 （３）ページ管理テーブル５ｂを参照して、該プログラ
ム番号に相当するメモリ５の先頭からの物理オフセット
アドレス（図６のアドレス５）と、図４に示す前記分岐
命令オペランドに格納された分岐先論理アドレス（図６
の分岐３の論理アドレス）とを加算し、分岐先物理アド
レスを得る（ＳＴ１０８）。

【００６８】（４）プログラム実行部７は、算出した分
岐先物理アドレスに分岐し実行する（ＳＴ１０９）。 （５）ＳＴ１０６にて抽出した命令が分岐命令でなけれ
ば（ＳＴ１０７）、 （６）各命令に従い実行する（ＳＴ１１０）。 （７）プログラム中の全ての命令の実行が完了すれば
（ＳＴ１１１）、プログラム実行を終了する。

【００６９】以上のように、命令実行時には分岐ブロッ
クを参照することなく、分岐先論理アドレスを物理アド
レスに変換し、指定された物理アドレスへ制御プログラ
ムの制御移行を行うことができるため、プログラム書き
換え後は分岐ブロック情報を保持する必要がなくなり、
分岐ブロックの削除により命令実行時に必要なバックア
ップメモリサイズが大幅に削減できるので、計算機のコ
ストを低下させ、制御プログラムの実行性能が向上す
る。従って計算機処理の性能向上が図れる。

【００７０】なお、バックアップメモリは、通常、電源
ＯＦＦしても別電源がバックアップするメモリである
が、電源がバックアップしないメモリにも適用できる。
また、メモリの削減は、例えば２５％程度削減できる。

【００７１】実施の形態２． 図７は、プログラム実行時にページ管理テーブル５ｂを
参照し、分岐先論理アドレスを分岐先物理アドレスに変
換する処理を行う図１に対し、プログラム書き換え時
に、分岐先論理アドレスを分岐先物理アドレスに変換す
る処理を行い、分岐命令実行時には、ページ管理テーブ
ルを参照せず直接プログラムに記述された分岐先物理ア
ドレスに基づいて分岐処理を行うものである。

【００７２】図７において、従来のものと同一符号は説
明を省略する。図８及び図９はフローチャートで、図１
０は命令オペランド構成図である。図１１は分岐処理の
実行時の説明図である。

【００７３】次に動作について図８及び図９のフローチ
ャートと共に説明する。図８は分岐命令が含まれるプロ
グラム書き換え処理の動作フローを示したものである。 （１）保守ツール１から送られてきたプログラム書き換
え処理要求を、要求処理部６の受信部６ａが受信し、プ
ログラム書き換え処理部６ｃに送る（ＳＴ２００）。

【００７４】（２）プログラム書き換え処理部６ｃは、
制御プログラムをメモリ部５の制御プログラム５ａ領域
に書き込むと共に（ＳＴ２０１）、 （３）制御プログラム５ａへの書き込み位置をメモリ部
５の先頭からのオフセットアドレスである物理アドレス
で表現し、指定されたプログラム番号に対応させてペー
ジ管理テーブル５ｂに登録する（ＳＴ２０２）。

【００７５】（４）前記プログラム書き込みが完了する
と、プログラム書き換え処理部６ｃは、プログラム書き
換え処理要求のあったプログラムから分岐命令の分岐先
を抽出し、オペランドに保持されている分岐ブロック番
号を識別子として用いて分岐ブロック情報を参照し、プ
ログラムの先頭からの命令ステップ数である分岐先論理
アドレスを獲得する（ＳＴ２０３）。

【００７６】（５）分岐先論理アドレスを獲得すると、
プログラム書換え部６ｃは、前記ページ管理テーブル５
ｂを参照して、該プログラム番号に相当するメモリ５の
先頭からの物理オフセットアドレスに分岐先論理アドレ
スを加算し、分岐先物理アドレスを得る（ＳＴ２０
４）。

【００７７】（６）分岐先物理アドレスを図１０に示す
ように前記分岐命令オペランドに書き込む（ＳＴ２０
５）。 （７）上記ＳＴ２０３〜ＳＴ２０５をプログラム中の分
岐命令全てに対して行う（ＳＴ２０６）。

【００７８】図９は分岐命令実行時の分岐命令処理の動
作フローを示したものである。 （１）プログラム実行部７は、メモリ部５の制御プログ
ラム５ａ（図１１ではプログラム５で説明）から命令を
抽出し（ＳＴ２０７）、

【００７９】（２）分岐命令であれば（ＳＴ２０８）、
例えば図１１の「分岐３」であれば、 （３）図１０に示す分岐命令オペランドに格納された分
岐先物理アドレスに分岐実行する（ＳＴ２０９）。

【００８０】（４）抽出した命令が前記分岐命令でなけ
れば、各命令に従い実行する（ＳＴ２１１）。 （５）プログラム中の全ての命令の実行が完了すれば
（ＳＴ２１０）、プログラム実行を終了する。

【００８１】以上のように、命令実行時には分岐ブロッ
ク及びページ管理テーブル共に参照することなく、指定
された物理アドレスへ制御プログラムの制御移行を行う
ことができるため、プログラム書き換え後は分岐ブロッ
ク情報およびページ管理テーブルを保持する必要がなく
なり、分岐ブロックおよびページ管理テーブルの削除に
より命令実行時に必要なバックアップメモリサイズが大
幅に削減できて、計算機のコストを低下させ、また、制
御プログラムの実行性能が向上する。

【００８２】更に、命令実行時に論理アドレスから物理
アドレスへ変換する処理が削除されるため、命令実行速
度を向上させるという効果がある。従って、計算機の処
理性能が向上する。

【００８３】実施の形態３． この実施の形態はメンテナンス処理を効率的に行うもの
である。図１２はその構成図で、６ｄは受信部６ａで受
信した要求を処理するメンテナンス処理部、６ｆはメン
テナンス処理をキャンセルするキャンセル処理部、５ｄ
はメンテナンス要求処理で使用する処理バッファであ
る。図１３、図１４、図１５は処理動作のフローチャー
トである。

【００８４】ここでメンテナンスとは、プログラムの変
更・修正、制御情報の変更や、トレース開始、トレース
データの読み出し等種々のものがある。キャンセルもメ
ンテナンスの一つであが、ここではキャンセルはメンテ
ナンスとは別にして説明する。また、パソコン等の保守
ツールからのメンテナンス要求は、メンテナンス要求そ
れ自身がプログラムの変更・修正内容である場合が多い
が、保守ツールからのメンテナンス要求（指令）に応じ
て、計算機側で所定のメンテナンス処理をする場合もあ
る。

【００８５】次に動作について説明する。図１３は実施
の形態３の計算機における要求受信処理の動作の流れを
示すフローチャートである。 （１）保守ツール１からのメンテナンス処理要求を受信
部６ａが受信するとキャンセル要求かどうかを判定する
（ＳＴ３００）。

【００８６】（２）判定結果がキャンセル要求でなく、
メンテナンス処理要求であれば受信部６ａはメンテナン
ス処理部６ｄに受信データを送り（ＳＴ３０１）、 （３）メンテナンス処理部６ｄは処理バッファ５ｄに受
信データを登録する（ＳＴ３０２）。 （４）判定結果がキャンセル要求であれば、キャンセル
処理部６ｆに受信データを送る（ＳＴ３０３）。

【００８７】（５）キャンセル処理部６ｆは、図１５の
フローチャートのように、処理バッファ５ｄで処理中の
メンテナンス処理が該保守ツール１からのコマンドかど
うかを判定し（ＳＴ３０４）、 （６）該保守ツール１からのコマンドであれば、該保守
ツール１のメンテナンス処理を登録している処理バッフ
ァ５ｄを削除する（ＳＴ３０５）。

【００８８】また、図１４は送信処理の流れを示すフロ
ーチャートである。 （１）メンテナンス処理の応答受信待ち状態（ＳＴ３０
６）で、メンテナンス処理部６ｄからのメンテナンス処
理応答が無い場合は、受信待ちを続ける。 （２）メンテナンス処理部６ｄからの応答が来ると、保
守ツール１に対し応答を送る（ＳＴ３０７）。

【００８９】（３）前記応答処理でタイムアウト等の保
守ツール１の接続断のエラーが検出されると（ＳＴ３０
８）、 （４）再び応答をリトライし、規定されたリトライ回数
を越えるとリトライオーバ（ＳＴ３０９）として応答を
中止する（ＳＴ３１０）。

【００９０】（５）このとき同じ保守ツール１からの他
の要求を終了させるためキャンセル要求のコマンドを生
成し、受信部６ａに要求を送る（ＳＴ３１１）。 （６）受信部６ａはこのキャンセル要求を受けて、該保
守ツールからの受けているコマンド処理のキャンセル処
理を図１５のフローチャートで行う。

【００９１】以上のように、保守ツールの接続が断とな
った場合、この保守ツールからのメンテナンス要求に対
する応答時のエラーが検出されるので、エラーが検出さ
れた保守ツールからの一つまたは複数のメンテナンス要
求に対応するメンテナンス処理が全てキャンセル処理さ
れるため、既に受け付けている他の保守ツールからのメ
ンテナンス処理はキャンセルされず、接続断となった保
守ツールのみのメンテナンスをキャンセルするので、他
の保守ツールからのメンテナンス処理要求が受け付け可
能となりメンテナンス処理を効率的に行える。従って計
算機処理の性能向上が図れる。

【００９２】実施の形態４． この実施の形態は、制御プログラムのトレース処理の効
率化を図るものである。図１６はこの発明の計算機シス
テムの実施の形態４を示すブロック図である。図におい
て、４００はトレースメモリ、４０１はトレースデータ
収集部、４０２は制御プログラムアドレスで、実行した
制御プログラムのアドレスが格納される。この制御アド
レスはプログラムカウンタが用いられる。

【００９３】４０３はアドレス一致検出部、４０４はト
レース要求信号である。４０５はアドレス書き換え部で
あり、次の制御プログラムアドレスを新たなアドレス一
致開始アドレスとして、アドレス一致開始レジスタ４０
３ａに格納する。

【００９４】次に動作について図１７のフローチャート
を用いて説明する。 （１）アドレス一致検出部４０３が制御プログラムアド
レス（プログラムカウンタ）４０２と、アドレス一致開
始レジスタ４０３ａとのアドレス一致を検出し、トレー
ス要求信号４０４をトレースデータ収集部４０１へ出力
する（ＳＴ４１０）。

【００９５】（２）トレースデータ収集部４０１はトレ
ース要求信号４０４を検知し（ＳＴ４１１）、 （３）アドレス一致が検出されたアドレスはトレースデ
ータ未収集であるか否かをトレース履歴レジスタ４０１
ａによって判定する（ＳＴ４１２）。

【００９６】（４）トレースデータ未収集の場合はトレ
ースデータを収集する（ＳＴ４１３）。 （５）トレースデータ収集完了後、トレース完了の情報
を、トレース履歴レジスタ４０１ａ内の制御プログラム
アドレス４０２に対応した位置に格納する（ＳＴ４１
４）。

【００９７】（６）アドレス書き換え部４０５が、制御
プログラムアドレス４０２に１加算したアドレスを新し
いトレース開始アドレスとして、アドレス一致検出部４
０３のアドレス一致開始レジスタ４０３ａに設定する
（ＳＴ４１５）。

【００９８】（７）トレース収集後検出されたアドレス
が、トレース終了アドレスか否かを判定し、トレース終
了アドレスのデータ収集が完了するまで実行する（ＳＴ
４１６）。

【００９９】従来のアドレス一致開始レジスタ４０３ａ
は、図４４のようにトレースすべきアドレスを全て登録
しているが、この実施の形態では、図４４のアドレス一
致開始レジスタ４０３ａのトレース終了した開始アドレ
スは次のトレースすべき開始アドレスに書き換えられる
ので、トレース終了のアドレスまでトレースの要否を判
断する必要がなくなる。

【０１００】以上のように、一度トレースデータを収集
した制御プログラムをトレース対象範囲から外すことに
より、トレースデータ収集済みの制御プログラムアドレ
スでアドレス一致を検出しないので無駄な判定処理をし
なくてよく、ループ制御などの繰り返し実行する部分で
のトレースデータ収集のオーバーヘッドが削減され、計
算機システムの負荷を軽減する。従って計算機処理の性
能向上が図れる。

【０１０１】実施の形態５． この実施の形態は、制御プログラムの書き換えを効率的
に行うものである。図１８は、この発明の実施の形態５
を示す計算機システムの構成図である。図において、従
来のものと同一符号は同一又は相当部分を示し説明を省
略する。

【０１０２】６ｅは制御プログラムの実行完了を時間監
視する時間監視部で、他の処理を行うため一時処理を移
行している等の、実行中となっているモジュールに対し
て実行完了までの時間監視を行う。時間監視部６ｅが実
行完了のタイムアウトを出力すると、６ｇのプログラム
強制停止部がタイムアウトとなったプログラムを強制エ
ラー停止させる。

【０１０３】次に動作について図１９のフローチャート
を用いて説明する。 （２）保守ツール１から新たな制御プログラムが出力さ
れると、要求処理部６がこれを検知し（ＳＴ５１０）、 （３）プログラム実行部７に検知した旨を知らせると共
に受信部６ａがその新たな制御プログラムを受信する
（ＳＴ５１１）。

【０１０４】（４）受信部６ａが更新に関わる制御プロ
グラムが実行中であるか否かを判定し（ＳＴ５１２）、 （５）実行停止なら、プログラム書き換え処理部６ｃに
制御プログラムの書き換えを指示する（ＳＴ５１３）。

【０１０５】（６）プログラム書き換え処理部６ｃは、
指示を受けて新たな制御プログラムに更新する（ＳＴ５
１４）。 （７）制御プログラムが実行中であれば、時間監視部６
ｅに、例えば実行周期の３倍の時間の時間監視を指示
し、変更に係る制御プログラムの実行完了を監視する
（ＳＴ５１６）。

【０１０６】（８）一定時間経過しても実行完了しない
場合は、プログラム強制停止部６ｇがプログラム実行部
７に強制エラー停止を指示し、プログラムを停止させる
（ＳＴ５１７）。制御プログラムが停止した後、制御プ
ログラム５ａを書き換える。

【０１０７】以上のように、実行中の制御プログラムに
対して書き換え要求があった場合、プログラム実行完了
までの時間監視を行い、一定時間内に完了しない時は、
強制エラー停止させて、プログラム書き換え可能な状態
にしてからプログラムを書き換えるようにしたので、長
時間待たされることなく一定時間内に制御プログラムの
書き換えを行い、メンテナンス性を向上させる効果があ
る。従って計算機処理の性能向上が図れる。

【０１０８】実施の形態６． この発明の実施の形態は複数の計算機で構成された計算
機システムにおいて、割込処理を効率的に行うものであ
る。図２０は、この発明の実施の形態６を示す計算機シ
ステムの構成を示すブロック図である。図において、図
４７に同一符号を付した従来のそれと同一、あるいは相
当部分の詳細な説明は省略する。

【０１０９】図２０において、１０−１〜１０−Ｎはプ
ロセッサ（計算機）である。これらのプロセッサ１０−
１〜１０−Ｎはシステムバス２によって接続されてい
る。また、システムバス２によって各プロセッサ１０−
１〜１０−ＮはそれぞれＩＯインタフェース３に接続さ
れる。そして４はＩＯインタフェース３により接続され
るプラントシステムである。なお、ここでは各プロセッ
サ１０−１〜１０−ＮおよびＩＯインタフェース

【０１１０】３はスロットに挿入されるカードとして実
現する場合を例にとる。各プロセッサ１０−２〜１０−
Ｎもプロセッサ１０−１と同一の構成であり、従来の図
４７のプロセッサ１０とも同一の構成をとる。６０６は
プラントシステム４からの各割込毎に、通知先プロセッ
サへの関係付け情報を保持する割込対応情報であり詳細
のデータ構造は図２１に示す。

【０１１１】図２１の割込対応情報の例では、割込番号
の値が０の時にはプロセッサ１０−１へ通知し、割込番
号の値が１の時には何れのプロセッサにも通知しない、
割込番号の値が２の時にはプロセッサ１０−Ｎへ通知す
ることを示す情報である。

【０１１２】次に動作について説明する。図２２と図２
３は、ＩＯインタフェース３の割込通知処理およびプロ
セッサ１０−１〜１０−Ｎの割込受信処理のフローチャ
ートであり、図２２および図２３のフローに従って説明
する。 （１）割込検出部６０５がプラントシステム４からの割
込検出を行う（ＳＴ６００）。

【０１１３】（２）割込が正常検出であれば（ＳＴ６０
１）、ステップＳＴ６０２へ行く。割込が正常か否か
は、例えば、割込番号の範囲をチェックして、範囲内で
あれば正常、範囲外であれば異常と判定する。 （３）割込通知部６０１が割込対応情報６０６の割込番
号に対応するプロセッサに、例えば、割込対応情報６０
６の割込番号がプロセッサ１０−１であれば、そのプロ
セッサに割込番号を通知する（ＳＴ６０２）。

【０１１４】（４）一方割込検出が正常検出でなけれ
ば、エラー番号６０３をセットし（ＳＴ６０４）、 （５）割込通知部６０１が、例えば、プロセッサ１０−
１にＩＯエラーを通知する（ＳＴ６０５）。

【０１１５】（６）図２３で、プロセッサ１０では、Ｉ
Ｏ割込・エラー受信６００がＩＯインタフェース３から
の通知を受信する（ＳＴ６１０）。 （７）ＩＯ割込通知であれば（ＳＴ６１１）、 （８）通知された割込番号の制御プログラム５ａを起動
する（ＳＴ６１２）。

【０１１６】（９）一方ＩＯ割込通知でなければ（ＳＴ
６１１）、 （１０）エラー番号６０３の読み込みを行い（ＳＴ６１
４）、 （１１）読み出したエラー番号の制御プログラム５ａを
起動し、エラーに対応した処理を実行する（ＳＴ６１
５）。

【０１１７】以上のように、計算機システムのＩＯイン
タフェースは、割込を検出すると、割込対応情報に指定
されたプロセッサのみに割込を通知し、指定されていな
いプロセッサには割込を通知しないため、割込の通知を
必要としないプロセッサのオーバヘッドが削減され、計
算機システムのスループットを向上させる。従って、計
算機システムの性能低下を防ぐことができる。

【０１１８】実施の形態７． この発明の実施の形態は複数の計算機で構成された計算
機システムにおいて、実施の形態６と同様の割込処理を
効率的に行うものである。図２４は、この発明の実施の
形態７を示す計算機システムの構成を示すブロック図で
ある。

【０１１９】図２４において、６０８はプラントシステ
ム４からの各割込毎に、通知先プロセッサへの関係付け
情報を保持する複数割込対応情報であり、その詳細は図
２５に示す。また、実施の形態６の図２０と同一符号は
詳細な説明は省略する。

【０１２０】図２５は、割込対応情報のデータ構造を例
示するもので、割込番号の値が０の時にはプロセッサ１
０−１とプロセッサ１０−５へ、割込番号の値が１の時
には何れのプロセッサにも通知せず、割込番号の値が２
の時にはプロセッサ１０−２とプロセッサ１０−３とプ
ロセッサ１０−Ｎへ通知することを示す情報である。

【０１２１】次に動作について説明する。図２６は、Ｉ
Ｏインタフェース３の割込通知処理のフローチャートで
ある。プロセッサ１０−１〜１０−Ｎの割込受信処理の
フローチャートは、実施の形態６の図２３と同一である
ため省略する。

【０１２２】図２６のフローに従って説明する。 （１）割込検出部６０５がプラントシステム４からの割
込検出を行う（ＳＴ６２０）。 （２）割込が正常検出であれば（ＳＴ６２１）、

【０１２３】（３）割込通知部６０１が、複数割込対応
情報６０８の割込番号に対応する一つまたは複数のプロ
セッサに割込番号を通知する（ＳＴ６２２）。 （４）一方割込検出が正常検出でなければ、エラー番号
６０３をセットし（ＳＴ６２４）、 （５）割込通知部６０１がプロセッサにＩＯエラーを通
知する（ＳＴ６２５）。以降の処理は、図２３と同一で
ある。

【０１２４】以上のように、計算機システムのＩＯイン
タフェースは、割込を検出すると、割込対応情報に指定
された１つまたは複数のプロセッサへ割込を通知し、指
定されていないプロセッサには割込を通知しないため、
計算機システムの性能低下を防ぐことができる。また、
適切な設定により各プロセッサへの最適な負荷分散が可
能になるという効果がある。従って計算機処理の性能向
上が図れる。

【０１２５】実施の形態８． この発明の実施の形態は複数の計算機で構成された計算
機システムにおいて、割込処理を効率的に行うものであ
る。図２７は、この発明の実施の形態８を示す計算機シ
ステムの構成を示すブロック図である。図において、従
来の図４７と同一符号を付したものは同一部分であるの
で詳細な説明は省略する。

【０１２６】図において、１０−１〜１０−Ｎはプロセ
ッサである。これらのプロセッサ１０−１〜１０−Ｎは
システムバス２によって接続されている。また、システ
ムバス２によって各プロセッサ１０−１〜１０−Ｎはそ
れぞれＩＯインタフェース３に接続される。そして、Ｉ
Ｏインタフェース３はプラントシステム４に接続されて
いる。

【０１２７】なお、ここでは各プロセッサ１０−１〜１
０−ＮおよびＩＯインタフェース３はスロットに挿入さ
れるカードとして実現する場合を例にとる。各プロセッ
サ１０−２〜１０−Ｎもプロセッサ１０−１と同一の構
成であり、従来の図４７のプロセッサ１０とも同一の構
成をとる。

【０１２８】６０７はエラー番号毎に、通知先プロセッ
サへの関係付け情報を保持するエラー対応情報である。

【０１２９】また、図２８は、例えば実施の形態８のエ
ラー対応情報のデータ構造を例示したもので、エラー番
号の値が０の時には、プロセッサ１０−１とプロセッサ
１０−５へ、エラー番号の値が１の時には、何れのプロ
セッサにも通知せず、エラー番号の値が２の時には、プ
ロセッサ１０−２とプロセッサ１０−３とプロセッサ１
０−Ｎへ通知することを示す情報である。

【０１３０】次に動作について説明する。図２９と図３
０は、ＩＯインタフェース３の割込通知処理およびプロ
セッサ１０−１〜１０−Ｎの割込受信処理のフローチャ
ートである。図２９および図３０のフローに従って説明
する。

【０１３１】（１）割込検出部６０５がプラントシステ
ム４からの割込検出を行う（ＳＴ６３０）。 （２）割込が正常検出であれば（ＳＴ６３１）、割込通
知部６０１が、例えば図２８に示す割込対応情報６０６
の割込番号に対応する、一つまたは複数のプロセッサに
割込番号（図２１または図２５に示すプロセッサ）を通
知する（ＳＴ６３２）。

【０１３２】（３）一方割込検出が正常検出でなけれ
ば、割込通知部６０１がエラー対応情報６０７のエラー
番号に対応する一つまたは複数のプロセッサにエラー番
号を通知する（ＳＴ６３４）。 （４）プロセッサ１０では、ＩＯ割込・エラー受信６０
０がＩＯインタフェース３からの通知を受信する（ＳＴ
６４０）。

【０１３３】（５）ＩＯ割込通知であれば（ＳＴ６４
１）、 （６）通知された割込番号の制御プログラム５ａを起動
する（ＳＴ６４２）。 （７）一方ＩＯ割込通知でなければ（ＳＴ６４１）、 （８）通知されたエラー番号の制御プログラム５ａを起
動し、エラーに対応した処理を実行する（ＳＴ６４
４）。

【０１３４】以上のように、計算機システムのＩＯイン
タフェースは、割込検出動作でエラー検出時に、割込を
通知する代わりに、エラー要因毎のエラー対応情報で指
定された１つまたは複数のプロセッサにエラーを通知
し、指定されていないプロセッサにはエラーを通知しな
いため、計算機システムの性能低下を防ぐことができ
る。

【０１３５】また、プラントからの割込検出処理での各
エラーを、単一のプロセッサに通知することも、要因毎
に各プロセッサへ通知することも、全てのプロセッサへ
通知することも可能であり、このため、単一のプロセッ
サに通知することにより他のプロセッサにエラーの影響
を及ぼさないシステムや、全てのプロセッサへ通知する
ことにより同一の異常処理を行わせるシステム等の多様
なシステムの構築が可能になるという効果がある。従っ
て計算機処理の性能向上が図れる。

【０１３６】実施の形態９． この発明の実施の形態は複数の計算機で構成された計算
機システムにおいて、故障に対するバックアップを行う
ものである。図３１は、この発明の実施の形態を示す計
算機システムの構成を示すブロック図である。

【０１３７】図において、６５３はプロセッサ内で発生
するエラーを検出し、このエラー情報を他プロセッサや
ＩＯインタフェース３に通知する故障検出部、６５０は
プロセッサ１０−１〜１０−Ｎからの故障発生通知を受
けるプロセッサカード故障検出部、６５１はプロセッサ
の故障発生により、割込対応情報６０６やエラー対応情
報６０７を変更する割込／エラー対応情報更新部であ
る。

【０１３８】６５２は割込／エラー対応情報部６５１
が、故障プロセッサの変更の参照にするプロセッサ変更
カードテーブルであり、図３３に詳細を示す。図３３
は、例えばＩＯインタフェース３に接続される保守ツー
ルにより設定される。

【０１３９】次に動作について説明する。図３２は、プ
ロセッサに故障が発生した場合の動作を示すフローチャ
ートである。 （１）プロセッサ１０−１にメモリのパリティエラー等
の故障が発生したとすると、故障検出部６５３が認識し
（ＳＴ６７０）、

【０１４０】（２）他プロセッサ及びＩＯインタフェー
ス３に故障が発生したことを通知する（ＳＴ６７１）。 （３）ＩＯインタフェース３のプロセッサカード故障検
出部６５０はプロセッサからの故障通知を認識する。
（ＳＴ６７２）

【０１４１】（４）プロセッサ故障カード検出部６５０
は割込／エラー対応情報更新部６５１に割込対応情報６
０６とエラー対応情報６０７の通知先プロセッサの変更
が必要なことを通知する（ＳＴ６７３）。 （５）割込／エラー対応情報更新部６５１は、例えば図
３３に示すプロセッサ変更カードテーブル６５２を参照
し（ＳＴ６７４）、

【０１４２】（６）故障となったプロセッサの変更プロ
セッサを得る（ＳＴ６７５）。図３３では、例として、
プロセッサ１０−１が故障の時はプロセッサ１０−２、
プロセッサ１０−（Ｎ−１）が故障の時は、プロセッサ
１０−Ｎが対応する場合を示している。

【０１４３】（７）割込／エラー対応情報更新部６５１
は、割込対応情報６０６とエラー対応情報６０７を検索
し、故障となったプロセッサ番号が含まれているか否か
を調べる（ＳＴ６７６）。

【０１４４】（８）プロセッサ番号が含まれていれば
（ＳＴ６７７）、 （９）そのプロセッサ番号に対応する変更プロセッサ番
号により、割込対応情報６０６とエラー対応情報６０７
の故障となったプロセッサ番号を変更する（ＳＴ６７
８）。 （１０）プロセッサ番号が含まれていなければ（ＳＴ６
７７）、割込対応情報６０６とエラー対応情報６０７は
そのままとしておく（ＳＴ６７９）。

【０１４５】以上のように、この計算機システムは、要
求先プロセッサが故障状態になった場合でも、該故障状
態を認識するプロセッサカード故障認識部と、割込検出
時／エラー検出時に、その通知先を変更する割込／エラ
ー対応処理更新部により、要求先プロセッサを変更する
ので、プロセッサ故障時でもプラントシステムからの要
求を処理できる。従って計算機システムの性能向上が図
れる。

【０１４６】実施の形態１０． この発明の実施の形態は複数の計算機（プロセッサ）の
各々が各カード単位で構成された計算機システムにおい
て、計算機（プロセッサ）の故障などでカードを差し替
えたり、新たにカードを取り付けたりした場合に、カー
ドの設定内容を自動的に設定するものである。

【０１４７】図３４はこの発明の実施の形態を示す図で
あり、この図は従来の図５０の故障監視プロセッサ１１
内にバックアップデータ情報エリア２５を加えたもので
ある。このバックアップデータ情報エリア２５は、故障
監視プロセッサ１１内の書き換え可能な不揮発性メモリ
に設けられ、前回設定された故障処理設定テーブル部の
内容を格納するものである。

【０１４８】図３５は、バックアップデータ情報エリア
２５の詳細情報である。図において、３２−０ａ〜３２
−Ｎａはカードの枚数の枚数番号に対応したカードの種
類を判別するカード種別コード、３３−０ａ〜３３−Ｎ
ａはそのカードの設定内容で構成され、スロット毎の設
定情報となるためスロットに挿入されるカード枚数に係
わらずバックアップデータ情報エリアは固定長としてい
る。

【０１４９】また、構成テーブル部２０のデータ構造は
従来の図５２のデータ構造であり、また、故障処理設定
テーブル部２１のデータ構造は従来の図５１のデータ構
造である。図３６は、故障監視部２４の故障処理設定テ
ーブル部２１の初期化処理における動作のフローチャー
トである。

【０１５０】次に動作について説明する。 （１）図３４のように構成された故障監視プロセッサ１
１において、故障監視部２４の初期化処理において、現
在のシステム構成が再立ち上げ前のシステム構成と同じ
かどうかチェックするために、構成テーブル部２０から
カード種別コード３２ー０ｂ〜３２−Ｎｂ（図５２で図
示）が０以外であれば有効スロット番号とし、その有効
スロット番号に相当するカード種別コード３２ー０ｂ〜
３２−Ｎｂを読み取る（ＳＴ７１０）。

【０１５１】（２）前記のＳＴ７１０で得た有効スロッ
ト番号と再立ち上げ前のシステム構成で前回まで使用さ
れていた故障処理設定テーブル部２１のスロット番号３
１ー１とが一致するかどうか比較する（ＳＴ７１３）。

【０１５２】（３）一致する場合（ＳＴ７１４）、 （４）そのスロットに挿入されているカードの種類をチ
ェックするために、ＳＴ７１０で得た該有効スロットの
カード種別コード３２ー１ｂ（図５２で図示）が故障処
理設定テーブル部２１（図５１で図示）のカード種別コ
ード３２ー１と比較し、立ち上げ前のカード種別かを判
断する（ＳＴ７１５）。

【０１５３】（５）一致する場合（ＳＴ７１６）、カー
ド構成に変更がないと判断し、前回設定された設定内容
３３ー１がそのまま使用される。

【０１５４】（６）一方、図５２の構成テーブル部２０
の有効スロット番号と図５３の故障処理設定テーブル部
２１のスロット番号３１ー１の比較（ＳＴ７１３）に
て、 （７）不一致が発生すると（ＳＴ７１４）、

【０１５５】（８）再立ち上げ前の設定で稼働させるた
め、以前設定されていた故障処理設定テーブル部２１を
保存したバックアップデータ情報エリア２５から設定内
容を採取するが、そのバックアップデータ情報エリア２
５の内容が現在のシステム構成を満たしているかをチェ
ックする。まず、該当スロットに対応する図３５のバッ
クアップデータ情報エリア２５のカード種別コード３２
−０ａと図５２の構成テーブル２０のカード種別コード
を比較する（ＳＴ７１９）。

【０１５６】（１０）一致する場合（ＳＴ７２０）、 （１１）該当スロットのバックアップデータ情報エリア
２５の設定内容３３−０ａが前回設定されていた設定で
あるため、そのデータをを故障処理設定テーブル部２１
の該当カード設定情報の設定内容３３ー１に書き込む
（ＳＴ７２２）。

【０１５７】（１２）一致しない場合（ＳＴ７２０）、 （１３）以前にその該当スロットに設定したことのない
カードの種類が新規に挿入されたと判断し、予め用意し
ていた設定内容の標準値をバックアップデータ情報エリ
ア２５の設定内容３３−０ａと、故障処理設定テーブル
部２１の設定内容３３ー１にそれぞれ書き込む（ＳＴ７
２１）。

【０１５８】（１４）上記処理をカード枚数分繰り返し
（ＳＴ７２３）行うことにより故障処理設定テーブル部
が有効となる。

【０１５９】例えば、あるプロセッサにてパリティエラ
ーが発生し、そのプロセッサを抜き取り、再立ち上げを
行った場合、抜き取った以外の挿入されている他のプロ
セッサに対しては、構成テーブル部２０の有効スロット
番号のカード種別コード３２ー１ｂとそのスロットに該
当する故障処理設定テーブル部２１のカード種別コード
は一致するので、設定内容は変わらず処理される。

【０１６０】再び、不具合プロセッサと同じカード種別
を持つプロセッサをスロットに差し再立ち上げを行う
と、新たにスロットに差し込んだプロセッサの設定内容
のみをバックアップデータ情報エリア２５から読み取
り、その設定内容を故障処理設定テーブルの該当エリア
に書き込む。

【０１６１】よって、新規カードに伴う人手による新た
な設定なしで不具合発生前の設定内容で、計算機システ
ムが稼働することができる。

【０１６２】一方、バックアップデータ情報エリア２５
は、メンテナンスツール等から故障処理設定テーブルを
書き換えるときに、同時に設定された内容を各スロット
別に分類して書き込まれるため、設定値はその設定時点
で保存される。また、バックアップデータ情報エリア２
５にデータが全く設定されていない場合、予め用意して
いる標準値をバックアップメモリデータ情報エリアに書
き込み立ち上げを行う。

【０１６３】なお、故障処理プロセッサ１１は、プロセ
ッサ１０ー１〜１０ーＮのいずれかにその機能を持たせ
るようにしてもよい。

【０１６４】以上のように、この計算機システムは、故
障監視プロセッサにバックアップデータ情報エリアを設
け、カード構成の変更が発生しても故障処理設定テーブ
ル部の内容は前回使用されていた設定内容を使用でき、
また、現状あるＳ／Ｗとのインタフェースの互換を保つ
事ができ、Ｈ／Ｗの変更なしで実現できる。

【０１６５】それ故、スロットから一旦カードを抜き、
立ち上げ直しても、他のカードに設定されていた故障処
理設定テーブル部の変更はなく、また、同一カードを同
一スロットに差すと、前回そのカードに設定されていた
設定内容で動作可能となり、また、前回設定されていな
かったカードを差した場合、あるいは、前回設定されて
いなかったスロットにカードを差した場合、標準値等の
所定の設定データが故障処理設定テーブル部に格納さ
れ、その設定データを使用して外部出力、及び、ユニッ
ト制御を行うことが可能となる。

【０１６６】実施の形態１１． この実施の形態１０の変形例として、故障処理設定テー
ブル部２１にバックアップデータ情報エリア２５の機能
を持たせる例を説明する。

【０１６７】上記の実施の形態１０では、例えば、現在
設定されている故障処理設定テーブル２１の内容を保守
ツール等を用いて変更した後、トラブルなどによりカー
ドを抜き取って再立ち上げした時、故障処理設定テーブ
ル部２１には、その抜き取ったカードの設定内容は削除
される。

【０１６８】その後、カードの修理、交換などにより再
びスロットに挿入して立ち上げると、前回設定していた
内容は、故障処理設定テーブル部２１に入っていないた
め、バックアップエリアから前回の設定内容を取ってく
るようにしている。

【０１６９】この実施の形態１１では、故障処理設定テ
ーブル部２１のデータにフラグを設け、カードを抜き取
った場合は、「カードなし」のフラグを立てて、その設
定内容が削除されないようにする。そしてカードが挿入
された場合に、「カードあり」としてフラグを下ろし
て、故障処理設定テーブル部２１の設定内容で挿入され
たカードを設定する。

【０１７０】このように実施の形態１１は、実施の形態
１０と同様の効果を有する。

【０１７１】

【発明の効果】（１）以上のように、この発明の計算機
によれば、分岐命令として、命令オペランドに分岐先の
論理アドレスを指示しているので、命令実行時に直接分
岐命令として扱うことができるため、それぞれの分岐先
のアドレスを格納しておく分岐ブロックを削除すること
が可能となり、命令実行時に必要なバックアップメモリ
サイズが大幅に削減できるという効果がある。また、プ
ログラムの実行性能が向上する。

【０１７２】（２）また、分岐命令として、命令オペラ
ンドに分岐先の物理アドレスを指示しているので、命令
実行時に直接分岐命令として扱うことができるため、そ
れぞれの分岐先のアドレスを格納しておく分岐ブロック
を削除することが可能となり、命令実行時に必要なバッ
クアップメモリサイズが大幅に削減できるという効果が
ある。また、命令実行時に論理アドレスから物理アドレ
スへ変換する処理が削除されるため、命令実行速度を向
上させるという効果がある。

【図面の簡単な説明】

【図１】 この発明の実施の形態１による計算機システ
ムを示す構成図である。

【図２】 図１の計算機システムのプログラム書換え部
の動作を示すフローチャートである。

【図３】 図１の計算機システムのプログラム実行部の
動作を示すフローチャートである。

【図４】 図１の計算機システムのオペランド構成図で
ある。

【図５】 この発明の実施の形態１による制御プログラ
ム実行時のアドレス変換処理を説明する図である。

【図６】 この発明の実施の形態１による分岐処理実行
時の説明図である。

【図７】 この発明の実施の形態２による計算機システ
ムを示す構成図である。

【図８】 図７の計算機システムのプログラム書換え部
の動作を示すフローチャートである。

【図９】 図７の計算機システムのプログラム実行部の
動作を示すフローチャートである。

【図１０】 図７の計算機システムのオペランド作成の
図である。

【図１１】 この発明の実施の形態２による分岐処理実
行時の説明図である。

【図１２】 この発明の実施の形態３による計算機シス
テムを示す構成図である。

【図１３】 図１２の計算機システムの受信部の動作を
示すフローチャートである。

【図１４】 図１２の計算機システムの送信部の動作を
示すフローチャートである。

【図１５】 図１２の計算機システムのキャンセルコマ
ンド構造例である。

【図１６】 この発明の実施の形態４による計算機シス
テムを示す構成図である。

【図１７】 図１６の計算機システムの動作を示すフロ
ーチャートである。

【図１８】 この発明の実施の形態５による計算機シス
テムを示す構成図である。

【図１９】 図１８の計算機システムのプログラム書き
換え処理部の動作を示すフローチャートである。

【図２０】 この発明の実施の形態６による計算機シス
テムを示すブロック図である。

【図２１】 この発明の実施の形態６による割込対応情
報である。

【図２２】 実施の形態６のＩＯインタフェースの割込
通知処理の流れを示すフローチャートである。

【図２３】 この発明の実施の形態６によるプロセッサ
の割込受信処理の流れを示すフローチャートである。

【図２４】 この発明の実施の形態７による計算機シス
テムを示すブロック図である。

【図２５】 この発明の実施の形態７による割込対応情
報の図である。

【図２６】 この発明の実施の形態７によるＩＯインタ
フェースの割込通知処理の流れを示すフローチャートで
ある。

【図２７】 この発明の実施の形態８による計算機シス
テムを示すブロック図である。

【図２８】 この発明の実施の形態８によるエラー対応
情報の図である。

【図２９】 この発明の実施の形態８によるＩＯインタ
フェースの割込通知処理の流れを示すフローチャートで
ある。

【図３０】 この発明の実施の形態８によるプロセッサ
の割込受信処理の流れを示すフローチャートである。

【図３１】 この発明の実施の形態９による計算機シス
テムを示すブロック図である。。

【図３２】 この発明の実施の形態９による処理を示す
フローチャートである。

【図３３】 この実施の形態９によるプロセッサ変更カ
ードテーブルの構成図である。

【図３４】 この発明の実施の形態１０による計算機シ
ステムの構成図である。

【図３５】 この発明の実施の形態１０によるバックア
ップデータエリアの構成図である。

【図３６】 この発明の実施の形態１０による故障処理
設定テーブルの管理手段を示すフローチャートである。

【図３７】 従来の計算機システムのブロック図であ
る。

【図３８】 従来の計算機システムの書換処理部の動作
を示すフローチャートである。

【図３９】 従来の計算機システムの命令実行部の動作
を示すフローチャートである。

【図４０】 従来の計算機システムのページ管理テーブ
ルの構成図である。

【図４１】 従来の計算機システムのオペランド構成図
である。

【図４２】 従来の計算機システムの分岐処理の説明図
である。

【図４３】 従来の計算機システムのプログラム実行部
のトレース機能のブロック図である。

【図４４】 図４３のトレース履歴レジスタのデータの
構成図である。

【図４５】 従来の計算機システムのプログラム実行部
のトレース機能のフローチャートである。

【図４６】 従来の計算機システムのプログラム書き換
え処理部の動作を示すフローチャートである。

【図４７】 従来の計算機システムのＩＯ割込通知機能
のブロック図である。

【図４８】 図４７のＩＯインタフェースの割込通知処
理の流れを示すフローチャートである。

【図４９】 図４７のプロセッサの割込受信処理の流れ
を示すフローチャートである。

【図５０】 従来の計算機システムの構成図である。

【図５１】 従来の故障処理設定テーブルの構成図であ
る。

【図５２】 従来の構成テーブル部の構成図である。

【図５３】 従来の故障処理設定テーブルの管理手段を
示すフローチャートである。

【符号の説明】

１ 保守ツール、１ａ ハードディスク、２ システム
バス、４ プラント、 ３ ＩＯインタフェース、４
プラントシステム、５ メモリ、 ５ａ 制御プログラ
ム、５ｂ ページ管理テーブル、５ｃ 分岐ブロック、
６ 要求処理部、６ａ 受信部、６ｂ 送信部、６ｃ
プログラム書換え部、６ｄ メンテナンス処理部、６ｅ
時間監視部、 ６ｆ キャンセル処理部、６ｇ プロ
グラム強制停止部、 ７ プログラム実行部、８ ＩＯ
割込受信、１０、１０−１〜１０−Ｎ プロセッサ、２
０ 構成テーブル部、２１ 故障処理設定テーブル部、
２２ 各カードの故障情報、２３ 故障処理出力部、２
４ 故障処理故障監視部、２５ バックアップデータ情
報エリア、４００ トレースメモリ、４０１ トレース
データ収集部、４０１ａ トレース履歴レジスタ、４０
２ 制御プログラムアドレス、４０３ アドレス一致検
出部、４０３ａ アドレス一致開始レジスタ、４０３ｂ
アドレス一致終了レジスタ、４０４ トレース信号、
４０５ アドレス書き換え部、６００ ＩＯ割込・エラ
ー受信、６０１ 割込通知部、６０２ 割込番号、６０
３ エラー番号、６０４ プラントデータ、６０５ 割
込検出部、６０６ 割込対応情報、６０７ エラー対応
情報、６０８ 複数割込対応情報、６５０ プロセッサ
カード故障検出部、６５１ 割込／エラー対応情報更新
部、６５２ プロセッサ変更カードテーブル、６５３
故障検出部。

フロントページの続き (72)発明者 三好 守 兵庫県神戸市兵庫区浜山通６丁目１番２ 号 三菱電機コントロールソフトウエア 株式会社内 (72)発明者 斉藤 正年 兵庫県神戸市兵庫区浜山通６丁目１番２ 号 三菱電機コントロールソフトウエア 株式会社内 (72)発明者 中野 博之 東京都千代田区大手町二丁目６番２号 三菱電機エンジニアリング株式会社内 (72)発明者 戸田 明男 東京都千代田区丸の内二丁目２番３号 三菱電機株式会社内 (56)参考文献 特開 平４−90006（ＪＰ，Ａ) 特開 平２−85944（ＪＰ，Ａ) 特開 平２−125333（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 11/28 G06F 9/50 G06F 9/32

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 プログラムの作成または書換え操作が計
   算機とは別の保守ツールにて行われる計算機において、 上記保守ツールから転送されてくるプログラムの順序
   と、メモリ上の物理的なプログラム格納順序とが、必ず
   しも一致していないシステムに対し、保守ツールから転
   送されてきたプログラムをメモリ上に登録または書き換
   える際、上記プログラム中の分岐命令のオペランドに格
   納されている分岐先ブロック番号を、上記プログラムの
   先頭からの命令ステップ数で示す分岐先論理アドレスに
   変換し、分岐命令のオペランドとして計算機のメモリ上
   に登録する手段と、 上記分岐命令を実行する際、上記分岐命令のオペランド
   の分岐先論理アドレスを分岐先物理アドレスに変換して
   分岐命令を実行する手段とを備え、メモリ空間を効率的
   に使用することを特徴とする計算機。
2. 【請求項２】 プログラムの作成または書換え操作が計
   算機とは別の保守ツールにて行われる計算機において、 上記保守ツールから転送されてくるプログラムの順序
   と、メモリ上の物理的なプログラム格納順序とが、必ず
   しも一致していないシステムに対し、保守ツールから転
   送されてきたプログラムをメモリ上に登録または書き換
   える際、上記プログラム中の分岐命令のオペランドに格
   納されている分岐先ブロック番号を、上記メモリ先頭か
   らのオフセットアドレスで示す分岐先物理アドレスに変
   換し、分岐命令のオペランドとして計算機のメモリ上に
   登録する手段と、 上記分岐命令を実行する際、上記分岐命令のオペランド
   の分岐先物理アドレスに基づいて分岐命令を実行する手
   段とを備え、メモリ空間を効率的に使用することを特徴
   とする計算機。