JP2004094270A - 表示装置及びその駆動方法 - Google Patents

表示装置及びその駆動方法 Download PDF

Info

Publication number
JP2004094270A
JP2004094270A JP2003347055A JP2003347055A JP2004094270A JP 2004094270 A JP2004094270 A JP 2004094270A JP 2003347055 A JP2003347055 A JP 2003347055A JP 2003347055 A JP2003347055 A JP 2003347055A JP 2004094270 A JP2004094270 A JP 2004094270A
Authority
JP
Japan
Prior art keywords
data lines
display
supplied
signal
polarity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003347055A
Other languages
English (en)
Inventor
Masahide Uchida
内田 雅秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003347055A priority Critical patent/JP2004094270A/ja
Publication of JP2004094270A publication Critical patent/JP2004094270A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

【課題】 液晶パネルの配向不良による光洩れを最小限にとどめると共に、ショート不良による輝点発生を防止して、さらに表示品質を向上させることができる表示装置を提供する。
【解決手段】 第1の補助入力信号線に接続された3本のデータ線からなる第1のデータ線の組と、第2の補助入力信号線に接続された3本のデータ線からなる第2のデータ線の組とを有し、第1のデータ線の組と第2のデータ線の組とが、交互に配列され、各画素を構成する3ドットには、表示信号を供給する前に、直前に供給されていた表示信号とは基準レベルに対して異なる極性の一定信号を第1の補助入力信号線及び第2の補助入力信号線を介して供給する。
【選択図】 図1

Description

 本発明は、高密度に配列された表示要素により映像を表示する表示装置に関する。
 図7にフルカラー映像を表示するアクティブマトリクス型液晶パネルの構造の概略を示す。この図において、50はデータ線51と走査線52とがマトリクス状に配置されたガラス基板である。このガラス基板50上には、ソース電極がデータ線51に、ゲート電極が走査線52に各々接続されたTFT(薄膜トランジスタ)53、53、…と、そのドレイン電極に接続された画素電極54、54、…とが形成されている。
 55はガラス基板50に対向して固定されたガラス基板であり、これらガラス基板50、55の間隙に液晶が封入されている。56はカラーフィルタであり、R、G、Bが各々の画素電極54に対向して配置され、各々が1ドットを構成し、R、G及びBの3ドットで1画素を構成している。57は直流電圧源58と接続され、一定電圧Vcomが印加された共通電極である。このような構成において、TFT53を介して各データ線51からの表示信号が各画素電極54へ印加され、これにより、各ドットに表示データが書き込まれる。
 ここで、液晶パネルは、直流駆動するとイオンが片側に溜まり、すぐに劣化するので、一般に、液晶に印加する表示信号の極性をある一定周期毎(フィールド毎)に反転させて駆動する。この極性反転は、上述のように共通電極58に一定電圧Vcomを印加し、表示信号Viの極性を一定周期毎に反転させて行う。このようにすることにより、図8に示すように画素電極と共通電極との間の差電圧の極性(図中の+,−)が反転し、液晶に印加される表示信号の極性が反転する。
 従来においては、かかる極性反転の方式として、まず、フィールド毎に極性反転を行うものがある。これは、例えば、最初のフィールドの書き込み時には、共通電極の電圧に対して大きい電圧(以下、「+の電圧」という)を画素電極に印加し、続くフィールドの書き込み時には、共通電極の電圧に対して小さい電圧(以下、「−の電圧」という)を画素電極に印加し、以降、同様に+、−の電圧を交互に印加する方式である。これを1V反転と称し、図9の上段に示す。この方式では、+、−の電圧が完全には対称とならず、フリッカ(ちらつき)が生じやすいという問題がある。
 一方、図9の中段に示した1H反転とは、それぞれの走査線に対応する行毎(画素行毎)に各々極性反転を行うものである。すなわち、最初のフィールドの書き込み時においては、例えば、1行目は+、2行目は−、3行目は+、…の電圧を印加し、次のフィールドの書き込み時においては、1行目は−、2行目は+、3行目は−、…の電圧を印加し、以降、これと同様の極性反転を繰り返す方式である。この方式では、フリッカは軽減されるが、行単位で電荷が移動することから、行方向のクロストークが発生しやすいという欠点がある。
 そして、図9の下段に示した1Dot反転とは、ドット毎に各々極性反転を行うものである。すなわち、図示のように最初のフィールドの書き込み時に上下左右いずれのドットとの関係においても異なる極性の電圧を印加し、続くフィールドの書き込み時には、各ドットの極性を反転し、やはり上下左右いずれのドットとの関係においても異なる極性の電圧を印加するという方式である。この方式によれば、フリッカが軽減されると共に、電荷の移動が隣接するドット間で行われるのでクロストークも発生しにくいという利点があり、一般的に良く用いられている。
 ところで、上述した1Dot反転においては、隣接する左右のドット同士で印加される電圧の極性が異なっているので、ドット間に電界が生じて液晶が該電界の方向へ傾く。これにより、光を遮るべき場合においても、図10に示すように各ドットの縁部Dから光が洩れる配向不良(ディスクリネーション)という現象が生ずる。このため、カラーフィルタにブラックストライプと呼ばれる格子状の黒い遮光膜をかけて漏洩光を遮光することが行われている。
 しかし、かかる遮光膜を設けるという配向不良対策は、液晶パネルの開口率を低下させ、輝度の低下や画質の劣化等を招くこととなるという問題点を有していた。特に、反転させる極性間の電位差が大きい場合には、その分配向不良が発生しやすく、ブラックストライプの幅を大きくしなければならないので、表示品質を著しく低下させることになる。従って、良好な画像を得るためには、漏洩光を遮光する配向不良対策を講じるよりも、配向不良の発生自体を最小限とすることの方が有効である。
 又、液晶パネルがノーマリーホワイトモードである場合、隣接するドットの画素電極間でショート不良が発生すると、前記1Dot反転においては、ショートしているドット間で印加されるべき電圧が相殺され、この部分の液晶に常時電圧が印加されなくなり、結果、輝点(常時点灯する点)欠陥となっていた。この輝点欠陥は、表示装置において重大な問題である。
 本発明はこのような事情に鑑みてなされたもので、液晶パネルの配向不良による光洩れを最小限にとどめると共に、その最小限とした光洩れの影響をも除去し、更に、赤、緑、青の3ドットのうち、中央のドットと左右いずれか又は両方のドット間でのショート不良による輝点発生を防止し、また、表示品質を向上させることができる表示装置を提供することを目的とする。
 本願発明の表示装置は、複数の走査線と複数のデータ線との交差に対応して設けられた赤、緑、青の3ドットにより構成された複数の画素を有し、第1の補助入力信号線にスイッチング素子を介して接続された3本のデータ線からなる第1のデータ線の組と、第2の補助入力信号線にスイッチング素子を介して接続された3本のデータ線からなる第2のデータ線の組とを有し、前記第1のデータ線の組と前記第2のデータ線の組とが、交互に配列され、各画素を構成する3ドットには、前記第1のデータ線の組または前記第2のデータ線の組を介して同極性の表示信号が供給され、前記第1のデータ線の組には基準レベルに対して同極性の表示信号を供給し、かつ、前記第2のデータ線の組には前記基準レベルに対して逆極性の表示信号を供給し、また、前記表示信号を供給する前に、直前に供給されていた表示信号とは前記基準レベルに対して異なる極性の一定信号を、前記第1の補助入力信号線及び前記第2の補助入力信号線を介して、前記第1のデータ線の組及び前記第2のデータ線の組にそれぞれ供給することを特徴とする。
 また、上記表示装置において、前記スイッチング素子は、同一の信号によりオンされ、一定信号が前記第1の補助入力信号線及び前記第2の補助入力信号線から同時に前記データ線に供給されることが好ましい。
 本願発明の駆動方法は、複数の走査線と複数のデータ線との交差に対応して設けられた赤、緑、青の3ドットから構成された複数の画素を有する表示装置の駆動方法であって、
第1の補助入力信号線にスイッチング素子を介して接続された3本のデータ線からなる第1のデータ線の組と、第2の補助入力信号線にスイッチング素子を介して接続された3本のデータ線からなる第2のデータ線の組とを有し、前記第1のデータ線の組と前記第2のデータ線の組とが、交互に配列され、 各画素を構成する3ドットには基準レベルに対して同極性の表示信号が供給され、 前記第1のデータ線の組に表示信号を供給する前に、当該第1のデータ線の組に直前に供給されていた前記表示信号の極性とは異なる極性の一定信号が、第1の補助入力信号線よりスイッチング素子を介して当該第1のデータ線の組に供給され、前記第2のデータ線の組には、前記基準レベルに対して逆極性の表示信号が供給され、当該逆極性の表示信号を当該第2のデータ線の組に供給する前に、当該第2のデータ線の組に直前に供給されていた表示信号の極性とは異なる極性の一定信号が、第2の補助入力信号線よりスイッチング素子を介して当該第2のデータ線の組に供給されることを特徴とする。
 また、上記駆動方法において、前記スイッチング素子は、同一の信号によりオンされ、前記一定信号が前記第1の補助入力信号線及び前記第2の補助入力信号線から同時に前記データ線に供給されることが好ましい。
 本発明によれば、隣接して設けられた赤、緑、青のドットにより各画素が構成された液晶表示パネルに対し、各画素におけるドットについては同一であって、隣接する画素同士では異なる極性の駆動電圧を供給することとしたので、印加電圧の極性が異なる位置が各画素の端部のみとなり、配向不良が各画素の一方の端部においてのみ発生する。これにより、各画素毎に1箇所のみ配向不良が生ずることとなり、画質を劣悪にする不測の光洩れを最小限にとどめることができるという効果が得られる。
 又、ブラックストライプを設けるに際しても、各画素毎に一つのドットに対してのみ設ければよいこととなるので、輝度の低下も軽減することができ、表示品質を格段に向上させることができるという効果が得られる。
 更に、各画素内の3つのドットのうち、中央のドットと左右いずれか又は両方のドット間でショート不良が発生しても、各画素内で印加電圧の極性が同一であるので、この部分の液晶への電圧印加停止を避けることができ、輝点欠陥の発生を防止することができる。これにより、輝点欠陥による表示品質の低下をも回避することができる。
 また、補助入力信号線から、微小時間の間に、それぞれが対応する画素の組の直前に供給された表示信号と異なる極性の一定の信号が供給されるので、各ドットにおいて、電荷がチャージされて、各ドットへの表示信号の印加が十分に行われる。
 以下に図面を参照して本発明の一実施形態について説明する。図1は本発明の一実施形態による液晶表示装置の概略構成を示す図である。この図の液晶表示装置は、フルカラー映像を表示する表示装置であり、ドット数がR、G、Bそれぞれについて640×480のVGA(Video Graphic array)用アクティブマトリクスカラー液晶表示装置である。
 図において、1は水平方向(図中横方向)に走査線H1、H2、…、Hm(m=480)が、垂直方向(図中縦方向)にデータ線VR1、VG1、VB1、VR2、VG2、VB2、…、VRn、VGn、VBn(n=640)が配置され、それら走査線とデータ線との交差点に対応してドットが配列された液晶パネルである。この液晶パネル1におけるドット配列は、データ線VR1、VR2、…、VRnに沿った列にR(赤)のドット、データ線VG1、VG2、…、VGnに沿った列にG(緑)のドット、データ線VB1、VB2、…、VBnに沿った列にB(青)のドットが配列された形となっている。これにより、各々の画素は、左側にRのドット、中央にGのドット、右側にBのドットが配置されて構成されている。
 ここで、各ドットは、図2に示すように、走査線Hi(i=1、2、…、m)と接続されたTFT等のスイッチング素子10と、それを介してデータ線Vjk(j=R、G、B,k=1、2、…、n)と接続された液晶層11とを有している。そして、走査線Hiの走査信号に応じたスイッチング素子10のON/OFF動作により、液晶層11へデータ線Vjkの表示信号を印加するようになっている。又、各ドットには、それぞれ上述の配列によるR、G、Bのカラーフィルタが設けられており、それぞれの色を表示する表示要素を構成している。
 図1の符号2は走査線H1、H2、…、Hmに対応したmビットのシフトレジスタやレベルシフト用のアンプ等によって構成された走査線駆動回路である。この走査線駆動回路2は、mビットのシフトレジスタの各ビット出力がアンプを介して順次走査線H1、H2、…、Hmと接続されており、表示ラインの走査線H1、H2、…Hmへ順次所定幅の走査信号(パルス信号)を出力する。これにより、表示データを書き込むべき画素行の各ドットにおける上記スイッチング素子10をON状態とする。
 3はデータ線VR1、VG1及びVB1、VR2、VG2及びVB2、…、VRn、VGn及びVBnの各組に対応したnビットのシフトレジスタやレベルシフト用のアンプ等によって構成されたデータ線駆動回路である。このデータ線駆動回路3は、nビットのシフトレジスタの各ビット出力が各々スイッチング素子4R1、4G1及び4B1、4R2、4G2及び4B2、…、4Rn、4Gn及び4Bnと順次接続されており、順次一定幅のサンプリング信号を出力する。これにより、データ線駆動回路3は、順次、3つのスイッチング素子4Rk、4Gk及び4Bkを同時にON若しくはOFFとする。
 ここに、スイッチング素子4R1、4G1、4B1、4R2、4G2、4B2、…、4Rn、4Gn、4Bnは、各々、表示信号線LR、LG、LBと、データ線VR1、VG1、VB1、VR2、VG2、VB2、…、VRn、VGn、VBnとの間に介挿されて設けられている。そして、データ線駆動回路3からサンプリング信号が出力されたときに、表示信号線LR、LG及びLBに得られる信号を各々データ線VRk、VGk及びVBkへ同時に供給するようになっている。
 表示信号線LR、LG、LBは各々、表示パネルの各画素を構成するRドット、Gドット、Bドットを駆動する信号が印可される信号線である。すなわち、この表示信号線LR、LG、LBへは次のような表示信号が印可される。尚、以下の説明において、+極性、−極性とは一定レベルVcom(図7、図8参照)を基準にした極性である。
 まず、パネル面の第1画素行(最上の画素行)の第1番目の画素(最左端の画素)を表示するための+極性の表示信号が印可され、次に、第1画素行の2番目の画素を表示するための−極性の表示信号が印可され、以下、第1画素行の第3、第4、…、第n番目の画素を表示するための信号が+,−,+,…の極性で順次印可される。次に、第2画素行の第1番目の画素を表示するための−極性の表示信号が印可され、次に第2画素行の第2番目の画素を表示するための+極性の表示信号が印可され、以下、同様である。次に、1フィールドの表示が終了すると、次のフィールドの表示信号が上述した場合と逆極性で順次印可される。
 尚、図1では、R、G、Bそれぞれについて1つの表示信号線となっているが、実際には液晶の応答特性を考慮し、R、G、Bそれぞれについて複数の表示信号線を設けて相展開と呼ばれる一定の処理を経た表示信号を供給する。以下においては、説明を簡略化するために、R、G、それぞれについて表示信号線を1つとした図1に基づいて説明を進めることとし、相展開処理の内容と、相展開した表示信号を伝達する構成については後述する。
 NRGは、スイッチング素子5、5、…のON信号を伝達する信号線である。
この信号線NRGからは、1表示ラインについての表示データの書き込みが終了し、次の表示ラインに対して走査信号が出力された時から、該表示ラインの第1番目の画素に表示信号を印加するまでの微小時間だけスイッチング素子5、5、…をONする信号が供給される。
 NRS1、NRS2は、表示信号の極性が同一である画素の組(画素行中奇数番目の画素、偶数番目の画素)に対応して設けられた補助入力信号線であり、それぞれスイッチング素子5、5、…を介して奇数番目のデータ線、偶数番目のデータ線と接続されている。これら補助入力信号線NRS1、NRS2からは、前記微小時間の間に、それぞれが対応する画素の組に直前に供給された表示信号の極性と異なる極性で一定の表示信号が供給される。
 これら信号線NRG、補助入力信号線NRS1、NRS2から供給される信号により、次の表示ラインの各画素における表示信号の極性と同一極性の電圧が印加され、該表示ラインの各ドットにおいて電荷がチャージされる。ここで、前記一定の表示信号は、前記微小時間の間にのみ供給されるので、これによって液晶層の状態が変化することはない。そして、このようにしてチャージされた電荷により、各ドットへの表示信号の印加が充分に行われる。
 次に、上記構成による液晶表示装置の動作について説明する。尚、図3にこの表示動作を図示する。まず、走査線駆動回路2から走査線H1へ走査信号が出力され、また、表示信号線LR、LG、LBへ、パネル面の第1画素行(最上の画素行)の第1番目の画素(最左端の画素)を表示するための+極性の表示信号が印可され、同時に、データ線駆動回路3がスイッチング素子4R1、4G1、4B1へサンプリング信号を出力する。これにより、パネル面第1画素行、最左端の画素が表示される。
 次に、表示信号線LR、LG、LBへ、パネル面の第1画素行(最上の画素行)の第2番目の画素を表示するための−極性の表示信号が印可され、同時に、データ線駆動回路3がスイッチング素子4R2、4G2、4B2へサンプリング信号を出力する。これにより、パネル面第1画素行、第2番目の画素が表示される。以下、同様の過程が繰り返される。
 そして、パネル面第1画素行の全画素の表示処理が終了すると、次に、走査線駆動回路2から走査線H2へ走査信号が出力され、また、表示信号線LR、LG、LBへ、パネル面の第2画素行の第1番目の画素(最左端の画素)を表示するための−極性の表示信号が印可され、同時に、データ線駆動回路3がスイッチング素子4R1、4G1、4B1へサンプリング信号を出力する。これにより、パネル面第2画素行、最左端の画素が表示される。以下、同様にして第2画素行の表示が行われる。
 次に、第2画素行の表示処理が終了すると、以下、第3、第4、…画素行が順次表示される。そして、1フィールドの表示処理が終了すると、再び上記と同様にして次のフィールドの表示処理が行われる。但し、この場合、各画素は前のフィールドと逆極性の信号によって駆動される。
 このように、上記実施形態においては上下方向、左右方向合い隣合う画素がそれぞれ、1フィールドの表示処理において逆極性の電圧によって駆動され、また、同じ画素がフィールド毎に逆極性の電圧によって駆動される。
 ところで、上記実施形態においては、R、G、Bの各ドットについて、隣接するドットとの駆動電圧極性が異なるのは、各画素の左右に位置するドットとなる。従って、配向不良は各画素の左右いずれか一方の側のドットにおいてのみ発生する。この配向不良が発生する側は、液晶層の構造によって異なるが、本実施形態においては、図4に示すように右側のドットにおいて発生するものとする(図中Dの位置)。そして、かかる配向不良が発生する右側のドットには、Bのドットが配置されている。
 又、ショート不良が発生した場合、ショートしているドット間で印加電圧の極性が異なっていると輝点欠陥が発生することになるが、上記実施形態においては、各画素内のR、G及びBの3ドットへ同一極性の表示信号を供給することとしている。従って、中央のGのドットについては、印加電圧の極性が隣接するR、Gのドットと常に同一であり、輝点欠陥となることがない。
 ここで、一般に、人間の目の感度は、緑色(G)に対しては良く、青色(B)に対しては悪い。このため、Gのドットは明確に表示されている方が画質が良く、Bのドットは表示に多少の欠陥が生じても、他のR(赤色)、Gのドットに欠陥が生じる場合に比べて画質を劣化させる度合いが低い。従って、上記液晶パネル1におけるR、G、Bのドット配列によれば、Gのドットが中央に配置されていることによって、緑の表示についての配向不良及び輝点欠陥が回避され、明確な表示を確保することができると共に、Bのドットが配向不良が生ずる位置に配置されていることによって、画質の劣化の影響を最小限にとどめることができる。これにより、液晶パネルの表示品質を格段に向上させることができる。
 次に、上記相展開処理に係る事項について説明する。まず、実際には、表示信号を伝達するための構成は図5に示すようになっている。すなわち、R、G、Bの表示データに対し、各々、4本の表示信号線LR1〜LR4、LG1〜LG4、LG1〜LG4が設けられる。
 そして、表示信号線LR1は、サンプルホールドスイッチ4R1、4R5、4R9、…を介して4本毎のデータ線VR1、VR5、VR9、…と順次接続されている。又、表示信号線LR2〜LR4も、サンプルホールドスイッチ4R2、4R3、4R4を介してデータ線VR2、VR3、VR4と接続され、以下同様に、各々4本毎のデータ線と順次接続されている。更に、表示信号線LG1〜LG4、LB1〜LB4も、上記同様、各サンプルホールドスイッチを介して4本毎の各データ線へ順次接続されている。
 このような構成において、以下に述べる相展開処理を施した相展開信号が各データ線へ供給される。図6に相展開の動作を表すタイミングチャートを示す。この図ではRの表示信号VID−Rについてのみ示すが、他のG、Bの表示信号VID−G、VID−Bについても同様の相展開が行われる。図に示すように、外部から供給される映像信号(VID−R)は、液晶パネル1のRの各ドットに対応する情報が直列に並んでいるアナログ信号となっている。この映像信号をドットクロックDCにてサンプルホールドする。そして、一定のドット毎のデータをドットクロックDCの1周期の整数倍のデータ長を有する表示データに展開し、4本の並列な相展開信号VID1−R〜VID4−Rへ変換する。
 これにより、第1の相展開信号VID1−Rは、Rの映像信号中の第1、第5、第9、…画素目のドットデータをそれぞれドットクロックDC4周期分のデータ長を有する表示データへ展開したものとなる。同様に、第2、第3、第4の相展開信号VID2−R、VID3−R、VID4−Rも、各々、第2、第3、第4画素目から4画素毎にドットデータを前記データ長の表示データへ展開したものとなる。尚、各表示データの先頭位置は、図示のようにドットクロックDC1周期分づつずれたものとなるが、このずれた先頭位置は、R、G、Bの各相の相展開信号同士では一致している。
 そして、相展開信号VID1−R〜VID4−Rは表示信号線LR1〜LR4へ、相展開信号VID1−G〜VID4−Gは表示信号線LG1〜LG4へ、相展開信号VID1−B〜VID4−Bは表示信号線LB1〜LB4へ、各々供給される。尚、ここでは、相展開の一例として映像信号を4相の相展開信号に展開し、4本の表示信号線により供給する場合について述べたが、他のn相展開処理を行い、n本の表示信号線を設けて各相の相展開信号を供給することとしてもよい。
 又、上記実施形態においては、VGA用アクティブマトリクスカラー液晶表示装置を例として説明したが、本発明による液晶表示装置は、これに限らず他の映像ソース用の表示装置や、VGA以上の高密度で表示ドットが配列された表示装置等に用いてもよい。このとき、1Dot反転駆動によれば、ドット配列密度が高ければ高いほど配向不良の発生位置が多くなるが、本発明における画素毎の反転駆動によれば、ドット配列密度が高くとも配向不良の発生位置を少なくすることができ、所望の輝度、画質等を確保することができる。
  
本発明の一実施形態による液晶表示装置の概略構成を示す図である。 液晶パネル1の各ドットの構成を示す図である。 同実施形態において各ドットへ印加される表示信号の極性を示す図である。 同実施形態における配向不良の様子を示す図である。 R、G、Bの各表示信号を4相展開した相展開信号を伝達するための構成の一例を示す図である。 相展開の一例として4相展開の動作を表したタイミングチャートである。 アクティブマトリクス型液晶パネルの構造の概略を示す図である。 反転駆動において印加される表示信号の波形を示す図である。 従来の各種極性反転において各ドットへ印加される表示信号の極性を示す図である。 1Dot反転における配向不良の様子を示す図である。
符号の説明
1 液晶パネル
2 走査線駆動回路
3 データ線駆動回路
4R1、4G1、4B1、…、4Rn、4Gn、4Bn スイッチング素子
5、5、… スイッチング素子
H1、H2、…、Hm 走査線
LR、LG、LB 表示信号線
VR1、VG1、VB1、…、VRn、VGn、VBn データ線

Claims (4)

  1. 複数の走査線と複数のデータ線との交差に対応して設けられた赤、緑、青の3ドットにより構成された複数の画素を有し、
    第1の補助入力信号線にスイッチング素子を介して接続された3本のデータ線からなる第1のデータ線の組と、第2の補助入力信号線にスイッチング素子を介して接続された3本のデータ線からなる第2のデータ線の組とを有し、前記第1のデータ線の組と前記第2のデータ線の組とが、交互に配列され、
    各画素を構成する3ドットには、前記第1のデータ線の組または前記第2のデータ線の組を介して同極性の表示信号が供給され、
    前記第1のデータ線の組には基準レベルに対して同極性の表示信号を供給し、かつ、前記第2のデータ線の組には前記基準レベルに対して逆極性の表示信号を供給し、
     また、前記表示信号を供給する前に、直前に供給されていた表示信号とは前記基準レベルに対して異なる極性の一定信号を、前記第1の補助入力信号線及び前記第2の補助入力信号線を介して、前記第1のデータ線の組及び前記第2のデータ線の組にそれぞれ供給することを特徴とする表示装置。
  2. 前記スイッチング素子は、同一の信号によりオンされ、一定信号が前記第1の補助入力信号線及び前記第2の補助入力信号線から同時に前記データ線に供給されることを特徴とする請求項1記載の表示装置。
  3. 複数の走査線と複数のデータ線との交差に対応して設けられた赤、緑、青の3ドットから構成された複数の画素を有する表示装置の駆動方法であって、
    第1の補助入力信号線にスイッチング素子を介して接続された3本のデータ線からなる第1のデータ線の組と、第2の補助入力信号線にスイッチング素子を介して接続された3本のデータ線からなる第2のデータ線の組とを有し、前記第1のデータ線の組と前記第2のデータ線の組とが、交互に配列され、
     各画素を構成する3ドットには基準レベルに対して同極性の表示信号が供給され、
     前記第1のデータ線の組に表示信号を供給する前に、当該第1のデータ線の組に直前に供給されていた前記表示信号の極性とは異なる極性の一定信号が、第1の補助入力信号線よりスイッチング素子を介して当該第1のデータ線の組に供給され、
    前記第2のデータ線の組には、前記基準レベルに対して逆極性の表示信号が供給され、当該逆極性の表示信号を当該第2のデータ線の組に供給する前に、当該第2のデータ線の組に直前に供給されていた表示信号の極性とは異なる極性の一定信号が、第2の補助入力信号線よりスイッチング素子を介して当該第2のデータ線の組に供給されることを特徴とする表示装置の駆動方法。
  4. 前記スイッチング素子は、同一の信号によりオンされ、前記一定信号が前記第1の補助入力信号線及び前記第2の補助入力信号線から同時に前記データ線に供給されることを特徴とする請求項3記載の表示装置の駆動方法。



JP2003347055A 2003-10-06 2003-10-06 表示装置及びその駆動方法 Pending JP2004094270A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003347055A JP2004094270A (ja) 2003-10-06 2003-10-06 表示装置及びその駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003347055A JP2004094270A (ja) 2003-10-06 2003-10-06 表示装置及びその駆動方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP07053896A Division JP3500841B2 (ja) 1996-03-26 1996-03-26 液晶装置及びその駆動方法

Publications (1)

Publication Number Publication Date
JP2004094270A true JP2004094270A (ja) 2004-03-25

Family

ID=32064597

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003347055A Pending JP2004094270A (ja) 2003-10-06 2003-10-06 表示装置及びその駆動方法

Country Status (1)

Country Link
JP (1) JP2004094270A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007041456A (ja) * 2005-08-05 2007-02-15 Sony Corp 表示装置及びその駆動方法
WO2017101190A1 (zh) * 2015-12-15 2017-06-22 武汉华星光电技术有限公司 显示器和其驱动方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007041456A (ja) * 2005-08-05 2007-02-15 Sony Corp 表示装置及びその駆動方法
WO2017101190A1 (zh) * 2015-12-15 2017-06-22 武汉华星光电技术有限公司 显示器和其驱动方法

Similar Documents

Publication Publication Date Title
KR101620048B1 (ko) 액정표시장치 및 이의 구동 방법
JP4895997B2 (ja) 液晶表示装置及びその駆動方法
JP3092537B2 (ja) 液晶表示装置
JP5362755B2 (ja) 液晶ディスプレイ及び画像の輝度減少又は輝度増加を訂正する方法
US8698851B2 (en) Method of driving display panel and display apparatus for performing the same
EP1037193A2 (en) Liquid crystal display apparatus, its driving method and liquid crystal display system
JP2009175468A (ja) 表示装置
CN101331535A (zh) 用于显示器中色彩偏移补偿的设备和方法
JPWO2005076256A1 (ja) 電気光学装置、電気光学装置の駆動方法、駆動回路および電子機器
CN111142298B (zh) 阵列基板及显示装置
US8248347B2 (en) Field sequential LCD driving method
WO2017020409A1 (zh) 一种液晶显示器
JP3137727U (ja) 液晶ディスプレイ・パネルの駆動回路
JP4010308B2 (ja) 表示装置および表示装置の駆動方法
CN110879500B (zh) 显示基板及其驱动方法、显示面板、显示装置
JP4135250B2 (ja) 液晶表示装置およびその駆動方法
JP4089546B2 (ja) 表示装置およびその駆動方法
US20090251403A1 (en) Liquid crystal display panel
JP2004521397A (ja) ディスプレイデバイスとその駆動方法
JP3500841B2 (ja) 液晶装置及びその駆動方法
JP2009020197A (ja) 表示装置ならびにその駆動回路および駆動方法
WO2018221477A1 (ja) 液晶表示装置
JP2008151986A (ja) 電気光学装置、走査線駆動回路および電子機器
JP2008026507A (ja) 表示装置および表示装置の検査方法
JP2004094270A (ja) 表示装置及びその駆動方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060606

A521 Written amendment

Effective date: 20060724

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061024

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061221

A02 Decision of refusal

Effective date: 20070306

Free format text: JAPANESE INTERMEDIATE CODE: A02

RD04 Notification of resignation of power of attorney

Effective date: 20070403

Free format text: JAPANESE INTERMEDIATE CODE: A7424