JP2004094162A - 表示パネルの駆動装置 - Google Patents
表示パネルの駆動装置 Download PDFInfo
- Publication number
- JP2004094162A JP2004094162A JP2002258833A JP2002258833A JP2004094162A JP 2004094162 A JP2004094162 A JP 2004094162A JP 2002258833 A JP2002258833 A JP 2002258833A JP 2002258833 A JP2002258833 A JP 2002258833A JP 2004094162 A JP2004094162 A JP 2004094162A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- numbered
- odd
- row
- row electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
- G09G2310/0218—Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
- G09G2310/0221—Addressing of scan or signal lines with use of split matrices
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
【課題】不要電磁輻射等を抑制することが可能な表示パネルの駆動装置を提供することを目的とする。
【解決手段】放電に伴って表示ライン各々の内の奇数の表示ラインに属する行電極対における第１行電極及び第２行電極間に流れる放電電流の方向と偶数の表示ラインに属する行電極対における第１行電極及び第２行電極間に流れる放電電流の方向とが互いに逆方向になるように駆動パルスの印加タイミングを制御すると共に、奇数の表示ラインに属する行電極対及び電極駆動手段間に流れる放電電流の電流路のインピーダンスと、偶数の表示ラインに属する行電極対及び電極駆動手段間に流れる放電電流の電流路のインピーダンスとを略同一にする。
【選択図】 図３
【解決手段】放電に伴って表示ライン各々の内の奇数の表示ラインに属する行電極対における第１行電極及び第２行電極間に流れる放電電流の方向と偶数の表示ラインに属する行電極対における第１行電極及び第２行電極間に流れる放電電流の方向とが互いに逆方向になるように駆動パルスの印加タイミングを制御すると共に、奇数の表示ラインに属する行電極対及び電極駆動手段間に流れる放電電流の電流路のインピーダンスと、偶数の表示ラインに属する行電極対及び電極駆動手段間に流れる放電電流の電流路のインピーダンスとを略同一にする。
【選択図】 図３
Description
【０００１】
【発明の属する技術分野】
本発明は、表示パネルを駆動する駆動装置に関する。
【０００２】
【背景技術】
現在、壁掛ＴＶとして、プラズマディスプレイパネル（以下、ＰＤＰと称する）、又はエレクトロルミネセンスディスプレイパネルの如き容量性発光素子からなる表示パネルを搭載したディスプレイ装置が着目されている。
図１は、表示パネルとしてＰＤＰを搭載したプラズマディスプレイ装置の概略構成を示す図である。
【０００３】
図１において、プラズマディスプレイパネルとしてのＰＤＰ１０は、表示画面を担う前面基板（図示せぬ）と、放電ガスの封入された放電空間を挟んで前面基板と対向した位置に配置されている背面基板（図示せぬ）とを備える。前面基板上には、互いに交互にかつ平行に配置されている帯状の行電極Ｘ１〜Ｘｎ及び行電極Ｙ１〜Ｙｎが形成されている。背面基板上には、上記行電極各々に交叉して配置されている帯状の列電極Ｄ１〜Ｄｍが形成されている。尚、行電極Ｘ１〜Ｘｎ及びＹ１〜Ｙｎは、一対の行電極Ｘ及びＹにて各表示ライン（第１表示ライン〜第ｎ表示ライン）を担う構造となっており、各行電極対と列電極との交叉部（放電空間を含む）に画素を担う放電セルが形成されている。各放電セルは、その放電セル内において放電が生起されるか否かにより、発光状態及び非発光状態の２つの状態のいずれか一方の状態をとる。すなわち、最低輝度（非発光状態）、及び最高輝度（発光状態）の２階調分の輝度しか表現出来ないのである。
【０００４】
そこで、このような放電セルを備えたＰＤＰ１０に対して入力映像信号に対応した中間調の輝度表示を実現させるべく、サブフィールド法を用いた階調駆動を実施する。
サブフィールド法では、入力映像信号を各画素毎にＮビットの画素データに変換し、このＮビットのビット桁各々に対応させて、１フィールド（フレーム）の表示期間をＮ個のサブフィールド（サブフレーム）に分割する。各サブフィールドには、そのサブフィールドの重み付けに対応した放電実行回数が夫々割り当ててあり、映像信号に基づいて選択されたサブフィールドにおいてのみでこの放電を生起させる。この際、各サブフィールドで生起された放電回数の合計（１フィールド表示期間内での）により、映像信号に対応した中間調の輝度が得られるのである。
【０００５】
駆動制御回路５０は、上記サブフィールド法に従ってＰＤＰ１０を階調駆動すべきタイミング信号をアドレスドライバ２０、Ｙ電極ドライバ３０及びＸ電極ドライバ４０の各々に供給する。更に、駆動制御回路５０は、入力された映像信号を各画素毎にＮビットの画素データに変換する。そして、この画素データを各ビット桁毎に分離した画素データビットをそのビット桁に対応したサブフィールドに割り当てて、各サブフィールド毎に１表示ライン分（ｍ個）ずつアドレスドライバ２０に供給して行く。
【０００６】
図２は、上述した如き制御動作に応じて、アドレスドライバ２０、Ｙ電極ドライバ３０及びＸ電極ドライバ４０各々が各サブフィールド内においてＰＤＰ１０に印加する各種駆動パルスと、その印加タイミングを示す図である。
先ず、一斉リセット行程ＲｃにおいてＸ電極ドライバ４０は、負極性のリセットパルスＲＰｘを発生して行電極Ｘ１〜Ｘｎの各々に印加する。更に、かかる一斉リセット行程ＲｃにおいてＹ電極ドライバ３０は、正極性のリセットパルスＲＰＹを発生して行電極Ｙ１〜Ｙｎの各々に同時に印加する。これらリセットパルスＲＰｘ及びＲＰＹの印加に応じて、ＰＤＰ１０中の全ての放電セルがリセット放電されて、各放電セル内には一様に所定量の壁電荷が形成される。これにより、全ての放電セルは一旦、発光セル状態に初期設定される。
【０００７】
次に、画素データ書込行程Ｗｃにおいてアドレスドライバ２０は、１表示ライン分（ｍ個）毎に供給される画素データビットを、順次、ｍ個の画素データパルスに変換する。例えば、アドレスドライバ２０は、画素データビットが論理レベル１である場合には高電圧、論理レベル０である場合には低電圧（０ボルト）の画素データパルスを発生する。そして、かかる画素データパルスを１表示ライン分（ｍ個）ずつグループ化した画素データパルス群ＤＰ１、ＤＰ２、ＤＰ３、・・・・、ＤＰ（ｎ）を図２に示す如く順次、列電極Ｄ１〜Ｄｍに印加して行く。更に、この間、Ｙ電極ドライバ３０は、上記画素データパルス群ＤＰ各々の印加タイミングに同期して、図２に示されるが如き負極性の走査パルスＳＰを行電極Ｙ１〜Ｙｎへと順次印加して行く。この際、走査パルスＳＰが印加された行電極と、高電圧の画素データパルスＤＰが印加された列電極との交差部の放電セルにのみ放電（選択消去放電）が生じ、その放電セル内に残存していた壁電荷が消去される。これにより、上記一斉リセット行程Ｒｃにおいて発光セル状態に初期化された放電セルは、非発光セル状態に推移する。一方、走査パルスＳＰが印加されたものの、低電圧の画素データパルスＤＰが印加された放電セルには前述した如き選択消去放電は生起されず、上記一斉リセット行程Ｒｃにて初期化された状態、つまり発光セル状態が保持される。
【０００８】
次に、発光維持行程ＩｃにおいてＸ電極ドライバ４０は、図２に示されるが如き正極性の維持パルスＩＰＸを繰り返し行電極Ｘ１〜Ｘｎに印加する。更に、かかる発光維持行程ＩｃにおいてＹ電極ドライバ３０は、上記維持パルスＩＰＸとはその印加タイミングをずらして正極性の維持パルスＩＰＹを繰り返し行電極Ｙ１〜Ｙｎに印加する。この際、壁電荷が残留したままとなっている放電セル、すなわち発光セル状態にある放電セルのみが、これら維持パルスＩＰＸ及びＩＰＹが交互に印加される度に放電（維持放電）する。つまり、上記画素データ書込行程Ｗｃにおいて発光セル状態に設定された放電セルのみが、このサブフィールドの重み付けに対応した回数分だけ維持放電に伴う発光を繰り返し、その発光状態を維持するのである。尚、これら維持パルスＩＰＸ及びＩＰＹが印加される回数は、各サブフィールド毎の重み付けに応じて予め設定されている回数である。
【０００９】
次に、消去行程ＥにおいてＸ電極ドライバ４０は、図２に示されるが如き消去パルスＥＰを行電極Ｘ１〜Ｘｎに印加する。これにより、全放電セルを一斉に消去放電せしめて各放電セル内に残留している壁電荷を消滅させる。
上述した如き一連の動作を各フィールド内において複数回実行することにより、各サブフィールドの発光維持行程Ｉｃにおいて生起された維持放電の合計回数に対応した中間輝度が視覚されるようになる。
【００１０】
ところで、上述した如き駆動によれば、上記維持パルスＩＰＸの立ち上がり時には、維持放電に伴う放電電流がＸ電極ドライバ４０、行電極Ｘ１〜Ｘｎ、及び行電極Ｙ１〜Ｙｎなる電流路を介してＹ電極ドライバ３０側に流れる。一方、上記維持パルスＩＰＹの立ち上がり時には、放電電流がＹ電極ドライバ３０、行電極Ｙ１〜Ｙｎ、及び行電極Ｘ１〜Ｘｎなる電流路を介してＸ電極ドライバ４０側に流れる。つまり、発光維持行程Ｉｃでは、行電極Ｘ１〜Ｘｎから行電極Ｙ１〜Ｙｎに放電電流が流れる動作と、行電極Ｙ１〜Ｙｎから行電極Ｘ１〜Ｘｎに放電電流が流れる動作とが交互に繰り返し実施されるのである。この際、各表示ライン毎に、その表示ライン上のいずれか１つの放電セルにおいて維持放電が生起されれば、この表示ラインを担う一対の行電極Ｘ及びＹ間に放電電流が流れることになる。すなわち、図２に示すように、維持パルスＩＰＸ（又はＩＰＹ）が行電極Ｘ１〜Ｘｎ（又はＹ１〜Ｙｎ）に同時に印加されると、各行電極Ｘ（又はＹ）から行電極Ｙ（又はＸ）へと一斉に放電電流が流れる可能性が高くなる。このように、多数の表示ラインにおいて一斉に同一方向に電流が流れると、パネル面内で強い磁界が発生して不要電磁輻射が増大する可能性があるという問題が生じる。
【００１１】
【発明が解決しようとする課題】
本発明は、不要電磁輻射等を抑制することが可能な表示パネルの駆動装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
請求項１記載による表示パネルの駆動装置は、放電空間を挟んで対向配置された２つの基板の内の一方の基板の内面に表示ラインの各々を担う複数の帯状の行電極対が互いに平行に配置されている表示パネルを駆動する駆動装置であって、前記行電極対を為す第１行電極及び第２行電極に交互に駆動パルスを印加することにより前記放電空間内に放電を生起させる電極駆動手段を有し、前記電極駆動手段は、前記放電に伴って前記表示ライン各々の内の奇数の表示ラインに属する前記行電極対における前記第１行電極及び前記第２行電極間に流れる放電電流の方向と偶数の表示ラインに属する前記行電極対における前記第１行電極及び前記第２行電極間に流れる放電電流の方向とが互いに逆方向になるように前記駆動パルスの印加タイミングを制御する駆動制御手段を含み、前記奇数の表示ラインに属する前記行電極対及び前記電極駆動手段間に流れる放電電流の電流路のインピーダンスと、前記偶数の表示ラインに属する前記行電極対及び前記電極駆動手段間に流れる放電電流の電流路のインピーダンスとが略同一である。
【００１３】
請求項５記載による表示パネルの駆動装置は、放電空間を挟んで対向配置された２つの基板の内の一方の基板の内面に表示ラインの各々を担う複数の帯状の行電極対が互いに平行に配置されている表示パネルを駆動する駆動装置であって、前記行電極対を為す第１行電極及び第２行電極に交互に駆動パルスを印加することにより前記放電空間内に放電を生起させる電極駆動手段を有し、前記電極駆動手段は、前記放電に伴って前記表示ライン各々の内の奇数の表示ラインに属する前記行電極対における前記第１行電極及び前記第２行電極間に流れる放電電流の方向と偶数の表示ラインに属する前記行電極対における前記第１行電極及び前記第２行電極間に流れる放電電流の方向とが互いに逆方向になるように前記駆動パルスの印加タイミングを制御する駆動制御手段を含み、前記奇数の表示ラインに属する前記行電極対及び前記電極駆動手段間に流れる放電電流の電流路の長さと、前記偶数の表示ラインに属する前記行電極対及び前記電極駆動手段間に流れる放電電流の電流路の長さとが略同一である。
【００１４】
【発明の実施の形態】
図３は、本発明による駆動装置を備えたプラズマディスプレイ装置の構成を示す図である。
図３において、プラズマディスプレイパネルとしてのＰＤＰ１０は、表示面を担う前面基板（図示せぬ）と、放電ガスの封入された放電空間を挟んで前面基板と対向した位置に形成されている背面基板（図示せぬ）とを備える。前面基板上には、互いに交互にかつ平行に配置されている帯状の行電極Ｘ１〜Ｘｎ及び行電極Ｙ１〜Ｙｎが形成されている。尚、行電極Ｘ１〜Ｘｎ及び行電極Ｙ１〜Ｙｎは、図３に示すように、Ｘ１、Ｙ１、Ｘ２、Ｙ２、Ｘ３、Ｙ３、・・・・、Ｘｎ、Ｙｎの如く行電極Ｘ及びＹが交互に配置されており、互いに隣接する一対の行電極Ｘ及びＹにて各表示ライン（第１表示ライン〜第ｎ表示ライン）を担う構造となっている。背面基板上には、上記行電極各々に交叉して配置されている帯状の列電極Ｄ１〜Ｄｍが形成されている。各行電極対と列電極との交叉部（放電空間を含む）に画素を担う放電セルＰＣが形成されている。
【００１５】
駆動制御回路６０は、サブフィールド（サブフレーム）法に基づいてＰＤＰ１０を階調駆動制御すべき各種タイミング信号を、奇数Ｘ電極ドライバ３１、偶数Ｘ電極ドライバ３２、奇数Ｙ電極ドライバ４１及び偶数Ｙ電極ドライバ４２各々に供給する。更に、駆動制御回路６０は、入力された映像信号を各画素毎にＮビットの画素データに変換する。そして、この画素データを各ビット桁毎に分離した画素データビットをそのビット桁に対応したサブフィールドに割り当て、各サブフィールド毎に１表示ライン分（ｍ個）ずつアドレスドライバ２０に供給して行く。
【００１６】
アドレスドライバ２０は、駆動制御回路６０から供給された１表示ライン分（ｍ個）の画素データビット各々を、その論理レベルに応じた電圧を有するｍ個の画素データパルスに変換して列電極Ｄ１〜Ｄｍに印加する。
奇数Ｘ電極ドライバ３１は、駆動制御回路６０から供給されたタイミング信号に応じて、ＰＤＰ１０の奇数番目の行電極Ｘ、つまり行電極Ｘ１、Ｘ３、Ｘ５、・・・・、Ｘｎ−３、及びＸｎ−１各々に、各種駆動パルス（後述する）を印加する。偶数Ｘ電極ドライバ３２は、駆動制御回路６０から供給されたタイミング信号に応じて、ＰＤＰ１０の偶数番目の行電極Ｘ、つまり行電極Ｘ２、Ｘ４、・・・・、Ｘｎ−２、及びＸｎ各々に各種駆動パルス（後述する）を印加する。奇数Ｙ電極ドライバ４１は、駆動制御回路６０から供給されたタイミング信号に応じて、ＰＤＰ１０の奇数番目の行電極Ｙ、つまり行電極Ｙ１、Ｙ３、Ｙ５、・・・・、Ｙｎ−３、及びＹｎ−１各々に各種駆動パルス（後述する）を印加する。偶数Ｙ電極ドライバ４２は、駆動制御回路６０から供給されたタイミング信号に応じて、ＰＤＰ１０の偶数番目の行電極Ｙ、つまり行電極Ｙ２、Ｙ４、・・・・、Ｙｎ−２、及びＹｎ各々に各種駆動パルス（後述する）を印加する。
【００１７】
尚、実装上においては、奇数Ｘ電極ドライバ３１及び偶数Ｘ電極ドライバ３２を担うＩＣチップの各々を図３に示す如く、行電極対（Ｘ、Ｙ）における電極端の内の一方の電極端側に配置し、奇数Ｙ電極ドライバ４１及び偶数Ｙ電極ドライバ４２を担うＩＣチップの各々を行電極対（Ｘ、Ｙ）の他方の電極端側に配置する。更に、図３に示すように、奇数Ｘ電極ドライバ３１を担うＩＣチップをＰＤＰ１０の画面の水平方向における中心ライン（一点鎖線にて示す）よりも上方に配置し、偶数Ｘ電極ドライバ３２を担うＩＣチップを上記中心ラインよりも下方に配置する。又、図３に示すように、奇数Ｙ電極ドライバ４１を担うＩＣチップを上記中心ラインよりも下方に配置し、偶数Ｙ電極ドライバ４２を担うＩＣチップを上記中心ラインよりも上方に配置する。
【００１８】
図４は、前述した如きサブフィールド（サブフレーム）法に従って、アドレスドライバ２０、奇数Ｘ電極ドライバ３１、偶数Ｘ電極ドライバ３２、奇数Ｙ電極ドライバ４１及び偶数Ｙ電極ドライバ４２が、各サブフィールド内においてＰＤＰ１０に印加する各種駆動パルスと、その印加タイミングを示す図である。
先ず、一斉リセット行程Ｒｃにおいて奇数Ｘ電極ドライバ３１及び偶数Ｘ電極ドライバ３２は、図４に示す如き波形を有する負極性のリセットパルスＲＰＸを発生してＰＤＰ１０の行電極Ｘ１〜Ｘｎ各々に同時に印加する。更に、かかる一斉リセット行程Ｒｃにおいて奇数Ｙ電極ドライバ４１及び偶数Ｙ電極ドライバ４２は、図４に示す如き波形を有する正極性のリセットパルスＲＰＹを発生してＰＤＰ１０の行電極Ｙ１〜Ｙｎ各々に同時に印加する。これらリセットパルスＲＰｘ及びＲＰＹの印加に応じて、ＰＤＰ１０中の全ての放電セルがリセット放電されて、各放電セル内には一様に所定量の壁電荷が形成される。これにより、全ての放電セルは一旦、発光セル状態に初期設定される。
【００１９】
次に、画素データ書込行程Ｗｃにおいてアドレスドライバ２０は、１表示ライン分（ｍ個）毎に供給される画素データビットを、順次、ｍ個の画素データパルスに変換する。例えば、アドレスドライバ２０は、画素データビットが論理レベル１である場合には高電圧、論理レベル０である場合には低電圧（０ボルト）の画素データパルスを発生する。そして、かかる画素データパルスを１表示ライン分（ｍ個）ずつグループ化した画素データパルス群ＤＰ１、ＤＰ２、ＤＰ３、・・・・、ＤＰ（ｎ）を図４に示す如く順次、列電極Ｄ１〜Ｄｍに印加して行く。更に、この間、奇数Ｙ電極ドライバ４１は、奇数の画素データパルス群ＤＰ１、ＤＰ３、・・・、ＤＰ（ｎ−１）各々の印加タイミングに同期して、図４に示されるが如き負極性の走査パルスＳＰを奇数の行電極Ｙ１、Ｙ３、・・・・、Ｙｎ−１へと順次印加して行く。又、偶数Ｙ電極ドライバ４２は、偶数の画素データパルス群ＤＰ２、ＤＰ４、・・・、ＤＰ（ｎ）各々の印加タイミングに同期して、図４に示されるが如き負極性の走査パルスＳＰを偶数の行電極Ｙ２、Ｙ４、・・・・、Ｙｎへと順次印加して行く。この際、走査パルスＳＰが印加された行電極と、高電圧の画素データパルスＤＰが印加された列電極との交叉部の放電セルにのみ放電（選択消去放電）が生じ、その放電セル内に残存していた壁電荷が消去される。これにより、上記一斉リセット行程Ｒｃにおいて発光セル状態に初期化された放電セルは、非発光セル状態に推移する。一方、走査パルスＳＰが印加されたものの、低電圧の画素データパルスＤＰが印加された放電セルには前述した如き選択消去放電は生起されず、上記一斉リセット行程Ｒｃにて初期化された状態、つまり発光セル状態が保持される。
【００２０】
次に、発光維持行程Ｉｃにおいて奇数Ｘ電極ドライバ３１は、このサブフィールドの重み付けに対応した回数分だけ繰り返し図４に示す如き正極性の維持パルスＩＰＸＯＤを奇数の行電極Ｘ１、Ｘ３、・・・・、Ｘｎ−１各々に印加する。又、発光維持行程Ｉｃにおいて偶数Ｘ電極ドライバ３２は、上記維持パルスＩＰＸＯＤとはその印加タイミングをずらして、図４に示す如き正極性の維持パルスＩＰＸＥＶをこのサブフィールドの重み付けに対応した回数分だけ繰り返し偶数の行電極Ｘ２、Ｘ４、・・・・、Ｘｎ各々に印加する。又、かかる発光維持行程Ｉｃにおいて奇数Ｙ電極ドライバ４１は、上記維持パルスＩＰＸＥＶと同一タイミングにて図４に示す如き正極性の維持パルスＩＰＹＯＤをこのサブフィールドの重み付けに対応した回数分だけ繰り返し奇数の行電極Ｙ１、Ｙ３、・・・・、Ｙｎ−１各々に印加する。更に、発光維持行程Ｉｃにおいて偶数Ｙ電極ドライバ４２は、上記維持パルスＩＰＸＯＤと同一タイミングにて図４に示す如き正極性の維持パルスＩＰＹＥＶをこのサブフィールドの重み付けに対応した回数分だけ繰り返し偶数の行電極Ｙ２、Ｙ４、・・・・、Ｙｎ各々に印加する。この際、維持パルスＩＰＸＯＤ、ＩＰＸＥＶ、ＩＰＹＯＤ、又はＩＰＹＥＶが印加される度に、壁電荷が残留したままとなっている放電セル、すなわち発光セル状態にある放電セルのみが放電（維持放電）して発光する。すなわち、上記画素データ書込行程Ｗｃにおいて発光セル状態に設定された放電セルのみが、このサブフィールドの重み付けに対応した回数分だけ維持放電に伴う発光を繰り返すことにより、その発光状態を維持するのである。
【００２１】
ここで、図４に示す発光維持行程Ｉｃでは、行電極Ｘ及びＹに交互に維持パルスを印加するにあたり、奇数の行電極Ｘ及び偶数の行電極Ｙに対する維持パルス（ＩＰＸＯＤ及びＩＰＹＥＶ）の印加タイミングを互いに同一にしている。更に、偶数の行電極Ｘ及び奇数の行電極Ｙに対する維持パルス（ＩＰＸＥＶ及びＩＰＹＯＤ）の印加タイミングを同一にしている。かかる駆動によれば、例えば、維持パルスＩＰＸＯＤの印加に応じて奇数の行電極Ｘ及びＹ間において維持放電が生起され、この維持放電に伴う放電電流が図４の白抜き矢印に示す如く、奇数の行電極Ｘから奇数の行電極Ｙ側に流れる。この際、かかる維持パルスＩＰＸＯＤと同時に維持パルスＩＰＹＥＶが印加されているので、偶数の行電極Ｘ及びＹ間においても同様に維持放電が生起され、この維持放電に伴う放電電流が図４の黒塗り矢印に示す如く、偶数の行電極Ｙから偶数の行電極Ｘ側に流れる。従って、奇数表示ラインに流れる放電電流の方向（ＸからＹへ）と、偶数表示ラインに流れる放電電流の方向（ＹからＸへ）とが互いに逆方向になる。
【００２２】
よって、放電電流に伴って発生する磁界の向きが互いに隣接する表示ライン間で逆向きとなる為、発生する磁界が相殺されて不要電磁輻射の発生が抑制されるのである。
ところで、偶数の行電極Ｘ（又はＹ）と奇数の行電極Ｘ（又はＹ）とを異なるドライバで駆動する場合、偶数の行電極Ｘ（又はＹ）用ドライバを担うＩＣチップと、奇数の行電極Ｘ（又はＹ）用ドライバを担うＩＣチップと、を同一実装面上の互いに異なる位置に実装することになる。従って、例えば図３に示すように、奇数Ｘ電極ドライバ３１及び行電極Ｘ１間を接続する線路長と、偶数Ｘ電極ドライバ３２及び行電極Ｘ２間を接続する線路長とは互いに異なる長さとなってしまう。よって、上記の如き線路長の違いにより、偶数の表示ラインに属する放電セルで生起される維持放電のタイミングと、奇数の表示ラインに属する放電セルで生起される維持放電のタイミングとにずれが生じる。これにより、上述した如き磁界の相殺効果が減少すると共に、縞状の表示ムラが生じるという問題が生じる。
【００２３】
そこで、実装上において、奇数Ｘ電極ドライバ３１及び偶数Ｘ電極ドライバ３２を担うＩＣチップを図３に示す如く、行電極対（Ｘ、Ｙ）における電極端の内の一方の電極端側に配置し、奇数Ｙ電極ドライバ４１及び偶数Ｙ電極ドライバ４２を担うＩＣチップを行電極対（Ｘ、Ｙ）の他方の電極端側に配置する。更に、図３に示すように、奇数Ｘ電極ドライバ３１を担うＩＣチップをＰＤＰ１０の画面の水平方向における中心ライン（一点鎖線にて示す）よりも上方に配置し、偶数Ｘ電極ドライバ３２を担うＩＣチップを上記中心ラインよりも下方に配置する。又、図３に示すように、奇数Ｙ電極ドライバ４１を担うＩＣチップを上記中心ラインよりも下方に配置し、偶数Ｙ電極ドライバ４２を担うＩＣチップを上記中心ラインよりも上方に配置している。これにより、例え奇数Ｘ電極ドライバ３１及び行電極Ｘ間の線路長と、偶数Ｘ電極ドライバ３２及び行電極Ｘ間の線路長とが異なっていても、奇数Ｘ電極ドライバ３１及び奇数Ｙ電極ドライバ４１間の放電電流路長と、偶数Ｘ電極ドライバ３２及び偶数Ｙ電極ドライバ４２間の放電電流路長とを略同一にできる。要するに、奇数Ｘ電極ドライバ３１、行電極対（Ｘ、Ｙ）及び奇数Ｙ電極ドライバ４１なる放電電流路のインピーダンスと、偶数Ｘ電極ドライバ３２、行電極対（Ｘ、Ｙ）及び偶数Ｙ電極ドライバ４２なる放電電流路のインピーダンスとを略同一にするのである。
【００２４】
よって、偶数の表示ラインに属する放電セルで生起される維持放電のタイミングと、奇数の表示ラインに属する放電セルで生起される維持放電のタイミングとが略同一になるので、磁界の相殺効果及び表示ムラの抑制が為される。
尚、図３に示す一例においては、奇数Ｘ電極ドライバ３１及び偶数Ｙ電極ドライバ４２を夫々ＰＤＰ１０の画面の水平方向における中心ラインよりも上方に配置し、偶数Ｘ電極ドライバ３２及び奇数Ｙ電極ドライバ４１を夫々上記中心ラインよりも下方に配置しているが、この配置に限定されるものではない。すなわち、図５に示す如く、奇数Ｘ電極ドライバ３１及び偶数Ｙ電極ドライバ４２を夫々ＰＤＰ１０の画面の水平方向における中心ライン（一点鎖線にて示す）よりも下方に配置し、偶数Ｘ電極ドライバ３２及び奇数Ｙ電極ドライバ４１を夫々上記中心ラインよりも上方に配置するようにしても良いのである。
【図面の簡単な説明】
【図１】プラズマディスプレイパネルを搭載した従来のプラズマディスプレイ装置の概略構成を示す図である。
【図２】図１に示されるプラズマディスプレイ装置においてＰＤＰ１０に印加される各種駆動パルスとその印加タイミングを示す図である。
【図３】本発明による表示パネルの駆動装置を搭載したプラズマディスプレイ装置の構成を示す図である。
【図４】図３に示されるプラズマディスプレイ装置においてＰＤＰ１０に印加される各種駆動パルスとその印加タイミングを示す図である。
【図５】本発明による表示パネルの駆動装置を搭載したプラズマディスプレイ装置の他の構成を示す図である。
【主要部分の符号の説明】
３１ 奇数Ｘ電極ドライバ
３２ 偶数Ｘ電極ドライバ
４１ 奇数Ｙ電極ドライバ
４２ 偶数Ｙ電極ドライバ
６０ 駆動制御回路
【発明の属する技術分野】
本発明は、表示パネルを駆動する駆動装置に関する。
【０００２】
【背景技術】
現在、壁掛ＴＶとして、プラズマディスプレイパネル（以下、ＰＤＰと称する）、又はエレクトロルミネセンスディスプレイパネルの如き容量性発光素子からなる表示パネルを搭載したディスプレイ装置が着目されている。
図１は、表示パネルとしてＰＤＰを搭載したプラズマディスプレイ装置の概略構成を示す図である。
【０００３】
図１において、プラズマディスプレイパネルとしてのＰＤＰ１０は、表示画面を担う前面基板（図示せぬ）と、放電ガスの封入された放電空間を挟んで前面基板と対向した位置に配置されている背面基板（図示せぬ）とを備える。前面基板上には、互いに交互にかつ平行に配置されている帯状の行電極Ｘ１〜Ｘｎ及び行電極Ｙ１〜Ｙｎが形成されている。背面基板上には、上記行電極各々に交叉して配置されている帯状の列電極Ｄ１〜Ｄｍが形成されている。尚、行電極Ｘ１〜Ｘｎ及びＹ１〜Ｙｎは、一対の行電極Ｘ及びＹにて各表示ライン（第１表示ライン〜第ｎ表示ライン）を担う構造となっており、各行電極対と列電極との交叉部（放電空間を含む）に画素を担う放電セルが形成されている。各放電セルは、その放電セル内において放電が生起されるか否かにより、発光状態及び非発光状態の２つの状態のいずれか一方の状態をとる。すなわち、最低輝度（非発光状態）、及び最高輝度（発光状態）の２階調分の輝度しか表現出来ないのである。
【０００４】
そこで、このような放電セルを備えたＰＤＰ１０に対して入力映像信号に対応した中間調の輝度表示を実現させるべく、サブフィールド法を用いた階調駆動を実施する。
サブフィールド法では、入力映像信号を各画素毎にＮビットの画素データに変換し、このＮビットのビット桁各々に対応させて、１フィールド（フレーム）の表示期間をＮ個のサブフィールド（サブフレーム）に分割する。各サブフィールドには、そのサブフィールドの重み付けに対応した放電実行回数が夫々割り当ててあり、映像信号に基づいて選択されたサブフィールドにおいてのみでこの放電を生起させる。この際、各サブフィールドで生起された放電回数の合計（１フィールド表示期間内での）により、映像信号に対応した中間調の輝度が得られるのである。
【０００５】
駆動制御回路５０は、上記サブフィールド法に従ってＰＤＰ１０を階調駆動すべきタイミング信号をアドレスドライバ２０、Ｙ電極ドライバ３０及びＸ電極ドライバ４０の各々に供給する。更に、駆動制御回路５０は、入力された映像信号を各画素毎にＮビットの画素データに変換する。そして、この画素データを各ビット桁毎に分離した画素データビットをそのビット桁に対応したサブフィールドに割り当てて、各サブフィールド毎に１表示ライン分（ｍ個）ずつアドレスドライバ２０に供給して行く。
【０００６】
図２は、上述した如き制御動作に応じて、アドレスドライバ２０、Ｙ電極ドライバ３０及びＸ電極ドライバ４０各々が各サブフィールド内においてＰＤＰ１０に印加する各種駆動パルスと、その印加タイミングを示す図である。
先ず、一斉リセット行程ＲｃにおいてＸ電極ドライバ４０は、負極性のリセットパルスＲＰｘを発生して行電極Ｘ１〜Ｘｎの各々に印加する。更に、かかる一斉リセット行程ＲｃにおいてＹ電極ドライバ３０は、正極性のリセットパルスＲＰＹを発生して行電極Ｙ１〜Ｙｎの各々に同時に印加する。これらリセットパルスＲＰｘ及びＲＰＹの印加に応じて、ＰＤＰ１０中の全ての放電セルがリセット放電されて、各放電セル内には一様に所定量の壁電荷が形成される。これにより、全ての放電セルは一旦、発光セル状態に初期設定される。
【０００７】
次に、画素データ書込行程Ｗｃにおいてアドレスドライバ２０は、１表示ライン分（ｍ個）毎に供給される画素データビットを、順次、ｍ個の画素データパルスに変換する。例えば、アドレスドライバ２０は、画素データビットが論理レベル１である場合には高電圧、論理レベル０である場合には低電圧（０ボルト）の画素データパルスを発生する。そして、かかる画素データパルスを１表示ライン分（ｍ個）ずつグループ化した画素データパルス群ＤＰ１、ＤＰ２、ＤＰ３、・・・・、ＤＰ（ｎ）を図２に示す如く順次、列電極Ｄ１〜Ｄｍに印加して行く。更に、この間、Ｙ電極ドライバ３０は、上記画素データパルス群ＤＰ各々の印加タイミングに同期して、図２に示されるが如き負極性の走査パルスＳＰを行電極Ｙ１〜Ｙｎへと順次印加して行く。この際、走査パルスＳＰが印加された行電極と、高電圧の画素データパルスＤＰが印加された列電極との交差部の放電セルにのみ放電（選択消去放電）が生じ、その放電セル内に残存していた壁電荷が消去される。これにより、上記一斉リセット行程Ｒｃにおいて発光セル状態に初期化された放電セルは、非発光セル状態に推移する。一方、走査パルスＳＰが印加されたものの、低電圧の画素データパルスＤＰが印加された放電セルには前述した如き選択消去放電は生起されず、上記一斉リセット行程Ｒｃにて初期化された状態、つまり発光セル状態が保持される。
【０００８】
次に、発光維持行程ＩｃにおいてＸ電極ドライバ４０は、図２に示されるが如き正極性の維持パルスＩＰＸを繰り返し行電極Ｘ１〜Ｘｎに印加する。更に、かかる発光維持行程ＩｃにおいてＹ電極ドライバ３０は、上記維持パルスＩＰＸとはその印加タイミングをずらして正極性の維持パルスＩＰＹを繰り返し行電極Ｙ１〜Ｙｎに印加する。この際、壁電荷が残留したままとなっている放電セル、すなわち発光セル状態にある放電セルのみが、これら維持パルスＩＰＸ及びＩＰＹが交互に印加される度に放電（維持放電）する。つまり、上記画素データ書込行程Ｗｃにおいて発光セル状態に設定された放電セルのみが、このサブフィールドの重み付けに対応した回数分だけ維持放電に伴う発光を繰り返し、その発光状態を維持するのである。尚、これら維持パルスＩＰＸ及びＩＰＹが印加される回数は、各サブフィールド毎の重み付けに応じて予め設定されている回数である。
【０００９】
次に、消去行程ＥにおいてＸ電極ドライバ４０は、図２に示されるが如き消去パルスＥＰを行電極Ｘ１〜Ｘｎに印加する。これにより、全放電セルを一斉に消去放電せしめて各放電セル内に残留している壁電荷を消滅させる。
上述した如き一連の動作を各フィールド内において複数回実行することにより、各サブフィールドの発光維持行程Ｉｃにおいて生起された維持放電の合計回数に対応した中間輝度が視覚されるようになる。
【００１０】
ところで、上述した如き駆動によれば、上記維持パルスＩＰＸの立ち上がり時には、維持放電に伴う放電電流がＸ電極ドライバ４０、行電極Ｘ１〜Ｘｎ、及び行電極Ｙ１〜Ｙｎなる電流路を介してＹ電極ドライバ３０側に流れる。一方、上記維持パルスＩＰＹの立ち上がり時には、放電電流がＹ電極ドライバ３０、行電極Ｙ１〜Ｙｎ、及び行電極Ｘ１〜Ｘｎなる電流路を介してＸ電極ドライバ４０側に流れる。つまり、発光維持行程Ｉｃでは、行電極Ｘ１〜Ｘｎから行電極Ｙ１〜Ｙｎに放電電流が流れる動作と、行電極Ｙ１〜Ｙｎから行電極Ｘ１〜Ｘｎに放電電流が流れる動作とが交互に繰り返し実施されるのである。この際、各表示ライン毎に、その表示ライン上のいずれか１つの放電セルにおいて維持放電が生起されれば、この表示ラインを担う一対の行電極Ｘ及びＹ間に放電電流が流れることになる。すなわち、図２に示すように、維持パルスＩＰＸ（又はＩＰＹ）が行電極Ｘ１〜Ｘｎ（又はＹ１〜Ｙｎ）に同時に印加されると、各行電極Ｘ（又はＹ）から行電極Ｙ（又はＸ）へと一斉に放電電流が流れる可能性が高くなる。このように、多数の表示ラインにおいて一斉に同一方向に電流が流れると、パネル面内で強い磁界が発生して不要電磁輻射が増大する可能性があるという問題が生じる。
【００１１】
【発明が解決しようとする課題】
本発明は、不要電磁輻射等を抑制することが可能な表示パネルの駆動装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
請求項１記載による表示パネルの駆動装置は、放電空間を挟んで対向配置された２つの基板の内の一方の基板の内面に表示ラインの各々を担う複数の帯状の行電極対が互いに平行に配置されている表示パネルを駆動する駆動装置であって、前記行電極対を為す第１行電極及び第２行電極に交互に駆動パルスを印加することにより前記放電空間内に放電を生起させる電極駆動手段を有し、前記電極駆動手段は、前記放電に伴って前記表示ライン各々の内の奇数の表示ラインに属する前記行電極対における前記第１行電極及び前記第２行電極間に流れる放電電流の方向と偶数の表示ラインに属する前記行電極対における前記第１行電極及び前記第２行電極間に流れる放電電流の方向とが互いに逆方向になるように前記駆動パルスの印加タイミングを制御する駆動制御手段を含み、前記奇数の表示ラインに属する前記行電極対及び前記電極駆動手段間に流れる放電電流の電流路のインピーダンスと、前記偶数の表示ラインに属する前記行電極対及び前記電極駆動手段間に流れる放電電流の電流路のインピーダンスとが略同一である。
【００１３】
請求項５記載による表示パネルの駆動装置は、放電空間を挟んで対向配置された２つの基板の内の一方の基板の内面に表示ラインの各々を担う複数の帯状の行電極対が互いに平行に配置されている表示パネルを駆動する駆動装置であって、前記行電極対を為す第１行電極及び第２行電極に交互に駆動パルスを印加することにより前記放電空間内に放電を生起させる電極駆動手段を有し、前記電極駆動手段は、前記放電に伴って前記表示ライン各々の内の奇数の表示ラインに属する前記行電極対における前記第１行電極及び前記第２行電極間に流れる放電電流の方向と偶数の表示ラインに属する前記行電極対における前記第１行電極及び前記第２行電極間に流れる放電電流の方向とが互いに逆方向になるように前記駆動パルスの印加タイミングを制御する駆動制御手段を含み、前記奇数の表示ラインに属する前記行電極対及び前記電極駆動手段間に流れる放電電流の電流路の長さと、前記偶数の表示ラインに属する前記行電極対及び前記電極駆動手段間に流れる放電電流の電流路の長さとが略同一である。
【００１４】
【発明の実施の形態】
図３は、本発明による駆動装置を備えたプラズマディスプレイ装置の構成を示す図である。
図３において、プラズマディスプレイパネルとしてのＰＤＰ１０は、表示面を担う前面基板（図示せぬ）と、放電ガスの封入された放電空間を挟んで前面基板と対向した位置に形成されている背面基板（図示せぬ）とを備える。前面基板上には、互いに交互にかつ平行に配置されている帯状の行電極Ｘ１〜Ｘｎ及び行電極Ｙ１〜Ｙｎが形成されている。尚、行電極Ｘ１〜Ｘｎ及び行電極Ｙ１〜Ｙｎは、図３に示すように、Ｘ１、Ｙ１、Ｘ２、Ｙ２、Ｘ３、Ｙ３、・・・・、Ｘｎ、Ｙｎの如く行電極Ｘ及びＹが交互に配置されており、互いに隣接する一対の行電極Ｘ及びＹにて各表示ライン（第１表示ライン〜第ｎ表示ライン）を担う構造となっている。背面基板上には、上記行電極各々に交叉して配置されている帯状の列電極Ｄ１〜Ｄｍが形成されている。各行電極対と列電極との交叉部（放電空間を含む）に画素を担う放電セルＰＣが形成されている。
【００１５】
駆動制御回路６０は、サブフィールド（サブフレーム）法に基づいてＰＤＰ１０を階調駆動制御すべき各種タイミング信号を、奇数Ｘ電極ドライバ３１、偶数Ｘ電極ドライバ３２、奇数Ｙ電極ドライバ４１及び偶数Ｙ電極ドライバ４２各々に供給する。更に、駆動制御回路６０は、入力された映像信号を各画素毎にＮビットの画素データに変換する。そして、この画素データを各ビット桁毎に分離した画素データビットをそのビット桁に対応したサブフィールドに割り当て、各サブフィールド毎に１表示ライン分（ｍ個）ずつアドレスドライバ２０に供給して行く。
【００１６】
アドレスドライバ２０は、駆動制御回路６０から供給された１表示ライン分（ｍ個）の画素データビット各々を、その論理レベルに応じた電圧を有するｍ個の画素データパルスに変換して列電極Ｄ１〜Ｄｍに印加する。
奇数Ｘ電極ドライバ３１は、駆動制御回路６０から供給されたタイミング信号に応じて、ＰＤＰ１０の奇数番目の行電極Ｘ、つまり行電極Ｘ１、Ｘ３、Ｘ５、・・・・、Ｘｎ−３、及びＸｎ−１各々に、各種駆動パルス（後述する）を印加する。偶数Ｘ電極ドライバ３２は、駆動制御回路６０から供給されたタイミング信号に応じて、ＰＤＰ１０の偶数番目の行電極Ｘ、つまり行電極Ｘ２、Ｘ４、・・・・、Ｘｎ−２、及びＸｎ各々に各種駆動パルス（後述する）を印加する。奇数Ｙ電極ドライバ４１は、駆動制御回路６０から供給されたタイミング信号に応じて、ＰＤＰ１０の奇数番目の行電極Ｙ、つまり行電極Ｙ１、Ｙ３、Ｙ５、・・・・、Ｙｎ−３、及びＹｎ−１各々に各種駆動パルス（後述する）を印加する。偶数Ｙ電極ドライバ４２は、駆動制御回路６０から供給されたタイミング信号に応じて、ＰＤＰ１０の偶数番目の行電極Ｙ、つまり行電極Ｙ２、Ｙ４、・・・・、Ｙｎ−２、及びＹｎ各々に各種駆動パルス（後述する）を印加する。
【００１７】
尚、実装上においては、奇数Ｘ電極ドライバ３１及び偶数Ｘ電極ドライバ３２を担うＩＣチップの各々を図３に示す如く、行電極対（Ｘ、Ｙ）における電極端の内の一方の電極端側に配置し、奇数Ｙ電極ドライバ４１及び偶数Ｙ電極ドライバ４２を担うＩＣチップの各々を行電極対（Ｘ、Ｙ）の他方の電極端側に配置する。更に、図３に示すように、奇数Ｘ電極ドライバ３１を担うＩＣチップをＰＤＰ１０の画面の水平方向における中心ライン（一点鎖線にて示す）よりも上方に配置し、偶数Ｘ電極ドライバ３２を担うＩＣチップを上記中心ラインよりも下方に配置する。又、図３に示すように、奇数Ｙ電極ドライバ４１を担うＩＣチップを上記中心ラインよりも下方に配置し、偶数Ｙ電極ドライバ４２を担うＩＣチップを上記中心ラインよりも上方に配置する。
【００１８】
図４は、前述した如きサブフィールド（サブフレーム）法に従って、アドレスドライバ２０、奇数Ｘ電極ドライバ３１、偶数Ｘ電極ドライバ３２、奇数Ｙ電極ドライバ４１及び偶数Ｙ電極ドライバ４２が、各サブフィールド内においてＰＤＰ１０に印加する各種駆動パルスと、その印加タイミングを示す図である。
先ず、一斉リセット行程Ｒｃにおいて奇数Ｘ電極ドライバ３１及び偶数Ｘ電極ドライバ３２は、図４に示す如き波形を有する負極性のリセットパルスＲＰＸを発生してＰＤＰ１０の行電極Ｘ１〜Ｘｎ各々に同時に印加する。更に、かかる一斉リセット行程Ｒｃにおいて奇数Ｙ電極ドライバ４１及び偶数Ｙ電極ドライバ４２は、図４に示す如き波形を有する正極性のリセットパルスＲＰＹを発生してＰＤＰ１０の行電極Ｙ１〜Ｙｎ各々に同時に印加する。これらリセットパルスＲＰｘ及びＲＰＹの印加に応じて、ＰＤＰ１０中の全ての放電セルがリセット放電されて、各放電セル内には一様に所定量の壁電荷が形成される。これにより、全ての放電セルは一旦、発光セル状態に初期設定される。
【００１９】
次に、画素データ書込行程Ｗｃにおいてアドレスドライバ２０は、１表示ライン分（ｍ個）毎に供給される画素データビットを、順次、ｍ個の画素データパルスに変換する。例えば、アドレスドライバ２０は、画素データビットが論理レベル１である場合には高電圧、論理レベル０である場合には低電圧（０ボルト）の画素データパルスを発生する。そして、かかる画素データパルスを１表示ライン分（ｍ個）ずつグループ化した画素データパルス群ＤＰ１、ＤＰ２、ＤＰ３、・・・・、ＤＰ（ｎ）を図４に示す如く順次、列電極Ｄ１〜Ｄｍに印加して行く。更に、この間、奇数Ｙ電極ドライバ４１は、奇数の画素データパルス群ＤＰ１、ＤＰ３、・・・、ＤＰ（ｎ−１）各々の印加タイミングに同期して、図４に示されるが如き負極性の走査パルスＳＰを奇数の行電極Ｙ１、Ｙ３、・・・・、Ｙｎ−１へと順次印加して行く。又、偶数Ｙ電極ドライバ４２は、偶数の画素データパルス群ＤＰ２、ＤＰ４、・・・、ＤＰ（ｎ）各々の印加タイミングに同期して、図４に示されるが如き負極性の走査パルスＳＰを偶数の行電極Ｙ２、Ｙ４、・・・・、Ｙｎへと順次印加して行く。この際、走査パルスＳＰが印加された行電極と、高電圧の画素データパルスＤＰが印加された列電極との交叉部の放電セルにのみ放電（選択消去放電）が生じ、その放電セル内に残存していた壁電荷が消去される。これにより、上記一斉リセット行程Ｒｃにおいて発光セル状態に初期化された放電セルは、非発光セル状態に推移する。一方、走査パルスＳＰが印加されたものの、低電圧の画素データパルスＤＰが印加された放電セルには前述した如き選択消去放電は生起されず、上記一斉リセット行程Ｒｃにて初期化された状態、つまり発光セル状態が保持される。
【００２０】
次に、発光維持行程Ｉｃにおいて奇数Ｘ電極ドライバ３１は、このサブフィールドの重み付けに対応した回数分だけ繰り返し図４に示す如き正極性の維持パルスＩＰＸＯＤを奇数の行電極Ｘ１、Ｘ３、・・・・、Ｘｎ−１各々に印加する。又、発光維持行程Ｉｃにおいて偶数Ｘ電極ドライバ３２は、上記維持パルスＩＰＸＯＤとはその印加タイミングをずらして、図４に示す如き正極性の維持パルスＩＰＸＥＶをこのサブフィールドの重み付けに対応した回数分だけ繰り返し偶数の行電極Ｘ２、Ｘ４、・・・・、Ｘｎ各々に印加する。又、かかる発光維持行程Ｉｃにおいて奇数Ｙ電極ドライバ４１は、上記維持パルスＩＰＸＥＶと同一タイミングにて図４に示す如き正極性の維持パルスＩＰＹＯＤをこのサブフィールドの重み付けに対応した回数分だけ繰り返し奇数の行電極Ｙ１、Ｙ３、・・・・、Ｙｎ−１各々に印加する。更に、発光維持行程Ｉｃにおいて偶数Ｙ電極ドライバ４２は、上記維持パルスＩＰＸＯＤと同一タイミングにて図４に示す如き正極性の維持パルスＩＰＹＥＶをこのサブフィールドの重み付けに対応した回数分だけ繰り返し偶数の行電極Ｙ２、Ｙ４、・・・・、Ｙｎ各々に印加する。この際、維持パルスＩＰＸＯＤ、ＩＰＸＥＶ、ＩＰＹＯＤ、又はＩＰＹＥＶが印加される度に、壁電荷が残留したままとなっている放電セル、すなわち発光セル状態にある放電セルのみが放電（維持放電）して発光する。すなわち、上記画素データ書込行程Ｗｃにおいて発光セル状態に設定された放電セルのみが、このサブフィールドの重み付けに対応した回数分だけ維持放電に伴う発光を繰り返すことにより、その発光状態を維持するのである。
【００２１】
ここで、図４に示す発光維持行程Ｉｃでは、行電極Ｘ及びＹに交互に維持パルスを印加するにあたり、奇数の行電極Ｘ及び偶数の行電極Ｙに対する維持パルス（ＩＰＸＯＤ及びＩＰＹＥＶ）の印加タイミングを互いに同一にしている。更に、偶数の行電極Ｘ及び奇数の行電極Ｙに対する維持パルス（ＩＰＸＥＶ及びＩＰＹＯＤ）の印加タイミングを同一にしている。かかる駆動によれば、例えば、維持パルスＩＰＸＯＤの印加に応じて奇数の行電極Ｘ及びＹ間において維持放電が生起され、この維持放電に伴う放電電流が図４の白抜き矢印に示す如く、奇数の行電極Ｘから奇数の行電極Ｙ側に流れる。この際、かかる維持パルスＩＰＸＯＤと同時に維持パルスＩＰＹＥＶが印加されているので、偶数の行電極Ｘ及びＹ間においても同様に維持放電が生起され、この維持放電に伴う放電電流が図４の黒塗り矢印に示す如く、偶数の行電極Ｙから偶数の行電極Ｘ側に流れる。従って、奇数表示ラインに流れる放電電流の方向（ＸからＹへ）と、偶数表示ラインに流れる放電電流の方向（ＹからＸへ）とが互いに逆方向になる。
【００２２】
よって、放電電流に伴って発生する磁界の向きが互いに隣接する表示ライン間で逆向きとなる為、発生する磁界が相殺されて不要電磁輻射の発生が抑制されるのである。
ところで、偶数の行電極Ｘ（又はＹ）と奇数の行電極Ｘ（又はＹ）とを異なるドライバで駆動する場合、偶数の行電極Ｘ（又はＹ）用ドライバを担うＩＣチップと、奇数の行電極Ｘ（又はＹ）用ドライバを担うＩＣチップと、を同一実装面上の互いに異なる位置に実装することになる。従って、例えば図３に示すように、奇数Ｘ電極ドライバ３１及び行電極Ｘ１間を接続する線路長と、偶数Ｘ電極ドライバ３２及び行電極Ｘ２間を接続する線路長とは互いに異なる長さとなってしまう。よって、上記の如き線路長の違いにより、偶数の表示ラインに属する放電セルで生起される維持放電のタイミングと、奇数の表示ラインに属する放電セルで生起される維持放電のタイミングとにずれが生じる。これにより、上述した如き磁界の相殺効果が減少すると共に、縞状の表示ムラが生じるという問題が生じる。
【００２３】
そこで、実装上において、奇数Ｘ電極ドライバ３１及び偶数Ｘ電極ドライバ３２を担うＩＣチップを図３に示す如く、行電極対（Ｘ、Ｙ）における電極端の内の一方の電極端側に配置し、奇数Ｙ電極ドライバ４１及び偶数Ｙ電極ドライバ４２を担うＩＣチップを行電極対（Ｘ、Ｙ）の他方の電極端側に配置する。更に、図３に示すように、奇数Ｘ電極ドライバ３１を担うＩＣチップをＰＤＰ１０の画面の水平方向における中心ライン（一点鎖線にて示す）よりも上方に配置し、偶数Ｘ電極ドライバ３２を担うＩＣチップを上記中心ラインよりも下方に配置する。又、図３に示すように、奇数Ｙ電極ドライバ４１を担うＩＣチップを上記中心ラインよりも下方に配置し、偶数Ｙ電極ドライバ４２を担うＩＣチップを上記中心ラインよりも上方に配置している。これにより、例え奇数Ｘ電極ドライバ３１及び行電極Ｘ間の線路長と、偶数Ｘ電極ドライバ３２及び行電極Ｘ間の線路長とが異なっていても、奇数Ｘ電極ドライバ３１及び奇数Ｙ電極ドライバ４１間の放電電流路長と、偶数Ｘ電極ドライバ３２及び偶数Ｙ電極ドライバ４２間の放電電流路長とを略同一にできる。要するに、奇数Ｘ電極ドライバ３１、行電極対（Ｘ、Ｙ）及び奇数Ｙ電極ドライバ４１なる放電電流路のインピーダンスと、偶数Ｘ電極ドライバ３２、行電極対（Ｘ、Ｙ）及び偶数Ｙ電極ドライバ４２なる放電電流路のインピーダンスとを略同一にするのである。
【００２４】
よって、偶数の表示ラインに属する放電セルで生起される維持放電のタイミングと、奇数の表示ラインに属する放電セルで生起される維持放電のタイミングとが略同一になるので、磁界の相殺効果及び表示ムラの抑制が為される。
尚、図３に示す一例においては、奇数Ｘ電極ドライバ３１及び偶数Ｙ電極ドライバ４２を夫々ＰＤＰ１０の画面の水平方向における中心ラインよりも上方に配置し、偶数Ｘ電極ドライバ３２及び奇数Ｙ電極ドライバ４１を夫々上記中心ラインよりも下方に配置しているが、この配置に限定されるものではない。すなわち、図５に示す如く、奇数Ｘ電極ドライバ３１及び偶数Ｙ電極ドライバ４２を夫々ＰＤＰ１０の画面の水平方向における中心ライン（一点鎖線にて示す）よりも下方に配置し、偶数Ｘ電極ドライバ３２及び奇数Ｙ電極ドライバ４１を夫々上記中心ラインよりも上方に配置するようにしても良いのである。
【図面の簡単な説明】
【図１】プラズマディスプレイパネルを搭載した従来のプラズマディスプレイ装置の概略構成を示す図である。
【図２】図１に示されるプラズマディスプレイ装置においてＰＤＰ１０に印加される各種駆動パルスとその印加タイミングを示す図である。
【図３】本発明による表示パネルの駆動装置を搭載したプラズマディスプレイ装置の構成を示す図である。
【図４】図３に示されるプラズマディスプレイ装置においてＰＤＰ１０に印加される各種駆動パルスとその印加タイミングを示す図である。
【図５】本発明による表示パネルの駆動装置を搭載したプラズマディスプレイ装置の他の構成を示す図である。
【主要部分の符号の説明】
３１ 奇数Ｘ電極ドライバ
３２ 偶数Ｘ電極ドライバ
４１ 奇数Ｙ電極ドライバ
４２ 偶数Ｙ電極ドライバ
６０ 駆動制御回路
Claims (8)
- 放電空間を挟んで対向配置された２つの基板の内の一方の基板の内面に表示ラインの各々を担う複数の帯状の行電極対が互いに平行に配置されている表示パネルを駆動する駆動装置であって、
前記行電極対を為す第１行電極及び第２行電極に交互に駆動パルスを印加することにより前記放電空間内に放電を生起させる電極駆動手段を有し、
前記電極駆動手段は、前記放電に伴って前記表示ライン各々の内の奇数の表示ラインに属する前記行電極対における前記第１行電極及び前記第２行電極間に流れる放電電流の方向と偶数の表示ラインに属する前記行電極対における前記第１行電極及び前記第２行電極間に流れる放電電流の方向とが互いに逆方向になるように前記駆動パルスの印加タイミングを制御する駆動制御手段を含み、
前記奇数の表示ラインに属する前記行電極対及び前記電極駆動手段間に流れる放電電流の電流路のインピーダンスと、前記偶数の表示ラインに属する前記行電極対及び前記電極駆動手段間に流れる放電電流の電流路のインピーダンスとが略同一であることを特徴とする表示パネルの駆動装置。 - 前記電極駆動手段は、前記表示ライン各々の内の奇数の表示ラインに属する前記行電極対の前記第１行電極に前記駆動パルスを印加する第１奇数電極ドライバと、
前記奇数の表示ラインに属する前記行電極対の前記第２行電極に前記駆動パルスを印加する第２奇数電極ドライバと、
前記表示ライン各々の内の偶数の表示ラインに属する前記行電極対の前記第１行電極に前記駆動パルスを印加する第１偶数電極ドライバと、
前記偶数の表示ラインに属する前記行電極対の前記第２行電極に前記駆動パルスを印加する第２偶数電極ドライバと、を含むことを特徴とする請求項１記載の表示パネルの駆動装置。 - 前記第１奇数電極ドライバ及び前記第１偶数電極ドライバの各々は前記行電極対における電極端の内の一方の電極端側に配置されており、前記第２奇数電極ドライバ及び前記第２偶数電極ドライバの各々は前記行電極対における他方の電極端側に配置されており、
前記第１奇数電極ドライバ及び前記第２偶数電極ドライバ各々は前記表示面の水平方向における中心ラインよりも上方に配置されていると共に、前記第１偶数電極ドライバ及び前記第２奇数電極ドライバ各々は前記中心ラインよりも下方に配置されていることを特徴とする請求項２記載の表示パネルの駆動装置。 - 前記第１奇数電極ドライバ及び前記第１偶数電極ドライバの各々は前記行電極対における電極端の内の一方の電極端側に配置されており、前記第２奇数電極ドライバ及び前記第２偶数電極ドライバの各々は前記行電極対における他方の電極端側に配置されており、
前記第１奇数電極ドライバは前記第１偶数電極ドライバよりも前記表示面の下側に配置されていると共に前記第２奇数電極ドライバは前記第２偶数電極ドライバよりも前記表示面の上側に配置されていることを特徴とする請求項２記載の表示パネルの駆動装置。 - 放電空間を挟んで対向配置された２つの基板の内の一方の基板の内面に表示ラインの各々を担う複数の帯状の行電極対が互いに平行に配置されている表示パネルを駆動する駆動装置であって、
前記行電極対を為す第１行電極及び第２行電極に交互に駆動パルスを印加することにより前記放電空間内に放電を生起させる電極駆動手段を有し、
前記電極駆動手段は、前記放電に伴って前記表示ライン各々の内の奇数の表示ラインに属する前記行電極対における前記第１行電極及び前記第２行電極間に流れる放電電流の方向と偶数の表示ラインに属する前記行電極対における前記第１行電極及び前記第２行電極間に流れる放電電流の方向とが互いに逆方向になるように前記駆動パルスの印加タイミングを制御する駆動制御手段を含み、
前記奇数の表示ラインに属する前記行電極対及び前記電極駆動手段間に流れる放電電流の電流路の長さと、前記偶数の表示ラインに属する前記行電極対及び前記電極駆動手段間に流れる放電電流の電流路の長さとが略同一であることを特徴とする表示パネルの駆動装置。 - 前記電極駆動手段は、前記表示ライン各々の内の奇数の表示ラインに属する前記行電極対の前記第１行電極に前記駆動パルスを印加する第１奇数電極ドライバと、
前記奇数の表示ラインに属する前記行電極対の前記第２行電極に前記駆動パルスを印加する第２奇数電極ドライバと、
前記表示ライン各々の内の偶数の表示ラインに属する前記行電極対の前記第１行電極に前記駆動パルスを印加する第１偶数電極ドライバと、
前記偶数の表示ラインに属する前記行電極対の前記第２行電極に前記駆動パルスを印加する第２偶数電極ドライバと、を含むことを特徴とする請求項５記載の表示パネルの駆動装置。 - 前記第１奇数電極ドライバ及び前記第１偶数電極ドライバの各々は前記行電極対における電極端の内の一方の電極端側に配置されており、前記第２奇数電極ドライバ及び前記第２偶数電極ドライバの各々は前記行電極対における他方の電極端側に配置されており、
前記第１奇数電極ドライバ及び前記第２偶数電極ドライバ各々は前記表示面の水平方向における中心ラインよりも下方に配置されていると共に、前記第１偶数電極ドライバ及び前記第２奇数電極ドライバ各々は前記中心ラインよりも上方に配置されていることを特徴とすることを特徴とする請求項６記載の表示パネルの駆動装置。 - 前記第１奇数電極ドライバ及び前記第１偶数電極ドライバの各々は前記行電極対における電極端の内の一方の電極端側に配置されており、前記第２奇数電極ドライバ及び前記第２偶数電極ドライバの各々は前記行電極対における他方の電極端側に配置されており、
前記第１奇数電極ドライバは前記第１偶数電極ドライバよりも前記表示面の下側に配置されていると共に前記第２奇数電極ドライバは前記第２偶数電極ドライバよりも前記表示面の上側に配置されていることを特徴とする請求項６記載の表示パネルの駆動装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002258833A JP2004094162A (ja) | 2002-09-04 | 2002-09-04 | 表示パネルの駆動装置 |
| US10/653,425 US7158100B2 (en) | 2002-09-04 | 2003-09-03 | Driving apparatus for display panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002258833A JP2004094162A (ja) | 2002-09-04 | 2002-09-04 | 表示パネルの駆動装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004094162A true JP2004094162A (ja) | 2004-03-25 |
Family
ID=32063356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002258833A Pending JP2004094162A (ja) | 2002-09-04 | 2002-09-04 | 表示パネルの駆動装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7158100B2 (ja) |
| JP (1) | JP2004094162A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100442330C (zh) * | 2004-05-21 | 2008-12-10 | 富士通日立等离子显示器股份有限公司 | 显示设备 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130053315A (ko) * | 2011-11-15 | 2013-05-23 | 삼성전자주식회사 | 디스플레이 장치 및 그 구동 방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6373452B1 (en) * | 1995-08-03 | 2002-04-16 | Fujiitsu Limited | Plasma display panel, method of driving same and plasma display apparatus |
| JPH09329806A (ja) * | 1996-06-11 | 1997-12-22 | Toshiba Corp | 液晶表示装置 |
-
2002
- 2002-09-04 JP JP2002258833A patent/JP2004094162A/ja active Pending
-
2003
- 2003-09-03 US US10/653,425 patent/US7158100B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100442330C (zh) * | 2004-05-21 | 2008-12-10 | 富士通日立等离子显示器股份有限公司 | 显示设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7158100B2 (en) | 2007-01-02 |
| US20040130507A1 (en) | 2004-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7375702B2 (en) | Method for driving plasma display panel | |
| JP3596846B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| US6867552B2 (en) | Method of driving plasma display device and plasma display device | |
| JPH0981073A (ja) | プラズマディスプレイの駆動方法及びプラズマディスプレイ装置 | |
| KR20050051537A (ko) | 플라즈마 디스플레이 장치 | |
| JP2006338015A (ja) | プラズマディスプレイ装置及びその駆動方法 | |
| JP2006018289A (ja) | プラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法 | |
| JP5152183B2 (ja) | プラズマディスプレイ装置とその駆動方法 | |
| US6870521B2 (en) | Method and device for driving plasma display panel | |
| US20060256042A1 (en) | Plasma display apparatus and driving method thereof | |
| JP2005250489A5 (ja) | ||
| WO2010119637A1 (ja) | プラズマディスプレイパネルの駆動方法 | |
| US20050012691A1 (en) | Method for driving plasma display panel | |
| JP2000305513A (ja) | プラズマディスプレイパネルの駆動装置および駆動方法 | |
| WO2006106720A1 (ja) | Ａｃ型プラズマディスプレイパネルの駆動方法 | |
| JPH11265163A (ja) | Ａｃ型ｐｄｐの駆動方法 | |
| JP4725522B2 (ja) | プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 | |
| JP2004094162A (ja) | 表示パネルの駆動装置 | |
| KR101016670B1 (ko) | 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치 | |
| US20050104809A1 (en) | Panel driving method for sustain period and display panel using the same | |
| JP2001306028A (ja) | 表示パネルの駆動装置 | |
| KR100648682B1 (ko) | 플라즈마 표시 장치 및 그 구동 방법 | |
| JP2007133291A (ja) | プラズマディスプレイパネルの駆動方法 | |
| EP2058789A2 (en) | Plasma display device and driving method thereof | |
| KR100493620B1 (ko) | 플라즈마 디스플레이 패널의 서스테인전류 분산방법 및 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050829 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080728 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080812 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081216 |