JP2004088119A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2004088119A
JP2004088119A JP2003354098A JP2003354098A JP2004088119A JP 2004088119 A JP2004088119 A JP 2004088119A JP 2003354098 A JP2003354098 A JP 2003354098A JP 2003354098 A JP2003354098 A JP 2003354098A JP 2004088119 A JP2004088119 A JP 2004088119A
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor chip
lead
stacked
tcp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003354098A
Other languages
English (en)
Other versions
JP3964850B2 (ja
Inventor
Kunihiro Tsubosaki
坪崎 邦宏
Toshio Miyamoto
宮本 俊夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2003354098A priority Critical patent/JP3964850B2/ja
Publication of JP2004088119A publication Critical patent/JP2004088119A/ja
Application granted granted Critical
Publication of JP3964850B2 publication Critical patent/JP3964850B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 小形で、薄く、信頼性の高いTCP構造を有する半導体装置を得る。
【解決手段】 テープキャリア1のテープ基材1aに形成されたデバイスホール内に、テープ基材1aよりも薄い半導体チップ2を配置し、その半導体チップ2の主面および裏面の両方が被覆されるように封止樹脂3で封止した。そして、テープ基材1aの厚さ方向における半導体チップ2の位置がTCP全体の応力中立面と一致するようにした。これにより、TCPから受ける応力が最も小さい位置に半導体チップ2を配置することができる。
【選択図】 図1

Description

 本発明は、半導体装置技術に関し、特に、高密度実装が可能なTCP(Tape Carrier Package)構造を有する半導体装置に適用して有効な技術に関するものである。
 小形で、薄く、しかも高機能を有する電子機器の開発および製造に伴い、電子機器を構成するパッケージにおいて、薄形実装が可能であり、しかも多ピンにできるTCPが注目を集めている。
 このTCPは、テープキャリアに繰り返し形成された導体リードと半導体チップの電極とを重ね合わせ接合し、その半導体チップを封止樹脂等によって封止したパッケージである。
 TCPの基本的な構造は、通常、半導体チップの厚さがテープキャリアの厚さよりも厚く、単体としても積み重ねても実装高さが高い。なお、実装高さを低くするために、例えば特開昭63−52431号公報には、半導体チップの裏面を切削する構造のテープキャリアについて説明されている(特許文献1参照)。また、特開平5−291218号公報には、半導体チップの裏面と周辺テープとを同時に薄形化する技術が開示されている(特許文献2参照)。
 また、裏面がヒートスプレッダに接合された半導体チップの周囲にスティフィナと称する枠体を設け、そのスティフィナ上にテープキャリアを設置して、そのリードの一端と半導体チップとを接合するとともに、そのリードの他端側にバンプ電極を設けるTCP構造もある。この場合、全体的にTCPが厚く、積層できる構造ではない。
 また、本発明者の検討したTCP構造においては、テープキャリアよりも薄い半導体チップをその裏面がテープキャリアの裏面とほぼ同一上となるようにテープキャリアのデバイスホール内に配置し、その半導体チップの主面および側面を封止樹脂で被覆したTCP構造がある。この場合、半導体チップの主面および側面のみが封止樹脂で封止されるので、封止工程後に半導体チップが反ってしまう問題が生じる。この技術の場合、半導体チップの裏面にチップクラック防止用の硬質板を設けているが、そのためにTCP厚さが厚くなり、積層できる構造ではない。また、封止樹脂上に封止板を設ける構造のものも、TCP厚さが厚くなり、積層できる構造ではない。なお、フィルム基板の下面とチップ裏面が同一平面となる薄形パッケージ構造については、例えば特開昭60−106153号公報に記載がある(特許文献3参照)。
 このようなTCPを積層する場合、本発明者が検討した技術によれば、通常、半導体チップの厚さが、テープキャリアよりも厚いので、半導体チップが実装基板に接触しないように、アウターリードをガルウィング状に成形している。また、それらをTCPの厚さ方向に複数個実装する場合には、アウターリードの長さが異なるTCPを製造しておき、リード成形後に実装高さの低いものを下にして、実装高さの高いものを上にするような実装方式が採用されている。しかし、この場合、異なるテープキャリアを用いてアウターリードの寸法を変えて重なるように実装している。したがって、複数種類のテープキャリアおよび成形金型が必要となり、製造コストが増加してしまう。なお、TCPの積み重ね実装技術については、例えば特開昭64−71162号公報に記載がある(特許文献4参照)。
特開昭63−52431号公報 特開平5−291218号公報 特開昭60−106153号公報 特開昭64−71162号公報
 上記のようにTCP技術では、如何にして小型で、薄く、信頼性の高いTCPを得るかが重要な課題となっている。
 本発明の目的は、小形で、薄く、信頼性の高いTCP構造を有する半導体装置を得ることのできる技術を提供することにある。
 本発明の目的は、小形で、薄く、しかも高密度実装が可能で、信頼性の高いTCP構造を有する半導体装置を低コストで得ることのできる技術を提供することにある。
 本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
 本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
 すなわち、本発明は、複数個積み重ねられたテープキャリアの各々のデバイスホール内に、前記テープキャリアの厚さよりも薄い半導体チップが配置され、前記複数個積み重ねられたテープキャリアの各々に設けられたリードの一端と、前記各々のデバイスホール内の半導体チップの外部端子とが電気的に接続され、前記半導体チップの各々はその主面および裏面の両方が封止樹脂で被覆され、前記複数個積み重ねられたテープキャリアの各々の共通信号用および電源用のリード同士が電気的に接続されて実装基板の配線と電気的に接続される接続端子として外部に引き出された積層パッケージ構造を有するものである。
 また、本願において開示される他の発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
 本発明の半導体装置は、テープキャリアに設けられたデバイスホール内に半導体チップを配置し、前記テープキャリアに設けられたリードの一端と、前記半導体チップの外部端子とを電気的に接続してなる半導体装置であって、前記半導体チップの厚さを前記テープキャリアの厚さよりも薄くするとともに、前記半導体チップをその主面および裏面の両方が被覆されるように封止樹脂で封止したものである。これにより、半導体チップがその主面および裏面から受ける応力を小さくすることが可能となっている。
 また、本発明の半導体装置は、前記半導体チップを、前記テープキャリアの厚さ方向位置において半導体チップの主面に平行な応力中立面に配置したものである。これにより、半導体チップを、TCPから受ける応力が最も小さい位置に配置することができ、外力が加わってtcp全体が変形しても半導体チップが受ける応力は小さく、また、バイメタル効果によるTCP全体の反りを抑制することができるので、チップクラックや半導体装置の実装時における接続不良の発生率を大幅に低減することが可能となる。
 また、本発明の半導体装置は、前記テープキャリアの一部に、前記封止樹脂の成形工程において用いる金型のゲートと前記デバイスホールとを連通させる封止樹脂注入用の連通口を形成したものである。これにより、半導体チップの主面および裏面の両方の面上に封止樹脂を均一に注入することができるので、その封止樹脂中にボイドやトラップが形成されるのを大幅に低減することが可能となる。
 また、本発明の半導体装置において、前記テープキャリアに、前記封止樹脂の成形工程において用いる金型のエアベントと前記テープキャリアのデバイスホールとを連通させるエア排出用の連通口を形成したものである。これにより、半導体チップの主面および裏面の両方を被覆する封止樹脂内に空気が残るのを低減することができるので、その封止樹脂中にボイドやトラップが形成されるのを大幅に低減することが可能となる。したがって、半導体装置の信頼性をさらに向上させることが可能となる。
 また、本発明の半導体装置は、前記封止樹脂注入用の連通口の近傍における前記テープキャリアの表面であって、前記封止樹脂の成形工程に際して封止樹脂が接触する部分にメッキ処理を施した金属層を形成したものである。これにより、封止樹脂とテープキャリアとの接着力を低下させることができるので、樹脂封止工程後にTCPとサブランナの樹脂とを分離する際にサブランナにおける樹脂とテープキャリアとを容易に剥離することが可能となる。
 また、本発明の半導体装置は、前記半導体チップはその裏面がスピンエッチング法によって研磨されたものである。これにより、半導体チップを薄くすることができる。また、半導体チップの裏面を平滑にすることができるので、半導体チップを曲げ応力に対して強く割れ難い構造とすることが可能となる。
 また、本発明の半導体装置は、複数個積み重ねられたテープキャリアの各々のデバイスホール内に、前記テープキャリアの厚さよりも薄い半導体チップが配置され、前記複数個積み重ねられたテープキャリアの各々に設けられたリードの一端と、前記各々のデバイスホール内の半導体チップの外部端子とが電気的に接続され、前記半導体チップの各々はその主面および裏面の両方が封止樹脂で被覆され、前記複数個積み重ねられたテープキャリアの各々の共通信号用および電源用のリード同士が電気的に接続されて実装基板の配線と電気的に接続される接続端子として外部に引き出された積層パッケージ構造を有するものである。これにより、半導体チップの実装密度の高い薄形のTCPの半導体装置を得ることが可能となる。
 また、本発明の半導体装置は、前記複数個積み重ねられたテープキャリアの各々に、前記リードの一部が露出するような接続孔を穿孔するとともに、前記接続孔内に前記リードの一部が突出するようにし、その接続孔内に導体材料を埋め込むことによって、前記複数個積み重ねられたテープキャリアの各々の共通信号用および電源用のリード同士を電気的に接続したものである。これにより、前記接続孔内においてリードと導体材料とを確実に接触させることができるので、その接続孔内での接続信頼性を向上させることが可能となる。
 また、本発明の半導体装置は、前記複数個積み重ねられたテープキャリアの各々に、前記リードの一部が露出するような接続孔を穿孔するとともに、その接続孔内にメッキ処理を施すことにより、前記複数個積み重ねられたテープキャリアの各々の共通信号用および電源用のリード同士を電気的に接続したものである。これにより、従来から使用されているメッキ処理によって接続孔内に導体部を形成するので、比較的容易に接続孔内に導体部を形成することが可能となる。
 また、本発明の半導体装置は、前記複数個積み重ねられたテープキャリアの各々に、前記リードの一部が露出するような接続孔を穿孔するとともに、その接続孔内に導体ピンを挿入することにより、前記複数個積み重ねられたテープキャリアの各々の共通信号用および電源用のリード同士を電気的に接続するとともに、前記接続端子として前記導体ピンの一端を前記積層パッケージの実装面側から突出させたものである。これにより、比較的低コストで、積層TCPの機械的強度を向上させることが可能となる。
 また、本発明の半導体装置は、前記複数個積み重ねられたテープキャリアの各々のリードの他端を各テープキャリアの外周から突出させて、その突出させたリード部分を、前記複数個積み重ねられたテープキャリアの各々の共通信号用および電源用のリード同士が電気的に接続されるように折り曲げて重ねたものである。アウターリード部が撓んだ構造とすることにより、比較的簡単に、低コストで、リード構成の機械的強度を向上させることが可能となる。また、積層TCPと実装基板との熱膨張差を吸収することが可能となる。
 また、本発明の半導体装置は、前記半導体チップとリードとの接続経路を変更すべく、前記半導体チップの所定の外部端子上にバンプ電極を形成するのを禁止したものである。これにより、1種類の同じテープキャリアによって、接続経路変更に対して柔軟に対応することが可能となる。
 また、本発明の半導体装置の製造方法は、
(a)前記テープキャリアに前記リードの一部が内壁面から露出するような接続孔を穿孔する工程と、
(b)前記テープキャリアの接続孔内に導体ペーストを埋め込む工程と、
(c)前記テープキャリアを、前記接続孔の形成位置が一致するように複数個積み重ねて積層パッケージを形成する工程と、
(d)前記積み重ね工程後の積層パッケージに対して熱処理を施して、前記各々のテープキャリアの接続孔内における導体ペーストを溶融して一体とする工程とを有するものである。これにより、単体パッケージ同士をその間に接着剤層を介さないで導体ペーストによって接合することが可能となる。
 また、本発明の半導体装置の製造方法は、
(a)前記単体パッケージを接着剤によって複数個積み重ねて積層パッケージを形成する工程と、
(b)前記積層パッケージの各々のテープキャリアに穿孔されている接続孔内に導体ペーストを埋め込む工程と、
(c)前記積層パッケージに対して熱処理を施す工程とを有するものである。これにより、単体パッケージを構成する接着剤層によって単体パッケージ同士を接合することができるので、製造工程の増加を招くことなく、積層TCPを製造することが可能となる。
 また、本発明の半導体装置の製造方法は、前記半導体チップの外部端子とリードとをシングルポイントボンディング法によって接合するとともに、接続経路の変更に応じて、前記外部端子のうちの所定の外部端子と所定のリードとは接合しないようにするものである。これにより、1種類の同じテープキャリアによって、接続経路変更に対して柔軟に対応することが可能となる。
 また、本発明の半導体装置の製造方法は、
(a)デバイスホールの周囲にリードを配置し、所定厚さを有するテープキャリアを準備する工程と、
(b)前記テープキャリアの厚さよりも薄く、かつ、外部端子を有する半導体チップを準備する工程と、
(c)前記テープキャリアに形成されたデバイスホール内に、前記テープキャリアの厚さよりも薄い半導体チップを配置した後、前記半導体チップの外部端子と前記リードの一端とを接合する工程と、
(d)前記接合工程の後のテープキャリアを複数個積み重ねた後、その各々のテープキャリアのデバイスホール内に配置された各々の半導体チップを封止樹脂によって一括して封止する工程とを有するものである。これにより、積層TCPの製造工程数を低減することが可能となる。また、複数の半導体チップを封止する封止樹脂が一体成形されているので、テープ層間に隙間が形成されないので、機械的強度を向上させることができるとともに、耐湿性を向上させることが可能となる。
 本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
 すなわち、小形で、薄く、信頼性の高いTCP構造を有する半導体装置を得ることができる。
 以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。
  (実施の形態1)
 まず、本実施の形態1の半導体装置の構造を図1〜図3によって説明する。なお、図1は図2のI−I線の断面図であり、図3は樹脂封止金型内での図2III−III線の断面図である。また、図面を見易くするため図2にはソルダレジストおよび封止樹脂は図示されていない。
 本実施の形態1の半導体装置は、コンピュータ、携帯電話またはビデオカメラ等のような電子機器やIC(Integrated Circuit)カードやメモリカードに内蔵される半導体装置に用いて好適なものであり、例えばテープキャリア1のデバイスホール1a1内に配置された半導体チップ2を封止樹脂3によって封止するとともに、半導体チップ2の電極をバンプ電極4を通じて外部に引き出すTCP(Tape Carrier Package)構造を有している。
 テープキャリア1は、テープ基材1aと、その片面に接着剤1bにより接着された複数本のリード1cと、そのリード1cにおいて封止樹脂3から露出する部分を被覆するソルダレジスト1dとを有している。このテープキャリア1の全体厚さは、上記したテープ基材1a等のような構成部の厚さの総和で表すことができ、製品によっても異なるので一概には言えないが、例えば167μm程度である。
 テープ基材1aは、例えば厚さ100μm程度のポリイミド樹脂等からなり、その中央には、例えば平面四角形状のデバイスホール1a1が形成されている。このデバイスホール1a1は、半導体チップ2が収められるように、チップサイズよりも若干大きめに形成されている。
 また、テープ基材1aにおいてデバイスホール1a1の一方の短辺側には、そのデバイスホール1a1からテープ基材1aの外周短辺方向に延びる樹脂注入用の連通口1a2が形成されている。樹脂注入用の連通口1a2は、例えば平面T字状に形成されている。この樹脂注入用の連通口1a2は、図3に示すように、金型5のゲート5aとテープ基材1aのデバイスホール1a1とを連通する開口部であり、ゲート5aに注入された封止樹脂は、この連通口1a2を通じてデバイスホール1a1(キャビティ)内に注入されるようになっている。すなわち、樹脂注入用の連通口1a2は、樹脂封止時におけるゲートの一部として機能する。これにより、半導体チップ2の主面および裏面の両方の面上に封止樹脂3を均一に注入することができるので、その封止樹脂3中にボイドやトラップが形成されるのを大幅に低減することが可能となっている。なお、図3の矢印は封止樹脂3の流入方向を示している。また、符号の5bは金型のランナ、5cは金型のサブランナを示している。
 また、テープキャリア1における封止樹脂注入用の連通口1a2の近傍において、樹脂封止工程時に封止樹脂が接触する部分(図2において斜線を付した部分)には、例えばAuメッキされた銅箔層(金属層)1a3が形成されている。銅箔層1a3は、リード1cの形成用の銅箔をリード1cの形成時に同時にパターニングすることで形成されており、メッキ処理もリード1cにメッキする際に同時に施されている。このメッキされた銅箔層1a3は、テープキャリア1を金型5に配置した際に、金型5のサブランナ5cに面する位置に形成されている。
 これは、そのメッキした部分は最終的にサブランナ5cに残される樹脂を剥離する部分であるが、その部分にメッキ処理を施さないとすると、その部分において残された樹脂とテープキャリア1との接着性が高くなる結果、テープキャリア1を金型から良好に剥離することができなくなってしまうからである。すなわち、本実施の形態1によれば、このメッキされた銅箔層1a3を設けたことによりサブランナ5cに残された樹脂とテープキャリア1との接着力を低下させることができるので、サブランナ5cの樹脂とテープキャリア1とを容易に剥離することが可能となっている。
 テープ基材1aの片面には、複数本のリード1cが、例えば厚さ12μm程度の接着剤1bにより接着されている。リード1cは、例えば銅(Cu)からなり、その厚さは、例えば35μm程度である。リード1cの一端は、上記デバイスホール1a1内に突出されており、その突出部の先端表面には、例えば金(Au)メッキが施されている。このリード1cの先端部は、バンプ電極2aを介して半導体チップ2と電気的に接続されている。このバンプ電極2aは、後述するように、例えばAuからなる。したがって、バンプ電極2aとリード1cとはAu−Au接合等によって接合されている。なお、バンプ電極2aは、後述するように半導体チップ2の主面に配置された複数のボンディングパッド2bの各々に形成されており、これを通じて半導体チップ2内の半導体集積回路と電気的に接続されている。
 また、そのリード1cの突出端と他端との中途位置においてテープ基材1aに張り付けられている部分には、バンプ下地パターン1c1が形成されている。バンプ下地パターン1c1は、リード1cの通常領域よりも幅広に形成されており、その上面には上記したバンプ電極4が接合されている。すなわち、半導体チップ2の電極は、リード1cを通じてバンプ電極4と電気的に接続されており、このバンプ電極4を通じてTCPの外部に引き出されている。そして、この半導体装置は、このバンプ電極4を介して実装基板に実装され、実装基板の配線と電気的に接続されるようになっている。なお、バンプ電極4は、例えば鉛(Pb)−錫(Sn)合金からなる。
 このようなバンプ下地パターン1c1を除くリード1cの表面および接着剤1bの表面は、ソルダレジスト1dによって被覆されている。ソルダレジスト1dの厚さは、例えば20μm程度である。本実施の形態1においては、リード1cの被覆層をソルダレジスト1dで構成したことにより、バンプ下地パターン1c1を露出させるための接続孔の孔径を微細にすることが可能となっている。
 一方、半導体チップ2は、例えば平面四角形状のシリコン(Si)単結晶等の小片からなり、その主面には、所定の半導体集積回路が形成されている。本実施の形態1においては、半導体チップ2の厚さが、テープキャリア1のテープ基材1aの厚さよりも薄く形成されており、その厚さは、例えば50μm程度に設定されている。この半導体チップ2の厚さは、複数の半導体チップ2が形成された半導体ウエハの裏面を研削後、例えばスピンエッチング処理法等によって研磨することで設定されている。これにより、半導体チップ2を、例えば20〜30μm程度まで薄くすることができる。また、半導体チップ2の裏面を平滑にすることができるので、半導体チップ2を曲げ応力に対して強く割れ難い構造とすることが可能となっている。
 また、半導体チップ2の主面において長辺近傍には、上記した複数のボンディングパッド2bが配置されている。このボンディングパッド2bは、上記した所定の半導体集積回路の電極を半導体チップ2の外部に引き出すための電極であり、例えばアルミニウム(Al)またはAl合金からなる。ボンディングパッド2bの上面には、上記したようにリード接続用のバンプ電極2aが形成されている。
 このバンプ電極2aは、上記したスピンエッチング処理前にワイヤバンプ法によって形成されている。すなわち、このバンプ電極2aは、ボンディングワイヤをワイヤボンディング法によってボンディングパッド2bに接合した後、ボンディングワイヤの接合部のボール部分をボンディングパッド2b上に残し、それ以外の細線部分を切断除去することにより形成されている。また、このバンプ電極2aは、上記したように、TCPのリード1cの端部と電気的に接続されている。なお、インナーリードボンディング後におけるバンプ電極2aの高さは、例えば21.5μm程度である。
 ところで、本実施の形態1においては、この半導体チップ2の主面および裏面の両方が封止樹脂3によって被覆されている。そして、テープ基材1aの厚さ方向における半導体チップ2の位置を、TCP全体の応力中立面Aと、半導体チップ2の応力中立面とが略一致するように設定している。すなわち、半導体チップ2を、TCPから受ける応力が最も小さい位置に配置している。これにより、外力が加わってTCP全体が変形しても半導体チップ2が受ける応力は小さく、また、バイメタル効果によるTCP全体の反りを抑制することができるので、チップクラックや半導体装置の実装時における接続不良の発生率を大幅に低減することが可能となっている。
 なお、応力中立面Aは、半導体チップ2の主面に対して平行な面であって、半導体チップ2の厚さ方向において半導体チップ2に加わる応力が中立となる面である。図1においては応力中立面Aを線分で示しているが、これは、その線上の位置において半導体チップ2の主面に平行な面を意味している。
 このような半導体チップ2を封止する封止樹脂3は、例えばエポキシ系の樹脂からなり、その上下面の位置が、テープキャリア1の上下面の位置と一致するように形成されている。すなわち、封止樹脂3の厚さD1とテープキャリア1の厚さD2とが等しくなっている。これにより、TCPの全体の厚さをテープキャリア1の厚さにすることができる。したがって、平坦で、薄形のTCP構造の半導体装置を得ることが可能となっている。なお、封止樹脂3は、トランスファーモールド法等によって成形されている。
 次に、本実施の形態1の半導体装置の製造方法を図4〜図10によって説明する。
 まず、図4に示すように、接着剤1bが片面に付された帯状のテープ基材1aの所定の箇所にデバイスホール1a1を形成する。
 続いて、テープ基材1aの片面に、その片面に付された接着剤1bによって、例えばCu箔を接着した後、そのCu箔をエッチング法等によってパターニングすることにより、図5に示すように、複数本のリード1cを形成する。この際、リード1cの一部にバンプ下地パターン1c1を形成するとともに、上記した銅箔層1c3(図2参照)も形成する。
 その後、図6に示すように、テープ基材1aの片面にバンプ下地パターン1c1および突出したインナーリード1cが露出するようなソルダレジスト1dを形成した後、そのソルダレジスト1dをマスクとして、リード1cにおいてソルダレジスト1dから露出する部分に、例えばAuメッキを施す。この際、同時に、バンプ下地パターン1c1の表面および銅箔層1c3(図2参照)の表面にも、例えばAuメッキを施す。これにより、テープキャリア1を製造する。
 続いて、テープ基材1aのデバイスホール1a1内に半導体チップ2を収め、半導体チップ2のバンプ電極2aとリード1cとの位置合わせを行った後、一括方式のインナーリードボンディングにより、図7に示すように、バンプ電極2aとリード1cとを接合する。
 その後、このように半導体チップ2を搭載したテープキャリア1を、図8に示すように、金型5内に収容した後、金型5のランナ5b内に送り込まれた溶融状態の封止樹脂を、サブランナ5c、ゲート5aおよびテープ基材1aの封止樹脂注入用の連通口1a2を通じてテープ基材1aのデバイスホール1a1と金型5で形成されるキャビティ内に注入する。なお、キャビティ内の空気は金型5における封止樹脂流出側に設けられたエアベントを通じて排気されるようになっている。
 この封止工程の際、本実施の形態1においては、封止樹脂注入用の連通口1a2を設けたことにより、封止樹脂を半導体チップ2の主面および裏面の面上に均等に流すことができるので、ボイド等が形成されるのを抑制することが可能となっている。
 次いで、金型5から樹脂封止工程後のTCPを取り出す。この際、本実施の形態1においてはテープ基材1aにおいてサブランナ5cに面する部分にメッキの施された銅箔層1a3を形成したことにより、その部分におけるサブランナ内の樹脂の接着力を低下させることができるので、その部分に付着するサブランナ内の樹脂を比較的容易に除去することが可能となっている。
 このようにして、図9に示すように、半導体チップ2を封止樹脂3によって封止してTCPを製造する。本実施の形態1においては、半導体チップ2の主面および裏面の両方が封止樹脂3によって被覆されている。また、封止樹脂3の上下面の高さは、テープキャリア1の上下面の高さと一致するように形成されている。
 その後、このようなTCPに対して、エージング処理、選別検査および個片化処理を行った後、図10に示すように、リード1cのバンプ下地パターン1c1に、例えばPb−Sn合金からなるバンプ電極4を接合する。
 このように、本実施の形態1によれば、以下の効果を得ることが可能となる。
(1).半導体チップ2の主面および裏面の両方を封止樹脂3によって被覆したことにより、半導体チップ2がその主面および裏面から受ける応力を小さくすることが可能となっている。特に、半導体チップ2の位置を、TCP全体の応力中立面Aと、半導体チップ2の応力中立面とが略一致するように設定することにより、半導体チップ2を、TCPから受ける応力が最も小さい位置に配置することができ、外力によってTCP全体が変形しても半導体チップ2が受ける応力は小さく、また、バイメタル効果によるTCP全体の反りを抑制することができるので、チップクラックや半導体装置の実装時における接続不良の発生率を大幅に低減することが可能となる。
(2).テープ基材1aに樹脂封止工程時にゲートとして機能する封止樹脂注入用の連通口1a2を設けたことにより、半導体チップ2の主面および裏面の両方の面上に封止樹脂3を均一に注入することができるので、その封止樹脂3中にボイドやトラップが形成されるのを大幅に低減することが可能となる。
(3).テープ基材1aにおいて樹脂封止工程時に封止樹脂が接触する部分にメッキの施された銅箔層1a3を設けたことにより、この部分における封止樹脂3とテープキャリア1との接着力を低下させることができるので、樹脂封止工程後にTCPをサブランナから分離する際にサブランナに残された樹脂とテープキャリア1とを容易に剥離することが可能となる。
(4).半導体チップ2の裏面をスピンエッチング処理法等によって研磨することにより、半導体チップ2を、例えば20〜30μm程度まで薄くすることが可能となる。また、半導体チップ2の裏面を平滑にすることができるので、半導体チップ2を曲げ応力に対して強く割れ難い構造とすることが可能となる。
(5). 封止樹脂3の厚さD1とテープキャリア1の厚さD2とが等しくなるように成形したことにより、TCPの全体の厚さをテープキャリア1の厚さにすることが可能となる。したがって、平坦で、薄形のTCP構造の半導体装置を得ることが可能となる。
  (実施の形態2)
 次に、本発明の他の実施の形態である半導体装置を図11によって説明する。
 本実施の形態2の半導体装置の構造は、基本的に前記実施の形態と同じである。大きく異なるのは、リード1cのインナーリード部分がその厚さ方向に曲げられ、インナーリードがその厚さ方向に約50μmオフセットされた状態で半導体チップ2のバンプ電極2aと接合されているため、半導体チップ2の応力中立面A1とTCP全体の応力中立面Aとが若干ずれていることである。
 ただし、信頼性を確保する観点から、このTCP全体の応力中立面Aの位置と半導体チップ2の応力中立面A1との相対的なずれの許容範囲は、例えば±60μm以内としている。本実施の形態2において、そのずれは、例えば47.5μm程度である。
 このようにリード1cが曲げられ応力中立面A,A1にずれが生じている理由は、テープ基材1a等の構成部材の厚さの違い、インナーリードボンディング後のバンプ電極2aの高さの違いおよびボンディング時のヒートツール高さの設定値の違い等によるものである。本実施の形態2においては、テープキャリア1の全体の厚さは、例えば250μm程度であり、テープ基材1aの厚さは、例えば150μm程度であり、接着剤1bの厚さは、例えば20μm程度であり、リード1cの厚さは、例えば35μm程度であり、ソルダレジスト1dの厚さは、例えば25μm程度であり、インナーリードボンディング後のバンプ電極4aの高さは、例えば20μm程度である。
 また、本実施の形態2において、前記実施の形態1と異なるのは、リード1cの端部に、例えばSnメッキ処理が施され、そのリード1cの端部がAuからなるバンプ電極2aに接合されている点である。したがって、リード1cとバンプ電極2aとは、例えばAu−Sn共晶接合によって接合されている。
 ところで、本実施の形態2の応用として、例えば次のようにすることも可能である。上述のように半導体チップ2の応力中立面A1とTCP全体の応力中立面AとがTCPの各構成部の厚さの違い等により若干ずれてしまう場合には、リード1cの曲げ量を調節することで、そのずれを補正するようにしても良い。
 すなわち、リード1cの曲げ量を変えることにより、テープ基材1aの厚さ方向における半導体チップ2の位置を、半導体チップ2の応力中立面A1とTCP全体の応力中立面Aとが一致するように設定するようにしても良い。これにより、TCPの各構成部の寸法等が種々変わったとしても、それに応じて、半導体チップ2を最適な位置、すなわち、半導体チップ2に加わる応力が最も小さくなる位置に設定することが可能となる。
  (実施の形態3)
 次に、本発明の他の実施の形態である半導体装置を図12によって説明する。
 本実施の形態3の半導体装置の構造は、基本的に前記実施の形態と同じである。大きく異なるのは、以下の点である。
 第1は、リード1cがその厚さ方向に曲げられてボンディングパッドに直接接合されている点である。リード1cの端部表面には、例えばAuメッキ処理が施されており、例えばAl等からなるボンディングパッドとシングルポイント超音波熱圧着法によって接合されている。
 第2は、リード1cの他端がテープ基材1aの外周から突出され、その突出部がガルウィング状に成形されている点である。この場合、前記実施の形態1の半導体装置のように外部端子をバンプ電極とする場合に比べて実装高さを低くすることが可能となっている。
  (実施の形態4)
 次に、本発明の他の実施の形態である半導体装置を図13によって説明する。
 本実施の形態4は、液状樹脂を滴下し加熱硬化させることにより、図13に示すように封止樹脂3を形成する場合、いわゆるポッティング封止方法による場合の例である。
 この場合の封止樹脂3も、上述のように応力中立面A,A1(図11参照)を一致させるべく、半導体チップ2の主面および裏面の両面を被覆している。この封止樹脂3の厚さは、半導体チップ2の外周側(厚さD1a)ではテープキャリア1の厚さD2程度に厚く、半導体チップ2の中央(厚さD1b側)に向かうにつれて次第に薄くなっている。
 本実施の形態4においては、前記実施の形態1で得られた効果の他に、金型を使用することなく樹脂封止が可能なので、前記実施の形態1〜3の場合よりも比較的簡単に半導体チップ2を封止することが可能となるという効果が得られる。
  (実施の形態5)
 次に、本発明の他の実施の形態である半導体装置を図14〜図21によって説明する。
 まず、本実施の形態5の半導体装置の構造を図14および図15によって説明する。なお、図14は図15のXIV−XIV線の断面図である。また、図15においては図面を見易くするためソルダレジストおよび封止樹脂は図示していない。
 本実施の形態5においては、前記実施の形態1で説明したTCPを複数個積み重ねて積層TCPを構成するとともに、各TCPの同じ信号および電源用のリード1cを各TCPのテープ基材1aを貫通する接続部6を通じて電気的に接続し、その接続部6を最下層におけるTCP裏面のバンプ電極4に接続することにより積層TCPの外部に引き出す構造となっている。
 積み重ねられた単体TCP間は接着剤1eによって接着されている。この接着剤1eは、単体TCPのテープキャリア1の一部を構成する部材であり、例えば熱可塑性のポリイミド樹脂からなる。ただし、最下層の単体TCPのリード1cは、ソルダレジスト1dによって被覆されている。
 上記した接続部6は、接続孔6aと、接続孔6a内に埋め込まれた導体部6bとによって構成されている。接続孔6aは、テープキャリア1におけるリード1cのバンプ下地パターン1c1の位置に穿孔されている。
 ただし、接続孔6aにおいて、リード1cのバンプ下地パターン1c1に穿孔された接続孔6aの孔径は、テープ基材1aに穿孔された接続孔6aの孔径よりも、例えば50μm程度小さく形成されている。これは、接続孔6a内においてリード1cのバンプ下地パターン1c1の一部が突出されるようにすることにより、接続孔6a内に埋め込まれた導体部6bが確実にリード1cと接触され、リード1cと電気的に接続されるようにするためである。導体部6bは、例えばPb−Sn合金からなる。
 このような積層TCP構造とすることにより、半導体チップ2の高密度実装が可能となっている。例えば1つの半導体チップ2に64MビットDRAMを形成した場合に、厚さ167μm程度の単体のTCPを8個積層したとすると、全体の厚さ1.3mm程度で64Mバイトの容量を有する積層TCPを得ることが可能となる。
 次に、本実施の形態5の半導体装置の製造方法を図16〜図21によって説明する。
 まず、図16に示すように、接着剤1bが片面に付された帯状のテープ基材1aの所定の箇所にデバイスホール1a1および接続孔6aを機械的な打ち抜き加工法等によって形成する。
 続いて、テープ基材1aの片面に、その片面に付された接着剤1bによって、例えばCu箔を接着した後、そのCu箔をエッチング法等によってパターニングすることにより、図17に示すように、複数本のリード1cを形成するとともに、バンプ下地パターン1c1にテープ基材1a部分の接続孔6aよりも孔径の小さい接続孔6aを穿孔する。
 その後、図18に示すように、銅箔パターン側に、例えば熱可塑性のポリイミド樹脂からなる接着剤1eを設けた後、その接着剤1eの一部をリード1cのバンプ下地パターン1c1部分および突出したリード1cのインナーリード部が露出するように除去する。
 次いで、その接着剤1eをマスクとして、リード1cにおいて接着剤1eから露出する部分に、例えばAuメッキを施す。これにより、テープキャリア1を製造する。
 続いて、テープ基材1aのデバイスホール1a1内に半導体チップ2を収め、半導体チップ2のバンプ電極2aとリード1cとの位置合わせを行った後、一括方式のインナーリードボンディングにより、図19に示すように、バンプ電極2aとリード1cとを接合する。
 その後、このように半導体チップ2を実装したテープキャリア1を、図8に示したように、金型5内に収容した後、金型5のランナ5b内に送り込まれた溶融状態の封止樹脂を、サブランナ5c、ゲート5aおよびテープ基材1aの封止樹脂注入用の連通口1a2を通じてテープ基材1aのデバイスホール1a1と金型5とで形成されるキャビティ内に注入する。なお、キャビティ内の空気は金型5における封止樹脂流出側に設けられたエアベントを通じて排気されるようになっている。この際、本実施の形態5においても、封止樹脂注入用の連通口1a2を設けたことにより、封止樹脂を半導体チップ2の主面および裏面の面上に均等に流すことができるので、ボイド等が形成されるのを抑制することが可能となっている。
 次いで、金型5から樹脂封止工程後のTCPを取り出す。この際、本実施の形態5においても、テープ基材1aにおいてサブランナ5cに面する部分にメッキが施された銅箔層1a3を形成したことにより、そのサブランナ5c内に残された樹脂とテープキャリア1との接着力を低下させることができるので、その部分に付着するサブランナ5c内の樹脂を比較的容易に除去することが可能となっている。
 このようにして、図20に示すように、半導体チップ2を封止樹脂3によって封止して単体TCPを製造する。本実施の形態5においても、半導体チップ2の主面および裏面の両方が封止樹脂3によって被覆されている。また、封止樹脂3の上下面の高さは、テープキャリア1の上下面の高さと一致するように形成されている。
 続いて、このような単体TCPに対して、エージング処理、選別検査および個片化処理を行った後、本実施の形態5においては、図21に示すように、上述のようにして製造された単体TCPを、各々の接続孔6a位置が合うようにした状態で複数個積み重ねる。ただし、最下層の単体TCPの裏面には接着剤1eではなく、ソルダレジスト1dがバンプ下地パターン1c1を露出させた状態で形成されている。
 その後、単体TCP間に介在される接着剤1eを用いて単体TCP同士を熱圧着法等によって接合することにより積層TCPを形成する。すなわち、単体TCPの形成工程時に形成される接着剤1eを用いて複数個の単体TCPを積み重ね接合するので、製造工程の増加を招くことなく積層TCPを製造できる。
 次いで、その積層TCPの接続孔6a内に、例えばPb−Sn等からなる半田ペーストを充填した後、リフロ処理を施すことにより、接続孔6a内に図14に示した導体部6bを形成する。これにより、積み重ねられた単体TCP間を一括して電気的に接続することが可能となっている。
 続いて、積層TCPの最下層の単体TCPにおけるリード1cのバンプ下地パターンに、例えばPb−Sn等からなるバンプ電極4を接合することにより、本実施の形態5の積層TCP構造を有する半導体装置を製造する。
 このように、本実施の形態5によれば、前記実施の形態1で得られた効果の他に、以下の効果を得ることが可能となる。
(1).薄形の単体TCPを複数個積み重ねて積層TCPを構成することにより、薄形で小さな積層TCPでありながら、半導体チップ2の実装密度を大幅に向上させることが可能となる。
(2).単体TCPの一部を構成し、単体TCPの形成工程時に形成される接着剤1eによって複数個の単体TCP同士を接合することにより、製造工程の増加を招くことなく積層TCPを製造することが可能となる。
  (実施の形態6)
 次に、本発明の他の実施の形態を説明する。本実施の形態6においては、半導体装置の構造は前記実施の形態5とほぼ同じである。大きく異なるのは、その製造方法なので、以下、その製造方法を図22〜図25によって説明する。
 まず、図22に示すように、前記実施の形態1と同様にして、単体TCPを製造する。この単体TCPには、テープ基材1aの上下面を貫通する接続孔6aが穿孔されている。
 続いて、図23に示すように、単体TCPの接続孔6a内に、例えばPb−Sn等からなる半田ペースト6b1を印刷法により形成する。その後、このような単体TCPを複数個用意した後、各単体TCPをその接続孔6aの位置が合うようにした状態で積み重ねる。そして、各単体TCPの接続孔6a内の半田ペースト6b1の粘着性を利用して積み重ねられた単体TCP同士を仮止めする。
 その後、このように積み重ねられ、仮止めされた状態の複数個の単体TCPに対してリフロー処理を施し、各単体TCPの接続孔6a内の半田ペースト6b1を溶融する。
 これにより、各単体TCPの接続孔6a内の半田ペースト6b1を一体的にして図24に示すように導体部6bを形成するとともに、積層TCPを製造する。このように本実施の形態6においては、単体TCP同士を、接着剤で接合するのではなく、導体部6bによって接合することが可能となっている。
 最後に、図24に示すように、積層TCPの最下層の単体TCPにおけるリード1cのバンプ下地パターン1c1に、例えばPb−Sn等からなるバンプ電極4を接合することにより、本実施の形態6の積層TCP構造を有する半導体装置を製造する。
  (実施の形態7)
 次に、本発明の他の実施の形態である半導体装置を図26〜図30によって説明する。
 まず、本実施の形態7の半導体装置の構造を図26によって説明する。なお、本実施の形態7の半導体装置の平面図は前記実施の形態5の説明で用いた図15と同じである。
 本実施の形態7においては、積層TCPの封止樹脂3が、個々のテープキャリア1毎に分離されておらず、一体成形されて複数の半導体チップ2を封止する構造となっている。また、最下層のテープ基材1aにおける封止樹脂注入用の連通口1a2の近傍(前記実施の形態1,5と同じ位置)のみに、前記したメッキが施された銅箔層1a3が形成されている。それ以外の構造は前記実施の形態5と同じである。
 このような本実施の形態7の半導体装置においては、個々の半導体チップ2を封止する封止樹脂3間に隙間が形成されていないので、前記実施の形態5に比べて積層パッケージの機械的な強度を向上させることができるとともに、耐湿性を向上させることが可能となっている。
 次に、本実施の形態7の半導体装置の製造方法を図27〜図30によって説明する。なお、本実施の形態7におけるテープキャリアの製造工程は、前記実施の形態5において図16〜図18を用いて説明したのと同じなので説明を省略する。また、図29は図15のXXIX−XXIX線の断面図である。
 まず、図27に示すように、テープ基材1aのデバイスホール1a1内に半導体チップ2を収め、半導体チップ2のバンプ電極2aとリード1cとの位置合わせを行った後、一括方式のインナーリードボンディングにより、バンプ電極2aとリード1cとを接合する。
 続いて、このように半導体チップ2を搭載したテープキャリア1を、図28に示すように、複数個積み重ねた後、テープキャリア1間の接着剤1eを用いて熱圧着法によって仮止めする。
 ここで、本実施の形態7においては、積み重ねられたテープ基材1aの封止樹脂注入用の連通口1a2の平面位置が一致しており、積み重ねられたテープ基材1aの厚さ方向に延びて形成されている状態になっている。また、最下層の単体TCPの裏面には接着剤1eではなく、ソルダレジスト1dがバンプ下地パターン1c1を露出させた状態で形成されている。
 その後、図29に示すように、積み重ねられたテープキャリア1を、金型5内に収容する。この金型5は、積み重ねられたテープキャリア1内の各半導体チップ2を一括して封止可能な成形金型構造となっている。
 次いで、金型5のランナ5b内に送り込まれた溶融状態の封止樹脂を、サブランナ5c、ゲート5aおよびテープ基材1aの封止樹脂注入用の連通口1a2を通じてテープ基材1aのデバイスホール1a1と金型5とで形成されるキャビティ内に注入する。なお、キャビティ内の空気は金型5における封止樹脂流出側に設けられたエアベントを通じて排気されるようになっている。
 この際、本実施の形態7においては、金型5のゲートから注入された溶融状態の封止樹脂を、テープ基材1aの厚さ方向に延びる封止樹脂注入用の連通口1a2を通じて、積み重ねられたテープキャリア1の各層における半導体チップ2の主面および裏面に均等に流すことができる。これにより、積層TCPの封止樹脂2中にボイド等が形成されるのを抑制することが可能となっている。すなわち、積み重ねられたテープキャリア1の各半導体チップ2を安定した状態で一括して封止することが可能となっている。なお、図29の矢印は溶融状態の封止樹脂の流れる方向を示している。
 次いで、金型5から樹脂封止工程後のTCPを取り出す。この際、本実施の形態7においては最下層のテープ基材1aにおいてサブランナ5cに面する部分にメッキが施された銅箔層1a3が形成されていることにより、その部分における封止樹脂3の接着力を低下させることができるので、その部分に付着する封止樹脂3を比較的容易に除去することが可能となっている。
 このようにして、図30に示すように、複数の半導体チップ2を封止樹脂3によって一括封止することにより積層TCPを製造する。本実施の形態7においても、各半導体チップ2の主面および裏面の両方が封止樹脂3によって被覆されている。また、封止樹脂3の上下面の高さは、最上層のテープキャリア1の上面および最下層のテープキャリア1の下面の高さと一致するように形成されている。
 続いて、このような積層TCPに対して、エージング検査および選別検査等を行った後、その積層TCPの接続孔6a内に、例えばPb−Sn等からなる半田ペーストを充填する。
 その後、積層TCPに対してリフロー処理を施すことにより、接続孔6a内に図26に示した導体部6bを形成した後、積層TCPの最下層のテープキャリア1におけるリード1cのバンプ下地パターン1c1に、例えばPb−Sn等からなるバンプ電極4を接合することにより、本実施の形態7の積層TCP構造を有する半導体装置を製造する。
 このように、本実施の形態7によれば、前記実施の形態5で得られた効果の他に以下の効果を得ることが可能となる。
(1).積層TCPの封止樹脂3を一体成形したことにより、個々の半導体チップ2を封止する封止樹脂3間に隙間が形成されていないので、前記実施の形態5に比べて積層パッケージの機械的な強度を向上させることができるとともに、耐湿性を向上させることが可能となる。したがって、半導体装置の信頼性を向上させることが可能となる。
(2).積層TCPの封止樹脂3を一括成形したことにより、製造工程数を低減することが可能となる。
  (実施の形態8)
 次に、本発明の他の実施の形態8である半導体装置を図31および図32によって説明する。なお、図31は図32のXXXI−XXXI線の断面図を示している。また、図32においては封止樹脂およびソルダレジストを図示していない。
 本実施の形態8は、本発明を、例えばDRAM(Dynamic Random Access Memory)に適用した場合について説明したものであり、半導体装置の構造は、前記実施の形態5で説明した構造とほぼ同じである。
 図32において、VCC,VSS,I/O,RAS,CAS,WE,OE,Adressは各リード1cに割り当てられた電源または信号を意味しており、VCCは高電位の電源電圧、VSSは低電位の電源電圧、I/Oは入出力信号、RASはロウアドレスストローブ信号、CASはカラムアドレスストローブ信号、WEはライトイネーブル信号、OEはアウトプットイネーブル信号、Adressはアドレス信号を意味している。
 ところで、本実施の形態8においては、例えば半導体チップ2のほぼ中央にチップセレクト端子として機能する4個のCAS用のボンディングパッド2b1が配置されている。これらのCAS用のボンディングパッド2b1は半導体チップ2内においてチップ内配線によって電気的に接続されている。
 そして、その4個のCAS用のボンディングパッド2b1のうちの1つは、その上にバンプ電極2aが設けられ、それを介してリード1cと電気的に接続されている。すなわち、チップセレクトされるボンディングパッド2b1にはバンプ電極2aが設けられ、リード1cが電気的に接続されている。
 しかし、それ以外のCAS用のボンディングパッド2b1上にはバンプ電極2aが形成されておらず、リード1cとも電気的に接続されていない。すなわち、本実施の形態8においては、ボンディングパッド2b上にバンプ電極2aを設けるか否かによって接続経路を変えている。これにより、積層TCP構造とした場合に生じる配線経路の変更に対して、その変更に対応できる別のテープキャリア1を新たに製造し直すのではなく、1種類の同じテープキャリア1によって柔軟に対応することが可能となっている。したがって、接続経路が変更される度にテープキャリア1の設計、製造および検査を行う必要がなくなるので、製品の製造時間を大幅に短縮することができるとともに、製品の製造コストを下げることが可能となっている。
 また、上述の例においては、バンプ電極2aの有無によって接続経路を変更したが、これに限定されるものではない。例えば前記実施の形態3で説明したように、Au等がメッキされたリード1cの先端とボンディングパッド2bとをバンプ電極2aを介さないで接続するような構造の場合には、シングルポイントボンディングによってリード1cとボンディングパッド2bとを接合する際に、チップセレクトされないボンディングパッド2bにはボンディング処理を行わないようにすれば良い。すなわち、シングルポイントボンディング操作によって接続経路を変えても良い。
 このように、本実施の形態8によれば、前記実施の形態5で得られた効果の他に以下の効果を得ることが可能となる。
(1).ボンディングパッド2b上にバンプ電極2aを設けるか否かによって接続経路を変えることにより、配線経路の変更に対して、その変更に対応できる別のテープキャリア1を新たに製造し直すのではなく、1種類の同じテープキャリア1で柔軟に対応することが可能となる。したがって、製品の製造時間を大幅に短縮することができるとともに、製品の製造コストを低減することが可能となる。
  (実施の形態9)
 次に、本発明の他の実施の形態である半導体装置を図33によって説明する。
 本実施の形態9においては、積層TCPを構成する各層のテープキャリア1の側面からリード1cが突出されガルウィング状に成形されて実装基板7上のランド7aと電気的に接続されている。
  (実施の形態10)
 次に、本発明の他の実施の形態である半導体装置を図34によって説明する。
 本実施の形態10においては、積層TCPを構成する最下層のテープキャリア1の側面からリード1cが突出され、さらにガルウィング状に成形されて実装基板7上のランド7aと電気的に接続されている。
  (実施の形態11)
 次に、本発明の他の実施の形態である半導体装置を図35によって説明する。
 本実施の形態11においては、積層TCPの各テープキャリア1に形成された接続孔6a内に挿入された導体ピン6cが、接続孔6a内に充填された導体部6bによって固定されて接続部6が形成されている。
 この導体ピン6cは、各層のテープキャリア1の同じ電気的機能のリード1c1同士を電気的に接続しているとともに、その一端が積層TCPの下面から突出されて外部端子を形成している。すなわち、この導体ピン6cの突出部が実装基板の接続孔内に挿入されることにより、積層TCPが実装基板上に実装されるとともに、積層TCP内の半導体チップ2と実装基板の配線とが電気的に接続されるようになっている。
 このように本実施の形態11においては、前記実施の形態5で得られた効果の他に、以下の効果を得ることが可能となる。
(1).外部端子を導体ピン6cとすることにより、外部端子をバンプ電極やガルウィング状に成形したリードで構成する場合に比べて製品のコストを低減することが可能となる。
(2).積層TCPの接続孔6a内に強度の強い導体ピン6cを挿入することにより、積層TCPの強度を向上させることが可能となる。
  (実施の形態12)
 次に、本発明の他の実施の形態である半導体装置を図36〜図39によって説明する。
 本実施の形態12においては、図36に示すように、積層TCPを構成する各層のテープキャリア1の側面から突出されたリード1cが、図36の下方に曲げられ、その各層のリード1cの先端を実装基板7のランド7a上において重なった状態で成形されている。
 このリード1cの撓みにより、リード1c構成の機械的強度を比較的簡単に低コストで向上させることができる上、積層TCPと実装基板7との熱膨張差に起因する応力を吸収することが可能となっている。したがって、実装後の半導体装置の信頼性を向上させることが可能となっている。
 次に、本実施の形態12の半導体装置の製造方法を図37〜図39によって説明する。
 まず、図37に示すように、前記実施の形態5と同様に単体TCPを複数個積み重ねて接着することにより、積層TCPを形成する。この段階では、各テープキャリア1の側面からはリード1cが直線状に延在されている。
 続いて、積層TCPの各テープキャリア1の側面から直線状に突出するリード1cの上方からリード成形金型を押し当てることにより、図38に示すように、リード1cの先端が重なるようにした状態で複数のリード1cを一括して成形する。
 その後、成形工程によって折り曲げられた複数のリード1cの先端を切断することにより、図39に示すように、重ねられた複数のリード1cのリード先端を揃え、本実施の形態12の半導体装置を製造する。
 このように、本実施の形態12によれば、前記実施の形態5で得られた効果の他に以下の効果を得ることが可能となる。
(1).比較的簡単に、低コストで、リード構成の機械的強度を向上させることが可能となる。
(2).リード1cのアウターリード部を撓んだ状態で成形したことにより、積層TCPと実装基板7との熱膨張差を吸収することが可能となる。
  (実施の形態13)
 次に、本発明の他の実施の形態である半導体装置を図40および図41によって説明する。なお、図41は図40のXXXXI−XXXXI線の断面図であり、樹脂封止工程における半導体チップおよび成形金型の断面図を示している。
 本実施の形態13においては、図40および図41に示すように、テープ基材1aにおいてデバイスホール1a1の他方の短辺側、上記した封止樹脂注入用の連通口1a2に対向する位置に、そのデバイスホール1a1からテープ基材1aの外周短辺方向に延びる空気排出用の連通口1a4が形成されている。この空気排出用の連通口1a4は、例えば平面T字状に形成されている。
 この空気排出用の連通口1a4は、金型5のエアベントとキャビティとを連通する開口部であり、ここにキャビティ内の余分な溶融樹脂を流すことにより、キャビティ内の空気をキャビティ外部に排出するために設けられている。すなわち、空気排出用の連通口1a4は、樹脂封止時におけるエアベントの一部として機能する。なお、空気排出用の連通口1a4内においては樹脂に空気が混じってしまっても良い。
 これにより、半導体チップ2の主面および裏面の両方を被覆する封止樹脂3内に空気が残るのを低減することができるので、その封止樹脂3中にボイドやトラップが形成されるのを大幅に低減することが可能となっている。
 なお、図41の矢印は封止樹脂3の流入方向を示している。また、このようなテープ基材1aを用いて前記実施の形態5等で説明した積層TCPを構成する場合には、前記実施の形態5等と同様に、リード1cのバンプ下地パターン1c1の位置に接続孔を穿孔しておくと良い。
 このように、本実施の形態13によれば、前記実施の形態1,5で得られた効果の他に、以下の効果を得ることが可能となる。
(1).テープ基材1aにおいてデバイスホール1a1の他方の短辺側に、そのデバイスホール1a1からテープ基材1aの外周短辺方向に延びエアベントの一部として機能する空気排出用の連通口1a4を設けたことにより、半導体チップ2の主面および裏面の両方を被覆する封止樹脂3内に空気が残るのを低減することができるので、その封止樹脂3中にボイドやトラップが形成されるのを大幅に低減することが可能となる。したがって、半導体装置の信頼性をさらに向上させることが可能となる。
 以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
 例えば前記実施の形態5等においては、積層TCPの単体TCP間を接続する接続孔内に半田ペーストを充填した場合について説明したが、これに限定されるものではなく種々変更可能であり、例えば導電性樹脂ペーストを充填しても良い。この場合、導電性樹脂ペーストを接続孔内に充填した後、熱硬化処理を施すことにより、接続孔内に導電性樹脂ペースト硬化物を形成し、各単体TCP間を電気的に接続する。
 また、例えばその接続孔内の導体部をメッキ処理を施すことにより形成しても良い。この場合、従来から使用されているメッキ処理によって接続孔内に導体部を形成するので、比較的容易に導体部を形成することが可能となる。
 本発明は、半導体装置産業に適用できる。
本発明の一実施の形態である半導体装置の断面図である。 図1の半導体装置の平面図である。 図1の半導体装置の封止樹脂成形時の断面図である。 図1の半導体装置の製造工程中における断面図である。 図4に続く半導体装置の製造工程中の断面図である。 図5に続く半導体装置の製造工程中の断面図である。 図6に続く半導体装置の製造工程中の断面図である。 図7に続く半導体装置の製造工程中の断面図である。 図8に続く半導体装置の製造工程中の断面図である。 図9に続く半導体装置の製造工程中の断面図である。 本発明の他の実施の形態である半導体装置の断面図である。 本発明の他の実施の形態である半導体装置の断面図である。 本発明の他の実施の形態である半導体装置の断面図である。 本発明の他の実施の形態である半導体装置の断面図である。 図14の半導体装置の平面図である。 図14の半導体装置の製造工程中における断面図である。 図16に続く半導体装置の製造工程中の断面図である。 図17に続く半導体装置の製造工程中の断面図である。 図18に続く半導体装置の製造工程中の断面図である。 図19に続く半導体装置の製造工程中の断面図である。 図20に続く半導体装置の製造工程中の断面図である。 本発明の他の半導体装置の製造工程中における断面図である。 図22に続く半導体装置の製造工程中の断面図である。 図23に続く半導体装置の製造工程中の断面図である。 図24に続く半導体装置の製造工程中の断面図である。 本発明の他の実施の形態である半導体装置の断面図である。 図26の半導体装置の製造工程中における断面図である。 図27に続く半導体装置の製造工程中の断面図である。 図28に続く半導体装置の製造工程中の断面図である。 図29に続く半導体装置の製造工程中の断面図である。 本発明の他の実施の形態である半導体装置の断面図である。 図31の半導体装置の平面図である。 本発明の他の実施の形態である半導体装置の断面図である。 本発明の他の実施の形態である半導体装置の断面図である。 本発明の他の実施の形態である半導体装置の断面図である。 本発明の他の実施の形態である半導体装置の断面図である。 図36の半導体装置の製造工程中における断面図である。 図37に続く半導体装置の製造工程中の断面図である。 図38に続く半導体装置の製造工程中の断面図である。 本発明の他の実施の形態である半導体装置の平面図である。 図40の半導体装置の封止樹脂成形工程時における断面図である。
符号の説明
 1 テープキャリア
1a テープ基材
1b 接着剤
1c リード
1c1 バンプ下地パターン
1d ソルダレジスト
1e 接着剤
1a1 デバイスホール
1a2 連通口
1a3 銅箔層
1a4 連通口
 2 半導体チップ
2a バンプ電極
2b,2b1 ボンディングパッド
 3 封止樹脂
 4 バンプ電極
 5 金型
 5a ゲート
5b ランナ
5c サブランナ
 6 接続部
6a 接続孔
6b 導体部
6b1 半田ペースト
6c 導体ピン
 7 実装基板
7a ランド

Claims (11)

  1.  複数個積み重ねられたテープキャリアの各々のデバイスホール内に、前記テープキャリアの厚さよりも薄い半導体チップが配置され、前記複数個積み重ねられたテープキャリアの各々に設けられたリードの一端と、前記各々のデバイスホール内の半導体チップの外部端子とが電気的に接続され、前記半導体チップの各々はその主面および裏面の両方が封止樹脂で被覆され、前記複数個積み重ねられたテープキャリアの各々の共通信号用および電源用のリード同士が電気的に接続されて実装基板の配線と電気的に接続される接続端子として外部に引き出された積層パッケージ構造を有することを特徴とする半導体装置。
  2.  請求項1記載の半導体装置において、前記積層パッケージ構造は、単体パッケージを複数個積み重ねてなり、前記単体パッケージは、1個のテープキャリアのデバイスホール内に、前記リードの一端と前記半導体チップの外部端子とが電気的に接続された状態で配置された半導体チップを封止樹脂で封止してなることを特徴とする半導体装置。
  3.  請求項1記載の半導体装置において、前記積層パッケージ構造は、前記半導体チップの各々が、一括成形された同一の封止樹脂によって封止されてなることを特徴とする半導体装置。
  4.  請求項1記載の半導体装置において、前記複数個積み重ねられたテープキャリアの各々に、前記リードの一部が露出するような接続孔を穿孔するとともに、その接続孔内に導体材料を埋め込むことによって、前記複数個積み重ねられたテープキャリアの各々の共通信号用および電源用のリード同士を電気的に接続したことを特徴とする半導体装置。
  5.  請求項4記載の半導体装置において、前記接続孔内に埋め込まれた導体材料の一端に、前記接続端子としてバンプ電極を設けたことを特徴とする半導体装置。
  6.  請求項4記載の半導体装置において、前記接続孔内に、前記リードの一部が突出するようにしたことを特徴とする半導体装置。
  7.  請求項1記載の半導体装置において、前記複数個積み重ねられたテープキャリアの各々に、前記リードの一部が露出するような接続孔を穿孔するとともに、その接続孔内にメッキ処理を施すことにより、前記複数個積み重ねられたテープキャリアの各々の共通信号用および電源用のリード同士を電気的に接続したことを特徴とする半導体装置。
  8.  請求項1記載の半導体装置において、前記複数個積み重ねられたテープキャリアの各々に前記リードの一部が露出するような接続孔を穿孔するとともに、その接続孔内に導体ピンを挿入することにより、前記複数個積み重ねられたテープキャリアの各々の共通信号用および電源用のリード同士を電気的に接続するとともに、前記接続端子として前記導体ピンの一端を前記積層パッケージの実装面側から突出させたことを特徴とする半導体装置。
  9.  請求項1記載の半導体装置において、前記複数個積み重ねられたテープキャリアの各々のリードの他端を各テープキャリアの外周から突出させて、その突出させたリード部分を、前記複数個積み重ねられたテープキャリアの各々の共通信号用および電源用のリード同士が電気的に接続されるように折り曲げて重ねたことを特徴とする半導体装置。
  10.  請求項1記載の半導体装置において、前記半導体チップとリードとの接続経路を変更すべく、前記半導体チップの所定の外部端子上にバンプ電極を接合するのを禁止したことを特徴とする半導体装置。
  11.  絶縁基板に形成したデバイスホール内に、前記絶縁基板の厚さよりも薄く形成した半導体チップを位置決めし、
     前記絶縁基板の第1の面上にその一部が形成された導電体の一端を前記半導体チップの主面に形成された接続電極とそれぞれ接続し、
     前記導電体の他端を、前記絶縁基板の辺に沿って配列して形成されたスルーホールに埋め込まれた導電材とそれぞれ接続し、
     前記半導体チップを樹脂により封止した構造を有するパッケージを、前記スルーホールの位置を合わせて複数個積層して、前記スルーホールに埋め込まれた導電材を接続して複合パッケージを構成し、および、
     前記複合パッケージ内の複数の半導体チップは、複数種の半導体チップであることを特徴とする半導体装置。
JP2003354098A 2003-10-14 2003-10-14 半導体装置 Expired - Fee Related JP3964850B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003354098A JP3964850B2 (ja) 2003-10-14 2003-10-14 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003354098A JP3964850B2 (ja) 2003-10-14 2003-10-14 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP1998523445 Division 1996-11-21

Publications (2)

Publication Number Publication Date
JP2004088119A true JP2004088119A (ja) 2004-03-18
JP3964850B2 JP3964850B2 (ja) 2007-08-22

Family

ID=32064625

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003354098A Expired - Fee Related JP3964850B2 (ja) 2003-10-14 2003-10-14 半導体装置

Country Status (1)

Country Link
JP (1) JP3964850B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010092985A1 (ja) * 2009-02-12 2010-08-19 倉敷紡績株式会社 流体制御方法及び流体制御装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5978170B2 (ja) 2013-06-28 2016-08-24 日立オートモティブシステムズ株式会社 トランスファーモールド型センサ装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010092985A1 (ja) * 2009-02-12 2010-08-19 倉敷紡績株式会社 流体制御方法及び流体制御装置
JP2010184203A (ja) * 2009-02-12 2010-08-26 Kurabo Ind Ltd 流体制御方法及び流体制御装置

Also Published As

Publication number Publication date
JP3964850B2 (ja) 2007-08-22

Similar Documents

Publication Publication Date Title
KR100447313B1 (ko) 반도체 장치 및 그 제조방법
US7579690B2 (en) Semiconductor package structure
US9396982B2 (en) Semiconductor device carrier for fine pitch packaging miniaturization and manufacturing method thereof
US8383456B2 (en) Semiconductor device and manufacturing method therefor
JP5661225B2 (ja) 半導体デバイスのパッケージング方法
US7816183B2 (en) Method of making a multi-layered semiconductor device
US7170158B2 (en) Double-sided circuit board and multi-chip package including such a circuit board and method for manufacture
US7902660B1 (en) Substrate for semiconductor device and manufacturing method thereof
KR100520660B1 (ko) 반도체 웨이퍼와 반도체장치 및 그 제조방법
US7420814B2 (en) Package stack and manufacturing method thereof
JP2001015679A (ja) 半導体装置及びその製造方法
KR20000071326A (ko) 반도체 장치와 그 제조 방법
JP2002093831A (ja) 半導体装置およびその製造方法
JP2008218979A (ja) 電子パッケージ及びその製造方法
JP2003332508A (ja) 半導体装置及びその製造方法
KR20060101385A (ko) 반도체 장치 및 그 제조 방법
US6903464B2 (en) Semiconductor die package
US8179686B2 (en) Mounted structural body and method of manufacturing the same
JP3559554B2 (ja) 半導体装置およびその製造方法
JPH11354572A (ja) 半導体チップパッケ―ジ及びその製造方法
JP3964850B2 (ja) 半導体装置
US20050110158A1 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic apparatus
US20080237832A1 (en) Multi-chip semiconductor package structure
US20030214019A1 (en) Packaging system for semiconductor devices
JP2002261192A (ja) ウエハレベルcsp

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070501

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070524

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110601

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110601

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110601

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120601

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120601

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130601

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140601

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees