JP2004086398A - 電圧安定化回路 - Google Patents
電圧安定化回路 Download PDFInfo
- Publication number
- JP2004086398A JP2004086398A JP2002244562A JP2002244562A JP2004086398A JP 2004086398 A JP2004086398 A JP 2004086398A JP 2002244562 A JP2002244562 A JP 2002244562A JP 2002244562 A JP2002244562 A JP 2002244562A JP 2004086398 A JP2004086398 A JP 2004086398A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- switch element
- voltage stabilizing
- voltage
- stabilizing circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Control Of Voltage And Current In General (AREA)
Abstract
【課題】電源投入（スイッチＳＷのＯＮ）時に、電源ラインに素子を挿入せず（電圧降下を発生させず）、かつ、突入電流を増大させることなく、電源電圧Ｖｉｎの振動とオーバシュートを抑える電圧安定化回路を提供し、また、突入電流を増大させることなく、大容量の回路入力容量を与えて、回路の消費電流急変時の電源ラインインピーダンスによる電源電圧降下を抑える電圧安定化回路を提供する。
【解決手段】前記タイミング生成部２０が電源投入から遅れてスイッチ素子ＳＷ１をＯＮにするので、ダンピングファクタｋを調整しておりオーバシュートが抑えられて電源電圧の変動を抑制して安定化を図ることができると共に、タイミング生成部２０により、負荷容量素子Ｃ０への突入電流ピークのタイミングと追加した容量素子Ｃ１へ流れる突入電流ピークのタイミングとがずれ、電源ラインの突入電流ピーク値は増大しない。
【選択図】 図１
【解決手段】前記タイミング生成部２０が電源投入から遅れてスイッチ素子ＳＷ１をＯＮにするので、ダンピングファクタｋを調整しておりオーバシュートが抑えられて電源電圧の変動を抑制して安定化を図ることができると共に、タイミング生成部２０により、負荷容量素子Ｃ０への突入電流ピークのタイミングと追加した容量素子Ｃ１へ流れる突入電流ピークのタイミングとがずれ、電源ラインの突入電流ピーク値は増大しない。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、回路入力容量による電圧安定化回路に関し、特に、突入電流のピーク値を増加させない電圧安定化回路に関する。
【０００２】
【従来の技術】
電源ＰＷと電源の負荷にあたる回路の間にあるスイッチＳＷを閉じた瞬間に、負荷へ突入電流が流れて、回路の入力電源電圧Ｖｉｎは大きく波打つ。具体的に、電源系の等価回路を表す図１４に示すように、電源ラインには寄生インダクタンスＬ０が存在し、電源ＰＷのつながり先である回路側には一般に負荷容量素子Ｃ０が存在し、スイッチＳＷを閉じると、電源電流Ｉｉｎと電源電圧Ｖｉｎはこの寄生インダクタンスＬ０と負荷容量素子Ｃ０のＬ−Ｃ振動波形となる。スイッチＳＷを閉じると、Ｌ−Ｃ直列回路に電源ＰＷの電圧（Ｖｐｗ）が印加されて、負荷容量素子Ｃ０へ突入電流が流れる。この時入力ラインのインダクタンスＬ０には、電流が流れることでエネルギーが蓄えられる。負荷容量素子Ｃ０へ蓄積される電荷量が増えるに従い、負荷容量素子Ｃ０の両端の電圧（ここではＶｉｎ）が上昇して寄生インダクタンスＬ０両端の電位差が減少し、負荷容量素子Ｃ０へ流れる電流は減少する。負荷容量素子Ｃ０両端の電圧は上昇してＶｐｗと等しくなるが、寄生インダクタンスＬ０へ蓄えられたエネルギーが放出されるため、さらに負荷容量素子Ｃ０へ電流が流れる。これにより、負荷容量素子Ｃ０両端の電圧はＶｐｗより上昇してオーバシュートが発生する。
【０００３】
ここで、現実の回路は、配線抵抗や接触抵抗や回路素子の抵抗成分があり、Ｒ−Ｌ−Ｃの直列回路に近似できる。図１の等価回路で、電源電圧Ｖｐｗを印加した時の負荷容量素子Ｃ０両端の電圧の挙動は２次振動系で表すことができる。この２次振動系のダンピングファクタｋ＝ｒ０／２×（Ｃ０／Ｌ０）１／２が１より小さい時、負荷容量素子Ｃ０両端の電圧Ｖｉｎにはオーバシュートが発生する。一方、ダンピングファクタｋが１以上の時、オーバシュートは発生しない。
【０００４】
配線長１．７［ｍ］、入力容量６０［μＦ］のとき、配線のインダクタンス２［μＨ］、配線抵抗４０［ｍΩ］とすると、ダンピングファクタｋ＝４０［ｍΩ］／２×（６０［μＦ］／２［μＨ］）１／２＝０．１１となり１より十分小さく、図１５に示すように回路の入力電圧Ｖｉｎに大きなオーバシュートが発生する。電源ラインの配線長が長いほど寄生インダクタンスＬ０が大きくなるので、この電圧オーバシュートは大きくなる。電圧のオーバシュートは、通常、突入電流のピークから若干遅れた時刻に発生する。
したがって、電源回路に何の対処も施さず電源ＰＷを直接負荷に接続した構成の電源回路の場合にはオーバシュートが発生し、このような過大な電源電圧のオーバシュートは回路素子へダメージを与えたり、回路の誤動作の原因になる。
【０００５】
そこで、電圧安定化させるために電圧安定化回路が必要となる。以下に、従来の電圧安定化回路として３つの電圧安定化回路を説明する。まず、１つめの従来の電圧安定化回路を図１６に基づいて説明する。この従来の電圧安定回路は、負荷容量素子Ｃ０と並列に容量を追加してＣを大きくし、または、Ｒと大きなＣ（Ｌ−Ｃ−Ｒ振動回路に関して支配的になるように元々の負荷容量素子Ｃ０よりかなり大きくする必要がある。）の直列回路を負荷容量素子Ｃ０と並列に付加した構成で、この構成によりダンピングファクタｋを１以上にすることができ、Ｖｉｎのオーバシュートは無くなる。
【０００６】
２つめの従来の電圧安定化回路を図１７に基づいて説明する。この従来の電圧安定回路は、電源ライン間にツェナーダイオードＤｚを付加した構成で、この構成により電源電圧Ｖｉｎがツェナー電圧Ｖｚより大きな電圧になることを防ぐことができる。
３つめの従来の電圧安定化回路を図１８に基づいて説明する。この従来の電圧安定回路は、電源ライン間に直列にＭＯＳＦＥＴを挿入し、スイッチＳＷを閉じた後にＭＯＳＦＥＴを徐々にＯＮさせる構成であり、この構成により回路の負荷容量素子Ｃ０へ徐々に電流を流し、突入電流を防ぐことができると共にＶｉｎの振動、オーバシュートを防ぐことができる。
【０００７】
【発明が解決しようとする課題】
１つめの従来の電圧安定化回路は、回路の入力容量が大きくなり電源ラインの突入電流が増大する。この過大な突入電流は電源ヒューズの溶断や入力電源電圧ディップによる回路の誤動作などのトラブルを引き起こすという課題を有する。２つめの従来の電圧安定化回路は、入力電源電圧Ｖｐｗから十分マージンを取ってツェナー電圧Ｖｚは高めに設定しており、Ｖｉｎのオーバシュート電圧はある程度残る。ツェナー電圧で切り取る分のエネルギーが全て損失になるので、入力電源ｐｗからツェナーダイオードＤｚの回路にストレスが加わるという課題を有する。
３つめの従来の電圧安定化回路は、ＭＯＳＦＥＴが電源ラインに挿入されており、ＭＯＳＦＥＴのＯＮ抵抗による電圧降下が常に発生し、回路側の電源電圧の低下、ＭＯＳＦＥＴ発熱、電力効率の低下が発生するという課題を有する。
【０００８】
本発明は前記課題を解決する為になされたもので、電源投入（スイッチＳＷのＯＮ）時に、電源ラインに素子を挿入せず（電圧降下を発生させず）、かつ、突入電流を増大させることなく、電源電圧Ｖｉｎの振動とオーバシュートを抑える電圧安定化回路を提供することを目的とする。また、突入電流を増大させることなく、大容量の回路入力容量を与えて、回路の消費電流急変時の電源ラインインピーダンスによる電源電圧降下を抑える電圧安定化回路を提供することも目的とする。
【０００９】
【課題を解決するための手段】
本発明に係る電圧安定化回路は、回路の電源ライン間に負荷回路に並列接続された容量素子とスイッチ素子の直列回路と、スイッチ素子を駆動するタイミングを生成するタイミング生成部とからなり、当該タイミング生成部が電源投入から遅れてスイッチ素子を駆動状態とするものである。このように本発明においては、前記タイミング生成部が電源投入から遅れてスイッチ素子をＯＮにするので、ダンピングファクタｋを調整しておりオーバシュートが抑えられて電源電圧の変動を抑制して安定化を図ることができると共に、タイミング生成部により、負荷容量素子への突入電流ピークのタイミングと追加した容量素子へ流れる突入電流ピークのタイミングとがずれ、電源ラインの突入電流ピーク値は増大しない。
【００１０】
また、本発明に係る電圧安定化回路は必要に応じて、前記タイミング生成部が電源投入時の電源電圧が所定値に達したことを検出してスイッチ素子を駆動状態とするものである。このように本発明においては、電源電圧が所定値に達した時にタイミング生成部がスイッチ素子を閉じているので、ダンピングファクタｋを調整しておりオーバシュートが抑えられて電源電圧の変動を抑制して安定化を図ることができると共に、タイミング生成部により、負荷容量素子への突入電流ピークのタイミングと追加した容量素子へ流れる突入電流ピークのタイミングとがずれ、電源ラインの突入電流ピーク値は増大しない。
【００１１】
また、本発明に係る電圧安定化回路は必要に応じて、電源ラインを流れる電流を検出する電源電流検出部を有し、前記タイミング生成部が、当該電源電流検出部により検出された電源投入時の負荷側回路へ流れる突入電流の減少開始点を検出してスイッチ素子を駆動状態とするものである。このように本発明においては、電源電流検出部を備え、タイミング生成部が当該電源電流検出部により電源投入時の負荷側回路へ流れる突入電流の減少開始点を検出してこの検出に基づいてスイッチ素子を閉じているので、電流より遅れた位相となる電圧のオーバシュートを抑制でき、タイミング生成部により、負荷容量素子への突入電流ピークのタイミングと追加した容量素子への電流の突入電流ピークのタイミングとが精確にずれ、電源ラインの突入電流ピーク値は増大しない。
【００１２】
また、本発明に係る電圧安定化回路は必要に応じて、前記直列回路を容量素子とスイッチ素子と抵抗素子とで構成したものである。このように本発明においては、抵抗素子を電圧安定回路の素子として付加することもでき、この抵抗素子をＲ−Ｌ−Ｃ直列回路に関して支配的になるように選択することで、ダンピングファクタｋを容易に調整することができる。
【００１３】
また、本発明に係る電圧安定化回路は必要に応じて、電源ライン間に接続された容量素子とスイッチ素子の直列回路の電流を検出する電流検出部と、スイッチ素子に流れる電流が所定値を超えないようにスイッチ素子を駆動する電流制御部とを有するものである。このように本発明においては、電流検出部により検出される電流値が所定値を超えないようにスイッチ素子を駆動しているので、オーバシュートを抑えて電源電圧の変動を抑制して安定化を図り、および、突入電流ピーク値の増大なく、さらに、電流制御部により容量素子へ流す最大電流値を制限することができる。
【００１４】
また、本発明に係る電圧安定化回路は必要に応じて、前記タイミング生成部が、電源投入時の電源電圧の振動波形が減少開始から、振動波形の減少時にはスイッチ素子のインピーダンスを大きくし、振動波形の上昇時にはインピーダンスを小さくするものである。このように本発明においては、タイミング生成部が振動波形の上昇・減少に応じてスイッチ素子のインピーダンスを減少・増加させているので、振動波形がいち早く収束して所定電圧レベルにすることができる。
【００１５】
また、本発明に係る電圧安定化回路は必要に応じて、前記タイミング生成部は、スイッチ素子へ流れる電流の一定時間平均値が所定の収束時間で収束するスイッチ素子電流となるように、電源投入から遅れてある周期で繰り返し前記スイッチ素子をＯＮ、ＯＦＦするものである。このように本発明においては、スイッチ素子が電源投入から遅れてある周期でＯＮ、ＯＦＦを繰り返す動作を開始し、タイミング生成部がスイッチ素子へ流れる電流の一定時間平均値が過渡状態から定常状態へ収束するようにＯＮ、ＯＦＦしているので、振動波形がいち早く収束して所定電圧レベルにすることができると共に、スイッチ素子が完全ＯＮまたはＯＦＦで動作することで、スイッチ素子の内部損失は原理的にゼロになり、さらに、本電圧安定化回路の小型化、回路部分への組み込みおよびＬＳＩへの集積化が可能となる。
【００１６】
【発明の実施の形態】
（本発明の第１の実施形態）
本発明の第１の実施形態に係る電圧安定化回路を、図１ないし図４に基づいて説明する。図１は本実施形態に係る電圧安定化回路の構成ブロック図、図２は本実施形態に係る電圧安定化回路の回路図、図３は本実施形態に係る電圧安定化回路の回路の波形図、図４は本実施形態に係る電圧安定化回路の回路図である。
【００１７】
前記図１において本実施形態に係る電圧安定化回路は、負荷と並列に接続する容量素子Ｃ１と、この容量素子Ｃ１に直列に接続するスイッチ素子ＳＷ１と、このスイッチ素子ＳＷ１を駆動するタイミングを生成してスイッチ素子ＳＷ１を駆動するタイミング生成部２０とを備える構成である。このとき、２次振動系のダンピングファクタｋ＝Ｒ／２×（Ｃ／Ｌ）１／２が１以上になるように、容量素子Ｃ１または容量素子Ｃ１および抵抗Ｒ（抵抗Ｒは配線抵抗ｒ０と、容量素子Ｃ１とスイッチ素子ＳＷ１の直列回路の抵抗成分Ｒ１の和）を定めれば、回路側電源電圧にオーバシュートは発生しない。また、ダンピングファクタｋが１以下であっても１に近づけるように容量素子Ｃ１、抵抗Ｒを選択すれば、オーバシュートを小さく抑えることができる。
【００１８】
本実施形態に係る電圧安定化回路の駆動原理を説明する。スイッチＳＷを閉じると電源電圧が印加され、この時スイッチ素子ＳＷ１は開放しており、負荷容量素子Ｃ０へ突入電流が流れる。電源電圧印加から所定時間遅延させてタイミング生成部２０がスイッチ素子ＳＷ１を閉じる。スイッチ素子ＳＷ１が閉じられ、容量素子Ｃ１へ電流が流れて充電する。以降電源ＰＷから電圧を印加している間スイッチ素子ＳＷ１が閉じた状態を維持する。
【００１９】
具体的に図２および図３に基づいて本実施形態に係る電圧安定化回路を説明する。この電圧安定化回路は、図２に示すように、負荷と並列に接続する容量素子Ｃ１および抵抗Ｒ１と、この容量素子Ｃ１に直列に接続するスイッチ素子ＳＷ１と、タイミング生成部２０である容量素子Ｃ１０および抵抗Ｒ１０とを備える構成である。この電圧安定化回路を有する電源回路を動作させると図３に示すような動作波形となり、まず、突入電流が負荷容量素子Ｃ０に流れるとともに、容量素子Ｃ１０にも抵抗Ｒ１０を介して流れ、容量素子Ｃ１０に電荷が蓄積され、スイッチ素子ＳＷ１が閉じられる。電圧印加からこのスイッチ素子ＳＷ１が閉じるまでの所定時間は、容量素子Ｃ１０の容量と抵抗Ｒ１０の抵抗値に基づいて変化させることができる。スイッチ素子ＳＷ１が閉じられると、容量素子Ｃ１および抵抗Ｒ１にも電流が流れ、この容量素子Ｃ１および抵抗Ｒ１によりダンピングファクタｋが調整されており、オーバシュートが抑えられると共に、当所スイッチ素子ＳＷ１は開放されているので、突入電流のピーク値は増加しない。
【００２０】
このように本実施形態に係る電圧安定化回路によれば、ダンピングファクタｋを調整しておりオーバシュートが抑えることができると共に、負荷容量素子Ｃ０への突入電流ピークのタイミングと、容量素子Ｃ１への電流の突入電流ピークのタイミングがずれ、Ｉｉｎの突入電流ピーク値は増大しない。
なお、本実施形態に係る電圧安定化回路において、スイッチ素子ＳＷ１の動作はＯＮ／ＯＦＦの切り替えではなく、ある抵抗値を持ちながら容量素子Ｃ１へ電流を流しても良い。この場合はスイッチ素子ＳＷ１の抵抗値でダンピングファクタｋを調整することができ、容量素子Ｃ１の電流Ｉｃ１を制限することもできる。
【００２１】
また、本実施形態に係る電圧安定化回路において、所定時間遅延させてタイミング生成部２０がスイッチ素子ＳＷ１を閉じているが、電源電圧が所定値に達した時にスイッチ素子ＳＷ１を閉じることもできる。この電圧安定化回路の具体例が、図４に示すような回路であり、電源ライン間に抵抗Ｒ１０および抵抗Ｒ１２が直列に接続され、この抵抗Ｒ１０とＲ１２との間に比較器ＣＯＭＰの入力の一方が接続され、この比較器ＣＯＭＰの入力の他方と基準電圧Ｖｒｅｆとが接続され、比較器ＣＯＭＰの出力にダイオードＤ２１および容量素子Ｃ２１が直列に接続しており、タイミング生成部２０となって動作しており、この動作波形図は図３と略同一である。Ｖｉｎが抵抗Ｒ１０および抵抗Ｒ１２により分圧され、この分圧値と基準電圧Ｖｒｅｆとを比較器ＣＯＭＰで比較し、Ｖｉｎが所定電圧に達すると、比較器ＣＯＭＰがスイッチ素子ＳＷ１を閉じる。ここで、ダイオードＤ２１および容量素子Ｃ２１は比較器ＣＯＭＰのＨｉ出力を保持するためにある。
【００２２】
（本発明の第２の実施形態）
本発明の第２の実施形態に係る電圧安定化回路を図５ないし図７に基づいて説明する。図５は本実施形態に係る電圧安定化回路の構成ブロック図、図６は本実施形態に係る電圧安定化回路の回路図、図７は本実施形態に係る電圧安定化回路の回路の波形図である。
前記図５において本実施形態に係る電圧安定化回路は、前記第１の実施形態に係る電圧安定化回路と同様に、負荷と並列に接続する容量素子Ｃ１と、この容量素子Ｃ１に直列に接続するスイッチ素子ＳＷ１と、このスイッチ素子ＳＷ１を駆動するタイミングを生成してスイッチ素子ＳＷ１を駆動するタイミング生成部２０とを備え、これに加えて、容量素子Ｃ１とスイッチ素子ＳＷ１へ流れる電流を検出する電流検出部３０と、電流検出部３０の出力に基づいて電流を制限する電流制御部４０とを備える構成である。
【００２３】
本実施形態に係る電圧安定化回路の駆動原理を説明する。スイッチＳＷを閉じると電源電圧が印加され、この時スイッチ素子ＳＷ１は開放しており、負荷容量素子Ｃ０へ突入電流が流れる。電源ＰＷから突入電流が負荷側へ流れて突入電流のピークを過ぎる頃に、タイミング生成部２０がスイッチ素子ＳＷ１を閉じる。スイッチ素子ＳＷ１が閉じられ、容量素子Ｃ１へ電流が流れて帯電する。以降電源ＰＷから電圧を印加している間スイッチ素子ＳＷ１が閉じた状態を維持する。この駆動と共に、電流検出部３０が容量素子Ｃ１へ流れる電流を検出する。検出した電流が所定値以上に達すると、電流制御部４０がスイッチ素子ＳＷ１をＯＦＦするように駆動する。
【００２４】
この電圧安定化回路の具体例が、図６に示すような回路であり、電源ライン間に抵抗Ｒ１０と容量素子Ｃ１０とが接続され、この抵抗Ｒ１０と容量素子Ｃ１０との間にトランジスタＱ２１のコレクタが接続され、このトランジスタＱ２１のエミッタに抵抗Ｒ２２が接続され、また、電源ライン間に容量素子Ｃ１、スイッチ素子ＳＷ１および抵抗Ｒ３０が直列接続して電圧安定化回路を構成し、さらにこの中で、抵抗Ｒ１０および容量素子Ｃ１０がタイミング生成部２０となり、抵抗Ｒ３０が電流検出部３０となり、トランジスタＱ２１および抵抗Ｒ２２が電流制御部４０となり動作しており、この動作波形図が図７に示される。容量素子Ｃ１へ流れる電流Ｉｃ１が大きくなるとトランジスタＱ２１がスイッチ素子ＳＷ１を開放するように駆動し、スイッチ素子ＳＷ１の最大電流が制限される。
【００２５】
本実施形態に係る電圧安定化回路によれば、オーバシュートを抑え、および、突入電流ピーク値の増大なく、さらに、電流制御部４０により容量素子Ｃ１へ流す最大電流値を制限することができる。
【００２６】
（本発明の第３の実施形態）
本発明の第３の実施形態に係る電圧安定化回路を図８または図９に基づいて説明する。図８は本実施形態に係る電圧安定化回路の構成ブロック図、図９は本実施形態に係る電圧安定化回路の回路図である。
前記図８において本実施形態に係る電圧安定化回路は、負荷と並列に接続する容量素子Ｃ１と、この容量素子Ｃ１に直列に接続するスイッチ素子ＳＷ１と、電源ＰＷから供給される電流を検出する電源電流検出部１１と、このスイッチ素子ＳＷ１を駆動するタイミングを生成してスイッチ素子ＳＷ１を駆動するタイミング生成部２０とを備える構成である。
【００２７】
本実施形態に係る電圧安定化回路の駆動原理を説明する。スイッチ素子ＳＷを閉じると電源電流が供給されたことを電流検出部１１が検出する。この時スイッチ素子ＳＷ１は開放しており、負荷容量素子Ｃ０へ突入電流が流れる。電源ＰＷから突入電流が負荷側へ流れて突入電流のピークに達して減少する時に、タイミング生成部２０がスイッチ素子ＳＷ１を閉じる。スイッチ素子ＳＷ１が閉じられ、容量素子Ｃ１へ電流が流れて帯電する。以降電源ＰＷから電圧を印加している間スイッチ素子ＳＷ１が閉じた状態を維持する。
【００２８】
この電圧安定化回路の具体例が、図９に示すような回路であり、電源ラインに抵抗Ｒ１１を配置し、この抵抗Ｒ１１の両端を増幅器ＡＭＰの入力として接続し、この増幅器ＡＭＰの出力にダイオードＤ３１が直列に接続し、このダイオードＤ３１の両端を比較器ＣＯＭＰの入力として接続し、このダイオードＤ３１に容量素子Ｃ３１が直列に接続し、また、電源ライン間に容量素子Ｃ１、抵抗Ｒ１およびスイッチ素子ＳＷ１が直列に接続して電圧安定化回路を構成し、さらにこの中で、抵抗Ｒ１１および増幅器ＡＭＰが電源電流検出部１１となり、比較器ＣＯＭＰ、ダイオードＤ３１および容量素子Ｃ３１がタイミング生成部２０となって動作する。電源電流検出部１１では、抵抗Ｒ１１の両端の電圧を差動増幅して出力する。ダイオードＤ３１と容量素子Ｃ３１はこの増幅器ＡＭＰ出力のピーク値を保持し、比較器ＣＯＭＰは増幅器ＡＭＰ出力が減少するとスイッチ素子ＳＷ１を閉じる。
このように本実施形態に係る電圧安定化回路によれば、ダンピングファクタｋを調整しておりオーバシュートが抑えることができると共に、負荷容量素子Ｃ０への突入電流ピークのタイミングと、容量素子Ｃ１への電流の突入電流ピークのタイミングを精確にずらすことができ、Ｉｉｎの突入電流ピーク値は増大しない。
【００２９】
（その他の実施形態）
なお、前記第１の実施形態に係る電圧安定回路において、タイミング生成部２０が、電源投入時の電源電圧の振動波形が減少する時スイッチ素子ＳＷ１のインピーダンスを大きくし、振動波形の上昇する時スイッチ素子ＳＷ１のインピーダンスを小さくすることもでき、振動波形がいち早く収束して所定電圧レベルにすることができる。この電圧安定化回路の具体例が、図１０に示すような回路であり、電源ライン間に抵抗Ｒ１０および抵抗Ｒ１１が直列に接続され、この抵抗Ｒ１０と抵抗Ｒ１１との間に増幅器ＡＭＰの入力の一方が接続され、この増幅器ＡＭＰの他方に容量素子Ｃ２１および基準電圧Ｖ２１が直列に接続され、この容量素子Ｃ２１および基準電圧Ｖ２１に抵抗Ｒ２１が並列に接続し、また、電源ライン間に容量素子Ｃ１、抵抗Ｒ１およびスイッチ素子ＳＷ１が直列に接続され、この抵抗Ｒ１およびスイッチ素子ＳＷ１の間と増幅器ＡＭＰの入力の一方との間に抵抗Ｒ２２が配置されて電圧安定化回路を構成し、さらにこの中で、抵抗Ｒ１０、抵抗Ｒ１１、基準電圧Ｖ２１、容量素子Ｃ２１、抵抗Ｒ２１、抵抗Ｒ２２および増幅器ＡＭＰがタイミング生成部２０となり、基準電圧Ｖ２１、容量素子Ｃ２１および抵抗Ｒ２１がＶｉｎを検出するしきい値を設定し、抵抗Ｒ２２がスイッチ素子ＳＷ１をフィードバック制御するための帰還抵抗となって動作し、この動作中の波形図が図１１となる。スイッチ素子ＳＷを閉じた過渡動作帰還中に増幅器ＡＭＰの一方の入力（図中は−入力）へ与える基準値にＶｉｎが追従するようにスイッチ素子ＳＷ１の抵抗値を動的に制御する。スイッチＳＷを閉じた後、基準値を徐々に小さくするように設定すれば、スイッチＳＷを閉じて一定時間後はＶｇがＨｉに固定されてＳＷ１は常に閉じている。
【００３０】
また、前記第１の実施形態に係る電圧安定回路において、スイッチ素子が電源投入から遅れてある周期でｏｎ、ｏｆｆを繰り返す動作を開始し、タイミング生成部２０がスイッチＳＷへ流れる電流の一定時間平均値が過渡状態から定常状態へ収束するようにｏｎ、ｏｆｆの制御信号を生成することもでき、振動波形がいち早く収束して所定電圧レベルにすることができると共に、スイッチ素子ＳＷ１が完全ｏｎまたはｏｆｆで動作することで、スイッチ素子ＳＷ１の内部損失は原理的にゼロになり、さらに、本電圧安定化回路の小型化、回路部分への組み込みおよびＬＳＩへの集積化が可能となる。この電圧安定化回路の具体例が、図１２に示すような回路であり、電源ライン間に抵抗Ｒ１０および抵抗Ｒ１１が直列に接続され、この抵抗Ｒ１０と抵抗Ｒ１１との間に増幅器ＡＭＰの入力の一方が接続され、この増幅器ＡＭＰの他方に容量素子Ｃ２１および基準電圧Ｖ２１が直列に接続され、この容量素子Ｃ２１および基準電圧Ｖ２１に抵抗Ｒ２１が並列に接続し、また、電源ライン間に容量素子Ｃ１、抵抗Ｒ１およびスイッチ素子ＳＷ１が直列に接続され、この抵抗Ｒ１およびスイッチ素子ＳＷ１の間と増幅器ＡＭＰの入力の一方との間に抵抗Ｒ２２が配置され、増幅器ＡＭＰの出力に変換器ＣＯＮＶの入力の一方が接続し、この変換器ＣＯＮＶの入力の他方にパルス発振器Ｖ３が接続されて電圧安定化回路を構成し、さらにこの中で、抵抗Ｒ１０、抵抗Ｒ１１、基準電圧Ｖ２１、容量素子Ｃ２１、抵抗Ｒ２１、抵抗Ｒ２２、増幅器ＡＭＰ、変換機ＣＯＮＶおよびパルス発振器Ｖ３がタイミング生成部２０となり、基準電圧Ｖ２１、容量素子Ｃ２１および抵抗Ｒ２１がＶｉｎを検出するしきい値を設定し、抵抗Ｒ２２がスイッチ素子ＳＷ１をフィードバック制御するための帰還抵抗となり、変換器ＣＯＮＶおよびパルス発振器Ｖ３がタイミング生成部２０に含まれる構成要素であり、増幅器ＡＭＰの出力をパルス発振器Ｖ３の周波数のパルス信号へ変換して動作する構成であり、この動作中の波形図が図１３となる。変換器ＣＯＮＶは増幅器ＡＭＰ出力電圧により変換器ＣＯＮＶ出力パルスのＨｉ比率を変え、増幅器ＡＭＰ出力電圧が高い時はパルスのＨｉ部の割合を大きくし、逆の時はパルスのＨｉ部の割合を小さくする。スイッチ素子ＳＷ１のゲート電圧Ｖｇへは変換器ＣＯＮＶからのパルス出力が加えられるので、スイッチ素子ＳＷ１は完全ｏｎまたはｏｆｆで動作する。この時、帰還制御を行えば、Ｉｃ１の一定時間平均値は図１１と同一となる。スイッチ素子ＳＷを閉じた後、基準値を徐々に小さくするように設定すれば、スイッチＳＷを閉じて一定時間後はＶｇがＨｉに固定されてスイッチ素子ＳＷ１は常に閉じている。
【００３１】
（付記１） 回路の電源ライン間に負荷回路に並列接続された容量素子とスイッチ素子の直列回路と、スイッチ素子を駆動するタイミングを生成するタイミング生成部とからなり、当該タイミング生成部が電源投入から遅れてスイッチ素子を駆動状態とすることを特徴とする電圧安定化回路。
【００３２】
（付記２） 前記付記１に記載の電圧安定化回路において、前記タイミング生成部が電源投入時の電源電圧が所定値に達したことを検出してスイッチ素子を駆動状態とすることを特徴とする電圧安定化回路。
【００３３】
（付記３） 前記付記１に記載の電圧安定化回路において、電源ラインを流れる電流を検出する電源電流検出部を有し、前記タイミング生成部が、当該電源電流検出部により検出された電源投入時の負荷側回路へ流れる突入電流の減少開始点を検出してスイッチ素子を駆動状態とすることを特徴とする電圧安定化回路。
【００３４】
（付記４） 前記付記１ないし３に記載の電圧安定化回路において、前記直列回路を容量素子とスイッチ素子と抵抗素子とで構成したことを特徴とする電圧安定化回路。
【００３５】
（付記５） 前記付記１ないし４に記載の電圧安定化回路において、電源ライン間に接続された容量素子とスイッチ素子の直列回路の電流を検出する電流検出部と、スイッチ素子に流れる電流が所定値を超えないようにスイッチ素子を駆動する電流制御部とを有することを特徴とする電圧安定化回路。
【００３６】
（付記６） 前記付記１ないし５に記載の電圧安定化回路において、前記タイミング生成部が、電源投入時の電源電圧の振動波形が減少開始から、振動波形の減少時にはスイッチ素子のインピーダンスを大きくし、振動波形の上昇時にはインピーダンスを小さくすることを特徴とする電圧安定化回路。
【００３７】
（付記７） 前記付記１ないし６に記載の電圧安定化回路において、前記タイミング生成部は、スイッチ素子へ流れる電流の一定時間平均値が所定の収束時間で収束するスイッチ素子電流となるように、電源投入から遅れてある周期で繰り返し前記スイッチ素子をＯＮ、ＯＦＦすることを特徴とする電圧安定化回路。
【００３８】
【発明の効果】
以上のように本発明においては、前記タイミング生成部が電源投入から遅れてスイッチ素子をＯＮにするので、ダンピングファクタｋを調整しておりオーバシュートが抑えられて電源電圧の変動を抑制して安定化を図ることができると共に、タイミング生成部により、負荷容量素子への突入電流ピークのタイミングと追加した容量素子へ流れる突入電流ピークのタイミングとがずれ、電源ラインの突入電流ピーク値は増大しないという効果を奏する。
【００３９】
また、本発明においては、電源電圧が所定値に達した時にタイミング生成部がスイッチ素子を閉じているので、ダンピングファクタｋを調整しておりオーバシュートが抑えられて電源電圧の変動を抑制して安定化を図ることができると共に、タイミング生成部により、負荷容量素子への突入電流ピークのタイミングと追加した容量素子へ流れる突入電流ピークのタイミングとがずれ、電源ラインの突入電流ピーク値は増大しないという効果を有する。
【００４０】
また、本発明においては、電源電流検出部を備え、タイミング生成部が当該電源電流検出部により電源投入時の負荷側回路へ流れる突入電流の減少開始点を検出してこの検出に基づいてスイッチ素子を閉じているので、電流より遅れた位相となる電圧のオーバシュートを抑制でき、タイミング生成部により、負荷容量素子への突入電流ピークのタイミングと追加した容量素子への電流の突入電流ピークのタイミングとが精確にずれ、電源ラインの突入電流ピーク値は増大しないという効果を有する。
【００４１】
また、本発明においては、抵抗素子を電圧安定回路の素子として付加することもでき、この抵抗素子をＲ−Ｌ−Ｃ直列共振回路に関して支配的になるように選択することで、ダンピングファクタｋを容易に調整することができるという効果を有する。
【００４２】
また、本発明においては、電流検出部により検出される電流値が所定値を超えないようにスイッチ素子を駆動しているので、オーバシュートを抑えて電源電圧の変動を抑制して安定化を図り、および、突入電流ピーク値の増大なく、さらに、電流制御部により容量素子へ流す最大電流値を制限することができるという効果を有する。
【００４３】
また、本発明においては、タイミング生成部が振動波形の上昇・減少に応じてスイッチ素子のインピーダンスを減少・増加させているので、振動波形がいち早く収束して所定電圧レベルにすることができるという効果を有する。
【００４４】
また、本発明においては、スイッチ素子が電源投入から遅れてある周期でＯＮ、ＯＦＦを繰り返す動作を開始し、タイミング生成部がスイッチ素子へ流れる電流の一定時間平均値が過渡状態から定常状態へ収束するようにＯＮ、ＯＦＦしているので、振動波形がいち早く収束して所定電圧レベルにすることができると共に、スイッチ素子が完全ＯＮまたはＯＦＦで動作することで、スイッチ素子の内部損失は原理的にゼロになり、さらに、本電圧安定化回路の小型化、回路部分への組み込みおよびＬＳＩへの集積化が可能となるという効果を有する。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る電圧安定化回路の構成ブロック図である。
【図２】本発明の第１の実施形態に係る電圧安定化回路の回路図である。
【図３】本発明の第１の実施形態に係る電圧安定化回路の回路の波形図である。
【図４】本発明の第１の実施形態に係る電圧安定化回路の回路図である。
【図５】本発明の第２の実施形態に係る電圧安定化回路の構成ブロック図である。
【図６】本発明の第２の実施形態に係る電圧安定化回路の回路図である。
【図７】本発明の第２の実施形態に係る電圧安定化回路の回路の波形図である。
【図８】本発明の第３の実施形態に係る電圧安定化回路の構成ブロック図である。
【図９】本発明の第３の実施形態に係る電圧安定化回路の回路図である。
【図１０】本発明のその他の実施形態に係る電圧安定化回路の回路図である。
【図１１】本発明のその他の実施形態に係る電圧安定化回路の回路の波形図である。
【図１２】本発明のその他の実施形態に係る電圧安定化回路の回路図である。
【図１３】本発明のその他の実施形態に係る電圧安定化回路の回路の波形図である。
【図１４】従来の電源系等価回路である。
【図１５】従来の電源回路の動作波形である。
【図１６】従来の電圧安定化回路である。
【図１７】従来の電圧安定化回路である。
【図１８】従来の電圧安定化回路である。
【符号の説明】
１１ 電源電流検出部
２０ タイミング生成部
３０ 電流検出部
４０ 電流制御部
ＡＭＰ 増幅器
Ｃ０ 負荷容量素子
Ｃ１、 容量素子
ＣＯＭＰ 比較器
ＣＯＮＶ 変換器
Ｄｚ ツェナーダイオード
Ｄ２１、Ｄ３１ ダイオード
Ｌ０ 寄生インダクタンス
ＰＷ 電源
Ｑ２１ トランジスタ
Ｒ、Ｒ１、Ｒ１０、Ｒ１１、Ｒ１２、Ｒ２１、Ｒ２２、Ｒ３０ 抵抗
ｒ０ 配線抵抗
ＳＷ１ スイッチ素子
ＳＷ スイッチ
Ｖｒｅｆ 基準電圧
Ｖ２１ 基準電圧
【発明の属する技術分野】
本発明は、回路入力容量による電圧安定化回路に関し、特に、突入電流のピーク値を増加させない電圧安定化回路に関する。
【０００２】
【従来の技術】
電源ＰＷと電源の負荷にあたる回路の間にあるスイッチＳＷを閉じた瞬間に、負荷へ突入電流が流れて、回路の入力電源電圧Ｖｉｎは大きく波打つ。具体的に、電源系の等価回路を表す図１４に示すように、電源ラインには寄生インダクタンスＬ０が存在し、電源ＰＷのつながり先である回路側には一般に負荷容量素子Ｃ０が存在し、スイッチＳＷを閉じると、電源電流Ｉｉｎと電源電圧Ｖｉｎはこの寄生インダクタンスＬ０と負荷容量素子Ｃ０のＬ−Ｃ振動波形となる。スイッチＳＷを閉じると、Ｌ−Ｃ直列回路に電源ＰＷの電圧（Ｖｐｗ）が印加されて、負荷容量素子Ｃ０へ突入電流が流れる。この時入力ラインのインダクタンスＬ０には、電流が流れることでエネルギーが蓄えられる。負荷容量素子Ｃ０へ蓄積される電荷量が増えるに従い、負荷容量素子Ｃ０の両端の電圧（ここではＶｉｎ）が上昇して寄生インダクタンスＬ０両端の電位差が減少し、負荷容量素子Ｃ０へ流れる電流は減少する。負荷容量素子Ｃ０両端の電圧は上昇してＶｐｗと等しくなるが、寄生インダクタンスＬ０へ蓄えられたエネルギーが放出されるため、さらに負荷容量素子Ｃ０へ電流が流れる。これにより、負荷容量素子Ｃ０両端の電圧はＶｐｗより上昇してオーバシュートが発生する。
【０００３】
ここで、現実の回路は、配線抵抗や接触抵抗や回路素子の抵抗成分があり、Ｒ−Ｌ−Ｃの直列回路に近似できる。図１の等価回路で、電源電圧Ｖｐｗを印加した時の負荷容量素子Ｃ０両端の電圧の挙動は２次振動系で表すことができる。この２次振動系のダンピングファクタｋ＝ｒ０／２×（Ｃ０／Ｌ０）１／２が１より小さい時、負荷容量素子Ｃ０両端の電圧Ｖｉｎにはオーバシュートが発生する。一方、ダンピングファクタｋが１以上の時、オーバシュートは発生しない。
【０００４】
配線長１．７［ｍ］、入力容量６０［μＦ］のとき、配線のインダクタンス２［μＨ］、配線抵抗４０［ｍΩ］とすると、ダンピングファクタｋ＝４０［ｍΩ］／２×（６０［μＦ］／２［μＨ］）１／２＝０．１１となり１より十分小さく、図１５に示すように回路の入力電圧Ｖｉｎに大きなオーバシュートが発生する。電源ラインの配線長が長いほど寄生インダクタンスＬ０が大きくなるので、この電圧オーバシュートは大きくなる。電圧のオーバシュートは、通常、突入電流のピークから若干遅れた時刻に発生する。
したがって、電源回路に何の対処も施さず電源ＰＷを直接負荷に接続した構成の電源回路の場合にはオーバシュートが発生し、このような過大な電源電圧のオーバシュートは回路素子へダメージを与えたり、回路の誤動作の原因になる。
【０００５】
そこで、電圧安定化させるために電圧安定化回路が必要となる。以下に、従来の電圧安定化回路として３つの電圧安定化回路を説明する。まず、１つめの従来の電圧安定化回路を図１６に基づいて説明する。この従来の電圧安定回路は、負荷容量素子Ｃ０と並列に容量を追加してＣを大きくし、または、Ｒと大きなＣ（Ｌ−Ｃ−Ｒ振動回路に関して支配的になるように元々の負荷容量素子Ｃ０よりかなり大きくする必要がある。）の直列回路を負荷容量素子Ｃ０と並列に付加した構成で、この構成によりダンピングファクタｋを１以上にすることができ、Ｖｉｎのオーバシュートは無くなる。
【０００６】
２つめの従来の電圧安定化回路を図１７に基づいて説明する。この従来の電圧安定回路は、電源ライン間にツェナーダイオードＤｚを付加した構成で、この構成により電源電圧Ｖｉｎがツェナー電圧Ｖｚより大きな電圧になることを防ぐことができる。
３つめの従来の電圧安定化回路を図１８に基づいて説明する。この従来の電圧安定回路は、電源ライン間に直列にＭＯＳＦＥＴを挿入し、スイッチＳＷを閉じた後にＭＯＳＦＥＴを徐々にＯＮさせる構成であり、この構成により回路の負荷容量素子Ｃ０へ徐々に電流を流し、突入電流を防ぐことができると共にＶｉｎの振動、オーバシュートを防ぐことができる。
【０００７】
【発明が解決しようとする課題】
１つめの従来の電圧安定化回路は、回路の入力容量が大きくなり電源ラインの突入電流が増大する。この過大な突入電流は電源ヒューズの溶断や入力電源電圧ディップによる回路の誤動作などのトラブルを引き起こすという課題を有する。２つめの従来の電圧安定化回路は、入力電源電圧Ｖｐｗから十分マージンを取ってツェナー電圧Ｖｚは高めに設定しており、Ｖｉｎのオーバシュート電圧はある程度残る。ツェナー電圧で切り取る分のエネルギーが全て損失になるので、入力電源ｐｗからツェナーダイオードＤｚの回路にストレスが加わるという課題を有する。
３つめの従来の電圧安定化回路は、ＭＯＳＦＥＴが電源ラインに挿入されており、ＭＯＳＦＥＴのＯＮ抵抗による電圧降下が常に発生し、回路側の電源電圧の低下、ＭＯＳＦＥＴ発熱、電力効率の低下が発生するという課題を有する。
【０００８】
本発明は前記課題を解決する為になされたもので、電源投入（スイッチＳＷのＯＮ）時に、電源ラインに素子を挿入せず（電圧降下を発生させず）、かつ、突入電流を増大させることなく、電源電圧Ｖｉｎの振動とオーバシュートを抑える電圧安定化回路を提供することを目的とする。また、突入電流を増大させることなく、大容量の回路入力容量を与えて、回路の消費電流急変時の電源ラインインピーダンスによる電源電圧降下を抑える電圧安定化回路を提供することも目的とする。
【０００９】
【課題を解決するための手段】
本発明に係る電圧安定化回路は、回路の電源ライン間に負荷回路に並列接続された容量素子とスイッチ素子の直列回路と、スイッチ素子を駆動するタイミングを生成するタイミング生成部とからなり、当該タイミング生成部が電源投入から遅れてスイッチ素子を駆動状態とするものである。このように本発明においては、前記タイミング生成部が電源投入から遅れてスイッチ素子をＯＮにするので、ダンピングファクタｋを調整しておりオーバシュートが抑えられて電源電圧の変動を抑制して安定化を図ることができると共に、タイミング生成部により、負荷容量素子への突入電流ピークのタイミングと追加した容量素子へ流れる突入電流ピークのタイミングとがずれ、電源ラインの突入電流ピーク値は増大しない。
【００１０】
また、本発明に係る電圧安定化回路は必要に応じて、前記タイミング生成部が電源投入時の電源電圧が所定値に達したことを検出してスイッチ素子を駆動状態とするものである。このように本発明においては、電源電圧が所定値に達した時にタイミング生成部がスイッチ素子を閉じているので、ダンピングファクタｋを調整しておりオーバシュートが抑えられて電源電圧の変動を抑制して安定化を図ることができると共に、タイミング生成部により、負荷容量素子への突入電流ピークのタイミングと追加した容量素子へ流れる突入電流ピークのタイミングとがずれ、電源ラインの突入電流ピーク値は増大しない。
【００１１】
また、本発明に係る電圧安定化回路は必要に応じて、電源ラインを流れる電流を検出する電源電流検出部を有し、前記タイミング生成部が、当該電源電流検出部により検出された電源投入時の負荷側回路へ流れる突入電流の減少開始点を検出してスイッチ素子を駆動状態とするものである。このように本発明においては、電源電流検出部を備え、タイミング生成部が当該電源電流検出部により電源投入時の負荷側回路へ流れる突入電流の減少開始点を検出してこの検出に基づいてスイッチ素子を閉じているので、電流より遅れた位相となる電圧のオーバシュートを抑制でき、タイミング生成部により、負荷容量素子への突入電流ピークのタイミングと追加した容量素子への電流の突入電流ピークのタイミングとが精確にずれ、電源ラインの突入電流ピーク値は増大しない。
【００１２】
また、本発明に係る電圧安定化回路は必要に応じて、前記直列回路を容量素子とスイッチ素子と抵抗素子とで構成したものである。このように本発明においては、抵抗素子を電圧安定回路の素子として付加することもでき、この抵抗素子をＲ−Ｌ−Ｃ直列回路に関して支配的になるように選択することで、ダンピングファクタｋを容易に調整することができる。
【００１３】
また、本発明に係る電圧安定化回路は必要に応じて、電源ライン間に接続された容量素子とスイッチ素子の直列回路の電流を検出する電流検出部と、スイッチ素子に流れる電流が所定値を超えないようにスイッチ素子を駆動する電流制御部とを有するものである。このように本発明においては、電流検出部により検出される電流値が所定値を超えないようにスイッチ素子を駆動しているので、オーバシュートを抑えて電源電圧の変動を抑制して安定化を図り、および、突入電流ピーク値の増大なく、さらに、電流制御部により容量素子へ流す最大電流値を制限することができる。
【００１４】
また、本発明に係る電圧安定化回路は必要に応じて、前記タイミング生成部が、電源投入時の電源電圧の振動波形が減少開始から、振動波形の減少時にはスイッチ素子のインピーダンスを大きくし、振動波形の上昇時にはインピーダンスを小さくするものである。このように本発明においては、タイミング生成部が振動波形の上昇・減少に応じてスイッチ素子のインピーダンスを減少・増加させているので、振動波形がいち早く収束して所定電圧レベルにすることができる。
【００１５】
また、本発明に係る電圧安定化回路は必要に応じて、前記タイミング生成部は、スイッチ素子へ流れる電流の一定時間平均値が所定の収束時間で収束するスイッチ素子電流となるように、電源投入から遅れてある周期で繰り返し前記スイッチ素子をＯＮ、ＯＦＦするものである。このように本発明においては、スイッチ素子が電源投入から遅れてある周期でＯＮ、ＯＦＦを繰り返す動作を開始し、タイミング生成部がスイッチ素子へ流れる電流の一定時間平均値が過渡状態から定常状態へ収束するようにＯＮ、ＯＦＦしているので、振動波形がいち早く収束して所定電圧レベルにすることができると共に、スイッチ素子が完全ＯＮまたはＯＦＦで動作することで、スイッチ素子の内部損失は原理的にゼロになり、さらに、本電圧安定化回路の小型化、回路部分への組み込みおよびＬＳＩへの集積化が可能となる。
【００１６】
【発明の実施の形態】
（本発明の第１の実施形態）
本発明の第１の実施形態に係る電圧安定化回路を、図１ないし図４に基づいて説明する。図１は本実施形態に係る電圧安定化回路の構成ブロック図、図２は本実施形態に係る電圧安定化回路の回路図、図３は本実施形態に係る電圧安定化回路の回路の波形図、図４は本実施形態に係る電圧安定化回路の回路図である。
【００１７】
前記図１において本実施形態に係る電圧安定化回路は、負荷と並列に接続する容量素子Ｃ１と、この容量素子Ｃ１に直列に接続するスイッチ素子ＳＷ１と、このスイッチ素子ＳＷ１を駆動するタイミングを生成してスイッチ素子ＳＷ１を駆動するタイミング生成部２０とを備える構成である。このとき、２次振動系のダンピングファクタｋ＝Ｒ／２×（Ｃ／Ｌ）１／２が１以上になるように、容量素子Ｃ１または容量素子Ｃ１および抵抗Ｒ（抵抗Ｒは配線抵抗ｒ０と、容量素子Ｃ１とスイッチ素子ＳＷ１の直列回路の抵抗成分Ｒ１の和）を定めれば、回路側電源電圧にオーバシュートは発生しない。また、ダンピングファクタｋが１以下であっても１に近づけるように容量素子Ｃ１、抵抗Ｒを選択すれば、オーバシュートを小さく抑えることができる。
【００１８】
本実施形態に係る電圧安定化回路の駆動原理を説明する。スイッチＳＷを閉じると電源電圧が印加され、この時スイッチ素子ＳＷ１は開放しており、負荷容量素子Ｃ０へ突入電流が流れる。電源電圧印加から所定時間遅延させてタイミング生成部２０がスイッチ素子ＳＷ１を閉じる。スイッチ素子ＳＷ１が閉じられ、容量素子Ｃ１へ電流が流れて充電する。以降電源ＰＷから電圧を印加している間スイッチ素子ＳＷ１が閉じた状態を維持する。
【００１９】
具体的に図２および図３に基づいて本実施形態に係る電圧安定化回路を説明する。この電圧安定化回路は、図２に示すように、負荷と並列に接続する容量素子Ｃ１および抵抗Ｒ１と、この容量素子Ｃ１に直列に接続するスイッチ素子ＳＷ１と、タイミング生成部２０である容量素子Ｃ１０および抵抗Ｒ１０とを備える構成である。この電圧安定化回路を有する電源回路を動作させると図３に示すような動作波形となり、まず、突入電流が負荷容量素子Ｃ０に流れるとともに、容量素子Ｃ１０にも抵抗Ｒ１０を介して流れ、容量素子Ｃ１０に電荷が蓄積され、スイッチ素子ＳＷ１が閉じられる。電圧印加からこのスイッチ素子ＳＷ１が閉じるまでの所定時間は、容量素子Ｃ１０の容量と抵抗Ｒ１０の抵抗値に基づいて変化させることができる。スイッチ素子ＳＷ１が閉じられると、容量素子Ｃ１および抵抗Ｒ１にも電流が流れ、この容量素子Ｃ１および抵抗Ｒ１によりダンピングファクタｋが調整されており、オーバシュートが抑えられると共に、当所スイッチ素子ＳＷ１は開放されているので、突入電流のピーク値は増加しない。
【００２０】
このように本実施形態に係る電圧安定化回路によれば、ダンピングファクタｋを調整しておりオーバシュートが抑えることができると共に、負荷容量素子Ｃ０への突入電流ピークのタイミングと、容量素子Ｃ１への電流の突入電流ピークのタイミングがずれ、Ｉｉｎの突入電流ピーク値は増大しない。
なお、本実施形態に係る電圧安定化回路において、スイッチ素子ＳＷ１の動作はＯＮ／ＯＦＦの切り替えではなく、ある抵抗値を持ちながら容量素子Ｃ１へ電流を流しても良い。この場合はスイッチ素子ＳＷ１の抵抗値でダンピングファクタｋを調整することができ、容量素子Ｃ１の電流Ｉｃ１を制限することもできる。
【００２１】
また、本実施形態に係る電圧安定化回路において、所定時間遅延させてタイミング生成部２０がスイッチ素子ＳＷ１を閉じているが、電源電圧が所定値に達した時にスイッチ素子ＳＷ１を閉じることもできる。この電圧安定化回路の具体例が、図４に示すような回路であり、電源ライン間に抵抗Ｒ１０および抵抗Ｒ１２が直列に接続され、この抵抗Ｒ１０とＲ１２との間に比較器ＣＯＭＰの入力の一方が接続され、この比較器ＣＯＭＰの入力の他方と基準電圧Ｖｒｅｆとが接続され、比較器ＣＯＭＰの出力にダイオードＤ２１および容量素子Ｃ２１が直列に接続しており、タイミング生成部２０となって動作しており、この動作波形図は図３と略同一である。Ｖｉｎが抵抗Ｒ１０および抵抗Ｒ１２により分圧され、この分圧値と基準電圧Ｖｒｅｆとを比較器ＣＯＭＰで比較し、Ｖｉｎが所定電圧に達すると、比較器ＣＯＭＰがスイッチ素子ＳＷ１を閉じる。ここで、ダイオードＤ２１および容量素子Ｃ２１は比較器ＣＯＭＰのＨｉ出力を保持するためにある。
【００２２】
（本発明の第２の実施形態）
本発明の第２の実施形態に係る電圧安定化回路を図５ないし図７に基づいて説明する。図５は本実施形態に係る電圧安定化回路の構成ブロック図、図６は本実施形態に係る電圧安定化回路の回路図、図７は本実施形態に係る電圧安定化回路の回路の波形図である。
前記図５において本実施形態に係る電圧安定化回路は、前記第１の実施形態に係る電圧安定化回路と同様に、負荷と並列に接続する容量素子Ｃ１と、この容量素子Ｃ１に直列に接続するスイッチ素子ＳＷ１と、このスイッチ素子ＳＷ１を駆動するタイミングを生成してスイッチ素子ＳＷ１を駆動するタイミング生成部２０とを備え、これに加えて、容量素子Ｃ１とスイッチ素子ＳＷ１へ流れる電流を検出する電流検出部３０と、電流検出部３０の出力に基づいて電流を制限する電流制御部４０とを備える構成である。
【００２３】
本実施形態に係る電圧安定化回路の駆動原理を説明する。スイッチＳＷを閉じると電源電圧が印加され、この時スイッチ素子ＳＷ１は開放しており、負荷容量素子Ｃ０へ突入電流が流れる。電源ＰＷから突入電流が負荷側へ流れて突入電流のピークを過ぎる頃に、タイミング生成部２０がスイッチ素子ＳＷ１を閉じる。スイッチ素子ＳＷ１が閉じられ、容量素子Ｃ１へ電流が流れて帯電する。以降電源ＰＷから電圧を印加している間スイッチ素子ＳＷ１が閉じた状態を維持する。この駆動と共に、電流検出部３０が容量素子Ｃ１へ流れる電流を検出する。検出した電流が所定値以上に達すると、電流制御部４０がスイッチ素子ＳＷ１をＯＦＦするように駆動する。
【００２４】
この電圧安定化回路の具体例が、図６に示すような回路であり、電源ライン間に抵抗Ｒ１０と容量素子Ｃ１０とが接続され、この抵抗Ｒ１０と容量素子Ｃ１０との間にトランジスタＱ２１のコレクタが接続され、このトランジスタＱ２１のエミッタに抵抗Ｒ２２が接続され、また、電源ライン間に容量素子Ｃ１、スイッチ素子ＳＷ１および抵抗Ｒ３０が直列接続して電圧安定化回路を構成し、さらにこの中で、抵抗Ｒ１０および容量素子Ｃ１０がタイミング生成部２０となり、抵抗Ｒ３０が電流検出部３０となり、トランジスタＱ２１および抵抗Ｒ２２が電流制御部４０となり動作しており、この動作波形図が図７に示される。容量素子Ｃ１へ流れる電流Ｉｃ１が大きくなるとトランジスタＱ２１がスイッチ素子ＳＷ１を開放するように駆動し、スイッチ素子ＳＷ１の最大電流が制限される。
【００２５】
本実施形態に係る電圧安定化回路によれば、オーバシュートを抑え、および、突入電流ピーク値の増大なく、さらに、電流制御部４０により容量素子Ｃ１へ流す最大電流値を制限することができる。
【００２６】
（本発明の第３の実施形態）
本発明の第３の実施形態に係る電圧安定化回路を図８または図９に基づいて説明する。図８は本実施形態に係る電圧安定化回路の構成ブロック図、図９は本実施形態に係る電圧安定化回路の回路図である。
前記図８において本実施形態に係る電圧安定化回路は、負荷と並列に接続する容量素子Ｃ１と、この容量素子Ｃ１に直列に接続するスイッチ素子ＳＷ１と、電源ＰＷから供給される電流を検出する電源電流検出部１１と、このスイッチ素子ＳＷ１を駆動するタイミングを生成してスイッチ素子ＳＷ１を駆動するタイミング生成部２０とを備える構成である。
【００２７】
本実施形態に係る電圧安定化回路の駆動原理を説明する。スイッチ素子ＳＷを閉じると電源電流が供給されたことを電流検出部１１が検出する。この時スイッチ素子ＳＷ１は開放しており、負荷容量素子Ｃ０へ突入電流が流れる。電源ＰＷから突入電流が負荷側へ流れて突入電流のピークに達して減少する時に、タイミング生成部２０がスイッチ素子ＳＷ１を閉じる。スイッチ素子ＳＷ１が閉じられ、容量素子Ｃ１へ電流が流れて帯電する。以降電源ＰＷから電圧を印加している間スイッチ素子ＳＷ１が閉じた状態を維持する。
【００２８】
この電圧安定化回路の具体例が、図９に示すような回路であり、電源ラインに抵抗Ｒ１１を配置し、この抵抗Ｒ１１の両端を増幅器ＡＭＰの入力として接続し、この増幅器ＡＭＰの出力にダイオードＤ３１が直列に接続し、このダイオードＤ３１の両端を比較器ＣＯＭＰの入力として接続し、このダイオードＤ３１に容量素子Ｃ３１が直列に接続し、また、電源ライン間に容量素子Ｃ１、抵抗Ｒ１およびスイッチ素子ＳＷ１が直列に接続して電圧安定化回路を構成し、さらにこの中で、抵抗Ｒ１１および増幅器ＡＭＰが電源電流検出部１１となり、比較器ＣＯＭＰ、ダイオードＤ３１および容量素子Ｃ３１がタイミング生成部２０となって動作する。電源電流検出部１１では、抵抗Ｒ１１の両端の電圧を差動増幅して出力する。ダイオードＤ３１と容量素子Ｃ３１はこの増幅器ＡＭＰ出力のピーク値を保持し、比較器ＣＯＭＰは増幅器ＡＭＰ出力が減少するとスイッチ素子ＳＷ１を閉じる。
このように本実施形態に係る電圧安定化回路によれば、ダンピングファクタｋを調整しておりオーバシュートが抑えることができると共に、負荷容量素子Ｃ０への突入電流ピークのタイミングと、容量素子Ｃ１への電流の突入電流ピークのタイミングを精確にずらすことができ、Ｉｉｎの突入電流ピーク値は増大しない。
【００２９】
（その他の実施形態）
なお、前記第１の実施形態に係る電圧安定回路において、タイミング生成部２０が、電源投入時の電源電圧の振動波形が減少する時スイッチ素子ＳＷ１のインピーダンスを大きくし、振動波形の上昇する時スイッチ素子ＳＷ１のインピーダンスを小さくすることもでき、振動波形がいち早く収束して所定電圧レベルにすることができる。この電圧安定化回路の具体例が、図１０に示すような回路であり、電源ライン間に抵抗Ｒ１０および抵抗Ｒ１１が直列に接続され、この抵抗Ｒ１０と抵抗Ｒ１１との間に増幅器ＡＭＰの入力の一方が接続され、この増幅器ＡＭＰの他方に容量素子Ｃ２１および基準電圧Ｖ２１が直列に接続され、この容量素子Ｃ２１および基準電圧Ｖ２１に抵抗Ｒ２１が並列に接続し、また、電源ライン間に容量素子Ｃ１、抵抗Ｒ１およびスイッチ素子ＳＷ１が直列に接続され、この抵抗Ｒ１およびスイッチ素子ＳＷ１の間と増幅器ＡＭＰの入力の一方との間に抵抗Ｒ２２が配置されて電圧安定化回路を構成し、さらにこの中で、抵抗Ｒ１０、抵抗Ｒ１１、基準電圧Ｖ２１、容量素子Ｃ２１、抵抗Ｒ２１、抵抗Ｒ２２および増幅器ＡＭＰがタイミング生成部２０となり、基準電圧Ｖ２１、容量素子Ｃ２１および抵抗Ｒ２１がＶｉｎを検出するしきい値を設定し、抵抗Ｒ２２がスイッチ素子ＳＷ１をフィードバック制御するための帰還抵抗となって動作し、この動作中の波形図が図１１となる。スイッチ素子ＳＷを閉じた過渡動作帰還中に増幅器ＡＭＰの一方の入力（図中は−入力）へ与える基準値にＶｉｎが追従するようにスイッチ素子ＳＷ１の抵抗値を動的に制御する。スイッチＳＷを閉じた後、基準値を徐々に小さくするように設定すれば、スイッチＳＷを閉じて一定時間後はＶｇがＨｉに固定されてＳＷ１は常に閉じている。
【００３０】
また、前記第１の実施形態に係る電圧安定回路において、スイッチ素子が電源投入から遅れてある周期でｏｎ、ｏｆｆを繰り返す動作を開始し、タイミング生成部２０がスイッチＳＷへ流れる電流の一定時間平均値が過渡状態から定常状態へ収束するようにｏｎ、ｏｆｆの制御信号を生成することもでき、振動波形がいち早く収束して所定電圧レベルにすることができると共に、スイッチ素子ＳＷ１が完全ｏｎまたはｏｆｆで動作することで、スイッチ素子ＳＷ１の内部損失は原理的にゼロになり、さらに、本電圧安定化回路の小型化、回路部分への組み込みおよびＬＳＩへの集積化が可能となる。この電圧安定化回路の具体例が、図１２に示すような回路であり、電源ライン間に抵抗Ｒ１０および抵抗Ｒ１１が直列に接続され、この抵抗Ｒ１０と抵抗Ｒ１１との間に増幅器ＡＭＰの入力の一方が接続され、この増幅器ＡＭＰの他方に容量素子Ｃ２１および基準電圧Ｖ２１が直列に接続され、この容量素子Ｃ２１および基準電圧Ｖ２１に抵抗Ｒ２１が並列に接続し、また、電源ライン間に容量素子Ｃ１、抵抗Ｒ１およびスイッチ素子ＳＷ１が直列に接続され、この抵抗Ｒ１およびスイッチ素子ＳＷ１の間と増幅器ＡＭＰの入力の一方との間に抵抗Ｒ２２が配置され、増幅器ＡＭＰの出力に変換器ＣＯＮＶの入力の一方が接続し、この変換器ＣＯＮＶの入力の他方にパルス発振器Ｖ３が接続されて電圧安定化回路を構成し、さらにこの中で、抵抗Ｒ１０、抵抗Ｒ１１、基準電圧Ｖ２１、容量素子Ｃ２１、抵抗Ｒ２１、抵抗Ｒ２２、増幅器ＡＭＰ、変換機ＣＯＮＶおよびパルス発振器Ｖ３がタイミング生成部２０となり、基準電圧Ｖ２１、容量素子Ｃ２１および抵抗Ｒ２１がＶｉｎを検出するしきい値を設定し、抵抗Ｒ２２がスイッチ素子ＳＷ１をフィードバック制御するための帰還抵抗となり、変換器ＣＯＮＶおよびパルス発振器Ｖ３がタイミング生成部２０に含まれる構成要素であり、増幅器ＡＭＰの出力をパルス発振器Ｖ３の周波数のパルス信号へ変換して動作する構成であり、この動作中の波形図が図１３となる。変換器ＣＯＮＶは増幅器ＡＭＰ出力電圧により変換器ＣＯＮＶ出力パルスのＨｉ比率を変え、増幅器ＡＭＰ出力電圧が高い時はパルスのＨｉ部の割合を大きくし、逆の時はパルスのＨｉ部の割合を小さくする。スイッチ素子ＳＷ１のゲート電圧Ｖｇへは変換器ＣＯＮＶからのパルス出力が加えられるので、スイッチ素子ＳＷ１は完全ｏｎまたはｏｆｆで動作する。この時、帰還制御を行えば、Ｉｃ１の一定時間平均値は図１１と同一となる。スイッチ素子ＳＷを閉じた後、基準値を徐々に小さくするように設定すれば、スイッチＳＷを閉じて一定時間後はＶｇがＨｉに固定されてスイッチ素子ＳＷ１は常に閉じている。
【００３１】
（付記１） 回路の電源ライン間に負荷回路に並列接続された容量素子とスイッチ素子の直列回路と、スイッチ素子を駆動するタイミングを生成するタイミング生成部とからなり、当該タイミング生成部が電源投入から遅れてスイッチ素子を駆動状態とすることを特徴とする電圧安定化回路。
【００３２】
（付記２） 前記付記１に記載の電圧安定化回路において、前記タイミング生成部が電源投入時の電源電圧が所定値に達したことを検出してスイッチ素子を駆動状態とすることを特徴とする電圧安定化回路。
【００３３】
（付記３） 前記付記１に記載の電圧安定化回路において、電源ラインを流れる電流を検出する電源電流検出部を有し、前記タイミング生成部が、当該電源電流検出部により検出された電源投入時の負荷側回路へ流れる突入電流の減少開始点を検出してスイッチ素子を駆動状態とすることを特徴とする電圧安定化回路。
【００３４】
（付記４） 前記付記１ないし３に記載の電圧安定化回路において、前記直列回路を容量素子とスイッチ素子と抵抗素子とで構成したことを特徴とする電圧安定化回路。
【００３５】
（付記５） 前記付記１ないし４に記載の電圧安定化回路において、電源ライン間に接続された容量素子とスイッチ素子の直列回路の電流を検出する電流検出部と、スイッチ素子に流れる電流が所定値を超えないようにスイッチ素子を駆動する電流制御部とを有することを特徴とする電圧安定化回路。
【００３６】
（付記６） 前記付記１ないし５に記載の電圧安定化回路において、前記タイミング生成部が、電源投入時の電源電圧の振動波形が減少開始から、振動波形の減少時にはスイッチ素子のインピーダンスを大きくし、振動波形の上昇時にはインピーダンスを小さくすることを特徴とする電圧安定化回路。
【００３７】
（付記７） 前記付記１ないし６に記載の電圧安定化回路において、前記タイミング生成部は、スイッチ素子へ流れる電流の一定時間平均値が所定の収束時間で収束するスイッチ素子電流となるように、電源投入から遅れてある周期で繰り返し前記スイッチ素子をＯＮ、ＯＦＦすることを特徴とする電圧安定化回路。
【００３８】
【発明の効果】
以上のように本発明においては、前記タイミング生成部が電源投入から遅れてスイッチ素子をＯＮにするので、ダンピングファクタｋを調整しておりオーバシュートが抑えられて電源電圧の変動を抑制して安定化を図ることができると共に、タイミング生成部により、負荷容量素子への突入電流ピークのタイミングと追加した容量素子へ流れる突入電流ピークのタイミングとがずれ、電源ラインの突入電流ピーク値は増大しないという効果を奏する。
【００３９】
また、本発明においては、電源電圧が所定値に達した時にタイミング生成部がスイッチ素子を閉じているので、ダンピングファクタｋを調整しておりオーバシュートが抑えられて電源電圧の変動を抑制して安定化を図ることができると共に、タイミング生成部により、負荷容量素子への突入電流ピークのタイミングと追加した容量素子へ流れる突入電流ピークのタイミングとがずれ、電源ラインの突入電流ピーク値は増大しないという効果を有する。
【００４０】
また、本発明においては、電源電流検出部を備え、タイミング生成部が当該電源電流検出部により電源投入時の負荷側回路へ流れる突入電流の減少開始点を検出してこの検出に基づいてスイッチ素子を閉じているので、電流より遅れた位相となる電圧のオーバシュートを抑制でき、タイミング生成部により、負荷容量素子への突入電流ピークのタイミングと追加した容量素子への電流の突入電流ピークのタイミングとが精確にずれ、電源ラインの突入電流ピーク値は増大しないという効果を有する。
【００４１】
また、本発明においては、抵抗素子を電圧安定回路の素子として付加することもでき、この抵抗素子をＲ−Ｌ−Ｃ直列共振回路に関して支配的になるように選択することで、ダンピングファクタｋを容易に調整することができるという効果を有する。
【００４２】
また、本発明においては、電流検出部により検出される電流値が所定値を超えないようにスイッチ素子を駆動しているので、オーバシュートを抑えて電源電圧の変動を抑制して安定化を図り、および、突入電流ピーク値の増大なく、さらに、電流制御部により容量素子へ流す最大電流値を制限することができるという効果を有する。
【００４３】
また、本発明においては、タイミング生成部が振動波形の上昇・減少に応じてスイッチ素子のインピーダンスを減少・増加させているので、振動波形がいち早く収束して所定電圧レベルにすることができるという効果を有する。
【００４４】
また、本発明においては、スイッチ素子が電源投入から遅れてある周期でＯＮ、ＯＦＦを繰り返す動作を開始し、タイミング生成部がスイッチ素子へ流れる電流の一定時間平均値が過渡状態から定常状態へ収束するようにＯＮ、ＯＦＦしているので、振動波形がいち早く収束して所定電圧レベルにすることができると共に、スイッチ素子が完全ＯＮまたはＯＦＦで動作することで、スイッチ素子の内部損失は原理的にゼロになり、さらに、本電圧安定化回路の小型化、回路部分への組み込みおよびＬＳＩへの集積化が可能となるという効果を有する。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る電圧安定化回路の構成ブロック図である。
【図２】本発明の第１の実施形態に係る電圧安定化回路の回路図である。
【図３】本発明の第１の実施形態に係る電圧安定化回路の回路の波形図である。
【図４】本発明の第１の実施形態に係る電圧安定化回路の回路図である。
【図５】本発明の第２の実施形態に係る電圧安定化回路の構成ブロック図である。
【図６】本発明の第２の実施形態に係る電圧安定化回路の回路図である。
【図７】本発明の第２の実施形態に係る電圧安定化回路の回路の波形図である。
【図８】本発明の第３の実施形態に係る電圧安定化回路の構成ブロック図である。
【図９】本発明の第３の実施形態に係る電圧安定化回路の回路図である。
【図１０】本発明のその他の実施形態に係る電圧安定化回路の回路図である。
【図１１】本発明のその他の実施形態に係る電圧安定化回路の回路の波形図である。
【図１２】本発明のその他の実施形態に係る電圧安定化回路の回路図である。
【図１３】本発明のその他の実施形態に係る電圧安定化回路の回路の波形図である。
【図１４】従来の電源系等価回路である。
【図１５】従来の電源回路の動作波形である。
【図１６】従来の電圧安定化回路である。
【図１７】従来の電圧安定化回路である。
【図１８】従来の電圧安定化回路である。
【符号の説明】
１１ 電源電流検出部
２０ タイミング生成部
３０ 電流検出部
４０ 電流制御部
ＡＭＰ 増幅器
Ｃ０ 負荷容量素子
Ｃ１、 容量素子
ＣＯＭＰ 比較器
ＣＯＮＶ 変換器
Ｄｚ ツェナーダイオード
Ｄ２１、Ｄ３１ ダイオード
Ｌ０ 寄生インダクタンス
ＰＷ 電源
Ｑ２１ トランジスタ
Ｒ、Ｒ１、Ｒ１０、Ｒ１１、Ｒ１２、Ｒ２１、Ｒ２２、Ｒ３０ 抵抗
ｒ０ 配線抵抗
ＳＷ１ スイッチ素子
ＳＷ スイッチ
Ｖｒｅｆ 基準電圧
Ｖ２１ 基準電圧
Claims (5)
- 回路の電源ライン間に負荷回路に並列接続された容量素子とスイッチ素子の直列回路と、スイッチ素子を駆動するタイミングを生成するタイミング生成部とからなり、
当該タイミング生成部が電源投入から遅れてスイッチ素子を駆動状態とすることを
特徴とする電圧安定化回路。 - 前記請求項１に記載の電圧安定化回路において、
前記タイミング生成部が電源投入時の電源電圧が所定値に達したことを検出してスイッチ素子を駆動状態とすることを
特徴とする電圧安定化回路。 - 前記請求項１に記載の電圧安定化回路において、
電源ラインを流れる電流を検出する電源電流検出部を有し、
前記タイミング生成部が、当該電源電流検出部により検出された電源投入時の負荷側回路へ流れる突入電流の減少開始点を検出してスイッチ素子を駆動状態とすることを
特徴とする電圧安定化回路。 - 前記請求項１ないし３に記載の電圧安定化回路において、
前記タイミング生成部が、電源投入時の電源電圧の振動波形が減少開始から、振動波形の減少時にはスイッチ素子のインピーダンスを大きくし、振動波形の上昇時にはインピーダンスを小さくすることを
特徴とする電圧安定化回路。 - 前記請求項１ないし４に記載の電圧安定化回路において、
前記タイミング生成部は、スイッチ素子へ流れる電流の一定時間平均値が所定の収束時間で収束するスイッチ素子電流となるように、電源投入から遅れてある周期で繰り返し前記スイッチ素子をＯＮ、ＯＦＦすることを
特徴とする電圧安定化回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002244562A JP4266594B2 (ja) | 2002-08-26 | 2002-08-26 | 電圧安定化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002244562A JP4266594B2 (ja) | 2002-08-26 | 2002-08-26 | 電圧安定化回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004086398A true JP2004086398A (ja) | 2004-03-18 |
| JP4266594B2 JP4266594B2 (ja) | 2009-05-20 |
Family
ID=32052990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002244562A Expired - Fee Related JP4266594B2 (ja) | 2002-08-26 | 2002-08-26 | 電圧安定化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4266594B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7863961B2 (en) | 2004-09-30 | 2011-01-04 | Yazaki Corporation | Vehicle communication system |
| JP2017022905A (ja) * | 2015-07-13 | 2017-01-26 | マーレエレクトリックドライブズジャパン株式会社 | 内燃機関用電源装置 |
| CN114221532A (zh) * | 2021-12-16 | 2022-03-22 | 上海商米科技集团股份有限公司 | 一种放电电路、方法和智能设备 |
-
2002
- 2002-08-26 JP JP2002244562A patent/JP4266594B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7863961B2 (en) | 2004-09-30 | 2011-01-04 | Yazaki Corporation | Vehicle communication system |
| JP2017022905A (ja) * | 2015-07-13 | 2017-01-26 | マーレエレクトリックドライブズジャパン株式会社 | 内燃機関用電源装置 |
| CN114221532A (zh) * | 2021-12-16 | 2022-03-22 | 上海商米科技集团股份有限公司 | 一种放电电路、方法和智能设备 |
| CN114221532B (zh) * | 2021-12-16 | 2024-04-09 | 上海商米科技集团股份有限公司 | 一种放电电路、方法和智能设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4266594B2 (ja) | 2009-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5277952B2 (ja) | スイッチング電源回路 | |
| US7616459B2 (en) | System and method for a primary feedback switched mode power supply | |
| US8773099B2 (en) | Methods to reduce output voltage ripple in constant on-time DC-DC converters | |
| US11088687B2 (en) | Current controlled amplifier | |
| US9716437B2 (en) | Power converter for a switching power supply and manner of operation thereof | |
| US7773392B2 (en) | Isolated switching power supply apparatus | |
| US7307390B2 (en) | Primary side constant output voltage controller | |
| JP5167929B2 (ja) | スイッチング電源装置 | |
| US7504815B2 (en) | Switch mode power supply control systems | |
| US7826237B2 (en) | Method and system for efficient power control with multiple modes | |
| US7119524B2 (en) | Control of DC/DC converters having synchronous rectifiers | |
| TWI303918B (en) | Switching regulator and method for switching output voltage thereof | |
| JP4104609B2 (ja) | スイッチモード電源ユニットの電流および電圧を制御する方法 | |
| JP4474012B2 (ja) | 多重電圧出力を有する電源機構を備えた多重モードモニター | |
| US7920013B2 (en) | Systems and methods for oscillation suppression in switching circuits | |
| JP2004208382A (ja) | スイッチング電源装置 | |
| JP2006204090A (ja) | デュアルモード電圧調整器 | |
| KR102116788B1 (ko) | 케이블 보상 회로 | |
| GB2377096A (en) | Switching power supply with feedback control | |
| JP2010516223A (ja) | スナバを有する電力コンバータ | |
| TW200832100A (en) | Quick response switching regulator and control method thereof | |
| JPWO2005101629A1 (ja) | スイッチング電源回路 | |
| US7561450B2 (en) | Protection device for a converter and related method | |
| JP4266594B2 (ja) | 電圧安定化回路 | |
| JP2002119053A (ja) | スイッチングレギュレータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050704 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080611 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080624 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080820 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081111 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081212 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090217 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090217 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140227 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |