JP2004086125A - 高集積回路素子製造用マスク、そのレイアウト生成法、その製造法及びこれを利用した高集積回路素子製造法 - Google Patents
高集積回路素子製造用マスク、そのレイアウト生成法、その製造法及びこれを利用した高集積回路素子製造法 Download PDFInfo
- Publication number
- JP2004086125A JP2004086125A JP2002337936A JP2002337936A JP2004086125A JP 2004086125 A JP2004086125 A JP 2004086125A JP 2002337936 A JP2002337936 A JP 2002337936A JP 2002337936 A JP2002337936 A JP 2002337936A JP 2004086125 A JP2004086125 A JP 2004086125A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- phase inversion
- mask
- access
- line width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
- G03F1/30—Alternating PSM, e.g. Levenson-Shibuya PSM; Preparation thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
- G03F1/32—Attenuating PSM [att-PSM], e.g. halftone PSM or PSM having semi-transparent phase shift portion; Preparation thereof
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
【課題】交互型位相反転マスクとハーフトーン位相反転トリムマスクとを含む高集積回路素子製造用マスクセットを提供する。
【解決手段】消滅干渉を起こせるように隣接配置された相異なる位相の位相反転領域２つよりなってアクセス配線を定義する位相反転領域対と前記位相反転領域対とを定義すべく透明基板上に形成された第１不透明パターンを含む。ハーフトーン位相反転トリムマスクは透明基板上に形成されてアクセス配線が消されることを防止する第２不透明パターンと前記アクセス配線と連結されるパス配線を定義するハーフトーンパターンとを含む。よって、最小線幅の配線を優秀なプロファイルより形成できる。また、マスクセットのレイアウト生成法、その製造法及びこれを利用した高集積回路素子製造法も提供される。
【選択図】 図１
【解決手段】消滅干渉を起こせるように隣接配置された相異なる位相の位相反転領域２つよりなってアクセス配線を定義する位相反転領域対と前記位相反転領域対とを定義すべく透明基板上に形成された第１不透明パターンを含む。ハーフトーン位相反転トリムマスクは透明基板上に形成されてアクセス配線が消されることを防止する第２不透明パターンと前記アクセス配線と連結されるパス配線を定義するハーフトーンパターンとを含む。よって、最小線幅の配線を優秀なプロファイルより形成できる。また、マスクセットのレイアウト生成法、その製造法及びこれを利用した高集積回路素子製造法も提供される。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は高集積回路素子製造用マスク、その製造法、その製造装置及びこれを利用した高集積回路素子製造法に関する。
【０００２】
【従来の技術】
半導体素子の容量が増すにつれてデザインルールもまたサブマイクロ以下に減っている。しかし、パターンサイズが小さくなるほど隣接するパターンの間に近接効果が生じてパターンの解像度が低下する。
【０００３】
しかし、光学装備にて解像度を向上させるために開口数を増加させる場合には焦点深度（Ｄｅｐｔｈ Ｏｆ Ｆｏｃｕｓ、以下ＤＯＦ）が小さくなる逆効果が現れる。従って、マスクを透過した光の波長を反転して消滅干渉させる原理の位相反転マスク（Ｐｈａｓｅ Ｓｈｉｆｔ Ｍａｓｋ、以下ＰＳＭ）が解像度向上に有用に使われている。
【０００４】
特に、米国特許第５，８５８，５８０号にはＰＳＭの特性を利用してトランジスタのゲート線幅を最小化できるマスクが開示されている。前記特許では活性領域上のゲートを定義するＰＳＭと残りの配線構造とを定義する単一位相構造マスク（Ｓｉｎｇｌｅ Ｐｈａｓｅ Ｓｔｒｕｃｔｕｒｅ Ｍａｓｋ、以下ＳＰＳＭ）を二重露光することにより活性領域上のゲートの線幅を従来のマスクを使用する場合に比べて狭める。
【０００５】
しかし、前記特許に開示されているマスクセットの場合、活性領域上の直線状のゲートだけＰＳＭにより定義され、残りの配線構造はＳＰＳＭのクロムパターンにより定義される。従って、前記特許のマスクを使用する場合、活性領域上のゲートの線幅だけ従来の線幅に比べて狭まるだけであり、残りのゲートを連結するための配線構造の線幅は狭められない。従って、高集積化された素子を小さなチップ面積に形成するのに相当な限界がある。
【０００６】
【特許文献１】
米国特許第５，８５８，５８０号明細書
【０００７】
【発明が解決しようとする課題】
本発明が解決しようとする技術的課題は、高集積回路素子の配線の全体線幅を最小化できるマスクセットを提供することである。
【０００８】
本発明が解決しようとする他の技術的課題は、前記マスクセットレイアウトの生成法を提供することである。
【０００９】
本発明が解決しようとするさらに他の技術的課題は、前記マスクセットの製造法を提供することである。
【００１０】
本発明が解決しようとするさらに他の技術的課題は、前記マスクセットを利用した高集積回路素子製造法を提供することである。
【００１１】
【課題を解決するための手段】
前記技術的課題を達成するための集積回路素子の配線全体の線幅を最小化できるマスクセットは、交互型位相反転マスク（Ａｌｔｅｒｎａｔｉｎｇ Ｐｈａｓｅ Ｓｈｉｆｔｉｎｇ Ｍａｓｋ、以下ＡＰＳＭ）とハーフトーン位相反転型トリムマスク（Ｈａｌｆｔｏｎｅ Ｐｈａｓｅ Ｓｈｉｆｔｉｎｇ Ｔｒｉｍ Ｍａｓｋ、以下ＨＰＳＴＭ）より構成される。
【００１２】
ＡＰＳＭは位相反転領域対と第１不透明パターンとを含む。位相反転領域対は消滅干渉を起こせるように隣接配置された相異なる位相の位相反転領域２つよりなってアクセス配線を定義する。第１不透明パターンは前記位相反転領域対を定義すべく透明基板上に形成される。
【００１３】
ＨＰＳＴＭは透明基板上に形成された第２不透明パターン及びハーフトーンパターンを含む。第２不透明パターンは前記アクセス配線が消されることを防止し、前記ハーフトーンパターンは前記アクセス配線と連結されるパス配線を定義する。
【００１４】
前記他の技術的課題を達成するための本発明によるマスクセットレイアウトの生成法によれば、広い線幅を有する配線のレイアウトデータを読み出した後、読み出されたレイアウトデータから消滅干渉により広い線幅より縮小された線幅のアクセス配線を具現する領域を認知する。次に、認知内容を根拠として消滅干渉を起こせるように隣接配置された相異なる位相の位相反転領域２つよりなる位相反転領域対が配されたＡＰＳＭのレイアウトを生成する。最後に、前記ＡＰＳＭにより定義された配線が消されないようにするための不透明パターン及びハーフトーン位相反転により前記広い線幅より縮小された線幅をもって前記アクセス配線と連結されるパス配線を具現するためのハーフトーンパターンが配されたＨＰＳＴＭのレイアウトを生成する。
【００１５】
前記さらに他の技術的課題を達成するための他の一例によれば、ＡＰＳＭ及びＨＰＳＴＭのレイアウトまでは同一に形成した後、ＨＰＳＴＭの不透明パターンとハーフトーンパターンとの境界を区分するが、前記トリムマスク製造装置のミスアラインメントマージンが考慮された仮想層レイアウトを生成する段階をより含む。
【００１６】
前記さらに他の技術的課題を達成するための本発明によるマスクセットのＨＰＳＴＭの製造法によれば、露光源に対して透明な基板上にハーフトーン膜、不透明膜を順番に形成した後、前記不透明パターンとハーフトーンパターンとのレイアウトに沿って前記不透明膜及びハーフトーン膜を順番にパターニングする。次に、前記パターニングされた不透明膜を前記不透明パターンレイアウトに沿って再パターニングしてＨＰＳＴＭを完成する。
【００１７】
本発明によるマスクセットのＨＰＳＴＭの他の一例によれば、露光源に対して透明な基板上にハーフトーン膜、不透明膜を順番に形成した後、前記不透明パターンとハーフトーンパターンとのレイアウトに沿って前記不透明膜及びハーフトーン膜を順番にパターニングする。次に、前記パターニングされた不透明膜を前記不透明パターンとハーフトーンパターンとの境界を区分するが、前記トリムマスク製造装置のミスアラインメントマージンが考慮された仮想層レイアウトに沿ってパターニングしてＨＰＳＴＭを完成する。
【００１８】
前記さらに他の技術的課題を達成するための本発明によるマスクセットを利用した高集積回路素子製造法によれば、パターニングする配線物質層とフォトレジスト膜とが順番に積層されているウェーハを前記ＡＰＳＭを使用して露光する。次に、露光された基板をＨＰＳＴＭを使用して露光する。
【００１９】
【発明の実施の形態】
以下にからは本発明によるマスクセット、そのレイアウト生成法、その製造法及びこれを利用した高集積回路素子製造法について添付された図面を参照して詳細に説明する。しかし、本発明は以下にて開示される実施の形態に限定されるのではなく、相異なる多様な形態で具現され、単に本実施の形態は本発明の開示が完全になるべく、当業者に発明の範疇を完全に知らせるために提供される。図面にて、マスク基板上のパターンの大きさは説明の便宜のために誇張拡大して示された。以下、マスクイメージとはフォトレジスト膜が塗布されたウェーハをマスクを使用して露光した時ウェーハ上に転写されたイメージを指す。一方、図面にて同じ参照符号は同じ構成要素を指す。
【００２０】
図１を参照して集積回路素子の配線線幅をチップ全体にかけて最小化できるマスクセット及びこれを利用して最小線幅の配線イメージを形成する方法について説明する。
【００２１】
本明細書には素子の動作に直接的に作用する配線はアクセス配線にアクセス配線を連結して信号伝達を主機能とする配線はパス配線とする。以下、本発明の実施の形態では配線がゲートラインである場合を例にとって説明するが、高集積回路素子の他の配線構造にも本発明を適用できることはもちろんである。高集積化されたチップパターンを最小の面積で形成するためには、活性領域上に形成されるアクセスゲートはトランジスタの動作に必要な最小線幅であり、残りのフィールド領域上に形成されるパスゲートは信号伝達に必要な最小線幅として形成することが最も望ましい。
【００２２】
図１は形成しようとする高集積回路素子のゲートラインのレイアウト図１０、本発明のＡＰＳＭのレイアウト図２０、ＨＰＳＴＭのレイアウト図３０、ＡＰＳＭのイメージ４０、ＨＰＳＴＭのイメージ５０及び最終イメージ６０を含む。
【００２３】
高集積回路素子のレイアウト図１０は、ウェーハ１１上に配列された活性領域パターン１３上に配された第１線幅Ｌ／Ｗ１のアクセスゲート１５及び第１線幅Ｌ／Ｗ１と同一であるか小さい第２線幅Ｌ／Ｗ２のパスゲート１７を含む。レイアウト図１０のゲート１５，１７は本発明のＡＰＳＭ２０とＨＰＳＴＭ３０とを二重露光して形成する。ＡＰＳＭ２０とＨＰＳＴＭ３０とはいかなる順序で使用してもよい。
【００２４】
まず、本発明のマスクセットについて説明する。ＡＰＳＭ２０は位相反転領域対２２と不透明パターン２１とを含む。位相反転領域対２２は消滅干渉を起こせるように隣接配置された相異なる位相の第１及び第２位相反転領域２２ａ，２２ｂよりなる。第１位相反転領域２２ａは０°位相の透明領域であり、第２位相反転領域２２ｂは１８０°位相の透明領域であることが消滅干渉に最も適している。不透明パターン２１は透明基板（図示せず）上に形成されて前記位相反転領域対２２を定義する。
【００２５】
ＡＰＳＭ２０は第１及び第２位相反転領域２２ａ，２２ｂ間に不透明ラインパターン２５をさらに備え、不透明フィールドが交互する不透明フィールドＡＰＳＭであることが望ましい。不透明ラインパターン２５は第１及び第２位相反転領域２２ａ，２２ｂの消滅干渉効果との組み合わせによりアクセスゲート１５の配線の線幅Ｌ／Ｗ１を形成できる線幅Ｌ／Ｗ１’を備える。
【００２６】
ＡＰＳＭ２０が適用される領域は最小化することが消滅干渉により不必要な欠陥構造が形成されることを防止できる。従って、消滅干渉によりパターンを形成することが適した所の定義にだけＡＰＳＭ２０を適用させることが望ましい。
【００２７】
ＨＰＳＴＭ３０は透明基板３３上に形成された不透明パターン３７及びハーフトーンパターン３５を含む。不透明パターン３７はＡＰＳＭ２０により定義されるアクセスゲートが消されることを防止し、ハーフトーンパターン３５はアクセスゲートと連結されるパスゲートを定義する。ハーフトーンパターン３５は高い解像度と大きいＤＯＦとを有するので、パスゲートを最小化された線幅より形成できる長所がある。
【００２８】
ハーフトーンパターン３５は露光源に対して透過率が０％超過３０％未満の物質より構成されることがパターンの解像度を向上させるのに望ましい。前記物質としては、モリブデンシリサイド、酸化クロムなどを例に挙げることができる。
【００２９】
本発明によるマスクセットを使用して最終ゲートラインイメージを形成する方法を説明する。
【００３０】
活性領域パターン１３がすでに形成されているウェーハ１１上に配線形成用物質膜であるポリシリコン膜を形成した後でその上にフォトレジスト膜を塗布する。次に、ＡＰＳＭ２０を使用して露光すればＡＰＳＭイメージ４０が形成される。ＡＰＳＭ２０の位相反転領域対１２０としては、光が透過して０°位相の露光領域４２ａと１８０°位相の露光領域４２ｂとを形成する。一方、第１不透明領域２１は光の透過を遮断して非露光領域４１を形成する。０°位相の露光領域４２ａと１８０°位相の露光領域４２ｂ間では消滅干渉がおき、アクセスゲートダークライン４５が形成される。不透明ラインパターン２５もまた光の透過を防止してアクセスゲートダークライン４５の線幅を調節できる。従って、不透明ラインパターン２５の幅は形成しようとするアクセスゲートダークライン４５の線幅により調節でき、必要によっては除去されうる。
【００３１】
一方、フォトレジスト膜が塗布されているウェーハをＨＰＳＴＭ３０を使用して露光すればＨＰＳＴＭイメージ５０が形成される。ＨＰＳＴＭ３０の不透明パターン３７は光の透過を全面遮断する。不透明パターン３７により決定された非露光領域５７はＡＰＳＭイメージのアクセスゲートダークライン４５が消されること、すなわち露光されることを防止する。
【００３２】
ハーフトーンパターン３５は０％超過３０％未満に光だけ透過させ、透過された光は周辺の透明基板３３を透過した光と位相が１８０°差が出る。従って、ハーフトーンパターン３５により定義された非露光領域５５の解像度が高まる。ハーフトーンパターン３５により形成された非露光領域５５はパスゲートダークラインを定義する。
【００３３】
従って、ＡＰＳＭ２０とＨＰＳＴＭ３０とを使用して順次二重露光を実施すれば最終イメージ６０が形成される。最終イメージ６０の場合、アクセスゲートダークライン６５は第１線幅Ｌ／Ｗ１より、パスゲートダークライン６７は第２線幅Ｌ／Ｗ２より形成される。
【００３４】
すなわち、本発明によるマスクセットではアクセスゲートはＡＰＳＭによる消滅干渉により定義してＨＰＳＴＭの第２不透明パターンにより保護する。ＡＰＳＭによる消滅干渉により定義されたアクセスゲートをハーフトーンパターンで保護する場合、アクセスゲート領域が一部露光される可能性があるために、ＨＰＳＴＭの第２不透明パターンにより保護する。そして、パスゲートはＤＯＦが良いＨＰＳＴＭのハーフトーンパターンにより定義することにより最小線幅の配線構造を容易に実現できる。
【００３５】
図２は本発明の一実施の形態によるマスクセットの新しいレイアウト生成法を説明するためのフローチャートである。図３Ａは本発明のマスクセットの製造法に使われる従来のマスクのレイアウト図であり、図３Ｂは図２により製造されたマスクセットのレイアウトを重複して示した平面図である。
【００３６】
まず、本発明の一実施の形態によるマスクセットを製造するためには図３に示されている従来のマスクのレイアウトを含むデータを読み出す（Ｓ２００）。前記データの読み出しは手動でコンピュータにデータを供給したり、ＧＤＳ−ＩＩファイルのようなファイルを読み出すことによりなる。従来のマスク３００は単一クロムマスクであり、アクセスゲート３０５及びパスゲート３０７どちらも同じ線幅Ｌ／Ｗ＿ｏｌｄを有している。従来の線幅Ｌ／Ｗ＿ｏｌｄは高集積回路素子にて具現しようとする線幅より広い線幅である。前記データは従来のレイアウト、従来の線幅Ｌ／Ｗ＿ｏｌｄ、新しい回路素子のアクセスゲート線幅及びパスゲート線幅、アクセスゲート及びパスゲート線幅縮小因子などを含みうる。
【００３７】
次に、読み出されたレイアウトデータから消滅干渉により前記広い線幅より縮小された線幅のゲートラインを具現する領域を認知する（Ｓ２１０）。従来の装備の解像度で具現できない領域として消滅干渉により具現することが望ましい領域を認知する段階である。例えば、アクセスゲート領域を認知し、この領域の最小線幅を決定し、最小線幅を具現するのに適した消滅干渉寸法などを決定する。
【００３８】
前記認知内容（消滅干渉領域、寸法など）を根拠として回路内の必要な位置に位相反転領域対を配することにより、図１に示されているＡＰＳＭ２０のレイアウトを生成する（Ｓ２２０）。ＡＰＳＭ２０のレイアウト生成はコンピュータで行うことが望ましい。この時、コンピュータにより生成されたＡＰＳＭレイアウトデータはマスク製造装置に入力される。位相反転領域は０°位相反転領域２２ａと１８０°位相反転領域２２ｂとが１対に構成される。
【００３９】
ＡＰＳＭのレイアウトデータ生成を完了した後、コンピュータはＨＰＳＴＭのレイアウトデータを生成する（Ｓ２３０及びＳ２４０）。
【００４０】
まず、前段階を通じて位相反転領域が配された領域に対応すべくＨＰＳＴＭの不透明パターン３７のレイアウトを生成する（Ｓ２３０）。
【００４１】
不透明パターン３７の大きさ及び形定義は図３Ｂを参照してさらに詳細に説明する。不透明パターン３７は位相反転領域対２２に対応して位相反転領域対２２により定義されるアクセスゲートが消されることを防止する機能を果たす。従って、不透明パターン３７が位相反転領域対２２より大きくなれば、マスクセットを二重露光して形成した最終イメージにて露光さるべき領域のうち一部が未露光状態に残って欠陥として作用する可能性がある。従って、不透明パターン３７は位相反転領域対２２と同一であるか小さいことが望ましい。より一層望ましくは、位相反転領域対２２の縁部からＡＰＳＭ（図１の２０）とＨＰＳＴＭ（図１の３０）とを露光する時のミスアラインメントマージンＭ．Ｍ分内側に縮小された主遮断パターン３７ａと主遮断パターン３７ａから延びてアクセスゲートが消されることを防止するための補助遮断パターン３７ｂとより構成される。
【００４２】
この時、主遮断パターン３７ａの幅Ｗｐは活性領域１３の幅Ｗａより広いことが形成しようとするアクティブ素子の動作特性（例：スレショルド電圧など）を良好に保持できる。
【００４３】
補助遮断パターン３７ｂの線幅は所望の位相反転領域２２ａ，２２ｂ間の消滅干渉及び不透明ラインパターン（図１の２５）の組み合わせにより定義されるアクセスゲートの線幅Ｌ／Ｗ＿ＰｓよりミスアラインメントマージンＭ．Ｍぐらい両側に延びてＡＰＳＭにより定義されるアクセスゲート不透明ライン（図１の６５）が消されること、すなわち露光されることを効果的に遮断させる。
【００４４】
そして、補助遮断パターン３７ｂは主遮断パターン３７ａの末端から前記位相反転領域対２２の縁部と一致するように延びていることが望ましい。もし、補助遮断パターン３７ｂが形成されるところの一部をハーフトーンパターンより形成すれば、アクセスゲート６５が消されることを遮断する役割を正しく遂行できない。その理由は、ハーフトーンパターンは少なくとも露光源に対して透過率が０％超過３０％未満の物質より構成されて透過光の位相も１８０°反転させるので、周辺露光領域との相互作用によりアクセスゲートが形成される領域の一部を露光させられる。従って、アクセスゲートの線幅をまともに調節することが難しくなる。従って、不透明補助遮断パターン３７ｂは少なくとも位相反転領域対２２の縁部までは延びることが最も望ましい。
【００４５】
一方、図４に示されているように補助遮断パターン３７ｂは位相反転領域対２２の縁部外部に所定延長長さＡ分さらに延びてもよい。この時、延長長さＡが露光源の波長を超過する場合には、ＤＯＦ変化時にハーフトーンパターン３５と補助遮断パターン３７ｂとの境界部分が途絶えうる。従って、補助遮断パターン３７ｂの延長長さＡはマスクセットに使われる露光源の波長以下の長さに延びることが望ましい。すなわち、延長長さＡは露光源がＫｒＦエクシマレーザの場合には２４８ｎｍ以下であり、ＡｒＦエクシマレーザの場合には１９３ｎｍ以下であり、Ｆ２エクシマレーザの場合には１５７ｎｍ以下であることが望ましい。
【００４６】
不透明パターン３７レイアウトの生成が完了すれば、コンピュータが前段階にて生成されたレイアウトと従来のレイアウトとを分析してアクセスゲートと連結されるパスゲートが形成される領域及び縮小されたパスゲートの大きさなどを決定してＨＰＳＴＭのハーフトーンパターン３５レイアウトを生成する（Ｓ２４０）。コンピュータはＨＰＳＴＭのレイアウトデータをＧＤＳ−ＩＩデータで生成してＡＰＳＭのレイアウトデータと同様にマスク製造装備に入力する。
【００４７】
図５は本発明の一実施の形態によるマスクセットのレイアウト生成法を説明するための他のフローチャートであり、図６は図５により製造されたマスクセットのレイアウトを重複して示した平面図である。
【００４８】
ＡＰＳＭの製造段階まで（Ｓ２００，Ｓ２１０，Ｓ２２０）は図２に示されているフローチャートと同一に進められる。次に、ＨＰＳＴＭの全体レイアウトを生成する（Ｓ５３０）。まず、前段階を通じて位相反転領域が配された領域にＨＰＳＴＭの不透明パターン３７を配し、不透明パターン３７の大きさなどを定義する。また、従来のレイアウト図を分析してアクセスゲートと連結されるパスゲートが形成される領域、縮小されたパスゲートの大きさなどを決定してＨＰＳＴＭのハーフトーンパターン３５レイアウトを生成する（Ｓ５３０）。その結果、ＨＰＳＴＭのデザインが完了する。コンピュータはＨＰＳＴＭのレイアウトデータをＧＤＳ−ＩＩデータで生成してＡＰＳＭのデザインデータと同様にマスク製造装備に入力する。
【００４９】
最後に、ＨＰＳＴＭの仮想層レイアウトデータを生成する（Ｓ５４０）。図６を参照すれば、仮想層６００はＨＰＳＴＭの不透明パターン３７とハーフトーンパターン３５とを区分するものであり、マスクの製造時ミスアラインメントマージンを増やすために導入される層である。望ましくは仮想層６００の縁部一部は不透明パターン３７の補助遮断パターン３７ｂとハーフトーンパターン３５との境界領域と一致することが望ましい。一方、ＨＰＳＴＭの主遮断パターン３７ａの縁部と仮想層６００の縁部間にはＨＰＳＴＭの製造時に使われる装備のミスアラインメントマージンＢだけの差があってマスク製造マージンを増大させることが望ましい。
【００５０】
仮想層６００の機能は以下マスクの製造工程を通じて詳細に説明する。
【００５１】
図７Ａないし図９Ｉは図２のフローチャートを通じてマスク製造装備に入力されたレイアウトデータを使用してマスクを製造する工程を説明するための断面図及び上面図である。断面図ａ−ａ’及びｂ−ｂ’は図１のａ−ａ’とｂ−ｂ’とに沿って切った断面図である。
【００５２】
まず図７Ａを参照すれば、透明基板３３上にハーフトーン膜３５、不透明膜３７及び第１フォトレジスト膜３８を順番に蒸着する。
【００５３】
ハーフトーン膜３５は露光源に対して透過率が０％超過３０％未満である物質のモリブデンシリサイドまたは酸化クロムを使用して形成する。ハーフトーン膜３５の厚さは下記式を満足すべく形成する。
【００５４】
ｔ＝λ／２／（ｎ２−ｎ１）
前記式中、ｎ１は空気の屈折率を、ｎ２はハーフトーン膜の屈折率をそれぞれ示す。
【００５５】
不透明膜３７はクロム層を使用して形成する。
【００５６】
次に、図７Ｂのようにマスク製造用Ｅ−ビーム装置を使用して第１フォトレジストパターン３８ｐを形成する。第１フォトレジストパターン３８ｐは図２のＳ２３０及びＳ２４０段階を通じて生成したＨＰＳＴＭの不透明パターン及びハーフトーンパターンレイアウトが重複したレイアウトデータを利用して形成する。この時、形成されたフォトレジストパターン３８ｐの上面図が図７Ｃに示されている。
【００５７】
図８Ｄのように第１フォトレジストパターン３８ｐをエッチングマスクとして使用して不透明膜３７及びハーフトーン膜３５を順番にパターニングし、不透明パターン３７’及びハーフトーンパターン３５’を形成した後、第１フォトレジストパターン３８ｐを除去し、図８Ｅのように再び第２フォトレジスト膜３９を塗布する。
【００５８】
次に、図８Ｆのようにマスク製造用Ｅ−ビーム装置を使用して第２フォトレジストパターン３９ｐを形成する。第２フォトレジストパターン３９ｐは図２のＳ２３０段階にて生成された不透明パターンレイアウトデータを使用して形成する。この時に形成された第２フォトレジストパターン３９ｐの上面図が図９Ｇに示されている。
【００５９】
続いて図９Ｈのように、第２フォトレジストパターン３９ｐをエッチングマスクとして使用して不透明パターン３７’をエッチングして最終不透明パターン３７”を形成した後、第２フォトレジストパターン３９ｐを除去すれば図９Ｉのように本発明によるＨＰＳＴＭが完成する。
【００６０】
前述の製造法によれば第２フォトレジストパターン３９ｐが不透明パターン３７’と正確に整列されて形成されない場合に最終不透明パターン３７”がもとのイアウトと異なりうる。
【００６１】
このような問題点を解決するためにマスク製造工程に導入された層が図５及び図６にて言及された仮想層６００である。図１０Ａないし図１１Ｅを参照して仮想層６００を使用したＨＰＳＴＭの製造工程を説明する。
【００６２】
図１０Ａに示されているように、透明基板３３上に不透明パターン３７’及びハーフトーンパターン３５’を形成して第２フォトレジスト膜３９を形成する工程までは図７Ａないし図８Ｅの工程までと同一に実施する。
【００６３】
次に、図１０Ｂのように第２フォトレジストパターン３９ｐ’を形成する。第２フォトレジストパターン３９ｐ’は図５のＳ５４０段階にて生成された仮想層レイアウトデータが入力されたＥ−ビーム装置を使用して形成する。この時形成された第２フォトレジストパターン３９ｐ’の上面図が図１０Ｃに示されている。
【００６４】
続いて図１１Ｄのように、第２フォトレジストパターン３９ｐ’をエッチングマスクとして使用して露出された不透明パターン３７’をエッチングして最終不透明パターン３７”を形成した後、第２フォトレジストパターン３９ｐを除去すれば、図１１Ｅのように本発明によるＨＰＳＴＭが完成する。
【００６５】
前述の製造法のように不透明パターンとハーフトーンパターンとの境界を区分するが、Ｅ−ビーム装置のミスアラインメントマージンが考慮された仮想層６００データを使用して第２フォトレジストパターン３９ｐ’を形成する場合、最終不透明パターン３７”がもとのレイアウト通り形成できてマスク製造工程マージンが増える。
【００６６】
以下、本発明によるマスクセットを使用する場合の長所を調べるための実験例及び比較例を説明する。しかし、この実験例及び比較例は製造しようとする集積回路素子の種類により多様な変形が可能であることはもちろんである。
【００６７】
＜実験例１＞
本発明により図１２Ａに示すように、不透明ラインパターン２５の線幅Ｌ／Ｗ１’が０．３６μｍであるＡＰＳＭ（図１の２０参考）とハーフトーンパターン３５の線幅Ｌ／Ｗ＿Ｈｔが０．４８μｍであるＨＰＳＴＭ３０のマスクイメージとをシミュレーションした。波長が２４８ｎｍである露光源を採用した１／４縮小ステッパを使用すると仮定してシミュレーションした。その結果、ＨＰＳＴＭイメージ５０と最終イメージ６０とを得た。最終イメージ６０にてアクセスゲートの線幅Ｌ／Ｗ１は０．０９μｍであり、パスゲートの線幅Ｌ／Ｗ２は０．１１μｍであり、アクセスゲート及びパスゲートイメージどちらも非常に良好に形成されることが分かった。
【００６８】
＜比較例１＞
ＡＰＳＭは実験例１と同じものを使用し、米国特許５，８５８，５８０号公報に開示されているＳＰＳＭ１３０を使用して実験例１と同じ条件でシミュレーションした。
【００６９】
図１２Ｂに示すように、ＳＰＳＭのクロムパターン１３５の線幅Ｌ／Ｗ＿Ｏｐは０．８μｍであるものを使用した。その結果、ＳＰＳＭイメージ１５０及び最終イメージ１６０が得られた。最終イメージ１６０から分かるように従来のマスクセットを使用する場合、アクセスゲートの線幅Ｌ／Ｗ１は狭められるが、パスゲートの線幅Ｌ／Ｗ２’は本発明のマスクを使用する場合に比べて顕著にカーソル高集積化された素子を小さな面積に形成するのに限界があることが分かる。
【００７０】
＜比較例２＞
ＡＰＳＭは実験例１と同じものを使用し、図１３Ｃに示すように、クロムパターン２３５の線幅Ｌ／Ｗ＿Ｏｐ’が本発明のＨＰＳＴＭのハーフトーンパターン３５の線幅Ｌ／Ｗ＿Ｈｔと同じＳＰＳＭ２３０を使用して実験例１と同じ条件でシミュレーションしてＳＰＳＭイメージ２５０と最終イメージ２６０とを得た。ＳＰＳＭイメージ２５０及び最終イメージ２６０に円で表示された部分から分かるように、従来のマスクセットを使用してアクセスゲート以外の狭められた線幅Ｌ／Ｗ２”のパスゲートを形成する場合にそのイメージが非常に不良になり、線幅が均一でないことが分かる。このように線幅が均一でない場合に信号が正しく伝えられないので素子の特性に悪影響を及ぼす。また、クロムパターンの場合にはデフォーカスなどの工程変化に非常に脆弱なので、クロムパターンの線幅を本発明のように狭める場合に最終イメージのパスゲートが途絶える問題も生じうる。
【００７１】
図１３Ｄは実験例１のハーフトーンパターンと比較例１及び２のクロムパターンの線幅を比較するために示した断面図である。
【００７２】
【発明の効果】
本発明によるマスクセットを使用すれば、アクセス配線及びパス配線どちらも最小線幅より形成できるので高集積化された素子を狭い面積で形成できる。
【図面の簡単な説明】
【図１】本発明の一実施の形態によるマスクセットの平面図及びこれを使用して最小線幅の配線を形成する工程を示す。
【図２】図１に示されているマスクセットのレイアウト生成法を説明するためのフローチャートである。
【図３】図３Ａは本発明のマスクセットの製造法に使われる従来のマスクのレイアウト図であり、図３Ｂは図２により製造されたマスクセットのレイアウトを重複して示した平面図である。
【図４】図４は図２により製造されたマスクセットのレイアウトを重複して示した平面図である。
【図５】図１に示されているマスクセットのレイアウトの他の生成法を説明するためのフローチャートである。
【図６】図５により製造されたマスクセットのレイアウトを重複して示した平面図である。
【図７】ＡないしＣは図２のフローチャートを通じてマスク製造装備に入力されたレイアウトデータを使用してマスクを製造する工程を説明するための断面図及び上面図である。
【図８】ＤないしＦは図７に続く、図２のフローチャートを通じてマスク製造装備に入力されたレイアウトデータを使用してマスクを製造する工程を説明するための断面図及び上面図である。
【図９】ＧないしＩは図８に続く、図２のフローチャートを通じてマスク製造装備に入力されたレイアウトデータを使用してマスクを製造する工程を説明するための断面図及び上面図である。
【図１０】ＡないしＣは図５のフローチャートを通じてマスク製造装備に入力されたレイアウトデータを使用してマスクを製造する工程を説明するための断面図及び上面図である。
【図１１】ＤないしＥは図１０に続く、図５のフローチャートを通じてマスク製造装備に入力されたレイアウトデータを使用してマスクを製造する工程を説明するための断面図及び上面図である。
【図１２】図１２に続けて、本発明によるトリムマスクと従来の構造マスク及びこれを使用する場合に生成されるイメージを示す図面である。
【図１３】本発明によるトリムマスクと従来の構造マスク及びこれを使用する場合に生成されるイメージを示す図面である。
【符号の説明】
１０ レイアウト図
１１ ウェーハ
１３ 活性領域パターン
１５ アクセスゲート
１７ パスゲート
２０ ＡＰＳＭのレイアウト図
２１ 不透明パターン
２２ 反転領域
２２ａ 第１位相反転領域
２２ｂ 第２位相反転領域
２５ 不透明ラインパターン
３０ ＨＰＳＴＭのレイアウト図
３３ 透明基板
３５ ハーフトーンパターン
３７ 不透明パターン
４０ ＡＰＳＭのイメージ
４１ 非露光領域
４２ 露光領域
４２ａ ０°位相の露光領域
４２ｂ １８０°位相の露光領域
４５ アクセスゲートダークライン
５０ ＨＰＳＴＭのイメージ
５５，５７ 露光領域
６０ 最終イメージ
６５ アクセスゲートダークライン
６７ パスゲートダークライン
【発明の属する技術分野】
本発明は高集積回路素子製造用マスク、その製造法、その製造装置及びこれを利用した高集積回路素子製造法に関する。
【０００２】
【従来の技術】
半導体素子の容量が増すにつれてデザインルールもまたサブマイクロ以下に減っている。しかし、パターンサイズが小さくなるほど隣接するパターンの間に近接効果が生じてパターンの解像度が低下する。
【０００３】
しかし、光学装備にて解像度を向上させるために開口数を増加させる場合には焦点深度（Ｄｅｐｔｈ Ｏｆ Ｆｏｃｕｓ、以下ＤＯＦ）が小さくなる逆効果が現れる。従って、マスクを透過した光の波長を反転して消滅干渉させる原理の位相反転マスク（Ｐｈａｓｅ Ｓｈｉｆｔ Ｍａｓｋ、以下ＰＳＭ）が解像度向上に有用に使われている。
【０００４】
特に、米国特許第５，８５８，５８０号にはＰＳＭの特性を利用してトランジスタのゲート線幅を最小化できるマスクが開示されている。前記特許では活性領域上のゲートを定義するＰＳＭと残りの配線構造とを定義する単一位相構造マスク（Ｓｉｎｇｌｅ Ｐｈａｓｅ Ｓｔｒｕｃｔｕｒｅ Ｍａｓｋ、以下ＳＰＳＭ）を二重露光することにより活性領域上のゲートの線幅を従来のマスクを使用する場合に比べて狭める。
【０００５】
しかし、前記特許に開示されているマスクセットの場合、活性領域上の直線状のゲートだけＰＳＭにより定義され、残りの配線構造はＳＰＳＭのクロムパターンにより定義される。従って、前記特許のマスクを使用する場合、活性領域上のゲートの線幅だけ従来の線幅に比べて狭まるだけであり、残りのゲートを連結するための配線構造の線幅は狭められない。従って、高集積化された素子を小さなチップ面積に形成するのに相当な限界がある。
【０００６】
【特許文献１】
米国特許第５，８５８，５８０号明細書
【０００７】
【発明が解決しようとする課題】
本発明が解決しようとする技術的課題は、高集積回路素子の配線の全体線幅を最小化できるマスクセットを提供することである。
【０００８】
本発明が解決しようとする他の技術的課題は、前記マスクセットレイアウトの生成法を提供することである。
【０００９】
本発明が解決しようとするさらに他の技術的課題は、前記マスクセットの製造法を提供することである。
【００１０】
本発明が解決しようとするさらに他の技術的課題は、前記マスクセットを利用した高集積回路素子製造法を提供することである。
【００１１】
【課題を解決するための手段】
前記技術的課題を達成するための集積回路素子の配線全体の線幅を最小化できるマスクセットは、交互型位相反転マスク（Ａｌｔｅｒｎａｔｉｎｇ Ｐｈａｓｅ Ｓｈｉｆｔｉｎｇ Ｍａｓｋ、以下ＡＰＳＭ）とハーフトーン位相反転型トリムマスク（Ｈａｌｆｔｏｎｅ Ｐｈａｓｅ Ｓｈｉｆｔｉｎｇ Ｔｒｉｍ Ｍａｓｋ、以下ＨＰＳＴＭ）より構成される。
【００１２】
ＡＰＳＭは位相反転領域対と第１不透明パターンとを含む。位相反転領域対は消滅干渉を起こせるように隣接配置された相異なる位相の位相反転領域２つよりなってアクセス配線を定義する。第１不透明パターンは前記位相反転領域対を定義すべく透明基板上に形成される。
【００１３】
ＨＰＳＴＭは透明基板上に形成された第２不透明パターン及びハーフトーンパターンを含む。第２不透明パターンは前記アクセス配線が消されることを防止し、前記ハーフトーンパターンは前記アクセス配線と連結されるパス配線を定義する。
【００１４】
前記他の技術的課題を達成するための本発明によるマスクセットレイアウトの生成法によれば、広い線幅を有する配線のレイアウトデータを読み出した後、読み出されたレイアウトデータから消滅干渉により広い線幅より縮小された線幅のアクセス配線を具現する領域を認知する。次に、認知内容を根拠として消滅干渉を起こせるように隣接配置された相異なる位相の位相反転領域２つよりなる位相反転領域対が配されたＡＰＳＭのレイアウトを生成する。最後に、前記ＡＰＳＭにより定義された配線が消されないようにするための不透明パターン及びハーフトーン位相反転により前記広い線幅より縮小された線幅をもって前記アクセス配線と連結されるパス配線を具現するためのハーフトーンパターンが配されたＨＰＳＴＭのレイアウトを生成する。
【００１５】
前記さらに他の技術的課題を達成するための他の一例によれば、ＡＰＳＭ及びＨＰＳＴＭのレイアウトまでは同一に形成した後、ＨＰＳＴＭの不透明パターンとハーフトーンパターンとの境界を区分するが、前記トリムマスク製造装置のミスアラインメントマージンが考慮された仮想層レイアウトを生成する段階をより含む。
【００１６】
前記さらに他の技術的課題を達成するための本発明によるマスクセットのＨＰＳＴＭの製造法によれば、露光源に対して透明な基板上にハーフトーン膜、不透明膜を順番に形成した後、前記不透明パターンとハーフトーンパターンとのレイアウトに沿って前記不透明膜及びハーフトーン膜を順番にパターニングする。次に、前記パターニングされた不透明膜を前記不透明パターンレイアウトに沿って再パターニングしてＨＰＳＴＭを完成する。
【００１７】
本発明によるマスクセットのＨＰＳＴＭの他の一例によれば、露光源に対して透明な基板上にハーフトーン膜、不透明膜を順番に形成した後、前記不透明パターンとハーフトーンパターンとのレイアウトに沿って前記不透明膜及びハーフトーン膜を順番にパターニングする。次に、前記パターニングされた不透明膜を前記不透明パターンとハーフトーンパターンとの境界を区分するが、前記トリムマスク製造装置のミスアラインメントマージンが考慮された仮想層レイアウトに沿ってパターニングしてＨＰＳＴＭを完成する。
【００１８】
前記さらに他の技術的課題を達成するための本発明によるマスクセットを利用した高集積回路素子製造法によれば、パターニングする配線物質層とフォトレジスト膜とが順番に積層されているウェーハを前記ＡＰＳＭを使用して露光する。次に、露光された基板をＨＰＳＴＭを使用して露光する。
【００１９】
【発明の実施の形態】
以下にからは本発明によるマスクセット、そのレイアウト生成法、その製造法及びこれを利用した高集積回路素子製造法について添付された図面を参照して詳細に説明する。しかし、本発明は以下にて開示される実施の形態に限定されるのではなく、相異なる多様な形態で具現され、単に本実施の形態は本発明の開示が完全になるべく、当業者に発明の範疇を完全に知らせるために提供される。図面にて、マスク基板上のパターンの大きさは説明の便宜のために誇張拡大して示された。以下、マスクイメージとはフォトレジスト膜が塗布されたウェーハをマスクを使用して露光した時ウェーハ上に転写されたイメージを指す。一方、図面にて同じ参照符号は同じ構成要素を指す。
【００２０】
図１を参照して集積回路素子の配線線幅をチップ全体にかけて最小化できるマスクセット及びこれを利用して最小線幅の配線イメージを形成する方法について説明する。
【００２１】
本明細書には素子の動作に直接的に作用する配線はアクセス配線にアクセス配線を連結して信号伝達を主機能とする配線はパス配線とする。以下、本発明の実施の形態では配線がゲートラインである場合を例にとって説明するが、高集積回路素子の他の配線構造にも本発明を適用できることはもちろんである。高集積化されたチップパターンを最小の面積で形成するためには、活性領域上に形成されるアクセスゲートはトランジスタの動作に必要な最小線幅であり、残りのフィールド領域上に形成されるパスゲートは信号伝達に必要な最小線幅として形成することが最も望ましい。
【００２２】
図１は形成しようとする高集積回路素子のゲートラインのレイアウト図１０、本発明のＡＰＳＭのレイアウト図２０、ＨＰＳＴＭのレイアウト図３０、ＡＰＳＭのイメージ４０、ＨＰＳＴＭのイメージ５０及び最終イメージ６０を含む。
【００２３】
高集積回路素子のレイアウト図１０は、ウェーハ１１上に配列された活性領域パターン１３上に配された第１線幅Ｌ／Ｗ１のアクセスゲート１５及び第１線幅Ｌ／Ｗ１と同一であるか小さい第２線幅Ｌ／Ｗ２のパスゲート１７を含む。レイアウト図１０のゲート１５，１７は本発明のＡＰＳＭ２０とＨＰＳＴＭ３０とを二重露光して形成する。ＡＰＳＭ２０とＨＰＳＴＭ３０とはいかなる順序で使用してもよい。
【００２４】
まず、本発明のマスクセットについて説明する。ＡＰＳＭ２０は位相反転領域対２２と不透明パターン２１とを含む。位相反転領域対２２は消滅干渉を起こせるように隣接配置された相異なる位相の第１及び第２位相反転領域２２ａ，２２ｂよりなる。第１位相反転領域２２ａは０°位相の透明領域であり、第２位相反転領域２２ｂは１８０°位相の透明領域であることが消滅干渉に最も適している。不透明パターン２１は透明基板（図示せず）上に形成されて前記位相反転領域対２２を定義する。
【００２５】
ＡＰＳＭ２０は第１及び第２位相反転領域２２ａ，２２ｂ間に不透明ラインパターン２５をさらに備え、不透明フィールドが交互する不透明フィールドＡＰＳＭであることが望ましい。不透明ラインパターン２５は第１及び第２位相反転領域２２ａ，２２ｂの消滅干渉効果との組み合わせによりアクセスゲート１５の配線の線幅Ｌ／Ｗ１を形成できる線幅Ｌ／Ｗ１’を備える。
【００２６】
ＡＰＳＭ２０が適用される領域は最小化することが消滅干渉により不必要な欠陥構造が形成されることを防止できる。従って、消滅干渉によりパターンを形成することが適した所の定義にだけＡＰＳＭ２０を適用させることが望ましい。
【００２７】
ＨＰＳＴＭ３０は透明基板３３上に形成された不透明パターン３７及びハーフトーンパターン３５を含む。不透明パターン３７はＡＰＳＭ２０により定義されるアクセスゲートが消されることを防止し、ハーフトーンパターン３５はアクセスゲートと連結されるパスゲートを定義する。ハーフトーンパターン３５は高い解像度と大きいＤＯＦとを有するので、パスゲートを最小化された線幅より形成できる長所がある。
【００２８】
ハーフトーンパターン３５は露光源に対して透過率が０％超過３０％未満の物質より構成されることがパターンの解像度を向上させるのに望ましい。前記物質としては、モリブデンシリサイド、酸化クロムなどを例に挙げることができる。
【００２９】
本発明によるマスクセットを使用して最終ゲートラインイメージを形成する方法を説明する。
【００３０】
活性領域パターン１３がすでに形成されているウェーハ１１上に配線形成用物質膜であるポリシリコン膜を形成した後でその上にフォトレジスト膜を塗布する。次に、ＡＰＳＭ２０を使用して露光すればＡＰＳＭイメージ４０が形成される。ＡＰＳＭ２０の位相反転領域対１２０としては、光が透過して０°位相の露光領域４２ａと１８０°位相の露光領域４２ｂとを形成する。一方、第１不透明領域２１は光の透過を遮断して非露光領域４１を形成する。０°位相の露光領域４２ａと１８０°位相の露光領域４２ｂ間では消滅干渉がおき、アクセスゲートダークライン４５が形成される。不透明ラインパターン２５もまた光の透過を防止してアクセスゲートダークライン４５の線幅を調節できる。従って、不透明ラインパターン２５の幅は形成しようとするアクセスゲートダークライン４５の線幅により調節でき、必要によっては除去されうる。
【００３１】
一方、フォトレジスト膜が塗布されているウェーハをＨＰＳＴＭ３０を使用して露光すればＨＰＳＴＭイメージ５０が形成される。ＨＰＳＴＭ３０の不透明パターン３７は光の透過を全面遮断する。不透明パターン３７により決定された非露光領域５７はＡＰＳＭイメージのアクセスゲートダークライン４５が消されること、すなわち露光されることを防止する。
【００３２】
ハーフトーンパターン３５は０％超過３０％未満に光だけ透過させ、透過された光は周辺の透明基板３３を透過した光と位相が１８０°差が出る。従って、ハーフトーンパターン３５により定義された非露光領域５５の解像度が高まる。ハーフトーンパターン３５により形成された非露光領域５５はパスゲートダークラインを定義する。
【００３３】
従って、ＡＰＳＭ２０とＨＰＳＴＭ３０とを使用して順次二重露光を実施すれば最終イメージ６０が形成される。最終イメージ６０の場合、アクセスゲートダークライン６５は第１線幅Ｌ／Ｗ１より、パスゲートダークライン６７は第２線幅Ｌ／Ｗ２より形成される。
【００３４】
すなわち、本発明によるマスクセットではアクセスゲートはＡＰＳＭによる消滅干渉により定義してＨＰＳＴＭの第２不透明パターンにより保護する。ＡＰＳＭによる消滅干渉により定義されたアクセスゲートをハーフトーンパターンで保護する場合、アクセスゲート領域が一部露光される可能性があるために、ＨＰＳＴＭの第２不透明パターンにより保護する。そして、パスゲートはＤＯＦが良いＨＰＳＴＭのハーフトーンパターンにより定義することにより最小線幅の配線構造を容易に実現できる。
【００３５】
図２は本発明の一実施の形態によるマスクセットの新しいレイアウト生成法を説明するためのフローチャートである。図３Ａは本発明のマスクセットの製造法に使われる従来のマスクのレイアウト図であり、図３Ｂは図２により製造されたマスクセットのレイアウトを重複して示した平面図である。
【００３６】
まず、本発明の一実施の形態によるマスクセットを製造するためには図３に示されている従来のマスクのレイアウトを含むデータを読み出す（Ｓ２００）。前記データの読み出しは手動でコンピュータにデータを供給したり、ＧＤＳ−ＩＩファイルのようなファイルを読み出すことによりなる。従来のマスク３００は単一クロムマスクであり、アクセスゲート３０５及びパスゲート３０７どちらも同じ線幅Ｌ／Ｗ＿ｏｌｄを有している。従来の線幅Ｌ／Ｗ＿ｏｌｄは高集積回路素子にて具現しようとする線幅より広い線幅である。前記データは従来のレイアウト、従来の線幅Ｌ／Ｗ＿ｏｌｄ、新しい回路素子のアクセスゲート線幅及びパスゲート線幅、アクセスゲート及びパスゲート線幅縮小因子などを含みうる。
【００３７】
次に、読み出されたレイアウトデータから消滅干渉により前記広い線幅より縮小された線幅のゲートラインを具現する領域を認知する（Ｓ２１０）。従来の装備の解像度で具現できない領域として消滅干渉により具現することが望ましい領域を認知する段階である。例えば、アクセスゲート領域を認知し、この領域の最小線幅を決定し、最小線幅を具現するのに適した消滅干渉寸法などを決定する。
【００３８】
前記認知内容（消滅干渉領域、寸法など）を根拠として回路内の必要な位置に位相反転領域対を配することにより、図１に示されているＡＰＳＭ２０のレイアウトを生成する（Ｓ２２０）。ＡＰＳＭ２０のレイアウト生成はコンピュータで行うことが望ましい。この時、コンピュータにより生成されたＡＰＳＭレイアウトデータはマスク製造装置に入力される。位相反転領域は０°位相反転領域２２ａと１８０°位相反転領域２２ｂとが１対に構成される。
【００３９】
ＡＰＳＭのレイアウトデータ生成を完了した後、コンピュータはＨＰＳＴＭのレイアウトデータを生成する（Ｓ２３０及びＳ２４０）。
【００４０】
まず、前段階を通じて位相反転領域が配された領域に対応すべくＨＰＳＴＭの不透明パターン３７のレイアウトを生成する（Ｓ２３０）。
【００４１】
不透明パターン３７の大きさ及び形定義は図３Ｂを参照してさらに詳細に説明する。不透明パターン３７は位相反転領域対２２に対応して位相反転領域対２２により定義されるアクセスゲートが消されることを防止する機能を果たす。従って、不透明パターン３７が位相反転領域対２２より大きくなれば、マスクセットを二重露光して形成した最終イメージにて露光さるべき領域のうち一部が未露光状態に残って欠陥として作用する可能性がある。従って、不透明パターン３７は位相反転領域対２２と同一であるか小さいことが望ましい。より一層望ましくは、位相反転領域対２２の縁部からＡＰＳＭ（図１の２０）とＨＰＳＴＭ（図１の３０）とを露光する時のミスアラインメントマージンＭ．Ｍ分内側に縮小された主遮断パターン３７ａと主遮断パターン３７ａから延びてアクセスゲートが消されることを防止するための補助遮断パターン３７ｂとより構成される。
【００４２】
この時、主遮断パターン３７ａの幅Ｗｐは活性領域１３の幅Ｗａより広いことが形成しようとするアクティブ素子の動作特性（例：スレショルド電圧など）を良好に保持できる。
【００４３】
補助遮断パターン３７ｂの線幅は所望の位相反転領域２２ａ，２２ｂ間の消滅干渉及び不透明ラインパターン（図１の２５）の組み合わせにより定義されるアクセスゲートの線幅Ｌ／Ｗ＿ＰｓよりミスアラインメントマージンＭ．Ｍぐらい両側に延びてＡＰＳＭにより定義されるアクセスゲート不透明ライン（図１の６５）が消されること、すなわち露光されることを効果的に遮断させる。
【００４４】
そして、補助遮断パターン３７ｂは主遮断パターン３７ａの末端から前記位相反転領域対２２の縁部と一致するように延びていることが望ましい。もし、補助遮断パターン３７ｂが形成されるところの一部をハーフトーンパターンより形成すれば、アクセスゲート６５が消されることを遮断する役割を正しく遂行できない。その理由は、ハーフトーンパターンは少なくとも露光源に対して透過率が０％超過３０％未満の物質より構成されて透過光の位相も１８０°反転させるので、周辺露光領域との相互作用によりアクセスゲートが形成される領域の一部を露光させられる。従って、アクセスゲートの線幅をまともに調節することが難しくなる。従って、不透明補助遮断パターン３７ｂは少なくとも位相反転領域対２２の縁部までは延びることが最も望ましい。
【００４５】
一方、図４に示されているように補助遮断パターン３７ｂは位相反転領域対２２の縁部外部に所定延長長さＡ分さらに延びてもよい。この時、延長長さＡが露光源の波長を超過する場合には、ＤＯＦ変化時にハーフトーンパターン３５と補助遮断パターン３７ｂとの境界部分が途絶えうる。従って、補助遮断パターン３７ｂの延長長さＡはマスクセットに使われる露光源の波長以下の長さに延びることが望ましい。すなわち、延長長さＡは露光源がＫｒＦエクシマレーザの場合には２４８ｎｍ以下であり、ＡｒＦエクシマレーザの場合には１９３ｎｍ以下であり、Ｆ２エクシマレーザの場合には１５７ｎｍ以下であることが望ましい。
【００４６】
不透明パターン３７レイアウトの生成が完了すれば、コンピュータが前段階にて生成されたレイアウトと従来のレイアウトとを分析してアクセスゲートと連結されるパスゲートが形成される領域及び縮小されたパスゲートの大きさなどを決定してＨＰＳＴＭのハーフトーンパターン３５レイアウトを生成する（Ｓ２４０）。コンピュータはＨＰＳＴＭのレイアウトデータをＧＤＳ−ＩＩデータで生成してＡＰＳＭのレイアウトデータと同様にマスク製造装備に入力する。
【００４７】
図５は本発明の一実施の形態によるマスクセットのレイアウト生成法を説明するための他のフローチャートであり、図６は図５により製造されたマスクセットのレイアウトを重複して示した平面図である。
【００４８】
ＡＰＳＭの製造段階まで（Ｓ２００，Ｓ２１０，Ｓ２２０）は図２に示されているフローチャートと同一に進められる。次に、ＨＰＳＴＭの全体レイアウトを生成する（Ｓ５３０）。まず、前段階を通じて位相反転領域が配された領域にＨＰＳＴＭの不透明パターン３７を配し、不透明パターン３７の大きさなどを定義する。また、従来のレイアウト図を分析してアクセスゲートと連結されるパスゲートが形成される領域、縮小されたパスゲートの大きさなどを決定してＨＰＳＴＭのハーフトーンパターン３５レイアウトを生成する（Ｓ５３０）。その結果、ＨＰＳＴＭのデザインが完了する。コンピュータはＨＰＳＴＭのレイアウトデータをＧＤＳ−ＩＩデータで生成してＡＰＳＭのデザインデータと同様にマスク製造装備に入力する。
【００４９】
最後に、ＨＰＳＴＭの仮想層レイアウトデータを生成する（Ｓ５４０）。図６を参照すれば、仮想層６００はＨＰＳＴＭの不透明パターン３７とハーフトーンパターン３５とを区分するものであり、マスクの製造時ミスアラインメントマージンを増やすために導入される層である。望ましくは仮想層６００の縁部一部は不透明パターン３７の補助遮断パターン３７ｂとハーフトーンパターン３５との境界領域と一致することが望ましい。一方、ＨＰＳＴＭの主遮断パターン３７ａの縁部と仮想層６００の縁部間にはＨＰＳＴＭの製造時に使われる装備のミスアラインメントマージンＢだけの差があってマスク製造マージンを増大させることが望ましい。
【００５０】
仮想層６００の機能は以下マスクの製造工程を通じて詳細に説明する。
【００５１】
図７Ａないし図９Ｉは図２のフローチャートを通じてマスク製造装備に入力されたレイアウトデータを使用してマスクを製造する工程を説明するための断面図及び上面図である。断面図ａ−ａ’及びｂ−ｂ’は図１のａ−ａ’とｂ−ｂ’とに沿って切った断面図である。
【００５２】
まず図７Ａを参照すれば、透明基板３３上にハーフトーン膜３５、不透明膜３７及び第１フォトレジスト膜３８を順番に蒸着する。
【００５３】
ハーフトーン膜３５は露光源に対して透過率が０％超過３０％未満である物質のモリブデンシリサイドまたは酸化クロムを使用して形成する。ハーフトーン膜３５の厚さは下記式を満足すべく形成する。
【００５４】
ｔ＝λ／２／（ｎ２−ｎ１）
前記式中、ｎ１は空気の屈折率を、ｎ２はハーフトーン膜の屈折率をそれぞれ示す。
【００５５】
不透明膜３７はクロム層を使用して形成する。
【００５６】
次に、図７Ｂのようにマスク製造用Ｅ−ビーム装置を使用して第１フォトレジストパターン３８ｐを形成する。第１フォトレジストパターン３８ｐは図２のＳ２３０及びＳ２４０段階を通じて生成したＨＰＳＴＭの不透明パターン及びハーフトーンパターンレイアウトが重複したレイアウトデータを利用して形成する。この時、形成されたフォトレジストパターン３８ｐの上面図が図７Ｃに示されている。
【００５７】
図８Ｄのように第１フォトレジストパターン３８ｐをエッチングマスクとして使用して不透明膜３７及びハーフトーン膜３５を順番にパターニングし、不透明パターン３７’及びハーフトーンパターン３５’を形成した後、第１フォトレジストパターン３８ｐを除去し、図８Ｅのように再び第２フォトレジスト膜３９を塗布する。
【００５８】
次に、図８Ｆのようにマスク製造用Ｅ−ビーム装置を使用して第２フォトレジストパターン３９ｐを形成する。第２フォトレジストパターン３９ｐは図２のＳ２３０段階にて生成された不透明パターンレイアウトデータを使用して形成する。この時に形成された第２フォトレジストパターン３９ｐの上面図が図９Ｇに示されている。
【００５９】
続いて図９Ｈのように、第２フォトレジストパターン３９ｐをエッチングマスクとして使用して不透明パターン３７’をエッチングして最終不透明パターン３７”を形成した後、第２フォトレジストパターン３９ｐを除去すれば図９Ｉのように本発明によるＨＰＳＴＭが完成する。
【００６０】
前述の製造法によれば第２フォトレジストパターン３９ｐが不透明パターン３７’と正確に整列されて形成されない場合に最終不透明パターン３７”がもとのイアウトと異なりうる。
【００６１】
このような問題点を解決するためにマスク製造工程に導入された層が図５及び図６にて言及された仮想層６００である。図１０Ａないし図１１Ｅを参照して仮想層６００を使用したＨＰＳＴＭの製造工程を説明する。
【００６２】
図１０Ａに示されているように、透明基板３３上に不透明パターン３７’及びハーフトーンパターン３５’を形成して第２フォトレジスト膜３９を形成する工程までは図７Ａないし図８Ｅの工程までと同一に実施する。
【００６３】
次に、図１０Ｂのように第２フォトレジストパターン３９ｐ’を形成する。第２フォトレジストパターン３９ｐ’は図５のＳ５４０段階にて生成された仮想層レイアウトデータが入力されたＥ−ビーム装置を使用して形成する。この時形成された第２フォトレジストパターン３９ｐ’の上面図が図１０Ｃに示されている。
【００６４】
続いて図１１Ｄのように、第２フォトレジストパターン３９ｐ’をエッチングマスクとして使用して露出された不透明パターン３７’をエッチングして最終不透明パターン３７”を形成した後、第２フォトレジストパターン３９ｐを除去すれば、図１１Ｅのように本発明によるＨＰＳＴＭが完成する。
【００６５】
前述の製造法のように不透明パターンとハーフトーンパターンとの境界を区分するが、Ｅ−ビーム装置のミスアラインメントマージンが考慮された仮想層６００データを使用して第２フォトレジストパターン３９ｐ’を形成する場合、最終不透明パターン３７”がもとのレイアウト通り形成できてマスク製造工程マージンが増える。
【００６６】
以下、本発明によるマスクセットを使用する場合の長所を調べるための実験例及び比較例を説明する。しかし、この実験例及び比較例は製造しようとする集積回路素子の種類により多様な変形が可能であることはもちろんである。
【００６７】
＜実験例１＞
本発明により図１２Ａに示すように、不透明ラインパターン２５の線幅Ｌ／Ｗ１’が０．３６μｍであるＡＰＳＭ（図１の２０参考）とハーフトーンパターン３５の線幅Ｌ／Ｗ＿Ｈｔが０．４８μｍであるＨＰＳＴＭ３０のマスクイメージとをシミュレーションした。波長が２４８ｎｍである露光源を採用した１／４縮小ステッパを使用すると仮定してシミュレーションした。その結果、ＨＰＳＴＭイメージ５０と最終イメージ６０とを得た。最終イメージ６０にてアクセスゲートの線幅Ｌ／Ｗ１は０．０９μｍであり、パスゲートの線幅Ｌ／Ｗ２は０．１１μｍであり、アクセスゲート及びパスゲートイメージどちらも非常に良好に形成されることが分かった。
【００６８】
＜比較例１＞
ＡＰＳＭは実験例１と同じものを使用し、米国特許５，８５８，５８０号公報に開示されているＳＰＳＭ１３０を使用して実験例１と同じ条件でシミュレーションした。
【００６９】
図１２Ｂに示すように、ＳＰＳＭのクロムパターン１３５の線幅Ｌ／Ｗ＿Ｏｐは０．８μｍであるものを使用した。その結果、ＳＰＳＭイメージ１５０及び最終イメージ１６０が得られた。最終イメージ１６０から分かるように従来のマスクセットを使用する場合、アクセスゲートの線幅Ｌ／Ｗ１は狭められるが、パスゲートの線幅Ｌ／Ｗ２’は本発明のマスクを使用する場合に比べて顕著にカーソル高集積化された素子を小さな面積に形成するのに限界があることが分かる。
【００７０】
＜比較例２＞
ＡＰＳＭは実験例１と同じものを使用し、図１３Ｃに示すように、クロムパターン２３５の線幅Ｌ／Ｗ＿Ｏｐ’が本発明のＨＰＳＴＭのハーフトーンパターン３５の線幅Ｌ／Ｗ＿Ｈｔと同じＳＰＳＭ２３０を使用して実験例１と同じ条件でシミュレーションしてＳＰＳＭイメージ２５０と最終イメージ２６０とを得た。ＳＰＳＭイメージ２５０及び最終イメージ２６０に円で表示された部分から分かるように、従来のマスクセットを使用してアクセスゲート以外の狭められた線幅Ｌ／Ｗ２”のパスゲートを形成する場合にそのイメージが非常に不良になり、線幅が均一でないことが分かる。このように線幅が均一でない場合に信号が正しく伝えられないので素子の特性に悪影響を及ぼす。また、クロムパターンの場合にはデフォーカスなどの工程変化に非常に脆弱なので、クロムパターンの線幅を本発明のように狭める場合に最終イメージのパスゲートが途絶える問題も生じうる。
【００７１】
図１３Ｄは実験例１のハーフトーンパターンと比較例１及び２のクロムパターンの線幅を比較するために示した断面図である。
【００７２】
【発明の効果】
本発明によるマスクセットを使用すれば、アクセス配線及びパス配線どちらも最小線幅より形成できるので高集積化された素子を狭い面積で形成できる。
【図面の簡単な説明】
【図１】本発明の一実施の形態によるマスクセットの平面図及びこれを使用して最小線幅の配線を形成する工程を示す。
【図２】図１に示されているマスクセットのレイアウト生成法を説明するためのフローチャートである。
【図３】図３Ａは本発明のマスクセットの製造法に使われる従来のマスクのレイアウト図であり、図３Ｂは図２により製造されたマスクセットのレイアウトを重複して示した平面図である。
【図４】図４は図２により製造されたマスクセットのレイアウトを重複して示した平面図である。
【図５】図１に示されているマスクセットのレイアウトの他の生成法を説明するためのフローチャートである。
【図６】図５により製造されたマスクセットのレイアウトを重複して示した平面図である。
【図７】ＡないしＣは図２のフローチャートを通じてマスク製造装備に入力されたレイアウトデータを使用してマスクを製造する工程を説明するための断面図及び上面図である。
【図８】ＤないしＦは図７に続く、図２のフローチャートを通じてマスク製造装備に入力されたレイアウトデータを使用してマスクを製造する工程を説明するための断面図及び上面図である。
【図９】ＧないしＩは図８に続く、図２のフローチャートを通じてマスク製造装備に入力されたレイアウトデータを使用してマスクを製造する工程を説明するための断面図及び上面図である。
【図１０】ＡないしＣは図５のフローチャートを通じてマスク製造装備に入力されたレイアウトデータを使用してマスクを製造する工程を説明するための断面図及び上面図である。
【図１１】ＤないしＥは図１０に続く、図５のフローチャートを通じてマスク製造装備に入力されたレイアウトデータを使用してマスクを製造する工程を説明するための断面図及び上面図である。
【図１２】図１２に続けて、本発明によるトリムマスクと従来の構造マスク及びこれを使用する場合に生成されるイメージを示す図面である。
【図１３】本発明によるトリムマスクと従来の構造マスク及びこれを使用する場合に生成されるイメージを示す図面である。
【符号の説明】
１０ レイアウト図
１１ ウェーハ
１３ 活性領域パターン
１５ アクセスゲート
１７ パスゲート
２０ ＡＰＳＭのレイアウト図
２１ 不透明パターン
２２ 反転領域
２２ａ 第１位相反転領域
２２ｂ 第２位相反転領域
２５ 不透明ラインパターン
３０ ＨＰＳＴＭのレイアウト図
３３ 透明基板
３５ ハーフトーンパターン
３７ 不透明パターン
４０ ＡＰＳＭのイメージ
４１ 非露光領域
４２ 露光領域
４２ａ ０°位相の露光領域
４２ｂ １８０°位相の露光領域
４５ アクセスゲートダークライン
５０ ＨＰＳＴＭのイメージ
５５，５７ 露光領域
６０ 最終イメージ
６５ アクセスゲートダークライン
６７ パスゲートダークライン
Claims (42)
- 消滅干渉を起こせるように隣接配置された相異なる位相の位相反転領域２つよりなってアクセス配線を定義する位相反転領域対と、
前記位相反転領域対を定義すべく透明基板上に形成された第１不透明パターンを含む交互型位相反転マスクと、
透明基板上に形成されて前記アクセス配線が消されることを防止する第２不透明パターンと、
前記アクセス配線と連結されるパス配線を定義するハーフトーンパターンを含むハーフトーン位相反転トリムマスクとを含むことを特徴とする高集積回路素子製造用マスクセット。 - 前記パス配線の線幅は前記アクセス配線の線幅と同一であるか狭いことを特徴とする請求項１に記載のマスクセット。
- 前記第２不透明パターンは前記位相反転領域対に対応するが、
前記位相反転領域対の縁部から前記位相反転マスクと前記トリムマスク間の露光時のミスアラインメントマージン分内側に縮小された主遮断パターンと、
前記アクセス配線に対応すべく前記主遮断パターンから延びて前記アクセス配線が消されることを防止するための補助遮断パターンとを含むことを特徴とする請求項１に記載のマスクセット。 - 前記アクセス配線はアクティブ素子のアクセスゲートであり、前記アクセス配線の線幅と垂直の前記主遮断パターンの長さは前記アクティブ素子の活性領域の幅より長いことを特徴とする請求項３に記載のマスクセット。
- 前記補助遮断パターンの線幅は前記アクセス配線の線幅よりミスアラインメントマージン分両側に延長されていることを特徴とする請求項３に記載のマスクセット。
- 前記補助遮断パターンは前記主遮断パターンの末端から前記位相反転領域対の縁部と一致するように延びていることを特徴とする請求項３ないし５のうちいずれか１項に記載のマスクセット。
- 前記補助遮断パターンと前記ハーフトーンパターンとの境界は前記トリムマスクの製造時に導入される仮想層の縁部一部と一致し、
前記仮想層の残りの縁部は前記主遮断パターンから前記トリムマスクの製造時に使われる装備のミスアラインメントマージン分延びていることを特徴とする請求項６に記載のマスクセット。 - 前記補助遮断パターンは前記主遮断パターンの末端から延びるが、前記位相反転領域対の縁部外部に前記マスクセットに使われる露光源の波長以下の長さ分さらに延びていることを特徴とする請求項３ないし５のうちいずれか１項に記載のマスクセット。
- 前記補助遮断パターンと前記ハーフトーンパターンとの境界は前記トリムマスクの製造時に導入される仮想層の縁部一部と一致し、
前記仮想層の残りの縁部は前記主遮断パターンから前記トリムマスクの製造時に使われる装備のミスアラインメントマージン分延びていることを特徴とする請求項８に記載のマスクセット。 - 前記位相反転領域対は前記相異なる位相の位相反転領域間に不透明ラインパターンをさらに備えるが、前記不透明ラインパターンは前記位相反転領域の消滅干渉効果との組み合わせにより前記アクセス配線の線幅を決定できる幅を備えることを特徴とする請求項１に記載のマスクセット。
- 広い線幅を有する配線のレイアウトデータを読み出す段階と、
前記読み出されたレイアウトデータから消滅干渉により前記広い線幅より縮小された線幅のアクセス配線を具現する領域を認知する段階と、
前記認知内容を根拠として消滅干渉を起こせるように隣接配置された相異なる位相の位相反転領域２つよりなる位相反転領域対が配された交互型位相反転マスクのレイアウトを生成する段階と、
前記交互型位相反転マスクにより定義されたアクセス配線が消されないようにするための不透明パターン及びハーフトーン位相反転により前記広い線幅より縮小された線幅をもって前記アクセス配線と連結されるパス配線を具現するためのハーフトーンパターンが配されたハーフトーン位相反転トリムマスクのレイアウトを生成する段階とを含むことを特徴とするマスクセットのレイアウト形成方法。 - 広い線幅を有する配線のレイアウトデータを読み出す段階と、
前記読み出されたレイアウトデータから消滅干渉により前記広い線幅より縮小された線幅のアクセス配線を具現する領域を認知する段階と、
前記認知内容を根拠として消滅干渉を起こせるように隣接配置された相異なる位相の位相反転領域２つよりなる位相反転領域対が配された交互型位相反転マスクのレイアウトを生成する段階と、
前記交互型位相反転マスクにより定義された配線が消されないようにするための不透明パターン及びハーフトーン位相反転により前記広い線幅より縮小された線幅をもって前記アクセス配線と連結されるパス配線を具現するためのハーフトーンパターンが配されたハーフトーン位相反転トリムマスクのレイアウトを生成する段階と、
前記不透明パターンとハーフトーンパターンとの境界を区分するが、前記トリムマスク製造装置のミスアラインメントマージンが考慮された仮想層レイアウトを生成する段階とを含むことを特徴とするマスクセットのレイアウト形成方法。 - 前記パス配線の線幅は前記アクセス配線の線幅と同一であるか狭いことを特徴とする請求項１１または１２に記載のレイアウト形成方法。
- 前記不透明パターンは前記位相反転領域対に対応するが、
前記位相反転領域対の縁部から前記位相反転マスクと前記トリムマスク間の露光時のミスアラインメントマージン分内側に縮小された主遮断パターンと、
前記アクセス配線に対応すべく前記主遮断パターンから延びて前記アクセス配線が消されることを防止するための補助遮断パターンとを含むことを特徴とする請求項１１または１２に記載のレイアウト形成方法。 - 前記アクセス配線はアクティブ素子のアクセスゲートであり、前記アクセス配線の線幅と垂直の前記主遮断パターンの長さは前記アクティブ素子の活性領域の幅より長いことを特徴とする請求項１４に記載のレイアウト形成方法。
- 前記補助遮断パターンの線幅は前記アクセス配線の線幅よりミスアラインメントマージン分両側に延長されていることを特徴とする請求項１４に記載のレイアウト形成方法。
- 前記補助遮断パターンは前記主遮断パターンの末端から前記位相反転領域対の縁部と一致するように延びていることを特徴とする請求項１４に記載のレイアウト形成方法。
- 前記補助遮断パターンと前記ハーフトーンパターンとの境界は前記トリムマスクの製造時に導入される仮想層の縁部一部と一致し、
前記仮想層の残りの縁部は前記主遮断パターンから前記トリムマスクの製造時に使われる装備のミスアラインメントマージン分延びていることを特徴とする請求項１７に記載のレイアウト形成方法。 - 前記補助遮断パターンは前記主遮断パターンの末端から延びるが、前記位相反転領域対の縁部外部に前記マスクセットに使われる露光源の波長以下の長さ分さらに延びていることを特徴とする請求項１４に記載のレイアウト形成方法。
- 前記補助遮断パターンと前記ハーフトーンパターンとの境界は前記トリムマスクの製造時に導入される仮想層の縁部一部と一致し、
前記仮想層の残りの縁部は前記主遮断パターンから前記トリムマスクの製造時に使われる装備のミスアラインメントマージン分延びていることを特徴とする請求項１９に記載のレイアウト形成方法。 - 前記位相反転領域対は前記相異なる位相の位相反転領域間に不透明ラインパターンをさらに備えるが、前記不透明ラインパターンは前記位相反転領域の消滅干渉効果との組み合わせにより前記アクセス配線の線幅を決定できる幅を備えることを特徴とする請求項１１または１２に記載のレイアウト形成方法。
- 交互型位相反転マスクとセットとして使われるハーフトーン位相反転トリムマスクであり、透明基板上に形成されて前記交互型位相反転マスクにより定義されるアクセス配線が消されることを防止する不透明パターンと、前記アクセス配線と連結されるパス配線を定義するハーフトーンパターンとを含む前記トリムマスクの製造法において、
露光源に対して透明な基板上にハーフトーン膜、不透明膜を順番に形成する段階と、
前記不透明パターンとハーフトーンパターンとのレイアウトに沿って前記不透明膜及びハーフトーン膜を順番にパターニングする段階と、
前記パターニングされた不透明膜を前記不透明パターンレイアウトに沿って再パターニングして前記トリムマスクを完成する段階とを含むことを特徴とするトリムマスクの製造法。 - 交互型位相反転マスクとセットとして使われるハーフトーン位相反転トリムマスクであり、透明基板上に形成されて前記交互型位相反転マスクにより定義されるアクセス配線が消されることを防止する不透明パターンと、前記アクセス配線と連結されるパス配線を定義するハーフトーンパターンを含む前記トリムマスクの製造法において、
露光源に対して透明な基板上にハーフトーン膜、不透明膜を順番に形成する段階と、
前記不透明パターンとハーフトーンパターンとのレイアウトに沿って前記不透明膜及びハーフトーン膜を順番にパターニングする段階と、
前記パターニングされた不透明膜を前記不透明パターンとハーフトーンパターンとの境界を区分するが、前記トリムマスク製造装置のミスアラインメントマージンが考慮された仮想層レイアウトに沿ってパターニングして前記トリムマスクを完成する段階とを含むことを特徴とするトリムマスクの製造法。 - 前記パス配線の線幅は前記アクセス配線の線幅と同一であるか狭いことを特徴とする請求項２２または２３に記載のトリムマスクの製造法。
- 前記不透明パターンは前記位相反転領域対に対応するが、
前記位相反転領域対の縁部から前記位相反転マスクと前記トリムマスク間の露光時のミスアラインメントマージン分内側に縮小された主遮断パターンと、
前記アクセス配線に対応すべく前記主遮断パターンから延びて前記アクセス配線が消されることを防止するための補助遮断パターンとを含むことを特徴とする請求項２２または２３に記載のトリムマスクの製造法。 - 前記アクセス配線はアクティブ素子のアクセスゲートであり、前記アクセス配線の線幅と垂直の前記主遮断パターンの長さは前記アクティブ素子の活性領域の幅より長いことを特徴とする請求項２５に記載のトリムマスクの製造法。
- 前記補助遮断パターンの線幅は前記アクセス配線の線幅よりミスアラインメントマージン分両側に延長されていることを特徴とする請求項２５に記載のトリムマスクの製造法。
- 前記補助遮断パターンは前記主遮断パターンの末端から前記位相反転領域対の縁部と一致するように延びていることを特徴とする請求項に記載２５のトリムマスクの製造法。
- 前記補助遮断パターンと前記ハーフトーンパターンとの境界は前記トリムマスクの製造時に導入される仮想層の縁部一部と一致し、
前記仮想層の残りの縁部は前記主遮断パターンから前記トリムマスクの製造時に使われる装備のミスアラインメントマージン分延びていることを特徴とする請求項２８に記載のトリムマスクの製造法。 - 前記補助遮断パターンは前記主遮断パターンの末端から延びるが、前記位相反転領域対の縁部外部に前記マスクセットに使われる露光源の波長以下の長さ分さらに延びていることを特徴とする請求項２５に記載のトリムマスクの製造法。
- 前記補助遮断パターンと前記ハーフトーンパターンとの境界は前記トリムマスクの製造時に導入される仮想層の縁部一部と一致し、
前記仮想層の残りの縁部は前記主遮断パターンから前記トリムマスクの製造時に使われる装備のミスアラインメントマージン分延びていることを特徴とする請求項３０に記載のトリムマスクの製造法。 - 前記位相反転領域対は前記相異なる位相の位相反転領域間に不透明ラインパターンをさらに備えるが、前記不透明ラインパターンは前記位相反転領域の消滅干渉効果との組み合わせにより前記アクセス配線の線幅を決定できる幅を備えることを特徴とする請求項２２または２３に記載のトリムマスクの製造法。
- パターニングする配線物質層とフォトレジスト膜とが順番に積層されているウェーハを消滅干渉を起こせるように隣接配置された相異なる位相の位相反転領域２つよりなってアクセス配線を定義する位相反転領域対と前記位相反転領域対とを定義すべく透明基板上に形成された第１不透明パターンを含む交互型位相反転マスクを使用する露光する段階と、
前記露光されたウェーハを透明基板上に形成されて前記アクセス配線が消されることを防止する第２不透明パターンと、前記アクセス配線と連結されるパス配線を定義するハーフトーンパターンを含むハーフトーン位相反転トリムマスクを使用して露光する段階とを含むことを特徴とする集積回路素子の製造法。 - 前記パス配線の線幅は前記アクセス配線の線幅と同一であるか狭いことを特徴とする請求項３３に記載の集積回路素子の製造法。
- 前記第２不透明パターンは前記位相反転領域対に対応するが、
前記位相反転領域対の縁部から前記位相反転マスクと前記トリムマスク間の露光時のミスアラインメントマージン分内側に縮小された主遮断パターンと、
前記アクセス配線に対応すべく前記主遮断パターンから延びて前記アクセス配線が消されることを防止するための補助遮断パターンとを含むことを特徴とする請求項３３に記載の集積回路素子の製造法。 - 前記アクセス配線はアクティブ素子のゲートであり、前記アクセス配線の線幅と垂直の前記主遮断パターンの長さは前記アクティブ素子の活性領域の幅より長いことを特徴とする請求項３５に記載の集積回路素子の製造法。
- 前記補助遮断パターンの線幅は前記アクセス配線の線幅よりミスアラインメントマージン分両側に延長されていることを特徴とする請求項３５に記載の集積回路素子の製造法。
- 前記補助遮断パターンは前記主遮断パターンの末端から前記位相反転領域対の縁部と一致するように延びていることを特徴とする請求項３５ないし３７のうちいずれか１項に記載の集積回路素子の製造法。
- 前記補助遮断パターンと前記ハーフトーンパターンとの境界は前記トリムマスクの製造時に導入される仮想層の縁部一部と一致し、
前記仮想層の残りの縁部は前記主遮断パターンから前記トリムマスクの製造時に使われる装備のミスアラインメントマージン分延びていることを特徴とする請求項３８に記載の集積回路素子の製造法。 - 前記補助遮断パターンは前記主遮断パターンの末端から延びるが、前記位相反転領域対の縁部外部に前記マスクセットに使われる露光源の波長以下の長さ分さらに延びていることを特徴とする請求項３５ないし３７のうちいずれか１項に記載の集積回路素子の製造法。
- 前記補助遮断パターンと前記ハーフトーンパターンとの境界は前記トリムマスクの製造時に導入される仮想層の縁部一部と一致し、
前記仮想層の残りの縁部は前記主遮断パターンから前記トリムマスクの製造時に使われる装備のミスアラインメントマージン分延びていることを特徴とする請求項４０に記載の集積回路素子の製造法。 - 前記位相反転領域対は前記相異なる位相の位相反転領域間に不透明ラインパターンをさらに備えるが、前記不透明ラインパターンは前記位相反転領域の消滅干渉効果との組み合わせにより前記アクセス配線の線幅を決定できる幅を備えることを特徴とする請求項３３に記載の集積回路素子の製造法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0051194A KR100446306B1 (ko) | 2002-08-28 | 2002-08-28 | 고집적 회로 소자 제조용 마스크, 그 레이아웃 생성 방법,그 제조 방법 및 이를 이용한 고집적 회로 소자 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004086125A true JP2004086125A (ja) | 2004-03-18 |
| JP4330329B2 JP4330329B2 (ja) | 2009-09-16 |
Family
ID=36316721
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002337936A Expired - Fee Related JP4330329B2 (ja) | 2002-08-28 | 2002-11-21 | 高集積回路素子製造用マスク、そのレイアウト生成法、その製造法及びこれを利用した高集積回路素子製造法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6998199B2 (ja) |
| JP (1) | JP4330329B2 (ja) |
| KR (1) | KR100446306B1 (ja) |
| TW (1) | TW557408B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7604907B2 (en) | 2004-10-05 | 2009-10-20 | Samsung Electronics Co., Ltd. | Multi-exposure semiconductor fabrication mask sets and methods of fabricating such multi-exposure mask sets |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100462887B1 (ko) * | 2002-10-22 | 2004-12-17 | 삼성전자주식회사 | 필드 게이트 이미지의 폭을 보강하는 위상 에지 위상 변이마스크 및 제조방법 |
| JP4143023B2 (ja) * | 2003-11-21 | 2008-09-03 | 株式会社東芝 | パターン形成方法および半導体装置の製造方法 |
| KR100631009B1 (ko) * | 2004-02-05 | 2006-10-04 | (주)사나이시스템 | 마스크 레이아웃으로부터 입체 구조물을 자동 생성하는 방법 |
| US8304180B2 (en) * | 2004-09-14 | 2012-11-06 | Asml Netherlands B.V. | Lithographic apparatus and device manufacturing method |
| US20060115742A1 (en) * | 2004-12-01 | 2006-06-01 | Texas Instruments Incorporated | Tri-tone trim mask for an alternating phase-shift exposure system |
| KR101143005B1 (ko) | 2004-12-14 | 2012-05-08 | 삼성전자주식회사 | 마스크 및 이를 이용한 반도체 소자의 제조 방법 및 박막트랜지스터 표시판의 제조 방법 |
| US7880217B2 (en) | 2005-07-30 | 2011-02-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Programmable non-volatile memory (PNVM) device |
| US7695871B2 (en) * | 2005-10-06 | 2010-04-13 | Synopsys, Inc. | Notched trim mask for phase shifting mask |
| US20070087291A1 (en) * | 2005-10-18 | 2007-04-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Lithography process to reduce interference |
| KR100811373B1 (ko) * | 2006-09-08 | 2008-03-07 | 주식회사 하이닉스반도체 | 노광 마스크 및 이를 이용한 반도체 소자의 제조 방법 |
| JP5446648B2 (ja) * | 2008-10-07 | 2014-03-19 | 信越化学工業株式会社 | パターン形成方法 |
| US8575034B2 (en) * | 2011-10-28 | 2013-11-05 | United Microelectronics Corporation | Fabricating method of semiconductor element |
| CN103365070B (zh) * | 2012-03-29 | 2015-05-06 | 山东浪潮华光光电子股份有限公司 | 一种pss图形的相移掩膜版及其制备方法 |
| CN103454850B (zh) | 2013-09-24 | 2015-05-27 | 北京京东方光电科技有限公司 | 掩膜板及隔垫物制作方法 |
| US9767243B2 (en) | 2014-05-27 | 2017-09-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | System and method of layout design for integrated circuits |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0535229B1 (en) * | 1990-06-21 | 1997-02-05 | Oki Electric Industry Company, Limited | Mask for shifting phase |
| US5589305A (en) * | 1990-11-29 | 1996-12-31 | Kabushiki Kaisha Toshiba | Method of fabricating a reticle |
| JPH1064788A (ja) * | 1996-08-22 | 1998-03-06 | Toshiba Corp | 半導体装置の製造方法と露光用マスク |
| US5858580A (en) * | 1997-09-17 | 1999-01-12 | Numerical Technologies, Inc. | Phase shifting circuit manufacture method and apparatus |
| JP4145003B2 (ja) * | 2000-07-14 | 2008-09-03 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
| JP2002141268A (ja) * | 2000-11-01 | 2002-05-17 | Hitachi Ltd | 電子デバイス及び半導体集積回路装置の製造方法 |
| KR100723466B1 (ko) * | 2001-01-06 | 2007-05-30 | 삼성전자주식회사 | 듀얼다마신 공정용 포토마스크, 그 제조방법 및 그포토마스크를 이용한 듀얼다마신 배선 형성방법 |
-
2002
- 2002-08-28 KR KR10-2002-0051194A patent/KR100446306B1/ko not_active IP Right Cessation
- 2002-11-21 JP JP2002337936A patent/JP4330329B2/ja not_active Expired - Fee Related
- 2002-11-22 US US10/302,529 patent/US6998199B2/en not_active Expired - Fee Related
- 2002-11-22 TW TW091134082A patent/TW557408B/zh not_active IP Right Cessation
-
2005
- 2005-11-28 US US11/289,204 patent/US7361435B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7604907B2 (en) | 2004-10-05 | 2009-10-20 | Samsung Electronics Co., Ltd. | Multi-exposure semiconductor fabrication mask sets and methods of fabricating such multi-exposure mask sets |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200403521A (en) | 2004-03-01 |
| US7361435B2 (en) | 2008-04-22 |
| KR20040019601A (ko) | 2004-03-06 |
| US20060099522A1 (en) | 2006-05-11 |
| JP4330329B2 (ja) | 2009-09-16 |
| KR100446306B1 (ko) | 2004-09-01 |
| TW557408B (en) | 2003-10-11 |
| US6998199B2 (en) | 2006-02-14 |
| US20040043305A1 (en) | 2004-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7361435B2 (en) | Method of creating a layout of a set of masks | |
| US6566019B2 (en) | Using double exposure effects during phase shifting to control line end shortening | |
| US7131102B2 (en) | Full sized scattering bar alt-PSM technique for IC manufacturing in sub-resolution era | |
| US6979519B2 (en) | Phase shifting circuit manufacture method and apparatus | |
| US7504186B2 (en) | Photomask, method for producing the same, and method for forming pattern using the photomask | |
| US8214770B2 (en) | Multilayer OPC for design aware manufacturing | |
| JP4700898B2 (ja) | 移相器の拡張によるトランジスタエンドキャップにおけるラインエンド収縮の緩和 | |
| US6573010B2 (en) | Method and apparatus for reducing incidental exposure by using a phase shifter with a variable regulator | |
| US6770403B2 (en) | Mask for a photolithography process and method of fabricating the same | |
| JP2009288818A (ja) | 位相０領域及び位相１８０領域の周辺の境界領域を用いてポジ型（ＣＦ：ｃｌｅａｒｆｉｅｌｄ）位相シフトマスク（不透明な開口を有する透明な位相シフトマスク）の向上を図る方法 | |
| US20060259893A1 (en) | Photomask, photomask set, photomask design method, and photomask set design method | |
| KR20160009394A (ko) | 포토리소그래피용 마스크와 그 제조 방법 | |
| US6675369B1 (en) | Method of enhancing clear field phase shift masks by adding parallel line to phase 0 region | |
| JP2004029747A (ja) | フォトマスク、その作成方法、及びそのフォトマスクを用いたパターン形成方法 | |
| US5998070A (en) | Mask pattern | |
| JP5349729B2 (ja) | 位相が１８０°の領域の周りにクロム境界を設けることにより位相シフト・マスクを改善する方法 | |
| KR100835469B1 (ko) | 노광 마스크 및 이를 이용한 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051019 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080612 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080617 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080917 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090217 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090515 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090609 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090616 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120626 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130626 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |