JP2004080991A5 - - Google Patents

Claims (10)

1. 複数の効率的な線形レギュレータ（１８）を備える低雑音多重出力電源回路であって、
   一次変圧器入力巻線（Ｎ１）を有する一次回路（６）と、各々が少なくとも１巻きの二次巻線をもつ二次変圧器出力巻線（Ｎ２〜Ｎ６）を有する複数の二次回路（８）とを有する変圧器（１２）を含み、
   選択された二次回路の出力電圧が、前記一次回路の動作を制御するための電圧フィードバック信号（１４）を形成し、
   可飽和リアクトル鉄心（Ｌｓａｔ）が、前記選択された二次回路の二次巻線の少なくとも１巻きの出力巻線に対して直列に置かれ、該二次巻線の少なくとも１巻きの出力電圧から少量の平均電圧（Ｖ−秒）を差し引いて、別個の二次変圧器出力巻線から異なる整流ＤＣ電圧を得ることを可能にする、
   ことを特徴とする電源回路。
2. 前記二次回路（８）の各々が、同一巻き数の二次巻線をもつ二次変圧器出力巻線を有することを特徴とする、請求項１に記載の電源回路。
3. 別個の出力巻線が、異なる断面積の可飽和リアクトル鉄心（Ｌｓａｔ）を有し、該可飽和リアクトル鉄心の飽和時間に異なる遅延量を導入することによって異なる電圧量を差し引くことを特徴とする、請求項１に記載の電源回路。
4. 前記一次回路（６）が、パルス幅変調（２８）を与えて二次フィードバック回路の出力電圧を調整する移相フルブリッジ回路（１０）を含むことを特徴とする、請求項１に記載の電源回路。
5. 前記二次回路（８）の少なくとも１つが、平均整流出力巻線電圧を半分し、平均整流出力電流を２倍にする電流２倍整流回路（１６）を含むことを特徴とする、請求項１に記載の電源回路。
6. 前記二次回路（８）の各々が、コンデンサ（２４）を充電して整流二次出力電圧を生成する整流電圧を生成するためのダイオード整流回路（２０）を含むことを特徴とする、請求項１に記載の電源回路。
7. 前記二次回路（８）の各々が、各整流二次出力電圧を更に調整する線形レギュレータ（１８）を含むことを特徴とする、請求項１に記載の電源回路。
8. 前記出力巻線の各々が、１巻きの巻線であるこを特徴とする、請求項１に記載の電源回路。
9. 複数の効率的な線形レギュレータ（１８）と、一次変圧器入力巻線（Ｎ１）を有する一次回路（６）及び複数の二次回路（８）を有する変圧器（１２）とを備える低雑音多重出力電源回路を設計する方法であって、該方法が、
   前記二次回路の各々に少なくとも１巻きの二次巻線をもつ二次変圧器出力巻線（Ｎ２〜Ｎ６）を設ける段階と、
   選択された二次回路の出力電圧から、前記一次回路の動作を制御するための電圧フィードバック信号（１４）を形成し、
   前記選択された二次回路の二次巻線の少なくとも１巻きの出力巻線に対して可飽和リアクトル鉄心（Ｌｓａｔ）を直列に置いて、該二次巻線の少なくとも１巻きの出力電圧から少量の平均電圧（Ｖ−秒）を差し引くことによって、別個の二次変圧器出力巻線から異なる整流ＤＣ電圧を発生させる段階とを含むことを特徴とする方法。
10. 更に、異なる断面積の可飽和リアクトル鉄心を有する別個の出力巻線を設け、該可飽和リアクトル鉄心の飽和時間に異なる遅延量を導入することによって異なる電圧量を差し引くようにする段階を含むことを特徴とする、請求項９に記載の方法。