JP2004079662A - 部分ビルドアップ基板の製造方法および部分ビルドアップ基板 - Google Patents

部分ビルドアップ基板の製造方法および部分ビルドアップ基板 Download PDF

Info

Publication number
JP2004079662A
JP2004079662A JP2002235588A JP2002235588A JP2004079662A JP 2004079662 A JP2004079662 A JP 2004079662A JP 2002235588 A JP2002235588 A JP 2002235588A JP 2002235588 A JP2002235588 A JP 2002235588A JP 2004079662 A JP2004079662 A JP 2004079662A
Authority
JP
Japan
Prior art keywords
layer
build
core layer
back surfaces
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002235588A
Other languages
English (en)
Inventor
Toshiro Kodama
児玉 敏郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2002235588A priority Critical patent/JP2004079662A/ja
Publication of JP2004079662A publication Critical patent/JP2004079662A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】部分ビルドアップ基板を容易に製造できる製造方法を提供する。
【解決手段】表裏面に配線パターン33、34が形成され、該両配線パターン33、34が電気的に接続するコア層32を形成する工程と、該コア層32の表裏面の所要部位を覆って、該表裏面から剥離可能な剥離可能層46を形成する工程と、該剥離可能層46上を含んでコア層32の表裏面上に、絶縁層38を介して配線パターン39、40を形成するビルドアップ工程と、剥離可能層46上に形成されたビルドアップ層36、37に剥離可能層46に至る切断部を形成して、所要エリアのビルドアップ層36、37を除去してコア層32の表裏面を露出させる切断、剥離工程とを含むことを特徴とする。
【選択図】        図4

Description

【0001】
【発明の属する技術分野】
本発明は部分ビルドアップ基板の製造方法および部分ビルドアップ基板に関する。
【0002】
【従来の技術】
ビルドアップ基板は、小径のビアを介して配線パターン間の電気的導通をとることができるため、ビアパターンを密にでき、したがってまた、密な配線パターンに形成することができる。
図6は、従来の一般的なビルドアップ基板10を示す。
12はそのコア層であり、いわゆるガラエポ基材からなる絶縁層をプリプレグ層を介して複数層積層してなり、少なくともその表裏面に配線パターン13、14が形成されており(内層側にも導体パターンが形成されることがある)、この両配線パターン13、14間は、図示しないスルーホール内壁面に形成したスルーホールめっき皮膜によって電気的に接続されている。
【0003】
コア層12の表裏面側に、ビルドアップ層16、17が形成される。
ビルドアップ層16、17は、コア層12の表裏面上に、例えば熱硬化性樹脂を塗布し、熱硬化させて絶縁層18を形成し、この絶縁層18にレーザー加工によってビア孔19を形成して、配線パターン13、14の一部を露出させ、次いで、無電解銅めっき、電解銅めっきを行って銅めっき皮膜を形成し、この銅めっき皮膜をパターニングして、ビアめっき皮膜を介して配線パターン13、14に電気的に接続する配線パターンを形成する。このようにして順次多層の配線パターンを形成するのである。
【0004】
最表層の配線パターン21には、BGAタイプやリードフレームタイプ等の半導体装置22やその他の電子部品が搭載される。
その他、DIP部品23等のように、リードをソケット(スルーホール)内に差し込み、はんだ等によって固定するタイプの電子部品を搭載するには、表裏に貫通するスルーホール24を形成し、スルーホール24内にスルーホールめっき皮膜25を形成して、内層パターンとの電気的導通をとるようにしている。
【0005】
しかし、上記ビルドアップ基板10の製造方法には次のような課題がある。
すなわち、スルーホールめっき皮膜25を形成する工程は、ビルドアップ層17の最表層の配線パターンを形成する際の、無電解銅めっき、電解銅めっきを施す工程と同一工程で行うようにするのが工数上において好適であるが、一方のスルーホール24は表裏を貫通する深い孔であり、他方、ビアホールは小径の浅い孔であるので、同一めっき工程でめっき皮膜を形成する場合、スルーホール24内に均一厚さのめっき皮膜を形成することは極めて困難となる。
したがって、別工程でめっきを行わなければならず、マスクが必要など、めっき工程が厄介になる課題がある。
【0006】
ところで、ビルドアップ基板には、特開2000−156564号公報に示されるような部分ビルドアップ基板が知られている。
この部分ビルドアップ基板は、コア層の表面の一部を覆い隠すようにマスクをして、露出したコア層表面にのみビルドアップ層を形成するものである。
しかしながら、この部分ビルドアップ基板の製造方法では、マスクでコア層表面を覆って露出した部位にビルドアップ層を形成しなければならないので、特にビルドアップ層を形成する部位が狭く、かつ島状に点在する場合などには、マスク形成工程、ビルドアップ工程が極めて厄介になるという課題がある。
【0007】
そこで本発明は、先の課題を解決ビルドアップ基板を提供すると共に、該部分ビルドアップ基板を容易に製造できる製造方法を提供することを目的とする。
【0008】
【課題を解決するための手段】
本発明に係る部分ビルドアップ基板の製造方法は、表裏面に配線パターンが形成され、該両配線パターンが電気的に接続するコア層を形成する工程と、該コア層の表裏面の所要部位を覆って、該表裏面から剥離可能な剥離可能層を形成する工程と、該剥離可能層上を含んで前記コア層の表裏面上に、絶縁層を介して配線パターンを形成するビルドアップ工程と、前記剥離可能層上に形成されたビルドアップ層に剥離可能層に至る切断部を形成して、所要エリアのビルドアップ層を除去してコア層の表裏面を露出させる切断、剥離工程とを含むことを特徴とする。
【0009】
また、前記剥離可能層を、前記スルーホールめっき皮膜が形成されたスルーホールのうちの、所要数のスルーホールを覆って形成するようにして、DIP部品等の電子部品のリード差し込み用のスルーホールをコア層表裏面に露出させるようにすることができる。
前記剥離可能層に耐熱性フイルムを用いると好適である。
また、前記耐熱性フイルムに、あらかじめ所要部位に切断線が形成されたものを用いると好適である。
【0010】
また本発明に係る部分ビルドアップ基板では、表裏面に配線パターンが形成され、該両配線パターン上に剥離可能層を設けたコア層と、該コア層の表裏面の一部を覆って形成され、絶縁層を介して所要の配線パターンが形成されたビルドアップ層とを具備することを特徴とする。
また、表裏面に配線パターンが形成され、該両配線パターンがスルーホールめっき皮膜を介して電気的に接続されたコア層と、該コア層の表裏面の一部を覆って形成され、絶縁層を介して所要の配線パターンが形成されたビルドアップ層と、該ビルドアップ層が形成された部位とは異なる前記コア層の部位に露出し、搭載される電子部品のリードが挿通される、前記スルーホールめっき皮膜が形成されたスルーホールとを具備することを特徴とする。
【0011】
【発明の実施の形態】
以下本発明の好適な実施の形態を詳細に説明する。
図1は部分ビルドアップ基板30の一例を示す断面図である。
32はコア層であり、表裏面に配線パターン33、34が形成され、該両配線パターン33、34がスルーホールめっき皮膜35を介して電気的に接続されている。
このコア層32の表裏面の一部を覆ってビルドアップ層36、37が形成されている。図示の例では、絶縁層38を介して2層の配線パターン39、40が形成され、これら配線パターン39、40はビア41を介して配線パターン33、34に電気的に接続している。
【0012】
上記ビルドアップ層36、37が形成された部位とは異なるコア層32の部位に、前記スルーホールめっき皮膜35が形成された多数のスルーホール42のうちの一部のスルーホール42が位置している。このスルーホール42には、DIP部品などの電子部品43のリードが挿通され、はんだにより固定されることで、該電子部品が基板30に搭載される。
ビルドアップ層36、37側の最表層の配線パターン40は微細パターンに形成可能で、この配線パターン40上には、微細な電極が形成された半導体装置などの電子部品44が搭載可能となる。
なお、45はソルダーレジスト層である。
【0013】
続いて、図2〜図5により、上記部分ビルドアップ基板30の製造方法の一例を説明する。
図2はコア層32を示す。
コア層32は公知の方法によって形成される。
すなわち、表面に銅箔が設けられた、ガラエポ基材からなる複数の絶縁層32aをプリプレグ層を介して積層し、加圧、加熱して一体化する。内層側の銅箔はあらかじめ所要パターンに形成されている。次いでドリルにより表裏を貫通するスルーホール42を形成し、無電解銅めっき、電解銅めっきを施してスルーホールめっき皮膜35を形成する。次いで表裏面の銅層をエッチング加工して配線パターン33、34を形成する。この配線パターン33、34、および内層側の配線パターンはスルーホールめっき皮膜35によって電気的に接続される。
スルーホールめっき皮膜35が形成されたスルーホール42内は充填樹脂等によって埋めるとよい。
【0014】
次に、図3に示すように、コア層32の表裏面の、上記ビルドアップ層36、37を形成する部位を除く所要部位を覆って、該表裏面から剥離可能な剥離可能層46を形成する。したがって、上記露出していたスルーホール42は剥離可能層46によって覆われる。
剥離可能層46は、接着剤付きの耐熱性フイルムを好適に用いることができる。接着剤側をコア層32に向けて貼着するのである。耐熱性フイルムとしては、例えばフッ素樹脂系のフイルムを用いることができる。ビルドアップ工程で、熱硬化性樹脂を熱硬化させる際の温度に耐え得る耐熱性を有すればよい。
【0015】
次に、剥離可能層46上を含むコア層32の表裏面上に、例えば熱硬化性樹脂を塗布して絶縁層を形成し、常法によるビルドアップ工程により、ビルドアップ層36、37を形成するのである。
すなわち、コア層32の表裏面上に、例えば熱硬化性樹脂を塗布し、熱硬化させて絶縁層38を形成し、この絶縁層38にレーザー加工によってビア孔47を形成して、配線パターン33、34の一部を露出させ、次いで、無電解銅めっき、電解銅めっきを行って、ビア孔47内および絶縁層38表面に銅めっき皮膜を形成し、この銅めっき皮膜をパターニングして、ビアめっき皮膜(ビア)41を介して配線パターン13、14に電気的に接続する配線パターン39を形成する。
ビアめっき皮膜(ビア)41は、ビア孔47を埋めるビアフィルめっきであってもよい。
【0016】
同様にして絶縁層38を介して配線パターン40を形成する。このように単層、あるいは多層の配線パターンを有するビルドアップ層36、37を形成するのである。
また必要箇所にソルダーレジスト層48を形成する。
なお、上記では、熱硬化性樹脂を塗布して絶縁層38を形成したが、あらかじめ銅層が形成された樹脂シート(レジンコートカッパーシート)を積層して、順次配線パターンを形成するビルドアップ工法を採用してもよい。
【0017】
次に図4に示すように、ルーター等の切断治具49によって、剥離可能層46上に形成されたビルドアップ層36、37に剥離可能層46に至る切断部を形成して、所要エリアのビルドアップ層36、37を除去して、当該部位のコア層32の表裏面を露出させる。
これによって、部分ビルドアップ基板30に完成される(図5)。
なお、切断治具49によって、剥離可能層46の端縁部の若干内側部位を切り込むようにする。これにより、剥離可能層46の一部がビルドアップ層36、37側に残ることになる。
多数個を同時に作り込んだ場合には、最後に個片に切断分離する加工を行うことによって、個々の基板に形成することができる。
【0018】
剥離可能層46には、あらかじめ切断部位の所要箇所に切り込み線を入れたものをコア層32に貼着するようにしてもよい。すなわち、剥離可能層46の除去部と残存部とが一部においてのみ繋がる状態にしておき、切断治具49によりビルドアップ層36、37の絶縁層のみ切断し、剥離可能層46は、上記の繋がっている部分を引きちぎるようにして切断するようにしてもよい。
また、ビルドアップ層36、37の絶縁層のみを切断して、剥離可能層46は残しておいてもよい。
これによって、切断治具49によって、コア層32にまで切り込む事態を回避できる。
【0019】
【発明の効果】
以上のように、本発明に係る部分ビルドアップ基板によれば、コア層に形成したスルーホールを利用して、DIP部品等の電子部品を搭載でき、また、半導体装置等の微細な電極パターンを有する電子部品は、微細な配線パターンを形成できるビルドアップ層側に搭載できる。
また、本発明に係るビルドアップ基板の製造方法によれば、コア層に形成したスルーホールを利用するものであるため、ビルドアップ層を貫通するスルーホールを設ける必要がなく、スルーホールのめっきと、ビア孔のめっきとが必然的に分離され、めっきを精度よく行える。例えば、ビア孔にビアフィルめっき(充填めっき)を行うことなども可能となる。さらには、コア層上の全面にビルドアップ層を形成し、最後に部分的に切断除去するものであるため、ビルドアップ層を容易に形成できる。
【図面の簡単な説明】
【図1】電子部品を搭載した状態の部分ビルドアップ基板の断面図、
【図2】コア層の断面図、
【図3】ビルドアップ層を形成した状態の断面図、
【図4】ビルドアップ層の一部を切断除去する状態の説明断面図、
【図5】部分ビルドアップ基板の完成断面図、
【図6】従来のビルドアップ基板の断面図である。
【符号の説明】
30 部分ビルドアップ基板
32 コア層
33、34 配線パターン
35 スルーホールめっき皮膜
36、37 ビルドアップ層
38 絶縁層
39、40 配線パターン
41 ビア
42 スルーホール
46 剥離可能層
47 ビア孔
48 ソルダーレジスト層
49 切断治具

Claims (4)

  1. 表裏面に配線パターンが形成され、該両配線パターンが電気的に接続するコア層を形成する工程と、
    該コア層の表裏面の所要部位を覆って、該表裏面から剥離可能な剥離可能層を形成する工程と、
    該剥離可能層上を含んで前記コア層の表裏面上に、絶縁層を介して配線パターンを形成するビルドアップ工程と、
    前記剥離可能層上に形成されたビルドアップ層に剥離可能層に至る切断部を形成して、所要エリアのビルドアップ層を除去してコア層の表裏面を露出させる切断、剥離工程とを含むことを特徴とする部分ビルドアップ基板の製造方法。
  2. 前記剥離可能層に耐熱性フイルムを用いることを特徴とする請求項1記載の部分ビルドアップ基板の製造方法。
  3. 前記耐熱性フイルムに、あらかじめ所要部位に切断線が形成されたものを用いることを特徴とする請求項2記載の部分ビルドアップ基板の製造方法。
  4. 表裏面に配線パターンが形成され、該両配線パターン上に剥離可能層を設けたコア層と、
    該コア層の表裏面の一部を覆って形成され、絶縁層を介して所要の配線パターンが形成されたビルドアップ層とを具備することを特徴とする部分ビルドアップ基板。
JP2002235588A 2002-08-13 2002-08-13 部分ビルドアップ基板の製造方法および部分ビルドアップ基板 Withdrawn JP2004079662A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002235588A JP2004079662A (ja) 2002-08-13 2002-08-13 部分ビルドアップ基板の製造方法および部分ビルドアップ基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002235588A JP2004079662A (ja) 2002-08-13 2002-08-13 部分ビルドアップ基板の製造方法および部分ビルドアップ基板

Publications (1)

Publication Number Publication Date
JP2004079662A true JP2004079662A (ja) 2004-03-11

Family

ID=32020037

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002235588A Withdrawn JP2004079662A (ja) 2002-08-13 2002-08-13 部分ビルドアップ基板の製造方法および部分ビルドアップ基板

Country Status (1)

Country Link
JP (1) JP2004079662A (ja)

Similar Documents

Publication Publication Date Title
JP2005236244A5 (ja)
JP2010272836A (ja) 放熱基板およびその製造方法
JP6189592B2 (ja) 部品組込み型印刷回路基板及びその製造方法
JP2009021547A (ja) 多層印刷回路基板の製造方法
JP2007288022A (ja) 多層プリント配線板及びその製造方法
KR100965341B1 (ko) 인쇄회로기판의 제조방법
KR100752017B1 (ko) 인쇄회로기판의 제조방법
JP2004031710A (ja) 配線基板の製造方法
KR20050065289A (ko) 동축 배선 구조를 갖는 반도체 다층 배선 기판과 그 제조방법
JP5317491B2 (ja) プリント配線板の製造方法
JP2004087697A (ja) 配線基板の製造方法
JP2008016805A (ja) 印刷回路基板及びその製造方法
JP2004079662A (ja) 部分ビルドアップ基板の製造方法および部分ビルドアップ基板
JP2015204379A (ja) プリント配線板
KR101436827B1 (ko) 인쇄회로기판 및 제조방법
JP2009267061A (ja) 配線基板の製造方法
JPH09260840A (ja) 多層プリント配線板の製造方法
JPH0770834B2 (ja) 内層パターン部が露出したプリント基板、およびその製造方法
JP2508981B2 (ja) 多層印刷配線板とその製造方法
KR101109234B1 (ko) 인쇄회로기판 제조용 캐리어와 그 제조방법 및 이를 이용한 인쇄회로기판의 제조방법
JP2004014559A (ja) 回路基板及び多層回路基板並びにそれらの製造方法
JP2014072325A (ja) 多層配線基板及びその製造方法
JP2005101021A (ja) 配線板の製造方法
JP3968562B2 (ja) プリント配線板およびその製造方法
KR101905881B1 (ko) 인쇄회로기판 및 그의 제조 방법

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20051101