JP2004072681A - Comparator circuit and semiconductor integrated circuit having same - Google Patents
Comparator circuit and semiconductor integrated circuit having same Download PDFInfo
- Publication number
- JP2004072681A JP2004072681A JP2002233112A JP2002233112A JP2004072681A JP 2004072681 A JP2004072681 A JP 2004072681A JP 2002233112 A JP2002233112 A JP 2002233112A JP 2002233112 A JP2002233112 A JP 2002233112A JP 2004072681 A JP2004072681 A JP 2004072681A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- comparator
- differential input
- transistors
- differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Manipulation Of Pulses (AREA)
- Amplifiers (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明はコンパレータ回路に関わり、特に、コンパレータ入力信号の閾値を形成する基準電圧回路を不要とするコンパレータ回路およびこの回路を有する半導体集積回路に関する。
【0002】
【従来の技術】
図3に従来技術によるコンパレータ回路を図示する。図2において、コンパレータ回路は、PチャネルMOSFET(以下、Pch−MOSFETと略記する)12,13のゲート電極を差動入力とし、Pch−MOSFET12,13のソース電極を共通にして電流源11に接続する。このPch−MOSFET12,13のドレイン電極をNチャネルMOSFET(以下、Nch−MOSFETと略記する)14,15のドレイン電極に接続し、Nch−MOSFET14のゲート電極とドレイン電極とを短絡し、Nch−MOSFET14,15のゲート電極を共通に接続し、かつソース電極を共通に接地(グランドレベルGND)に接地してカレントミラー回路を構成し、Nch−MOSFET15のドレイン電極にNch−MOSFET18のゲート電極を接続し、このNch−MOSFET18のソース電極を接地し、ドレイン電極に定電流源17を接続して、このドレインをコンパレータ出力OUTとして構成される。
【0003】
このコンパレータ回路の閾値の設定は、基準電圧回路16で発生する基準電圧Vrefを差動増幅回路を構成するPch−MOSFET12のゲート電極に印加することで行うことができる。
従来技術のコンパレータ回路では差動増幅回路を構成するPch−MOSFET12,13 の寸法を等しく、また、カレントミラー回路を構成するNch−MOSFET14,15の寸法も等しくしているため、原理的には、差動増幅回路の差動入力端子の電位が等しい条件、即ち、Pch−MOSFET13のゲート電極が基準電圧回路17で発生する基準電圧Vrefと等しい条件でコンパレータ出力が反転する。
【0004】
また、先行技術文献として以下のものがある。特開平2−117208「相補性MOS 技術による回路装置」、特開平4−185224「ドロッパ型定電圧回路の過電流保護回路」、特開平6−347493「交流電圧信号の整流用回路装置」、特開平10−123182 「ウインドウコンパレータ回路」、特開2001−211037 「温度検出回路」などがある。個別の図示は省略するが、図面番号および部材番号は文献の番号をそのまま引用して、以下に簡単なコメントを記す。
【0005】
特開平2−117208「相補性MOS技術による回路装置」は、文献図1において、差動増幅回路を構成するトランジスタM1,M2を対称にし、カレントミラー回路を構成するトランジスタM3,M4を非対称にすることにより、差動増幅回路に多少のオフセット電圧を形成してコンパレータ動作を行わせるものである。
また、特開平4−185224「ドロッパ型定電圧回路の過電流保護回路」もコンパレータ回路の構成のみを取り上げれば、上記特開平2−117208と同じであり、図2、図3において、差動増幅回路を構成するトランジスタQ6,Q7を対称にし、カレントミラー回路を構成するトランジスタQ4,Q5 を非対称にすることにより、差動増幅回路に多少のオフセット電圧ΔVを形成してコンパレータ動作を行わせ、P点電位を上昇させ、トランジスタQ11を導通して、主出力トランジスタQ9をオフさせて、ドロッパ型定電圧回路の過電流時の電流垂下特性を与えるものである。
【0006】
また、特開平6−347493「交流電圧信号の整流用回路装置」は、2組の差動増幅回路のトランジスタ(T1,T2),(T3,T4)を非対称にすることにより、交流電圧信号の自乗特性を得ることにより整流回路動作を得るものである。差動増幅回路のトランジスタ(T1,T2)を非対称にする点では似ているが課題・作用効果が異なり、本発明とは関わりが無い。
【0007】
また、特開平10−123182「ウインドウコンパレータ回路」は、2組の差動増幅回路のトランジスタ(Q1,Q2),(Q3,Q4)を非対称にし、かつこの差動増幅回路の一方の出力を他方の差動増幅回路の他方の出力と共通に接続し、この2組の差動増幅回路の出力を更にカレントミラー回路を構成するトランジスタQ9,Q19を非対称にすることにより、入力信号が基準電圧Vrefに対して予め定められたズレ位置で検出感度が高くなるウインドウコンパレータ回路である。この先行技術文献は、差動増幅回路を非対称にし、かつカレントミラー回路も非対称にすると言う構成要件は類似するが、後述する本発明の基準電圧Vrefを不要にし、かつ、半導体回路でオフセットを構成したとき、このオフセット電圧が本質的に温度特性を有するが、この温度特性を補償可能とし、かつコンパレータの出力が切り替わる閾値も可調整できるコンパレータ回路を提供すると言う課題・作用効果が異なり、本発明とは関わりが無い。
【0008】
また、特開2001−211037「温度検出回路」は、半導体温度センサを用いた温度検出方法を開示している。図示省略するが同文献の図1は、トランジスタ2,5をソースフォロワ回路に構成し、抵抗3,6を介してカレントミラー回路を構成するトランジスタ4,7のドレインに接続し、このトランジスタ7のドレインを出力トランジスタ9に接続して温度検出回路を構成している。
【0009】
抵抗3,6を等しく、かつトランジスタ4,7の特性(即ち、寸法)を等しく選択することにより、トランジスタ9のゲート信号は、ソースフォロワ回路を構成するトランジスタ2,5のゲートに入力される入力信号差とトランジスタ4を予め定められた電流で駆動したときの順方向電圧降下Vsdの差が発生する。従って、トランジスタ2,5のゲートに入力される入力信号差とトランジスタ4の順方向電圧降下Vsdとの差信号を予め定められたに設定することにより、定められた温度で作動するコンパレータを構成することができる。
【0010】
また、同文献の図3は、複数個直列に接続したダイオードあるいはトランジスタ列102,104に異なる動作電流を流し、かつ接続したダイオードあるいはトランジスタ列102,104の個数を変更することにより、コンパレータ24の入力端では予め定められた温度で作動するコンパレータを構成することができる。
この開示された文献も前述した他の文献と同様に、基準電圧Vrefを不要にし、かつ、半導体回路でオフセットを構成し、このオフセット電圧が本質的に有する温度特性を補償可能とし、かつコンパレータの出力が切り替わる閾値も可調整できるコンパレータ回路を提供すると言う課題・作用効果が異なり、本発明とは関わりが無い。
【0011】
【発明が解決しようとする課題】
上述した様に、従来技術のコンパレータ回路では、入力閾値を設定するために一般的には基準電圧回路を必要としている。このため、コンパレータ回路自体と基準電圧回路との2つの回路ブロックに消費電流があり、半導体集積回路全体としての消費電流を小さくし難いと言う問題がある。
【0012】
また、開示された文献には、作為的に差動増幅回路にオフセットが発生する状態でコンパレータ回路を用いて、特別な基準電圧回路を必要としないものもある。しかし、これらは、オフセット電圧が本質的に有する温度特性に対する配慮がなされておらず、一般的には例えば過電流保護などコンパレートする閾値にシビアな条件が必要でないところに用いられている。
【0013】
本発明は上記の点にかんがみてなされたものであり、その目的は前記した課題を解決して、基準電圧回路を不要とし、かつ、半導体回路でオフセットを構成し、このオフセット電圧が本質的に有する温度特性を補償可能とし、かつコンパレータの出力が切り替わる閾値レベルも可調整にできるコンパレータ回路およびこの回路を内蔵する半導体集積回路を提供することにある。
【0014】
【課題を解決するための手段】
上記目的を達成するために、本発明によるコンパレータ回路は、差動入力を構成する一対のトランジスタの寸法比を変えて非対称とする、または、差動入力を構成するトランジスタのドレインまたはコレクタ側にカレントミラー回路を構成し、このカレントミラー回路のトランジスタの寸法比を変えて非対称とし、差動入力にオフセット電圧を有する差動増幅回路を備え、この差動入力のオフセット電圧の電位差に基づいて出力が反転するコンパレータ回路において、一方の差動入力を前記コンパレータ回路のバイアス電源に接続し、前記差動増幅回路の差動入力を構成するトランジスタの少なくとも一方のトランジスタのソースまたはエミッタ側にコンパレータ入力信号の閾値の温度特性を補償する抵抗を接続するものとする。
【0015】
かかる構成により、コンパレータ回路は、差動入力を構成するトランジスタの動作電流比(例えば、ソース電流またはエミッタ電流)を予め定められた比率にし、この動作電流とソースまたはエミッタ側に挿入される温度補償する抵抗との電圧降下により、差動増幅回路を非対称に構成することで、コンパレータ入力信号の閾値の初期値を調整することができる。この結果発生するオフセット電圧による温度特性は、挿入した抵抗によって補正する。
【0016】
また、差動入力を構成するトランジスタのドレインまたはコレクタ側にカレントミラー回路を構成し、このカレントミラー回路のトランジスタの寸法比を変えて非対称とするものとすると、差動増幅回路に発生するオフセット電圧量を大きくすることができ、コンパレータ入力信号の閾値の初期値の設計自由度を増加することができる。
【0017】
また、ソースまたはエミッタ側に接続される抵抗は、正の温度特性を有することができる。
かかる構成により、差動増幅回路で発生するオフセット電圧の温度特性は一般的に負の温度係数を有するので、ソースまたはエミッタ側に挿入される抵抗を正温度係数にすることにより、コンパレータ入力信号としてゲートまたはベース電極に入力する電位をほぼ一定にすることができる。
【0018】
【発明の実施の形態】
図1は本発明の一実施例によるコンパレータ回路の回路図であり、図3に対応する同一部材には同じ符号が付してある。
図1において、本発明によるコンパレータ回路は、2つのトランジスタ2,3の寸法比を変えて非対称とし、予めオフセット電圧Eoffの発生を大きくした差動増幅回路を有し、この差動入力の電位差が比較的大きい状態で出力が反転するコンパレータ回路において、
一方の差動入力を例えば、グランドレベルGNDに接続し、オフセット電圧の温度特性を補償する抵抗6、7を備えている。
【0019】
この抵抗6,7を設けるとコンパレータ回路入力信号Einの閾値Ethも変わるため閾値Ethを予め定められた値にするためには抵抗6,7も含めて考慮する必要がある。
かかる構成により、コンパレータ入力信号Einは、差動入力の一方トランジスタ2のゲートまたはベース電極を、例えば、グランドレベルGND に接続し、このトランジスタ2が予め定められた動作電流値になるゲートまたはベース電位Vth2から,差動入力のトランジスタ寸法比を変えて非対称として発生させたオフセット電圧Eoffの差(Vth2−Eoff)がこのコンパレータ回路の入力信号Einとなり、コンパレータ出力が切り替わる入力信号Einが閾値Ethとなる。この構成により、コンパレータ回路は、従来技術における基準電圧回路16を不要にすることができる。
【0020】
特に、オフセット電圧Eoffの大きい差動入力を構成するトランジスタ2,3のソースまたはエミッタ側に温度特性を有する抵抗6,7をそれぞれ接続し、この抵抗値を調整することにより、コンパレータ入力信号Einの閾値Ethの初期値および温度特性を調整可能とすることができる。
また、差動入力を構成するトランジスタ2,3のドレインまたはコレクタ側にカレントミラー回路(4,5)を構成し、このカレントミラー回路(4,5)のトランジスタ4,5の寸法比を変えて電流比(例えば、トランジスタ5の動作電流をトランジスタ4の2倍)を調整することにより、コンパレータ入力信号Einの閾値Ethの初期値を調整可能とし、設計の自由度を増加することができる。
【0021】
かかる構成により、カレントミラー回路のトランジスタ4,5の寸法比を変えて電流比を例えば2倍に調整することにより、コンパレータ入力信号Einの閾値Eth相当する差動入力を構成するトランジスタ2,3の動作電流比をこのカレントミラー回路のトランジスタの寸法比に設定することができ、この動作電流比から上述した様に、動作電流とソースまたはエミッタ側に挿入される温度特性を有する抵抗6,7との電圧降下により,差動増幅回路に発生するオフセット電圧Eoffによる温度特性の影響を,挿入した抵抗で補正することができる。この構成では、カレントミラー回路のトランジスタの寸法比を変えることにより、差動増幅回路に発生するオフセット電圧量Eoffをかなり変更することができ、コンパレータ入力信号Einの閾値Eth の初期値やその温度特性の設計の自由度を増やすことができる。
【0022】
【実施例】
本発明によるコンパレータ回路をMOSFETトランジスタの例で以下補足説明する。本発明の一実施例によるコンパレータ回路は、差動入力を構成するPch−MOSFETトランジスタ2,3の寸法比を1:5に選定し、カレントミラー回路を構成するNch−MOSFETトランジスタ4,5の寸法比を1:2に選定し、Pch−MOSFETトランジスタ2,3のソース電極に接続される抵抗6を1kΩ,抵抗7を20kΩとし、Pch−MOSFETトランジスタ2にゲート電極をグランドGND に接地する。その他の構成は従来技術の回路例と同じである。また、寸法比については、例えば、寸法5倍のトランジスタの特性は、寸法1倍のトランジスタを5個並列接続したものに相当するものとする。
【0023】
各トランジスタ(2,3),(4,5)の寸法比、抵抗(6,7)の抵抗値およびこれら抵抗(6,7)の温度特性により、入力オフセット電圧が比較的大きくできるので、グランドGNDレベルからの入力信号Einに対して入力閾値Ethを任意に設定することができ、また、この入力閾値Ethの温度係数も適切な値に調整することができる。
上述の部品定数の一実施例では、入力閾値Ethとして0.3Vの閾値で、ほぼゼロの温度係数を得ることができた。
【0024】
また、上記説明はMOSFETで説明したが、PNP,NPNのバイポーラトランジスタを用いても構成することができる。バイポーラトランジスタの場合、トランジスタ2のベース電極を直接グランドGNDに接続するより、好ましくは、例えばダイオード1個分の電位をフローティングした方がよい。これはトランジスタ2のベース・エミッタ順方向電圧が約0.7V程度にあり、カレントミラー回路を含めてこの電圧範囲内に収めるのはトランジスタが飽和領域に入り易く、これを避けるためにダイオード1個分の電位の余裕を持たせるものである。
【0025】
以上、本発明を要約すると、
(1)差動入力を構成するトランジスタ2,3の寸法を非対称にし、
(2)この差動増幅回路のトランジスタ2,3のソースまたはエミッタに抵抗6、7を挿入し、
(3)カレントミラー回路を構成するトランジスタ4、5の寸法を非対称にする。
【0026】
これらの3項目の内、いずれか1つあるいは複数の組み合わせにより差動増幅回路のオフセットEoffの発生を故意に大きくし、かつ、抵抗6、7ノード調整により、入力閾値Ethの初期値および入力閾値Ethの温度特性をほぼゼロにすることができる。
この結果、従来技術では、一般的に差動増幅回路を対称に構成し、温度特性の影響を受けない構成とし、別途、入力閾値Eth を設定できる基準電圧回路を必要としていたものを、コンパレータ専用の基準電圧回路を新たに設けることなく、一方の基準電圧回路側の入力端子の接続を固定電位、例えば、MOSFETではグランドGNDレベル、または、コンパレータ回路のバイアス電源となる外部の正電源、または外部の負電源に接続する。この方法により、任意の入力閾値Ethを設定でき、かつコンパレータの出力が反転する入力閾値設定用として特別な回路を必要としないので消費電流の少ない、入力閾値Ethの温度特性の小さいコンパレータ回路およびこの回路を用いた半導体集積回路を提供することができる。
【0027】
尚、ここに示す実施例ではPch−MOSFETを差動入力、Nch−MOSFETをカレントミラー回路に用いたが、Nch−MOSFETを差動入力、Pch−MOSFETをカレントミラー回路に用いる回路およびMOSFETをバイポーラトランジスタに置き換えた回路でも有効である。
図2に、Nch−MOSFETを差動入力とした本発明の別の実施例を示す。本発明の別実施例によるコンパレータ回路は、差動入力を構成するNch−MOSFETトランジスタ22,23、カレントミラー回路を構成するPch−MOSFETトランジスタ24,25、Nch−MOSFETトランジスタ22,23のソース電極に接続される抵抗26,27を備え、Nch−MOSFETトランジスタ22のゲート電極をVpに接続している。
【0028】
【発明の効果】
以上述べた様に本発明によれば、専用の基準電圧回路なし、あるいは基準電圧回路自体なしで、入力閾値を設定することができ、かつこの入力閾値の温度特性自身も補償することができ、簡単な回路構成のコンパレータ回路が実現でき、また同時に消費電力の低減も実行することができる。また、このコンパレータ回路を半導体集積回路に適用した場合、コンパレータ回路が簡単な回路構成のため、従来技術よりもチップ面積を小さくすることができ、かつコストの低減化を図ることができる。
【図面の簡単な説明】
【図1】本発明の一実施例によるコンパレータ回路の回路図
【図2】本発明の別の実施例によるコンパレータ回路の回路図
【図3】従来技術によるコンパレータ回路の回路図
【符号の説明】
2、3,12,13 PchMOSトランジスタ
4、5,14,15,8 NchMOSトランジスタ
6,7 抵抗
11,17 定電流源
16 基準電圧回路
Vp 電源電圧
GND グランド[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a comparator circuit, and more particularly to a comparator circuit that does not require a reference voltage circuit for forming a threshold of a comparator input signal, and a semiconductor integrated circuit having the circuit.
[0002]
[Prior art]
FIG. 3 shows a comparator circuit according to the prior art. In FIG. 2, the comparator circuit has gate electrodes of P-channel MOSFETs (hereinafter abbreviated as Pch-MOSFETs) 12 and 13 as differential inputs, and connects to the
[0003]
The setting of the threshold value of the comparator circuit can be performed by applying the reference voltage Vref generated by the
In the comparator circuit of the prior art, the dimensions of the Pch-
[0004]
Further, there are the following prior art documents. JP-A-2-117208 "Circuit device using complementary MOS technology", JP-A-4-185224 "Dropper type constant voltage circuit overcurrent protection circuit", JP-A-6-347493 "Circuit device for rectification of AC voltage signal", Kaihei 10-123182 "Window comparator circuit", JP-A-2001-211037 "Temperature detection circuit" and the like. Although individual illustration is omitted, the drawing number and the member number are quoted as they are in the literature, and simple comments are described below.
[0005]
Japanese Patent Application Laid-Open No. 2-117208 "Circuit device based on complementary MOS technology" discloses that, in FIG. 1, the transistors M1 and M2 constituting a differential amplifier circuit are made symmetrical and the transistors M3 and M4 constituting a current mirror circuit are made asymmetrical. Thus, the comparator operation is performed by forming a small offset voltage in the differential amplifier circuit.
JP-A-4-185224 "Overload protection circuit for dropper-type constant voltage circuit" is the same as JP-A-2-117208 described above if only the configuration of the comparator circuit is taken up. By making the transistors Q6 and Q7 constituting the circuit symmetrical and the transistors Q4 and Q5 constituting the current mirror circuit asymmetrical, the differential amplifier circuit forms a slight offset voltage ΔV to perform the comparator operation, The point potential is increased, the transistor Q11 is turned on, the main output transistor Q9 is turned off, and the dropper type constant voltage circuit has a current drooping characteristic at the time of overcurrent.
[0006]
Japanese Unexamined Patent Application Publication No. 6-347493 discloses a circuit device for rectifying an AC voltage signal by asymmetricalizing the transistors (T1, T2) and (T3, T4) of two sets of differential amplifier circuits. A rectifier circuit operation is obtained by obtaining the square characteristic. They are similar in that the transistors (T1, T2) of the differential amplifier circuit are asymmetric, but have different tasks and effects, and are not related to the present invention.
[0007]
Japanese Patent Application Laid-Open No. Hei 10-123182 discloses a "window comparator circuit" in which transistors (Q1, Q2) and (Q3, Q4) of two sets of differential amplifier circuits are asymmetric, and one output of the differential amplifier circuit is connected to the other. And the other output of the two sets of differential amplifier circuits is made asymmetric with the transistors Q9 and Q19 constituting the current mirror circuit, so that the input signal becomes equal to the reference voltage Vref. Is a window comparator circuit whose detection sensitivity is increased at a predetermined shift position. This prior art document has similar constitutional requirements that the differential amplifying circuit is asymmetric and the current mirror circuit is also asymmetrical. However, the reference voltage Vref of the present invention, which will be described later, is unnecessary, and an offset is formed by a semiconductor circuit. In this case, the offset voltage essentially has a temperature characteristic. However, the present invention provides a comparator circuit capable of compensating for the temperature characteristic and adjusting the threshold value at which the output of the comparator is switched. Has nothing to do with it.
[0008]
Japanese Patent Application Laid-Open No. 2001-211037 "Temperature detection circuit" discloses a temperature detection method using a semiconductor temperature sensor. Although not shown, in FIG. 1 of the document, the
[0009]
By selecting the
[0010]
FIG. 3 of the document shows that a different operating current is applied to a plurality of serially connected diodes or transistor arrays 102 and 104 and the number of connected diodes or transistor arrays 102 and 104 is changed, so that the
As in the other documents described above, this disclosed document also eliminates the need for the reference voltage Vref, configures an offset with a semiconductor circuit, makes it possible to compensate for the temperature characteristic inherent in the offset voltage, and provides a comparator. The problem and the effect of providing a comparator circuit that can also adjust the threshold at which the output is switched are different, and are not related to the present invention.
[0011]
[Problems to be solved by the invention]
As described above, the conventional comparator circuit generally requires a reference voltage circuit to set an input threshold. For this reason, there is a problem that it is difficult to reduce the current consumption of the entire semiconductor integrated circuit because there are current consumption in the two circuit blocks of the comparator circuit itself and the reference voltage circuit.
[0012]
Further, some of the disclosed documents use a comparator circuit in a state where an offset is intentionally generated in a differential amplifier circuit, and do not require a special reference voltage circuit. However, they do not take into account the temperature characteristics inherent in the offset voltage, and are generally used where severe conditions are not required for the threshold to be compared, such as overcurrent protection.
[0013]
The present invention has been made in view of the above points, and has as its object to solve the above-described problems, eliminate the need for a reference voltage circuit, and configure an offset with a semiconductor circuit. It is an object of the present invention to provide a comparator circuit capable of compensating a temperature characteristic of the comparator and adjusting a threshold level at which the output of the comparator switches, and a semiconductor integrated circuit incorporating the comparator circuit.
[0014]
[Means for Solving the Problems]
In order to achieve the above object, a comparator circuit according to the present invention changes the dimensional ratio of a pair of transistors constituting a differential input so as to be asymmetric, or a current flowing to the drain or collector side of a transistor constituting a differential input. A mirror circuit is configured, the current mirror circuit is provided with a differential amplifying circuit having an asymmetrical structure by changing the dimensional ratio of the transistor and having an offset voltage at the differential input, and an output based on the potential difference of the offset voltage of the differential input. In the inverting comparator circuit, one differential input is connected to a bias power supply of the comparator circuit, and a source or an emitter of at least one of the transistors constituting the differential input of the differential amplifier circuit has a comparator input signal. It is assumed that a resistor for compensating the threshold temperature characteristic is connected.
[0015]
With this configuration, the comparator circuit sets the operating current ratio (for example, the source current or the emitter current) of the transistors constituting the differential input to a predetermined ratio, and sets the operating current and the temperature compensation inserted on the source or emitter side. The initial value of the threshold value of the comparator input signal can be adjusted by configuring the differential amplifier circuit asymmetrically due to the voltage drop with the resistor. The temperature characteristic due to the offset voltage generated as a result is corrected by the inserted resistor.
[0016]
Further, if a current mirror circuit is formed on the drain or collector side of the transistor constituting the differential input, and the current mirror circuit is made asymmetric by changing the dimensional ratio of the transistor, an offset voltage generated in the differential amplifier circuit is obtained. The amount can be increased, and the degree of freedom in designing the initial value of the threshold value of the comparator input signal can be increased.
[0017]
Further, the resistor connected to the source or the emitter side can have a positive temperature characteristic.
With such a configuration, the temperature characteristic of the offset voltage generated in the differential amplifier circuit generally has a negative temperature coefficient. Therefore, by setting the resistor inserted on the source or the emitter side to a positive temperature coefficient, the temperature of the input voltage as a comparator input signal can be increased. The potential input to the gate or base electrode can be made substantially constant.
[0018]
BEST MODE FOR CARRYING OUT THE INVENTION
FIG. 1 is a circuit diagram of a comparator circuit according to an embodiment of the present invention, and the same members corresponding to FIG. 3 are denoted by the same reference numerals.
In FIG. 1, a comparator circuit according to the present invention has a differential amplifier circuit in which the size ratio of two transistors 2 and 3 is changed to be asymmetric and the generation of an offset voltage Eoff is increased in advance. In a comparator circuit whose output is inverted in a relatively large state,
One differential input is connected to, for example, a ground level GND, and
[0019]
When the
With this configuration, the comparator input signal Ein connects the gate or base electrode of one of the differential input transistors 2 to, for example, the ground level GND, and sets the gate or base potential of the transistor 2 to a predetermined operating current value. From Vth2, the difference (Vth2−Eoff) between the offset voltages Eoff generated asymmetry by changing the transistor dimensional ratio of the differential input becomes the input signal Ein of this comparator circuit, and the input signal Ein at which the comparator output switches becomes the threshold Eth. . With this configuration, the comparator circuit can eliminate the need for the
[0020]
In particular,
Further, a current mirror circuit (4, 5) is formed on the drain or collector side of the transistors 2 and 3 constituting the differential input, and the dimensional ratio of the
[0021]
With such a configuration, the current ratio is adjusted to, for example, twice by changing the dimensional ratio of the
[0022]
【Example】
The comparator circuit according to the present invention will be supplementarily described below with an example of a MOSFET transistor. In the comparator circuit according to one embodiment of the present invention, the dimensional ratio of the Pch-MOSFET transistors 2 and 3 constituting the differential input is selected to 1: 5, and the dimensions of the Nch-
[0023]
The input offset voltage can be made relatively large by the dimensional ratio of the transistors (2, 3) and (4, 5), the resistance value of the resistors (6, 7) and the temperature characteristics of the resistors (6, 7). The input threshold value Eth can be set arbitrarily for the input signal Ein from the GND level, and the temperature coefficient of the input threshold value Eth can be adjusted to an appropriate value.
In one embodiment of the component constants described above, a temperature coefficient of almost zero could be obtained with a threshold of 0.3 V as the input threshold Eth.
[0024]
Although the above description has been made with reference to MOSFETs, it is also possible to use PNP and NPN bipolar transistors. In the case of a bipolar transistor, it is preferable to float, for example, the potential of one diode, rather than connecting the base electrode of the transistor 2 directly to the ground GND. This is because the base-emitter forward voltage of the transistor 2 is about 0.7 V, and the transistor including the current mirror circuit falls within this voltage range because the transistor easily enters the saturation region. This is to provide a margin of potential for one minute.
[0025]
As described above, to summarize the present invention,
(1) The dimensions of the transistors 2 and 3 constituting the differential input are made asymmetrical,
(2) Insert the
(3) The dimensions of the
[0026]
The occurrence of the offset Eoff of the differential amplifier circuit is intentionally increased by one or a combination of a plurality of these three items, and the initial value and the input threshold value of the input threshold value Eth are adjusted by adjusting the
As a result, in the prior art, the differential amplifier circuit is generally configured symmetrically, is not affected by the temperature characteristics, and requires a reference voltage circuit that can separately set the input threshold Eth. Without providing a new reference voltage circuit, the connection of the input terminal on one of the reference voltage circuits is connected to a fixed potential, for example, a ground GND level for a MOSFET, an external positive power supply serving as a bias power supply for a comparator circuit, or an external power supply. To the negative power supply. According to this method, an arbitrary input threshold value Eth can be set, and no special circuit is required for setting the input threshold value at which the output of the comparator is inverted. A semiconductor integrated circuit using the circuit can be provided.
[0027]
In the embodiment shown here, the Pch-MOSFET is used for the differential input and the Nch-MOSFET is used for the current mirror circuit. However, the circuit using the Nch-MOSFET for the differential input and the Pch-MOSFET for the current mirror circuit and the MOSFET are used for the bipolar. It is also effective in a circuit replaced with a transistor.
FIG. 2 shows another embodiment of the present invention in which an Nch-MOSFET is used as a differential input. A comparator circuit according to another embodiment of the present invention includes Nch-
[0028]
【The invention's effect】
As described above, according to the present invention, an input threshold can be set without a dedicated reference voltage circuit or without a reference voltage circuit itself, and the temperature characteristics of the input threshold can be compensated, A comparator circuit having a simple circuit configuration can be realized, and power consumption can be reduced at the same time. Further, when this comparator circuit is applied to a semiconductor integrated circuit, the circuit area of the comparator circuit is simple, so that the chip area can be made smaller and the cost can be reduced as compared with the related art.
[Brief description of the drawings]
FIG. 1 is a circuit diagram of a comparator circuit according to one embodiment of the present invention. FIG. 2 is a circuit diagram of a comparator circuit according to another embodiment of the present invention. FIG. 3 is a circuit diagram of a comparator circuit according to the prior art.
2, 3, 12, 13
Claims (4)
前記差動入力を構成するトランジスタのドレインまたはコレクタ側にカレントミラー回路を構成し、このカレントミラー回路を構成する一対のトランジスタの寸法比を変えて非対称とすることを特徴とするコンパレータ回路。The comparator circuit according to claim 1,
A comparator circuit, wherein a current mirror circuit is formed on the drain or collector side of the transistor forming the differential input, and a dimensional ratio of a pair of transistors forming the current mirror circuit is changed to be asymmetric.
前記抵抗は、正の温度特性を有することを特徴とするコンパレータ回路。4. The comparator circuit according to claim 1, wherein:
The comparator circuit, wherein the resistor has a positive temperature characteristic.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002233112A JP2004072681A (en) | 2002-08-09 | 2002-08-09 | Comparator circuit and semiconductor integrated circuit having same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002233112A JP2004072681A (en) | 2002-08-09 | 2002-08-09 | Comparator circuit and semiconductor integrated circuit having same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004072681A true JP2004072681A (en) | 2004-03-04 |
Family
ID=32018329
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002233112A Pending JP2004072681A (en) | 2002-08-09 | 2002-08-09 | Comparator circuit and semiconductor integrated circuit having same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004072681A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008089577A (en) * | 2006-09-08 | 2008-04-17 | Seiko Epson Corp | Drive unit, physical quantity measuring apparatus, and electronic apparatus |
US7557648B2 (en) | 2005-10-31 | 2009-07-07 | Nec Electronics Corporation | Operational amplifier, integrating circuit, feedback amplifier, and controlling method of the feedback amplifier |
JP2012010163A (en) * | 2010-06-25 | 2012-01-12 | Yamaha Corp | Mode control circuit |
CN105867511A (en) * | 2016-06-29 | 2016-08-17 | 电子科技大学 | Sectional temperature compensation circuit |
JP2018061115A (en) * | 2016-10-04 | 2018-04-12 | ローム株式会社 | Enable signal generation circuit |
-
2002
- 2002-08-09 JP JP2002233112A patent/JP2004072681A/en active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7557648B2 (en) | 2005-10-31 | 2009-07-07 | Nec Electronics Corporation | Operational amplifier, integrating circuit, feedback amplifier, and controlling method of the feedback amplifier |
JP2008089577A (en) * | 2006-09-08 | 2008-04-17 | Seiko Epson Corp | Drive unit, physical quantity measuring apparatus, and electronic apparatus |
JP2012010163A (en) * | 2010-06-25 | 2012-01-12 | Yamaha Corp | Mode control circuit |
CN102368164A (en) * | 2010-06-25 | 2012-03-07 | 雅马哈株式会社 | Mode control circuit, semiconductor integrated circuit and audio processing circuit |
CN102368164B (en) * | 2010-06-25 | 2014-03-12 | 雅马哈株式会社 | Mode control circuit, semiconductor integrated circuit and audio processing circuit |
CN105867511A (en) * | 2016-06-29 | 2016-08-17 | 电子科技大学 | Sectional temperature compensation circuit |
JP2018061115A (en) * | 2016-10-04 | 2018-04-12 | ローム株式会社 | Enable signal generation circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7248079B2 (en) | Differential buffer circuit with reduced output common mode variation | |
JP3319406B2 (en) | Comparison amplification detection circuit | |
JP2003298368A (en) | Amplifier circuit | |
JP3166678B2 (en) | Semiconductor integrated circuit | |
JP4158214B2 (en) | Semiconductor integrated circuit | |
US7218169B2 (en) | Reference compensation circuit | |
JP2004072681A (en) | Comparator circuit and semiconductor integrated circuit having same | |
JPH09105763A (en) | Comparator circuit | |
JP3152340B2 (en) | Analog switch circuit | |
JP3183187B2 (en) | Hysteresis comparator | |
JP2002314399A (en) | Semiconductor integrated circuit | |
US5063310A (en) | Transistor write current switching circuit for magnetic recording | |
JP2549729B2 (en) | Semiconductor integrated circuit | |
JPH08139531A (en) | Differential amplifier | |
JP2002232239A (en) | Operational amplifier | |
JP2734426B2 (en) | Level conversion circuit | |
JP2729001B2 (en) | Reference voltage generation circuit | |
JP3657193B2 (en) | Temperature detection circuit | |
JPH04253417A (en) | Level shift circuit | |
JPH06152376A (en) | Semiconductor integrated circuit device | |
JP3945412B2 (en) | Level shift circuit | |
JP2772069B2 (en) | Constant current circuit | |
JPH11112247A (en) | Output buffer circuit | |
US20090315618A1 (en) | Current mirror circuit | |
JP4753968B2 (en) | Semiconductor integrated circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031225 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060501 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060509 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060703 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060704 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060808 |