JP3945412B2 - Level shift circuit - Google Patents
Level shift circuit Download PDFInfo
- Publication number
- JP3945412B2 JP3945412B2 JP2003033590A JP2003033590A JP3945412B2 JP 3945412 B2 JP3945412 B2 JP 3945412B2 JP 2003033590 A JP2003033590 A JP 2003033590A JP 2003033590 A JP2003033590 A JP 2003033590A JP 3945412 B2 JP3945412 B2 JP 3945412B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- operational amplifier
- negative
- level shift
- shift circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【発明の属する技術分野】
本発明は、入力電圧をレベルシフトした電圧を出力するレベルシフト回路に関する。
【0002】
【従来の技術】
従来より、半導体集積回路の1つとして、レベルシフト回路がある。図5に、従来のレベルシフト回路の構成を示す。レベルシフト回路は、オペアンプ(演算増幅器)21、22、Pチャネル型の電界効果トランジスタ10、11および抵抗30〜32により構成されている。
【0003】
オペアンプ21の非反転入力端子には、電源電圧VDDを抵抗30、31によって分圧された電位が入力される。この非反転入力端子の電位とオペアンプ21の反転入力端子の電位は等しくなるため、抵抗32には電源とオペアンプ21の反転入力端子間の電位差に応じた定電流が流れる。このように、オペアンプ21、トランジスタ11、抵抗30〜32は、定電流を供給する定電流回路を構成している。
【0004】
オペアンプ22は、反転入力端子と出力端子間が接続され、ボルテージフォロアとして動作し、非反転入力端子に入力される電圧と同じ電圧を出力端子に出力する。トランジスタ10は、ソースに定電流が供給され、ゲートとドレインに同電位が印加され、ソース電位を出力電圧として出力する、いわゆるソースフォロワ回路として構成されている。
【0005】
トランジスタ10のゲート−ソース間電圧Vtは、トランジスタ10のソースに供給される定電流に応じた一定値となり、トランジスタ10のソースの電位は、ゲート−ソース間電圧(シフト電圧)Vt分だけトランジスタ10のゲートの電位より高くなる。つまり、トランジスタ10のゲートに入力される入力電圧に対してシフト電圧分だけレベルシフトした電圧が、トランジスタ10のソースから出力される。例えば、シフト電圧が1.5Vとなるように構成されたレベルシフト回路では、入力電圧が1Vの場合、出力電圧は2.5Vとなる。
【0006】
図6に、上記したレベルシフト回路の入力電圧に対するシフト電圧の特性を示す。シフト電圧は、Aに示すように入力電圧に対して一定であるが、入力電圧が電源電圧VDD付近まで上昇すると、トランジスタ10のソース電位はクランプされるため、Bに示すように低下する。
【0007】
【発明が解決しようとする課題】
上記したレベルシフト回路において、負電圧(接地レベルよりも低い電圧)がレベルシフト回路に入力されると、オペアンプ22の負極電源の電圧は0Vとなっているため、オペアンプ22の出力端子の電圧、すなわちトランジスタ10のドレイン電圧は負電圧とはならない。
【0008】
これは、図7に示すように、オペアンプ22を構成するトランジスタが、半導体基板(P型基板)101のNウェル102、Pウェル103等に形成されるが、オペアンプ22の負極電源の電位に固定されるPウェル103の電位がP型基板101と同じくアース電位に固定され、入力電圧が負電圧になっても出力電圧が0Vになってしまうからである。
【0009】
このため、例えば、シフト電圧が1.5Vとなるように構成されたレベルシフト回路の場合、トランジスタ10のゲートに−0.5Vの入力電圧が印加されると、トランジスタ10のドレイン電圧は0Vとなり、ソ−ス−ドレイン間の電圧が十分にとれなくなる。定電流を一定にしようと、トランジスタ10のVtが変化し、シフト電圧に誤差が生じる。トランジスタ10のソースから1.5Vの電圧が出力されてしまい、その結果、本来出力されるべき1.0Vに対してワ−ストで0.5Vの誤差が発生してしまうことになる。
【0010】
本発明は上記問題に鑑みたもので、入力電圧が負電圧であってもそれに対してシフト電圧分だけシフトした電圧を出力できるようにすることを目的とする。
【0011】
【課題を解決するための手段】
上記目的を達成するため、請求項1に記載の発明では、演算増幅器は、その負極電源の電位に固定される第1導電型のウェルに形成されたトランジスタを有し、第1導電型のウェルが、第2導電型のウェル内に形成されて半導体基板から分離された構成となっており、演算増幅器の負極電源を負電圧にすることにより入力電圧が負電圧のときでも入力電圧と同じ電圧が出力端子から出力されるようにしたことを特徴としている。
【0012】
この発明によれば、入力電圧が負電圧のときでも、入力電圧と同じ電圧が演算増幅器の出力端子から出力されるので、入力電圧に対してシフト電圧分だけシフトした電圧を出力することができる。
【0013】
【発明の実施の形態】
本発明の一実施形態に係るレベルシフト回路の構成を図1に示す。なお、上記した従来技術と同一部分には、同一符号を付して説明を省略し、以下異なる部分について説明する。
【0014】
この実施形態では、図5に示したオペアンプ22の代わりにオペアンプ20が用いられている。このオペアンプ20は、その負極電源の電圧を負電圧にして、入力電圧が負電圧であっても、入力電圧と同じ電圧が出力端子から出力できるように構成されている。このことにより、入力電圧が負電圧であっても、それに対してシフト電圧分だけシフトした電圧をトランジスタ10のソースから出力させることができる。
【0015】
以下、この実施形態におけるオペアンプ20の構成について説明する。図2に、オペアンプ20の回路構成を示す。図に示すように、オペアンプ20は、Nチャネル型の電界効果トランジスタ201〜205およびPチャネル型の電界効果トランジスタ206〜212を有している。この構成自体は、従来のものと同じである。このオペアンプ20は、Nチャネル型の電界効果トランジスタ201〜205のソース側の負極電源を負電圧にすることにより、非反転入力端子の入力電圧が負電圧であっても、出力端子の電圧は非反転入力端子の電圧と同じ電圧となるように動作する。
【0016】
このようにオペアンプ20の負極電源を負電圧にするため、この実施形態では、図3に示すように、Nチャネル型の電界効果トランジスタ201〜205が形成されるPウェル103をNウェル104内に形成し、P型基板101からPウェル103を分離した構成としている。すなわち、図3に示すようなトリプルウェル構造としてPウェル103をP型基板101から分離した構成としている。このことにより、Pウェル103の電位をP型基板101と別電位とすることができるため、Pウェル103の電位を負電圧にして、オペアンプ20の負極電源を負電圧にすることができる。
【0017】
なお、実際には、オペアンプ20では、図3に示したNウェル102、Pウェル103/Nウェル104構造以外にも同様のものがP型基板101に複数形成されており、それらのNウェル102、Pウェル103に、図2に示すPチャネル型電界効果トランジスタ206〜212、Nチャネル型電界効果トランジスタ206〜212が形成されている。
【0018】
図4に、上記した実施形態に係るレベルシフト回路の入力電圧に対するシフト電圧の特性を示す。図中のA、Bは、図6に示した特性と同じであるが、図中のCに示すように、レベルシフト回路に負電圧が入力されても、シフト電圧は一定となる。そして、例えば、シフト電圧が1.5Vとなるように構成されたレベルシフト回路では、入力電圧が−0.5Vの場合、出力電圧は1.0Vとなる。
【図面の簡単な説明】
【図1】本発明の一実施形態に係るレベルシフト回路の構成を示す図である。
【図2】図1中のオペアンプ20の回路構成を示す図である。
【図3】図1中のオペアンプ20の断面構成を示す図である。
【図4】図1に示すレベルシフト回路のシフト電圧特性を示す図である。
【図5】従来のレベルシフト回路の構成を示す図である。
【図6】従来のレベルシフト回路のシフト電圧特性を示す図である。
【図7】従来のオペアンプ22の断面構成を示す図である。
【符号の説明】
10、11…Pチャネル型電界効果トランジスタ、
21、22…オペアンプ、30〜32…抵抗、
101…P型基板、102、104…Nウェル、103…Pウェル。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a level shift circuit that outputs a voltage obtained by level shifting an input voltage.
[0002]
[Prior art]
Conventionally, there is a level shift circuit as one of semiconductor integrated circuits. FIG. 5 shows a configuration of a conventional level shift circuit. The level shift circuit includes operational amplifiers (operational amplifiers) 21 and 22, P-channel
[0003]
A potential obtained by dividing the power supply voltage VDD by the
[0004]
The
[0005]
The gate-source voltage Vt of the
[0006]
FIG. 6 shows the characteristics of the shift voltage with respect to the input voltage of the level shift circuit. Although the shift voltage is constant with respect to the input voltage as shown by A, when the input voltage rises to near the power supply voltage VDD, the source potential of the
[0007]
[Problems to be solved by the invention]
In the level shift circuit described above, when a negative voltage (a voltage lower than the ground level) is input to the level shift circuit, the voltage of the negative power supply of the
[0008]
As shown in FIG. 7, the transistors constituting the
[0009]
For this reason, for example, in the case of a level shift circuit configured so that the shift voltage is 1.5V, when an input voltage of −0.5V is applied to the gate of the
[0010]
The present invention has been made in view of the above problems, and an object of the present invention is to enable output of a voltage shifted by a shift voltage with respect to a negative input voltage.
[0011]
[Means for Solving the Problems]
In order to achieve the above object, according to the first aspect of the present invention, the operational amplifier includes a transistor formed in a first conductivity type well fixed to the potential of the negative power supply, and the first conductivity type well is provided. Is formed in the second conductivity type well and separated from the semiconductor substrate, and the negative voltage source of the operational amplifier is set to a negative voltage, so that the same voltage as the input voltage is obtained even when the input voltage is a negative voltage. Is output from the output terminal.
[0012]
According to the present invention, even when the input voltage is a negative voltage, the same voltage as the input voltage is output from the output terminal of the operational amplifier. Therefore, it is possible to output a voltage shifted by the shift voltage with respect to the input voltage. .
[0013]
DETAILED DESCRIPTION OF THE INVENTION
A configuration of a level shift circuit according to an embodiment of the present invention is shown in FIG. The same parts as those of the above-described conventional technology are denoted by the same reference numerals, description thereof is omitted, and different parts will be described below.
[0014]
In this embodiment, an
[0015]
Hereinafter, the configuration of the
[0016]
In this embodiment, the negative power source of the
[0017]
Actually, in the
[0018]
FIG. 4 shows the characteristics of the shift voltage with respect to the input voltage of the level shift circuit according to the above-described embodiment. A and B in the figure are the same as the characteristics shown in FIG. 6, but as shown in C in the figure, the shift voltage is constant even if a negative voltage is input to the level shift circuit. For example, in a level shift circuit configured so that the shift voltage is 1.5V, when the input voltage is −0.5V, the output voltage is 1.0V.
[Brief description of the drawings]
FIG. 1 is a diagram showing a configuration of a level shift circuit according to an embodiment of the present invention.
FIG. 2 is a diagram showing a circuit configuration of an
3 is a diagram showing a cross-sectional configuration of an
4 is a diagram showing a shift voltage characteristic of the level shift circuit shown in FIG. 1; FIG.
FIG. 5 is a diagram showing a configuration of a conventional level shift circuit.
FIG. 6 is a diagram showing a shift voltage characteristic of a conventional level shift circuit.
7 is a diagram showing a cross-sectional configuration of a conventional
[Explanation of symbols]
10, 11... P-channel field effect transistor,
21, 22 ... operational amplifier, 30 to 32 ... resistance,
101 ... P-type substrate, 102, 104 ... N well, 103 ... P well.
Claims (1)
前記演算増幅器は、その負極電源の電位に固定される第1導電型のウェルに形成されたトランジスタを有し、前記第1導電型のウェルが、第2導電型のウェル内に形成されて半導体基板から分離された構成となっており、
前記演算増幅器の負極電源を負電圧にすることにより前記入力電圧が負電圧のときでも前記入力電圧と同じ電圧が前記出力端子から出力されるようにしたことを特徴とするレベルシフト回路。A constant current circuit that supplies a constant current; a P-channel field effect transistor that receives the constant current from a source side; and an input voltage that is input to a gate; and an output terminal that is connected to a drain of the field effect transistor; An operational amplifier that outputs the same voltage as the input voltage to the output terminal, and a level shift circuit configured to output a voltage obtained by level shifting the input voltage from a source of the field effect transistor.
The operational amplifier has a transistor formed in a first conductivity type well fixed to the potential of the negative power supply, and the first conductivity type well is formed in a second conductivity type well to form a semiconductor. It has a configuration separated from the substrate,
A level shift circuit characterized in that the negative voltage power source of the operational amplifier is set to a negative voltage so that the same voltage as the input voltage is output from the output terminal even when the input voltage is a negative voltage.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003033590A JP3945412B2 (en) | 2003-02-12 | 2003-02-12 | Level shift circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003033590A JP3945412B2 (en) | 2003-02-12 | 2003-02-12 | Level shift circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004247826A JP2004247826A (en) | 2004-09-02 |
JP3945412B2 true JP3945412B2 (en) | 2007-07-18 |
Family
ID=33019526
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003033590A Expired - Fee Related JP3945412B2 (en) | 2003-02-12 | 2003-02-12 | Level shift circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3945412B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4598459B2 (en) * | 2004-09-07 | 2010-12-15 | ルネサスエレクトロニクス株式会社 | Input circuit |
JP6939149B2 (en) * | 2017-06-30 | 2021-09-22 | 株式会社ノーリツ | Heat source device for heating |
-
2003
- 2003-02-12 JP JP2003033590A patent/JP3945412B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004247826A (en) | 2004-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10224922B1 (en) | Biasing cascode transistor of an output buffer circuit for operation over a wide range of supply voltages | |
JP3575453B2 (en) | Reference voltage generation circuit | |
US8026756B2 (en) | Bandgap voltage reference circuit | |
US7330056B1 (en) | Low power CMOS LVDS driver | |
US7405547B2 (en) | Stabilized DC power supply circuit having a current limiting circuit and a correction circuit | |
JP3593486B2 (en) | Voltage comparison circuit and substrate bias adjustment circuit using the same | |
JP4714353B2 (en) | Reference voltage circuit | |
JP2007251507A (en) | Differential amplifier circuit | |
JP2000114891A (en) | Current source circuit | |
JP5272467B2 (en) | Semiconductor integrated circuit with built-in reference voltage generation circuit and reset circuit | |
JP3945412B2 (en) | Level shift circuit | |
US20070146063A1 (en) | Differential amplifier circuit operable with wide range of input voltages | |
JP2004274207A (en) | Bias voltage generator circuit and differential amplifier | |
JP3457209B2 (en) | Voltage detection circuit | |
JP2004304632A (en) | Power-on detector, and power-on reset circuit using the power-on detector | |
JP3855810B2 (en) | Differential amplifier circuit | |
US6400185B2 (en) | Fixed transconductance bias apparatus | |
JP4055123B2 (en) | Operational amplifier | |
JP2798022B2 (en) | Reference voltage circuit | |
JP3251861B2 (en) | Semiconductor integrated circuit device | |
JP2565528B2 (en) | Hysteresis comparator circuit | |
US20050237106A1 (en) | Constant-current generating circuit | |
JP5428259B2 (en) | Reference voltage generation circuit and power supply clamp circuit | |
JP4032448B2 (en) | Data judgment circuit | |
JP4245102B2 (en) | Threshold detection circuit, threshold adjustment circuit, and square circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050330 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070223 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070320 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070402 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100420 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120420 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120420 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130420 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130420 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140420 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |