JP2004071987A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004071987A JP2004071987A JP2002232051A JP2002232051A JP2004071987A JP 2004071987 A JP2004071987 A JP 2004071987A JP 2002232051 A JP2002232051 A JP 2002232051A JP 2002232051 A JP2002232051 A JP 2002232051A JP 2004071987 A JP2004071987 A JP 2004071987A
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- batch processing
- substrate
- batch
- film forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Chemical Vapour Deposition (AREA)
Abstract
【解決手段】バッチ処理に先立って炉内温度データを取得し(ステップS10)、取得された炉内温度データから干渉行列Mを演算する(ステップS12)。次に2回のバッチ処理を実行し(ステップS14)、基板の成膜速度を測定する(ステップS16)。次に2回のバッチ処理で得られた各ヒータゾーンの設定温度及び基板の成膜速度の関係から、目標とする成膜速度を得るための各ヒータゾーンの設定温度を算出する(ステップS20)。算出された各ヒータゾーンの設定温度により第3回目のバッチ処理を実行する(ステップS22)。
【選択図】 図4
Description
【発明の属する技術分野】
本発明は、CVD装置等により成膜処理を行う半導体装置の製造方法に関するものである。
【0002】
【従来の技術】
例えばバッチ式CVD装置においては、複数のゾーンに分割されたヒータを有する反応炉内で複数枚の基板を加熱してバッチ処理するようになっている。反応炉内の複数の基板に対して成膜処理する場合は、各基板の膜厚を均一にする必要がある。基板の膜厚を均一にするための要素の一つとして加熱温度があり、そのためには各ヒータゾーンの設定温度を調節する。
【0003】しかしながら、従来においては、ヒータゾーンの設定温度の調節は、過去のデータや担当者の経験に基づいて行っており、経験の浅い担当者であると、最適な設定温度を導くための条件出しバッチを数多く繰り返す必要があった。経験を積むにつれて、条件出しバッチ回数は減少するものの、個人差があるという問題点があった。
【0004】
【発明が解決しようとする課題】
本発明は、前述した従来の問題点を解消し、担当者の経験に頼らずに条件出しバッチ回数を減少させ、バッチ内の基板の膜厚を均一化させることができる半導体装置の製造方法を提供することを目的としている。
【0005】
【課題を解決するための手段】
上記課題を解決するため、本発明の特徴とするところは、複数のゾーンに分割されたヒータを有する反応炉内で複数枚の基板を加熱してバッチ処理する半導体装置の製造方法であって、前記反応炉内で複数枚の基板をバッチ処理する第1のバッチ処理工程と、この第1のバッチ処理工程における基板の成膜速度を測定する工程と、前記第1のバッチ処理工程の後に、前記反応炉内で複数枚の基板をバッチ処理する第2のバッチ処理工程と、この第2のバッチ処理工程における基板の成膜速度を測定する工程と、前記第1のバッチ処理工程における各ヒータゾーンの設定温度及び基板の成膜速度と、前記第2のバッチ処理工程における各ヒータゾーンの設定温度及び基板の成膜速度とを含むデータに基づいて、目標とする成膜速度を得るための各ヒータゾーンの設定温度を算出する算出工程と、各ヒータゾーンの温度を、前記算出工程により算出した設定温度に設定して前記反応炉内で複数の基板をバッチ処理する第3のバッチ工程と、を有する半導体装置の製造方法にある。
【0006】第1のバッチ処理工程前の事前処理として、各ヒータゾーンの設定温度と基板モニタ位置温度との関係を求める温度関係演算工程を設けることが好ましい。この温度関係演算工程における各ヒータゾーンの設定温度と基板モニタ位置温度との関係は、干渉行列を用いることによって求めることができる。ここで、干渉行列とは、ヒータゾーンの設定温度を単位温度変化させた場合の基板モニタ位置温度の変化量との関係を行列として表したものである。この干渉行列は、各ヒータゾーンの設定温度を変化させた場合の基板モニタ位置の温度変化をプロファイル熱電対等により測定することによって求めることができる。この干渉行列を求めれば、その転置行列を用いて目標とする基板モニタ位置温度に対する各ヒータゾーンの設定温度を予想することができる。
【0007】温度と成膜速度との関係は、単純に直線関係には無いが、数°Cの範囲であれば直線近似することが可能である。そこで、単位温度当りの成膜速度の変化量が直線的に近似するとみなし、第1のバッチ処理工程の基板モニタ位置温度及び成膜速度と、第2のバッチ処理工程の基板モニタ温度及び成膜速度とから、目標とする成膜速度を得るための基板モニタ位置温度を求めることができる。そして、前述した温度関係演算工程で求めた干渉行列を用いて基板モニタ位置温度を各ヒータゾーンの設定温度に変換し、目標とする各ヒータゾーンの設定温度を求めることができる。ただし、温度と成膜速度との関係を求めるに当っては、直線近似ばかりではなく、様々な近似方法を採用することができるものである。
【0008】
【発明の実施の形態】
次に本発明の実施形態を図面に基づいて説明する。
図1は、本発明の実施形態に係る半導体処理システム10を示す構成図である。
半導体処理システム10は、コンピュータ12と、このコンピュータ12からの指令により作動する成膜制御装置14と、この成膜制御装置14によって制御される成膜装置16と、この成膜装置16によって成膜済み基板18の膜厚を測定する膜厚測定装置20とを有する。
【0009】図2は、成膜装置16の一例を示す断面図である。成膜装置16は、例えばバッチ式CVD装置であり、縦長の反応炉22を有し、この反応炉22は、反応管24と、この反応管24の周囲に配置されたヒータ26とを有する。反応管24内には、基板支持体(ボート)28が挿入されるようになっている。この基板支持体28は、ほぼ水平方向で縦方向に並設されるように多数の基板30を支持する。また、反応管24内には、図示しない処理ガスを導入する導入管と、処理ガスを排気する排気管とが接続されており、ヒータ26による加熱下において処理ガス(成膜ガス)が導入され、基板30に対する成膜が行われる。
【0010】ヒータ26は、縦方向に配置された例えば5つのものからなり、これらヒータ26により例えば5つのヒータゾーンU、CU、CC、CL、Lが形成される。これら5つのヒータ26のそれぞれには、ヒータ用熱電対32が設けられており、このヒータ用熱電対32によりヒータ26の温度が検出される。各ヒータ26には、成膜制御装置14から個別に高周波電力が印加され、ヒータ用熱電対32により検出されたヒータ26による加熱温度が成膜制御装置14にフィードバックされる。
【0011】反応管24内には、縦方向で所定間隔を隔てた基板30に対応して例えば7つの基板モニタ位置x1〜x7が設定されている。実際の成膜処理を行う前の準備段階でこれら7つの基板モニタ位置x1〜x7の温度が測定される。この基板モニタ位置の温度は、前述したコンピュータからの指令で作動するオートプロファイラ34により測定される。オートプロファイラ34は、準備段階で反応炉22に設置され、その後は取り外される。オートプロファイラ34は、プロファイル熱電対36を有し、このプロファイル熱電対36を一定速度で降下させ、基板モニタ位置x1〜x7の温度が測定される。
【0012】図3において、プロファイル熱電対36の具体例が示されている。プロファイル熱電対36は、石英や炭化珪素等からなる封入管38を有し、この封入管38内に複数の熱電対素子40が配置されている。封入管38の一端は、封入部42により封入され、この封入部42を介して熱電対素子40からの配線44が引き出されているものである。
【0013】次に、図4に基づいて、上述した半導体処理システムを用いた半導体装置の製造方法について説明する。
【0014】図4において、まず炉内温度データを取得する(ステップS10)。
炉内温度データの取得は、初めに各ヒータゾーンの温度を例えば770°Cというようにフラットな状態に設定する。この状態で前述したオートプロファイラ34によりプロファイル熱電対36を一定速度で降下させ、基板モニタ位置x1〜x7の温度を測定する。次にヒータゾーンU、CU、CC、CL、Lの一つを例えば10°C上昇させて780°Cに設定し、同様にオートプロファイラ34によりプロファイル熱電対36を一定速度で降下させ、基板モニタ位置x1〜x7の温度を測定する。これを全てのヒータゾーンU、CU、CC、CL、Lについて行う。
【0015】ステップS10により得られた炉内温度データはコンピュータ12に送られ、このコンピュータ12により干渉行列Mを演算する(ステップ12)。この干渉行列Mの演算は次のようにして行われる。
【0016】ステップS10で得られた結果から基板モニタ位置x1〜x7の温度変化を読み取り、この読み取った基板モニタ位置x1〜x7の温度変化を、各ヒータゾーンU、CU、CC、CL、Lの温度が+1°C変化したとした場合の変化量に換算し、干渉行列Mを作成する。
【0017】即ち、基板モニタ位置x点での温度Txを5つのヒータゾーンの設定温度TU,TCU,TC,TCL,TLと基準温度T0を用いて次の式▲1▼のように定義する。
【0018】
【数1】
【0019】ここで、ax,bx,cx,dx,exは、ヒータゾーンの設定温度TU,CU,TC,TCL,TLと基準温度T0の温度を1°C変化させたときの基板モニタ位置x点における温度変化量である。
【0020】この実施形態のように、基板モニタ位置が7つの場合は、各基板モニタ位置xi(i=1〜7)における温度は次の式▲2▼のようにして表すことができる。
【0021】
【数2】
このようにして得られた行列Mが干渉行列である。
【0022】次に基板支持体28に基板30を載置し、第1回目のバッチ処理を実施する(ステップS14)。この第1回目のバッチ処理においては、ヒータゾーンの設定温度TU,CU,TC,TCL,TLは、基準温度(例えば770°C)から大きく外れない範囲(例えば±30°C以内)で適当に設定する。なお、ここでは、後述する第3回目のバッチ処理以降で製造する半導体装置の製造工程と同様の処理ガス(成膜ガス)を用い、同様のガス流量及びガス圧力とする。
【0023】この第1回目のバッチ処理が終了すると、基板モニタ位置x1〜x7に載置された成膜済み基板18の膜厚を膜厚測定装置20で測定し、成膜に要した時間で割って成膜速度を得る(ステップS16)。
【0024】次にステップS18において、バッチ処理が2回目であるか否かが判定され、2回目ではないと判定された場合は、ステップS14に戻り、第2回目のバッチ処理を実施する。この第2回目のバッチ処理においては、第1回目の成膜速度のばらつきを考慮してより成膜速度が均一になるようにヒータゾーンの設定温度TU,CU,TC,TCL,TLを設定する。ただし、この第2回目のバッチ処理におけるヒータゾーンの設定温度は、第1回目のバッチ処理における各ヒータゾーンの設定温度と近い温度、例えば±5°Cの範囲内で設定することが好ましい。
【0025】この第2回目のバッチ処理が終了すると、第1回目のバッチ処理後と同様に基板モニタ位置x1〜x7に載置された成膜済み基板18の膜厚を膜厚測定装置20で測定し、成膜に要した時間で割って成膜速度を得る(ステップS16)。
【0026】そして、次のステップS18において、第2回目のバッチ処理が終了したと判断された場合は、次のステップS20に進み、目標とする成膜速度を得るための各ヒータゾーンの設定温度TU,TCU,TC,TCL,TLを算出する。
【0027】この算出は次のようにして行われる。
温度と成膜速度との関係は単純に直線関係には無いが、数°Cの範囲内であれば直線で近似することも可能である。つまり、2バッチ分の成膜データがあれば、それぞれの温度Tx及び成膜速度rxとの差から目的の成膜速度r0にするための設定温度が予測できる。即ち、次の表1のような結果が得られたとき、次の式▲3▼なる関係を得ることができる。
【0028】
【表1】
【0029】
【数3】
【0030】また、式▲2▼により、求められた各基板モニタ位置における炉内温度は転置行列Mtを用いて次の式▲4▼により各ヒータゾーンの設定温度Tyに変換することができる。
【0031】
【数4】
【0032】このようにして算出された目標とする成膜速度を得るための各ヒータゾーンの設定温度Tyが求められたならば、次に第3回目のバッチ処理を実施する(ステップS22)。この第3回目のバッチ処理は、各ヒータゾーンを温度Tyに設定し、実際に処理すべき基板30を基板支持体28に載置して処理を実行する。そして、次のステップS24において、前述した成膜済み基板18の膜厚を膜厚測定装置20で測定し、実際の成膜速度が目標通りになされたかを検査して処理を終了する。
【0033】
【実施例】
次に実施例について説明する。
前述した縦型CVD装置において、事前に温度測定を行った結果から次の干渉行列Mを得た。
【数5】
【0034】ここで、第1回目のバッチ処理と第2回目のバッチ処理の各ヒータゾーンの設定温度と成膜速度は表2のようになった。
【表2】
【0035】これらのデータを基に式▲2▼、▲3▼及び▲4▼を用いて各ヒータゾーンの設定温度Tyを算出し、表3の結果を得た。
【表3】
【0036】この結果を受けて第3回目のバッチ処理を実施し、表4の結果を得た。
【表4】
この結果、成膜速度は、バッチ内において0.8%のばらつきに抑えることができ、目標とする基板成膜速度の均一性が得られた。
なお、温度が上昇しているにも関わらず、成膜速度が減少している等の異常系に対しては、値を返さない(変化量を0)として処理することができる。
【0037】なお、上記実施形態及び実施例においては、第1のバッチ処理工程における各ヒータゾーンの設定温度及び基板の成膜速度と、第2のバッチ処理工程における各ヒータゾーンの設定温度及び基板の成膜速度とから目標とする成膜速度を得るための各ヒータゾーンの設定温度を算出しているが、他のデータ、例えば成膜ガスの流量や圧力等のデータを加えて各ヒータゾーンの設定温度を算出することもできる。また、2回のバッチ処理工程の結果から目標とする成膜速度を得るための各ヒータゾーンの設定温度を算出しているが、より精度を上げるために3回以上バッチ処理を行ってもよい。
【0038】以上のように、本発明は、特許請求の範囲に記載した事項を特徴とするが、さらに次のような実施形態が含まれる。
(1)前記算出手段工程は、第1のバッチ処理工程における各ヒータゾーンの設定温度と成膜速度と、第2のバッチ処理工程における各ヒータゾーンの設定温度と成膜速度とから、単位温度当りの成膜速度の変化量を直線的に近似する工程を有することを特徴とする請求項1記載の半導体装置の製造方法。
(2)前記第1のバッチ処理工程の前に、各ヒータゾーンの設定温度と基板モニタ位置温度との関係を求める温度関係演算工程を設けたことを特徴とする請求項1又は(1)記載の半導体装置の製造方法。
(3)温度関係演算工程は、各ヒータゾーンの設定温度を単位温度変化させた場合の基板モニタ位置温度の変化量との関係を行列として表す干渉行列を用いることを特徴とする(2)記載の半導体装置の製造方法。
(4)前記算出手段工程は、第1のバッチ処理工程における基板モニタ温度と成膜速度と、第2のバッチ処理工程における基板モニタ温度と成膜速度とから、単位温度当りの成膜速度の変化量を直線的に近似して目標とする基板モニタ温度を求める工程と、目標とする基板モニタ温度を目標とする各ヒータゾーンの設定温度に変換する工程とを有することを特徴とする(4)記載の半導体装置の製造方法。
(5)目標とする基板モニタ温度を目標とする各ヒータゾーンの設定温度への変換は、干渉行列の転置行列を用いて演算して行うことを特徴とする(5)記載の半導体装置の製造方法。
【0039】
【発明の効果】
以上述べたように、本発明によれば、複数回のバッチ処理の結果に基づいて目標とする成膜速度を得るための各ヒータゾーンの設定温度を算出するようにしたので、条件出しバッチ回数を減少させ、バッチ内の基板の膜厚を均一化させることができる。
【図面の簡単な説明】
【図1】本発明の実施形態に係る半導体処理システムの構成図である。
【図2】本発明の実施形態に係る成膜装置を示す断面図である。
【図3】本発明の実施形態に用いたプロファイル熱電対の側面図である。
【図4】本発明の実施形態に係る処理フローを示すフローチャートである。
10 半導体処理システム
12 コンピュータ
14 成膜制御装置
16 成膜装置
18 処理済み基板
20 膜厚測定装置
22 反応炉
26 ヒータ
30 基板
32 ヒータ用熱電対
34 オートプロファイラ
36 プロファイル熱電対
Claims (1)
- 複数のゾーンに分割されたヒータを有する反応炉内で複数枚の基板を加熱してバッチ処理する半導体装置の製造方法であって、
前記反応炉内で複数枚の基板をバッチ処理する第1のバッチ処理工程と、
この第1のバッチ処理工程における基板の成膜速度を測定する工程と、
前記第1のバッチ処理工程の後に、前記反応炉内で複数枚の基板をバッチ処理する第2のバッチ処理工程と、
この第2のバッチ処理工程における基板の成膜速度を測定する工程と、
前記第1のバッチ処理工程における各ヒータゾーンの設定温度及び基板の成膜速度と、前記第2のバッチ処理工程における各ヒータゾーンの設定温度及び基板の成膜速度とを含むデータに基づいて、目標とする成膜速度を得るための各ヒータゾーンの設定温度を算出する算出工程と、
各ヒータゾーンの温度を、前記算出工程により算出した設定温度に設定して前記反応炉内で複数の基板をバッチ処理する第3のバッチ工程と、
を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002232051A JP2004071987A (ja) | 2002-08-08 | 2002-08-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002232051A JP2004071987A (ja) | 2002-08-08 | 2002-08-08 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004071987A true JP2004071987A (ja) | 2004-03-04 |
Family
ID=32017624
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002232051A Pending JP2004071987A (ja) | 2002-08-08 | 2002-08-08 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004071987A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006252246A (ja) * | 2005-03-11 | 2006-09-21 | Omron Corp | 反応制御装置、反応制御方法、プログラムおよび記録媒体 |
JP2007250682A (ja) * | 2006-03-14 | 2007-09-27 | Matsushita Electric Ind Co Ltd | 基板処理装置の温度制御方法、基板処理装置および基板処理システム |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05291143A (ja) * | 1992-04-15 | 1993-11-05 | Nec Corp | 減圧気相成長装置 |
JP2000187514A (ja) * | 1998-10-14 | 2000-07-04 | Omron Corp | 制御装置、温度調節器および熱処理装置 |
JP2001077041A (ja) * | 1999-09-02 | 2001-03-23 | Tokyo Electron Ltd | 熱処理装置の温度校正方法 |
JP2002252220A (ja) * | 2000-10-27 | 2002-09-06 | Tokyo Electron Ltd | 熱処理システム及び熱処理方法 |
-
2002
- 2002-08-08 JP JP2002232051A patent/JP2004071987A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05291143A (ja) * | 1992-04-15 | 1993-11-05 | Nec Corp | 減圧気相成長装置 |
JP2000187514A (ja) * | 1998-10-14 | 2000-07-04 | Omron Corp | 制御装置、温度調節器および熱処理装置 |
JP2001077041A (ja) * | 1999-09-02 | 2001-03-23 | Tokyo Electron Ltd | 熱処理装置の温度校正方法 |
JP2002252220A (ja) * | 2000-10-27 | 2002-09-06 | Tokyo Electron Ltd | 熱処理システム及び熱処理方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006252246A (ja) * | 2005-03-11 | 2006-09-21 | Omron Corp | 反応制御装置、反応制御方法、プログラムおよび記録媒体 |
JP4622594B2 (ja) * | 2005-03-11 | 2011-02-02 | オムロン株式会社 | 反応制御装置 |
JP2007250682A (ja) * | 2006-03-14 | 2007-09-27 | Matsushita Electric Ind Co Ltd | 基板処理装置の温度制御方法、基板処理装置および基板処理システム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7896649B2 (en) | Heat system, heat method, and program | |
JP5788355B2 (ja) | 熱処理システム、熱処理方法、及び、プログラム | |
US7953512B2 (en) | Substrate processing system, control method for substrate processing apparatus and program stored on medium | |
JP5766647B2 (ja) | 熱処理システム、熱処理方法、及び、プログラム | |
JP5049303B2 (ja) | 熱処理装置、熱処理装置の温度調整方法、及び、プログラム | |
CN109385623B (zh) | 一种薄膜沉积方法和沉积薄膜 | |
JP3836696B2 (ja) | 半導体製造システムおよび半導体装置の製造方法 | |
US7289865B2 (en) | Optimization algorithm to optimize within substrate uniformities | |
JP6512860B2 (ja) | 熱処理システム、熱処理方法、及び、プログラム | |
JP3857623B2 (ja) | 温度制御方法及び半導体装置の製造方法 | |
KR100882633B1 (ko) | 열처리 장치, 열처리 방법, 제어 장치 및 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체 | |
JP5049302B2 (ja) | 熱処理装置、熱処理装置の温度調整方法、及び、プログラム | |
JP4751538B2 (ja) | 処理システム | |
JP6596316B2 (ja) | 熱処理システム、熱処理方法、及び、プログラム | |
US20030180970A1 (en) | Heat treatment apparatus for preventing an initial temperature drop when consecutively processing a plurality of objects | |
JP6353802B2 (ja) | 処理システム、処理方法、及び、プログラム | |
JP2004071987A (ja) | 半導体装置の製造方法 | |
JP7230877B2 (ja) | エピタキシャルウェーハの製造システム及びエピタキシャルウェーハの製造方法 | |
JPH06132231A (ja) | Cvd装置 | |
WO2003090271A1 (fr) | Procede de formation de film | |
JP4455856B2 (ja) | 半導体製造システムおよび半導体製造方法 | |
JPH07283158A (ja) | 熱処理装置およびその温度制御方法 | |
JP2000040663A (ja) | 薄膜成長温度の補正方法 | |
JP4802019B2 (ja) | 基板処理装置の温度制御方法、基板処理装置および基板処理システム | |
JPH05267200A (ja) | 半導体熱処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050802 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070220 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070423 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080227 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080815 |