JP2004071754A - 半導体装置、半導体装置の製造方法および液晶表示装置 - Google Patents
半導体装置、半導体装置の製造方法および液晶表示装置 Download PDFInfo
- Publication number
- JP2004071754A JP2004071754A JP2002227334A JP2002227334A JP2004071754A JP 2004071754 A JP2004071754 A JP 2004071754A JP 2002227334 A JP2002227334 A JP 2002227334A JP 2002227334 A JP2002227334 A JP 2002227334A JP 2004071754 A JP2004071754 A JP 2004071754A
- Authority
- JP
- Japan
- Prior art keywords
- film
- region
- semiconductor device
- gate electrode
- point metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
【課題】均一な長さのLDD領域を形成する。
【解決手段】ゲート電極6の上面に酸化防止膜22が形成され、ゲート電極6の側面に均一に高融点金属膜の酸化膜17または高融点金属シリサイド膜の酸化膜が選択化学気相成長法を用いて自己整合により形成され、高融点金属膜の酸化膜17または高融点金属シリサイド膜の酸化膜の下方のチャネル層23を含む半導体層に、ドレイン領域12およびソース領域11に隣接するように、チャネル層23の両側に低不純物濃度領域であるLDD領域13が形成されている。
【選択図】 図1
【解決手段】ゲート電極6の上面に酸化防止膜22が形成され、ゲート電極6の側面に均一に高融点金属膜の酸化膜17または高融点金属シリサイド膜の酸化膜が選択化学気相成長法を用いて自己整合により形成され、高融点金属膜の酸化膜17または高融点金属シリサイド膜の酸化膜の下方のチャネル層23を含む半導体層に、ドレイン領域12およびソース領域11に隣接するように、チャネル層23の両側に低不純物濃度領域であるLDD領域13が形成されている。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、低不純物濃度のLDD(Lightly Doped Drain)領域を有する半導体装置、その半導体装置の製造方法およびその半導体装置を用いた液晶表示装置に関する。
【0002】
【従来の技術】
近年、液晶表示装置等に使用する半導体装置である薄膜トランジスタ(Thin Film Transistor)は、画像の高密度化に伴い、形状の微細化が進んでいる。形状の微細化が進むと、MOSFETから成る薄膜トランジスタは、チャネル間隔が短くなるために、ドレイン領域の近傍で局所的に電界が強くなり、ホットキャリアが発生しやすくなる。ホットキャリアは、薄膜トランジスタのゲート酸化膜に注入され、薄膜トランジスタの閾値電圧を変化させるために、薄膜トランジスタの駆動特性が変動するという問題が懸念されている。この問題を防止するため、薄膜トランジスタは、ドレイン領域近傍に、不純物濃度を低くしたLDD(Lightly Doped Drain)領域を設ける構造が採用されている。LDD領域は、ドレイン領域近傍の電界を緩和するように作用し、ホットキャリアのゲート酸化膜への注入を抑制する。
【0003】
また、薄膜トランジスタの製造方法では、薄膜トランジスタの微細化が進むにつれて、マスクパターンの位置合わせを必要としない自己整合(セルフアライメント)によって大面積の基板に均一に薄膜トランジスタを形成することが要求されている。
【0004】
以下、図面を参照しながら、上記のLDD領域が設けられた薄膜トランジスタの製造法の一例について説明する。
【0005】
図3(a)および(b)は、それぞれMOSFETから成る薄膜トランジスタの製造方法における工程を説明するための断面図である。
【0006】
まず、図3(a)に示すように、ガラス基板110上に、ベースコート120を形成する。次に、そのベースコート120上に、厚さ45nmのシリコン層を堆積し、そのシリコン層を所定の形状に加工して半導体層130を形成する。その後、ベースコート120および半導体層130上に、ゲート絶縁膜140を堆積し、さらに、ゲート絶縁膜140上に、スパッタリング法等によって電極用金属膜を堆積する。電極用金属膜が堆積されると、この電極用金属膜上にレジストを塗布し、所定の領域を露光して、露光後のレジストをマスクとしてエッチングを行いゲート電極160を形成する。その後、ゲート電極160をマスクとして、イオン注入法によって不純物170を半導体層130に注入し、低不純物濃度領域180を形成する。
【0007】
次に、図3(b)に示すように、ゲート絶縁膜140上のゲート電極160を覆うようにレジストによってパターニングし、パターニングされたレジスト200をマスクとして、イオン注入法によって不純物190を半導体層130内の低不純物濃度領域180に注入し、高不純物濃度のソース領域210および高不純物濃度のドレイン領域220を形成する。この場合、ゲート電極160の下方の半導体層130の領域は、ゲート電極160がマスクとなり不純物190が注入されないためチャネル領域となる。また、低不純物濃度領域180のレジスト200で覆われている部分も不純物170、190が注入されず、所定のLDD長さ240のLDD領域230となる。これによりLDD領域230を有する薄膜トランジスタが形成される。この場合、LDD領域230のLDD長さ240のバラツキが薄膜トランジスタの駆動特性および信頼性に非常に影響を与えるため、LDD長さ240を大面積のガラス基板110に均一に形成することが薄膜トランジスタの微細化を進めるために非常に重要となる。
【0008】
【発明が解決しようとする課題】
図3(b)に示すゲート電極160を覆うレジスト200のパターニングにおけるレジストパターンの線幅のバラツキ、および、ゲート電極とのパターンの位置ズレは、LDD領域230のLDD長さ240のバラツキに直接影響する。このため、大面積のガラス基板110上に多数の薄膜トランジスタを形成し、各薄膜トランジスタのLDD領域230のLDD長さ240を均一にすることは、非常に困難であった。
【0009】
本発明は、このような課題を解決するものであり、その目的は、均一な長さのLDD領域を形成する半導体装置、その半導体装置の製造方法およびその半導体装置を用いた液晶表示装置を提供することにある。
【0010】
【課題を解決するための手段】
本発明の半導体装置は、基板上に、ドレイン領域およびソース領域を有する半導体層が形成され、ドレイン領域およびソース領域間の半導体層上にゲート絶縁膜を介してゲート電極が設けられた半導体装置であって、ゲート電極の上面には酸化防止膜が形成され、ゲート電極の側面には均一に高融点金属膜の酸化膜または高融点金属シリサイド膜の酸化膜が形成されており、高融点金属膜の酸化膜または高融点金属シリサイド膜の酸化膜の下方の半導体層に、ドレイン領域およびソース領域に隣接するように、低不純物濃度(LDD)領域が形成されているものであり、そのことにより上記目的が達成される。
【0011】
また、好ましくは、本発明の半導体装置は、高融点金属膜または高融点金属シリサイド膜が、W、Mo、Ta、Cu、WSix、MoSixおよびTaSixのうちの少なくとも1つから構成される。
【0012】
さらに、好ましくは、本発明の半導体装置において、高融点金属膜または高融点金属シリサイド膜は、選択化学気相成長法によって形成される。
【0013】
本発明の半導体装置の製造方法は、基板上に、少なくとも半導体層およびゲート絶縁膜を順番に積層する工程と、ゲート絶縁膜上に、上面に酸化防止膜が形成されたゲート電極を形成する工程と、ゲート電極の側面に、選択的化学気相成長法を用いて、高融点金属膜または高融点金属シリサイド膜を形成する工程と、高融点金属膜または高融点金属シリサイド膜の下方の半導体層に低不純物濃度(LDD)領域を形成する工程と、ゲート電極の側面の高融点金属膜または高融点金属シリサイド膜を熱処理によって酸化する工程と、を包含するものであり、そのことにより上記目的が達成される。
【0014】
本発明の液晶表示装置は、請求項1〜3のいずれかに記載の半導体装置を用いたものであり、そのことにより上記目的が達成される。
【0015】
本発明の液晶表示装置は、請求項4に記載の半導体装置の製造方法によって製造された半導体装置を用いたものであり、そのことにより上記目的が達成される。
【0016】
上記構成により、以下、その作用を説明する。
【0017】
本発明の半導体装置は、自己整合によってゲート電極の側面のみにタングステン(W)から成る均一な幅寸法の高融点金属膜または高融点金属シリサイド膜が形成され、高融点金属膜または高融点金属シリサイド膜の下方の半導体層に、高融点金属膜または高融点金属シリサイド膜の均一な幅寸法に基づいて、均一な長さのLDD領域が形成され、さらに、高融点金属膜または高融点金属シリサイド膜が熱処理されて、ゲート電極の側面に高融点金属膜の酸化膜または高融点金属シリサイド膜の酸化膜の側壁を形成する。これにより、本発明の半導体装置は、LDD領域の長さが均一になるように、大面積の基板上に微細化されて形成され、液晶表示装置に用いることも可能となる。
【0018】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態を説明する。
【0019】
図1は、本発明の実施形態の半導体装置である薄膜トランジスタの要部を示す断面図である。
【0020】
図1に示す薄膜トランジスタは、ガラス基板等の透明基板1上に、透明基板1からの不純物の拡散を防止するベースコート2が形成され、ベースコート2上の所定の領域に、シリコンから成る半導体層が形成されている。半導体層には、ソース領域11およびドレイン領域12が設けられ、ソース領域11およびドレイン領域12に隣接して低不純物濃度領域であるLDD領域13がそれぞれ設けられ、さらに、各LDD領域13間にチャネル領域23が設けられている。ベースコート2およびチャネル領域23等の半導体層を覆うようにゲート絶縁膜4が形成され、チャネル領域23上にゲート絶縁膜4を介してゲート電極6が形成されている。ゲート電極6の上面は、酸化防止膜22によって被覆されており、ゲート電極6の側面は、選択化学気相成長法を用いて自己整合により形成されたタングステン(W)から成る均一な幅寸法の高融点金属膜の酸化膜17で覆われている。高融点金属膜の酸化膜17は、高融点金属シリサイド膜の酸化膜でも良い。また、高融点金属膜および高融点金属シリサイド膜は、W、Mo、Ta、Cu、WSix、MoSixおよびTaSixのうちの少なくとも1つから構成されていることが好ましい。ここで、高融点金属膜の酸化膜17の下方に形成されたLDD領域13は、自己整合により形成された高融点金属膜の酸化膜17の均一な幅寸法に基づいて、LDD領域13の長さが均一に設定される。
【0021】
ゲート電極6が形成されたゲート絶縁膜4上の全面には、層間絶縁膜18が形成されている。半導体層であるソース領域11およびドレイン領域12上の層間絶縁膜18およびゲート絶縁膜4には、それぞれソース領域11およびドレイン領域12に達するようにコンタクトホールがそれぞれ形成されている。各コンタクトホールには、Alから成るソース電極19およびドレイン電極20が埋め込まれて、それぞれソース領域11およびドレイン領域12と電気的に接続されている。層間絶縁膜18上には、ソース電極19およびドレイン電極20がパターン形成されている。また、ゲート電極6は、ゲート配線(図示せず)と電気的に接続されている。さらに、層間絶縁膜18、ソース電極19およびドレイン電極20を覆うようにパッシベーション膜21が形成されている。
【0022】
続いて、図1に示す本発明の実施形態の半導体装置である薄膜トランジスタの製造方法を説明する。
【0023】
図2(a)〜(h)は、それぞれ本発明の実施形態の半導体装置である薄膜トランジスタの製造方法における各工程を説明するための断面図である。
【0024】
まず、図2(a)に示すように、ガラス基板等の透明基板1上に、厚さ300nmのSiO2膜から成るベースコート2を形成する。その後、ベースコート2上に、厚さ50nmのシリコン層を堆積し、そのシリコン層を所定の形状に加工して半導体層3を形成する。
【0025】
次に、図2(b)に示すように、ベースコート2および半導体層3上に、例えば、厚さ50nmのSiO2膜から成るゲート絶縁膜4を堆積する。続いて、ゲート絶縁膜4上に、スパッタリング法によって、厚さ350nmのタングステン5を堆積し、さらに、タングステン5上に、プラズマCVD法によって、厚さ600nmのSiNから成る酸化防止膜15を堆積する。
【0026】
次に、図2(c)に示すように、タングステン5および酸化防止膜15を所定の形状に加工し、タングステン5から成るゲート電極6、ゲート電極6上に酸化防止膜15の一部である酸化防止膜22を形成する。
【0027】
次に、図2(d)に示すように、ゲート電極6および酸化防止膜22をマスクとして、イオン注入法によって不純物7を半導体層3に注入し、低不純物濃度領域8を形成する。本実施形態では、例えば、不純物7がリン(P)、注入エネルギーが5〜100keVおよびドーズ量が3×1013ions/cm2の条件でイオン注入を行う。
【0028】
次に、透明基板1を、石英から成るコールドウォール型のチャンバー内に配置する。チャンバー内に配置された透明基板1上のゲート酸化膜4および酸化防止膜22の表面側からランプ加熱を行い、透明基板1の基板温度を260℃にする。同時に、チャンバー内の圧力を0.1torrに設定し、流量30sccmのWF6および流量18sccmのSiH4の二種類の原料ガスを流入させる。
【0029】
これにより、図2(e)に示すように、ゲート電極6の側面のみにタングステンから成る均一な幅寸法の高融点金属膜16が選択的に成長する。本実施形態は、原料ガスのWF6に含まれるW(タングステン)が、導電性物質の表面には堆積し、非導電性物質の表面には堆積しない選択的化学気相成長法を利用しており、成膜時間95秒で厚さ500nmの高融点金属膜16を自己整合により形成した。したがって、高融点金属膜16は、非導電性物質であるゲート絶縁膜4上には成長しない。ここで、高融点金属膜16の代わりに高融点金属シリサイド膜を形成しても良い。また、高融点金属膜16および高融点金属シリサイド膜は、W、Mo、Ta、Cu、WSix、MoSixおよびTaSixのうちの少なくとも1つから構成されていることが好ましい。
【0030】
次に、図2(f)に示すように、ゲート電極6、酸化防止膜22および高融点金属膜16をマスクとして、イオン注入法によって不純物9を半導体層3内の低不純物濃度領域8に注入し、高不純物濃度のソース領域11および高不純物濃度のドレイン領域12を形成する。本実施形態では、高不純物濃度領域を形成するために、例えば、不純物9がリン、注入エネルギーが5〜100keVおよびドーズ量が5×1015ions/cm2の条件でイオン注入を行う。この場合、ゲート電極6の下方の半導体層3の領域は、上記マスクによって不純物7、9が注入されないためチャネル領域23となる。また、高融点金属膜16の下方の低不純物濃度領域8は、上記マスクによって不純物9が注入されないためLDD領域13となる。高融点金属膜16の下方に形成されたLDD領域13は、高融点金属膜16が直接マスクとして作用しているので、LDD領域13の長さ(幅寸法)も均一となる。
【0031】
次に、図2(g)に示すように、高融点金属膜16を酸化するとともに、ソース領域11、ドレイン領域12、LDD領域13の電気的活性化を促すために、透明基板1上の全体の熱処理を行う。高融点金属膜16は、酸化されて高融点金属膜の酸化膜17となる。高融点金属膜16が高融点金属シリサイド膜の場合は、酸化されて高融点金属シリサイド膜の酸化膜となる。この場合、熱処理は、酸素雰囲気中で温度550℃、時間1〜240分の条件で行う。
【0032】
次に、例えば、透明基板1のゲート酸化膜4上の全体に、CVD法によって、TEOS(テトラエチルオルソシリケート)を用いてSiO2膜からなる層間絶縁膜18を堆積し、ソース領域11、ドレイン領域12およびゲート電極6上にコンタクトのためのコンタクトホールを開口する。その後、コンタクトホールを埋め込むように、Alから成るゲート配線(図示せず)、ソース電極19およびドレイン電極20を形成し、それぞれをゲート電極6、ソース領域11およびドレイン領域12と電気的にそれぞれ接続させる。最後に、ソース電極19、ドレイン電極20および層間絶縁膜18上に、パッシベーション膜21を形成し、図2(h)に示すような薄膜トランジスタが完成する。
【0033】
このような構成により、本発明の半導体装置である薄膜トランジスタは、選択的化学気相成長法を用いることによって、ゲート電極の側面のみに自己整合によりタングステン(W)から成る均一な幅寸法の高融点金属膜または高融点金属シリサイド膜が形成され、さらに、高融点金属膜または高融点金属シリサイド膜が熱処理されて、ゲート電極の側面に高融点金属膜の酸化膜または高融点金属シリサイド膜の酸化膜の側壁を形成する。これにより、高融点金属膜の酸化膜または高融点金属シリサイド膜の酸化膜の下方に形成されたLDD領域は、高融点金属膜の酸化膜または高融点金属シリサイド膜の酸化膜の均一な幅寸法に基づいて、LDD領域13の長さが均一に設定される。
【0034】
したがって、本発明の薄膜トランジスタは、レジストのパターニングによってLDD領域230を形成した従来の薄膜トランジスタと比較して、自己整合によって形成された高融点金属膜16の均一な幅寸法に基づいて、均一な長さのLDD領域13が形成されるために、大面積の透明基板1上にLDD領域13の長さが均一になるように微細化されて形成される。
【0035】
また、本発明の薄膜トランジスタは、LDD領域13の長さが均一になるように、大面積の透明基板1上に微細化されて形成されるために、本発明の薄膜トランジスタを液晶表示装置に用いることにより、製造歩留まりが良く信頼性の高い液晶表示装置の作製が可能となる。
【0036】
さらに、本発明の薄膜トランジスタは、前述した本実施形態に限定されるものではなく各種の変形が可能である。本実施形態では、ソース領域11、ドレイン領域12、LDD領域13の形成には不純物としてリン(P)を注入しN型薄膜トランジスタを形成したが、他の不純物を注入しP型薄膜トランジスタを形成しても良く、各層の膜の種類および各不純物の材質も任意に選んで良い。
【0037】
【発明の効果】
本発明の半導体装置は、ゲート電極の上面に酸化防止膜が形成され、ゲート電極の側面に均一に高融点金属膜の酸化膜または高融点金属シリサイド膜の酸化膜が形成され、高融点金属膜の酸化膜または高融点金属シリサイド膜の酸化膜の下方の半導体層に、ドレイン領域およびソース領域に隣接するように、低不純物濃度(LDD)領域が形成されていることにより、均一な長さのLDD領域が形成できる。
【図面の簡単な説明】
【図1】本発明の実施形態の半導体装置である薄膜トランジスタの要部を示す断面図である。
【図2】(a)〜(h)は、それぞれ本発明の実施形態の半導体装置である薄膜トランジスタの製造方法における各工程を説明するための断面図である。
【図3】(a)および(b)は、それぞれ従来の半導体装置である薄膜トランジスタの製造方法における工程を説明するための断面図である。
【符号の説明】
1 透明基板
2 ベースコート
3 半導体層
4 ゲート絶縁膜
5 タングステン
6 ゲート電極
7 不純物
9 不純物
8 低不純物濃度領域
11 ソース領域
12 ドレイン領域
13 LDD領域
15 酸化防止膜
16 高融点金属膜(または、高融点金属シリサイド膜)
17 高融点金属膜の酸化膜(または、高融点金属シリサイド膜の酸化膜)
18 層間絶縁膜
19 ソース電極
20 ドレイン電極
21 パッシベーション膜
22 酸化防止膜
23 チャネル領域
【発明の属する技術分野】
本発明は、低不純物濃度のLDD(Lightly Doped Drain)領域を有する半導体装置、その半導体装置の製造方法およびその半導体装置を用いた液晶表示装置に関する。
【0002】
【従来の技術】
近年、液晶表示装置等に使用する半導体装置である薄膜トランジスタ(Thin Film Transistor)は、画像の高密度化に伴い、形状の微細化が進んでいる。形状の微細化が進むと、MOSFETから成る薄膜トランジスタは、チャネル間隔が短くなるために、ドレイン領域の近傍で局所的に電界が強くなり、ホットキャリアが発生しやすくなる。ホットキャリアは、薄膜トランジスタのゲート酸化膜に注入され、薄膜トランジスタの閾値電圧を変化させるために、薄膜トランジスタの駆動特性が変動するという問題が懸念されている。この問題を防止するため、薄膜トランジスタは、ドレイン領域近傍に、不純物濃度を低くしたLDD(Lightly Doped Drain)領域を設ける構造が採用されている。LDD領域は、ドレイン領域近傍の電界を緩和するように作用し、ホットキャリアのゲート酸化膜への注入を抑制する。
【0003】
また、薄膜トランジスタの製造方法では、薄膜トランジスタの微細化が進むにつれて、マスクパターンの位置合わせを必要としない自己整合(セルフアライメント)によって大面積の基板に均一に薄膜トランジスタを形成することが要求されている。
【0004】
以下、図面を参照しながら、上記のLDD領域が設けられた薄膜トランジスタの製造法の一例について説明する。
【0005】
図3(a)および(b)は、それぞれMOSFETから成る薄膜トランジスタの製造方法における工程を説明するための断面図である。
【0006】
まず、図3(a)に示すように、ガラス基板110上に、ベースコート120を形成する。次に、そのベースコート120上に、厚さ45nmのシリコン層を堆積し、そのシリコン層を所定の形状に加工して半導体層130を形成する。その後、ベースコート120および半導体層130上に、ゲート絶縁膜140を堆積し、さらに、ゲート絶縁膜140上に、スパッタリング法等によって電極用金属膜を堆積する。電極用金属膜が堆積されると、この電極用金属膜上にレジストを塗布し、所定の領域を露光して、露光後のレジストをマスクとしてエッチングを行いゲート電極160を形成する。その後、ゲート電極160をマスクとして、イオン注入法によって不純物170を半導体層130に注入し、低不純物濃度領域180を形成する。
【0007】
次に、図3(b)に示すように、ゲート絶縁膜140上のゲート電極160を覆うようにレジストによってパターニングし、パターニングされたレジスト200をマスクとして、イオン注入法によって不純物190を半導体層130内の低不純物濃度領域180に注入し、高不純物濃度のソース領域210および高不純物濃度のドレイン領域220を形成する。この場合、ゲート電極160の下方の半導体層130の領域は、ゲート電極160がマスクとなり不純物190が注入されないためチャネル領域となる。また、低不純物濃度領域180のレジスト200で覆われている部分も不純物170、190が注入されず、所定のLDD長さ240のLDD領域230となる。これによりLDD領域230を有する薄膜トランジスタが形成される。この場合、LDD領域230のLDD長さ240のバラツキが薄膜トランジスタの駆動特性および信頼性に非常に影響を与えるため、LDD長さ240を大面積のガラス基板110に均一に形成することが薄膜トランジスタの微細化を進めるために非常に重要となる。
【0008】
【発明が解決しようとする課題】
図3(b)に示すゲート電極160を覆うレジスト200のパターニングにおけるレジストパターンの線幅のバラツキ、および、ゲート電極とのパターンの位置ズレは、LDD領域230のLDD長さ240のバラツキに直接影響する。このため、大面積のガラス基板110上に多数の薄膜トランジスタを形成し、各薄膜トランジスタのLDD領域230のLDD長さ240を均一にすることは、非常に困難であった。
【0009】
本発明は、このような課題を解決するものであり、その目的は、均一な長さのLDD領域を形成する半導体装置、その半導体装置の製造方法およびその半導体装置を用いた液晶表示装置を提供することにある。
【0010】
【課題を解決するための手段】
本発明の半導体装置は、基板上に、ドレイン領域およびソース領域を有する半導体層が形成され、ドレイン領域およびソース領域間の半導体層上にゲート絶縁膜を介してゲート電極が設けられた半導体装置であって、ゲート電極の上面には酸化防止膜が形成され、ゲート電極の側面には均一に高融点金属膜の酸化膜または高融点金属シリサイド膜の酸化膜が形成されており、高融点金属膜の酸化膜または高融点金属シリサイド膜の酸化膜の下方の半導体層に、ドレイン領域およびソース領域に隣接するように、低不純物濃度(LDD)領域が形成されているものであり、そのことにより上記目的が達成される。
【0011】
また、好ましくは、本発明の半導体装置は、高融点金属膜または高融点金属シリサイド膜が、W、Mo、Ta、Cu、WSix、MoSixおよびTaSixのうちの少なくとも1つから構成される。
【0012】
さらに、好ましくは、本発明の半導体装置において、高融点金属膜または高融点金属シリサイド膜は、選択化学気相成長法によって形成される。
【0013】
本発明の半導体装置の製造方法は、基板上に、少なくとも半導体層およびゲート絶縁膜を順番に積層する工程と、ゲート絶縁膜上に、上面に酸化防止膜が形成されたゲート電極を形成する工程と、ゲート電極の側面に、選択的化学気相成長法を用いて、高融点金属膜または高融点金属シリサイド膜を形成する工程と、高融点金属膜または高融点金属シリサイド膜の下方の半導体層に低不純物濃度(LDD)領域を形成する工程と、ゲート電極の側面の高融点金属膜または高融点金属シリサイド膜を熱処理によって酸化する工程と、を包含するものであり、そのことにより上記目的が達成される。
【0014】
本発明の液晶表示装置は、請求項1〜3のいずれかに記載の半導体装置を用いたものであり、そのことにより上記目的が達成される。
【0015】
本発明の液晶表示装置は、請求項4に記載の半導体装置の製造方法によって製造された半導体装置を用いたものであり、そのことにより上記目的が達成される。
【0016】
上記構成により、以下、その作用を説明する。
【0017】
本発明の半導体装置は、自己整合によってゲート電極の側面のみにタングステン(W)から成る均一な幅寸法の高融点金属膜または高融点金属シリサイド膜が形成され、高融点金属膜または高融点金属シリサイド膜の下方の半導体層に、高融点金属膜または高融点金属シリサイド膜の均一な幅寸法に基づいて、均一な長さのLDD領域が形成され、さらに、高融点金属膜または高融点金属シリサイド膜が熱処理されて、ゲート電極の側面に高融点金属膜の酸化膜または高融点金属シリサイド膜の酸化膜の側壁を形成する。これにより、本発明の半導体装置は、LDD領域の長さが均一になるように、大面積の基板上に微細化されて形成され、液晶表示装置に用いることも可能となる。
【0018】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態を説明する。
【0019】
図1は、本発明の実施形態の半導体装置である薄膜トランジスタの要部を示す断面図である。
【0020】
図1に示す薄膜トランジスタは、ガラス基板等の透明基板1上に、透明基板1からの不純物の拡散を防止するベースコート2が形成され、ベースコート2上の所定の領域に、シリコンから成る半導体層が形成されている。半導体層には、ソース領域11およびドレイン領域12が設けられ、ソース領域11およびドレイン領域12に隣接して低不純物濃度領域であるLDD領域13がそれぞれ設けられ、さらに、各LDD領域13間にチャネル領域23が設けられている。ベースコート2およびチャネル領域23等の半導体層を覆うようにゲート絶縁膜4が形成され、チャネル領域23上にゲート絶縁膜4を介してゲート電極6が形成されている。ゲート電極6の上面は、酸化防止膜22によって被覆されており、ゲート電極6の側面は、選択化学気相成長法を用いて自己整合により形成されたタングステン(W)から成る均一な幅寸法の高融点金属膜の酸化膜17で覆われている。高融点金属膜の酸化膜17は、高融点金属シリサイド膜の酸化膜でも良い。また、高融点金属膜および高融点金属シリサイド膜は、W、Mo、Ta、Cu、WSix、MoSixおよびTaSixのうちの少なくとも1つから構成されていることが好ましい。ここで、高融点金属膜の酸化膜17の下方に形成されたLDD領域13は、自己整合により形成された高融点金属膜の酸化膜17の均一な幅寸法に基づいて、LDD領域13の長さが均一に設定される。
【0021】
ゲート電極6が形成されたゲート絶縁膜4上の全面には、層間絶縁膜18が形成されている。半導体層であるソース領域11およびドレイン領域12上の層間絶縁膜18およびゲート絶縁膜4には、それぞれソース領域11およびドレイン領域12に達するようにコンタクトホールがそれぞれ形成されている。各コンタクトホールには、Alから成るソース電極19およびドレイン電極20が埋め込まれて、それぞれソース領域11およびドレイン領域12と電気的に接続されている。層間絶縁膜18上には、ソース電極19およびドレイン電極20がパターン形成されている。また、ゲート電極6は、ゲート配線(図示せず)と電気的に接続されている。さらに、層間絶縁膜18、ソース電極19およびドレイン電極20を覆うようにパッシベーション膜21が形成されている。
【0022】
続いて、図1に示す本発明の実施形態の半導体装置である薄膜トランジスタの製造方法を説明する。
【0023】
図2(a)〜(h)は、それぞれ本発明の実施形態の半導体装置である薄膜トランジスタの製造方法における各工程を説明するための断面図である。
【0024】
まず、図2(a)に示すように、ガラス基板等の透明基板1上に、厚さ300nmのSiO2膜から成るベースコート2を形成する。その後、ベースコート2上に、厚さ50nmのシリコン層を堆積し、そのシリコン層を所定の形状に加工して半導体層3を形成する。
【0025】
次に、図2(b)に示すように、ベースコート2および半導体層3上に、例えば、厚さ50nmのSiO2膜から成るゲート絶縁膜4を堆積する。続いて、ゲート絶縁膜4上に、スパッタリング法によって、厚さ350nmのタングステン5を堆積し、さらに、タングステン5上に、プラズマCVD法によって、厚さ600nmのSiNから成る酸化防止膜15を堆積する。
【0026】
次に、図2(c)に示すように、タングステン5および酸化防止膜15を所定の形状に加工し、タングステン5から成るゲート電極6、ゲート電極6上に酸化防止膜15の一部である酸化防止膜22を形成する。
【0027】
次に、図2(d)に示すように、ゲート電極6および酸化防止膜22をマスクとして、イオン注入法によって不純物7を半導体層3に注入し、低不純物濃度領域8を形成する。本実施形態では、例えば、不純物7がリン(P)、注入エネルギーが5〜100keVおよびドーズ量が3×1013ions/cm2の条件でイオン注入を行う。
【0028】
次に、透明基板1を、石英から成るコールドウォール型のチャンバー内に配置する。チャンバー内に配置された透明基板1上のゲート酸化膜4および酸化防止膜22の表面側からランプ加熱を行い、透明基板1の基板温度を260℃にする。同時に、チャンバー内の圧力を0.1torrに設定し、流量30sccmのWF6および流量18sccmのSiH4の二種類の原料ガスを流入させる。
【0029】
これにより、図2(e)に示すように、ゲート電極6の側面のみにタングステンから成る均一な幅寸法の高融点金属膜16が選択的に成長する。本実施形態は、原料ガスのWF6に含まれるW(タングステン)が、導電性物質の表面には堆積し、非導電性物質の表面には堆積しない選択的化学気相成長法を利用しており、成膜時間95秒で厚さ500nmの高融点金属膜16を自己整合により形成した。したがって、高融点金属膜16は、非導電性物質であるゲート絶縁膜4上には成長しない。ここで、高融点金属膜16の代わりに高融点金属シリサイド膜を形成しても良い。また、高融点金属膜16および高融点金属シリサイド膜は、W、Mo、Ta、Cu、WSix、MoSixおよびTaSixのうちの少なくとも1つから構成されていることが好ましい。
【0030】
次に、図2(f)に示すように、ゲート電極6、酸化防止膜22および高融点金属膜16をマスクとして、イオン注入法によって不純物9を半導体層3内の低不純物濃度領域8に注入し、高不純物濃度のソース領域11および高不純物濃度のドレイン領域12を形成する。本実施形態では、高不純物濃度領域を形成するために、例えば、不純物9がリン、注入エネルギーが5〜100keVおよびドーズ量が5×1015ions/cm2の条件でイオン注入を行う。この場合、ゲート電極6の下方の半導体層3の領域は、上記マスクによって不純物7、9が注入されないためチャネル領域23となる。また、高融点金属膜16の下方の低不純物濃度領域8は、上記マスクによって不純物9が注入されないためLDD領域13となる。高融点金属膜16の下方に形成されたLDD領域13は、高融点金属膜16が直接マスクとして作用しているので、LDD領域13の長さ(幅寸法)も均一となる。
【0031】
次に、図2(g)に示すように、高融点金属膜16を酸化するとともに、ソース領域11、ドレイン領域12、LDD領域13の電気的活性化を促すために、透明基板1上の全体の熱処理を行う。高融点金属膜16は、酸化されて高融点金属膜の酸化膜17となる。高融点金属膜16が高融点金属シリサイド膜の場合は、酸化されて高融点金属シリサイド膜の酸化膜となる。この場合、熱処理は、酸素雰囲気中で温度550℃、時間1〜240分の条件で行う。
【0032】
次に、例えば、透明基板1のゲート酸化膜4上の全体に、CVD法によって、TEOS(テトラエチルオルソシリケート)を用いてSiO2膜からなる層間絶縁膜18を堆積し、ソース領域11、ドレイン領域12およびゲート電極6上にコンタクトのためのコンタクトホールを開口する。その後、コンタクトホールを埋め込むように、Alから成るゲート配線(図示せず)、ソース電極19およびドレイン電極20を形成し、それぞれをゲート電極6、ソース領域11およびドレイン領域12と電気的にそれぞれ接続させる。最後に、ソース電極19、ドレイン電極20および層間絶縁膜18上に、パッシベーション膜21を形成し、図2(h)に示すような薄膜トランジスタが完成する。
【0033】
このような構成により、本発明の半導体装置である薄膜トランジスタは、選択的化学気相成長法を用いることによって、ゲート電極の側面のみに自己整合によりタングステン(W)から成る均一な幅寸法の高融点金属膜または高融点金属シリサイド膜が形成され、さらに、高融点金属膜または高融点金属シリサイド膜が熱処理されて、ゲート電極の側面に高融点金属膜の酸化膜または高融点金属シリサイド膜の酸化膜の側壁を形成する。これにより、高融点金属膜の酸化膜または高融点金属シリサイド膜の酸化膜の下方に形成されたLDD領域は、高融点金属膜の酸化膜または高融点金属シリサイド膜の酸化膜の均一な幅寸法に基づいて、LDD領域13の長さが均一に設定される。
【0034】
したがって、本発明の薄膜トランジスタは、レジストのパターニングによってLDD領域230を形成した従来の薄膜トランジスタと比較して、自己整合によって形成された高融点金属膜16の均一な幅寸法に基づいて、均一な長さのLDD領域13が形成されるために、大面積の透明基板1上にLDD領域13の長さが均一になるように微細化されて形成される。
【0035】
また、本発明の薄膜トランジスタは、LDD領域13の長さが均一になるように、大面積の透明基板1上に微細化されて形成されるために、本発明の薄膜トランジスタを液晶表示装置に用いることにより、製造歩留まりが良く信頼性の高い液晶表示装置の作製が可能となる。
【0036】
さらに、本発明の薄膜トランジスタは、前述した本実施形態に限定されるものではなく各種の変形が可能である。本実施形態では、ソース領域11、ドレイン領域12、LDD領域13の形成には不純物としてリン(P)を注入しN型薄膜トランジスタを形成したが、他の不純物を注入しP型薄膜トランジスタを形成しても良く、各層の膜の種類および各不純物の材質も任意に選んで良い。
【0037】
【発明の効果】
本発明の半導体装置は、ゲート電極の上面に酸化防止膜が形成され、ゲート電極の側面に均一に高融点金属膜の酸化膜または高融点金属シリサイド膜の酸化膜が形成され、高融点金属膜の酸化膜または高融点金属シリサイド膜の酸化膜の下方の半導体層に、ドレイン領域およびソース領域に隣接するように、低不純物濃度(LDD)領域が形成されていることにより、均一な長さのLDD領域が形成できる。
【図面の簡単な説明】
【図1】本発明の実施形態の半導体装置である薄膜トランジスタの要部を示す断面図である。
【図2】(a)〜(h)は、それぞれ本発明の実施形態の半導体装置である薄膜トランジスタの製造方法における各工程を説明するための断面図である。
【図3】(a)および(b)は、それぞれ従来の半導体装置である薄膜トランジスタの製造方法における工程を説明するための断面図である。
【符号の説明】
1 透明基板
2 ベースコート
3 半導体層
4 ゲート絶縁膜
5 タングステン
6 ゲート電極
7 不純物
9 不純物
8 低不純物濃度領域
11 ソース領域
12 ドレイン領域
13 LDD領域
15 酸化防止膜
16 高融点金属膜(または、高融点金属シリサイド膜)
17 高融点金属膜の酸化膜(または、高融点金属シリサイド膜の酸化膜)
18 層間絶縁膜
19 ソース電極
20 ドレイン電極
21 パッシベーション膜
22 酸化防止膜
23 チャネル領域
Claims (6)
- 基板上に、ドレイン領域およびソース領域を有する半導体層が形成され、該ドレイン領域および該ソース領域間の該半導体層上にゲート絶縁膜を介してゲート電極が設けられた半導体装置であって、
該ゲート電極の上面には酸化防止膜が形成され、該ゲート電極の側面には均一に高融点金属膜の酸化膜または高融点金属シリサイド膜の酸化膜が形成されており、該高融点金属膜の酸化膜または該高融点金属シリサイド膜の酸化膜の下方の該半導体層に、該ドレイン領域および該ソース領域に隣接するように、低不純物濃度(LDD)領域が形成されていることを特徴とする半導体装置。 - 前記高融点金属膜または前記高融点金属シリサイド膜が、W、Mo、Ta、Cu、WSix、MoSixおよびTaSixのうちの少なくとも1つから構成される請求項1に記載の半導体装置。
- 前記高融点金属膜または前記高融点金属シリサイド膜は、選択化学気相成長法によって形成される請求項2に記載の半導体装置。
- 基板上に、少なくとも半導体層およびゲート絶縁膜を順番に積層する工程と、
該ゲート絶縁膜上に、上面に酸化防止膜が形成されたゲート電極を形成する工程と、
該ゲート電極の側面に、選択的化学気相成長法を用いて、高融点金属膜または高融点金属シリサイド膜を形成する工程と、
該高融点金属膜または該高融点金属シリサイド膜の下方の該半導体層に低不純物濃度(LDD)領域を形成する工程と、
該ゲート電極の側面の高融点金属膜または高融点金属シリサイド膜を熱処理によって酸化する工程と、
を包含する半導体装置の製造方法。 - 請求項1〜3のいずれかに記載の半導体装置を用いた液晶表示装置。
- 請求項4に記載の半導体装置の製造方法によって製造された半導体装置を用いた液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002227334A JP2004071754A (ja) | 2002-08-05 | 2002-08-05 | 半導体装置、半導体装置の製造方法および液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002227334A JP2004071754A (ja) | 2002-08-05 | 2002-08-05 | 半導体装置、半導体装置の製造方法および液晶表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004071754A true JP2004071754A (ja) | 2004-03-04 |
Family
ID=32014402
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002227334A Withdrawn JP2004071754A (ja) | 2002-08-05 | 2002-08-05 | 半導体装置、半導体装置の製造方法および液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004071754A (ja) |
-
2002
- 2002-08-05 JP JP2002227334A patent/JP2004071754A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11804545B2 (en) | Semiconductor device | |
KR100319681B1 (ko) | 전계 효과 트랜지스터 및 그 제조 방법 | |
JP2005197704A (ja) | 半導体素子及びその製造方法 | |
US7371646B2 (en) | Manufacture of insulated gate type field effect transistor | |
US5397910A (en) | Semiconductor integrated circuit device with wiring microstructure formed on gates and method of manufacturing the same | |
JP2006179870A (ja) | n型ショットキー障壁貫通トランジスタ素子及びその製造方法 | |
US4517731A (en) | Double polysilicon process for fabricating CMOS integrated circuits | |
JP3595182B2 (ja) | 半導体装置の製造方法 | |
KR100271265B1 (ko) | 비정질화된폴리실리콘을사용하는서브미크론마이크로일렉트로닉스응용을위한자기정렬poci₃제조방법 | |
JPH098135A (ja) | 半導体装置の製造方法 | |
US20150091021A1 (en) | Method of Manufacturing Semiconductor Device and the Semiconductor Device | |
KR100589490B1 (ko) | 반도체 소자의 제조 방법 | |
JP2004071754A (ja) | 半導体装置、半導体装置の製造方法および液晶表示装置 | |
KR20040066024A (ko) | 반도체 장치와 그 제조 방법 | |
KR100670395B1 (ko) | 반도체 소자의 제조 방법 | |
KR100365409B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
US6521517B1 (en) | Method of fabricating a gate electrode using a second conductive layer as a mask in the formation of an insulating layer by oxidation of a first conductive layer | |
JP2004119754A (ja) | 配線、配線の製造方法、半導体装置及びその製造方法 | |
KR101102775B1 (ko) | 반도체 소자의 제조 방법 | |
KR100503743B1 (ko) | 반도체 소자 제조 방법 | |
KR100460200B1 (ko) | 반도체 소자 및 그 제조 방법 | |
KR100412141B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
KR0151198B1 (ko) | 반도체소자 및 그 제조방법 | |
JP3877667B2 (ja) | 半導体装置及びその製造方法 | |
JP4115895B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20051101 |