JP2004069993A

JP2004069993A - Semiconductor device

Info

Publication number: JP2004069993A
Application number: JP2002229051A
Authority: JP
Inventors: Naoki Ando; 安藤　直樹
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2002-08-06
Filing date: 2002-08-06
Publication date: 2004-03-04
Anticipated expiration: 2022-08-06
Also published as: JP4770103B2

Abstract

<P>PROBLEM TO BE SOLVED: To realize a semiconductor device capable of suppressing variation in source voltage and a noise due to it without exerting any influence on layout by using as a bypass capacitor a dummy semiconductor element arranged in the circumference of an effective area, e.g. a capacity element that a pixel cell or a memory cells has. <P>SOLUTION: In the dummy semiconductor element arranged in a dummy area in the circumference of the effective area, e.g. the pixel cell or memory cell, a capacitor is disconnected from a switching element and has one electrode connected to a supply line for a source voltage and the other electrode grounded and thereby, since the capacitor of the semiconductor element functions as a bypass capacitor for the source voltage, variation in source voltage on a chip can be suppressed. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体基板上に有効領域の周辺のダミー領域に形成されているダミーの半導体素子に含まれているコンデンサを利用して、電源電圧などの変動を抑制する半導体装置に関するものである。
【０００２】
【従来の技術】
液晶表示装置やＤＲＡＭメモリのように、スイッチング素子とこのスイッチング素子に接続されており、当該スイッチング素子を介して電荷の入出力が行われる電荷保持素子、例えば、容量素子（コンデンサ）によって構成される画素セルまたはメモリセルがマトリクス状に配置されている。画素セルにおいて、スイッチング素子を介してコンデンサに画素情報に応じた電荷が書き込まれたあと、スイッチング素子を遮断させると、書き込まれた電荷がコンデンサによって保持されるので、画素情報が所定の時間において保持される。同様に、ＤＲＡＭのようなダイナミック記憶装置のメモリセルにおいて、スイッチング素子を介してコンデンサに記憶すべきデータに応じた電荷が書き込まれたあと、スイッチング素子を遮断させると、書き込まれた電荷がコンデンサによって保持されるので、書き込まれたデータが所定の時間においてメモリセルによって保持される。
【０００３】
通常、表示装置またはメモリ装置において、半導体基板あるいは絶縁基板上に、表示画素領域またはメモリセル領域の平坦化あるいはレイアウトの不連続性による素子の電気的特性のバラツキを低減させるために、表示画素領域またはメモリセル領域周辺に表示画素セルまたはメモリセルと同じ構成を有するダミーの画素セルまたはメモリセルが配置されている。
【０００４】
【発明が解決しようとする課題】
ところで、上述した半導体装置において、ダミーの画素セルまたはメモリセルは、有効な画素セルまたはメモリセルが配置されている領域の周辺に配置され、通常、電源電圧供給線または駆動信号線から切り離されているため、本来の画素セルまたはメモリセルとしての機能を有せず、半導体基板上に無駄な領域が生じてしまう。
一方、多数の画素セルまたはメモリセルが行列状に配置されてなる半導体表示装置または記憶装置において、複数の画素セルに書き込みを行うとき、または複数のメモリセルに書き込み若しくは読み出しを行うとき、あるいは周辺回路が動作するとき、基板上に電流が流れる。特に同期型の回路、即ち、基準クロック信号に同期して全回路が動作する場合、回路に瞬時電流が大きくなる。この瞬時電流の影響によってグランド電位、電源電位が変動し、これによってノイズが発生するので、半導体装置の誤動作や書き込み精度、読み出し精度の低下を引き起こす原因となる。
【０００５】
特に、高速化、微細化が進んだ近年の半導体装置では、単位面積に集積された半導体素子の数が従来に較べて大きくなり、また、動作速度も大きくなる。このため、同期動作時に生じた瞬時電流が極めて大きくなり、その結果、瞬時電流に起因するノイズの増大を招いてしまう。
【０００６】
一般に、半導体チップの外部では、電源−グランド間にバイパスコンデンサを設けてグランド電位、及び電源電位の変動を抑制するなどの対策が講じられているが、チップ面積が大きくなると、これだけではノイズ抑制の効果を十分得られず、チップ内でグランド電位、電源電位の変動が起こってしまう。この観点からチップ内にコンデンサを設けて、ノイズを低減させる方法が有効である。従来では、チップレイアウト中の空き領域に容量を形成し、電源のバイパスコンデンサとすることで電源の変動を抑える方法が公開特許公報「特開２００１−２０３２７２」により開示されている。しかし、この方法はチップのレイアウト中の空き領域を利用することを前提としており、高集積化が求められている半導体集積回路においては実現が難しくなる。
【０００７】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、基板上に有効な半導体素子の周辺に形成されているダミーの半導体素子、例えば、画素セル及びメモリセルにある容量素子をバイパスコンデンサとして利用し、電源電圧とグランド間に、または異なる電源電圧間に当該バイパスコンデンサを接続することで、レイアウトに影響を与えることなく、電源電圧の変動及びそれに起因するノイズを抑制できる半導体装置を提供することにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、本発明の半導体装置は、選択信号線に応じて導通または遮断するスイッチング素子と、上記スイッチング素子が導通するとき、入力信号線から入力される信号が一方の電極に入力され、上記スイッチング素子が遮断するとき、入力された信号のレベルを保持するコンデンサとを有する複数の半導体素子からなる半導体装置であって、有効な上記半導体素子が配置されている有効領域の周辺に、ダミーの上記半導体素子が配置されているダミー領域が形成され、上記ダミーの半導体素子において、上記コンデンサが上記スイッチング素子から切り離され、上記コンデンサの一方の電極が所定の電源電圧の供給線に接続され、他方の電極が所定の基準電位に接続されている。
【０００９】
また、本発明では、好適には、上記半導体素子は、選択信号線に応じて導通または遮断するスイッチング素子と、一方の電極が上記スイッチング素子に接続され、他方の電極が所定の基準電位に接続され、上記スイッチング素子が導通するとき、駆動信号線から入力される駆動信号が上記一方の電極に入力されるコンデンサと、上記コンデンサの保持電圧が印加される液晶とを有する画素表示素子からなる。
【００１０】
また、本発明では、好適には、上記ダミー領域において、上記画素表示素子のコンデンサが上記スイッチング素子及び上記液晶から切り離され、上記コンデンサの一方の電極が電源電圧の供給線に接続され、他方の電極が基準電位に接続されている。
【００１１】
また、本発明では、好適には、上記半導体素子は、選択信号線に応じて導通または遮断するスイッチング素子と、一方の電極が上記スイッチング素子に接続され、他方の電極が所定の基準電位に接続され、上記スイッチング素子が導通するとき、駆動信号線から入力される駆動信号が上記一方の電極に入力されるコンデンサと、上記コンデンサに保持した電圧が電流変換されて印加される有機ＥＬとを有する画素表示素子からなる。
【００１２】
また、本発明では、好適には、上記ダミー領域において、上記画素表示素子のコンデンサが上記スイッチング素子及び上記有機ＥＬから切り離され、上記コンデンサの一方の電極が電源電圧の供給線に接続され、他方の電極が基準電位に接続されている。
【００１３】
また、本発明では、好適には、上記半導体素子は、ワード線に印加される選択信号に応じて導通または遮断するスイッチング素子と、一方の電極が上記スイッチング素子に接続され、他方の電極が基準電位に接続されているコンデンサとを有するメモリセルからなる。
【００１４】
また、本発明では、好適には、上記ダミー領域において、上記メモリセルのコンデンサが上記スイッチング素子から切り離され、上記コンデンサの一方の電極が電源電圧の供給線に接続され、他方の電極が基準電位に接続されている。
【００１５】
また、本発明では、好適には、上記ダミー領域に少なくとも第１の電源電圧と第２の電源電圧の供給線が配置され、上記ダミー領域に配置されている複数の上記半導体素子のうち、上記コンデンサの一方の電極が上記第１の電源電圧の供給線に接続され、他方の電極が基準電位に接続されている半導体素子と、上記コンデンサの一方の電極が上記第２の電源電圧の供給線に接続され、他方の電極が基準電位に接続されている半導体素子とを有する。
【００１６】
また、本発明では、好適には、上記ダミー領域に少なくとも第１の電源電圧と第２の電源電圧の供給線が配置され、上記ダミー領域において、上記半導体素子の上記コンデンサの一方の電極が上記第１の電源電圧の供給線に接続され、他方の電極が上記第２の電源電圧の供給線に接続されている。
【００１７】
さらに、本発明では、好適には、上記ダミー領域に少なくとも第１の電源電圧と第２の電源電圧の供給線が配置され、かつ、上記第１と第２の電源電圧のうち、上記第１の電源電圧の変動が上記有効領域の半導体素子の動作にもっとも影響し、上記ダミー領域において、上記有効領域に隣接して配置されている上記半導体素子の上記コンデンサの一方の電極が上記第１の電源電圧の供給線に接続され、他方の電極が基準電位に接続されている。
【００１８】
本発明によれば、有効領域の周辺に配置されている複数のダミーの半導体素子からなるダミー領域において、それぞれの半導体素子にあるコンデンサを電源電圧のバイパスコンデンサとして用いる。即ち、当該コンデンサを他の素子から切り離され、その一方の電極が電源電圧の供給線に接続され、他方の電極が基準電位、例えば、グランド（接地電位）に接続される。これにより、電源電圧の変動が抑制される。
また、ダミー領域において、複数のダミーの半導体素子のうち、コンデンサがそれぞれ異なる電源電圧のバイパスコンデンサとして用いることにより、異なる電源電圧の変動が抑制される。
また、本発明によれば、もっとも変動を抑制したい電圧のバイパスコンデンサとして、ダミー領域において有効領域に隣接して配置されている半導体素子のコンデンサを用いることにより、その電源電圧の変動の抑制効果を向上できる。
【００１９】
本発明の半導体装置によれば、ダミー領域の半導体素子のコンデンサを電源電圧のバイパスコンデンサとして用いるので、半導体装置の製造工程の変更を要せず、さらにレイアウトの増加もほとんどなく、電源電圧の変動を抑制し、安定した動作を達成可能である。
【００２０】
【発明の実施の形態】
第１実施形態
図１は本発明に係る半導体装置の第１の実施形態を示す構成図である。
図１（ａ）は、本実施形態の半導体装置のレイアウトを示し、図１（ｂ）は、同図（ａ）に示すレイアウトの一部分を拡大した図である。
【００２１】
図１（ａ）に示すように、本実施形態の半導体装置において、有効領域とダミー領域がそれぞれ形成されている。有効領域は、例えば、画像を表示する画素セルまたはメモリセルがマトリクス状に配置され、形成されている。一方、ダミー領域は、有効領域を形成する半導体素子と同じ画素セルまたはメモリセルが、有効領域の周辺に配置されて、形成されている。
【００２２】
図１（ｂ）は、同図（ａ）に示すレイアウトの一部分を拡大して、回路の内部構成を示している。図示のように、有効領域及びダミー領域の両方において、半導体素子、例えば、画素セルまたはメモリセルがマトリクス状に配置されている。半導体素子には、選択信号に応じて導通または遮断状態に制御されるスイッチング素子と、電荷を保持する記憶素子としてのコンデンサが設けられている。
【００２３】
図示のように、有効領域において、各半導体素子にあるコンデンサの一方の電極がスイッチング素子に接続され、他方の電極が基準電位に接続されている。スイッチング素子は、入力信号線とコンデンサの一方の電極間に設けられており、選択信号線に印加されている選択信号に応じて、導通または遮断状態の何れかに制御される。
有効領域において、各行における半導体素子のスイッチング素子の制御端子が選択信号線ＳＬ１，ＳＬ２…に接続されている。これらの選択信号線に印加される選択信号に応じて、マトリクス状に配置されている複数の半導体素子が、行単位に選択される。また、各列の半導体素子のスイッチング素子の一方の端子が駆動信号線ＤＬ１，ＤＬ２…に接続されている。これらの駆動信号線に、駆動信号が印加されるので、複数の選択信号線のうち、何れかの選択信号線にアクティブ状態の選択信号が印加されたとき、当該選択信号線によって選択された一行の各半導体素子のコンデンサに、駆動信号に応じた電荷が入力される。その後、選択信号が非アクティブ状態に保持されている間、その行にあるすべての半導体素子のスイッチング素子が遮断されるので、入力された電荷が各半導体素子のコンデンサによって保持され、それに応じてディジタル信号が記憶される。
【００２４】
一方、ダミー領域において、各半導体素子のコンデンサがバイパスコンデンサとして利用されている。図示のように、本実施形態では、ダミー領域の各半導体素子のコンデンサの一方の電極が電源電圧Ｖ_ＤＤに接続され、他方の電極が基準電位、例えば、グランド（接地電位ＧＮＤ）に接続されている。なお、ダミー領域の各半導体素子のスイッチング素子は、コンデンサから切り離された状態にあり、スイッチング素子として機能しない。
【００２５】
上述したように、本実施形態の半導体装置において、ダミー領域に配置されている複数の半導体素子において、各半導体素子に形成されているコンデンサの一方の電極が電源電圧Ｖ_ＤＤに接続され、他方の電極がグランドに接続されている。即ち、これらのコンデンサが電源電圧Ｖ_ＤＤのバイパスコンデンサとして利用されている。
【００２６】
図１に示すように、電源電圧Ｖ_ＤＤの入力端子とグランドとの間に、電圧安定化のためのバイパスコンデンサＣ_ＢＰが設けられている。通常、この電圧安定化コンデンサＣ_ＢＰは、大きな容量をもち、半導体チップの外部に接続されている。しかし、半導体装置の高集積化、高密度化により、チップ上の半導体回路の規模が大きくなり、この電圧安定化コンデンサＣ_ＢＰのみでは、半導体チップ内部に供給されている電源電圧Ｖ_ＤＤを十分に安定させることができない。このため、本実施形態に示すように、半導体チップ上にダミー領域に設けられている半導体素子にあるコンデンサを有効に活用することによって、半導体装置のレイアウトを変更させることなく、半導体チップ上に電源電圧の変動を抑制する目的を達成する。
【００２７】
以下、本実施形態の半導体装置を構成する半導体素子の具体例について説明する。図２〜図５は、それぞれ液晶表示素子及びＤＲＡＭのメモリセルの構成を示している。以下、これらの図面を参照しつつ、本実施形態の半導体素子の構成及び当該半導体素子をバイパスコンデンサとして利用する場合の接続について説明する。
【００２８】
図２は、本実施形態の半導体装置における液晶表示素子の構成例を示す回路図である。なお、図２（ａ）では、有効領域の液晶表示素子１０ａを示し、同図（ｂ）は、ダミー領域の液晶表示素子１０ｂを示している。
【００２９】
図２（ａ）に示すように、液晶表示素子（液晶画像表示装置において、各液晶表示素子は、それぞれ１つの画素に対応するので、以下、便宜上液晶表示素子を画素セルと略称する）１０ａは、スイッチング素子１２、コンデンサ１４と液晶１６によって構成されている。なお、本例の画素セルは、いわゆるアクティブマトリクス型画像表示装置の基本構成単位である。各画素セルごとに画素電極と当該画素電極を駆動する駆動素子が設けられている。なお、図２（ａ）の画素セルの例では、スイッチング素子１２は、駆動素子として機能し、画素電極は、スイッチング素子１２と液晶１６の共通の端子に設けられている。
【００３０】
スイッチング素子１２は、例えば、ＭＯＳトランジスタまたは、ＴＦＴ（薄膜トランジスタ：Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ）によって構成されている。スイッチング素子１２の制御端子（ゲート電極）が選択信号線ＳＬｉに接続されている。このため、選択信号線ＳＬｉに印加される選択信号に応じて、スイッチング素子が導通または遮断する。スイッチング素子１２の一方の端子が駆動信号線ＤＬｊに接続され、他方の端子がコンデンサ１４に接続されている。
【００３１】
図示のように、コンデンサ１４は、電荷を保持するために設けられている。コンデンサ１４の一方の電極がスイッチング素子１２の一方の端子に接続され、他方の電極が基準電位に接続されている。このため、スイッチング素子１２が導通するとき、駆動信号線ＤＬｊに印加された駆動信号電圧がコンデンサ１４に印加される。これに応じて、コンデンサ１４に駆動信号に応じた電荷が蓄積される。そして、駆動信号入力後、スイッチング素子１２が遮断されると、コンデンサ１４によって電荷が保持される。
【００３２】
画素セル１０ａにおいて、コンデンサ１４の電極とほぼ同じ面積を持つ画素電極が形成されている。液晶１６は、画素電極と対向電極との間に設けられている。液晶１６は、それに印加される電界の強度に応じて光透過率、偏光特性などが変化する。この特性を利用することによって、画素セルに印加される駆動信号に応じた画素を表示することができる。
図示のように、対向電極に所定の共通電極電位ＶＣＯＭが印加されている。このため、コンデンサ１４によって画素電極に保持されている電圧と上記共通電極電位ＶＣＯＭとの電圧差に応じた電界が液晶１６に印加される。これに応じて、画素セルが所定の画素を表示する。
なお、対向電極に印加される共通電極電位ＶＣＯＭは、液晶の駆動電極に印加される最大の駆動電圧のほぼ中間レベルの電位である。このため、以下の説明において、この共通電極電位ＶＣＯＭを中間電圧ＶＣＯＭと表記する。
【００３３】
図２（ｂ）は、ダミー領域の画素セル１０ｂを示している。上述したように、ダミー領域の画素セル１０ｂのコンデンサが電圧を安定化を図るために、バイパスコンデンサとして用いられる。以下、図２（ｂ）を参照しつつ、これについてさらに詳しく説明する。なお、図２（ｂ）において、図２（ａ）と実質的に同じ構成部分に、同じ記号を付して表記している。
【００３４】
図２（ｂ）に示すように、ダミー領域の画素セル１０ｂにおいて、コンデンサ１４がスイッチング素子１２及び液晶１６から切り離されている。コンデンサ１４の一方の電極が電源電圧Ｖ_ＤＤに接続され、他方の電極が基準電位に接続されている。即ち、製造工程において、ダミー領域の各画素セル１０ｂのコンデンサ１４の一方の電極と電源電圧Ｖ_ＤＤの配線との間に、ビアが形成されている。コンデンサ１４の一方の電極がビアを介して電源電圧Ｖ_ＤＤの配線に接続されている。
【００３５】
製造工程において、ダミー領域のフォトレジストマスクを変えることにより、ダミー領域の画素セルにおいて、コンデンサ１４の一方の電極と電源電圧Ｖ_ＤＤの配線間のビアを形成することができる。このため、製造工程を変更することなく、ダミー領域における画素セルの既存のコンデンサを電源電圧Ｖ_ＤＤのバイパスコンデンサとして利用することができる。これによって、半導体装置の製造コストの増加を抑制しながら、チップ内の電源電圧Ｖ_ＤＤの安定性を図ることができ、半導体装置の性能の改善を実現できる。
【００３６】
図３は、反射型液晶表示素子（以下、反射型画素セル）の一構成例を示す断面図である。本例の反射型画素セルは、図２に示す画素セルと同様に、アクティブマトリクス型表示装置を構成する基本単位である。しかし、本例の画素セルは、液晶を通過した反射光の特性を制御することにより、画素を表示するので、反射型表示装置、例えば、プロジェクタに適用することができ、高輝度、高解像度かつ大画面の画像表示を実現できる。
【００３７】
図３は、有効領域の反射型画素セル２０ａの構成を示し、図４は、ダミー領域の反射型画素セル２０ｂを示している。
図３に示すように、反射型画素セル２０ａは、トランジスタ２２、コンデンサ２４及び液晶２６によって構成されている。
【００３８】
本例の反射型画素セル２０ａにおいて、トランジスタ２２のソース２０２は、図示しない駆動信号線ＤＬｊに接続され、ゲート２０４は、図示しない選択信号線ＳＬｉ接続されている。トランジスタ２２のドレインが配線２１８を介してコンデンサ２４の電極２１４に接続されている。
このため、選択信号線ＳＬｉに印加されている選択信号に応じて、トランジスタ２２が導通するとき、ソース２０２に印加されている駆動信号がトランジスタ２２及び配線２１８を介して、コンデンサ２４の電極２１４に印加される。その後、トランジスタ２２が遮断すると、コンデンサ２４において、駆動信号に応じた電荷が保持される。
【００３９】
コンデンサ２４は、基板２１２の表面に形成されている不純物領域２１０、電極２１４、及び不純物領域２１０と電極２１４によって挟まれている誘電体膜（絶縁膜）２０８によって構成されている。図示のように、電極２１４は、ビアを介して配線２１８、２２２及び光反射電極２２６に接続されている。光反射電極２２６は、金属膜、例えばアルミニウム（Ａｌ）の薄膜からなり、導電性を有する一方、ガラス基板２３４、透明電極２３２及び液晶２６を通過した入射光を反射する光反射層として機能する。
なお、コンデンサ２４の電極２１４と配線２１８との間、層間絶縁膜２１６が生成され、配線２１８と配線２２２との間、層間絶縁膜２２０が形成され、さらに、配線２２２と光反射電極２２６との間、層間絶縁膜２２４が生成されている。これらの層間絶縁膜は、例えば、酸化シリコン（Ｓｉ０_２　）などの絶縁体からなる。
【００４０】
コンデンサ２４は、トランジスタ２２のソース２０２が接続されている駆動信号線より入力される駆動信号に応じた電荷を蓄積し、蓄積されている電荷に応じて、その一方の電極２１４が所定の電圧に保持される。このため、ビアを介して電極２１４に接続されている光反射電極２２６がコンデンサ２４とほぼ同電位に保持される。
【００４１】
液晶２６は、透明電極２３２と光反射電極２２６との間に封入されている垂直配向液晶材料からなる。図３に示すように、液晶２６と光反射電極２２６との間に配向膜２２８が形成され、また、液晶２６と透明電極２３２との間にも配向膜２３０が形成されている。
透明電極２３２は、例えば、ＩＴＯ（Ｉｎｄｉｕｍ−Ｔｉｎ−Ｏｘｉｄｅ）によって形成された導電性膜からなる。当該透明電極２３２には、中間電圧ＶＣＯＭが印加される。このため、液晶２６に透明電極２３２に印加される中間電圧ＶＣＯＭと光反射電極２２６に印加される電圧、即ち、コンデンサ２４の電極２１４の電圧との差に応じた電界が印加される。液晶２６は、印加される電界強度に応じて液晶分子の配列が制御され、これに応じて光特性、例えば、光透過率、偏光方向などが変化するので、駆動信号に応じて輝度が変調された画素を表示できる。
【００４２】
次に、図４を参照してダミー領域の反射型画素セル２０ｂについて説明する。
図４に示すように、ダミー領域における反射型画素セル２０ｂにおいて、トランジスタ２２のドレイン２０６とコンデンサ２４の電極２１４が切り離された。これは、配線２１８において、トランジスタ２２のドレイン２０６が接続されている部分とコンデンサ２４の電極２１４が接続されている部分の間に、スリット２４０が形成することで実現される。
【００４３】
また、コンデンサ２４の電極２１４が接続されている配線２１８の部分が光反射電極と切り離され、代わりに電源電圧Ｖ_ＤＤを供給する電源配線２２２との間に、ビア２４２が形成されている。このため、コンデンサ２４の電極２１４は、配線層２１８及びビア２４２を介して、電源配線２２２に接続されている。
【００４４】
また、図４に示していないが、コンデンサ２４の他方の電極を形成する不純物領域２１０は、例えば、グランドに接続されている。
即ち、ダミー領域の反射型画素セル２０ｂにおいて、コンデンサ２４は、駆動信号を供給するトランジスタ２２から切り離され、さらに、液晶２６の光反射電極からも切り離される。その代わりに、コンデンサ２４の一方の電極２１４は、配線２１８及びビア２４２を介して、電源配線２２２に接続され、他方の電極２１０は、グランドに接続されている。
【００４５】
これによって、ダミー領域の反射型画素セル２０ｂのコンデンサ２４は、電源電圧Ｖ_ＤＤとグランドとの間に接続されているバイパスコンデンサとして用いられる。このバイパスコンデンサは、ダミー領域の画素セル２０ｂのコンデンサを用いて形成され、ダミー領域にほぼ均等に配分されている。このため、ダミー領域の反射型画素セル２０ｂを用いたバイパスコンデンサと半導体チップの外部に、電源電圧Ｖ_ＤＤの供給線に接続されているバイパスコンデンサと合わせて、電源電圧Ｖ_ＤＤの変動を抑制する。
【００４６】
なお、ダミー領域の反射型画素セル２０ｂにおいて、コンデンサ２４とトランジスタ２２及び液晶２６との切り離しは、配線にスリット２４０を形成することで実現でき、また、コンデンサ２４の電極２１４と電源配線２２２との接続は、ビア２４２を形成することによって実現できる。このため、製造工程を変えることなく、ダミー領域部分のフォトレジストマスクを変えるのみで、この変更を実現できる。これによって、製造コストの増加を必要最小限に抑制でき、レイアウトを変えることなく、半導体チップの内部において電源電圧Ｖ_ＤＤの安定化を実現できる。
【００４７】
なお、図示を省略するが、有機ＥＬ（エレクトロルミネセンス）においても同様に動作される。即ち、液晶がコンデンサに蓄えた電圧をそのまま印加するのに対し、駆動トランジスタによって電圧から電流に変換して電流駆動するのが有機ＥＬである。従って、上記本発明の構成および動作は有機ＥＬにおいてもそのまま適用可能である。
【００４８】
図５は、本実施形態の半導体装置において、ＤＲＡＭのメモリセルの構成例を示す回路図である。なお、図５（ａ）では、有効領域のメモリセル３０ａを示し、同図（ｂ）は、ダミー領域のメモリセル３０ｂを示している。
【００４９】
図５（ａ）に示すように、メモリセル３０ａは、スイッチング素子としてのＭＯＳトランジスタ３２と、コンデンサ３４とによって構成されている。
ＭＯＳトランジスタ３２は、ゲートがワード線ＷＬｉに接続され、ソースがビット線ＢＬｊに接続されている。
コンデンサ３４は、一方の電極がＭＯＳトランジスタ３２のドレインに接続され、他方の電極がグランドに接続されている。
【００５０】
動作時に、ワード線ＷＬｉに印加されている選択信号に応じて、メモリセルが選択される。例えば、ワード線ＷＬｉに、電源電圧Ｖ_ＤＤまたはそれよりわずかに高い活性化電圧が印加されると、当該ワード線ＷＬｉに接続されているメモリセルがすべて選択される。
【００５１】
書き込みの場合、選択メモリセルのＭＯＳトランジスタ３２がゲートに印加される活性化電圧により導通するので、ビット線ＢＬｊに印加される書き込み電圧がメモリセルのコンデンサ３４に印加される。そして、書き込み後選択ワード線ＷＬｉが低電圧、例えば、グランド電圧に保持されるので、ＭＯＳトランジスタ３２が遮断し、コンデンサ３４に印加される書き込み電圧に応じた電圧が保持される。
【００５２】
一方、読み出しの場合、選択メモリセルのＭＯＳトランジスタ３２がゲートに印加される活性化電圧により導通するので、コンデンサ３４によって保持されている電圧がＭＯＳトランジスタ３２を介して、ビット線ＢＬｊに印加される。このため、ビット線ＢＬｊの電位が変化する。センスアンプによってビット線ＢＬｊの電位変化を検出することによって、選択メモリセルのコンデンサに保持されている電圧を検出でき、この保持電圧に対応したメモリセルの記憶データを読み出すことができる。
【００５３】
図５（ｂ）は、ダミー領域のメモリセル３０ｂを示している。図示のように、ダミー領域のメモリセル３０ｂにおいて、コンデンサ３４の一方の電極がＭＯＳトランジスタ３２から切り離され、電源電圧Ｖ_ＤＤの供給線に接続されている。
ダミー領域のメモリセル３０ｂにおいて、コンデンサ３４の一方の電極が電源電圧Ｖ_ＤＤの供給線に接続され、他方の電極がグランドに接続されている。これによって、コンデンサ３４が電源電圧Ｖ_ＤＤのバイパスコンデンサとして利用される。このため、半導体チップの内部に電源電圧Ｖ_ＤＤの変動を抑制され、電源電圧の安定化を実現できる。
【００５４】
なお、ダミー領域においてメモリセル３０ｂのこの変更は、製造工程においてダミー領域に対応するフォトレジスト膜を変えることで実現できる。これによって、製造工程数を増加することなく、また、半導体装置のレイアウトが変化せずに、半導体チップ上の電源電圧の安定化を実現できる。
【００５５】
以上説明したように、本実施形態の半導体装置によれば、有効領域の周辺に配置されているダミー領域の半導体素子、例えば、画素セル、メモリセルにおいて、コンデンサをスイッチング素子としてのトランジスタから切り離し、その一方の電極を電源電圧の供給線に接続し、他方の電極をグランドに接続することによって、半導体素子のコンデンサを電源電圧のバイパスコンデンサとして機能するので、チップ上の電源電圧の変動を抑制できる。ダミー領域における製造工程に使用するフォトレジスト膜を変更するのみで、ダミー領域の半導体素子のコンデンサを利用することができ、製造工程数及び製造コストの増加を抑制でき、かつ半導体装置のレイアウトを変更せずに、チップ上の電源電圧の安定性を実現できる。
【００５６】
第２実施形態
図６は本発明に係る半導体装置の第２の実施形態を示す構成図である。
本実施形態の半導体装置において、ダミー領域の半導体素子のコンデンサは、それぞれに異なる電源電圧に割り当てることによって、複数の電源電圧で動作する半導体チップ上、それぞれの電源電圧の変動を抑制できる。
なお、本実施形態の半導体素子は、上述した第１の実施形態に説明したように、画素セルまたはメモリセルからなる。
【００５７】
図６に示すように、例えば、ダミー領域にある複数の半導体素子のうち、半導体素子３０１，３０２と３０３のコンデンサが、電源電圧Ｖ_ＤＤの供給線とグランド間に接続されているので、これらのコンデンサが電源電圧Ｖ_ＤＤのバイパスコンデンサとして機能する。また、半導体素子３０４と３０５のコンデンサが、中間電圧ＶＣＯＭの供給線とグランドとの間に接続されているので、これらのコンデンサが中間電圧ＶＣＯＭのバイパスコンデンサとして機能する。
なお、電源電圧Ｖ_ＤＤは、例えば、半導体装置内のロジック回路に供給される動作電圧であって、例えば、３Ｖである。また、中間電圧ＶＣＯＭは、画素セルに供給される共通電極電位であって、例えば、６Ｖである。
【００５８】
即ち、本実施形態の半導体において、ダミー領域の半導体素子のコンデンサがそれぞれ異なる電源電圧のバイパスコンデンサとして利用される。このため、本実施形態の半導体装置によれば、ダミー領域の半導体素子のコンデンサを利用して、異なる電源電圧の安定化を図ることができる。また、上述した本発明の第１の実施形態と同様に、ダミー領域の半導体素子のコンデンサの利用は、製造工程においてダミー領域に対応するフォトレジスト膜を変更することで実現でき、製造工程の追加を要せず、製造コストの増加及びレイアウト面積の拡大を回避でき、低コストで電源電圧の安定化を実現できる。
【００５９】
なお、図６に示す本実施形態の半導体装置の例では、ダミー領域の半導体素子のコンデンサは、電源電圧Ｖ_ＤＤとグランド間、または中間電圧ＶＣＯＭとグランド間のバイパスコンデンサとして用いられているが、本発明はこれに限定されるものではなく、例えば、ダミー領域の半導体素子のコンデンサは、異なる電源電圧間のバイパスコンデンサとして用いることもできる。その一例として、例えば、ダミー領域の半導体素子において、コンデンサの一方の電極を電源電圧Ｖ_ＤＤの供給線に接続し、他方の電極を中間電圧ＶＣＯＭの供給線に接続することにより、電源電圧Ｖ_ＤＤと中間電圧ＶＣＯＭ間のバイパスコンデンサを形成できる。
【００６０】
第３実施形態
図７は本発明に係る半導体装置の第３の実施形態を示す構成図である。
本実施形態の半導体装置において、ダミー領域の半導体素子のコンデンサを用いて、電源電圧のバイパスコンデンサを形成する点では、上述した本実施形態の第１または第２の実施形態と同じである。ただし、本実施形態では、ダミー領域にマトリクス状に配置されている多数の半導体素子のコンデンサを、有効領域との距離に応じて、異なる電源電圧のバイパスコンデンサとして利用する。
もっと具体的に、例えば、有効領域に隣接するダミー領域における半導体素子のコンデンサを、有効領域に供給される電源電圧のうち、もっともその変動を抑制したい電源電圧のバイパスコンデンサとして用いる。有効領域から離れたダミー領域の半導体素子のコンデンサをその他の電源電圧のバイパスコンデンサとして用いる。
【００６１】
以下、図７を参照しつつ、本実施形態の半導体装置について説明する。
図示のように、ここで、本実施形態の半導体装置は、例えば、画像を表示する表示装置であって、この画像表示装置は、マトリクス状に配置されている複数の画素セルによって構成されている。また、有効領域の周辺に、表示領域の平坦化、またはレイアウトに起因の素子の電気的特性のバラツキを低減のため、ダミーの画素セルからダミー領域が形成されている。
【００６２】
有効領域において、マトリクス状に配置されている画素セルのうち、選択信号線ＳＬ１，ＳＬ２…によって選択された画素セルに、駆動信号線ＤＬ１，ＤＬ２…から入力される駆動信号が印加されるので、選択される画素セルによって駆動信号に応じた輝度または色の画素が表示される。
【００６３】
各画素セルにおいて、駆動信号線から駆動信号が印加されるほか、中間電圧ＶＣＯＭも入力される。また、チップ上のロジック回路の動作電源電圧として、電源電圧Ｖ_ＤＤもチップに供給される。
【００６４】
これらの電源電圧のうち、各画素セルに供給される中間電圧ＶＣＯＭは、電流の変動などに応じて変動する。または、周辺回路の動作時の発生する瞬時電流の影響によって、電源電圧Ｖ_ＤＤの電位及びグランドの電位もそれぞれ変動する。特に各画素セルに供給される中間電圧ＶＣＯＭの変動は、画素セルによって表示される画素の輝度、色合いなどを敏感に影響するので、中間電圧ＶＣＯＭの変動をできるだけ抑えたい。
【００６５】
このため、本実施形態の半導体装置において、図７に示すように、ダミー領域に配置されている画素セルのうち、有効領域に隣接した画素セルのコンデンサの一方の電極を中間電圧ＶＣＯＭの供給線に接続し、他方の電極をグランドに接続する。これによって、これらのダミー画素セルのコンデンサは、中間電圧ＶＣＯＭのバイパスコンデンサとして利用される。このため、有効領域における中間電圧ＶＣＯＭの変動が有効領域にもっとも近くに配置されているダミー画素セルのコンデンサによって抑制されるので、有効領域の中間電圧ＶＣＯＭの変動をもっとも効果的に抑制することができる。
ダミー領域に配置されているその他の画素セルのコンデンサは、電源電圧Ｖ_ＤＤなどのバイパスコンデンサとして用いることができる。
【００６６】
以上説明したように、本実施形態によれば、有効領域においてもっともその変動を抑制した電圧、例えば、中間電圧ＶＣＯＭのバイパスコンデンサとして、有効領域に隣接して配置されているダミー画素セルのコンデンサが用いられる。これによって、有効領域において中間電圧ＶＣＯＭの変動をもっとも効果的に抑制することができ、チップのレイアウトに何ら影響を与えることなく、所望の電源電圧のバイパスコンデンサを形成することができ、電源電圧の変動を抑制する効果を達成できる。
【００６７】
【発明の効果】
以上説明したように、本発明の半導体装置によれば、従来より表示領域の平坦化やレイアウト起因の半導体素子の電気的特性のバラツキを低減させるため、有効な画素セルまたはメモリセルからなる有効領域の周辺に配置されているダミーの画素セルまたはダミーのメモリセル内の容量素子を電源−グランド間、または電源−電源間に接続し、バイパスコンデンサを形成することでグランド電位、電源電位の変動を抑え、ノイズ低減が可能となり、安定した動作が実現できる。
また、本発明の半導体装置によれば、従来よりチップ内に形成していたダミーの画素セルやダミーのメモリセル内の容量素子をバイパスコンデンサとして利用するため、新たな素子の追加やチップ面積の増加を必要とせずにチップ内にバイパスコンデンサを形成することができる利点がある。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の第１の実施形態を示す構成図である。
【図２】本実施形態の半導体装置における液晶表示素子の構成を示す回路図である。
【図３】本実施形態の半導体装置における反射型液晶表示素子の一構成例を示す断面図である。
【図４】ダミー領域における反射型液晶表示素子を示す断面図である。
【図５】本実施形態の半導体装置におけるメモリセルの一構成例を示す回路図である。
【図６】本発明に係る半導体装置の第２の実施形態を示す構成図である。
【図７】本発明に係る半導体装置の第３の実施形態を示す構成図である。
【符号の説明】
１０ａ，１０ｂ…画素セル、１２…スイッチング素子、１４…コンデンサ、１６…液晶、２０ａ，２０ｂ…反射型画素セル、２２…トランジスタ、２４…コンデンサ、２６…液晶、３０ａ，３０ｂ…ＤＲＡＭメモリセル、３２…トランジスタ、３４…コンデンサ。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor device that suppresses fluctuations in power supply voltage and the like using a capacitor included in a dummy semiconductor element formed in a dummy region around an effective region on a semiconductor substrate.
[0002]
[Prior art]
Like a liquid crystal display device or a DRAM memory, a switching element is connected to the switching element, and is configured by a charge holding element that inputs and outputs charges via the switching element, for example, a capacitor (capacitor). Pixel cells or memory cells are arranged in a matrix. In the pixel cell, after the charge corresponding to the pixel information is written to the capacitor via the switching element and the switching element is turned off, the written charge is held by the capacitor, so that the pixel information is held for a predetermined time. Is done. Similarly, in a memory cell of a dynamic storage device such as a DRAM, after a charge corresponding to data to be stored in a capacitor is written through a switching element and then the switching element is turned off, the written charge is reduced by the capacitor. Since the data is held, the written data is held by the memory cell at a predetermined time.
[0003]
Generally, in a display device or a memory device, a display pixel region is formed on a semiconductor substrate or an insulating substrate in order to flatten a display pixel region or a memory cell region or reduce variations in electrical characteristics of elements due to discontinuity in layout. Alternatively, a dummy pixel cell or a memory cell having the same configuration as the display pixel cell or the memory cell is arranged around the memory cell region.
[0004]
[Problems to be solved by the invention]
By the way, in the above-described semiconductor device, the dummy pixel cell or the memory cell is arranged around the area where the valid pixel cell or the memory cell is arranged, and is usually separated from the power supply voltage supply line or the drive signal line. Therefore, it does not have a function as an original pixel cell or a memory cell, and a useless area is generated on a semiconductor substrate.
On the other hand, in a semiconductor display device or a memory device in which a large number of pixel cells or memory cells are arranged in rows and columns, when writing to a plurality of pixel cells, when writing or reading to a plurality of memory cells, When the circuit operates, current flows on the substrate. In particular, when a synchronous circuit, that is, all circuits operate in synchronization with a reference clock signal, an instantaneous current increases in the circuit. The ground potential and the power supply potential fluctuate due to the influence of the instantaneous current, thereby generating noise, which causes a malfunction of the semiconductor device and a decrease in writing accuracy and reading accuracy.
[0005]
In particular, in recent semiconductor devices that have been advanced in speed and miniaturized, the number of semiconductor elements integrated in a unit area becomes larger than before, and the operation speed also becomes larger. For this reason, the instantaneous current generated during the synchronous operation becomes extremely large, and as a result, noise caused by the instantaneous current increases.
[0006]
Generally, outside the semiconductor chip, measures such as providing a bypass capacitor between the power supply and the ground to suppress fluctuations in the ground potential and the power supply potential are taken. However, if the chip area becomes large, noise suppression alone is not possible. The effect is not sufficiently obtained, and the ground potential and the power supply potential vary within the chip. From this viewpoint, it is effective to provide a capacitor in the chip to reduce noise. Conventionally, Japanese Patent Application Laid-Open Publication No. 2001-203272 discloses a method in which a capacitance is formed in an empty area in a chip layout and a power supply bypass capacitor is used to suppress power supply fluctuation. However, this method is based on the premise that a vacant area in the layout of a chip is used, and it is difficult to realize this method in a semiconductor integrated circuit that requires high integration.
[0007]
The present invention has been made in view of such circumstances, and an object of the present invention is to provide a dummy semiconductor element formed around a valid semiconductor element on a substrate, for example, a capacitor element in a pixel cell and a memory cell. A semiconductor device which can be used as a bypass capacitor and connect the bypass capacitor between a power supply voltage and a ground or between different power supply voltages to suppress fluctuations in the power supply voltage and noise due to the fluctuation without affecting layout. Is to provide.
[0008]
[Means for Solving the Problems]
In order to achieve the above object, a semiconductor device of the present invention includes a switching element that conducts or cuts off according to a selection signal line, and a signal input from an input signal line is input to one electrode when the switching element conducts. A semiconductor device comprising a plurality of semiconductor elements having a capacitor for holding a level of an input signal when the switching element is cut off, wherein the semiconductor device is provided around an effective area where the effective semiconductor element is disposed. A dummy region in which the dummy semiconductor element is disposed is formed, and in the dummy semiconductor element, the capacitor is separated from the switching element, and one electrode of the capacitor is connected to a supply line of a predetermined power supply voltage The other electrode is connected to a predetermined reference potential.
[0009]
Further, in the present invention, preferably, the semiconductor element is a switching element that conducts or cuts off according to a selection signal line, and one electrode is connected to the switching element, and the other electrode is connected to a predetermined reference potential. When the switching element is turned on, the switching element is composed of a pixel display element having a capacitor for inputting a drive signal input from a drive signal line to the one electrode, and a liquid crystal to which a holding voltage of the capacitor is applied.
[0010]
In the present invention, preferably, in the dummy region, a capacitor of the pixel display element is separated from the switching element and the liquid crystal, and one electrode of the capacitor is connected to a power supply voltage supply line, and The electrodes are connected to a reference potential.
[0011]
Further, in the present invention, preferably, the semiconductor element is a switching element that conducts or cuts off according to a selection signal line, and one electrode is connected to the switching element, and the other electrode is connected to a predetermined reference potential. When the switching element is turned on, a driving signal input from a driving signal line is input to the one electrode, and the organic EL is applied with the voltage held in the capacitor after current conversion and application. It consists of a pixel display element.
[0012]
In the present invention, preferably, in the dummy region, a capacitor of the pixel display element is separated from the switching element and the organic EL, one electrode of the capacitor is connected to a power supply voltage supply line, and Are connected to the reference potential.
[0013]
In the present invention, preferably, the semiconductor element is a switching element that conducts or cuts off in response to a selection signal applied to a word line, and one electrode is connected to the switching element, and the other electrode is a reference. A memory cell having a capacitor connected to a potential.
[0014]
In the present invention, preferably, in the dummy area, a capacitor of the memory cell is disconnected from the switching element, one electrode of the capacitor is connected to a power supply voltage supply line, and the other electrode is connected to a reference potential. It is connected to the.
[0015]
In the present invention, preferably, at least a supply line of a first power supply voltage and a second power supply voltage is arranged in the dummy region, and among the plurality of semiconductor elements arranged in the dummy region, A semiconductor element in which one electrode of the capacitor is connected to the supply line for the first power supply voltage and the other electrode is connected to a reference potential; and one electrode of the capacitor is a supply line for the second power supply voltage And a semiconductor element having the other electrode connected to the reference potential.
[0016]
In the present invention, preferably, at least a supply line for a first power supply voltage and a second power supply voltage is arranged in the dummy region, and in the dummy region, one electrode of the capacitor of the semiconductor element is provided in the dummy region. The other electrode is connected to the first power supply voltage supply line, and the other electrode is connected to the second power supply voltage supply line.
[0017]
Further, in the present invention, preferably, at least a supply line for a first power supply voltage and a second power supply voltage is arranged in the dummy area, and the first and second power supply voltages are provided in the first and second power supply voltages. The power supply voltage fluctuation most affects the operation of the semiconductor element in the effective area, and in the dummy area, one electrode of the capacitor of the semiconductor element disposed adjacent to the effective area is connected to the first electrode. The other electrode is connected to a reference potential and the other electrode is connected to a power supply voltage supply line.
[0018]
According to the present invention, in a dummy region including a plurality of dummy semiconductor devices arranged around the effective region, the capacitors in the respective semiconductor devices are used as bypass capacitors of the power supply voltage. That is, the capacitor is separated from other elements, one of the electrodes is connected to a power supply voltage supply line, and the other electrode is connected to a reference potential, for example, a ground (ground potential). Thereby, the fluctuation of the power supply voltage is suppressed.
Further, in the dummy region, among the plurality of dummy semiconductor elements, the capacitors are used as bypass capacitors having different power supply voltages, so that fluctuations of different power supply voltages are suppressed.
Further, according to the present invention, by using a capacitor of a semiconductor element arranged adjacent to the effective area in the dummy area as a bypass capacitor of a voltage that is most desired to suppress the fluctuation, the effect of suppressing the fluctuation of the power supply voltage is reduced. Can be improved.
[0019]
According to the semiconductor device of the present invention, since the capacitor of the semiconductor element in the dummy region is used as a bypass capacitor of the power supply voltage, there is no need to change the manufacturing process of the semiconductor device, furthermore, there is almost no increase in the layout, and the power supply voltage varies. And a stable operation can be achieved.
[0020]
BEST MODE FOR CARRYING OUT THE INVENTION
First embodiment
FIG. 1 is a configuration diagram showing a first embodiment of a semiconductor device according to the present invention.
FIG. 1A shows a layout of the semiconductor device of the present embodiment, and FIG. 1B is an enlarged view of a part of the layout shown in FIG.
[0021]
As shown in FIG. 1A, in the semiconductor device of the present embodiment, an effective area and a dummy area are formed. The effective area is formed, for example, by arranging pixel cells or memory cells for displaying an image in a matrix. On the other hand, the dummy region is formed by arranging the same pixel cell or memory cell as the semiconductor element forming the effective region around the effective region.
[0022]
FIG. 1B shows an internal configuration of the circuit by enlarging a part of the layout shown in FIG. As shown, semiconductor elements, for example, pixel cells or memory cells are arranged in a matrix in both the effective area and the dummy area. The semiconductor element is provided with a switching element that is turned on or off in accordance with a selection signal, and a capacitor as a storage element that holds electric charges.
[0023]
As shown, in the effective region, one electrode of a capacitor in each semiconductor element is connected to a switching element, and the other electrode is connected to a reference potential. The switching element is provided between the input signal line and one electrode of the capacitor, and is controlled to be in a conduction state or a cutoff state according to a selection signal applied to the selection signal line.
In the effective region, the control terminals of the switching elements of the semiconductor elements in each row are connected to the selection signal lines SL1, SL2,. A plurality of semiconductor elements arranged in a matrix are selected for each row in accordance with the selection signals applied to these selection signal lines. Further, one terminal of the switching element of the semiconductor element in each column is connected to the drive signal lines DL1, DL2,. Since a drive signal is applied to these drive signal lines, when a selection signal in an active state is applied to any of the plurality of selection signal lines, one row selected by the selection signal line is applied. The electric charge corresponding to the drive signal is input to the capacitor of each semiconductor element. Thereafter, while the selection signal is held in the inactive state, the switching elements of all the semiconductor elements in the row are cut off, so that the input electric charge is held by the capacitors of the respective semiconductor elements, and accordingly, the digital is The signal is stored.
[0024]
On the other hand, in the dummy region, the capacitors of the respective semiconductor elements are used as bypass capacitors. As shown, in the present embodiment, one electrode of the capacitor of each semiconductor element in the dummy region is connected to the power supply voltage V_DD, And the other electrode is connected to a reference potential, for example, ground (ground potential GND). The switching element of each semiconductor element in the dummy region is in a state separated from the capacitor, and does not function as a switching element.
[0025]
As described above, in the semiconductor device of the present embodiment, in the plurality of semiconductor elements arranged in the dummy region, one electrode of the capacitor formed in each semiconductor element is connected to the power supply voltage V._DDAnd the other electrode is connected to the ground. That is, these capacitors are connected to the_DDAre used as bypass capacitors.
[0026]
As shown in FIG._DDA bypass capacitor C for stabilizing the voltage between the input terminal of_BPIs provided. Usually, this voltage stabilizing capacitor C_BPHas a large capacity and is connected to the outside of the semiconductor chip. However, due to the high integration and high density of the semiconductor device, the size of the semiconductor circuit on the chip has increased, and this voltage stabilizing capacitor C_BPOnly the power supply voltage V supplied inside the semiconductor chip._DDCannot be stabilized sufficiently. Therefore, as shown in the present embodiment, by effectively utilizing the capacitor in the semiconductor element provided in the dummy region on the semiconductor chip, the power supply on the semiconductor chip can be changed without changing the layout of the semiconductor device. Achieve the purpose of suppressing voltage fluctuation.
[0027]
Hereinafter, specific examples of the semiconductor elements included in the semiconductor device of the present embodiment will be described. 2 to 5 show configurations of a liquid crystal display element and a memory cell of a DRAM, respectively. Hereinafter, the configuration of the semiconductor device of the present embodiment and the connection when the semiconductor device is used as a bypass capacitor will be described with reference to these drawings.
[0028]
FIG. 2 is a circuit diagram illustrating a configuration example of a liquid crystal display element in the semiconductor device of the present embodiment. Note that FIG. 2A shows the liquid crystal display element 10a in the effective area, and FIG. 2B shows the liquid crystal display element 10b in the dummy area.
[0029]
As shown in FIG. 2A, the liquid crystal display element (in the liquid crystal image display device, each liquid crystal display element corresponds to one pixel, so hereinafter, the liquid crystal display element is abbreviated as a pixel cell for convenience) 10a. , Switching element 12, capacitor 14 and liquid crystal 16. Note that the pixel cell of this example is a basic structural unit of a so-called active matrix image display device. A pixel electrode and a driving element for driving the pixel electrode are provided for each pixel cell. In the example of the pixel cell shown in FIG. 2A, the switching element 12 functions as a driving element, and the pixel electrode is provided at a common terminal of the switching element 12 and the liquid crystal 16.
[0030]
The switching element 12 is composed of, for example, a MOS transistor or a TFT (thin film transistor: Thin Film Transistor). The control terminal (gate electrode) of the switching element 12 is connected to the selection signal line SLi. Therefore, the switching element is turned on or off according to the selection signal applied to the selection signal line SLi. One terminal of the switching element 12 is connected to the drive signal line DLj, and the other terminal is connected to the capacitor 14.
[0031]
As shown, the capacitor 14 is provided to hold a charge. One electrode of the capacitor 14 is connected to one terminal of the switching element 12, and the other electrode is connected to a reference potential. Therefore, when the switching element 12 is turned on, the drive signal voltage applied to the drive signal line DLj is applied to the capacitor 14. In response, electric charges corresponding to the drive signal are stored in the capacitor 14. Then, when the switching element 12 is cut off after the input of the drive signal, the capacitor 14 holds the electric charge.
[0032]
In the pixel cell 10a, a pixel electrode having substantially the same area as the electrode of the capacitor 14 is formed. The liquid crystal 16 is provided between the pixel electrode and the counter electrode. The liquid crystal 16 changes in light transmittance, polarization characteristics, and the like according to the intensity of the electric field applied thereto. By utilizing this characteristic, it is possible to display a pixel corresponding to the drive signal applied to the pixel cell.
As shown, a predetermined common electrode potential VCOM is applied to the counter electrode. For this reason, an electric field corresponding to the voltage difference between the voltage held in the pixel electrode by the capacitor 14 and the common electrode potential VCOM is applied to the liquid crystal 16. In response, the pixel cell displays a predetermined pixel.
Note that the common electrode potential VCOM applied to the counter electrode is a potential at an intermediate level of the maximum drive voltage applied to the liquid crystal drive electrode. Therefore, in the following description, this common electrode potential VCOM is referred to as an intermediate voltage VCOM.
[0033]
FIG. 2B shows a pixel cell 10b in a dummy area. As described above, the capacitor of the pixel cell 10b in the dummy region is used as a bypass capacitor to stabilize the voltage. Hereinafter, this will be described in more detail with reference to FIG. In FIG. 2B, substantially the same components as those in FIG. 2A are denoted by the same reference numerals.
[0034]
As shown in FIG. 2B, in the pixel cell 10b in the dummy area, the capacitor 14 is separated from the switching element 12 and the liquid crystal 16. One electrode of the capacitor 14 is connected to the power supply voltage V_DDAnd the other electrode is connected to a reference potential. That is, in the manufacturing process, one electrode of the capacitor 14 of each pixel cell 10b in the dummy region is connected to the power supply voltage V_DDVias are formed between the wirings. One electrode of the capacitor 14 is connected to the power supply voltage V_DDConnected to the wiring.
[0035]
In the manufacturing process, one electrode of the capacitor 14 and the power supply voltage V_DDVias between the interconnects can be formed. For this reason, the existing capacitor of the pixel cell in the dummy region is changed to the power supply voltage V without changing the manufacturing process._DDCan be used as a bypass capacitor. As a result, the power supply voltage V in the chip can be reduced while suppressing an increase in the manufacturing cost of the semiconductor device._DDCan be achieved, and the performance of the semiconductor device can be improved.
[0036]
FIG. 3 is a cross-sectional view illustrating a configuration example of a reflective liquid crystal display device (hereinafter, a reflective pixel cell). The reflection type pixel cell of this example is a basic unit constituting an active matrix type display device, like the pixel cell shown in FIG. However, since the pixel cell of this example displays pixels by controlling the characteristics of reflected light that has passed through the liquid crystal, the pixel cell can be applied to a reflective display device, for example, a projector, and has high luminance, high resolution, and A large-screen image display can be realized.
[0037]
FIG. 3 shows a configuration of the reflective pixel cell 20a in the effective area, and FIG. 4 shows a reflective pixel cell 20b in the dummy area.
As shown in FIG. 3, the reflective pixel cell 20a includes a transistor 22, a capacitor 24, and a liquid crystal 26.
[0038]
In the reflective pixel cell 20a of this example, the source 202 of the transistor 22 is connected to a drive signal line DLj (not shown), and the gate 204 is connected to a select signal line SLi (not shown). The drain of the transistor 22 is connected to the electrode 214 of the capacitor 24 via the wiring 218.
Therefore, when the transistor 22 is turned on in response to the selection signal applied to the selection signal line SLi, the drive signal applied to the source 202 is applied to the electrode 214 of the capacitor 24 via the transistor 22 and the wiring 218. Applied. Thereafter, when the transistor 22 is turned off, the capacitor 24 holds the charge corresponding to the drive signal.
[0039]
The capacitor 24 includes an impurity region 210 and an electrode 214 formed on the surface of the substrate 212, and a dielectric film (insulating film) 208 sandwiched between the impurity region 210 and the electrode 214. As illustrated, the electrode 214 is connected to the wirings 218 and 222 and the light reflection electrode 226 via a via. The light reflection electrode 226 is made of a metal film, for example, a thin film of aluminum (Al), and has conductivity, and functions as a light reflection layer that reflects incident light that has passed through the glass substrate 234, the transparent electrode 232, and the liquid crystal 26.
Note that an interlayer insulating film 216 is formed between the electrode 214 of the capacitor 24 and the wiring 218, an interlayer insulating film 220 is formed between the wiring 218 and the wiring 222, and the interlayer insulating film 220 is formed between the wiring 222 and the light reflecting electrode 226. During that time, an interlayer insulating film 224 is generated. These interlayer insulating films are made of, for example, silicon oxide (Si0₂) And other insulators.
[0040]
The capacitor 24 accumulates a charge corresponding to a drive signal input from a drive signal line to which the source 202 of the transistor 22 is connected, and sets one electrode 214 to a predetermined voltage in accordance with the accumulated charge. Will be retained. Therefore, the light reflection electrode 226 connected to the electrode 214 via the via is maintained at substantially the same potential as the capacitor 24.
[0041]
The liquid crystal 26 is made of a vertically aligned liquid crystal material sealed between the transparent electrode 232 and the light reflection electrode 226. As shown in FIG. 3, an alignment film 228 is formed between the liquid crystal 26 and the light reflection electrode 226, and an alignment film 230 is also formed between the liquid crystal 26 and the transparent electrode 232.
The transparent electrode 232 is made of, for example, a conductive film formed of ITO (Indium-Tin-Oxide). The intermediate voltage VCOM is applied to the transparent electrode 232. Therefore, an electric field corresponding to the difference between the intermediate voltage VCOM applied to the transparent electrode 232 and the voltage applied to the light reflection electrode 226, that is, the voltage of the electrode 214 of the capacitor 24 is applied to the liquid crystal 26. In the liquid crystal 26, the arrangement of the liquid crystal molecules is controlled in accordance with the applied electric field strength, and the light characteristics, for example, the light transmittance and the polarization direction, are changed. Pixels can be displayed.
[0042]
Next, the reflective pixel cell 20b in the dummy region will be described with reference to FIG.
As shown in FIG. 4, in the reflective pixel cell 20b in the dummy region, the drain 206 of the transistor 22 and the electrode 214 of the capacitor 24 are separated. This is realized by forming a slit 240 between a portion of the wiring 218 where the drain 206 of the transistor 22 is connected and a portion where the electrode 214 of the capacitor 24 is connected.
[0043]
Further, a portion of the wiring 218 to which the electrode 214 of the capacitor 24 is connected is cut off from the light reflection electrode, and the power supply voltage V_DDA via 242 is formed between the power supply line 222 and the power supply line 222 that supplies the power. Therefore, the electrode 214 of the capacitor 24 is connected to the power supply wiring 222 via the wiring layer 218 and the via 242.
[0044]
Further, although not shown in FIG. 4, the impurity region 210 forming the other electrode of the capacitor 24 is connected to, for example, the ground.
That is, in the reflective pixel cell 20b in the dummy area, the capacitor 24 is separated from the transistor 22 that supplies the drive signal, and further separated from the light reflection electrode of the liquid crystal 26. Instead, one electrode 214 of the capacitor 24 is connected to the power supply wiring 222 via the wiring 218 and the via 242, and the other electrode 210 is connected to the ground.
[0045]
As a result, the capacitor 24 of the reflective pixel cell 20b in the dummy area is connected to the power supply voltage V_DDUsed as a bypass capacitor connected between the ground and the ground. This bypass capacitor is formed using the capacitor of the pixel cell 20b in the dummy area, and is distributed almost evenly in the dummy area. Therefore, the power supply voltage V is applied to the outside of the semiconductor chip and the bypass capacitor using the reflective pixel cell 20b in the dummy area._DDSupply voltage V along with the bypass capacitor connected to the supply line_DDControl the fluctuation of
[0046]
In the reflective pixel cell 20b in the dummy area, the capacitor 24 can be separated from the transistor 22 and the liquid crystal 26 by forming a slit 240 in the wiring, and the connection between the electrode 214 of the capacitor 24 and the power supply wiring 222 can be achieved. The connection can be realized by forming a via 242. Therefore, this change can be realized only by changing the photoresist mask in the dummy region portion without changing the manufacturing process. As a result, an increase in the manufacturing cost can be suppressed to the minimum necessary, and the power supply voltage V_DDCan be stabilized.
[0047]
Although not shown, the same operation is performed in an organic EL (electroluminescence). That is, an organic EL device drives a current by converting a voltage into a current by a driving transistor, while applying the voltage stored in a capacitor by the liquid crystal as it is. Therefore, the configuration and operation of the present invention can be applied to an organic EL as it is.
[0048]
FIG. 5 is a circuit diagram showing a configuration example of a memory cell of a DRAM in the semiconductor device of the present embodiment. Note that FIG. 5A shows a memory cell 30a in an effective area, and FIG. 5B shows a memory cell 30b in a dummy area.
[0049]
As shown in FIG. 5A, the memory cell 30a includes a MOS transistor 32 as a switching element and a capacitor.
The MOS transistor 32 has a gate connected to the word line WLi and a source connected to the bit line BLj.
The capacitor 34 has one electrode connected to the drain of the MOS transistor 32 and the other electrode connected to the ground.
[0050]
During operation, a memory cell is selected according to a selection signal applied to the word line WLi. For example, the power supply voltage V is applied to the word line WLi._DDAlternatively, when an activation voltage slightly higher than that is applied, all the memory cells connected to the word line WLi are selected.
[0051]
In the case of writing, since the MOS transistor 32 of the selected memory cell is turned on by the activation voltage applied to the gate, the writing voltage applied to the bit line BLj is applied to the capacitor 34 of the memory cell. Then, since the selected word line WLi is held at a low voltage, for example, the ground voltage after writing, the MOS transistor 32 is shut off, and a voltage corresponding to the writing voltage applied to the capacitor 34 is held.
[0052]
On the other hand, in the case of reading, the MOS transistor 32 of the selected memory cell is turned on by the activation voltage applied to the gate, so that the voltage held by the capacitor 34 is applied to the bit line BLj via the MOS transistor 32. . Therefore, the potential of the bit line BLj changes. By detecting the potential change of the bit line BLj by the sense amplifier, the voltage held in the capacitor of the selected memory cell can be detected, and the data stored in the memory cell corresponding to the held voltage can be read.
[0053]
FIG. 5B shows the memory cell 30b in the dummy area. As shown, in the memory cell 30b in the dummy area, one electrode of the capacitor 34 is disconnected from the MOS transistor 32, and the power supply voltage V_DDConnected to the supply line.
In the memory cell 30b in the dummy area, one electrode of the capacitor 34 is connected to the power supply voltage V_DD, And the other electrode is connected to the ground. Thereby, the capacitor 34 is connected to the power supply voltage V_DDIs used as a bypass capacitor. For this reason, the power supply voltage V_DDIs suppressed, and stabilization of the power supply voltage can be realized.
[0054]
This change of the memory cell 30b in the dummy region can be realized by changing a photoresist film corresponding to the dummy region in a manufacturing process. This makes it possible to stabilize the power supply voltage on the semiconductor chip without increasing the number of manufacturing steps and without changing the layout of the semiconductor device.
[0055]
As described above, according to the semiconductor device of the present embodiment, in a semiconductor element in a dummy area arranged around the effective area, for example, in a pixel cell or a memory cell, a capacitor is separated from a transistor as a switching element, By connecting one electrode to the power supply voltage supply line and connecting the other electrode to the ground, the capacitor of the semiconductor element functions as a power supply voltage bypass capacitor, thereby suppressing fluctuations in the power supply voltage on the chip. . By simply changing the photoresist film used in the manufacturing process in the dummy region, it is possible to use the capacitor of the semiconductor element in the dummy region, suppress the increase in the number of manufacturing processes and manufacturing cost, and change the layout of the semiconductor device. Without this, the stability of the power supply voltage on the chip can be realized.
[0056]
Second embodiment
FIG. 6 is a configuration diagram showing a second embodiment of the semiconductor device according to the present invention.
In the semiconductor device of the present embodiment, by allocating the capacitors of the semiconductor elements in the dummy region to different power supply voltages, it is possible to suppress the fluctuation of each power supply voltage on the semiconductor chip operating with a plurality of power supply voltages.
Note that the semiconductor element of this embodiment is composed of a pixel cell or a memory cell as described in the first embodiment.
[0057]
As shown in FIG. 6, for example, among the plurality of semiconductor elements in the dummy region, the capacitors of the semiconductor elements 301, 302 and 303 are connected to the power supply voltage V_DDThese capacitors are connected between the power supply voltage V_DDFunctions as a bypass capacitor. Further, since the capacitors of the semiconductor elements 304 and 305 are connected between the supply line of the intermediate voltage VCOM and the ground, these capacitors function as bypass capacitors of the intermediate voltage VCOM.
The power supply voltage V_DDIs an operating voltage supplied to a logic circuit in the semiconductor device, for example, 3V. The intermediate voltage VCOM is a common electrode potential supplied to the pixel cells, and is, for example, 6V.
[0058]
That is, in the semiconductor of the present embodiment, the capacitors of the semiconductor elements in the dummy region are used as bypass capacitors of different power supply voltages. Therefore, according to the semiconductor device of the present embodiment, different power supply voltages can be stabilized using the capacitor of the semiconductor element in the dummy region. As in the first embodiment of the present invention, the use of the capacitor of the semiconductor element in the dummy region can be realized by changing the photoresist film corresponding to the dummy region in the manufacturing process. Therefore, an increase in manufacturing cost and an increase in layout area can be avoided, and power supply voltage can be stabilized at low cost.
[0059]
Note that, in the example of the semiconductor device of the present embodiment shown in FIG._DDThe present invention is not limited to this. For example, the capacitor of the semiconductor element in the dummy region may be a bypass capacitor between different power supply voltages. It can also be used as a capacitor. As an example, for example, in a semiconductor element in a dummy region, one electrode of a capacitor is connected to a power supply voltage V_DDAnd the other electrode is connected to the supply line for the intermediate voltage VCOM, so that the power supply voltage V_DDAnd the intermediate capacitor VCOM.
[0060]
Third embodiment
FIG. 7 is a configuration diagram showing a third embodiment of the semiconductor device according to the present invention.
The semiconductor device of this embodiment is the same as the above-described first or second embodiment in that a power supply voltage bypass capacitor is formed using a capacitor of a semiconductor element in a dummy region. However, in this embodiment, capacitors of a large number of semiconductor elements arranged in a matrix in the dummy region are used as bypass capacitors of different power supply voltages depending on the distance from the effective region.
More specifically, for example, a capacitor of a semiconductor element in a dummy region adjacent to an effective region is used as a bypass capacitor of a power supply voltage that is most desired to suppress the fluctuation among power supply voltages supplied to the effective region. The capacitor of the semiconductor element in the dummy area away from the effective area is used as a bypass capacitor for another power supply voltage.
[0061]
Hereinafter, the semiconductor device of the present embodiment will be described with reference to FIG.
As illustrated, the semiconductor device according to the present embodiment is, for example, a display device that displays an image, and the image display device includes a plurality of pixel cells arranged in a matrix. . In addition, a dummy region is formed around the effective region from dummy pixel cells in order to flatten the display region or reduce variations in electrical characteristics of elements due to layout.
[0062]
In the effective area, the drive signals input from the drive signal lines DL1, DL2,... Are applied to the pixel cells selected by the select signal lines SL1, SL2, among the pixel cells arranged in a matrix. Pixels of luminance or color corresponding to the drive signal are displayed by the selected pixel cell.
[0063]
In each pixel cell, a drive signal is applied from a drive signal line, and an intermediate voltage VCOM is also input. The power supply voltage V is used as the operation power supply voltage of the logic circuit on the chip._DDIs also supplied to the chip.
[0064]
Among these power supply voltages, the intermediate voltage VCOM supplied to each pixel cell fluctuates according to a current fluctuation or the like. Alternatively, due to the effect of the instantaneous current generated during the operation of the peripheral circuit, the power supply voltage V_DDAnd the ground potential also vary. In particular, the fluctuation of the intermediate voltage VCOM supplied to each pixel cell sensitively affects the brightness, color, and the like of the pixel displayed by the pixel cell. Therefore, it is desirable to suppress the fluctuation of the intermediate voltage VCOM as much as possible.
[0065]
For this reason, in the semiconductor device of the present embodiment, as shown in FIG. 7, among the pixel cells arranged in the dummy region, one electrode of the capacitor of the pixel cell adjacent to the effective region is connected to the supply line of the intermediate voltage VCOM. And the other electrode is connected to the ground. Thereby, the capacitors of these dummy pixel cells are used as bypass capacitors of the intermediate voltage VCOM. For this reason, the fluctuation of the intermediate voltage VCOM in the effective area is suppressed by the capacitor of the dummy pixel cell disposed closest to the effective area, so that the fluctuation of the intermediate voltage VCOM in the effective area is most effectively suppressed. it can.
The capacitors of the other pixel cells arranged in the dummy area are connected to the power supply voltage V_DDIt can be used as a bypass capacitor.
[0066]
As described above, according to the present embodiment, the capacitor of the dummy pixel cell arranged adjacent to the effective region is used as the bypass capacitor of the voltage that minimizes the variation in the effective region, for example, the intermediate voltage VCOM. Used. As a result, the variation of the intermediate voltage VCOM can be most effectively suppressed in the effective region, and a bypass capacitor having a desired power supply voltage can be formed without affecting the layout of the chip. The effect of suppressing fluctuation can be achieved.
[0067]
【The invention's effect】
As described above, according to the semiconductor device of the present invention, in order to reduce the variation in the electric characteristics of the semiconductor element due to the flattening of the display area and the layout, the effective area including the effective pixel cells or the memory cells is conventionally reduced. Of the dummy pixel cell or the dummy memory cell arranged in the vicinity of the power supply and the ground, or between the power supply and the power supply, and forming a bypass capacitor to reduce the fluctuation of the ground potential and the power supply potential. Suppression, noise reduction, and stable operation can be realized.
Further, according to the semiconductor device of the present invention, since a dummy pixel cell or a capacitive element in a dummy memory cell conventionally formed in a chip is used as a bypass capacitor, a new element is added or a chip area is reduced. There is an advantage that a bypass capacitor can be formed in a chip without requiring an increase.
[Brief description of the drawings]
FIG. 1 is a configuration diagram showing a first embodiment of a semiconductor device according to the present invention.
FIG. 2 is a circuit diagram illustrating a configuration of a liquid crystal display element in the semiconductor device of the present embodiment.
FIG. 3 is a cross-sectional view illustrating a configuration example of a reflective liquid crystal display element in the semiconductor device according to the embodiment.
FIG. 4 is a sectional view showing a reflective liquid crystal display element in a dummy area.
FIG. 5 is a circuit diagram illustrating a configuration example of a memory cell in the semiconductor device according to the embodiment;
FIG. 6 is a configuration diagram showing a second embodiment of the semiconductor device according to the present invention.
FIG. 7 is a configuration diagram showing a third embodiment of the semiconductor device according to the present invention.
[Explanation of symbols]
10a, 10b: pixel cell, 12: switching element, 14: capacitor, 16: liquid crystal, 20a, 20b: reflective pixel cell, 22: transistor, 24: capacitor, 26: liquid crystal, 30a, 30b: DRAM memory cell, 32 ... transistors, 34 ... capacitors.

Claims

A switching element that is turned on or off according to a selection signal line, and a signal input from an input signal line is input to one electrode when the switching element is turned on, and an input signal when the switching element is turned off. A semiconductor device comprising a plurality of semiconductor elements having a capacitor that holds the level of
Around the effective area where the effective semiconductor element is arranged, a dummy area where the dummy semiconductor element is arranged is formed, and in the dummy semiconductor element, the capacitor is separated from the switching element, A semiconductor device in which one electrode of a capacitor is connected to a supply line for a predetermined power supply voltage and the other electrode is connected to a predetermined reference potential.

A switching element that conducts or cuts off according to the selection signal line;
When one electrode is connected to the switching element, the other electrode is connected to a predetermined reference potential, and when the switching element is turned on, a drive signal input from a drive signal line is input to the one electrode. When,
2. The semiconductor device according to claim 1, comprising a pixel display element having a liquid crystal to which a holding voltage of said capacitor is applied.

In the dummy region, a capacitor of the pixel display element is separated from the switching element and the liquid crystal, one electrode of the capacitor is connected to a power supply voltage supply line, and the other electrode is connected to a reference potential. Item 3. The semiconductor device according to item 2.

A switching element that conducts or cuts off according to the selection signal line;
When one electrode is connected to the switching element, the other electrode is connected to a predetermined reference potential, and when the switching element is turned on, a drive signal input from a drive signal line is input to the one electrode. When,
2. The semiconductor device according to claim 1, comprising a pixel display element having an organic EL to which a voltage held in the capacitor is converted into a current and applied.

In the dummy area, a capacitor of the pixel display element is separated from the switching element and the organic EL, one electrode of the capacitor is connected to a power supply voltage supply line, and the other electrode is connected to a reference potential. The semiconductor device according to claim 4.

A switching element that conducts or cuts off in response to a selection signal applied to the word line;
2. The semiconductor device according to claim 1, comprising a memory cell having a capacitor having one electrode connected to the switching element and the other electrode connected to a reference potential.

7. The dummy region according to claim 6, wherein a capacitor of the memory cell is disconnected from the switching element, one electrode of the capacitor is connected to a power supply voltage supply line, and the other electrode is connected to a reference potential. Semiconductor device.

Supply lines for at least a first power supply voltage and a second power supply voltage are arranged in the dummy area;
A semiconductor element in which one electrode of the capacitor is connected to the first power supply voltage supply line and the other electrode is connected to a reference potential, among the plurality of semiconductor elements arranged in the dummy region; ,
2. The semiconductor device according to claim 1, further comprising a semiconductor element having one electrode connected to the second power supply voltage supply line and the other electrode connected to a reference potential.

Supply lines for at least a first power supply voltage and a second power supply voltage are arranged in the dummy area;
2. The dummy region, wherein one electrode of the capacitor of the semiconductor element is connected to the first power supply voltage supply line, and the other electrode is connected to the second power supply voltage supply line. 13. The semiconductor device according to claim 1.

A supply line for at least a first power supply voltage and a second power supply voltage is arranged in the dummy area, and a change in the first power supply voltage among the first and second power supply voltages is caused in the effective area. Most affects the operation of semiconductor devices,
In the dummy region, one electrode of the capacitor of the semiconductor element disposed adjacent to the effective region is connected to a supply line of the first power supply voltage, and the other electrode is connected to a reference potential. The semiconductor device according to claim 1.