JP4163203B2 - Liquid crystal display - Google Patents
Liquid crystal display Download PDFInfo
- Publication number
- JP4163203B2 JP4163203B2 JP2005229053A JP2005229053A JP4163203B2 JP 4163203 B2 JP4163203 B2 JP 4163203B2 JP 2005229053 A JP2005229053 A JP 2005229053A JP 2005229053 A JP2005229053 A JP 2005229053A JP 4163203 B2 JP4163203 B2 JP 4163203B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- liquid crystal
- film transistor
- signal line
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は液晶表示装置に係り、特に、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に液晶表示駆動回路が形成されているアクティブ・マトリクス型の液晶表示装置に関する。 The present invention relates to a liquid crystal display device, and more particularly to an active matrix type liquid crystal display device in which a liquid crystal display driving circuit is formed on the liquid crystal side surface of one of the substrates opposed to each other via liquid crystal. .
アクティブ・マトリクス型の液晶表示装置は、液晶を介して対向配置される各透明基板のうち一方の透明基板の液晶側の面に、ｘ方向に延在されｙ方向に並設されるゲート信号線とｙ方向に延在されｘ方向に並設されるドレイン信号線とで囲まれた各領域を画素領域としている。
そして、この画素領域に、片側のゲート信号線からの走査信号によって駆動される薄膜トランジスタと、この薄膜トランジスタを介して片側のドレイン信号線からの映像信号が供給される画素電極とが備えられている。
この画素電極は他方の透明基板の液晶側の面に形成された対向電極との間に該映像信号に対応した強さの電界を発生せしめ、液晶の光透過率を制御するようになっている。
また、このような構成の液晶表示装置において、各ゲート信号線および各ドレイン信号線にそれぞれ信号を供給するための走査信号駆動回路および映像信号駆動回路をも一方の透明基板の液晶側の面に形成したものが知られている。これら各回路は、画素領域内の前記薄膜トランジスタと同様の構成からなる多数のＭＩＳ（Metal-insulator-semiconductor）型のトラジスタからなっており、画素の構成と同時に各回路を形成できるからである。
この場合、薄膜トランジスタおよびＭＩＳ型トランジスタのそれぞれの半導体層として多結晶シリコン（Ｐｏｌｙ−Ｓｉ）が用いられている。
An active matrix type liquid crystal display device includes a gate signal line extending in the x direction and arranged in parallel in the y direction on the liquid crystal side surface of one of the transparent substrates opposed to each other through the liquid crystal. Each region surrounded by a drain signal line extending in the y direction and arranged in parallel in the x direction is defined as a pixel region.
The pixel region is provided with a thin film transistor driven by a scanning signal from a gate signal line on one side and a pixel electrode to which a video signal from a drain signal line on one side is supplied via the thin film transistor.
The pixel electrode generates an electric field having a strength corresponding to the video signal between the counter electrode formed on the liquid crystal side surface of the other transparent substrate, and controls the light transmittance of the liquid crystal. .
Further, in the liquid crystal display device having such a configuration, a scanning signal driving circuit and a video signal driving circuit for supplying signals to the gate signal lines and the drain signal lines are also provided on the liquid crystal side surface of one transparent substrate. What is formed is known. This is because each of these circuits is composed of a number of MIS (Metal-insulator-semiconductor) type transistors having the same configuration as the thin film transistor in the pixel region, and each circuit can be formed simultaneously with the configuration of the pixel.
In this case, polycrystalline silicon (Poly-Si) is used as a semiconductor layer of each of the thin film transistor and the MIS transistor.
しかしながら、このような構成からなる液晶表示装置は、たとえば携帯電話の表示装置として用いた場合には、その消費電力が比較的大きいという不都合が指摘されるに到った。
また、映像信号駆動回路にダイナミックメモリを用いており、このダイナミックメモリを構成する薄膜トランジスタにリーク電流が流れるという不都合が指摘されるに到った。
さらに、該ダイナミックメモリは外来光によってその半導体層にフォトンが発生した場合、これによる不都合がたとえば画素領域内に形成される薄膜トランジスタよりも悪影響を及ぼすことが指摘されるに到った。
本発明は、このような事情に基づいてなされたものであり、その目的は、消費電力の小さな液晶表示装置を提供することにある。
また、本発明の他の目的は、映像信号駆動回路内のダイナミックメモリを構成する薄膜トランジスタに発生するリーク電流を抑制できた液晶表示装置を提供することにある。
さらに、本発明の他の目的は、映像信号駆動回路内のダイナミックメモリを正常に動作させる液晶表示装置を提供することにある。
However, when the liquid crystal display device having such a configuration is used as a display device for a mobile phone, for example, it has been pointed out that the power consumption is relatively large.
In addition, a dynamic memory is used in the video signal driving circuit, and it has been pointed out that there is a disadvantage that a leak current flows through the thin film transistor constituting the dynamic memory.
Furthermore, it has been pointed out that when the photons are generated in the semiconductor layer of the dynamic memory due to external light, the inconvenience caused by the dynamic memories is worse than that of, for example, a thin film transistor formed in the pixel region.
The present invention has been made based on such circumstances, and an object thereof is to provide a liquid crystal display device with low power consumption.
Another object of the present invention is to provide a liquid crystal display device capable of suppressing a leak current generated in a thin film transistor constituting a dynamic memory in a video signal driving circuit.
Furthermore, another object of the present invention is to provide a liquid crystal display device that allows a dynamic memory in a video signal driving circuit to operate normally.
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。 Of the inventions disclosed in this application, the outline of typical ones will be briefly described as follows.
手段１．
液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、ｘ方向に延在しｙ方向に並設されるゲート信号線とこれら各ゲート信号線に走査信号を供給する走査信号駆動回路と、ｙ方向に延在しｘ方向に並設されるドレイン信号線とこれら各ドレイン信号線に映像信号を供給する映像信号駆動回路と、
前記各信号線によって囲まれる画素領域に、片側のゲート信号線からの走査信号によって駆動される薄膜トラジスタと、この薄膜トランジスタを介して片側のドレイン信号線からの映像信号が供給される画素電極とを備え、
前記画素領域の集合である表示領域をｘ方向に沿った仮想の線を境にして一方の表示領域と他方の表示領域とに区分けられ、
一方の表示領域側の各ゲート信号線に走査信号を供給する走査信号駆動回路と他方の表示領域側の各ゲート信号線に走査信号を供給する走査信号駆動回路とが別個に形成され、
かつ、一方の表示領域側の各ドレイン信号線と他方の表示領域側の各ドレイン信号線とが分離されているとともに、
一方の表示領域側の各ドレイン信号線に映像信号を供給する映像信号駆動回路と他方の表示領域側の各ドレイン信号線に映像信号を供給する映像信号駆動回路とが別個に形成されていることを特徴とするものである。
このように構成された液晶表示装置は、一方の表示領域と他方の表示領域を一つの表示領域として用いることもできるが、いずれか一の表示領域のみを表示させることができるようになる。
このため、表示しない表示領域に走査信号を供給しなくても済むことから消費電力の低減が図れるようになる。
A gate signal line extending in the x direction and arranged in parallel in the y direction on the liquid crystal side surface of one of the substrates opposed to each other through the liquid crystal, and a scanning signal is supplied to each of the gate signal lines. A scanning signal driving circuit, a drain signal line extending in the y direction and juxtaposed in the x direction, a video signal driving circuit for supplying a video signal to each of the drain signal lines,
A thin film transistor driven by a scanning signal from a gate signal line on one side and a pixel electrode to which a video signal from a drain signal line on one side is supplied via the thin film transistor are formed in the pixel region surrounded by each signal line. Prepared,
The display area which is a set of the pixel areas is divided into one display area and the other display area with a virtual line along the x direction as a boundary,
A scanning signal driving circuit for supplying a scanning signal to each gate signal line on one display region side and a scanning signal driving circuit for supplying a scanning signal to each gate signal line on the other display region side are separately formed,
And each drain signal line on one display area side and each drain signal line on the other display area side are separated,
A video signal driving circuit for supplying a video signal to each drain signal line on one display area side and a video signal driving circuit for supplying a video signal to each drain signal line on the other display area side are separately formed. It is characterized by.
The liquid crystal display device configured as described above can use one display area and the other display area as one display area, but can display only one of the display areas.
For this reason, since it is not necessary to supply a scanning signal to the display area which is not displayed, power consumption can be reduced.
手段２．
液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、ｘ方向に延在しｙ方向に並設されるゲート信号線とこれら各ゲート信号線に走査信号を供給する走査信号駆動回路と、ｙ方向に延在しｘ方向に並設されるドレイン信号線とこれら各ドレイン信号線に映像信号を供給する映像信号駆動回路と、
前記各信号線によって囲まれる画素領域に、片側のゲート信号線からの走査信号によって駆動される薄膜トラジスタと、この薄膜トランジスタを介して片側のドレイン信号線からの映像信号が供給される画素電極とを備えるとともに、
前記映像信号駆動回路は前記薄膜トランジスタと並行して形成される他の複数の薄膜トランジスタからなるダイナミックメモリを備え、
該他の複数の薄膜トランジスタのうち少なくとも一つは絶縁膜を介して固定された電位を有する導電膜で覆われていることを特徴とするものである。
このように構成された液晶表示装置は、そのダイナミックメモリを構成する薄膜トランジスタにおいて、その容量を大きくすることができることから、リーク電流の発生を抑制することができる。
Mean 2.
A gate signal line extending in the x direction and arranged in parallel in the y direction on the liquid crystal side surface of one of the substrates opposed to each other through the liquid crystal, and a scanning signal is supplied to each of the gate signal lines. A scanning signal driving circuit, a drain signal line extending in the y direction and juxtaposed in the x direction, a video signal driving circuit for supplying a video signal to each of the drain signal lines,
A thin film transistor driven by a scanning signal from a gate signal line on one side and a pixel electrode to which a video signal from a drain signal line on one side is supplied via the thin film transistor are formed in the pixel region surrounded by each signal line. As well as
The video signal driving circuit includes a dynamic memory including a plurality of other thin film transistors formed in parallel with the thin film transistors,
At least one of the other plurality of thin film transistors is covered with a conductive film having a potential fixed through an insulating film.
Since the liquid crystal display device configured as described above can increase the capacity of the thin film transistor that constitutes the dynamic memory, generation of a leakage current can be suppressed.
手段３．
液晶表示パネルと、この液晶表示パネルの背面に配置されるバックライトとから構成され、
前記液晶表示パネルは、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、ｘ方向に延在しｙ方向に並設されるゲート信号線とこれら各ゲート信号線に走査信号を供給する走査信号駆動回路と、ｙ方向に延在しｘ方向に並設されるドレイン信号線とこれら各ドレイン信号線に映像信号を供給する映像信号駆動回路と、
前記各信号線によって囲まれる画素領域に、片側のゲート信号線からの走査信号によって駆動される薄膜トラジスタと、この薄膜トランジスタを介して片側のドレイン信号線からの映像信号が供給される画素電極とを備えるとともに、
前記映像信号駆動回路は前記薄膜トランジスタと並行して形成される他の複数の薄膜トランジスタからなるダイナミックメモリを備え、
前記バックライトと対向する側の基板に該バックライトからの光が前記ダイナミックメモリへ照射するのを回避する遮光膜が形成されていることを特徴とするものである。
このように構成された液晶表示装置は、ダイナミックメモリを構成する薄膜トランジスタへの外来光の照射を遮蔽できることから、該ダイナミックメモリを正常に動作させる
Means 3.
It consists of a liquid crystal display panel and a backlight arranged on the back of the liquid crystal display panel,
The liquid crystal display panel includes a gate signal line extending in the x direction and juxtaposed in the y direction on the liquid crystal side surface of one of the substrates disposed to face each other through the liquid crystal, and the gate signal lines. A scanning signal driving circuit for supplying a scanning signal to the drain signal line, a drain signal line extending in the y direction and juxtaposed in the x direction, a video signal driving circuit for supplying a video signal to each of the drain signal lines,
A thin film transistor driven by a scanning signal from a gate signal line on one side and a pixel electrode to which a video signal from a drain signal line on one side is supplied via the thin film transistor are formed in the pixel region surrounded by each signal line. As well as
The video signal driving circuit includes a dynamic memory including a plurality of other thin film transistors formed in parallel with the thin film transistors,
A light-shielding film that prevents the light from the backlight from irradiating the dynamic memory is formed on the substrate facing the backlight.
Since the liquid crystal display device configured in this way can block the irradiation of the external light to the thin film transistors constituting the dynamic memory, the dynamic memory operates normally.
以上説明したことから明らかなように、本発明による液晶表示装置によれば、消費電力の小さなものを得ることができる。
また、映像信号駆動回路内のダイナミックメモリを構成する薄膜トランジスタに発生するリーク電流を抑制できる。
さらに、映像信号駆動回路内のダイナミックメモリを正常に動作させることができる。
As is apparent from the above description, according to the liquid crystal display device of the present invention, a device with low power consumption can be obtained.
In addition, leakage current generated in the thin film transistor constituting the dynamic memory in the video signal driving circuit can be suppressed.
Further, the dynamic memory in the video signal driving circuit can be operated normally.
以下、本発明による液晶表示装置の実施例を図面を用いて説明をする。
《全体の構成》
図１は、本発明による液晶表示装置の一実施例を示す等価回路図である。同図は回路図であるが、実際の幾何学的配置と対応づけて描いている。
同図において、まず、透明基板ＳＵＢ１がある。この透明基板ＳＵＢ１は透明基板ＳＵＢ２（図示せず）と液晶を介して対向配置され、この透明基板ＳＵＢ２は少なくとも液晶表示部ＡＲを被ってその周辺に形成されるシール剤ＳＬ（図９参照）によって透明基板ＳＵＢ１に固定されている。
Hereinafter, embodiments of a liquid crystal display device according to the present invention will be described with reference to the drawings.
<Overall configuration>
FIG. 1 is an equivalent circuit diagram showing an embodiment of a liquid crystal display device according to the present invention. Although this figure is a circuit diagram, it is drawn in association with an actual geometric arrangement.
In the figure, first, there is a transparent substrate SUB1. The transparent substrate SUB1 is disposed opposite to the transparent substrate SUB2 (not shown) via a liquid crystal, and the transparent substrate SUB2 covers at least the liquid crystal display portion AR and is formed by a sealant SL (see FIG. 9) formed in the periphery thereof. It is fixed to the transparent substrate SUB1.
透明基板ＳＵＢ１の液晶側の面には、図中ｘ方向に延在しｙ方向に並設されるゲート信号線ＧＬと、これらゲート信号線ＧＬと絶縁されてｙ方向に延在しｘ方向に並設されるドレイン信号線ＤＬとが形成されている。
各ゲート信号線ＧＬと各ドレイン信号線ＤＬとで囲まれた矩形上の各領域は画素領域を構成するようになり、これによりマトリクス状に配置された各画素領域の集合によって液晶表示部ＡＲが形成されるようになっている。
On the surface of the transparent substrate SUB1 on the liquid crystal side, there are gate signal lines GL extending in the x direction and arranged in parallel in the y direction in the figure, insulated from these gate signal lines GL, extending in the y direction, and extending in the x direction. A drain signal line DL arranged in parallel is formed.
Each area on the rectangle surrounded by each gate signal line GL and each drain signal line DL constitutes a pixel area, whereby the liquid crystal display AR is formed by a set of pixel areas arranged in a matrix. It is supposed to be formed.
ここで、この実施例では、各ドレイン信号線ＤＬは液晶表示部ＡＲの中央において分割されて形成されている。すなわち、最上段である１段からｉ段までの各ゲート信号線ＧＬとで形成される各画素領域（以下、前段表示部ＡＲｆと称する場合がある）と、（ｉ−１）段から最下段であるｎ段までの各ゲート信号線ＧＬとで形成される各画素領域（以下、前段表示部ＡＲｂと称する場合がある）とが観念上分割され、前段表示部ＡＲｆを担当するドレイン信号線ＤＬと後段表示部ＡＲｂを担当するドレイン信号線ＤＬとが電気的に分離して形成されている。
この場合、ｉの値は液晶表示装置の用途によって異なり、液晶表示部ＡＲの中央（図中ｙ方向の中央）に対して上段側であってもよく、また、下段側であってもよい。
In this embodiment, each drain signal line DL is divided and formed at the center of the liquid crystal display portion AR. That is, each pixel region formed by the gate signal lines GL from the first stage to the i-th stage, which is the uppermost stage (hereinafter may be referred to as the front display unit ARf), and the (i-1) stage to the lowermost stage. Each of the pixel regions formed by the gate signal lines GL up to n stages (hereinafter, may be referred to as the previous display part ARb) is conceptually divided, and the drain signal line DL responsible for the previous display part ARf. And the drain signal line DL in charge of the rear display portion ARb are electrically separated from each other.
In this case, the value of i varies depending on the use of the liquid crystal display device, and may be on the upper stage side or the lower stage side with respect to the center of the liquid crystal display part AR (the center in the y direction in the figure).
そして、前段表示部ＡＲｆにおける各ゲート信号線ＧＬの一端側（図中右側）は、走査信号駆動回路である画素駆動用シフトレジスタ１ｆに接続され、この画素駆動用シフトレジスタ１ｆはこの液晶表示装置の外部から供給されるスタートパルスクロック信号によって駆動されるようになっている。
また、後段表示部ＡＲｂにおける各ゲート信号線ＧＬの一端側（図中右側）は、前記画素駆動用シフトレジスタ１ｆと別個の画素駆動用シフトレジスタ１ｂに接続され、この画素駆動用シフトレジスタ１ｂも前記スタートパルスクロック信号によって駆動されるようになっている。
One end side (the right side in the figure) of each gate signal line GL in the front display unit ARf is connected to a pixel driving shift register 1f which is a scanning signal driving circuit, and the pixel driving shift register 1f is connected to the liquid crystal display device. It is driven by a start pulse clock signal supplied from outside.
Further, one end side (right side in the figure) of each gate signal line GL in the rear display unit ARb is connected to a pixel driving shift register 1b separate from the pixel driving shift register 1f. It is driven by the start pulse clock signal.
さらに、前段表示部ＡＲｆにおける各ドレイン信号線ＤＬの一端側（図中上側）は、映像信号駆動回路に接続され、この映像信号駆動回路は、ドレイン信号線ＤＬ側から順次並設されるＤ−Ａ変換回路２ｆ、メモリ３ｆ、入力データ取り込み（出力）回路４ｆ、Ｈ側アドレスデコーダ５ｆと、前記メモリ３ｆに接続されるＶ側アドレスデコーダ６ｆ、メモリ駆動用シフトレジスタ７ｆとで構成されている。
Furthermore, one end side (upper side in the drawing) of each drain signal line DL in the front display unit ARf is connected to the video signal driving circuit, and this video signal driving circuit is arranged in parallel from the drain signal line DL side. The A conversion circuit 2f, the memory 3f, the input data capturing (output) circuit 4f, the H-
Ｈ側アドレスデコーダ５ｆ、入力データ取り込み（出力）回路４ｆ、およびＶ側アドレスデコーダ６ｆには、それぞれこの液晶表示装置の外部から供給される画素アドレス（Ｈ）、画素データ、および画素アドレス（Ｖ）が入力されるようになっている。
さらに、メモリ駆動用シフトレジスタ７ｆは前記スタートパルスクロック信号の入力によって駆動されるようになっている。
なお、このような映像信号駆動回路のさらなる詳細な回路は図２に示されている。
The H-
Further, the memory driving shift register 7f is driven by the input of the start pulse clock signal.
A more detailed circuit of such a video signal driving circuit is shown in FIG.
また、後段表示部ＡＲｂにおける各ドレイン信号線ＤＬの一端側（図中下側）は、前記映像信号駆動回路と別個の映像信号駆動回路に接続され、この映像信号駆動回路は、前記映像信号駆動回路と同様に、ドレイン信号線ＤＬ側から順次並設されるＤ−Ａ変換回路２ｂ、メモリ３ｂ、入力データ取り込み（出力）回路４ｂ、Ｈ側アドレスデコーダ５ｂと、前記メモリ３ｂに接続されるＶ側アドレスデコーダ６ｂ、メモリ駆動用シフトレジスタ７ｂとから構成されている。
Also, one end side (lower side in the figure) of each drain signal line DL in the rear display unit ARb is connected to a video signal driving circuit that is separate from the video signal driving circuit, and the video signal driving circuit is connected to the video signal driving circuit. Similarly to the circuit, the DA conversion circuit 2b, the memory 3b, the input data fetching (output) circuit 4b, the H-side address decoder 5b, and the V-side connected to the memory 3b are sequentially arranged in parallel from the drain signal line DL side. It is composed of a
Ｈ側アドレスデコーダ５ｂ、入力データ取り込み（出力）回路４ｂ、Ｖ側アドレスデコーダ６ｂには、それぞれこの液晶表示装置の外部から供給される前記画素アドレス（Ｈ）、画素データ、画素アドレス（Ｖ）が入力されるようになっている。
さらに、メモリ駆動用シフトレジスタ７ｂは前記スタートパルスクロック信号の入力によって駆動されるようになっている。
The pixel address (H), pixel data, and pixel address (V) supplied from the outside of the liquid crystal display device are respectively input to the H-side address decoder 5b, the input data capturing (output) circuit 4b, and the V-
Further, the memory
そして、走査信号駆動回路および映像信号駆動回路のそれぞれには、この液晶表示装置の外部から電源供給制御回路９を介して電源が供給され、前段表示部ＡＲｆ側の走査信号駆動回路および映像信号駆動回路には電力供給スイッチ１０ｆを介して電源が供給され、後段表示部ＡＲｂ側の走査信号駆動回路および映像信号駆動回路には電力供給スイッチ１０ｂを介して電源が供給されるようになっている。
Then, power is supplied to the scanning signal driving circuit and the video signal driving circuit from the outside of the liquid crystal display device via the power supply control circuit 9, and the scanning signal driving circuit and the video signal driving on the front display unit ARf side are supplied. Power is supplied to the circuit via the
このように構成された液晶表示装置は、液晶表示部ＡＲにおいて、その全域にわたって表示できることはもちろんのこと、前段表示部ＡＲｆのみに表示したり、また、後段表示部ＡＲｂのみに表示したりできるようになっている。 The liquid crystal display device configured as described above can be displayed only on the front display part ARf or displayed only on the rear display part ARb, as well as being able to display the entire area of the liquid crystal display part AR. It has become.
このことから、たとえば携帯電話における液晶表示装置として利用する場合に、前段表示部ＡＲｆに日時、時刻、アンテナ感度等の情報（パネル一部表示で充分な情報）を映像させ、後段表示部ＡＲｂを駆動させないようにすることができる。
このため、後段表示部ＡＲｂの各ゲート信号線ＧＬに電力を供給しない構成とでき、低消費電力化の向上に有効となる。
For this reason, for example, when used as a liquid crystal display device in a mobile phone, information such as date and time, antenna sensitivity, etc. (information sufficient for partial panel display) is displayed on the front display unit ARf, and the rear display unit ARb is displayed. It can be prevented from being driven.
For this reason, it can be set as the structure which does not supply electric power to each gate signal line GL of the back | latter stage display part ARb, and it becomes effective for the improvement of low power consumption.
《画素の構成》
図３は、画素の一実施例を示す平面図である。同図は特にドレイン信号線ＤＬの分離個所における画素を示し、該ドレイン信号線ＤＬと交差するゲート信号線ＧＬに対して上側の画素の一部と下側の画素の一部を示している。なお、図３のIV−IV線における断面図を図４に示している。
<Pixel configuration>
FIG. 3 is a plan view showing an embodiment of the pixel. The drawing particularly shows the pixels at the separation point of the drain signal line DL, and shows a part of the upper pixel and a part of the lower pixel with respect to the gate signal line GL crossing the drain signal line DL. A cross-sectional view taken along line IV-IV in FIG. 3 is shown in FIG.
図３において、まず、透明基板ＳＵＢ１の上面に薄膜トランジスタＴＦＴの形成領域にｐｏｌｙ−Ｓｉからなる半導体層ＡＳが形成されている。
そして、この半導体層ＡＳをも被って透明基板ＳＵＢ１の表面にたとえばＳｉＯ2からなる第１の絶縁膜ＧＩが形成されている。
In FIG. 3, first, a semiconductor layer AS made of poly-Si is formed in the formation region of the thin film transistor TFT on the upper surface of the transparent substrate SUB1.
A first insulating film GI made of, for example, SiO 2 is formed on the surface of the transparent substrate SUB1 so as to cover the semiconductor layer AS.
この第１の絶縁膜ＧＩは薄膜トランジスタＴＦＴの形成領域にあってはそのゲート絶縁膜として、また、後述の容量素子Ｃｓｔｇの形成領域にあってはその誘電体膜として機能する。
絶縁膜ＧＩの表面には図中ｘ方向に延在するようにしてゲート信号線ＧＬが形成されている。このゲート信号線ＧＬはその一部が画素領域内に延在されて前記半導体層ＡＳを股がるようにして形成され、これにより薄膜トランジスタＴＦＴのゲート電極ＧＴが形成されている。
The first insulating film GI functions as a gate insulating film in the formation region of the thin film transistor TFT, and functions as a dielectric film in the formation region of a capacitor element Cstg described later.
A gate signal line GL is formed on the surface of the insulating film GI so as to extend in the x direction in the drawing. A part of the gate signal line GL extends into the pixel region and is formed so as to crotch the semiconductor layer AS, whereby a gate electrode GT of the thin film transistor TFT is formed.
また、ゲート信号線ＧＬの形成の際に同時にストレージ線ＳＬが形成され、このストレージ線ＳＬは該ゲート信号線ＧＬとほぼ平行に配置されるとともに、該ゲート信号線ＧＬとの間に比較的面積の大きな延在部が形成されている。
ストレージ線ＳＬの前記延在部は容量素子Ｃｓｔｇの電極の一つを構成するようなっている。
そして、ゲート信号線ＧＬおよびストレージ線ＳＬをも被って透明基板ＳＵＢ１の表面には、たとえばＳｉＯ2からなる第２の絶縁膜ＩＮが形成されている。
In addition, the storage line SL is formed at the same time when the gate signal line GL is formed. The storage line SL is arranged substantially in parallel with the gate signal line GL and has a relatively large area between the gate signal line GL. A large extending portion is formed.
The extending portion of the storage line SL constitutes one of the electrodes of the capacitive element Cstg.
Then, a second insulating film IN made of, for example, SiO 2 is formed on the surface of the transparent substrate SUB1 covering the gate signal line GL and the storage line SL.
この第２の絶縁膜ＩＮはゲート信号線ＧＬに対する後述のドレイン信号線ＤＬの層間絶縁膜としての機能を、また、容量素子Ｃｓｔｇの形成領域にあってはその誘電体膜として機能する。
また、この第２の絶縁膜ＩＮはその下層の第１の絶縁膜ＧＩにまで貫通するコンタクト孔ＣＨ１、ＣＨ２が形成され、それぞれ薄膜トランジスタＴＦＴのドレイン領域、ソース領域の一部が露出されるようになっている。
そして、この第２の絶縁膜ＩＮの上面は、図中ｙ方向に延在するドレイン信号線ＤＬが形成され、また、このドレイン信号線ＤＬと同時に形成されるソース電極ＳＤ２とが形成されている。
The second insulating film IN functions as an interlayer insulating film of a drain signal line DL to be described later with respect to the gate signal line GL, and also functions as a dielectric film in the formation region of the capacitive element Cstg.
The second insulating film IN is formed with contact holes CH1 and CH2 penetrating to the first insulating film GI below the second insulating film IN so that a part of the drain region and the source region of the thin film transistor TFT are exposed. It has become.
A drain signal line DL extending in the y direction in the figure is formed on the upper surface of the second insulating film IN, and a source electrode SD2 formed simultaneously with the drain signal line DL is formed. .
ドレイン信号線ＤＬは前記コンタクト孔ＣＨ１上を走行するようにして形成され、これにより、このコンタクト孔ＣＨ１部のドレイン信号線ＤＬは薄膜トランジスタＴＦＴのドレイン電極ＳＤ１を兼ねた構成となっている。
また、このドレイン信号線ＤＬは、ゲート信号線ＧＬ上で分離され、一方の側のドレイン信号線ＤＬの分離端部と他方の側のドレイン信号線ＤＬの分離端部はいずれも該ゲート信号線ＧＬに重畳されている。
このようにした理由は、外来光（バックライト等の）による光漏れをゲート信号線ＧＬによって防止した構成となっている。換言すれば、ドレイン信号線ＤＬの切断部をゲート信号線ＧＬで遮光した構成となっている。
The drain signal line DL is formed so as to run on the contact hole CH1, and the drain signal line DL in the contact hole CH1 portion also serves as the drain electrode SD1 of the thin film transistor TFT.
The drain signal line DL is separated on the gate signal line GL, and the separation end portion of the drain signal line DL on one side and the separation end portion of the drain signal line DL on the other side are both the gate signal line. It is superimposed on GL.
This is because the gate signal line GL prevents light leakage due to external light (such as a backlight). In other words, the cut portion of the drain signal line DL is shielded by the gate signal line GL.
さらに、ソース電極ＳＤ２は前記コンタクト孔ＣＨ２を被うようにして形成されているとともに、一部のストレージ線ＳＬおよびその延在部と重ね合わされるようにして形成される延在部を備えている。
このソース電極ＳＤ２の延在部は容量素子Ｃｓｔｇの一つの電極をするようになっている。
Further, the source electrode SD2 is formed so as to cover the contact hole CH2, and has an extended portion formed so as to overlap with a part of the storage lines SL and the extended portion thereof. .
The extending portion of the source electrode SD2 is configured as one electrode of the capacitive element Cstg.
そして、ドレイン信号線ＤＬおよびソース電極ＳＤ２をも被って透明基板ＳＵＢの表面にはたとえばＳｉＯ2からなる第３の絶縁膜ＰＳＶが形成されている。この第３の絶縁膜ＰＳＶは薄膜トランジスタＴＦＴへの液晶の直接の接触を回避する保護膜としての機能を有する。
また、この第３の絶縁膜ＰＳＶには、ソース電極ＳＤ２の延在部の一部を露出させるためのコンタクト孔ＣＨ３が形成されている。
そして、この第３の絶縁膜ＰＳＶの上面には、コンタクト孔ＣＨ３をも被ってたとえばＩＴＯ（Indium-Tin-Oxide）からなる画素電極ＰＸが形成されている。
A third insulating film PSV made of, for example, SiO 2 is formed on the surface of the transparent substrate SUB, covering the drain signal line DL and the source electrode SD2. The third insulating film PSV functions as a protective film that avoids direct contact of liquid crystal with the thin film transistor TFT.
Further, the third insulating film PSV is formed with a contact hole CH3 for exposing a part of the extending portion of the source electrode SD2.
A pixel electrode PX made of, for example, ITO (Indium-Tin-Oxide) is formed on the upper surface of the third insulating film PSV so as to cover the contact hole CH3.
《メモリの構成》
図５は、図１に示す前記メモリの１ｂｉｔに相当する部分の平面図である。また、図６は図５のVI−VI線における断面図である。
また、この部分におけるメモリはいわゆるダイナミックメモリと称されるもので、その等価回路は図７に示している。図５に示す構成はその幾何学的配置において図７とほぼ対応している。
図５に示すメモリの形成は前記画素の形成と並行してなされるようになっている。
《Memory configuration》
FIG. 5 is a plan view of a portion corresponding to 1 bit of the memory shown in FIG. 6 is a cross-sectional view taken along line VI-VI in FIG.
The memory in this part is called a so-called dynamic memory, and its equivalent circuit is shown in FIG. The configuration shown in FIG. 5 substantially corresponds to FIG. 7 in the geometric arrangement.
The memory shown in FIG. 5 is formed in parallel with the pixel formation.
図５に示すように、まず、透明基板ＳＵＢ１の表面には、ｐｏｌｙ−Ｓｉからなる半導体層ＡＳ1と半導体層ＡＳ2が形成されている。このうち半導体層ＡＳ1は薄膜トランジスタＴＦＴ1を構成するための半導体層となり、半導体層ＡＳ2は薄膜トランジスタＴＦＴ2および薄膜トランジスタＴＦＴ3を構成するための半導体層となる。これら半導体層ＡＳ1、ＡＳ2は液晶表示部ＡＲにおける薄膜トランジスタＴＦＴの半導体層ＡＳの形成と同時に形成されるようになっている。 As shown in FIG. 5, first, a semiconductor layer AS 1 and a semiconductor layer AS 2 made of poly-Si are formed on the surface of the transparent substrate SUB1. Among these, the semiconductor layer AS 1 is a semiconductor layer for constituting the thin film transistor TFT 1 , and the semiconductor layer AS 2 is a semiconductor layer for constituting the thin film transistor TFT 2 and the thin film transistor TFT 3 . These semiconductor layers AS 1 and AS 2 are formed simultaneously with the formation of the semiconductor layer AS of the thin film transistor TFT in the liquid crystal display portion AR.
そして、この半導体層ＡＳ1、ＡＳ2をも被って透明基板ＳＵＢの上面にはＳｉＯ2からなる第１の絶縁膜ＧＩが形成されている。この第１の絶縁膜ＧＩは薄膜トランジスタＴＦＴ1ないしＴＦＴ3のゲート絶縁膜としての機能を有する。 A first insulating film GI made of SiO 2 is formed on the upper surface of the transparent substrate SUB, covering the semiconductor layers AS 1 and AS 2 . The first insulating film GI functions as a gate insulating film for the thin film transistors TFT 1 to TFT 3 .
この第１の絶縁膜ＧＩの上面には、図中ｘ方向に延在するゲート配線層Ｇｌとリフレッシュ配線層Ｒｌとが形成されている。これらゲート配線層Ｇｌ、リフレッシュ配線層Ｒｌは液晶表示部ＡＲにおけるゲート信号線ＧＬの形成の際に同時に形成されるようになっている。 On the upper surface of the first insulating film GI, a gate wiring layer Gl and a refresh wiring layer Rl extending in the x direction in the figure are formed. The gate wiring layer Gl and the refresh wiring layer Rl are formed simultaneously with the formation of the gate signal line GL in the liquid crystal display part AR.
この場合、ゲート配線層Ｇｌは前記半導体層ＡＳ1の一部を横切るようにして形成されて薄膜トランジスタＴＦＴ1のゲート電極を構成し、リフレッシュ配線層Ｒｌは前記半導体層ＡＳ2の一部を横切るようにして形成されて薄膜トランジタＴＦＴ3のゲート電極を構成するようになっている。
これらゲート配線層Ｇｌおよびリフレッシュ配線層Ｒｌをも被って透明基板ＳＵＢの上面にはＳｉＯ2からなる第２の絶縁膜ＩＮが形成されている。
As this case, the gate wiring layer Gl is formed so as to traverse a portion of the semiconductor layer AS 1 constitutes a gate electrode of the thin film transistor TFT 1, the refresh wiring layer Rl is across a portion of the semiconductor layer AS 2 Thus, the gate electrode of the thin film transistor TFT 3 is formed.
A second insulating film IN made of SiO 2 is formed on the upper surface of the transparent substrate SUB, covering the gate wiring layer Gl and the refresh wiring layer Rl.
この第２の絶縁膜ＩＮはゲート配線層Ｇｌおよびリフレッシュ配線層Ｒｌの後述のドレイン配線層Ｄｌに対する層間絶縁膜としての機能を有する。
また、第２の絶縁膜ＩＮは薄膜トランジスタＴＦＴ1のドレイン領域およびソース領域、薄膜トランジスタＴＦＴ2のソース領域、薄膜トランジスタＴＦＴ3のドレイン領域およびソース領域、リフレッシュ配線層Ｒｌの一部さらにゲート電極ＧＴ３の一部を露出させるコンタクト孔ＣＨ４、ＣＨ５、ＣＨ６、ＣＨ７、ＣＨ８、ＣＨ９が形成されている。
The second insulating film IN functions as an interlayer insulating film for the drain wiring layer Dl described later of the gate wiring layer Gl and the refresh wiring layer Rl.
The second insulating film IN includes a drain region and a source region of the thin film transistor TFT 1, a source region of the thin film transistor TFT 2 , a drain region and a source region of the thin film transistor TFT 3 , a part of the refresh wiring layer Rl, and a part of the gate electrode GT3. Contact holes CH4, CH5, CH6, CH7, CH8, and CH9 are formed.
第２の絶縁膜ＩＮの上面には、図中ｙ方向に延在するドレイン配線層Ｄｌが形成され、このドレイン配線層Ｄｌは薄膜トラジスタＴＦＴ1のドレイン領域、薄膜トランジスタＴＦＴ3のドレイン領域と接続されている。このドレイン配線層Ｄｌは液晶表示部ＡＲにおけるドレイン信号線ＤＬの形成の際に同時に形成されるようになっている。 A drain wiring layer Dl extending in the y direction in the figure is formed on the upper surface of the second insulating film IN, and this drain wiring layer Dl is connected to the drain region of the thin film transistor TFT 1 and the drain region of the thin film transistor TFT 3. ing. The drain wiring layer Dl is formed simultaneously with the formation of the drain signal line DL in the liquid crystal display part AR.
また、この際に、ゲート配線層Ｇｌと同時に形成されるゲート電極ＧＴ３が薄膜トランジスタＴＦＴ2の半導体層ＡＳ2を横切るようにして形成され、このゲート電極ＧＴ３は薄膜トランジスタＴＦＴ1のソース領域と接続されている。また、やはり、ドレイン配線層Ｄｌと同時に形成される導電層Ｃｌが薄膜トランジスタＴＦＴ2のソース領域とリフレッシュ配線層Ｒｌとの接続を図るようにして形成されている。 Further, when the gate electrode GT3 formed simultaneously with the gate wiring layer Gl is formed so as to cross the semiconductor layer AS 2 of the thin film transistor TFT 2, the gate electrode GT3 is connected to the source region of the thin film transistor TFT 1 Yes. Also, again, the conductive layer Cl which is formed simultaneously with the drain wiring layer Dl is formed so as to achieve a connection between the source region and the refresh wiring layers Rl of the thin film transistor TFT 2.
ドレイン配線層Ｄｌ、ゲート電極ＧＴ３、導電層Ｃｌをも被って透明基板ＳＵＢの上面はＳｉＯ2からなる第３の絶縁膜ＰＳＶが形成されている。この第３の絶縁膜は薄膜トランジスタＴＦＴ1ないしＴＦＴ3を保護するための保護膜としての機能を有する。 A third insulating film PSV made of SiO 2 is formed on the upper surface of the transparent substrate SUB, covering the drain wiring layer Dl, the gate electrode GT3, and the conductive layer Cl. This third insulating film functions as a protective film for protecting the thin film transistors TFT 1 to TFT 3 .
そして、この第３の絶縁膜ＰＳＶの上面には、ＩＴＯ（Indium-Tin-Oxide）膜からなる導電層ＣＬが形成されている。この導電層ＣＬは液晶表示部ＡＲにおける画素電極ＰＸの形成の際に同時に形成されるようになっている。 A conductive layer CL made of an ITO (Indium-Tin-Oxide) film is formed on the upper surface of the third insulating film PSV. The conductive layer CL is formed simultaneously with the formation of the pixel electrode PX in the liquid crystal display portion AR.
この導電層ＣＬは、この実施例では薄膜トランジスタＴＦＴ2のゲート領域を被うようにして形成されている。しかし、これに限定されることはなく、他の薄膜トランジスタＴＦＴ１1、ＴＦＴ3の各ゲート領域を被うようにして形成されていてもよい。
なお、この導電層ＣＬはグランド（ground）あるいは電源等のように固定された電位に保持されるようになっている。
The conductive layer CL is in this embodiment are formed so as to cover the gate region of the thin film transistor TFT 2. However, the invention is not limited thereto and may be formed so as to cover each of the gate regions of other thin
The conductive layer CL is held at a fixed potential such as a ground or a power source.
このように、構成されたメモリは、その蓄積容量を増大させることができ、各薄膜トランジスタＴＦＴ1ないしＴＦＴ3に生じるリーク電流に対し、メモリ保持の時間マージンがとれる効果を奏するようになる。 Thus, the configured memory can increase its storage capacity, and has an effect of taking a memory holding time margin against the leakage current generated in each of the thin film transistors TFT 1 to TFT 3 .
《メモリの動作説明》
図８（ａ）は、上記ダイナミックメモリの動作を示す図で、（１）データ線（ドレイン配線層）をグランド（ＧＮＤ）にリセット、（２）データのリード動作、（３）データの再書込み、（４）新しいデータの書込みをそれぞれ電流の流れ等によって示している。
また、図８（ｂ）は、各信号のタイミングチャートを示している。
《Explanation of memory operation》
FIG. 8A shows the operation of the dynamic memory. (1) Data line (drain wiring layer) is reset to the ground (GND), (2) Data read operation, (3) Data rewrite (4) The writing of new data is indicated by the flow of current or the like.
FIG. 8B shows a timing chart of each signal.
《液晶表示パネル》
図９は、透明基板ＳＵＢ１と液晶ＬＣを介して対向配置される透明基板ＳＵＢ２を外囲器とする液晶表示パネルＰＮＬと、この液晶表示パネルの背面（観察者に対して）に配置されるバックライトＢＬとの配置関係を示した図である。
透明基板ＳＵＢ１の液晶側と反対側の面には偏光膜ＰＯＬ２が形成され、透明基板ＳＵＢ２の液晶側と反対側の面には偏光膜ＰＯＬ１が形成され、透明基板ＳＵＢ１に対する透明基板ＳＵＢ２の固定は液晶を封止する機能を兼ね備えるシール剤ＳＬによってなされている。
<LCD panel>
FIG. 9 shows a liquid crystal display panel PNL having a transparent substrate SUB2 opposed to the transparent substrate SUB1 and the liquid crystal LC as an envelope, and a back disposed on the back surface (to an observer) of the liquid crystal display panel. It is the figure which showed the arrangement | positioning relationship with the light BL.
A polarizing film POL2 is formed on the surface of the transparent substrate SUB1 opposite to the liquid crystal side, a polarizing film POL1 is formed on the surface of the transparent substrate SUB2 opposite to the liquid crystal side, and the transparent substrate SUB2 is fixed to the transparent substrate SUB1. The sealing agent SL has a function of sealing the liquid crystal.
バックライトＢＬからの光は、液晶表示パネルＰＮＬの液晶表示部ＡＲにおける各画素の光透過率が制御された液晶ＬＣを通して観察者へ照射されるようになっている。
そして、この場合、透明基板ＳＵＢ１のバックライトＢＬ側の面において遮光膜ＢＴが形成され、この遮光膜ＢＴは少なくとも図１に示したＨ側アドレスデコーダ、入力データ取り込み（出力）回路、メモリのそれぞれにバックライトＢＬからの光が照射されるのを防止している。
しかし、この遮光膜ＢＴは液晶表示部ＡＲ（画素の集合からなる領域）のみを開口させるようにして、その周辺の全域に形成するようにしてもよいことはいうまでもない。
The light from the backlight BL is irradiated to the observer through the liquid crystal LC in which the light transmittance of each pixel in the liquid crystal display part AR of the liquid crystal display panel PNL is controlled.
In this case, a light shielding film BT is formed on the surface of the transparent substrate SUB1 on the backlight BL side. The light shielding film BT includes at least each of the H-side address decoder, the input data capturing (output) circuit, and the memory shown in FIG. Is prevented from being irradiated with light from the backlight BL.
However, it goes without saying that the light-shielding film BT may be formed over the entire area around the liquid crystal display area AR (area consisting of a set of pixels).
このように構成した液晶表示パネルＰＮＬは、ダイナミックメモリを構成する各薄膜トランジスタＴＦＴ1ないしＴＦＴ3にバックライトＢＬからの光の照射が防止されることから、その誤動作の発生を回避できる効果を奏するようになる。ダイナミックメモリの場合、光の照射による半導体中に発生するフォトンに起因する悪影響は極めて大きいからである。 Since the liquid crystal display panel PNL configured in this manner prevents the light from the backlight BL from irradiating the thin film transistors TFT 1 to TFT 3 constituting the dynamic memory, it is possible to avoid the occurrence of malfunction. become. This is because in the case of a dynamic memory, the adverse effect caused by photons generated in a semiconductor due to light irradiation is extremely large.
なお、この実施例では、バックライトＢＬと対向する透明基板ＳＵＢ１の液晶側の面においてダイナミックメモリ等の回路が形成されたものである。しかし、これらの回路は他方の透明基板ＳＵＢ２側に形成されたものであってもよいことはいうまでもない。
この場合にあっても、該ダイナミックメモリへの外来光の照射を防止できるからである。
なお、遮光膜ＢＴとしては、たとえば黒色のビニール等であってもよい。
《液晶表示パネルの駆動方法》
図１０は、液晶表示パネルＰＮＬの駆動方法、特に、画素駆動用シフトレジスタ１ｆ、１ｂの駆動方法およびそれにともなう映像信号駆動回路からの映像信号の送出の方法を示した図である。
上述したように、本実施例による液晶表示装置は、その液晶表示部ＡＲが前段表示部ＡＲｆと後段表示部ＡＲｂに区分けされ、それぞれ別個の画素駆動用シフトレジスタ１ｆ、１ｂによってゲート信号線ＧＬに走査信号を供給している。
そして、その駆動の一実施例として、前段表示部ＡＲｆと後段表示部ＡＲｂの境界側に存在する前段表示部ＡＲｆ側のゲート信号線ＧＬと後段表示部ＡＲｂ側のゲート信号線ＧＬとから、それぞれそれから遠ざかる方向へ沿って各ゲート信号線ＧＬに走査信号を供給している。
In this embodiment, a circuit such as a dynamic memory is formed on the surface of the transparent substrate SUB1 facing the backlight BL on the liquid crystal side. However, it goes without saying that these circuits may be formed on the other transparent substrate SUB2 side.
This is because even in this case, irradiation of external light to the dynamic memory can be prevented.
The light shielding film BT may be black vinyl, for example.
<Driving method of liquid crystal display panel>
FIG. 10 is a diagram showing a method for driving the liquid crystal display panel PNL, in particular, a method for driving the pixel driving shift registers 1f and 1b and a method for sending a video signal from the video signal driving circuit.
As described above, in the liquid crystal display device according to the present embodiment, the liquid crystal display portion AR is divided into the front display portion ARf and the rear display portion ARb, and the gate signal line GL is provided by the separate pixel driving shift registers 1f and 1b. A scanning signal is supplied.
As an example of the driving, from the gate signal line GL on the front display unit ARf side and the gate signal line GL on the rear display unit ARb side present on the boundary side between the front display unit ARf and the rear display unit ARb, A scanning signal is supplied to each gate signal line GL along a direction away from the gate signal line GL.
また、他の実施例として、これとは逆に、前段表示部ＡＲｆと後段表示部ＡＲｂの境界に遠のく側に存在する前段表示部ＡＲｆ側のゲート信号線ＧＬと後段表示部ＡＲｂ側のゲート信号線ＧＬとから、それぞれそれから前記境界の近づく方向へ沿って各ゲート信号線ＧＬに走査信号を供給するようにしてもよい。
このように構成した場合、前段表示部ＡＲｆと後段表示部ＡＲｂの境界における表示を極めて自然にすることができる効果を奏する。すなわち、前段表示部ＡＲｆの前記境界側の画素と後段表示部ＡＲｂの該境界側の画素とにおいて、それらの駆動の時間差が少なく、たとえば一方の画素においてリークが大きくなっているというような不都合が生じることがなくなるからである。
Further, as another embodiment, on the contrary, the gate signal line GL on the front display unit ARf side and the gate signal on the rear display unit ARb side existing on the side far from the boundary between the front display unit ARf and the rear display unit ARb. A scanning signal may be supplied to each gate signal line GL from the line GL along the direction in which the boundary approaches.
When configured in this manner, the display at the boundary between the front display area ARf and the rear display area ARb can be made extremely natural. That is, there is an inconvenience that there is little time difference in driving between the pixels on the boundary side of the front display unit ARf and the pixels on the boundary side of the rear display unit ARb, for example, leakage is increased in one pixel. It is because it does not occur.
ＳＵＢ…基板、ＧＬ…ゲート信号線、ＤＬ…ドレイン信号線、ＴＦＴ…薄膜トランジスタ、ＰＸ…画素電極、ＡＲ…液晶表示部、ＡＲｆ…前段表示部、ＡＲｂ…後段表示部、ＣＬ…導電膜、ＢＴ…遮光膜。
SUB ... Substrate, GL ... Gate signal line, DL ... Drain signal line, TFT ... Thin film transistor, PX ... Pixel electrode, AR ... Liquid crystal display part, ARf ... Previous display part, ARb ... Rear display part, CL ... Conductive film, BT ... Light shielding film.
Claims (4)
前記各信号線によって囲まれる画素領域に、片側のゲート信号線からの走査信号によって駆動される薄膜トラジスタと、この薄膜トランジスタを介して片側のドレイン信号線からの映像信号が供給される画素電極とを備えるとともに、
前記映像信号駆動回路は前記薄膜トランジスタと並行して形成される他の複数の薄膜トランジスタからなるダイナミックメモリを備え、
該他の複数の薄膜トランジスタの各々は、ゲート電極とソース電極或いはドレイン電極の何れかである第１の電極及び第２の電極を有し、
前記ダイナミックメモリは、第１の薄膜トランジスタと、第２の薄膜トランジスタと、第３の薄膜トランジスタを有し、
前記第１の薄膜トランジスタは、第１の電極が前記ドレイン信号線に接続され、第２の電極が前記第２の薄膜トランジスタのゲート電極に接続され、
前記第２の薄膜トランジスタは、第１の電極が前記第３の薄膜トランジスタの第２の電極に接続され、第２の電極が前記第３の薄膜トランジスタのゲート電極に接続され、
前記第３の薄膜トランジスタは、第１の電極が前記ドレイン信号線に接続され、
前記第２の薄膜トランジスタは、絶縁膜を介して固定された電位を有する導電膜で覆われていることを特徴とする液晶表示装置。 A gate signal line extending in the x direction and arranged in parallel in the y direction on the liquid crystal side surface of one of the substrates opposed to each other through the liquid crystal, and a scanning signal is supplied to each of the gate signal lines. A scanning signal driving circuit, a drain signal line extending in the y direction and juxtaposed in the x direction, a video signal driving circuit for supplying a video signal to each of the drain signal lines,
A thin film transistor driven by a scanning signal from a gate signal line on one side and a pixel electrode to which a video signal from a drain signal line on one side is supplied via the thin film transistor are formed in the pixel region surrounded by each signal line. As well as
The video signal driving circuit includes a dynamic memory including a plurality of other thin film transistors formed in parallel with the thin film transistors,
Each of the other plurality of thin film transistors has a first electrode and a second electrode which are either a gate electrode and a source electrode or a drain electrode,
The dynamic memory includes a first thin film transistor, a second thin film transistor, and a third thin film transistor,
The first thin film transistor has a first electrode connected to the drain signal line, a second electrode connected to a gate electrode of the second thin film transistor,
The second thin film transistor has a first electrode connected to a second electrode of the third thin film transistor, a second electrode connected to a gate electrode of the third thin film transistor,
The third thin film transistor has a first electrode connected to the drain signal line,
The liquid crystal display device, wherein the second thin film transistor is covered with a conductive film having a fixed potential through an insulating film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005229053A JP4163203B2 (en) | 2005-08-08 | 2005-08-08 | Liquid crystal display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005229053A JP4163203B2 (en) | 2005-08-08 | 2005-08-08 | Liquid crystal display |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000373171A Division JP2002175056A (en) | 2000-12-07 | 2000-12-07 | Liquid crystal display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006065323A JP2006065323A (en) | 2006-03-09 |
| JP4163203B2 true JP4163203B2 (en) | 2008-10-08 |
Family
ID=36111816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005229053A Expired - Fee Related JP4163203B2 (en) | 2005-08-08 | 2005-08-08 | Liquid crystal display |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4163203B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101893332B1 (en) | 2009-11-13 | 2018-08-31 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device and driving method thereof |
| JP5852874B2 (en) * | 2010-12-28 | 2016-02-03 | 株式会社半導体エネルギー研究所 | Semiconductor device |
-
2005
- 2005-08-08 JP JP2005229053A patent/JP4163203B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006065323A (en) | 2006-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7701431B2 (en) | Display device with divided display regions | |
| US8144102B2 (en) | Memory element and display device | |
| KR100957574B1 (en) | Display apparatus | |
| US7298437B2 (en) | Matrix display devices | |
| JP2009069768A (en) | Liquid crystal display device | |
| US7323718B2 (en) | Input display with embedded photo sensor | |
| KR20030025999A (en) | an array panel and a liquid crystal display using by it | |
| JP4770103B2 (en) | Semiconductor device | |
| JP2003316284A (en) | Display device | |
| JP2003207794A (en) | Active matrix type display device | |
| JP4709532B2 (en) | Liquid crystal display device | |
| JP4163203B2 (en) | Liquid crystal display | |
| JP3723443B2 (en) | Active matrix display device | |
| JP2003315817A (en) | Display device | |
| KR101450059B1 (en) | LCD for image-scan and method of fabricating the same | |
| JP2007128094A (en) | Display substrate and liquid crystal display panel and display device having the same | |
| US20100225568A1 (en) | Electro-optical-apparatus substrate, electro-optical apparatus and electronic appliance | |
| WO2011118076A1 (en) | Semiconductor device, active matrix substrate, and display device | |
| JP3476212B2 (en) | Liquid crystal display | |
| KR20090067396A (en) | Liquid crystal display device | |
| JP2002297060A (en) | Active matrix type display device | |
| KR100922794B1 (en) | Liquid Crystal Display Device | |
| KR20060119447A (en) | Display device | |
| JP2007304352A (en) | Substrate for electro-optical device and electro-optical device, and electronic apparatus | |
| KR101097790B1 (en) | Liquid crystal display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080111 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080205 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080407 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080722 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080723 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4163203 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313121 Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120801 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120801 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130801 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |