JP2004063636A

JP2004063636A - 窒化物半導体の製造方法および半導体ウェハならびに半導体デバイス

Info

Publication number: JP2004063636A
Application number: JP2002217986A
Authority: JP
Inventors: Tsuneaki Fujikura; 藤倉　序章; Takamasa Suzuki; 鈴木　貴征
Original assignee: Hitachi Cable Ltd
Current assignee: Hitachi Cable Ltd
Priority date: 2002-07-26
Filing date: 2002-07-26
Publication date: 2004-02-26

Abstract

【課題】従来の２段階成長法よりも転位密度が低く、且つ表面が平坦な窒化物半導体を製造することを可能にする。
【解決手段】基板上に第１の窒化物半導体をその上に成長する第２の窒化物半導体の成長温度より低温で成長し、その後基板温度を第２の窒化物半導体の成長温度にまで昇温し、昇温後に熱処理を行い、次いで第２の窒化物半導体を成長する。
【選択図】　　　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、従来の２段階成長法による窒化物半導体よりも転位密度が低く、且つ表面が平坦な窒化物半導体を製造する方法と、これを用いて製作された半導体ウェハおよび半導体デバイスに関する。
【０００２】
【従来の技術】
半導体エピタキシャル膜を得ようとする場合、最も容易な方法としては、成長しようとしている半導体と同一材料からなる単結晶基板を準備し、その上に気相成長する方法が考えられ、実際に色々な材料系で成功している。しかしながら、技術的に半導体単結晶基板を得ることが困難であったり、半導体単結晶基板が高価であるため産業的にはコスト面で用いられない等の理由により、異種基板上へ半導体を成長せざるをえない状況が多々存在する。代表例としては、シリコン基板上のＧａＡｓ、サファイア、シリコンおよびＳｉＣ基板上のＧａＮ、ＧａＡｓ基板上のＩＩ−ＶＩ族半導体等が知られる。
【０００３】
この様な異種基板上へ半導体を成長した場合、格子不整合、熱膨張係数の不整合、表面エネルギーの不整合等の様々な材料固有の特性の不整合により、成長した半導体エピタキシャル膜中に高密度の転位が導入される。半導体中の転位は、非発光再結合中心、散乱中心として働くため、このような転位を多く含む半導体を用いた光および電子デバイスの特性、安定性、寿命は、転位を微量にしか含まないデバイスに比べて極めて劣ったものとなってしまう。
【０００４】
ＧａＮ、ＡｌＧａＮ、ＧａＩｎＮなどに代表される窒化物系化合物半導体も同様に単結晶基板が得られないため、サファイアやシリコン、ＳｉＣなどの異種基板上に成長が行われており、初期の研究においては上述の転位の発生が深刻な問題となっていた。
【０００５】
しかしながら、近年、ＭＯＶＰＥ法を用いた「２段階成長法」によりこの問題は一部解決された。即ち、サファイア上に５００〜６００℃程度の低温でＧａＮあるいはＡｌＮからなる低温バッファ層を成長し、その後、その上に１０００℃程度の温度でＧａＮを成長することにより、従来１０^１０〜１０^１１ｃｍ^−２程度であったサファイア上ＧａＮの転位密度を１０^８〜１０^９ｃｍ^−２台に制御することに成功している（特公平８−８２１７号公報）。
【０００６】
【発明が解決しようとする課題】
上述のように従来の２段階成長法によるサファイア上ＧａＮの転位密度は１０^８〜１０^９ｃｍ^−２台であり、青色・緑色発光ダイオード（ＬＥＤ）への応用には十分な値であった。しかしながら、窒化物半導体の次世代の製品ターゲットである青紫色レーザーダイオード（ＬＤ）や紫外ＬＥＤの実現のためには、転位密度を１０^７ｃｍ^−２台以下にする必要があり、従来の２段階成長法によるＧａＮは適用できない状況にある。
【０００７】
そこで、本発明の目的は、上記課題を解決し、従来の２段階成長法による窒化物半導体よりも転位密度が低く、且つ表面が平坦な窒化物半導体を製造する方法と、これを用いて製作された半導体ウェハおよび半導体デバイスを提供することにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、本発明は、次のように構成したものである。
【０００９】
本発明に係る窒化物半導体の製造方法は、基板上に第１の窒化物半導体をその上に成長する第２の窒化物半導体の成長温度より低温で成長し、その後基板温度を第２の窒化物半導体の成長温度にまで昇温し、昇温後に熱処理を行い、次いで第２の窒化物半導体を成長することを特徴とする（請求項１）。本発明の製造方法は、より具体的には、基板上に第１の窒化物半導体を４００〜６００℃で成長し、その後基板温度を１０００℃近傍の温度にまで昇温し、昇温後に熱処理を行い、次いで第２の窒化物半導体を成長することを特徴とする（請求項２）。
【００１０】
本発明の窒化物半導体の製造方法において、第２の窒化物半導体は、上記熱処理と異なる温度で成長してもよいが、製造時間及び製造コストを小さくする観点からは、上記熱処理と同じ温度で成長する方が有利である。
【００１１】
しかし、熱処理の温度を第２の窒化物半導体の成長温度を中心に−１００〜１００℃の範囲内に設定することも可能である。（請求項３）
本発明の窒化物半導体の製造方法において、上記熱処理の時間は６０秒以上にするのがよい（請求項４）。これにより第２の窒化物半導体（例えばＧａＮ）の微結晶粒の密度が小さくなり、その第２の窒化物半導体の転位密度を、従来法によるＧａＮ膜の転位密度（約３×１０^８ｃｍ^−２）以下とすることができるからである。さらに、この熱処理の時間を６００秒以上とすること（請求項５）により、第２の窒化物半導体の転位密度を５×１０^７ｃｍ^−２以下と極めて低い値にすることができる（図４参照）。
【００１２】
また第２の窒化物半導体の膜厚については、上記熱処理の時間をｔ（秒）、上記第２の窒化物半導体の膜厚をｙ（μｍ）としたとき、ｙ＞０．０６ｔ^０．７の関係となるようにする（請求項６）。すなわち、図３中に示したｙ＝０．０６ｔ^０．７の直線を境として、これより左側の領域中に、熱処理時間に対応する膜厚のプロット点が存在するように設定する。このように、上記熱処理された第１の窒化物半導体上に成長する第２の窒化物半導体（例えばＧａＮ）の膜厚を、熱処理時間の長さに応じて十分に厚く確保すれば、窒化物半導体（例えばＧａＮ）の連続的な膜が得られる。しかも、上記熱処理時間の確保により、低転位密度の窒化物半導体の膜とすることができる。
【００１３】
本発明の窒化物半導体の製造方法は、広く窒化物半導体一般に適用することができる。すなわち、上記第１の窒化物半導体及び第２の窒化物半導体がＩｎ_ｘＡｌ_ｙＧａ_ｚＮ（ｘ≧０、ｙ≧０、ｚ≧０、ｘ＋ｙ＋ｚ＝１）で表される形態（請求項７）に適用することができる。典型的には、上記第１の窒化物半導体及び第２の窒化物半導体がＧａＮである形態（請求項８）に適用することができる。
【００１４】
本発明の窒化物半導体の製造方法において、上記基板には、サファイア、シリコン、ＳｉＣ基板あるいは、これらの基板表面に窒化物半導体を成長した複合基板を用いることができる（請求項９）。
【００１５】
本発明に係る半導体ウェハは、請求項１〜７のいずれかに記載の方法により形成した第２の窒化物半導体上へ、窒化物半導体を形成し、窒化物半導体の積層構造を形成したことを特徴とする（請求項１０）。
【００１６】
半導体ウェハの窒化物半導体上へ形成される窒化物半導体の積層構造（デバイス構造）としては、短波長発光ダイオード（ＬＥＤ）や半導体レーザ（ＬＤ）等の光デバイスの構造の他、高出力電界効果トランジスタ（ＦＥＴ）や高電子移動度トランジスタ（ＨＥＭＴ）、ヘテロ・バイポーラ・トランジスタ（ＨＢＴ）等の電子デバイスの構造がある。具体的には、例えばＬＥＤやＬＤなどを製造する場合には、ＡｌＧａＮ、ＩｎＧａＮ、ＧａＮなどを多層に積層し、発光層（活性層）をｎ型クラッド層およびｐ型クラッド層によりはさんだ構造を形成する必要がある。また、ＨＢＴにおいても、ＡｌＧａＮ、ＩｎＧａＮ、ＧａＮなどを多層に積層し、ｎｐｎあるいはｐｎｐ接合を形成する必要がある。
【００１７】
請求項１１は、このうち光デバイス用半導体ウェハの場合を特定したものであり、上記窒化物半導体の積層構造が、第１導電型の第１のクラッド層と、この第１のクラッド層上に形成した活性層と、この活性層上に形成され、前記第１導電型とは反対の第２導電型の第２のクラッド層とを備えることを特徴とする。
【００１８】
また、本発明に係る半導体デバイスは、上記請求項９又は１０に記載の半導体ウェハを用いて形成したことを特徴とする（請求項１２）。
【００１９】
＜発明の要点＞
本発明はまず、２段階成長法を用いた場合になぜＧａＮの転位密度を１０^７ｃｍ^−２台以下とすることが出来ないのかを考察した。
【００２０】
図２に従来の２段階成長法でＧａＮを成長した場合の、低温バッファ層の膜厚と最終的なＧａＮにおけるＸ線回折（ＸＲＤ）測定により求めた（００２）回折ピークの半値幅との関係を模式的に示す。一般的に、２段階成長法における成長条件を低温バッファ層膜厚をパラメータし、ＸＲＤ半値幅をＧａＮの結晶性の指標として最適化しようとするとこのような関係が得られ、この関係から低温バッファ層の膜厚はｔ０が最適値であるという結論を得ることになる。そして、低温バッファ層の膜厚がｔ０の場合に得られるＧａＮの転位密度を測定してみると、最良の場合には１０^８ｃｍ^−２台前半となるのである。
【００２１】
しかし、本発明者等は上記のような最適化手法には大きな問題点があることを見出した。
【００２２】
すなわち、低温バッファ層の膜厚をｔ０まで下げてきた場合にＸＲＤ半値幅が減少するのは転位密度が減少したことが原因であるが、低温バッファ層の膜厚をｔ０以下に下げていった場合のＸＲＤ半値幅の増加は、転位密度を反映していない、ということを見出したのである。低温バッファ層の膜厚をｔ０以下に下げていった場合にＸＲＤ半値幅が増加するのは、ＧａＮ膜の膜としての連続性が徐々に失われていくためである。その理由として、低温バッファ層を成長後に、基板温度を１０００℃にまで上げることによるアニールの効果で、低温バッファ層が微結晶粒に変化する。その上にＧａＮを成長すると、この微結晶粒を核としてＧａＮが島状に成長し、更に成長を続けることで島と島とが結合し最終的に表面が平坦なＧａＮ膜が形成される。低温バッファ層の膜厚が薄い場合には、上記の微結晶粒の密度が小さいため、これを核として形成される島と島の間隔が大きく（島の密度が小さく）なる。このため、１０００℃で成長するＧａＮ層の厚さが同じであっても、低温バッファ層の膜厚が薄い場合には、連続的なＧａＮ膜が得られなくなるのである。
【００２３】
また、低温バッファ層の膜厚がｔ０より大きい場合には、上記の微結晶粒の密度が大きく、そのためこれを核として形成される島と島の間隔が小さく（島の密度が大きく）なる。最終的なＧａＮ膜に残留する転位は、上記の島と島が結合する際に発生するものが支配的であるため、低温バッファ層膜厚が大きく島密度が大きい場合には、転位が増大するのである。
【００２４】
以上の議論から明らかなように、上述の２段階成長法の最適化手法は、「転位密度」と「膜の連続性」という２種類の物理的要因を反映するＸＲＤという指標を用いている点に問題がある。
【００２５】
本発明は、上述のように従来の最適化手法の問題点を明らかにしたことによって、更なる窒化物半導体の低転位化のための指針を手に入れた。すなわち、上述の議論によれば、低温バッファ層の膜厚をさらに薄くし、微結晶粒の密度を小さくした場合でも、その上に成長するＧａＮの膜厚が十分厚ければ連続的な膜が得られ、しかもその場合には転位密度を従来以上に低減できるものと考えられるのである。ただし、低温バッファ層の膜厚を上記ｔ０より薄くするといっても、実際には、低温バッファ層の膜厚を１０ｎｍ以下の極薄い領域で制御することは困難なため、微結晶粒の密度を小さくするための手法としては、微結晶粒を高温で長時間アニールする方法がより良好な結果を与えることも明らかにしている。
【００２６】
この際のアニールの温度としては、第２の窒化物半導体の成長温度を中心に−１００〜１００℃の範囲内とすべきである。第２の窒化物半導体の成長温度より−１００℃以下の範囲ではアニールの効果が得られず、また、第２の窒化物半導体の成長温度より１００℃以上の範囲では、微結晶粒の蒸発が急速に進み、微結晶粒の密度制御が困難となるからである。しかし、製造時間及び製造コストを小さくする観点からは、上記アニールの温度と上記第２の窒化物半導体の成長温度を同じにする方が有利である。
【００２７】
【発明の実施の形態】
次に、本発明による窒化物半導体の製造方法の実施形態と、これにより得られる半導体ウェハならびに半導体デバイス製造の実施形態について説明する。
【００２８】
本発明による窒化物半導体の製造方法の実施形態から説明する。
【００２９】
まず、サファイア、シリコン、ＳｉＣ基板あるいは、これらの基板表面に窒化物半導体を成長した複合基板を用い、図１に示すように、当該基板をクリーニングした後、その基板上に、ＭＯＶＰＥ成長法により、第１の窒化物半導体（ここではＧａＮ）を、その上に成長する第２の窒化物半導体の成長温度より低温である所定の温度Ｔｇ１（具体的には４００〜６００℃）で成長する。この第１の窒化物半導体の膜厚は５０ｎｍ以下、例えば３０ｎｍ（０．０３μｍ）にする。
【００３０】
その後、基板温度を、第２の窒化物半導体の成長温度である１０００℃近傍の温度（例えば１０６５℃）にまで昇温する。そして、当該温度に昇温した後に、当該温度にて熱処理（アニール処理）を行い、その熱処理時間を６０秒以上、好ましくは６００秒以上とすることで、微結晶粒の密度、つまり島の密度を小さくする。この熱処理は、ＩＩＩ族原料をストップし、Ｖ族原料のみを流すことで実施する。
【００３１】
次いで第２の窒化物半導体（ここではＧａＮ）を１０００℃近傍の温度（例えば１０６５℃）にて成長する。この第２の窒化物半導体の厚さは、上記熱処理の時間をｔ（秒）、当該第２の窒化物半導体の膜厚をｙ（μｍ）としたとき、ｙ＞０．０６ｔ^０．７の関係となるようにする。すなわち、上記熱処理時間の６０秒以上に対して、第２の窒化物半導体の膜厚を２μｍ以上とする。これは、図３中に示したｙ＝０．０６ｔ^０．７の直線を境として、これより左側の領域中に、熱処理時間に対応する膜厚のプロット点が存在するように定めることを意味する。例えば、熱処理時間を１００秒とする場合には、図３のｙ＝０．０６ｔ^０．７の直線グラフ上からは膜厚は１．５μｍとして求められるが、これより厚い３μｍの厚さに設定する。このように、上記熱処理された第１の窒化物半導体上に成長する第２の窒化物半導体（ＧａＮ）の膜厚を、熱処理時間の長さに応じて十分に厚く確保することで、ＧａＮの連続的な膜とする。
【００３２】
要するに、上記熱処理を十分長い時間（６０秒以上）施すことで、第１の窒化物半導体の微結晶粒の密度を小さくして、その上に成長させる第２の窒化物半導体を低転位密度とすることを確保し、また、第２の窒化物半導体の厚さｙを、上記熱処理時間ｔに対応したｙ＞０．０６ｔ^０．７の関係となる十分な厚さ（２μｍ以上）とすることで、ＧａＮの連続性を確保する。なお、ここでは第２の窒化物半導体の成長温度と熱処理の温度を、同じ温度に設定しているが、先に述べた様に１０００℃近傍の互いに異なる温度に設定することもできる。
【００３３】
上記第１および第２の窒化物半導体はＧａＮに限られるものではなく、Ｉｎ_ｘＡｌ_ｙＧａ_ｚＮ（ｘ≧０、ｙ≧０、ｚ≧０、ｘ＋ｙ＋ｚ＝１）で表される窒化物半導体を扱うことができる。
【００３４】
【実施例】
以下の実施例はＭＯＶＰＥ成長によるＧａＮ成長に対しての例であるが、上で述べた本発明の考え方はこれに限定されるものではなく、ＩｎＡｌＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ等を含む他の窒化物半導体にも、またＨＶＰＥ成長あるいはＭＢＥ成長等の他の成長法にも適用可能である。
【００３５】
＜実施例１＞
本実施例で用いた成長手順を図１に、また、本実施例で用いた成長条件を表１に示す。
【００３６】
基板を成長装置に導入した後、まず１１００℃にまで基板を加熱し基板表面のクリーニングを行っている。その後、基板温度を５３０℃に下げ低温成長ＧａＮ（第１の窒化物半導体）を３０ｎｍ（０．０３μｍ）成長している。
【００３７】
次いで基板温度を１０６５℃に上げ、本実施例１の前提として、１０〜１２００秒間の熱処理（アニール処理）を行い、その後、上記５３０℃より高温の１０６５℃で、第２の窒化物半導体のＧａＮを０．５〜１５μｍの膜厚で成長している。
【００３８】
それぞれの段階における原料ガスおよびキャリアガスの種類と供給量は表１に示す通りである。すなわち、第１の窒化物半導体を成長するに際しては、ＩＩＩ族原料であるトリメチルガリウムＴＭＧを３００（μｍｏｌ／ｍ）、Ｖ族原料であるアンモニアを２０（ｓｌｍ）とし、キャリアガスの水素／窒素の比率を２０／６０（Ｌ／ｍ）とした。また、第２の窒化物半導体を形成するに際しては、ＩＩＩ族原料であるトリメチルガリウムＴＭＧを６００（μｍｏｌ／ｍ）、Ｖ族原料であるアンモニアを２０（ｓｌｍ）とし、キャリアガスの水素／窒素の比率を２０／６０（Ｌ／ｍ）とした。
【００３９】
【表１】

【００４０】
上記のように熱処理時間および高温成長ＧａＮの膜厚を、１０〜１２００秒、０．５〜１５μｍと様々に変えた実験を行った結果、各熱処理時間に対する、ＧａＮの平坦化に（連続膜となるのに）必要な高温成長ＧａＮの膜厚があきらかとなった。その結果を図３に示す。図３に示した様に、ＧａＮの平坦化には上記熱処理の時間をｔ（秒）、上記第２の窒化物半導体の膜厚をｙ（μｍ）としたとき、
ｙ＞０．０６ｔ^０．７
とすることが必要なことが明らかとなった。
【００４１】
また、図４は図３において表面が平坦化したＧａＮの転位密度の測定結果である。従来の２段階成長法によるＧａＮ膜の転位密度は２×１０^９ｃｍ^−２であり、熱処理時間が１０秒の場合には、転位密度はこれと同等である。しかし、熱処理時間が６０秒以上では転位密度は２×１０^８ｃｍ^−２以下となり、さらに熱処理時間が６００秒以上では転位密度は１×１０^７ｃｍ^−２以下となった。
【００４２】
従って、熱処理時間については、６０秒以上（６０〜１２００秒）、好ましくは６００秒以上（６００〜１２００秒）の範囲が本実施例１の範囲であり、また平坦化に必要な高温成長ＧａＮの膜厚については、上記熱処理時間ｔに対応したｙ＞０．０６ｔ^０．７の関係となる２μｍ以上（２〜２０μｍ）、好ましくは８μｍ以上（８〜２０μｍ）が本実施例１の範囲である。
【００４３】
＜実施例２＞
熱処理時間を１００秒、高温成長ＧａＮの膜厚を３μｍとして、実施例１の成長条件をシリコン基板上へのＧａＮの成長に適用したところ、ＧａＮの転位密度は１×１０^８ｃｍ^−２であった。シリコン上のＧａＮの転位密度は、通常１０^９ｃｍ^−２台であることを考えると大幅に転位密度が低減されていると言える。
【００４４】
＜実施例３＞
実施例２の条件をＳｉＣ基板上へのＧａＮの成長に適用したところ、ＧａＮの転位密度は２×１０^８ｃｍ^−２であった。ＳｉＣ上のＧａＮの転位密度は、通常１０^９ｃｍ^−２台であることを考えると、この場合にも大幅に転位密度が低減されていると言える。
【００４５】
＜実施例４＞
実施例２の条件を、従来法によりサファイア上にＧａＮ膜を成長した複合基板に適用した。この場合、従来法によるＧａＮ膜の転位密度は２×１０^９ｃｍ^−２であったが、本発明の方法をこれに適用する事により転位密度は１×１０^８ｃｍ^−２にまで低減された。
【００４６】
＜実施例５＞
実施例４の条件で製作したＧａＮエピタキシャルウェハを用いて、第１導電型の第１のクラッド層／活性層／第２導電型の第２のクラッド層の積層構造が、ｐ−ＡｌＧａＮ／ＧａＮ量子井戸／ｎ−ＡｌＧａＮの紫外発光ＬＥＤを製作した。このＬＥＤと、従来法により製作したＧａＮエピタキシャルウェハを用いたｐ−ＡｌＧａＮ／ＧａＮ量子井戸／ｎ−ＡｌＧａＮの紫外発光ＬＥＤを比較した。
【００４７】
その結果、従来法によるＧａＮエピタキシャルウェハを用いて作製したＬＥＤの２０ｍＡ通電時の光出力は０．０５ｍＷであったのが、本発明によるＧａＮエピタキシャルウェハを用いる事により、２０ｍＡ通電時の光出力が１０倍の０．５ｍＷとなった。
【００４８】
【発明の効果】
以上説明したように、本発明による窒化物半導体の製造方法によれば、基板上に第１の窒化物半導体をその上に成長する第２の窒化物半導体の成長温度より低温で成長し、その後基板温度を第２の窒化物半導体の成長温度にまで昇温し、昇温後に熱処理を行い、次いで第２の窒化物半導体を成長するので、従来の２段階成長法による場合に較べ、より転位密度が低く、且つ表面が平坦な窒化物半導体エピタキシャルウェハを製造することが可能となる。また、この窒化物半導体エピタキシャルウェハを用いた半導体デバイスにおいては、その特性を大幅に向上させることができる。
【図面の簡単な説明】
【図１】本発明の第一の実施例に係る窒化物半導体の成長手順を示す図である。
【図２】従来の２段階成長法における低温バッファ層の膜厚とＸＲＤ半値幅の関係を示す模式図である。
【図３】本発明における第１の窒化物半導体（低温成長ＧａＮ）の各熱処理時間に対する、ＧａＮの平坦化に必要な第２の窒化物半導体（高温成長ＧａＮ）の膜厚の関係を示す図である。
【図４】本発明における第１の窒化物半導体（低温成長ＧａＮ）の各熱処理時間に対する、第２の窒化物半導体（高温成長ＧａＮ）の表面が平坦化した転位密度の関係を示す図である。
【符号の説明】
Ｔｇ１　第１の窒化物半導体の成長温度
Ｔｇ２　第２の窒化物半導体の成長温度

Claims

基板上に第１の窒化物半導体をその上に成長する第２の窒化物半導体の成長温度より低温で成長し、
その後基板温度を第２の窒化物半導体の成長温度にまで昇温し、昇温後に熱処理を行い、次いで第２の窒化物半導体を成長することを特徴とする窒化物半導体の製造方法。
基板上に第１の窒化物半導体を４００〜６００℃で成長し、
その後基板温度を１０００℃近傍の温度にまで昇温し、昇温後に熱処理を行い、次いで第２の窒化物半導体を成長することを特徴とする窒化物半導体の製造方法。
上記熱処理における温度を、第２の窒化物半導体の成長温度を中心に−１００〜１００℃の範囲内とする請求項１又は２に記載の窒化物半導体の製造方法。
上記熱処理の時間が６０秒以上であることを特徴とする請求項１又は２に記載の窒化物半導体の製造方法。
上記熱処理の時間が６００秒以上であることを特徴とする請求項１又は２に記載の窒化物半導体の製造方法。
上記熱処理の時間をｔ（秒）、上記第２の窒化物半導体の膜厚をｙ（μｍ）としたとき、ｙ＞０．０６ｔ^０．７であることを特徴とする請求項１〜５のいずれかに記載の窒化物半導体の製造方法。
上記第１の窒化物半導体及び第２の窒化物半導体がＩｎ_ｘＡｌ_ｙＧａ_ｚＮ（ｘ≧０、ｙ≧０、ｚ≧０、ｘ＋ｙ＋ｚ＝１）で表されることを特徴とする請求項１〜６のいずれかに記載の窒化物半導体の製造方法。
上記第１の窒化物半導体及び第２の窒化物半導体がＧａＮであることを特徴とする請求項１〜６のいずれかに記載の窒化物半導体の製造方法。
上記基板がサファイア、シリコン、ＳｉＣ基板あるいは、これらの基板表面に窒化物半導体を成長した複合基板であることを特徴とする請求項１〜８のいずれかに記載の窒化物半導体の製造方法。
請求項１〜８のいずれかに記載の方法により形成した第２の窒化物半導体上へ、窒化物半導体を形成し、窒化物半導体の積層構造を形成したことを特徴とする半導体ウェハ。
上記窒化物半導体の積層構造が、第１導電型の第１のクラッド層と、この第１のクラッド層上に形成した活性層と、この活性層上に形成され、前記第１導電型とは反対の第２導電型の第２のクラッド層とを備えることを特徴とする請求項１０に記載の半導体ウェハ。
上記請求項１０又は１１に記載の半導体ウェハを用いて形成したことを特徴とする半導体デバイス。