JP2004063595A - 実装配線基板の製造方法 - Google Patents
実装配線基板の製造方法 Download PDFInfo
- Publication number
- JP2004063595A JP2004063595A JP2002217133A JP2002217133A JP2004063595A JP 2004063595 A JP2004063595 A JP 2004063595A JP 2002217133 A JP2002217133 A JP 2002217133A JP 2002217133 A JP2002217133 A JP 2002217133A JP 2004063595 A JP2004063595 A JP 2004063595A
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- wiring board
- lead
- soldering
- free solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
【課題】本発明は、鉛フリーはんだを用いた実装配線基板の製造方法であって、最適な鉛フリーはんだ材料の選択を容易にかつ短時間に行うことができる方法を提供することを目的とするものである。
【解決手段】本発明は、配線基板のはんだ付け炉内における配線基板表面温度の最高温度をTmax、最低温度をTmin、鉛フリーはんだの融点をMp、複数の部品の部品耐熱温度をTxとした場合、鉛フリーはんだとして次の式を満足するものを採用することを特徴とする実装配線基板の製造方法である。
Tmax ≦ Tx
Mp < Tmin−α
Mp < Tx−(Tmax−Tmin)
α ≧ 5
【選択図】 なし
【解決手段】本発明は、配線基板のはんだ付け炉内における配線基板表面温度の最高温度をTmax、最低温度をTmin、鉛フリーはんだの融点をMp、複数の部品の部品耐熱温度をTxとした場合、鉛フリーはんだとして次の式を満足するものを採用することを特徴とする実装配線基板の製造方法である。
Tmax ≦ Tx
Mp < Tmin−α
Mp < Tx−(Tmax−Tmin)
α ≧ 5
【選択図】 なし
Description
【0001】
【発明が属する技術分野】
本発明は、鉛フリーはんだを用いた実装配線基板の製造方法に関し、特に鉛フリーはんだとして最適化したはんだを選択する実装配線基板製造プロセスの設計に関する。
【0002】
【従来の技術】
従来、電子機器に搭載されている電子回路は、ガラスエポキシ樹脂や紙フェノール樹脂などの配線基板材料に配線パターンを形成し、抵抗、コンデンサ、インダクタなどの受動素子や、LSIなど、高度に集積化した能動素子などを搭載し、はんだ付けして、実装配線基板として製造されている。
【0003】
ところで、従来、このような実装配線基板において配線パターンと電子部品の接合を行うためのはんだ材料としては、スズ−鉛共晶はんだが、電極材料へのぬれ性、接合信頼性、はんだ付け温度などの点で優れているため広く用いられてきている。しかしながら、広く使用されているこの鉛含有はんだ材料を含む電気機器が廃棄されると、人体に有害な鉛が環境に溶出し、重金属汚染を引き起こすおそれが大きいことから、近年鉛を含有しないいわゆる鉛フリーはんだ材料の採用が急速に進められている。
【0004】
現在実装において広く知られている鉛フリーはんだ材料としては、Sn−Ag−Cu系(融点219℃)、Sn−Ag−Bi−In系、Sn−Zn−Bi系、Sn−Cu系、Sn−Zn系などの材料が知られている。これらの鉛フリーはんだ材料は、従来のSn−Pb系はんだ材料の融点(183℃)より融点が高くなっており、鉛フリーはんだを用いた実装においては、はんだ付け温度を高くすることが望まれている。
一方、一般に耐熱性の低い電子部品の耐熱温度は、240℃程度であるから、この電子部品の実装に当たってはんだ付け温度を240℃以上とすることは、電子機器の信頼性を損なうこととなるため容認できないことであり、従って、鉛フリーはんだを用いた実装方法においては、はんだ付けにおける温度マージンは、たかだか20℃程度で、従来のSn−Pb系のはんだ材料における温度マージン50℃程度と比較して、はんだ付け条件が格段に厳しくなっている。
【0005】
熱容量の大きなCPU、大容量メモリーなどのLSI部品と、熱容量の小さなチップ部品が混載された電子回路実装基板は、これらの電子部品の配置の粗密によって熱容量が異なり、リフロー実装過程でリフロー炉に搬入する場合、基板の部分によって昇温の速度が異なり基板平面内に温度分布の高低差が生じることになる。
【0006】
従来、電子機器の電子回路搭載実装基板は、電子回路を設計し、適切な電子部品を選択した後、印刷配線基板上にもっとも電気的特性が良好となるように配線パターンを決定し、電子部品を配置するように設計されていた。
しかしながらこのような設計方法によって設計された実装配線基板は、電気特性として所要の電気的特性を満足するとしても、はんだ付け炉に搬入しはんだ付けのために加熱した場合、配線基板面内に温度分布が生じることについて考慮されておらず、その温度分布がブロードになることがある。従来のスズ−鉛系のはんだ材料を用いている場合には、前述したように温度マージンが比較的大きいため、配線基板面内のリフロー炉内における配線基板表面の温度分布について特に配慮することなくはんだ付けを行っても問題になることは無かったが、鉛フリーはんだにおいては、前述のように温度マージンが比較的小さいため、はんだ接合信頼性を確保するためにはんだ付け温度を上昇させると、電子部品の耐熱温度以上のはんだ付け温度となる領域の発生を避けることができなかったり、逆に耐熱温度以上の温度での加熱を避ける温度範囲ではんだ付けを行うと、配線基板内の領域においてははんだ接合不良が発生することがあった。
【0007】
従来、このように鉛フリーはんだを使用した実装においては、特に厳密なはんだ付け条件設定が必要であったにもかかわらず、最適なはんだ材料を選択するための明確な手法がなく、与えられた配線基板や、実装部品に応じた適切なはんだ材料を選択するには試行錯誤によって、探索を行なう他に手段がなく、このような試行錯誤による方法によれば、製造プロセス設計に要する時間が長期化し、不経済であった。また、実装配線基板の製造においては、製造プロセスで不適切な鉛フリーはんだを採用した場合には、はんだ接合不良が多発するおそれがあり、これを製品とするには補修する手間がかかり、製造コストアップの原因となっていた。
【0008】
【発明が解決しようとする課題】
本発明は、鉛フリーはんだを用いた実装配線基板の製造プロセスを設計するに当たって、最適な鉛フリーはんだ材料の選択を容易に、かつ、短時間に行うことができる方法を提供することを目的とするものである。
また、本発明は、鉛フリーはんだを用いた実装配線基板の製造方法において、最適な鉛フリーはんだ材料の選択を容易に、かつ、短時間に行うことのできる製造方法を提供することを目的とするものである。
【0009】
【課題を解決するための手段】
本発明は、鉛フリーはんだを用いて配線基板上に電子部品をはんだ付けして実装配線基板を製造する方法において、
はんだ付け炉内における電子部品の表面温度の最高温度をTmax、最低温度をTmin、鉛フリーはんだの融点をMp、搭載する複数の電子部品の内の最も低い耐熱温度を有する電子部品の耐熱温度をTxとした場合、次の式を満足する融点を有する鉛フリーはんだを選択してはんだ付けすることを特徴とする実装配線基板の製造方法である。
(1) Tmax ≦ Tx
(2) Mp < Tmin−α
(3) Mp < Tx−(Tmax−Tmin)
(4) α ≧ 5
【0010】
前記本発明において、αとして5以上の値に設定したのは、αが5未満であると、鉛フリーはんだが配線基板の端子部に十分溶着せず、接合部のはんだ材料中にボイドやクラックが発生したり、また、未溶融構造部が形成され、接続不良の原因となるためである。
【0011】
【発明の実施の形態】
まず、鉛フリーはんだを用いて電子部品を配線基板にはんだ付けを行うはんだ実装法について、その概略を説明する。
図1は、リフロー炉内における配線基板の温度プロファイルの概念図である。図1において、横軸は、リフロー炉への配線基板の載置開始後の経過時間であり、縦軸は基板表面温度である。リフロー炉に配置された配線基板は、ヒータなどの炉内の熱源からの熱によって温度が上昇するが、配線基板全体が均一に昇温するわけではなく、配線基板上に載置されている電子部品の熱容量の不均一あるいは電子部品配置の粗密によって、配線基板上の領域に温度上昇に差が生じ、不均一な温度分布を示すことになる。図1において、曲線Aは配線基板内の温度上昇が高い領域の温度プロファイルであり、曲線Bは配線基板内の温度上昇が低い領域の温度プロファイルである。
【0012】
図1の曲線にみられるように、リフロー炉に載置された配線基板は、予熱された後、はんだ付け温度以上の温度に所定の時間維持され、次いで冷却される。図1において、曲線Aは、予熱領域において加熱昇温された後、はんだ付け領域においてさらに加熱され、A1の時点で配線基板表面温度がはんだ材料の融点Mp以上の温度にまで昇温し、はんだ材料が溶融して電子部品の端子部と配線基板のランド部に溶着する。次いでこの溶着部の温度は、ピーク温度A2を経由した後、冷却されA3の時点ではんだ材料溶融温度以下に冷却され、溶融はんだ材料は固化して、はんだ付けが行われる。
同様に、配線基板内で、もっとも昇温速度の遅い領域の温度プロファイルBにおいても、同様の温度プロファイルによってはんだ付けが行われる。
【0013】
ところで、このような温度プロファイルを示す電子部品搭載配線基板をはんだ付けするためには、次のような条件が必要であると考えられる。
(1)配線基板のいかなる領域においても電子部品耐熱温度以上の温度に暴露されることがないこと。
(2)配線基板面内において、もっとも温度上昇が低い領域においても、はんだ溶融温度以上の温度に加熱され、はんだ材料が十分溶融すること。
このような2つの条件を備えることによって、配線基板に搭載する電子部品に熱劣化をもたらすことなく、配線基板のすべてのはんだ接合において十分な接合信頼性を有する配線基板を得ることができると考えられた。
【0014】
しかしながら、この条件を満たすようにはんだ付けを行っても、はんだ接合強度が不十分な場合があり、本発明者らが種々検討した結果、配線基板の面内温度分布において、最低の温度を示す領域の温度が、少なくともはんだ材料の溶融温度より5℃以上高い温度に到達していない場合に、はんだ接合強度が十分でない接合となることが判明し本発明に至ったものである。すなわち、本発明は、このような検討の結果なされたもので、前述のように、配線基板のはんだ付け時の各電子部品のピーク温度の内の最高温度をTmax、最低温度をTmin、鉛フリーはんだの融点をMp、複数の部品の部品耐熱温度をTxとした場合、鉛フリーはんだとして以下の式を満足する融点を有するものを採用することによって、搭載電子部品の熱劣化をもたらすことなく、すべての配線基板領域で十分満足のできるはんだ接合強度を有するはんだ接合が可能となることに想到し、実装配線基板の製造プロセスの設計方法および実装配線基板の製造方法の、発明に至ったものである。
(1) Tmax ≦ Tx
(2) Mp < Tmin−α
(3) [Mp < Tx−(Tmax−Tmin)]
(4) α ≧ 5
【0015】
上記条件について、具体的に、前述の図1の温度プロファイルの例を用いて、説明する。前記(1)の条件は、図1の曲線Aの温度プロファイルにおいて、ピーク温度A2が、この配線基板上に搭載されている電子部品の耐熱温度Tx以下であるという条件を表している。また、前記(2)の条件は、図1の曲線Bの温度プロファイルで、ピーク温度B2が、はんだ材料の融点Mpより所定の温度分、高温度に到達することが必要となることを示している。また、前記条件(3)は、搭載電子部品の内最低の耐熱温度を示すものの耐熱温度から、配線基板の面内温度分布差を差し引いたものがはんだ材料の融点より高いことを示している。また、前記条件(4)は、配線基板の最低の温度を示す領域の温度が、はんだ材料の融点より、5℃以上高温とする必要があることを示しているものである。
【0016】
以下、本発明を適用した実装配線基板の製造方法について具体的に説明する。まず、製造対象となる電子回路の配線図から、製造対象となる電子回路で使用される電子部品が決定され、その内の最低の耐熱温度を有する電子部品の耐熱温度Txが決定される。また、この電子回路の配線図から、これを下に作製した配線基板の部品配置図、配線パターン図、はんだ付け炉の設定条件などの条件を下に、熱シミュレーションにより、配線基板内の温度分布に関する経時的なデータを算出する。
この熱シミュレーションは、はんだ付け炉に、電子部品配置設計過程で決定された電子部品を搭載した配線基板を載置した場合に、配線基板を仮想の領域に細分して、各領域毎に搭載電子部品の熱容量および配線基板の熱容量などからなる総熱容量を算出し、これに供給される熱エネルギー量と、この領域から放散もしくは伝熱によって失われる熱エネルギーを元に当該領域の温度上昇を経過時間毎に算出して、配線基板の表面温度の分布を算出するものである。
この熱シミュレーションの結果、電子部品搭載配線基板表面の温度履歴が明らかとなり、はんだ付け炉中における搭載電子部品表面の最高温度Tmax、および最低温度Tminが決定される。
【0017】
上記方法により、Tx、Tmax、Tminの値が決定されるので、以下の条件式に基づいて、Mpの値が決定され、下記のように公知のはんだ材料の融点のデータと、前述の方法によって導かれたMpの値を比較して最適なはんだ材料を選択するものである。
(1) Tmax ≦ Tx
(2) Mp < Tmin−α
(3) Mp < Tx−(Tmax−Tmin)
(4) α ≧ 5
【0018】
本発明は、鉛フリーはんだを用いたリフロー実装に適用することができる。用いられるはんだ材料としては、Sn−Ag−Cu系(融点219℃)、Sn−Ag−0.5wt%Bi−4wt%In(融点211℃)、およびSn−8wt%Zn−3wt%Bi(融点194℃)などがあり、これらの内から、前記手法によって決定された最適なはんだ材料の融点Mpと比較して使用はんだ材料を選択する。
【0019】
なお、前記実施の形態においては、電子部品搭載配線基板のはんだ付け炉内における熱履歴を、熱シミュレーションによって求める方法を示したが、実際の電子部品搭載配線基板を作製し、所要箇所に熱電対を接続してはんだ付け炉内の配線基板温度を測定してもよい。この場合には、測定することのできる領域の数には制限があるので、事前に高温になると考えられる領域および低温になると考えれられる領域を予測し、限定した箇所の温度測定によって、前記TmaxおよびTminを求めてもよい。この場合、高温になりやすい領域としては、熱容量の大きな部品が存在せず、かつ、熱伝導の良好な配線材料が近接していない領域においては、高温になりやすいことから判断することができる。また、低温になりやすい領域としては、熱容量の大きな部品が多数密に配置されている領域が低温になりやすいことから判断することができる。
【0020】
また、以上の記載においては、最高の温度を示す領域が、電子部品の耐熱温度以下であることが必要であると説明したが、電子部品が全く存在しない配線基板の領域について、その温度を電子部品の耐熱温度以下とする必要はなく、電子部品が存在する領域の内、最高温度を示す領域の温度を電子部品耐熱温度以下とすることも可能である。
【0021】
さらに、前述の条件(1)の評価において、配線基板面内の最高温度と電子部品耐熱温度との比較ではなく、配線基板のすべての領域における温度と、その領域内に存在する電子部品の現実の耐熱温度とを比較して、すべての領域の温度がその領域の電子部品耐熱温度以下であれば、前記(1)の条件に適合していると判断することもできる。この判定方法によれば、判定の作業量は増加するが、現実に電子部品の耐熱劣化をもたらすおそれのない状況を排除してより実際に近い判断をすることが可能になり、使用可能なはんだ材料の選択範囲を広げることが可能となる。
【0022】
【実験例】
以下、本発明において、はんだ材料の融点と、十分なはんだ接合信頼性を得るために必要とされるはんだ付け温度との関係を検討した試験について説明する。ガラスエポキシ樹脂配線基板と、42アロイの端子リード部に、Sn−Pbメッキを施したQFP部品を、Sn−Ag−Cu系はんだペーストを塗布し、リフロー炉に載置してこのはんだ材料の融点である218℃以上の温度に30秒間維持した後、冷却してはんだ付けを行なう試験を、複数の異なるはんだ付け温度で行った。このはんだ接合試料について、リード接合部を45°の方向に引っ張る方法によって接合強度を測定した。その結果を図2に示す。図2は、横軸にはんだ付け温度(はんだ接合部表面の温度)、縦軸は、前記の方法によって測定したはんだ接合強度である。
【0023】
図2から明らかなように、はんだ材料の融点を5℃以上上回った温度でのはんだ付けによって、はんだ材料の融点付近の温度におけるはんだ付けよりも優れた接合強度のはんだ付けが行われることが明かとなった。従って、はんだ材料を選択する際に、前記条件式で求められる部品実装配線基板内の最低温度よりも5℃以上低い融点を有するはんだ材料を選択することにより高い接合強度のはんだ付けを実現することが判明した。
【0024】
【発明の効果】
本発明は、鉛フリーはんだを用いた実装配線基板の製造プロセスを設計するに当たって、最適な鉛フリーはんだ材料の選択を容易にかつ短時間に行う方法を実現できるものである。また、実装配線基板の製造方法として、最適な鉛フリーはんだを容易かつ速やかに選択し実装配線基板を製造することができるものである。
【図面の簡単な説明】
【図1】はんだ付け工程において、電子部品を搭載した配線基板表面の温度プロファイルを示すグラフ。
【図2】本発明の実施例における実験例を説明するためのグラフ。
【発明が属する技術分野】
本発明は、鉛フリーはんだを用いた実装配線基板の製造方法に関し、特に鉛フリーはんだとして最適化したはんだを選択する実装配線基板製造プロセスの設計に関する。
【0002】
【従来の技術】
従来、電子機器に搭載されている電子回路は、ガラスエポキシ樹脂や紙フェノール樹脂などの配線基板材料に配線パターンを形成し、抵抗、コンデンサ、インダクタなどの受動素子や、LSIなど、高度に集積化した能動素子などを搭載し、はんだ付けして、実装配線基板として製造されている。
【0003】
ところで、従来、このような実装配線基板において配線パターンと電子部品の接合を行うためのはんだ材料としては、スズ−鉛共晶はんだが、電極材料へのぬれ性、接合信頼性、はんだ付け温度などの点で優れているため広く用いられてきている。しかしながら、広く使用されているこの鉛含有はんだ材料を含む電気機器が廃棄されると、人体に有害な鉛が環境に溶出し、重金属汚染を引き起こすおそれが大きいことから、近年鉛を含有しないいわゆる鉛フリーはんだ材料の採用が急速に進められている。
【0004】
現在実装において広く知られている鉛フリーはんだ材料としては、Sn−Ag−Cu系(融点219℃)、Sn−Ag−Bi−In系、Sn−Zn−Bi系、Sn−Cu系、Sn−Zn系などの材料が知られている。これらの鉛フリーはんだ材料は、従来のSn−Pb系はんだ材料の融点(183℃)より融点が高くなっており、鉛フリーはんだを用いた実装においては、はんだ付け温度を高くすることが望まれている。
一方、一般に耐熱性の低い電子部品の耐熱温度は、240℃程度であるから、この電子部品の実装に当たってはんだ付け温度を240℃以上とすることは、電子機器の信頼性を損なうこととなるため容認できないことであり、従って、鉛フリーはんだを用いた実装方法においては、はんだ付けにおける温度マージンは、たかだか20℃程度で、従来のSn−Pb系のはんだ材料における温度マージン50℃程度と比較して、はんだ付け条件が格段に厳しくなっている。
【0005】
熱容量の大きなCPU、大容量メモリーなどのLSI部品と、熱容量の小さなチップ部品が混載された電子回路実装基板は、これらの電子部品の配置の粗密によって熱容量が異なり、リフロー実装過程でリフロー炉に搬入する場合、基板の部分によって昇温の速度が異なり基板平面内に温度分布の高低差が生じることになる。
【0006】
従来、電子機器の電子回路搭載実装基板は、電子回路を設計し、適切な電子部品を選択した後、印刷配線基板上にもっとも電気的特性が良好となるように配線パターンを決定し、電子部品を配置するように設計されていた。
しかしながらこのような設計方法によって設計された実装配線基板は、電気特性として所要の電気的特性を満足するとしても、はんだ付け炉に搬入しはんだ付けのために加熱した場合、配線基板面内に温度分布が生じることについて考慮されておらず、その温度分布がブロードになることがある。従来のスズ−鉛系のはんだ材料を用いている場合には、前述したように温度マージンが比較的大きいため、配線基板面内のリフロー炉内における配線基板表面の温度分布について特に配慮することなくはんだ付けを行っても問題になることは無かったが、鉛フリーはんだにおいては、前述のように温度マージンが比較的小さいため、はんだ接合信頼性を確保するためにはんだ付け温度を上昇させると、電子部品の耐熱温度以上のはんだ付け温度となる領域の発生を避けることができなかったり、逆に耐熱温度以上の温度での加熱を避ける温度範囲ではんだ付けを行うと、配線基板内の領域においてははんだ接合不良が発生することがあった。
【0007】
従来、このように鉛フリーはんだを使用した実装においては、特に厳密なはんだ付け条件設定が必要であったにもかかわらず、最適なはんだ材料を選択するための明確な手法がなく、与えられた配線基板や、実装部品に応じた適切なはんだ材料を選択するには試行錯誤によって、探索を行なう他に手段がなく、このような試行錯誤による方法によれば、製造プロセス設計に要する時間が長期化し、不経済であった。また、実装配線基板の製造においては、製造プロセスで不適切な鉛フリーはんだを採用した場合には、はんだ接合不良が多発するおそれがあり、これを製品とするには補修する手間がかかり、製造コストアップの原因となっていた。
【0008】
【発明が解決しようとする課題】
本発明は、鉛フリーはんだを用いた実装配線基板の製造プロセスを設計するに当たって、最適な鉛フリーはんだ材料の選択を容易に、かつ、短時間に行うことができる方法を提供することを目的とするものである。
また、本発明は、鉛フリーはんだを用いた実装配線基板の製造方法において、最適な鉛フリーはんだ材料の選択を容易に、かつ、短時間に行うことのできる製造方法を提供することを目的とするものである。
【0009】
【課題を解決するための手段】
本発明は、鉛フリーはんだを用いて配線基板上に電子部品をはんだ付けして実装配線基板を製造する方法において、
はんだ付け炉内における電子部品の表面温度の最高温度をTmax、最低温度をTmin、鉛フリーはんだの融点をMp、搭載する複数の電子部品の内の最も低い耐熱温度を有する電子部品の耐熱温度をTxとした場合、次の式を満足する融点を有する鉛フリーはんだを選択してはんだ付けすることを特徴とする実装配線基板の製造方法である。
(1) Tmax ≦ Tx
(2) Mp < Tmin−α
(3) Mp < Tx−(Tmax−Tmin)
(4) α ≧ 5
【0010】
前記本発明において、αとして5以上の値に設定したのは、αが5未満であると、鉛フリーはんだが配線基板の端子部に十分溶着せず、接合部のはんだ材料中にボイドやクラックが発生したり、また、未溶融構造部が形成され、接続不良の原因となるためである。
【0011】
【発明の実施の形態】
まず、鉛フリーはんだを用いて電子部品を配線基板にはんだ付けを行うはんだ実装法について、その概略を説明する。
図1は、リフロー炉内における配線基板の温度プロファイルの概念図である。図1において、横軸は、リフロー炉への配線基板の載置開始後の経過時間であり、縦軸は基板表面温度である。リフロー炉に配置された配線基板は、ヒータなどの炉内の熱源からの熱によって温度が上昇するが、配線基板全体が均一に昇温するわけではなく、配線基板上に載置されている電子部品の熱容量の不均一あるいは電子部品配置の粗密によって、配線基板上の領域に温度上昇に差が生じ、不均一な温度分布を示すことになる。図1において、曲線Aは配線基板内の温度上昇が高い領域の温度プロファイルであり、曲線Bは配線基板内の温度上昇が低い領域の温度プロファイルである。
【0012】
図1の曲線にみられるように、リフロー炉に載置された配線基板は、予熱された後、はんだ付け温度以上の温度に所定の時間維持され、次いで冷却される。図1において、曲線Aは、予熱領域において加熱昇温された後、はんだ付け領域においてさらに加熱され、A1の時点で配線基板表面温度がはんだ材料の融点Mp以上の温度にまで昇温し、はんだ材料が溶融して電子部品の端子部と配線基板のランド部に溶着する。次いでこの溶着部の温度は、ピーク温度A2を経由した後、冷却されA3の時点ではんだ材料溶融温度以下に冷却され、溶融はんだ材料は固化して、はんだ付けが行われる。
同様に、配線基板内で、もっとも昇温速度の遅い領域の温度プロファイルBにおいても、同様の温度プロファイルによってはんだ付けが行われる。
【0013】
ところで、このような温度プロファイルを示す電子部品搭載配線基板をはんだ付けするためには、次のような条件が必要であると考えられる。
(1)配線基板のいかなる領域においても電子部品耐熱温度以上の温度に暴露されることがないこと。
(2)配線基板面内において、もっとも温度上昇が低い領域においても、はんだ溶融温度以上の温度に加熱され、はんだ材料が十分溶融すること。
このような2つの条件を備えることによって、配線基板に搭載する電子部品に熱劣化をもたらすことなく、配線基板のすべてのはんだ接合において十分な接合信頼性を有する配線基板を得ることができると考えられた。
【0014】
しかしながら、この条件を満たすようにはんだ付けを行っても、はんだ接合強度が不十分な場合があり、本発明者らが種々検討した結果、配線基板の面内温度分布において、最低の温度を示す領域の温度が、少なくともはんだ材料の溶融温度より5℃以上高い温度に到達していない場合に、はんだ接合強度が十分でない接合となることが判明し本発明に至ったものである。すなわち、本発明は、このような検討の結果なされたもので、前述のように、配線基板のはんだ付け時の各電子部品のピーク温度の内の最高温度をTmax、最低温度をTmin、鉛フリーはんだの融点をMp、複数の部品の部品耐熱温度をTxとした場合、鉛フリーはんだとして以下の式を満足する融点を有するものを採用することによって、搭載電子部品の熱劣化をもたらすことなく、すべての配線基板領域で十分満足のできるはんだ接合強度を有するはんだ接合が可能となることに想到し、実装配線基板の製造プロセスの設計方法および実装配線基板の製造方法の、発明に至ったものである。
(1) Tmax ≦ Tx
(2) Mp < Tmin−α
(3) [Mp < Tx−(Tmax−Tmin)]
(4) α ≧ 5
【0015】
上記条件について、具体的に、前述の図1の温度プロファイルの例を用いて、説明する。前記(1)の条件は、図1の曲線Aの温度プロファイルにおいて、ピーク温度A2が、この配線基板上に搭載されている電子部品の耐熱温度Tx以下であるという条件を表している。また、前記(2)の条件は、図1の曲線Bの温度プロファイルで、ピーク温度B2が、はんだ材料の融点Mpより所定の温度分、高温度に到達することが必要となることを示している。また、前記条件(3)は、搭載電子部品の内最低の耐熱温度を示すものの耐熱温度から、配線基板の面内温度分布差を差し引いたものがはんだ材料の融点より高いことを示している。また、前記条件(4)は、配線基板の最低の温度を示す領域の温度が、はんだ材料の融点より、5℃以上高温とする必要があることを示しているものである。
【0016】
以下、本発明を適用した実装配線基板の製造方法について具体的に説明する。まず、製造対象となる電子回路の配線図から、製造対象となる電子回路で使用される電子部品が決定され、その内の最低の耐熱温度を有する電子部品の耐熱温度Txが決定される。また、この電子回路の配線図から、これを下に作製した配線基板の部品配置図、配線パターン図、はんだ付け炉の設定条件などの条件を下に、熱シミュレーションにより、配線基板内の温度分布に関する経時的なデータを算出する。
この熱シミュレーションは、はんだ付け炉に、電子部品配置設計過程で決定された電子部品を搭載した配線基板を載置した場合に、配線基板を仮想の領域に細分して、各領域毎に搭載電子部品の熱容量および配線基板の熱容量などからなる総熱容量を算出し、これに供給される熱エネルギー量と、この領域から放散もしくは伝熱によって失われる熱エネルギーを元に当該領域の温度上昇を経過時間毎に算出して、配線基板の表面温度の分布を算出するものである。
この熱シミュレーションの結果、電子部品搭載配線基板表面の温度履歴が明らかとなり、はんだ付け炉中における搭載電子部品表面の最高温度Tmax、および最低温度Tminが決定される。
【0017】
上記方法により、Tx、Tmax、Tminの値が決定されるので、以下の条件式に基づいて、Mpの値が決定され、下記のように公知のはんだ材料の融点のデータと、前述の方法によって導かれたMpの値を比較して最適なはんだ材料を選択するものである。
(1) Tmax ≦ Tx
(2) Mp < Tmin−α
(3) Mp < Tx−(Tmax−Tmin)
(4) α ≧ 5
【0018】
本発明は、鉛フリーはんだを用いたリフロー実装に適用することができる。用いられるはんだ材料としては、Sn−Ag−Cu系(融点219℃)、Sn−Ag−0.5wt%Bi−4wt%In(融点211℃)、およびSn−8wt%Zn−3wt%Bi(融点194℃)などがあり、これらの内から、前記手法によって決定された最適なはんだ材料の融点Mpと比較して使用はんだ材料を選択する。
【0019】
なお、前記実施の形態においては、電子部品搭載配線基板のはんだ付け炉内における熱履歴を、熱シミュレーションによって求める方法を示したが、実際の電子部品搭載配線基板を作製し、所要箇所に熱電対を接続してはんだ付け炉内の配線基板温度を測定してもよい。この場合には、測定することのできる領域の数には制限があるので、事前に高温になると考えられる領域および低温になると考えれられる領域を予測し、限定した箇所の温度測定によって、前記TmaxおよびTminを求めてもよい。この場合、高温になりやすい領域としては、熱容量の大きな部品が存在せず、かつ、熱伝導の良好な配線材料が近接していない領域においては、高温になりやすいことから判断することができる。また、低温になりやすい領域としては、熱容量の大きな部品が多数密に配置されている領域が低温になりやすいことから判断することができる。
【0020】
また、以上の記載においては、最高の温度を示す領域が、電子部品の耐熱温度以下であることが必要であると説明したが、電子部品が全く存在しない配線基板の領域について、その温度を電子部品の耐熱温度以下とする必要はなく、電子部品が存在する領域の内、最高温度を示す領域の温度を電子部品耐熱温度以下とすることも可能である。
【0021】
さらに、前述の条件(1)の評価において、配線基板面内の最高温度と電子部品耐熱温度との比較ではなく、配線基板のすべての領域における温度と、その領域内に存在する電子部品の現実の耐熱温度とを比較して、すべての領域の温度がその領域の電子部品耐熱温度以下であれば、前記(1)の条件に適合していると判断することもできる。この判定方法によれば、判定の作業量は増加するが、現実に電子部品の耐熱劣化をもたらすおそれのない状況を排除してより実際に近い判断をすることが可能になり、使用可能なはんだ材料の選択範囲を広げることが可能となる。
【0022】
【実験例】
以下、本発明において、はんだ材料の融点と、十分なはんだ接合信頼性を得るために必要とされるはんだ付け温度との関係を検討した試験について説明する。ガラスエポキシ樹脂配線基板と、42アロイの端子リード部に、Sn−Pbメッキを施したQFP部品を、Sn−Ag−Cu系はんだペーストを塗布し、リフロー炉に載置してこのはんだ材料の融点である218℃以上の温度に30秒間維持した後、冷却してはんだ付けを行なう試験を、複数の異なるはんだ付け温度で行った。このはんだ接合試料について、リード接合部を45°の方向に引っ張る方法によって接合強度を測定した。その結果を図2に示す。図2は、横軸にはんだ付け温度(はんだ接合部表面の温度)、縦軸は、前記の方法によって測定したはんだ接合強度である。
【0023】
図2から明らかなように、はんだ材料の融点を5℃以上上回った温度でのはんだ付けによって、はんだ材料の融点付近の温度におけるはんだ付けよりも優れた接合強度のはんだ付けが行われることが明かとなった。従って、はんだ材料を選択する際に、前記条件式で求められる部品実装配線基板内の最低温度よりも5℃以上低い融点を有するはんだ材料を選択することにより高い接合強度のはんだ付けを実現することが判明した。
【0024】
【発明の効果】
本発明は、鉛フリーはんだを用いた実装配線基板の製造プロセスを設計するに当たって、最適な鉛フリーはんだ材料の選択を容易にかつ短時間に行う方法を実現できるものである。また、実装配線基板の製造方法として、最適な鉛フリーはんだを容易かつ速やかに選択し実装配線基板を製造することができるものである。
【図面の簡単な説明】
【図1】はんだ付け工程において、電子部品を搭載した配線基板表面の温度プロファイルを示すグラフ。
【図2】本発明の実施例における実験例を説明するためのグラフ。
Claims (1)
- 鉛フリーはんだを用いて配線基板上に電子部品をはんだ付けして実装配線基板を製造する方法において、
はんだ付け炉内における電子部品の表面温度の最高温度をTmax、最低温度をTmin、鉛フリーはんだの融点をMp、搭載する複数の電子部品の内の最も低い耐熱温度を有する電子部品の耐熱温度をTxとした場合、次の式を満足する融点を有する鉛フリーはんだを選択してはんだ付けすることを特徴とする実装配線基板の製造方法。
(1) Tmax ≦ Tx
(2) Mp < Tmin−α
(3) Mp < Tx−(Tmax−Tmin)
(4) α ≧ 5
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002217133A JP2004063595A (ja) | 2002-07-25 | 2002-07-25 | 実装配線基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002217133A JP2004063595A (ja) | 2002-07-25 | 2002-07-25 | 実装配線基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004063595A true JP2004063595A (ja) | 2004-02-26 |
Family
ID=31938697
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002217133A Pending JP2004063595A (ja) | 2002-07-25 | 2002-07-25 | 実装配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004063595A (ja) |
-
2002
- 2002-07-25 JP JP2002217133A patent/JP2004063595A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970005526B1 (ko) | 납땜 도금된 회로에 납땜 범프 상호 접속부를 형성하는 방법 | |
JP4923336B2 (ja) | 回路基板及び該回路基板を用いた電子機器 | |
RU2484607C2 (ru) | Электронная плата с встроенным нагревательным сопротивлением | |
JPH08116169A (ja) | 合金はんだ接続アセンブリおよび接続方法 | |
US20060065431A1 (en) | Self-reflowing printed circuit board and application methods | |
US6575352B2 (en) | Apparatus and method for soldering electronic components to printed circuit boards | |
JP5382057B2 (ja) | 回路基板に実装される表面実装部品及び該回路基板の実装方法並びに該回路基板を用いた電子機器 | |
US20110308847A1 (en) | Method for high-temperature circuit board assembly | |
EP0998175B1 (en) | Method for soldering Dpak-type electronic components to circuit boards | |
US20150264808A1 (en) | Solder Attachment of Electrical Components | |
JP2002329956A (ja) | はんだ付け方法および該はんだ付け方法を用いて製造した電子回路基板ならびに電子機器 | |
US6598779B2 (en) | Electronic component mounting method | |
US10813228B2 (en) | Preventing post reflow interconnect failures in VIPPO solder joints via utilization of adhesive material | |
US6732907B2 (en) | Soldering method, soldering device, and method and device of fabricating electronic circuit module | |
WO2006020769A1 (en) | Semiconductor attachment method and assembly | |
JP2004063595A (ja) | 実装配線基板の製造方法 | |
JP3875602B2 (ja) | 鉛フリーはんだによる電子回路の製造方法 | |
US20200230750A1 (en) | Lead-free solder paste for thermal via filling | |
Dusek et al. | Experimental and numerical analysis of melting and solidification of SnAgCu joints | |
JP4639353B2 (ja) | 電子部品実装用基板及び実装方法並びに装置 | |
Géczy et al. | Investigating current density in the lead free solder joints of surface mounted resistors with experimental approach | |
JP2003243812A (ja) | 電子部品の実装構造 | |
Bath | Lead‐Free Rework | |
JP3940647B2 (ja) | 鉛フリーハンダを用いたハンダ付け方法、および実装基板の製造方法 | |
JPS6129159B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Effective date: 20040528 Free format text: JAPANESE INTERMEDIATE CODE: A7424 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060405 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060411 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061031 |