JP3875602B2

JP3875602B2 - 鉛フリーはんだによる電子回路の製造方法

Info

Publication number: JP3875602B2
Application number: JP2002217132A
Authority: JP
Inventors: 郁夫森; 和樹舘山; 悟原; 尚小梁川
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2002-07-25
Filing date: 2002-07-25
Publication date: 2007-01-31
Anticipated expiration: 2022-07-25
Also published as: JP2004063594A

Description

【０００１】
【発明が属する技術分野】
この発明は、電子回路を構成する実装配線基板の製造プロセスの製造方法に関し、特に鉛フリーはんだを用いた実装に適した実装配線基板製造プロセスの設計方法に関する。
【０００２】
【従来の技術】
一般に電子機器には、ガラスエポキシ樹脂などの基板材料に、配線パターン、電子部品搭載用の端子部、多層の配線パターン間を電気的に接続したり電子部品を接続するためのスルーホールなどを形成し、この配線基板上に、電子部品を搭載しはんだ付けによって電気的・機械的に接合を行って作製した電子回路を使用している。そして、このはんだ付け工程において、加熱温度は、はんだ溶融温度以上の温度で、かつ、搭載する電子部品の耐熱温度以下の温度とする必要がある。
【０００３】
ところで、従来、このような実装配線基板において配線パターンと電子部品の接合を行うためのはんだ材料としては、スズ−鉛共晶はんだが、電極材料へのぬれ性、接合信頼性、はんだ付け温度などの点で優れているため広く用いられてきている。しかしながら、電気機器で広く使用されてきているこの鉛含有はんだ材料が廃棄されると、人体に有害な鉛が環境に溶出し、重金属汚染を引き起こすおそれが大きいことから、近年鉛を含有しないいわゆる鉛フリーはんだ材料の採用が急速に進められている。
【０００４】
現在リフロー実装において広く知られている鉛フリーはんだ材料としては、Ｓｎ−Ａｇ−Ｃｕ系（融点２１９℃）、Ｓｎ−Ａｇ−Ｂｉ−Ｉｎ系、Ｓｎ−Ｚｎ−Ｂｉ系などの材料が知られている。これらの鉛フリーはんだ材料は、Ｓｎ−Ｐｂ系はんだ材料の融点（１８３℃）より融点が高くなっており、はんだ付け温度を高くすることが望まれている。一方、耐熱性の比較的低い電子部品の耐熱温度は、２４０℃前後であり、この電子部品の実装に当たってはんだ付け温度を２４０℃以上とすることは、電子機器の信頼性を損なうこととなるため容認できないことであり、従って、鉛フリーはんだを用いた実装方法においては、はんだ付けにおける温度マージンは、たかだか２０℃程度で、従来のＳｎ−Ｐｂ系のはんだ材料における温度マージン５０℃程度と比較して、はんだ付け条件が格段に厳しくなっている。
【０００５】
熱容量が大きいＣＰＵ・大容量メモリ・トランス・ＬＳＩ部品や熱容量の小さいチップ部品などが雑多に混載された電子回路は、これら電子部品配置の粗密によって部分的に熱容量が異なり、フロー実装工程ではんだ浴に浸漬した場合、あるいはリフロー実装工程でリフロー炉に搬入する場合、配線基板の部分によって昇温の速度が異なり、配線基板平面内において温度分布の差が生じることになる。
【０００６】
従来、電子機器の電子回路搭載実装配線基板は、回路の配線を設計し、適切な電子部品を選択した後、配線基板上にもっとも電気的特性が良好となるように配線パターンを決定し、電子部品を配置する工程により設計され、製造されていた。
しかしながらこのような工程によって設計された実装配線基板は、電気特性として所要の電気的特性を満足するとしても、リフロー炉に搬入しはんだ付けのために加熱した場合、前述のように配線基板の各はんだ接合部間の温度分布の差が場所によって大きく異なることがある。従来のスズ−鉛系のはんだ材料を用いている場合には、前述したように温度マージンが比較的大きいため、配線基板面内のリフロー炉内における配線基板表面の温度分布について特に配慮することなくはんだ付けを行っても問題になることは無かったが、鉛フリーはんだにおいては、前述のように温度マージンが比較的小さいため、はんだ接合信頼性を確保するためにはんだ付け温度を上昇させると、電子部品の耐熱温度以上のはんだ付け温度となる領域の発生を避けることができなかったり、逆に耐熱温度以上の温度での加熱を避ける温度範囲ではんだ付けを行うと、配線基板内の領域においてははんだ接合不良が発生することがあった。
【０００７】
【発明が解決しようとする課題】
本発明は、鉛フリーはんだを用いたリフロー実装による実装回路基板の製造における上記問題を解決するためになされたもので、環境問題を生起することのない鉛フリーはんだを用いて電子部品の耐熱温度を上回る加熱を行うことなく、十分なはんだ接合信頼性を有する実装基板を製造することのできる配線基板製造プロセスを設計する方法を提供することを目的としている。
【０００８】
【課題を解決するための手段】
本発明は、配線図をもとに最適な電気的特性が得られるように当該電子回路に用いる電子部品の配線基板上への配置位置および配線パターンを決定する電子回路設計工程と、当該電子部品の内の表面実装部品を搭載した当該配線基板に鉛フリーはんだ材料によるリフローはんだ付けを行うためのリフロー炉を設定するリフロー炉設定工程と、前記電子回路設計工程及び前記リフロー炉設定工程によって定まる寸法及び位置情報ならびに物性値と、仮に定める前記リフロー炉の運転条件及び前記リフローはんだ付けのプロセス条件を用いて、実装配線基板の前記工程で得られたリフロー炉中における当該配線基板の温度分布の経時的なデータを算出する熱シミュレーション工程と、を有し、前記熱シミュレーション工程によって把握される配線基板の温度分布が許容範囲内にない場合には、経時的な温度分布の状態について当該配線基板の温度履歴が許容される温度範囲内に収まるまで、前記リフロー炉の運転条件もしくは前記リフロープロセスのプロセス条件を変更して、熱シミュレーション工程を繰り返して行い、前記温度分布が許容範囲内に収まらない場合には、リフロー炉設定工程に戻りリフロー炉を変更して熱シミュレーション工程を行うか、もしくは、電子回路設計に戻り電子部品配置を変更して熱シミュレーション工程を行うことを特徴とする鉛フリーはんだによる電子回路の製造方法である。
【０００９】
また、本発明は、リフローはんだ付けを要する表面実装部品を搭載した基板に関する製造方法を示すものであるが、フローはんだ付けを要する部品が搭載された基板の製造プロセス設計に適用することもできる。
本発明を、このリフロー部品・フロー部品の混載基板の製造プロセス設計に適用するには、リフロー炉設定工程の後、フロー炉設定工程を行ない、これらの設定条件をもとに熱シミュレーションによって製造プロセスの適合性について判断することによって行うことができる。
【００１０】
【発明の実施の形態】
リフロー炉を用いて表面実装部品を配線基板にはんだ付けを行う作用機構について説明する。図１は、リフロー炉内における配線基板の温度プロファイルの概念図である。図１において、横軸は、リフロー炉に配線基板を載置する経過時間であり、縦軸は基板表面温度である。リフロー炉に配置された配線基板は、主にはヒータなどの炉内の熱源からの伝熱によって温度が上昇するが、配線基板全体が均一に昇温するわけではなく、配線基板上に載置されている電子部品の熱容量の差あるいは電子部品配置の粗密によって、配線基板上の領域に温度上昇に差が生じ、不均一な温度分布を示すことになる。図１において、曲線Ａは配線基板内の温度上昇が高い領域、すなわちその領域の熱容量の小さな領域の温度プロファイルであり、曲線Ｂは配線基板内の温度上昇が低い領域、すなわちその領域の熱容量の大きな領域の温度プロファイルである。
【００１１】
図１の曲線にみられるように、リフロー炉に載置された配線基板は、予熱された後、はんだ付け温度以上の温度に所定の時間維持され、次いで冷却される。図１において、曲線Ａは、予熱領域において加熱昇温された後、はんだ付け領域においてさらに加熱され、Ａ１の時点で配線基板表面温度がはんだ材料の融点ｔ_ｌ以上の温度にまで昇温し、はんだ材料が溶融して電子部品の端子部と配線基板のランド部に溶着する。次いでこの溶着部の温度は、ピーク温度Ａ２を経由した後、冷却されＡ３の時点ではんだ材料溶融温度以下に冷却され、固化して、はんだ付けが行われる。この間、Ａ１からＡ３に至る時間Ｔａすなわちはんだ材料溶融温度以上に熱せられている時間は、はんだ材料が溶解するに十分な時間を必要とするが、通常３０秒以上とすることが好ましい。この時間が３０秒を下回った場合、はんだ材料の溶融が不十分で、はんだ材料内部に未溶融部分が残留し、接合強度が低下して接合不良を生じたり、はんだ材料のリード線材料あるいはランド材料への溶着が不十分となり、これも接合強度低下の原因ともなる。また、この曲線Ａの温度プロファイルで、ピーク温度Ａ２は、この配線基板上に搭載されている電子部品の耐熱温度ｔ_ｕ以下であることが必要である。
同様に、配線基板内で、もっとも昇温速度の遅い領域の温度プロファイルＢにおいても、同様の条件によってはんだ付けが行われる。
【００１２】
以上のように電子部品の熱劣化をもたらすことなく十分な接合信頼性を有するはんだ接合を行うためには、（１）配線基板のいかなる領域においても、配線基板・電子部品などの各部品・各部材が、自身の耐熱温度以上の温度に熱せられることがないこと、（２）配線基板面内において、もっとも温度上昇が低い領域において、はんだ接合部がはんだ溶融温度以上の温度に熱せられる時間が、はんだ付けプロセスに必要な時間以上であること、の２要件が必要となる。
【００１３】
このような条件を満足するようにはんだ付け工程を実施することにより温度マージンの少ない鉛フリーはんだを用いた場合でも、電子部品の熱劣化をもたらすことなく、十分接合信頼性のあるはんだ接合を行うことができ、実装配線基板の製造プロセスを設計する際にも、上記２条件を満たすようにプロセスを設計することが必要となる。
【００１４】
以下本発明の形態である鉛フリーはんだによってはんだ付けされる電子回路基板の製造方法について図２を用いて詳述する。図２は、電子回路基板の製造の手順を示すブロック図である。
図２において、電子部品が実装されている配線基板、すなわち電子回路基板の製造プロセスの設計に入るには、所定の電子機器装置の配線図が必要であり、これには、電子回路およびこの回路において用いられる電子部品の情報が含まれている。本実施の形態の第１の設計手順であるＳ１では、与えられて配線図および使用する電子部品の情報をもとに、配線基板の配線パターン、表面実装部品搭載のためのランド部の位置および形状、電子部品の配置、印刷するはんだペーストの量などが決定される。次に、Ｓ２のリフロー炉設定工程で、実装配線基板を製造する際のはんだ付け工程で使用されるリフロー炉が決定される。次いで、Ｓ３の熱シミュレーションの工程で、これまでの各設計、設定工程で得られた条件を下に、配線基板のリフロー炉中における熱履歴が算出される。次いでＳ４の温度条件適合判断で、この熱シミュレーションによって得られる熱履歴の情報、すなわち、前記リフロー炉中における被加熱部材の温度分布の最高温度と最低温度が、加熱条件許容範囲を満足するか評価し、配線基板内の最高温度領域と最低温度領域のいずれかがこの範囲を逸脱している場合には、前記Ｓ１もしくはＳ２の工程に戻すための目安となるパラメータを探索していずれかに戻し、さらに製造プロセス設計処理を継続する。
以下、各工程について詳述する。
【００１５】
［電子回路設計］
本実施の形態の製造プロセス設計の前段階として配線図面を作成する電子回路設計がある。これは製造しようとする電子機器の要求仕様を下に、電子回路の配線を設計するものであり、その手法はすでに周知のものである。この工程で得られるものは、電子回路の設計図であり、使用する電子部品の種類、数量などの情報が含まれている。また、必要に応じて電子回路の電気特性、たとえば、電気信号の許容遅延時間など要求仕様がある場合には、この仕様を満たすように、次の電子回路基板設計において考慮される。
【００１６】
［Ｓ１：電子回路設計工程］
この工程は、前工程で得られた電気的な回路図が示されている電子回路設計図をもとに、実際の電子回路の姿を設計するもので、この設計により、配線基板の寸法、配線基板の材料、多層配線基板とする場合には基板に積層される配線の層数、配線パターン、ランド部の配置パターン、スルーホールの配置パターン、配線基板の導体の材料などが決定される。また、これによって配線基板およびそれに実装される電子部品の熱容量を決定することができる。
この電子回路設計によって得られる電子部品の配置において、配線基板上の電子部品の内、熱容量の大きな電子部品が密に配置されている領域においては、この配線基板をリフロー炉内において温度上昇が緩やかとなり、比較的低温になりやすい。一方、電子部品が粗に配置されているか、熱容量の小さな電子部品が配置されている領域においてはリフロー炉内において比較的速やかに温度上昇が起こり、比較的高温になりやすい。
従って、設計された回路基板が最終的に温度条件を満たすことが困難であるとき、再度電子回路設計をやり直す場合があるが、その場合には、電子部品の配置が密になっている部分の電子部品を相互に離れて配置するか、あるいは、電子部品の配置が粗になっている部分に他の位置に配置されている熱容量の大きな電子部品を再配置することによって、基板上の熱容量の分布を調整することができ、リフロープロセスが設計しやすくなる。
【００１７】
［Ｓ２：リフロー炉設定工程］
前過程で得られる配線基板の配置設計図とは別に、その配線基板の製造にあたって使用することが可能なリフロー炉の中から、いずれを用いるかを決定する必要がある。
この決定にあたっては、原則的に、製造設備として保有しているリフロー炉の中から選択することが求められるため、必ずしも、前工程で得られる配置設計図に表された回路の状態に最適な炉が選ばれるとは限らない。
【００１８】
［Ｓ３：熱シミュレーション工程］
本発明において、熱シミュレーションは以下のようにして行う。
まず、Ｓ１工程で得られる電子回路の設計情報により、配線基板や電子部品やはんだペーストの大きさ、形状、配置の状態などが幾何的に把握されるが、これらのパラメータに加えて、さらに、配線基板・電子部品・はんだペーストそれぞれの部品を構成する材料やその状態から、熱伝導率［Ｗ／ｍ・℃］、比熱［Ｊ／Ｋｇ・℃］、密度［Ｋｇ／ｍ^３］、放射率、表面粗さなどの各物性値が把握される。
また、Ｓ２工程では使用するリフロー炉が決定されるが、この決定を受けて、そのリフロー炉についての仕様・形状情報などを用意する。仕様としては熱エネルギーの供給方式（放射・熱風の併用、熱風のみなど）、炉を構成する壁面の熱容量などが把握される。形状情報としては、炉の構造、炉を構成する内壁の形状・寸法情報、ヒータ・ファンの大きさ・配置状態、コンベアの搬送方向、などが把握される。さらに、これらのパラメータに加えて、炉の熱容量や、リフロー炉内の雰囲気を構成する流体に関して、粘度［Ｋｇ／ｍ・ｓ］、熱伝導率、比熱、密度の各物性値が把握される。
リフロー炉の運転条件としては、内部に複数も受けられているヒータについて、各ヒータの適用・不適用ならびに設定温度、コンベアによる搬送の速度、リフロー炉出口近傍に設けられる冷却装置の適用・不適用、などのパラメータがシミュレーションを行う者によって仮に設定される。
また、リフロープロセスのプロセス条件として、炉内に投入する電子回路の、投入間隔（時間もしくは距離）、搬送方向に対する電子回路の向き、炉に投入する前の電子回路の温度、などのパラメータがシミュレーションを行う者によって仮に設定される。
これらの情報・条件を利用して電子回路の細分化された各領域について、外部から供給される熱エネルギー量・外部に伝熱により放散されていく熱エネルギー量などの総和を解き、電子回路上の仮想的に分割された複数の領域の温度上昇を経過時間毎に算出して、配線基板の表面温度の分布を算出し、その温度プロファイルの遷移状態を電子計算機によって仮想的に再現する。
【００１９】
［Ｓ４：温度条件適合判断工程］
上記熱シミュレーションの結果、リフロー炉におけるはんだ付け工程における配線基板内の温度分布を経時的に示すデータが得られる。そこで、これらの経時的な温度分布のデータが、前述したはんだ付けのための条件である（１）配線基板のいかなる領域においても、配線基板・電子部品などの各部品・各部材が、自身の耐熱温度以上の温度に熱せられることがないこと、（２）配線基板面内において、もっとも温度上昇が低い領域において、はんだ接合部がはんだ溶融温度以上の温度に熱せられる時間が、はんだ付けプロセスに必要な時間以上であること、の２要件を満たしているか、否か判断し、これらの要件を満たしている場合には、その設計条件は満足なものとして設計を終了する。
一方、得られた温度プロファイルが前記２条件を満足していない温度条件不適合の場合には、前記Ｓ１もしくはＳ２工程において定められた、おのおのの条件を変更して、さらに熱シミュレーション処理を再実行する。
【００２０】
通常、Ｓ１工程の電子回路設計の結果は、配線基板面内温度分布の均一性に大きく影響するが、この工程で配線基板温度分布の均一性を改善するためには、電気特性上のバランスを再考する必要が生じるため、作業量が大きなものとなる。一方、Ｓ２工程のリフロー炉設定においては、よりヒータ数の多いリフロー炉が使用可能である場合には、比較的容易に温度分布を制御することが可能となる場合がある。
プロセス条件やリフロー炉の運転条件は、配線基板のリフロー炉中での温度分布に影響することから、これらの条件を適切に設定することによって、実装配線基板のリフロー炉中における温度プロファイルを制御することが可能になる。例えば、配線基板のリフロー炉中への搬入方向について言えば、リフロー炉へ投入される基板の先頭部分と再後尾部分とでは温度上昇の開始時間に差が生じる。そこで、比較的熱容量の大きな電子部品が配置されている部分を最初に投入し、比較的熱容量の小さな電子部品が配置されているかあるいは電子部品の配置が粗な部分を最後に投入されるよう配線基板の投入方向を決定すれば、配線基板面内の温度分布が均一化に向かうことになる。このようにして、リフロー炉運転条件を適切に設定することによっても、配線基板の温度分布を制御することが可能となるので、製造プロセス設計の最終段階で温度条件が不適合と判断された場合には、これらの条件を変更して、温度条件不適合を解消することが可能となる。
【００２１】
熱シミュレーションを繰り返した結果、温度条件不適合の程度が大きい場合、および、リフロー炉の仕様を向上させることができない場合、ならびに運転条件・プロセス条件の変更では対応できないような不適合の場合には、製造条件の折り合いがつく限りはリフロー炉を変更することが好ましい。リフロー炉の変更が不能かまたは変更しても効果がない場合には、電子回路設計工程に戻して設計を変更する。
【００２２】
以上に詳述したように、従来の実装配線基板製造プロセスは、配線基板配置設計と、リフロー炉の設定は、変更のできない要素として決定されており、プロセス条件の改善によって場当たり的対応が求められていたが、本発明では、熱シミュレーションによる配線基板はんだ付けプロセスにおける温度分布の履歴情報を参酌して、設計した回路とプロセスの評価を行ない、設定条件を変更すべき事項をあらかじめ特定して、回路設計やリフロー炉、もしくはプロセス条件の設定をやり直すことにより、実装配線基板搭載電子部品の劣化をもたらすことなく、かつはんだ付け接合信頼性に優れたプロセス設計を可能にするものである。
【００２３】
なお、本発明はこの趣旨を損なわない限り、たとえばフロー実装部品を混載した電子機器に適用するためフロー炉運転条件設定プロセスを付加し、熱シミュレーションにおいては、フロー炉中における実装配線基板面内熱履歴のデータを加味して、プロセスの評価を行うことにより、混載実装を行う実装配線基板製造プロセス設計に適用することもできる。
【００２４】
【発明の効果】
本発明によれば、環境問題を生起することのない鉛フリーはんだを用いて電子部品の耐熱温度を上回る加熱を行うことなく、十分なはんだ接合信頼性を有する実装基板を製造することが容易になる。
【図面の簡単な説明】
【図１】リフロー炉における配線基板の温度プロファイルの１例を示す図。
【図２】本発明のステップを示すブロック図。

Claims

配線図をもとに仕様を満足するように当該電子回路に用いる電子部品の配線基板上への配置位置および配線パターンを決定する電子回路設計工程と、
当該電子部品の内の表面実装部品を搭載した当該配線基板に鉛フリーはんだ材料によるリフローはんだ付けを行うためのリフロー炉を設定するリフロー炉設定工程と、
前記電子回路設計工程及び前記リフロー炉設定工程によって定まる寸法及び位置情報ならびに物性値と、仮に定める前記リフロー炉の運転条件及び前記リフローはんだ付けのプロセス条件を用いて、実装配線基板の前記工程で得られたリフロー炉中における当該配線基板の温度分布の経時的なデータを算出する熱シミュレーション工程と、を有し、
前記熱シミュレーション工程によって把握される配線基板の温度分布が許容範囲内にない場合には、経時的な温度分布の状態について当該配線基板の温度履歴が許容される温度範囲内に収まるまで、前記リフロー炉の運転条件もしくは前記リフロープロセスのプロセス条件を変更して、熱シミュレーション工程を繰り返して行い、前記温度分布が許容範囲内に収まらない場合には、リフロー炉設定工程に戻りリフロー炉を変更して熱シミュレーション工程を行うか、もしくは、電子回路設計に戻り電子部品配置を変更して熱シミュレーション工程を行うことを特徴とする鉛フリーはんだによる電子回路の製造方法。
リフロー炉設定工程の後、フロー炉の設定ならびに前記フロー炉の運転条件設定を行う工程を有することを特徴とする請求項１記載の鉛フリーはんだによる電子回路の製造方法。