JP2004061654A - Character display control device - Google Patents

Character display control device Download PDF

Info

Publication number
JP2004061654A
JP2004061654A JP2002217020A JP2002217020A JP2004061654A JP 2004061654 A JP2004061654 A JP 2004061654A JP 2002217020 A JP2002217020 A JP 2002217020A JP 2002217020 A JP2002217020 A JP 2002217020A JP 2004061654 A JP2004061654 A JP 2004061654A
Authority
JP
Japan
Prior art keywords
character
display
blank
code
displayed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002217020A
Other languages
Japanese (ja)
Inventor
Hiroshi Kire
喜連 宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Renesas Design Corp
Original Assignee
Renesas Technology Corp
Renesas Design Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp, Renesas Design Corp filed Critical Renesas Technology Corp
Priority to JP2002217020A priority Critical patent/JP2004061654A/en
Publication of JP2004061654A publication Critical patent/JP2004061654A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To reduce an occupied area of a memory area of OSDRAM by information characters that are not displayed. <P>SOLUTION: This character display control device is provided with a blank character length information detecting circuit 19 for detecting whether a blank code indicating a blank part wherein no character to be displayed exists, is included in the character code or not, and a flip flop 20 for stopping displaying clock signals inputted to a display output control circuit 15 by the number of pixels in the display region indicated by the blank code, when the blank code is detected. <P>COPYRIGHT: (C)2004,JPO

Description

【0001】
【発明の属する技術分野】
この発明は、テレビ等の表示装置の画面上に、チャンネル、音量、メニュー等を文字、数字、記号等からなるキャラクタで表示するキャラクタ表示制御装置に関するものである。
【0002】
【従来の技術】
一般に、テレビ等の画面上にキャラクタを表示するキャラクタ表示制御装置には、OSD(オン・スクリーン・ディスプレイ)回路が用いられている。このOSD回路は、水平同期信号及び垂直同期信号に応じて、表示画面の水平方向及び垂直方向にそれぞれ指定された画素数からなる表示領域を1キャラクタの画像の範囲としてキャラクタ列(これを「OSD用キャラクタ」という)を表示する。図9は、従来のOSD回路の構成を示すブロック図であり、図において、1はOSD用キャラクタの垂直表示開始位置の値を格納する垂直位置レジスタ、2は水平同期信号HsyncをカウントしてOSD用キャラクタの垂直表示開始位置を検出する垂直表示開始位置検出回路、3はOSD用キャラクタの水平表示開始位置の値を格納する水平位置レジスタ、4は表示用クロックOSCをカウントしてOSD用キャラクタの水平表示開始位置を検出する水平表示開始位置検出回路、5は垂直表示位置検出回路2から出力される垂直表示開始位置検出信号、及び水平表示開始位置検出回路4から出力される水平表示開始位置検出信号を受けると、表示指令を出力する表示出力制御回路、6は少なくとも1行のOSD用キャラクタコードを格納し、表示出力制御回路5から出力される表示指令を受けると、キャラクタコードを出力するOSDRAM、7はキャラクタコードに対応するキャラクタの画像データであるキャラクタデータを格納し、OSDRAM6から出力されるキャラクタコードを受けると、そのキャラクタコードに対応するキャラクタデータを出力するOSDROM、8は表示出力制御回路5から出力される表示指令に同期して、キャラクタデータを入出力するシフトレジスタである。
【0003】
次に、動作について説明する。
まず、垂直表示開始位置検出回路2は、OSD用キャラクタの垂直表示開始位置を検出するために、水平同期信号Hsyncをカウントして、画面上の現在の垂直走査位置を指定する。そして、現在の垂直走査位置と垂直位置レジスタ1に格納された値とを比較し、両者が一致すると、垂直表示開始位置検出信号を水平表示開始位置検出回路4及び表示出力制御回路5に出力する。
【0004】
水平表示開始位置検出回路4は、その垂直表示開始位置検出信号を受けると、OSD用キャラクタの水平表示開始位置を検出するために、表示用クロック信号OSCをカウントして、画面上の現在の水平走査位置を指定する。そして、現在の水平走査位置と水平位置レジスタ3の値とを比較し、両者が一致すると、水平表示開始位置検出信号を表示出力制御回路5に出力する。
【0005】
表示出力制御回路5は、垂直表示開始位置検出回路2から出力された垂直表示開始位置検出信号を受けると、表示すべきラインがOSD用キャラクタ内の何番目のラインであるかを指定するために、水平同期信号Hsyncのカウントを行い、OSDROM7に対して表示ライン番号を出力する。次に、水平表示開始位置検出回路4から出力された水平表示開始位置検出信号を受けると、表示すべきOSD用キャラクタが何番目のキャラクタであるかを指定するために、表示用クロックOSCのカウントを行い、OSDRAM6に対して表示キャラクタ番号を出力する。
【0006】
OSDRAM6は、表示出力制御回路5から出力された表示キャラクタ番号に対応するキャラクタコードをOSDROM7に出力する。OSDROM7は、表示出力制御回路5から出力された表示ライン番号に対応するキャラクタデータをパラレルデータとしてシフトレジスタ8に出力する。シフトレジスタ8は、OSDROM7から出力されたキャラクタデータを、表示出力制御回路5から出力された表示転送クロック信号に同期して、パラレルデータからシリアルデータに変換し、表示部(図示せず)に出力してOSD用キャラクタを画面に表示させる。
【0007】
図10は、図9のキャラクタ表示制御装置によって、キャラクタ番号1から9までの9個のキャラクタコードに対応して画面に表示されたキャラクタデータの例を示している。この図に示すように、キャラクタコードの「00」、「01」、「02」、「03」は、それぞれ「A」、「B」、「C」、「D」のキャラクタデータに対応している。また、5個のキャラクタコードからなる「FF」は、表示すべきキャラクタが存在しないブランク部分を示すブランクコードを示している。
【0008】
このように、従来のキャラクタ表示制御装置においては、表示すべきキャラクタが存在しないブランク部分がある場合には、その表示しないキャラクタ数に対応するだけのブランクコードをキャラクタコードに含めてOSDRAM6に格納していた。
【0009】
【発明が解決しようとする課題】
従来のキャラクタ表示制御装置は以上のように構成されているので、表示すべきキャラクタが存在しないブランク部分が連続する場合には、その表示領域が多いほどブランクコードも多くなければならず、表示しないキャラクタの情報のためにOSDRAMのメモリエリアの多くが占有されるという課題があった。また、ブランクコードが多くなった場合には、各ブランクコードを検出してキャラクタが存在しないブランク部分を設定するための処理が多くなり、本来のキャラクタの表示処理に支障をきたすという問題があった。
【0010】
さらに、OSD用キャラクタの1行のキャラクタ数には制限があるので、表示用クロック信号の周波数が高くなった場合には、図11に示すように、水平方向のドット密度が高くなるので、画面の右側にキャラクタを表示できない表示不可領域が発生するという課題があった。
【0011】
この発明は上記のような課題を解決するためになされたもので、表示すべきキャラクタが存在しないブランク部分が多く連続する場合でも、表示しないキャラクタの情報のためにOSDRAMのメモリエリアが占有されるのを低減し、且つ、本来のキャラクタの表示処理に支障をきたすことがないキャラクタ表示制御装置を得ることを目的とする。
また、この発明は、表示用クロック信号のブランクが高くなった場合でも、表示不可領域が発生しないキャラクタ表示制御装置を得ることを目的とする。
【0012】
【課題を解決するための手段】
この発明に係るキャラクタ表示制御装置は、各キャラクタの画像データをキャラクタコードに対応して記憶しているキャラクタ画像記憶手段と、少なくとも1行のキャラクタ列に対応するキャラクタコードを一時的に記憶するキャラクタコード記憶手段と、キャラクタコード記憶手段に記憶されたキャラクタコードをキャラクタ画像記憶手段に与えて対応する画像データの各画素を表示用クロック信号の入力ごとに出力させる表示出力制御手段と、表示すべきキャラクタが存在しないブランク部分を示すブランクコードがキャラクタコードの中に含まれているか否かを検出するブランク検出手段と、ブランク検出手段によってブランクコードが検出された場合には表示出力制御手段に入力される表示用クロック信号をブランクコードによって示される表示領域のブランクの分だけ停止させるクロック信号制御手段とを備えた構成にしたものである。
【0013】
この発明に係るキャラクタ表示制御装置におけるキャラクタコード記憶手段のブランクコードは、表示しないキャラクタ数を示すデータであるように構成したものである。
【0014】
この発明に係るキャラクタ表示制御装置におけるキャラクタコード記憶手段のブランクコードは、表示しない画素数を示すデータであるように構成したものである。
【0015】
この発明に係るキャラクタ表示制御装置の表示出力制御手段は、水平方向の表示開始位置を示す固定の位置データに応じて表示するキャラクタ列における最初のキャラクタの表示位置を指定するように構成したものである。
【0016】
この発明に係るキャラクタ表示制御装置のキャラクタコード記憶手段は、表示するキャラクタの表示色及び表示しないキャラクタに対応する表示領域の表示色を指定する色コードを記憶するように構成したものである。
【0017】
【発明の実施の形態】
以下、この発明の実施の一形態の構成について、図を参照しながら説明する。
実施の形態1.
図1は、実施の形態1におけるキャラクタ表示制御装置のOSD(オン・スクリーン・ディスプレイ)回路の構成を示すブロック図であり、図において、11はOSD用キャラクタの垂直表示開始位置の値を格納する垂直位置レジスタ、12は水平同期信号HsyncをカウントしてOSD用キャラクタの垂直表示開始位置を検出する垂直表示開始位置検出回路、13はOSD用キャラクタの水平表示開始位置の値を格納する水平位置レジスタ、14は表示用クロックOSCをカウントしてOSD用キャラクタの水平表示開始位置を検出する水平表示開始位置検出回路、15は垂直表示開始位置検出回路12から出力される垂直表示開始位置検出信号、及び水平表示開始位置検出回路14から出力される水平表示開始位置検出信号を受けると、表示指令を出力する表示出力制御回路(表示出力制御手段)、16は少なくとも1行のOSD用キャラクタコードを格納し、表示出力制御回路15から出力される表示指令を受けると、キャラクタコードを出力するOSDRAM(キャラクタコード記憶手段)、17はキャラクタコードに対応するキャラクタデータ(画像データ)を格納し、OSDRAM16から出力されるキャラクタコードを受けると、そのキャラクタコードに対応するキャラクタデータを出力するOSDROM(キャラクタ画像記憶手段)、18は表示出力制御回路15から出力される表示指令に同期して、キャラクタデータを入出力するシフトレジスタ、19はOSDRAM16から出力されるブランクキャラクタ長コードを検出するためのブランクキャラクタ長情報検出回路(ブランク検出手段)、20は表示用クロックOSC(表示用クロック信号)を表示出力制御回路15に入力するかどうかを制御するフリップフロップ(クロック信号制御手段)、21はブランクキャラクタ長情報検出回路19から出力されるブランクキャラクタ長コードのキャラクタを構成するドット(画素)数だけ表示用クロックOSCをカウントするカウンタ、22は表示出力制御回路15に伝達する表示用クロックOSCをフリップフロップ20の制御によって入力し又は入力を停止するOSC伝達ゲートである。
【0018】
次に、動作について説明する。
まず、垂直表示開始位置検出回路12は、OSD用キャラクタの垂直表示開始位置を検出するために、水平同期信号Hsyncをカウントして、画面上の現在の垂直走査位置を指定する。そして、現在の垂直走査位置と垂直位置レジスタ11に格納された値とを比較し、両者が一致すると、垂直表示開始位置検出信号を水平表示開始位置検出回路14及び表示出力制御回路15に出力する。
【0019】
水平表示開始位置検出回路14は、その垂直表示開始位置検出信号を受けると、OSD用キャラクタの水平表示開始位置を検出するために、表示用クロック信号OSCをカウントして、画面上の現在の水平走査位置を指定する。そして、現在の水平走査位置と水平位置レジスタ13の値とを比較し、両者が一致すると、水平表示開始位置検出信号を表示出力制御回路15に出力する。
【0020】
表示出力制御回路15は、垂直表示開始位置検出回路12から出力された垂直表示開始位置検出信号を受けると、表示すべきラインがOSD用キャラクタ内の何番目のラインであるかを指定するために、水平同期信号Hsyncのカウントを行い、OSDROM17に対して表示ライン番号を出力する。次に、水平表示開始位置検出回路14から出力された水平表示開始位置検出信号を受けると、表示すべきOSD用キャラクタが何番目のキャラクタであるかを指定するために、表示用クロックOSCのカウントを行い、OSDRAM16に対して表示キャラクタ番号を出力する。
【0021】
OSDRAM16は、表示出力制御回路15から出力された表示キャラクタ番号に対応するキャラクタコードをOSDROM17に出力し、ブランクキャラクタ長コードをブランクキャラクタ長情報検出回路19に出力する。OSDROM17は、表示出力制御回路15から出力された表示ライン番号に対応するキャラクタデータをパラレルデータとしてシフトレジスタ18に出力する。シフトレジスタ18は、OSDROM17から出力されたキャラクタデータを、表示出力制御回路15から出力された表示転送クロック信号に同期して、パラレルデータからシリアルデータに変換し、表示部(図示せず)に出力してOSD用キャラクタを画面に表示させる。
【0022】
ブランクキャラクタ長情報検出回路19は、OSDRAM16から出力されたブランクキャラクタ長コードを受けて、フリップフロップ20にリセット信号を与えることにより、OSC伝達ゲート22を介して表示出力制御回路15に入力される表示用クロックOSCを停止するとともに、ブランクキャラクタ長コードのキャラクタに相当するドット数をカウンタ21にセットする。カウンタ21は、そのセットされたドット数を表示用クロックOSCによってダウンカウントし、カウント値がゼロになったときは、フリップフロップ20にセット信号を与えることにより、OSC伝達ゲート22を介して表示出力制御回路15への表示用クロックOSCの入力を再開する。
【0023】
この結果、表示出力制御回路15は、OSDRAM16に表示キャラクタ番号を与えてキャラクタコードをOSDROM17に出力させ、OSDROM17に表示ライン番号を与えて、ブランクの後のキャラクタを画面に表示させる。1行のキャラクタ列に複数のブランク部分がある場合には、このような表示用クロックOSCの停止処理はそのブランク部分の数に応じて行われる。
【0024】
図2に実施の形態1のキャラクタ表示制御装置による表示例を示す。キャラクタ番号1から5までの5個のキャラクタコードのうち「00」、「01」、「02」、「03」は、それぞれ「A」、「B」、「C」、「D」のキャラクタデータに対応し、1個のブランクコードである「F5」は、連続して5個のキャラクタ分だけ存在しないブランク部分に対応している。したがって、ブランクコード「F5」を1度検出するだけで、5個のキャラクタ分だけ表示しないブランク部分を迅速に設定する。すなわち、表示するキャラクタ列の中に任意のキャラクタ数のブランク部分がある場合には、そのブランク部分のキャラクタ数を示すブランクコードをキャラクタコードに含めてOSDRAM16に記憶し、そのキャラクタ数に対応するドット数の分だけ表示用クロックOSCを停止する。
【0025】
以上のように、この実施の形態1によれば、キャラクタコードの中に、表示すべきキャラクタが存在しないブランク部分を示すブランクコードがある場合には、ブランクコードによって示されるブランク部分のキャラクタ数に対応するブランクの分すなわちドット数の分だけ表示用クロック信号を停止させることにより、表示すべきキャラクタが存在しないブランク部分が多く連続する場合でも、表示しないキャラクタの情報のためにOSDRAM16のメモリエリアが占有されるのを低減し、且つ、本来のキャラクタの表示処理に支障をきたすことがないという効果が得られる。
【0026】
また、この実施の形態1によれば、OSDRAM16のブランクコードは表示しないキャラクタ数を示すデータであるので、連続して表示すべきキャラクタが存在しないブランク部分のキャラクタ数を変更する場合でも、極めて簡単にキャラクタコードのデータを修正できるという効果が得られる。例えば、図2において、ブランク部分が連続して9個のキャラクタ分だけ存在しないように変更する場合には、ブランクコード「F5」を「F9」に修正すればよい。
【0027】
実施の形態2.
図3は、実施の形態2におけるキャラクタ表示制御装置のOSD回路の構成を示すブロック図であり、図において、23はブランクドット長情報検出回路(ブランク検出手段)である。その他の構成要素は、図1に示した実施の形態1の構成要素と同じであり、同一の符号で示すとともに、その説明は省略する。ただし、OSDRAM16に格納されるキャラクタコードの中には、キャラクタを表示しないブランク部分のブランクコードとして、ドット単位のブランクドット長コードが含まれる。
【0028】
次に、動作について説明する。
ブランクドット長情報検出回路23は、OSDRAM16から出力されたブランクドット長コードを受けて、フリップフロップ20にリセット信号を与えることにより、OSC伝達ゲート22を介して表示出力制御回路15に入力される表示用クロックOSCを停止するとともに、ブランクドット長コードに相当するドット数をカウンタ21にセットする。カウンタ21は、そのセットされたドット数を表示用クロックOSCによってダウンカウントし、カウント値がゼロになったときは、フリップフロップ20にセット信号を与えることにより、OSC伝達ゲート22を介して表示出力制御回路15への表示用クロックOSCの入力を再開する。
【0029】
この結果、表示出力制御回路15は、OSDRAM16に表示キャラクタ番号を与えてキャラクタコードをOSDROM17に出力させ、OSDROM17に表示ライン番号を与えて、ブランクの後のキャラクタを画面に表示させる。1行のキャラクタ列に複数のブランク部分がある場合には、各ブランク部分のドット数の期間に応じた表示用クロックOSCの停止処理が、ブランク部分の数に応じて行われる。
【0030】
図4に実施の形態2のキャラクタ表示制御装置による表示例を示す。キャラクタ番号1から5までの5個のキャラクタコードのうち「00」、「01」、「02」、「03」は、それぞれ「A」、「B」、「C」、「D」のキャラクタデータに対応し、1個のブランクコードである「F6」は、水平方向に連続して6個のドット分だけ存在しないブランク部分に対応している。すなわち、表示するキャラクタ列の中に任意のドット数のブランク部分がある場合には、そのブランク部分のドット数を示すブランクコードをキャラクタコードに含めてOSDRAM16に記憶し、そのドット数の分だけ表示用クロックOSCを停止する。換言すれば、キャラクタデータの任意の位置にキャラクタを表示しない任意のドット数を挿入することができる。
【0031】
以上のように、この実施の形態2によれば、キャラクタコードの中に、表示すべきキャラクタが存在しないブランク部分を示すブランクコードがある場合には、ブランクコードによって示されるブランク部分のドット数の分だけ表示用クロック信号を停止させることにより、実施の形態1と同様の効果が得られる。さらに、この実施の形態2によれば、OSDRAM16のブランクコードは、表示しない画素数を示すデータであるので、キャラクタデータの任意の位置に任意のドット数を挿入することにより、表示用クロック信号の周波数が高くなった場合でも、表示するドットの間に表示しないドットを任意に挿入することで、水平方向の表示ドット密度を調整して、表示不可領域が発生しないという効果が得られる。
【0032】
実施の形態3.
図5は、実施の形態3におけるキャラクタ表示制御装置のOSD回路の構成を示すブロック図であり、図において、全ての構成要素は、図1に示した実施の形態1の構成要素と同じであり、同一の符号で示すとともに、その説明は省略する。ただし、図1に示した水平位置レジスタ13及び水平表示開始位置検出回路14は、図5には用いられていない。
【0033】
次に、動作について説明する。
この実施の形態3においては、水平表示開始位置があらかじめ固定されているので、表示用クロックOSCをカウントしてOSD用キャラクタの水平表示開始位置を検出する必要がない。このため、上記したように、実施の形態1及び1で用いた水平位置レジスタ13及び水平表示開始位置検出回路14を省略することができる。図6に実施の形態3のキャラクタ表示制御装置による表示例を示す。表示するキャラクタ列の最初に2キャラクタ分のブランク部分があり、その後に「A」、「B」、「C」、「D」のキャラクタを表示する場合には、OSDRAM16に「F2」、「00」、「01」、「02」、「03」のキャラクタコードを格納する。その後の動作は、実施の形態1の場合と同様である。
【0034】
以上のように、この実施の形態3によれば、実施の形態1と同様の効果が得られるとともに、表示出力制御回路15は、水平方向の表示開始位置を示す固定の位置データに応じて表示するキャラクタ列における最初のキャラクタの表示位置を指定するので、水平表示開始位置を指定するためのソフトウェア、指定した水平表示開始位置を記憶するレジスタ、及び記憶した水平表示開始位置を検出するための回路が不要になり、より小規模な回路構成及びキャラクタ表示プログラムを実現できるという効果が得られる。
【0035】
実施の形態4.
図7は、実施の形態4におけるキャラクタ表示制御装置のOSD回路の構成を示すブロック図であり、図において、24は色信号選択回路である。その他の構成要素は、図1に示した実施の形態1の構成要素と同じであり、同一の符号で示すとともに、その説明は省略する。ただし、OSDRAM16には、キャラクタを表示しないブランク部分のブランクコードを含むキャラクタとともに、キャラクタ及びブランク部分の表示色を指定する色コードが格納される。
【0036】
次に、動作について説明する。
OSDRAM16は、表示出力制御回路15から出力された表示キャラクタ番号に対応するキャラクタコードをOSDROM17に出力し、ブランクキャラクタ長コードをブランクキャラクタ長情報検出回路19に出力し、色コードを色信号選択回路24に出力する。色信号選択回路24は、OSDRAM16から出力された色コードに基づいて、R信号、G信号、B信号を表示部(図示せず)に出力してカラーのOSD用キャラクタを画面に表示させる。
【0037】
図8に実施の形態4のキャラクタ表示制御装置による表示例を示す。各キャラクタコードに対応して色コードがOSDRAM16に格納される。色コードは、「00:黒」、「01:赤(R)」「02:緑(G)」、「04:青(B)」、「07:白」その他で構成されている。この例では、5個のキャラクタを表示しないブランク部分(ブランクコード=F5)を青で表示するものである。
【0038】
以上のように、この実施の形態4によれば、実施の形態1と同様の効果が得られるとともに、表示するキャラクタの表示色及び表示しないキャラクタに対応する表示領域の表示色を指定する色コードを記憶するので、指定した任意の色でブランク部分を表示できるという効果が得られる。
【0039】
【発明の効果】
以上のように、この発明によれば、キャラクタ表示制御装置を、各キャラクタの画像データをキャラクタコードに対応して記憶しているキャラクタ画像記憶手段と、少なくとも1行のキャラクタ列に対応するキャラクタコードを一時的に記憶するキャラクタコード記憶手段と、キャラクタコード記憶手段に記憶されたキャラクタコードをキャラクタ画像記憶手段に与えて対応する画像データの各画素を表示用クロック信号の入力ごとに出力させる表示出力制御手段と、表示すべきキャラクタが存在しないブランク部分を示すブランクコードがキャラクタコードの中に含まれているか否かを検出するブランク検出手段と、ブランク検出手段によってブランクコードが検出された場合には表示出力制御手段に入力される表示用クロック信号をブランクコードによって示される表示領域のブランクの分だけ停止させるクロック信号制御手段とを備えた構成にしたので、表示すべきキャラクタが存在しないブランク部分が多く連続する場合でも、表示しないキャラクタの情報のためにOSDRAMのメモリエリアが占有されるのを低減し、且つ、本来のキャラクタの表示処理に支障をきたすことがないという効果がある。
【0040】
この発明によれば、キャラクタ表示制御装置におけるキャラクタコード記憶手段のブランクコードを、表示しないキャラクタ数を示すデータであるように構成したので、連続して表示すべきキャラクタが存在しないブランク部分のキャラクタ数を変更する場合でも、極めて簡単にキャラクタコードのデータを修正できるという効果がある。
【0041】
この発明によれば、キャラクタ表示制御装置におけるキャラクタコード記憶手段のブランクコードは、表示しない画素数を示すデータであるように構成したので、キャラクタデータの任意の位置に任意のドット数を挿入することにより、表示用クロック信号の周波数が高くなった場合でも、表示不可領域が発生しないという効果がある。
【0042】
この発明によれば、キャラクタ表示制御装置の表示出力制御手段を、水平方向の表示開始位置を示す固定の位置データに応じて表示するキャラクタ列における最初のキャラクタの表示位置を指定するように構成したので、水平表示開始位置を指定するためのソフトウェア、指定した水平表示開始位置を記憶するレジスタ、及び記憶した水平表示開始位置を検出するための回路が不要になり、より小規模な回路構成及びキャラクタ表示プログラムを実現できるという効果がある。
【0043】
この発明によれば、キャラクタ表示制御装置のキャラクタコード記憶手段を、表示するキャラクタの表示色及び表示しないキャラクタに対応する表示領域の表示色を指定する色コードを記憶するように構成したので、指定した任意の色でブランク部分を表示できるという効果がある。
【図面の簡単な説明】
【図1】この発明の実施の形態1におけるキャラクタ表示制御装置のOSD回路のブロック図である。
【図2】この発明の実施の形態1におけるキャラクタ表示制御装置による表示例を示す図である。
【図3】この発明の実施の形態2におけるキャラクタ表示制御装置のOSD回路のブロック図である。
【図4】この発明の実施の形態2におけるキャラクタ表示制御装置による表示例を示す図である。
【図5】この発明の実施の形態3におけるキャラクタ表示制御装置のOSD回路のブロック図である。
【図6】この発明の実施の形態3におけるキャラクタ表示制御装置による表示例を示す図である。
【図7】この発明の実施の形態4におけるキャラクタ表示制御装置のOSD回路のブロック図である。
【図8】この発明の実施の形態4におけるキャラクタ表示制御装置による表示例を示す図である。
【図9】従来におけるキャラクタ表示制御装置のOSD回路のブロック図である。
【図10】従来のキャラクタ表示制御装置による表示例を示す図である。
【図11】表示用クロック信号の周波数が高い場合の従来のキャラクタ表示制御装置による表示例を示す図である。
【符号の説明】
11 垂直位置レジスタ、12 垂直表示開始位置検出回路、13 水平位置レジスタ、14 水平表示開始位置検出回路、15 表示出力制御回路(表示出力制御手段)、16 OSDRAM(キャラクタコード記憶手段)、17 OSDROM(キャラクタ画像記憶手段)、18 シフトレジスタ、19 ブランクキャラクタ長情報検出回路(ブランク検出手段)、20 フリップフロップ(クロック信号制御手段)、21 カウンタ、22 OSC伝達ゲート、23 ブランクドット長情報検出回路(ブランク検出手段)、24 色信号選択回路。
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a character display control device that displays a channel, a volume, a menu, and the like on a screen of a display device such as a television with characters including characters, numerals, symbols, and the like.
[0002]
[Prior art]
Generally, an OSD (On Screen Display) circuit is used in a character display control device that displays a character on a screen of a television or the like. The OSD circuit sets a display area consisting of a specified number of pixels in the horizontal and vertical directions on the display screen in accordance with the horizontal synchronization signal and the vertical synchronization signal as a range of one character image, and sets a character string (referred to as “OSD Character). FIG. 9 is a block diagram showing the configuration of a conventional OSD circuit. In the figure, reference numeral 1 denotes a vertical position register for storing a value of a vertical display start position of an OSD character, and 2 denotes an OSD circuit which counts a horizontal synchronizing signal Hsync. A vertical display start position detecting circuit for detecting a vertical display start position of the character for use, a horizontal position register 3 for storing a value of a horizontal display start position of the character for OSD, and a counter 4 for counting the display clock OSC to detect the character for OSD. A horizontal display start position detection circuit 5 for detecting a horizontal display start position, a vertical display start position detection signal output from the vertical display position detection circuit 2, and a horizontal display start position detection output from the horizontal display start position detection circuit 4 Upon receiving the signal, a display output control circuit 6 for outputting a display command stores at least one line of OSD character codes. Upon receiving a display command output from the display output control circuit 5, the OSDRAM 7 that outputs a character code stores character data that is image data of a character corresponding to the character code, and receives a character code output from the OSDRAM 6. And an OSDROM 8 for outputting character data corresponding to the character code, and a shift register 8 for inputting and outputting character data in synchronization with a display command output from the display output control circuit 5.
[0003]
Next, the operation will be described.
First, the vertical display start position detection circuit 2 counts the horizontal synchronization signal Hsync and specifies the current vertical scanning position on the screen in order to detect the vertical display start position of the OSD character. Then, the current vertical scanning position is compared with the value stored in the vertical position register 1, and when they match, a vertical display start position detection signal is output to the horizontal display start position detection circuit 4 and the display output control circuit 5. .
[0004]
When receiving the vertical display start position detection signal, the horizontal display start position detection circuit 4 counts the display clock signal OSC in order to detect the horizontal display start position of the OSD character, and displays the current horizontal display position on the screen. Specify the scanning position. Then, the current horizontal scanning position is compared with the value of the horizontal position register 3, and if they match, a horizontal display start position detection signal is output to the display output control circuit 5.
[0005]
When the display output control circuit 5 receives the vertical display start position detection signal output from the vertical display start position detection circuit 2, the display output control circuit 5 specifies the order of the line to be displayed in the OSD character. The horizontal synchronization signal Hsync is counted, and the display line number is output to the OSDROM 7. Next, when the horizontal display start position detection signal output from the horizontal display start position detection circuit 4 is received, the count of the display clock OSC is performed to specify the number of the OSD character to be displayed. And outputs the display character number to the OSDRAM 6.
[0006]
The OSDRAM 6 outputs a character code corresponding to the display character number output from the display output control circuit 5 to the OSDROM 7. The OSDROM 7 outputs the character data corresponding to the display line number output from the display output control circuit 5 to the shift register 8 as parallel data. The shift register 8 converts the character data output from the OSDROM 7 from parallel data to serial data in synchronization with the display transfer clock signal output from the display output control circuit 5, and outputs the converted data to a display unit (not shown). To display the OSD character on the screen.
[0007]
FIG. 10 shows an example of character data displayed on the screen corresponding to nine character codes of character numbers 1 to 9 by the character display control device of FIG. As shown in this figure, the character codes "00", "01", "02", and "03" correspond to the character data "A", "B", "C", and "D", respectively. I have. “FF” including five character codes indicates a blank code indicating a blank portion where no character to be displayed exists.
[0008]
As described above, in the conventional character display control device, when there is a blank portion in which no character to be displayed exists, a blank code corresponding to the number of characters not to be displayed is included in the character code and stored in the OSDRAM 6. I was
[0009]
[Problems to be solved by the invention]
Since the conventional character display control device is configured as described above, if there are continuous blank portions where there is no character to be displayed, the blank code must be increased as the display area increases, and no display is performed. There is a problem that much of the memory area of the OSDRAM is occupied by character information. In addition, when the number of blank codes increases, the number of processes for detecting each blank code and setting a blank portion where no character is present increases, which hinders the original character display process. .
[0010]
Furthermore, since the number of characters in one line of the OSD characters is limited, when the frequency of the display clock signal increases, the dot density in the horizontal direction increases as shown in FIG. There is a problem that a non-displayable area where a character cannot be displayed is generated on the right side of the character.
[0011]
SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problem. Even when a large number of blank portions in which no character to be displayed exists continuously, the memory area of the OSDRAM is occupied by information of the character not to be displayed. It is an object of the present invention to obtain a character display control device which reduces the number of characters and does not hinder the display processing of the original character.
It is another object of the present invention to provide a character display control device that does not generate a non-displayable area even when the blank of a display clock signal becomes high.
[0012]
[Means for Solving the Problems]
A character display control device according to the present invention includes a character image storage unit that stores image data of each character in correspondence with a character code, and a character image that temporarily stores a character code corresponding to at least one row of character strings. Code storage means, display output control means for giving the character code stored in the character code storage means to the character image storage means and outputting each pixel of the corresponding image data every time a display clock signal is input, and display output control means Blank detection means for detecting whether or not a blank code indicating a blank portion where no character exists is included in the character code, and is input to the display output control means when a blank code is detected by the blank detection means. Display clock signal by blank code By the amount of the blank of the display area that is is obtained by a configuration in which a clock signal control means for stopping.
[0013]
In the character display control device according to the present invention, the blank code in the character code storage means is configured to be data indicating the number of characters not to be displayed.
[0014]
In the character display control device according to the present invention, the blank code in the character code storage means is configured to be data indicating the number of pixels not to be displayed.
[0015]
The display output control means of the character display control device according to the present invention is configured to designate a display position of a first character in a character string to be displayed according to fixed position data indicating a horizontal display start position. is there.
[0016]
The character code storage means of the character display control device according to the present invention is configured to store a color code designating a display color of a character to be displayed and a display color of a display area corresponding to a character not to be displayed.
[0017]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, a configuration of an embodiment of the present invention will be described with reference to the drawings.
Embodiment 1 FIG.
FIG. 1 is a block diagram showing a configuration of an OSD (on-screen display) circuit of the character display control device according to the first embodiment. In the figure, reference numeral 11 denotes a value of a vertical display start position of an OSD character. A vertical position register 12 for counting a horizontal synchronization signal Hsync to detect a vertical display start position of the OSD character; and 13 a horizontal position register for storing a value of the horizontal display start position of the OSD character. , 14 is a horizontal display start position detecting circuit for counting the display clock OSC to detect the horizontal display start position of the OSD character, 15 is a vertical display start position detection signal output from the vertical display start position detection circuit 12, and When a horizontal display start position detection signal output from the horizontal display start position detection circuit 14 is received, A display output control circuit (display output control means) 16 for outputting a display command stores at least one line of OSD character codes, and outputs a character code when receiving a display command output from the display output control circuit 15. An OSDRAM (character code storage means) 17 stores character data (image data) corresponding to the character code, and receives a character code output from the OSDRAM 16 and outputs an OSDROM (character) corresponding to the character code. Image storage means), 18 is a shift register for inputting / outputting character data in synchronization with a display command output from the display output control circuit 15, and 19 is a blank character for detecting a blank character length code output from the OSDRAM 16. Longing A detection circuit (blank detection means), 20 is a flip-flop (clock signal control means) for controlling whether or not the display clock OSC (display clock signal) is input to the display output control circuit 15, and 21 is a blank character length information detection The counter 22 counts the display clock OSC by the number of dots (pixels) constituting the character of the blank character length code output from the circuit 19. The counter 22 controls the display clock OSC transmitted to the display output control circuit 15 by the flip-flop 20. Is an OSC transmission gate that inputs or stops input.
[0018]
Next, the operation will be described.
First, the vertical display start position detection circuit 12 counts the horizontal synchronization signal Hsync and specifies the current vertical scanning position on the screen in order to detect the vertical display start position of the OSD character. Then, the current vertical scanning position is compared with the value stored in the vertical position register 11, and when they match, a vertical display start position detection signal is output to the horizontal display start position detection circuit 14 and the display output control circuit 15. .
[0019]
Upon receiving the vertical display start position detection signal, the horizontal display start position detection circuit 14 counts the display clock signal OSC in order to detect the horizontal display start position of the OSD character, and displays the current horizontal display position on the screen. Specify the scanning position. Then, the current horizontal scanning position is compared with the value of the horizontal position register 13, and when they match, a horizontal display start position detection signal is output to the display output control circuit 15.
[0020]
When the display output control circuit 15 receives the vertical display start position detection signal output from the vertical display start position detection circuit 12, the display output control circuit 15 specifies the number of the line to be displayed in the OSD character. The horizontal synchronization signal Hsync is counted, and the display line number is output to the OSDROM 17. Next, when the horizontal display start position detection signal output from the horizontal display start position detection circuit 14 is received, the count of the display clock OSC is specified to specify the number of the OSD character to be displayed. And outputs the display character number to the OSDRAM 16.
[0021]
The OSDRAM 16 outputs a character code corresponding to the display character number output from the display output control circuit 15 to the OSDROM 17, and outputs a blank character length code to the blank character length information detection circuit 19. The OSDROM 17 outputs the character data corresponding to the display line number output from the display output control circuit 15 to the shift register 18 as parallel data. The shift register 18 converts the character data output from the OSDROM 17 from parallel data to serial data in synchronization with the display transfer clock signal output from the display output control circuit 15, and outputs the serial data to a display unit (not shown). To display the OSD character on the screen.
[0022]
The blank character length information detection circuit 19 receives the blank character length code output from the OSDRAM 16 and supplies a reset signal to the flip-flop 20 to display the display input to the display output control circuit 15 via the OSC transmission gate 22. The clock OSC is stopped, and the number of dots corresponding to the character of the blank character length code is set in the counter 21. The counter 21 counts down the set number of dots by the display clock OSC. When the count value becomes zero, the counter 21 supplies a set signal to the flip-flop 20 to output the display output via the OSC transmission gate 22. The input of the display clock OSC to the control circuit 15 is restarted.
[0023]
As a result, the display output control circuit 15 gives a display character number to the OSDRAM 16, outputs a character code to the OSDROM 17, gives a display line number to the OSDROM 17, and displays the character after the blank on the screen. If there is a plurality of blank portions in one character column, such a process of stopping the display clock OSC is performed according to the number of the blank portions.
[0024]
FIG. 2 shows a display example by the character display control device of the first embodiment. "00", "01", "02", and "03" are character data of "A", "B", "C", and "D", respectively, among five character codes of character numbers 1 to 5. , And one blank code “F5” corresponds to a blank portion that does not exist for five consecutive characters. Therefore, a blank portion in which only the blank code "F5" is detected once and no five characters are displayed is quickly set. That is, if there is a blank portion of an arbitrary number of characters in the character string to be displayed, a blank code indicating the number of characters of the blank portion is included in the character code and stored in the OSDRAM 16 and a dot corresponding to the number of characters is stored. The display clock OSC is stopped by the number.
[0025]
As described above, according to the first embodiment, if the character code includes a blank code indicating a blank portion where no character to be displayed exists, the number of characters in the blank portion indicated by the blank code is reduced. By stopping the display clock signal by the amount of the corresponding blank, that is, by the number of dots, the memory area of the OSDRAM 16 can be used for the information of the character not to be displayed even when many blank portions in which the character to be displayed does not exist continue. This has the effect of reducing occupancy and not hindering the original character display processing.
[0026]
Further, according to the first embodiment, since the blank code of OSDRAM 16 is data indicating the number of characters not to be displayed, even if the number of characters in a blank portion where there are no characters to be continuously displayed is changed, it is extremely simple. The effect that the character code data can be corrected is obtained. For example, in FIG. 2, when changing so that the blank portion does not exist continuously for nine characters, the blank code “F5” may be corrected to “F9”.
[0027]
Embodiment 2 FIG.
FIG. 3 is a block diagram showing the configuration of the OSD circuit of the character display control device according to the second embodiment. In the figure, reference numeral 23 denotes a blank dot length information detection circuit (blank detection means). Other components are the same as those of the first embodiment shown in FIG. 1, and are denoted by the same reference numerals, and description thereof will be omitted. However, the character code stored in the OSDRAM 16 includes a blank dot length code in dot units as a blank code of a blank portion in which no character is displayed.
[0028]
Next, the operation will be described.
The blank dot length information detection circuit 23 receives the blank dot length code output from the OSDRAM 16 and supplies a reset signal to the flip-flop 20, thereby displaying the display input to the display output control circuit 15 via the OSC transmission gate 22. The clock OSC is stopped, and the number of dots corresponding to the blank dot length code is set in the counter 21. The counter 21 counts down the set number of dots by the display clock OSC. When the count value becomes zero, the counter 21 supplies a set signal to the flip-flop 20 to output the display output via the OSC transmission gate 22. The input of the display clock OSC to the control circuit 15 is restarted.
[0029]
As a result, the display output control circuit 15 gives a display character number to the OSDRAM 16, outputs a character code to the OSDROM 17, gives a display line number to the OSDROM 17, and displays the character after the blank on the screen. When there are a plurality of blank portions in one row of character strings, the process of stopping the display clock OSC according to the period of the number of dots in each blank portion is performed according to the number of blank portions.
[0030]
FIG. 4 shows a display example by the character display control device according to the second embodiment. "00", "01", "02", and "03" are character data of "A", "B", "C", and "D", respectively, among five character codes of character numbers 1 to 5. And one blank code “F6” corresponds to a blank portion that does not exist for six dots continuously in the horizontal direction. That is, when there is a blank portion having an arbitrary number of dots in the character string to be displayed, a blank code indicating the number of dots of the blank portion is included in the character code and stored in the OSDRAM 16 and the display is performed for the number of dots. Clock OSC is stopped. In other words, an arbitrary number of dots that do not display a character can be inserted at an arbitrary position in the character data.
[0031]
As described above, according to the second embodiment, when the character code includes a blank code indicating a blank portion where no character to be displayed exists, the number of dots of the blank portion indicated by the blank code is determined. By stopping the display clock signal by the same amount, the same effect as in the first embodiment can be obtained. Further, according to the second embodiment, since the blank code of OSDRAM 16 is data indicating the number of pixels not to be displayed, by inserting an arbitrary number of dots at an arbitrary position of the character data, the blanking code of the display clock signal can be obtained. Even when the frequency is increased, by arbitrarily inserting a non-display dot between the displayed dots, the display dot density in the horizontal direction is adjusted, and an effect of preventing the non-display area from being generated is obtained.
[0032]
Embodiment 3 FIG.
FIG. 5 is a block diagram showing a configuration of an OSD circuit of the character display control device according to the third embodiment. In the figure, all components are the same as those of the first embodiment shown in FIG. , And the description thereof is omitted. However, the horizontal position register 13 and the horizontal display start position detection circuit 14 shown in FIG. 1 are not used in FIG.
[0033]
Next, the operation will be described.
In the third embodiment, since the horizontal display start position is fixed in advance, there is no need to detect the horizontal display start position of the OSD character by counting the display clock OSC. Therefore, as described above, the horizontal position register 13 and the horizontal display start position detection circuit 14 used in Embodiments 1 and 1 can be omitted. FIG. 6 shows a display example by the character display control device of the third embodiment. If there is a blank portion for two characters at the beginning of the character string to be displayed, and then display the characters "A", "B", "C", and "D", "F2", "00" , "01", "02", and "03" are stored. The subsequent operation is the same as in the first embodiment.
[0034]
As described above, according to the third embodiment, the same effects as those of the first embodiment can be obtained, and the display output control circuit 15 performs the display in accordance with the fixed position data indicating the horizontal display start position. Software for specifying the horizontal display start position, a register for storing the specified horizontal display start position, and a circuit for detecting the stored horizontal display start position. Is unnecessary, and an effect that a smaller circuit configuration and a character display program can be realized is obtained.
[0035]
Embodiment 4 FIG.
FIG. 7 is a block diagram showing a configuration of the OSD circuit of the character display control device according to the fourth embodiment. In the figure, reference numeral 24 denotes a color signal selection circuit. Other components are the same as those of the first embodiment shown in FIG. 1, and are denoted by the same reference numerals, and description thereof will be omitted. However, the OSDRAM 16 stores a character including a blank code of a blank portion in which no character is displayed, and a color code designating a display color of the character and the blank portion.
[0036]
Next, the operation will be described.
The OSDRAM 16 outputs the character code corresponding to the display character number output from the display output control circuit 15 to the OSDROM 17, outputs the blank character length code to the blank character length information detection circuit 19, and outputs the color code to the color signal selection circuit 24. Output to The color signal selection circuit 24 outputs an R signal, a G signal, and a B signal to a display unit (not shown) based on the color code output from the OSDRAM 16 to display a color OSD character on a screen.
[0037]
FIG. 8 shows a display example by the character display control device of the fourth embodiment. A color code is stored in the OSDRAM 16 corresponding to each character code. The color code is composed of “00: black”, “01: red (R)”, “02: green (G)”, “04: blue (B)”, “07: white” and others. In this example, a blank portion (blank code = F5) in which five characters are not displayed is displayed in blue.
[0038]
As described above, according to the fourth embodiment, the same effect as in the first embodiment can be obtained, and the color code for designating the display color of the character to be displayed and the display color of the display area corresponding to the character not to be displayed is provided. Is stored, the blank portion can be displayed in any designated color.
[0039]
【The invention's effect】
As described above, according to the present invention, the character display control device comprises: a character image storage means for storing image data of each character in correspondence with a character code; and a character code corresponding to at least one line of a character string. Character code storage means for temporarily storing a character code stored in the character code storage means to the character image storage means, and a display output for outputting each pixel of the corresponding image data for each input of the display clock signal Control means, a blank detection means for detecting whether or not a blank code indicating a blank portion where no character to be displayed exists is included in the character code, and if a blank code is detected by the blank detection means, The display clock signal input to the display output control means is Clock signal control means for stopping only the blank of the display area indicated by the code, so that even if there are many continuous blank portions where there are no characters to be displayed, even if there are many consecutive blank portions, there is no need to display information on characters not to be displayed. This has the effect of reducing the occupation of the memory area of the OSDRAM and not hindering the original character display processing.
[0040]
According to the present invention, the blank code in the character code storage means in the character display control device is configured to be data indicating the number of characters not to be displayed. Has the effect that character code data can be corrected very easily.
[0041]
According to the present invention, since the blank code of the character code storage means in the character display control device is configured to be data indicating the number of pixels not to be displayed, an arbitrary number of dots can be inserted at an arbitrary position in the character data. Accordingly, even when the frequency of the display clock signal is increased, there is an effect that a non-display area does not occur.
[0042]
According to the present invention, the display output control means of the character display control device is configured to specify the display position of the first character in the character string to be displayed according to the fixed position data indicating the horizontal display start position. This eliminates the need for software for specifying the horizontal display start position, a register for storing the specified horizontal display start position, and a circuit for detecting the stored horizontal display start position. There is an effect that a display program can be realized.
[0043]
According to the present invention, the character code storage means of the character display control device is configured to store the color code for designating the display color of the character to be displayed and the display color of the display area corresponding to the character not to be displayed. This has the effect that the blank portion can be displayed in any desired color.
[Brief description of the drawings]
FIG. 1 is a block diagram of an OSD circuit of a character display control device according to Embodiment 1 of the present invention.
FIG. 2 is a diagram illustrating a display example by the character display control device according to the first embodiment of the present invention.
FIG. 3 is a block diagram of an OSD circuit of the character display control device according to the second embodiment of the present invention.
FIG. 4 is a diagram illustrating a display example by the character display control device according to the second embodiment of the present invention.
FIG. 5 is a block diagram of an OSD circuit of the character display control device according to the third embodiment of the present invention.
FIG. 6 is a diagram illustrating a display example by the character display control device according to the third embodiment of the present invention.
FIG. 7 is a block diagram of an OSD circuit of a character display control device according to Embodiment 4 of the present invention.
FIG. 8 is a diagram illustrating a display example by the character display control device according to the fourth embodiment of the present invention.
FIG. 9 is a block diagram of an OSD circuit of a conventional character display control device.
FIG. 10 is a diagram showing a display example by a conventional character display control device.
FIG. 11 is a diagram illustrating a display example by a conventional character display control device when the frequency of a display clock signal is high.
[Explanation of symbols]
11 vertical position register, 12 vertical display start position detection circuit, 13 horizontal position register, 14 horizontal display start position detection circuit, 15 display output control circuit (display output control means), 16 OSDRAM (character code storage means), 17 OSDROM ( Character image storage means), 18 shift register, 19 blank character length information detection circuit (blank detection means), 20 flip-flops (clock signal control means), 21 counter, 22 OSC transmission gate, 23 blank dot length information detection circuit (blank) Detection means), 24 color signal selection circuit.

Claims (5)

水平同期信号及び垂直同期信号に応じて表示画面の水平方向及び垂直方向にそれぞれ指定された画素数からなる表示領域を1キャラクタの画像の範囲としてキャラクタ列を表示させるキャラクタ表示制御装置において、
各キャラクタの画像データをキャラクタコードに対応して記憶しているキャラクタ画像記憶手段と、
少なくとも1行のキャラクタ列に対応するキャラクタコードを一時的に記憶するキャラクタコード記憶手段と、
前記キャラクタコード記憶手段に記憶されたキャラクタコードを前記キャラクタ画像記憶手段に与えて対応する画像データの各画素を表示用クロック信号の入力ごとに出力させる表示出力制御手段と、
表示すべきキャラクタが存在しないブランク部分を示すブランクコードがキャラクタコードの中に含まれているか否かを検出するブランク検出手段と、
前記ブランク検出手段によってブランクコードが検出された場合には前記表示出力制御手段に入力される表示用クロック信号を前記ブランクコードによって示される表示領域のブランクの分だけ停止させるクロック信号制御手段とを備えたことを特徴とするキャラクタ表示制御装置。
A character display control device for displaying a character string with a display area consisting of a specified number of pixels in a horizontal direction and a vertical direction of a display screen according to a horizontal synchronization signal and a vertical synchronization signal as a range of one character image,
Character image storage means for storing image data of each character corresponding to the character code;
Character code storage means for temporarily storing a character code corresponding to at least one row of character strings;
Display output control means for giving a character code stored in the character code storage means to the character image storage means and outputting each pixel of corresponding image data for each input of a display clock signal;
Blank detection means for detecting whether or not a blank code indicating a blank portion where no character to be displayed is included in the character code;
A clock signal control unit that stops a display clock signal input to the display output control unit when the blank code is detected by the blank detection unit, by a blank of a display area indicated by the blank code. A character display control device.
キャラクタコード記憶手段のブランクコードは、表示しないキャラクタ数を示すデータであることを特徴とする請求項1記載のキャラクタ表示制御装置。2. The character display control device according to claim 1, wherein the blank code in the character code storage means is data indicating the number of characters not to be displayed. キャラクタコード記憶手段のブランクコードは、表示しない画素数を示すデータであることを特徴とする請求項1記載のキャラクタ表示制御装置。2. The character display control device according to claim 1, wherein the blank code in the character code storage means is data indicating the number of pixels not to be displayed. 表示出力制御手段は、水平方向の表示開始位置を示す固定の位置データに応じて表示するキャラクタ列における最初のキャラクタの表示位置を指定することを特徴とする請求項1から請求項3のうちのいずれか1項記載のキャラクタ表示制御装置。The display output control means specifies a display position of a first character in a character string to be displayed according to fixed position data indicating a display start position in a horizontal direction. The character display control device according to claim 1. キャラクタコード記憶手段は、表示するキャラクタの表示色及び表示しないキャラクタに対応する表示領域の表示色を指定する色コードを記憶することを特徴とする請求項1から請求項4のうちのいずれか1項記載のキャラクタ表示制御装置。The character code storage means stores a color code for designating a display color of a character to be displayed and a display color of a display area corresponding to a character not to be displayed. Item display control device.
JP2002217020A 2002-07-25 2002-07-25 Character display control device Pending JP2004061654A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002217020A JP2004061654A (en) 2002-07-25 2002-07-25 Character display control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002217020A JP2004061654A (en) 2002-07-25 2002-07-25 Character display control device

Publications (1)

Publication Number Publication Date
JP2004061654A true JP2004061654A (en) 2004-02-26

Family

ID=31938617

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002217020A Pending JP2004061654A (en) 2002-07-25 2002-07-25 Character display control device

Country Status (1)

Country Link
JP (1) JP2004061654A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009145830A (en) * 2007-12-18 2009-07-02 Sanyo Electric Co Ltd Image signal processing apparatus
JP2014225281A (en) * 2006-09-29 2014-12-04 フィッシャー−ローズマウント システムズ,インコーポレイテッド Method and module class object to configure absent equipment in process plant

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014225281A (en) * 2006-09-29 2014-12-04 フィッシャー−ローズマウント システムズ,インコーポレイテッド Method and module class object to configure absent equipment in process plant
JP2016201130A (en) * 2006-09-29 2016-12-01 フィッシャー−ローズマウント システムズ,インコーポレイテッド Method for creating down load script, product for storing data, product for storing machine accessible instruction, and method for processing down load script
JP2009145830A (en) * 2007-12-18 2009-07-02 Sanyo Electric Co Ltd Image signal processing apparatus

Similar Documents

Publication Publication Date Title
EP0677954B1 (en) Method for forming sub image data packet including data of sub image superimposed on main image, recording medium for recording sub image data packet, and image process apparatus
KR100735783B1 (en) Display device and display method
KR100464421B1 (en) Method and apparatus to process On-Screen Display data really-displayed on screen
US6853354B2 (en) Multi display projector
US6061048A (en) Technique for automatically controlling the centering of monitor screen
US5495267A (en) Display control system
KR0167004B1 (en) Single chip microcomputer incorporating picture display device
US5134389A (en) Display terminal device
JP2004061654A (en) Character display control device
US5479604A (en) Image processing apparatus which provides an indication of whether an odd or an even field is displayed
JP2000206951A (en) Scan converter and scan conversion method
JP3014935B2 (en) Interlaced scanning on-screen display circuit
US8106908B2 (en) Image generating apparatus and method, and image display apparatus and method
JP3560657B2 (en) Graphic data unit for digital television receiver and method of using digital television receiver
JP2001086428A (en) Video display device and multiscreen display device
JP3828017B2 (en) On-screen display device
JP4467279B2 (en) On-screen display device
KR930006671B1 (en) Apparatus and method for processing characters by using video ram of tv system
JPH10282947A (en) On-screen display device
JP2007079021A (en) On-screen display circuit
JP2005326701A (en) Display device
JP3243863B2 (en) On-screen display device
JPH0767048A (en) Display controller
JPS5917587A (en) Control system of crt display
JP2001275050A (en) Display device