【０００１】
【発明の属する技術分野】
この発明は、半導体素子（以下、半導体チップと呼ぶ）の試験方法（以下、テスト方法と呼ぶ）、特に、反りを生じた半導体素子を簡便に試験するための試験方法に関するものである。
【０００２】
【従来の技術】
従来の半導体チップ、例えば、無線機等の出力段に用いられるような高周波電力増幅用の化合物半導体チップでは、扱う電力が大きいために、発散する熱量も大きく、放熱を考慮した設計がなされている。例えば、基板表面付近の能動層で発生する熱を効率よく逃がすために、通常は、２０〜３０μｍ程度に薄板化した半導体が用いられている。この熱を効率よく逃がすためと半導体チップの強度を得るために、通常は、半導体チップの裏面に半導体の厚さと同程度の厚い金メッキが施されている。このため、半導体チップ分離後、バイメタル効果により、個々の半導体チップ毎に１００μｍ以上の反りを生じる場合がある。
【０００３】
図９は、この反りを生じた半導体チップをテストする際の状況を概略的に示した図である。この図において、１０はテスト用の半導体チップを置くための台、１は台１０上に置かれた半導体チップ、２は半導体チップ１上に形成された測定用パッド、３は測定用パッドから電気信号を取り出すための測定用プローブ針である。図９（ａ）は、測定用プローブ針３を測定用パッド２にコンタクトさせる前の状態を示している。テストを行なう場合は、この状態から、通常は、複数本の測定用プローブ針３を半導体チップ１上の測定用パッド２に接触させる。
しかし、半導体チップ１が反りを生じているため、測定用プローブ針３を同時に測定用パッド２にコンタクトさせることは難しい。また、半導体チップ１が反りを生じているために測定用プローブ針３を測定用パッド２にコンタクトさせる際に半導体チップ１が横方向にずれ、図９（ｂ）に示すように測定用パッド２に測定用プローブ針３が当たらない場合がある。このような状況が生じた場合は、再度、測定用プローブ針３を立て直す必要がある。そして、必要な測定用プローブ針３を全て測定用パッド２に立て終わった後に、電気的なテストが実施されることになる。
【０００４】
【発明が解決しようとする課題】
従来の半導体チップのテスト方法は、以上のような手順で実施されていたので、反りを生じている半導体チップをテストする場合には、測定用プローブ針を測定用パッドにコンタクトさせるのに手間がかかると同時に、測定用パッドにコンタクトさせたとしてもコンタクト状態が不安定であったりして、再現性のよいテストができないという問題点があった。
この発明は、上記のような問題点を解消するためになされたもので、半導体チップが反りを生じていても再現性よく、かつ、簡便にテストを実施することができる半導体素子の試験方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】
この発明に係る半導体素子の試験方法は、半導体素子の表面に設けられた測定用パッドに測定用プローブ針を接触させて上記半導体素子の試験を行なう試験方法において、上記半導体素子表面の所望の位置に凹または凸状部を形成し、この凹または凸状部と係合可能な押圧部材を当該凹または凸状部に当接して上記半導体素子を押圧した後、上記測定用プローブ針を上記測定用パッドに接触させるようにしたものである。
【０００６】
また、測定用プローブ針が押圧部材と一体に構成され、かつ、測定用パッドが凹または凸状部に形成されているものである。
【０００７】
【発明の実施の形態】
実施の形態１．
以下、この発明の実施の形態１を図にもとづいて説明する。図１は、実施の形態１による半導体チップのテスト手順を概略的に示した図である。この図において、１０はテスト用の半導体チップを置くための台、１は半導体チップ、２は半導体チップ１上に形成された測定用パッド、３は測定用パッド２から電気信号を取り出すための測定用プローブ針、４は半導体チップ１の外周部を押さえるための押さえ治具で、測定用プローブ針３の駆動手段（図示せず）とは別の駆動手段（図示せず）によって駆動されるように構成されている。図１（ａ）は、半導体チップ１のテスト前の状態を示している。半導体チップ１は反った状態で台１０上に置かれている。次に、図１（ｂ）に示すように、まず、押さえ治具４を測定用プローブ針３の動きに先行して半導体チップ１の外周部に下ろし、半導体チップ１の外周部を台１０に押圧して半導体チップ１が動かないように固定する。
この際、押さえ治具４は半導体チップ１上に形成された測定用パッド２よりも外周部分を押さえるため、測定用パッド２は露出された状態となっている。この状態で、次に、図１（ｃ）に示すように測定用プローブ針３を半導体チップ１上に下ろし、測定用パッド２とコンタクトさせる。
【０００８】
半導体チップ１が押さえ治具４によって固定された状態で測定用プローブ針３を測定用パッド２にコンタクトさせることができるため、半導体チップ１のずれがなく、再現性よく測定用プローブ針３を測定用パッド２にコンタクトさせることができる。また、測定用プローブ針３は、測定用パッド２に１本ずつ下ろしていく必要がなく、同時に複数の測定用パッド２にコンタクトできるため、手間をかけずにテストすることができる。なお、図では、押さえ治具４は、測定用パッド２よりも外周部を押さえるようにしているが、必ずしもこのようにする必要はなく、半導体チップ上の任意の個所を押さえるようにしてもよい。
【０００９】
実施の形態２．
次に、この発明の実施の形態２を図にもとづいて説明する。図２は、実施の形態２による半導体チップのテスト手順を概略的に示した図である。この図において、図１と同一または相当部分にはそれぞれ同一符号を付して説明を省略する。図１と異なる点は、半導体チップ表面の任意の個所に窪みを形成し、測定用パッドを上記窪み内に配設すると共に、測定用プローブ針に押さえ治具の機能をも兼ねさせた点である。即ち、図２において、５は半導体チップ１表面の任意の個所に形成された窪みで、その内部に測定用パッド２が配設されている。また、専用の押さえ治具は設けられていない。なお、窪み５は、例えば、半導体チップ１が化合物半導体としてよく使われるＧａＡｓで構成されている場合は、硫酸、過酸化水素、水の混合溶液でＧａＡｓ基板をエッチングすることによって形成される。
【００１０】
図２（ａ）は、半導体チップ１に測定用プローブ針３をコンタクトさせる前の状態を示している。図２（ｂ）は、測定用プローブ針３を下ろす途中の段階で、半導体チップ１はまだ反った状態で測定用プローブ針３を測定用パッド２にコンタクトさせた状態を示す。この状態では、電気的に安定なコンタクトはまだ得られない。この状態からさらに測定用プローブ針３を下ろした状態が図２（ｃ）である。窪み５の深さを測定用プローブ針３の先端がはみ出さない程度の深さ（１０μｍ程度）としておくことにより、図２（ｂ）から図２（ｃ）に至る間、測定用プローブ針３の先端は、測定用パッド２が位置する窪み５にはまり込んでおり、測定用プローブ針３をさらに下げることによって、測定用プローブ針３の先端位置がずれても、窪み５の周面で測定用プローブ針３の先端が止まるため、測定用プローブ針３の先端が測定用パッド２から外れることはない。このため、図２（ｂ）から図２（ｃ）に至る間で測定用プローブ針３の位置の調整は不要となる。最終的に図２（ｃ）の状態では、電気的にも安定なコンタクトが得られており、再現性よく、簡便にテストが行なえる。
【００１１】
実施の形態３．
次に、この発明の実施の形態３を図にもとづいて説明する。図３は、実施の形態３による半導体チップのテスト手順を概略的に示した図である。この図において、図１と同一または相当部分にはそれぞれ同一符号を付して説明を省略する。図１と異なる点は、半導体チップ表面の測定用パッド以外の個所に窪みを設け、押さえ治具の先端をこの窪み内に位置させて押圧するようにした点である。
即ち、図３において、６は半導体チップ１表面の測定用パッド以外の個所に設けられた窪みで、図２に示す窪み５と同様な方法で形成されるものである。
窪み６の深さは、押さえ治具４の先端が窪み６内でスライドしたときに窪み６からはみ出さない程度の深さとしておく。通常用いられるような２５〜５０μｍの曲率半径を有する測定用プローブ針に対しては、 それとほぼ同程度の深さとしておけばよい。
【００１２】
図３（ａ）は、測定用プローブ針３を測定用パッド２にコンタクトさせる前の状態を示している。図３（ｂ）は、測定用プローブ針３を半導体チップ１の測定用パッド２に接触させる前の途中の段階で、半導体チップ１はまだ反った状態で窪み６に押さえ治具４を挿入させた状態を示している。この状態では、測定用プローブ針３は測定用パッド２にコンタクトしていない。この状態からさらに測定用プローブ針３を下ろした状態が図３（ｃ）である。図３（ｂ）から図３（ｃ）に至る間、押さえ治具４は、半導体チップ１表面の窪み６にはまり込んでおり、押さえ治具４を下げていっても窪み６からはみ出さない。これにより、測定用プローブ針３も半導体チップ１に対する相対位置が変化しないため、図３（ｂ）から図３（ｃ）に至ると、自動的に測定用プローブ針３が測定用パッド２にコンタクトするようになる。この間、測定用プローブ針３の位置の調整は不要である。最終的に図３（ｃ）の状態では、電気的にも安定なコンタクトが得られており、再現性よく、簡便にテストが行なえる。
【００１３】
実施の形態４．
次に、この発明の実施の形態４を図にもとづいて説明する。図４は、実施の形態４による半導体チップのテスト手順を概略的に示した図である。この図において、図１と同一または相当部分にはそれぞれ同一符号を付して説明を省略する。図１と異なる点は、測定用パッドの反半導体チップ外縁側に壁状部を形成すると共に、測定用プローブ針に押さえ治具の機能をも兼ねさせた点である。即ち、図４において、２Ａは測定用パッド２の内側縁、即ち半導体チップ１の反外縁側に形成された壁状部である。この壁状部２Ａは測定用パッド２の内端部に選択メッキを行なうなどして形成することができる。また、専用の押さえ治具は設けられていない。図４（ａ）は、測定用プローブ針３を測定用パッド２にコンタクトさせる前の状態を示している。図４（ｂ）は、測定用プローブ針３を下ろす途中の段階で、半導体チップ１はまだ反った状態で測定用プローブ針３を測定用パッド２にコンタクトさせた状態を示す。この状態では、電気的に安定なコンタクトはまだ得られない。
【００１４】
この状態から更に測定用プローブ針３を下ろした状態が図４（ｃ）である。図４（ｂ）から図４（ｃ）に至る間、測定用プローブ針３は、測定用パッド２上を測定用パッドの内側に向かってスライドしていく。しかし、壁状部２Ａの高さを測定用プローブ針の先端が引っかかる程度の高さにしておけば、測定用プローブ針３は、それ以上はスライドせず、測定用プローブ針３を下げていっても測定用パッド２のパターン内に収まっている。この間、測定用プローブ針３の位置の調整は不要である。最終的に図４（ｃ）の状態では、電気的にも安定なコンタクトが得られており、再現性よく、簡便にテストが行なえる。
【００１５】
実施の形態５．
次に、この発明の実施の形態５を図にもとづいて説明する。図５は、実施の形態５による半導体チップのテスト手順を概略的に示した図である。この図において、図１と同一または相当部分にはそれぞれ同一符号を付して説明を省略する。図１と異なる点は、測定用プローブ針の先端部に、測定用パッドを覆うと共に測定用パッドの周端面と係合可能な押圧部を設け、測定用プローブ針に押さえ治具の機能をも兼ねさせた点である。即ち、図５において、３Ａは測定用プローブ針３の先端部に設けられた押圧部で、測定用パッド２を覆うと共に測定用パッド２の周端面と係合可能なように、下方に突出した形の周縁部を有する。また、専用の押さえ治具は設けられていない。
【００１６】
図５（ａ）は、測定用プローブ針３を測定用パッド２にコンタクトさせる前の状態を示している。測定用プローブ針３の先端の押圧部３Ａは、測定用パッド２にかぶさるような形に形成されている。図５（ｂ）は、測定用プローブ針３を下ろす途中の段階で、半導体チップ１はまだ反った状態で測定用パッド２に測定用プローブ針３の押圧部３Ａをコンタクトさせた状態を示している。この状態では、電気的に安定なコンタクトはまだ得られない。この状態からさらに測定用プローブ針３を下ろした状態が図５（ｃ）である。図５（ｂ）から図５（ｃ）に至る間、測定用プローブ針３の押圧部３Ａは、測定用パッド２を覆うように押さえつけているため、半導体チップ１の移動は生じない。このため、測定用プローブ針３を下げていっても測定用プローブ針３の押圧部３Ａは測定用パッド２からずれない。
この間、測定用プローブ針３の位置の調整は不要である。最終的に図５（ｃ）の状態では、電気的にも安定なコンタクトが得られており、再現性よく、簡便にテストが行なえる。
【００１７】
実施の形態６．
次に、この発明の実施の形態６を図にもとづいて説明する。図６は、実施の形態６による半導体チップのテスト手順を概略的に示した図である。この図において、図１と同一または相当部分にはそれぞれ同一符号を付して説明を省略する。図１と異なる点は、半導体チップ表面の測定用パッド以外の個所に突起パターンを形成すると共に、上記突起パターンを覆い、突起パターンの周端面と係合可能な押圧部を有する押さえ治具を設けた点である。即ち、図６において、７は半導体チップ１表面の測定用パッド以外の個所に形成された突起パターンで、選択メッキなどによって高さ５〜２０μｍに形成されている。４Ａは押さえ治具４の先端部に設けられた押圧部で、突起パターン７を覆うと共に、突起パターン７の周端面と係合可能なように下方に突出した形の周縁部を有する。
【００１８】
図６（ａ）は、測定用プローブ針３を測定用パッド２にコンタクトさせる前の状態を示している。図６（ｂ）は、測定用プローブ針３を下ろす途中の段階で、半導体チップ１はまだ反った状態で突起パターン７に押さえ治具４の押圧部４Ａをコンタクトさせた状態を示す。この状態では、測定用プローブ針３は測定用パッド２にコンタクトしていない。この状態からさらに測定用プローブ針３を下ろした状態が図６（ｃ）である。図６（ｂ）から図６（ｃ）に至る間、押さえ治具４の押圧部４Ａが、半導体チップ１表面の突起バターン７を覆うように押さえつけているため、半導体チップ１の移動は生じない。このため、測定用プローブ針３を下げていっても測定用プローブ針３の先端は、測定用パッド２からずれない。この間、測定用プローブ針３の位置の調整は不要である。最終的に図６（ｃ）の状態では、電気的にも安定なコンタクトが得られており、再現性よく、簡便にテストが行なえる。
【００１９】
実施の形態７．
次に、この発明の実施の形態７を図にもとづいて説明する。図７は、実施の形態７による半導体チップのテスト装置の構成を示す概略図である。この図において、１１は半導体チップ１を支承するチップ支えで、半導体チップ１よりやや大きい孔部として形成され上記孔部に半導体チップ１を収容し、支承する装着部１２と、上記装着部１２に半導体チップ１を測定用パッド２が下側となるように装着した時、測定用パッド２が下面に露出するような孔部１３とを有する。
また、１４は装着部１２に装着された半導体チップ１の裏面を上方から押圧するチップ押さえである。
【００２０】
テストに際しては、まず、図７（ａ）に示すように、チップ支え１１の装着部１２に反った半導体チップ１を裏面を上にして装着する。次に、図７（ｂ）に示すように、半導体チップ１の裏面をチップ押さえ１４で押圧し、チップの反りを矯正し、半導体チップ１を平らにする。この後、図７（ｃ）に示すように、下側から測定用プローブ針３を測定用パッド２にコンタクトさせてテストを行なう。半導体チップ１は、測定用プローブ針３を測定用パッド２にコンタクトさせる前に平らに矯正されているため、測定用パッド２に測定用プローブ針３を当てる際に半導体チップの反りに起因するチップずれは生じず、容易に測定用パッド２に測定用プローブ針３をコンタクトさせることができ、電気的にも安定で再現性よく、簡便にテストが行なえる。
なお、チップ支え１１の装着部１２の孔部は所定の大きさの孔として示しているが、チップサイズにより孔の大きさを調整できるような機構を有していてもよい。また、このテスト装置は、図７に示す装置の上下を逆にして、半導体チップ１を下側からチップ支え１１の装着部１２に装着し、チップ押さえ１４を下側から上方に向けて押圧し、測定用プローブ針３を上方から測定用パッド２にコンタクトさせるようにしてもよい。
【００２１】
実施の形態８．
次に、この発明の実施の形態８を図にもとづいて説明する。図８は、実施の形態８による半導体チップのテスト装置の構成を示す概略図である。この図において、１５は半導体チップを収容し、支承するチップ置き台で、半導体チップ１よりやや大きい凹所１６を有する。１は測定用パッド２を設けた半導体チップで、反りを生じている状態で、測定用パッド２を上面にして図８（ａ）に示すように凹所１６内に支承される。４は半導体チップ１の外周部を凹所１６の底面に押圧するための押さえ治具、３は測定用プローブ針である。
【００２２】
テストに際しては、まず、図８（ａ）に示すように、チップ置き台１５に反った半導体チップ１を載せる。次に、図８（ｂ）に示すように、半導体チップ１の外周部を押さえ治具４で凹所１６の底面に押圧し、半導体チップの反りを矯正して半導体チップ１を平らにする。この後、図８（ｃ）に示すように、測定用プローブ針３を測定用パッド２にコンタクトさせてテストを行なう。半導体チップ１は、測定用プローブ針３を測定用パッド２にコンタクトさせる前に平らに矯正されているため、測定用パッド２に測定用プローブ針３を当てる際に反りに起因する半導体チップのずれは生じず、容易に測定用パッド２に測定用プローブ針３をコンタクトさせることができ、電気的にも安定で再現性よく、簡便にテストが行なえる。
【００２３】
【発明の効果】
この発明に係る半導体素子の試験方法は、半導体素子の表面に設けられた測定用パッドに測定用プローブ針を接触させて上記半導体素子の試験を行なう試験方法において、上記半導体素子表面の所望の位置に凹または凸状部を形成し、この凹または凸状部と係合可能な押圧部材を当該凹または凸状部に当接して上記半導体素子を押圧した後、上記測定用プローブ針を上記測定用パッドに接触させるようにしたため、測定用プローブ針の半導体素子に対する相対位置が変化しにくくなるため、測定用プローブ針の位置の調整が不要となり、かつ、電気的にも安定なコンタクトが得られ、再現性よく簡便に試験が行なえる。また、測定用プローブ針は、測定用パッドに１本ずつ下ろしていく必要がなく、複数本を同時に測定用パッドにコンタクトさせることができるため、手間をかけずに試験を行なうことができる。
【００２４】
また、測定用プローブ針が押圧部材と一体に構成され、かつ、測定用パッドが凹または凸状部に形成されているため、測定用プローブ針が測定用パッドから外れることがなく、従って、測定用プローブ針の半導体チップに対する相対位置が変化しないため、測定用プローブ針の位置の調整が不要となり、かつ、電気的にも安定なコンタクトが得られ、再現性よく簡便に試験が行なえる。
【図面の簡単な説明】
【図１】この発明の実施の形態１によるテスト手順を概略的に示した図である。
【図２】この発明の実施の形態２によるテスト手順を概略的に示した図である。
【図３】この発明の実施の形態３によるテスト手順を概略的に示した図である。
【図４】この発明の実施の形態４によるテスト手順を概略的に示した図である。
【図５】この発明の実施の形態５によるテスト手順を概略的に示した図である。
【図６】この発明の実施の形態６によるテスト手順を概略的に示した図である。
【図７】この発明の実施の形態７によるテスト装置の構成を示す概略図である。
【図８】この発明の実施の形態８によるテスト装置の構成を示す概略図である。
【図９】従来の半導体チップのテスト状況を概略的に示した図である。
【符号の説明】
１ 半導体チップ、 ２ 測定用パッド、 ２Ａ 壁状部、
３ 測定用プローブ針、 ３Ａ、４Ａ 押圧部、 ４ 押さえ治具、
５、６ 窪み、 ７ 突起パターン、 １０ 台、
１１ チップ支え、 １２ 装着部、 １３ 孔部、
１４ チップ押さえ、 １５ チップ置き台、 １３ 凹所。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a test method for a semiconductor element (hereinafter, referred to as a semiconductor chip) (hereinafter, referred to as a test method), and more particularly to a test method for easily testing a semiconductor element having a warp.
[0002]
[Prior art]
A conventional semiconductor chip, for example, a compound semiconductor chip for high frequency power amplification used in an output stage of a wireless device or the like, has a large amount of power to be handled, and therefore has a large amount of radiated heat, and is designed in consideration of heat dissipation. . For example, in order to efficiently release heat generated in the active layer near the substrate surface, a semiconductor thinned to about 20 to 30 μm is usually used. In order to efficiently dissipate this heat and to obtain the strength of the semiconductor chip, usually, the back surface of the semiconductor chip is plated with gold as thick as the thickness of the semiconductor. For this reason, after semiconductor chip separation, warpage of 100 μm or more may occur in each semiconductor chip due to the bimetal effect.
[0003]
FIG. 9 is a diagram schematically showing a situation when testing a semiconductor chip having this warpage. In this figure, reference numeral 10 denotes a table on which a test semiconductor chip is placed, 1 denotes a semiconductor chip placed on the table 10, 2 denotes a measurement pad formed on the semiconductor chip 1, and 3 denotes an electric power from the measurement pad. This is a measurement probe needle for extracting a signal. FIG. 9A shows a state before the measurement probe needle 3 is brought into contact with the measurement pad 2. When a test is performed, a plurality of measurement probe needles 3 are usually brought into contact with the measurement pads 2 on the semiconductor chip 1 from this state.
However, since the semiconductor chip 1 is warped, it is difficult to simultaneously contact the measurement probe needle 3 with the measurement pad 2. When the probe tip 3 for measurement is brought into contact with the pad 2 for measurement because the semiconductor chip 1 is warped, the semiconductor chip 1 is displaced in the horizontal direction, and as shown in FIG. The measurement probe needle 3 may not hit the probe. When such a situation occurs, it is necessary to re-establish the measurement probe needle 3 again. Then, after all the necessary measurement probe needles 3 have been set up on the measurement pads 2, an electrical test is performed.
[0004]
[Problems to be solved by the invention]
The conventional method of testing a semiconductor chip has been performed according to the above-described procedure, so that when testing a semiconductor chip that is warped, it is troublesome to contact the measurement probe needle to the measurement pad. At the same time, there is a problem that even if the contact is made with the measuring pad, the contact state is unstable and a test with good reproducibility cannot be performed.
The present invention has been made in order to solve the above-described problems, and provides a method for testing a semiconductor element capable of easily performing a test with good reproducibility even when a semiconductor chip is warped. The purpose is to provide.
[0005]
[Means for Solving the Problems]
A test method for a semiconductor device according to the present invention is a test method for testing a semiconductor device by bringing a measurement probe needle into contact with a measurement pad provided on a surface of the semiconductor device. A concave or convex portion is formed on the semiconductor device, and a pressing member engageable with the concave or convex portion is brought into contact with the concave or convex portion to press the semiconductor element. The contact pad comes into contact with the pad.
[0006]
Further, the measurement probe needle is formed integrally with the pressing member, and the measurement pad is formed in a concave or convex portion.
[0007]
BEST MODE FOR CARRYING OUT THE INVENTION
Embodiment 1 FIG.
Hereinafter, a first embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a diagram schematically showing a procedure for testing a semiconductor chip according to the first embodiment. In this figure, reference numeral 10 denotes a stand for placing a semiconductor chip for test, 1 denotes a semiconductor chip, 2 denotes a measurement pad formed on the semiconductor chip 1, and 3 denotes a measurement for extracting an electric signal from the measurement pad 2. The probe needle 4 is a pressing jig for pressing the outer peripheral portion of the semiconductor chip 1, and is driven by a driving means (not shown) different from the driving means (not shown) of the measuring probe needle 3. Is configured. FIG. 1A shows a state of the semiconductor chip 1 before the test. The semiconductor chip 1 is placed on a table 10 in a warped state. Next, as shown in FIG. 1 (b), first, the holding jig 4 is lowered to the outer peripheral portion of the semiconductor chip 1 prior to the movement of the measurement probe needle 3, and the outer peripheral portion of the semiconductor chip 1 is placed on the base 10. The semiconductor chip 1 is fixed so as not to move when pressed.
At this time, since the pressing jig 4 presses the outer peripheral portion of the measuring pad 2 formed on the semiconductor chip 1, the measuring pad 2 is exposed. In this state, next, the probe needle 3 for measurement is lowered onto the semiconductor chip 1 as shown in FIG.
[0008]
Since the measuring probe needle 3 can be brought into contact with the measuring pad 2 in a state where the semiconductor chip 1 is fixed by the holding jig 4, the measuring probe needle 3 is measured with good reproducibility without displacement of the semiconductor chip 1. Can be brought into contact with the pad 2. In addition, since the measurement probe needles 3 do not need to be lowered one by one to the measurement pads 2 and can contact a plurality of measurement pads 2 at the same time, the test can be performed without trouble. In the drawing, the holding jig 4 presses the outer peripheral part more than the measuring pad 2, but it is not always necessary to do so, and an arbitrary portion on the semiconductor chip may be pressed. .
[0009]
Embodiment 2 FIG.
Next, a second embodiment of the present invention will be described with reference to the drawings. FIG. 2 is a diagram schematically showing a test procedure of the semiconductor chip according to the second embodiment. In this figure, the same or corresponding parts as those in FIG. The difference from FIG. 1 is that a depression is formed at an arbitrary position on the surface of the semiconductor chip, a measurement pad is disposed in the depression, and the measurement probe needle also functions as a holding jig. is there. That is, in FIG. 2, reference numeral 5 denotes a depression formed at an arbitrary position on the surface of the semiconductor chip 1, and a measurement pad 2 is provided in the depression. Further, no dedicated holding jig is provided. When the semiconductor chip 1 is made of GaAs, which is often used as a compound semiconductor, for example, the depression 5 is formed by etching the GaAs substrate with a mixed solution of sulfuric acid, hydrogen peroxide, and water.
[0010]
FIG. 2A shows a state before the measurement probe needle 3 is brought into contact with the semiconductor chip 1. FIG. 2B shows a state in which the measuring probe needle 3 is brought into contact with the measuring pad 2 while the semiconductor chip 1 is still warped in the middle of lowering the measuring probe needle 3. In this state, an electrically stable contact has not yet been obtained. FIG. 2C shows a state in which the measurement probe needle 3 is further lowered from this state. By setting the depth of the recess 5 to a depth (about 10 μm) such that the tip of the measuring probe needle 3 does not protrude, the measuring probe needle 3 can be moved from FIG. 2B to FIG. Is stuck in the dent 5 where the measuring pad 2 is located, and by further lowering the measuring probe needle 3, even if the tip position of the measuring probe needle 3 is shifted, the measurement is performed on the peripheral surface of the dent 5. Since the tip of the probe needle 3 for measurement stops, the tip of the probe needle 3 for measurement does not come off the pad 2 for measurement. For this reason, it is not necessary to adjust the position of the measuring probe needle 3 from FIG. 2B to FIG. 2C. Finally, in the state shown in FIG. 2C, an electrically stable contact is obtained, and the test can be easily performed with good reproducibility.
[0011]
Embodiment 3 FIG.
Next, a third embodiment of the present invention will be described with reference to the drawings. FIG. 3 is a diagram schematically showing a test procedure of the semiconductor chip according to the third embodiment. In this figure, the same or corresponding parts as those in FIG. The difference from FIG. 1 is that a depression is provided at a position other than the measurement pad on the surface of the semiconductor chip, and the tip of the holding jig is positioned in the depression and pressed.
That is, in FIG. 3, reference numeral 6 denotes a depression provided at a position other than the measurement pad on the surface of the semiconductor chip 1, and is formed by the same method as the depression 5 shown in FIG.
The depth of the depression 6 is set to a depth that does not protrude from the depression 6 when the tip of the holding jig 4 slides in the depression 6. The depth of the measurement probe needle having a radius of curvature of 25 to 50 μm, which is generally used, may be set to be substantially the same as the depth.
[0012]
FIG. 3A shows a state before the measurement probe needle 3 is brought into contact with the measurement pad 2. FIG. 3B shows a stage before the measurement probe needle 3 is brought into contact with the measurement pad 2 of the semiconductor chip 1, and the holding jig 4 is inserted into the recess 6 while the semiconductor chip 1 is still warped. It shows the state where it was turned on. In this state, the measurement probe needle 3 is not in contact with the measurement pad 2. FIG. 3C shows a state in which the measurement probe needle 3 is further lowered from this state. During the transition from FIG. 3B to FIG. 3C, the holding jig 4 is stuck in the depression 6 on the surface of the semiconductor chip 1 and does not protrude from the depression 6 even if the holding jig 4 is lowered. . As a result, the relative position of the measurement probe needle 3 with respect to the semiconductor chip 1 does not change, so that the measurement probe needle 3 automatically contacts the measurement pad 2 from FIG. 3B to FIG. I will do it. During this time, it is not necessary to adjust the position of the measurement probe needle 3. Finally, in the state of FIG. 3C, electrically stable contacts are obtained, and the test can be performed easily with good reproducibility.
[0013]
Embodiment 4 FIG.
Next, a fourth embodiment of the present invention will be described with reference to the drawings. FIG. 4 is a diagram schematically showing a test procedure of the semiconductor chip according to the fourth embodiment. In this figure, the same or corresponding parts as those in FIG. The difference from FIG. 1 is that a wall-shaped portion is formed on the outer side of the semiconductor chip opposite to the measuring pad, and the measuring probe needle also has the function of a holding jig. That is, in FIG. 4, reference numeral 2A denotes an inner edge of the measuring pad 2, that is, a wall-shaped portion formed on the side opposite to the outer edge of the semiconductor chip 1. The wall-shaped portion 2A can be formed by performing selective plating on the inner end of the measuring pad 2. Further, no dedicated holding jig is provided. FIG. 4A shows a state before the measurement probe needle 3 is brought into contact with the measurement pad 2. FIG. 4B shows a state in which the measuring probe needle 3 is brought into contact with the measuring pad 2 while the semiconductor chip 1 is still warped in the course of lowering the measuring probe needle 3. In this state, an electrically stable contact has not yet been obtained.
[0014]
FIG. 4C shows a state in which the measurement probe needle 3 is further lowered from this state. 4 (c), the measurement probe needle 3 slides on the measurement pad 2 toward the inside of the measurement pad. However, if the height of the wall-shaped portion 2A is set to such a height that the tip of the measurement probe needle is caught, the measurement probe needle 3 does not slide any further, and the measurement probe needle 3 is lowered. Even within the pattern of the measuring pad 2. During this time, it is not necessary to adjust the position of the measurement probe needle 3. Finally, in the state of FIG. 4C, electrically stable contacts are obtained, and the test can be performed easily with good reproducibility.
[0015]
Embodiment 5 FIG.
Next, a fifth embodiment of the present invention will be described with reference to the drawings. FIG. 5 is a diagram schematically showing a test procedure of the semiconductor chip according to the fifth embodiment. In this figure, the same or corresponding parts as those in FIG. The difference from FIG. 1 is that a pressing portion that covers the measuring pad and is engageable with the peripheral end surface of the measuring pad is provided at the tip of the measuring probe needle, and the measuring probe needle also has a holding jig function. This is the point that also served. That is, in FIG. 5, reference numeral 3A denotes a pressing portion provided at the distal end of the measuring probe needle 3, which projects downward so as to cover the measuring pad 2 and engage with the peripheral end surface of the measuring pad 2. It has a peripheral shape. Further, no dedicated holding jig is provided.
[0016]
FIG. 5A shows a state before the measurement probe needle 3 is brought into contact with the measurement pad 2. The pressing portion 3A at the tip of the measuring probe needle 3 is formed so as to cover the measuring pad 2. FIG. 5 (b) shows a state in which the pressing portion 3A of the measuring probe needle 3 is brought into contact with the measuring pad 2 while the semiconductor chip 1 is still warped, while the measuring probe needle 3 is being lowered. I have. In this state, an electrically stable contact has not yet been obtained. FIG. 5C shows a state in which the measurement probe needle 3 is further lowered from this state. 5B to 5C, the pressing portion 3A of the measuring probe needle 3 is pressed so as to cover the measuring pad 2, so that the semiconductor chip 1 does not move. Therefore, even when the measurement probe needle 3 is lowered, the pressing portion 3A of the measurement probe needle 3 does not shift from the measurement pad 2.
During this time, it is not necessary to adjust the position of the measurement probe needle 3. Finally, in the state of FIG. 5C, electrically stable contacts are obtained, and the test can be performed easily with good reproducibility.
[0017]
Embodiment 6 FIG.
Next, a sixth embodiment of the present invention will be described with reference to the drawings. FIG. 6 is a diagram schematically showing a test procedure of the semiconductor chip according to the sixth embodiment. In this figure, the same or corresponding parts as those in FIG. The difference from FIG. 1 is that a projection pattern is formed on a portion of the semiconductor chip surface other than the measurement pad, and a holding jig that covers the projection pattern and has a pressing portion that can be engaged with the peripheral end surface of the projection pattern is provided. It is a point. That is, in FIG. 6, reference numeral 7 denotes a projection pattern formed on a portion of the surface of the semiconductor chip 1 other than the measurement pad, and is formed to a height of 5 to 20 μm by selective plating or the like. Reference numeral 4A denotes a pressing portion provided at the distal end portion of the holding jig 4, which covers the projection pattern 7 and has a peripheral edge projecting downward so as to be able to engage with the peripheral end surface of the projection pattern 7.
[0018]
FIG. 6A shows a state before the measurement probe needle 3 is brought into contact with the measurement pad 2. FIG. 6B shows a state in which the pressing portion 4A of the holding jig 4 is brought into contact with the protruding pattern 7 while the semiconductor chip 1 is still warped, while the probe needle 3 for measurement is being lowered. In this state, the measurement probe needle 3 is not in contact with the measurement pad 2. FIG. 6C shows a state in which the measurement probe needle 3 is further lowered from this state. During the transition from FIG. 6B to FIG. 6C, the pressing portion 4A of the holding jig 4 holds down the projection pattern 7 on the surface of the semiconductor chip 1 so that the semiconductor chip 1 does not move. . For this reason, even if the measurement probe needle 3 is lowered, the tip of the measurement probe needle 3 does not shift from the measurement pad 2. During this time, it is not necessary to adjust the position of the measurement probe needle 3. Finally, in the state of FIG. 6C, electrically stable contacts are obtained, and the test can be performed easily with good reproducibility.
[0019]
Embodiment 7 FIG.
Next, a seventh embodiment of the present invention will be described with reference to the drawings. FIG. 7 is a schematic diagram showing a configuration of a semiconductor chip test apparatus according to the seventh embodiment. In this figure, reference numeral 11 denotes a chip support for supporting the semiconductor chip 1, which is formed as a hole slightly larger than the semiconductor chip 1, accommodates the semiconductor chip 1 in the hole, and supports the mounting portion 12 and the mounting portion 12. When the semiconductor chip 1 is mounted so that the measurement pad 2 is on the lower side, the semiconductor chip 1 has a hole 13 so that the measurement pad 2 is exposed on the lower surface.
A chip holder 14 presses the back surface of the semiconductor chip 1 mounted on the mounting part 12 from above.
[0020]
At the time of the test, first, as shown in FIG. 7A, the semiconductor chip 1 warped to the mounting portion 12 of the chip support 11 is mounted with its back face up. Next, as shown in FIG. 7 (b), the back surface of the semiconductor chip 1 is pressed by the chip holder 14, the warpage of the chip is corrected, and the semiconductor chip 1 is flattened. Thereafter, as shown in FIG. 7C, a test is performed by contacting the measurement probe needle 3 with the measurement pad 2 from below. Since the semiconductor chip 1 is straightened before the measurement probe needle 3 is brought into contact with the measurement pad 2, the chip caused by the warpage of the semiconductor chip when the measurement probe needle 3 is applied to the measurement pad 2. No displacement occurs, and the measurement probe needle 3 can be easily brought into contact with the measurement pad 2, so that the test can be performed easily and electrically with good reproducibility and easily.
Although the hole of the mounting portion 12 of the chip support 11 is shown as a hole of a predetermined size, the hole may have a mechanism capable of adjusting the size of the hole depending on the chip size. In this test apparatus, the semiconductor chip 1 is mounted on the mounting portion 12 of the chip support 11 from below by turning the apparatus shown in FIG. 7 upside down, and the chip holder 14 is pressed upward from below. Alternatively, the measurement probe needle 3 may be brought into contact with the measurement pad 2 from above.
[0021]
Embodiment 8 FIG.
Next, an eighth embodiment of the present invention will be described with reference to the drawings. FIG. 8 is a schematic diagram showing a configuration of a semiconductor chip test apparatus according to the eighth embodiment. In this figure, reference numeral 15 denotes a chip holder for receiving and supporting a semiconductor chip, and has a recess 16 slightly larger than the semiconductor chip 1. Numeral 1 denotes a semiconductor chip provided with a measuring pad 2, which is warped and supported in a recess 16 with the measuring pad 2 facing upward as shown in FIG. Reference numeral 4 denotes a holding jig for pressing the outer peripheral portion of the semiconductor chip 1 against the bottom surface of the recess 16 and reference numeral 3 denotes a measurement probe needle.
[0022]
In the test, first, as shown in FIG. 8A, the warped semiconductor chip 1 is mounted on the chip holder 15. Next, as shown in FIG. 8B, the outer peripheral portion of the semiconductor chip 1 is pressed against the bottom surface of the recess 16 by the holding jig 4 to correct the warpage of the semiconductor chip and flatten the semiconductor chip 1. Thereafter, as shown in FIG. 8C, the test is performed by bringing the measurement probe needle 3 into contact with the measurement pad 2. Since the semiconductor chip 1 is flattened before the measurement probe needle 3 is brought into contact with the measurement pad 2, the semiconductor chip is displaced due to warpage when the measurement probe needle 3 is applied to the measurement pad 2. Does not occur, the measuring probe needle 3 can be easily brought into contact with the measuring pad 2, and the test can be performed electrically easily, with good reproducibility, and easily.
[0023]
【The invention's effect】
A test method for a semiconductor device according to the present invention is a test method for testing a semiconductor device by bringing a measurement probe needle into contact with a measurement pad provided on a surface of the semiconductor device. A concave or convex portion is formed on the semiconductor device, and a pressing member engageable with the concave or convex portion is brought into contact with the concave or convex portion to press the semiconductor element. The position of the measurement probe needle relative to the semiconductor element is less likely to change because it is in contact with the measurement pad, making it unnecessary to adjust the position of the measurement probe needle and providing an electrically stable contact. The test can be easily performed with good reproducibility. In addition, since it is not necessary to drop the measuring probe needles one by one on the measuring pad and a plurality of the measuring probe needles can be brought into contact with the measuring pad at the same time, the test can be performed without any trouble.
[0024]
In addition, since the measurement probe needle is formed integrally with the pressing member, and the measurement pad is formed in a concave or convex portion, the measurement probe needle does not come off from the measurement pad, and thus the measurement is performed. Since the relative position of the probe needle for measurement does not change with respect to the semiconductor chip, it is not necessary to adjust the position of the probe needle for measurement, an electrically stable contact can be obtained, and the test can be performed easily with good reproducibility.
[Brief description of the drawings]
FIG. 1 is a diagram schematically showing a test procedure according to a first embodiment of the present invention.
FIG. 2 is a diagram schematically showing a test procedure according to a second embodiment of the present invention.
FIG. 3 is a diagram schematically showing a test procedure according to a third embodiment of the present invention.
FIG. 4 is a diagram schematically showing a test procedure according to a fourth embodiment of the present invention.
FIG. 5 schematically shows a test procedure according to a fifth embodiment of the present invention.
FIG. 6 schematically shows a test procedure according to a sixth embodiment of the present invention.
FIG. 7 is a schematic diagram showing a configuration of a test apparatus according to a seventh embodiment of the present invention.
FIG. 8 is a schematic diagram showing a configuration of a test apparatus according to an eighth embodiment of the present invention.
FIG. 9 is a diagram schematically showing a test situation of a conventional semiconductor chip.
[Explanation of symbols]
1 semiconductor chip, 2 measuring pad, 2A wall-shaped part,
3 probe needle for measurement, 3A, 4A pressing part, 4 holding jig,
5, 6 dents, 7 projection patterns, 10 units,
11 chip support, 12 mounting part, 13 hole part,
14 chip holder, 15 chip holder, 13 recess.
