JP2004311799A - Semiconductor testing device - Google Patents
Semiconductor testing device Download PDFInfo
- Publication number
- JP2004311799A JP2004311799A JP2003104757A JP2003104757A JP2004311799A JP 2004311799 A JP2004311799 A JP 2004311799A JP 2003104757 A JP2003104757 A JP 2003104757A JP 2003104757 A JP2003104757 A JP 2003104757A JP 2004311799 A JP2004311799 A JP 2004311799A
- Authority
- JP
- Japan
- Prior art keywords
- contact
- semiconductor wafer
- wafer
- semiconductor
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、半導体試験装置に関し、例えばウエハによるMOS−FET(Metal Oxide Semiconductor Field Effect Transistor )のオン抵抗測定等に適用することができる。本発明は、ステージに複数のコンタクトピンを設けると共に、可動するコンタクト片によりコンタクトピンを選択的に押圧し、このコンタクト片に対応する特定部位でコンタクトピンを半導体ウエハの裏面に当接させることにより、ソリの大きなウエハについても、さらにはウエハの周囲のチップについても測定可能であって、ウエハ裏面に係る測定精度の劣化を有効に回避することができるようにする。
【0002】
【従来の技術】
従来、半導体試験装置においては、例えば特開平11−64385公報等に開示されているように、いわゆるケルビン接続により測定精度を向上するようになされている。
【0003】
すなわちこの種の半導体試験装置においては、所定のステージに半導体ウエハを吸着して保持した後、この半導体ウエハの各チップに順次プローブを押し付けて各チップの特性を測定するようになされている。この種の半導体試験装置は、この各プローブがいわゆるケルビン接続により測定装置のセンス及びフォースに接続されるようになされ、これによりプローブにおける接触抵抗等による測定精度の劣化を防止するようになされている。
【0004】
このようなステージに半導体ウエハを吸着して保持する半導体試験装置においては、測定装置のセンス及びフォースがステージに接続されるようになされている。このためこの種の半導体試験装置においては、ウエハ裏面とステージとの接触抵抗分に、ステージ自体の抵抗分を加算した抵抗値分が測定結果に重畳され、例えばMOS−FET等における微小抵抗値の測定においては、測定精度が劣化する欠点があった。
【0005】
これに対してこのようなステージに半導体ウエハを吸着して保持する半導体試験装置において、半導体ウエハの裏面に、ケルビン接続による接点を設ける構成も提案されるようになされている。このような構成によれば、ウエハ裏面とステージとの接触抵抗分、ステージ自体の抵抗分による測定精度の低下については、防止することができる。しかしながらこの方法の場合、必ずしも測定対象のチップの裏面に接点が設けられているとは限らないことにより、被測定チップの真裏からセンスラインまでの電位差が抵抗分として測定値に重畳されてしまう。これによりこの方法の場合、測定する部位と接点との間の距離によって、さらにはチップの大きさによって、測定結果が変化する欠点があった。
【0006】
このためこの種の半導体試験装置においては、半導体ウエハの周囲を上下より挟持して半導体ウエハを保持し、この半導体ウエハの両面よりケルビン接続によるプローブを押し付けるもの(以下、ダブルサイド方式と呼ぶ)も提案されるようになされている。このダブルサイド方式の半導体試験装置においては、上述した半導体ウエハを吸着して保持する構成に係る半導体試験装置の欠点については、有効に回避することができるようになされている。
【0007】
【特許文献1】
特開平11─64385公報
【0008】
【発明が解決しようとする課題】
しかしながらこのダブルサイド方式の半導体試験装置においては、半導体ウエハの周囲を上下より挟持して半導体ウエハを保持することにより、結局、半導体ウエハの周囲に形成されたチップについては、特性を試験することが困難な問題がある。因みに、このように試験することが困難な周囲のチップについては、結局、捨て去ることになり、これによりこの方式の半導体試験装置によると、1枚のウエハから取得されるチップの収率が悪くなる欠点がある。
【0009】
またこのように半導体ウエハの周囲を上下より挟持して半導体ウエハを保持することにより、ソリの大きな半導体ウエハについては、測定することが困難な問題があり、これにより厚さの薄い、大きな半導体ウエハにあっては、適用することが困難な欠点があった。
【0010】
本発明は以上の点を考慮してなされたもので、ソリの大きなウエハについても、さらにはウエハの周囲のチップについても測定可能であって、ウエハ裏面に係る測定精度の劣化を有効に回避することができる半導体試験装置を提案しようとするものである。
【0011】
【課題を解決するための手段】
かかる課題を解決するため請求項1の発明においては、ステージに半導体ウエハを保持し、前記半導体ウエハに形成されたチップの特性を試験する半導体試験装置に適用する。本発明は、相互に絶縁されて所定ピッチにより前記ステージに保持され、背面側からの押圧により、前記半導体ウエハの裏面に先端が当接する複数のコンタクトピンと、前記ステージの背面にて、前記半導体ウエハを保持する面に沿って可動して、対向する部位に設けられた前記コンタクトピンを押圧するコンタクト片とを備えるようにする。
【0012】
また請求項2の発明においては、請求項1の構成において、前記コンタクト片が、センス用のコンタクト片と、フォース用のコンタクト片とであり、前記センス用及びフォース用のコンタクト片によるケルビン接続により前記チップの特性を測定するようにする。
【0013】
また請求項3の発明においては、請求項1又は請求項2の構成において、前記コンタクト片の押圧により前記コンタクトピンが裏面に当接してなる前記半導体ウエハの部位を、前記半導体ウエハの表面側から前記半導体ウエハに接触するプローブを有してなるようにする。
【0014】
請求項1の構成によれば、ステージに半導体ウエハを保持し、前記半導体ウエハに形成されたチップの特性を試験する半導体試験装置に適用することにより、ソリの大きなウエハについても、さらにはウエハの周囲のチップについても測定可能とすることができる。また相互に絶縁されて所定ピッチにより前記ステージに保持され、背面側からの押圧により、前記半導体ウエハの裏面に先端が当接する複数のコンタクトピンと、前記ステージの背面にて、前記半導体ウエハを保持する面に沿って可動して、対向する部位に設けられた前記コンタクトピンを押圧するコンタクト片とを備えることにより、測定対象のチップに対応する部位にコンタクト片を可動してコンタクトピンを押圧することにより、測定対象のチップの裏面でコンタクトを図ることができ、その分、ウエハの裏面に係る測定精度の劣化を有効に回避することができる。
【0015】
また請求項2の構成によれば、請求項1の構成において、前記コンタクト片が、センス用のコンタクト片と、フォース用のコンタクト片とであり、前記センス用及びフォース用のコンタクト片によるケルビン接続により前記チップの特性を測定することにより、コンタクト片、コンタクトピンの接触抵抗等に係る測定誤差を防止し得、その分、さらに一段とウエハ裏面に係る測定精度の劣化を有効に回避することができる。
【0016】
また請求項3の構成によれば、請求項1又は請求項2の構成において、前記コンタクト片の押圧により前記コンタクトピンが裏面に当接してなる前記半導体ウエハの部位を、前記半導体ウエハの表面側から前記半導体ウエハに接触するプローブを有してなるようにすることにより、例えば吸着等によりステージに載置した半導体ウエハの上方より各チップのパッドにプローブを接触させて、各チップの特性を測定することができる。
【0017】
【発明の実施の形態】
以下、適宜図面を参照しながら本発明の実施の形態を詳述する。
【0018】
(1)実施の形態の構成
図1は、本発明の実施の形態に係る半導体試験装置の一部構成を示す斜視図である。この半導体試験装置1は、ステージ2に半導体ウエハを吸着して保持し、この半導体ウエハに形成されたチップのオン抵抗等の特性を試験する。
【0019】
ここでこのステージ2は、例えばテフロン等による絶縁体を円板形状に加工して形成され、所定ピッチにより半導体ウエハを吸着する空気吸引口が形成されるようになされている。これによりこの半導体試験装置1では、例えばハンドラ等により半導体ウエハをこのステージ2に搬送した後、この空気吸引口より吸引を開始して半導体ウエハを保持することにより、ソリの大きなウエハについても、さらにはウエハの周囲のチップについても測定可能とすることができるようになされている。
【0020】
さらにステージ2は、半導体ウエハを保持する面の全面に、所定ピッチにより貫通穴3が形成され、図2に断面を取って示すように、各貫通穴3にコンタクトピン4が配置される。ここでこのコンタクトピン4においては、背面側より押圧し得るように、背面側に一端が突出するように設けられ、この背面側より何ら押圧しない場合には、図2(A)に示すように、半導体ウエハ側の先端が、ステージ2の半導体ウエハを保持する面から奥まった状態となるように配置される。また図2(B)に示すように、後述するコンタクト片5F、5Sにより押圧されると、半導体ウエハを保持する面から先端が極く僅かに飛び出し、この面に保持された半導体ウエハの裏面に先端が当接するようになされている。
【0021】
ステージ2は、図3に示すように、半導体ウエハに形成された1つのチップTに対して、複数個のコンタクトピン4が割り当てられるように、コンタクトピン4が密に配置される。
【0022】
このようなステージ2に対して、半導体試験装置1は、図示しない可動機構によりコンタクト片5F、5S、プローブ6が可動して順次半導体ウエハに形成されたチップの特性を試験するようになされている。
【0023】
すなわち半導体試験装置1は、それぞれステージ2の表面側及び背面側に延出するアーム7及び8が設けられ、このアーム7、8の先端に、それぞれプローブ6及びコンタクト片5F、5Sが対向するように配置される。ここでプローブ6及びコンタクト片5F、5Sは、それぞれ特性を試験する対応する試験装置に接続されるようになされている。
【0024】
このアーム7、8においては、半導体ウエハがステージ2に保持されると、それぞれプローブ6及びコンタクト片5F、5Sが半導体ウエハの上方、ステージ2の下方に位置するように、矢印Aにより示すように、所定の駆動機構により可動される。またこのように上下にプローブ6及びコンタクト片5F、5Sを保持すると、プローブ6を降下させて半導体ウエハに接触させた後、コンタクト片5F、5Sを上昇させてコンタクトピン4を押圧し、これにより試験対象であるチップの表面及び裏面にそれぞれプローブ6及びコンタクト片5F、5Sを接続してこのチップの特性を試験するようになされている。またこのように特性を試験すると、コンタクト片5F、5Sを降下させた後、プローブ6を上昇させ、これらプローブ6及びコンタクト片5F、5Sを続く試験対象のチップまで可動する。半導体試験装置1においては、これらの動作を繰り返して、半導体ウエハに形成された全てのチップについて試験を完了すると、プローブ6及びコンタクト片5F、5Sを元の待機位置まで退避させた後、半導体ウエハの吸着を終了する。
【0025】
このようにして試験装置1に接続されてなるプローブ6及びコンタクト片5F、5Sのうち、プローブ6においては、従来の半導体試験装置と同様に、プローブ針を対応するチップのパッドに押し付けるように構成され、またケルビン接続により試験装置に接続され、これにより測定精度の劣化を防止し得るようになされている。
【0026】
これに対してコンタクト片5F、5Sにおいては、フォース用のコンタクト片5F、センス用のコンタクト片5Sにより構成され、これによりケルビン接続により試験装置に接続できるようになされている。すなわち図2及び図3に示すように、コンタクト片5F、5Sは、アーム8の先端に設けられた絶縁板材9により絶縁され、フォース用のコンタクト片5Fは、略円柱形状により形成されるのに対し、センス用のコンタクト片5Sは、フォース用のコンタクト片5Fの周囲を囲むように、円筒形状により形成される。コンタクト片5F、5Sは、背面側に形成された端子を介してそれぞれ試験装置のセンス及びフォースに接続される。
【0027】
またこれらコンタクト片5F、5Sにおいては、図3に半導体ウエハ側より見て示すように、センス用のコンタクト片5Sの中央を半導体ウエハのチップTの中央に配置した場合に、フォース用のコンタクト片5FがこのチップTの周辺の部分でコンタクトピン4を押圧するように、またそれぞれ複数のコンタクトピン4を押圧するように形成される。これにより半導体試験装置1においては、それぞれセンス用及びフォース用のコンタクト片5F、5Sにより対応するコンタクトピン4を選択的に押圧して半導体ウエハの裏面に当接するコンタクトピン4についても、それぞれ押圧するコンタクト片5F、5Sに対応してセンス用及びフォース用に割り当てて、半導体ウエハの裏面に接続するようになされている。
【0028】
(2)実施の形態の動作
以上の構成において、この半導体試験装置1では(図1)、半導体ウエハがステージ2に載置されると、このステージ2に設けられた空気吸引口より吸引が開始され、これにより半導体ウエハが吸着によりステージ2に保持される。またそれぞれプローブ6及びコンタクト片5F、5Sが半導体ウエハの上方及びステージ2の下方であって、試験対象のチップの上下に可動され、プローブ6が降下されて半導体ウエハに接触される。これによりこの半導体試験装置1では、このチップに形成されたパッドにそれぞれケルビン接続によるプローブ針が接続される。
【0029】
また続いてコンタクト片5F、5Sが上昇してチップTが配置されてなる箇所のコンタクトピン4を選択的に押圧し(図2及び図3)、これによりそれまでステージ2の保持面より奥まった位置に先端が位置してなるプローブ6の先端が、この押圧により半導体ウエハの裏面に当接する。これによりこの半導体試験装置1では、半導体ウエハの試験対象であるチップが作成されてなる箇所で、試験装置のセンスに接続されてなるセンス用のコンタクト片5Sが、このコンタクト片5Sが押圧してなるコンタクトピン4を介して半導体ウエハの裏面に接続されるのに対し、試験装置のフォースに接続されてなるフォース用のコンタクト片5Fが、このコンタクト片5Fが押圧してなるコンタクトピン4を介して半導体ウエハの裏面に接続される。
【0030】
これにより半導体試験装置1では、ステージ2に半導体ウエハを保持することにより、ソリの大きなウエハについても、さらにはウエハの周囲のチップについても測定可能に半導体ウエハを保持して、試験対象であるチップが作成されてなる箇所で、ウエハ裏面を試験装置に接続し得、被測定チップの真裏からセンスラインまでの電位差が抵抗分として測定値に重畳されてしまうような状況を有効に回避することができ、その分、測定精度を向上することができるようになされている。
【0031】
またこれらセンス用のコンタクト片5Sとフォース用のコンタクト片5Fがケルビン接続されて、1つのチップTに対応する断面積による同軸形状により作成されていることにより、コンタクト片5F、5Sとコンタクトピン4の接触抵抗分、コンタクトピン4と半導体ウエハ裏面との接触抵抗等による測定精度の低下についても有効に回避することができ、その分、測定精度の低下を有効に回避することができるようになされている。
【0032】
実際上、このような半導体試験装置の試験対象の1つであるMOS−FETにおいては、その特性の試験においてオン抵抗を測定するようになされており、近年、このようなオン抵抗においては、10〔mΩ〕以下のデバイスも増大してきており、これにより被測定チップの真裏からセンスラインまでの電位差、裏面におけるコンタクトピンの接触抵抗分等にあっても、測定精度を著しく劣化させる。しかしながらこの実施の形態の構成によれば、このような半導体ウエハの裏面に係る測定誤差を1〔mΩ〕以下に低減することができ、その分、従来に比して格段的に測定精度を向上することができる。
【0033】
またこの実施の形態のように、裏面側をコンタクトピン4により接続すれば、従来のケルビンチャック方式のようなプローブ針を押し付けることによる裏面の傷付きも有効に回避することができ、その分、チップのマウント時における製品不良も格段的に低減することができる。
【0034】
なおこのようにして作成される各チップにおいては、モールディングして試験する場合もあるものの、このモールディング後の試験においては、ボンディングワイヤーの抵抗分が誤差となる。これに対してこの半導体試験装置により試験する場合にあっては、このようなボンディングワイヤーの抵抗分についても、誤差を有効に回避し得、これにより真に各チップの実力を測定することができる。
【0035】
(3)実施の形態の効果
以上の構成によれば、ステージに複数のコンタクトピンを設けると共に、可動するコンタクト片によりコンタクトピンを選択的に押圧し、このコンタクト片に対応する特定部位でコンタクトピンを半導体ウエハの裏面に当接させることにより、ソリの大きなウエハについても、さらにはウエハの周囲のチップについても測定可能であって、ウエハ裏面に係る測定精度の劣化を有効に回避することができる。
【0036】
またこのコンタクト片が、センス用のコンタクト片と、フォース用のコンタクト片とであり、これらセンス用及びフォース用のコンタクト片によるケルビン接続によりチップの特性を測定することにより、ウエハ裏面に係る測定精度の劣化を一段と有効に回避することができる。
【0037】
またコンタクト片の押圧によりコンタクトピンが裏面に当接してなる半導体ウエハの部位を、半導体ウエハの表面側から半導体ウエハに接触するプローブを有してなることにより、半導体ウエハの表面側の構成においては、従来の半導体試験装置と同様に構成し得、その分、構成を簡略化することができる。
【0038】
(4)他の実施の形態
なお上述の実施の形態においては、センス用及びフォース用のコンタクト片を同軸形状により配置する場合について述べたが、本発明はこれに限らず、例えば単に円柱形状により併設して設ける場合等、センス用及びフォース用のコンタクト片にあっては、種々の形状による配置を広く適用することができる。
【0039】
また上述の実施の形態においては、裏面側についても、ケルビン接続により半導体ウエハを試験する場合について述べたが、本発明はこれに限らず、実用上十分な測定精度を確保し得る場合には、この裏面側に係るケルビン接続を省略するようにしてもよい。
【0040】
また上述の実施の形態においては、表面側をプローブにより接続する場合について述べたが、本発明はこれに限らず、表面側も裏面と同様に多数のコンタクトピンを設け、これらコンタクトピンを選択的に使用してコンタクトするようにしてもよい。
【0041】
【発明の効果】
上述のように本発明によれば、ステージに複数のコンタクトピンを設けると共に、可動するコンタクト片によりコンタクトピンを選択的に押圧し、このコンタクト片に対応する特定部位でコンタクトピンを半導体ウエハの裏面に当接させることにより、ソリの大きなウエハについても、さらにはウエハの周囲のチップについても測定可能であって、ウエハ裏面に係る測定精度の劣化を有効に回避することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態に係る半導体試験装置の一部構成を示す斜視図である。
【図2】図1の半導体試験装置のステージを関連する構成と共に示す断面図である。
【図3】図1の半導体試験装置におけるコンタクトピンとコンタクト片との関係を示す平面図である。
【符号の説明】
1……半導体試験装置、2……ステージ、4……コンタクトピン、5F、5S……コンタクト片、6……プローブ[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor test apparatus, and can be applied to, for example, on-resistance measurement of a MOS-FET (Metal Oxide Semiconductor Field Effect Transistor) using a wafer. According to the present invention, a plurality of contact pins are provided on a stage, and the contact pins are selectively pressed by a movable contact piece, and the contact pins are brought into contact with the back surface of the semiconductor wafer at a specific portion corresponding to the contact piece. It is possible to measure not only a wafer having a large warp but also chips around the wafer, so that deterioration of the measurement accuracy on the back surface of the wafer can be effectively avoided.
[0002]
[Prior art]
Conventionally, in a semiconductor test apparatus, as disclosed in, for example, Japanese Patent Application Laid-Open No. H11-64385, measurement accuracy is improved by so-called Kelvin connection.
[0003]
That is, in this type of semiconductor test apparatus, after a semiconductor wafer is attracted and held on a predetermined stage, a probe is sequentially pressed against each chip of the semiconductor wafer to measure the characteristics of each chip. In this type of semiconductor test device, each probe is connected to the sense and force of the measuring device by so-called Kelvin connection, thereby preventing deterioration of measurement accuracy due to contact resistance or the like in the probe. .
[0004]
In a semiconductor test apparatus that holds a semiconductor wafer by attracting and holding a semiconductor wafer on such a stage, a sense and a force of a measuring device are connected to the stage. Therefore, in this type of semiconductor test apparatus, the resistance value obtained by adding the resistance of the stage itself to the contact resistance between the back surface of the wafer and the stage is superimposed on the measurement result. In the measurement, there was a disadvantage that the measurement accuracy deteriorated.
[0005]
On the other hand, in a semiconductor test apparatus that holds a semiconductor wafer by attracting and holding it on such a stage, a configuration in which a contact by Kelvin connection is provided on the back surface of the semiconductor wafer has been proposed. According to such a configuration, it is possible to prevent a decrease in measurement accuracy due to a contact resistance between the back surface of the wafer and the stage and a resistance of the stage itself. However, in this method, since the contact is not always provided on the back surface of the chip to be measured, the potential difference from directly behind the chip to be measured to the sense line is superimposed on the measured value as a resistance. Thus, in the case of this method, there is a disadvantage that the measurement result changes depending on the distance between the portion to be measured and the contact point, and further, depending on the size of the chip.
[0006]
For this reason, in this type of semiconductor test apparatus, there is also a semiconductor test apparatus which holds a semiconductor wafer by sandwiching the periphery of the semiconductor wafer from above and below, and presses a probe by Kelvin connection from both sides of the semiconductor wafer (hereinafter, referred to as a double side method). It has been made as proposed. In the double-sided semiconductor test apparatus, the above-described drawbacks of the semiconductor test apparatus having the configuration for holding the semiconductor wafer by suction can be effectively avoided.
[0007]
[Patent Document 1]
JP-A-11-64385
[Problems to be solved by the invention]
However, in this double-sided semiconductor test apparatus, by holding the semiconductor wafer while holding the periphery of the semiconductor wafer from above and below, it is possible to test the characteristics of the chips formed around the semiconductor wafer after all. There are difficult problems. Incidentally, peripheral chips which are difficult to test in this way are eventually thrown away, and according to the semiconductor test apparatus of this type, the yield of chips obtained from one wafer deteriorates. There are drawbacks.
[0009]
Further, by holding the semiconductor wafer by holding the periphery of the semiconductor wafer from above and below, there is a problem that it is difficult to measure a semiconductor wafer having a large warp. Has a drawback that is difficult to apply.
[0010]
The present invention has been made in consideration of the above points, and can measure a wafer with a large warp, and also a chip around the wafer, and effectively avoid deterioration of measurement accuracy on the back surface of the wafer. It is intended to propose a semiconductor test apparatus that can perform the test.
[0011]
[Means for Solving the Problems]
In order to solve such a problem, the invention according to claim 1 is applied to a semiconductor test apparatus that holds a semiconductor wafer on a stage and tests characteristics of chips formed on the semiconductor wafer. The present invention provides a semiconductor device, comprising: a plurality of contact pins that are insulated from each other, are held on the stage at a predetermined pitch, and are pressed from the back side. And a contact piece that is movable along the surface holding the contact pin and presses the contact pin provided at the opposing portion.
[0012]
Further, in the invention according to
[0013]
Further, in the invention of
[0014]
According to the configuration of claim 1, the semiconductor wafer is held on the stage and applied to a semiconductor test apparatus for testing the characteristics of the chips formed on the semiconductor wafer. The surrounding chips can be measured. Further, the semiconductor wafer is held on the stage at a predetermined pitch while being insulated from each other, and a plurality of contact pins whose tips abut on the back surface of the semiconductor wafer by pressing from the back side, and holding the semiconductor wafer on the back surface of the stage. A contact piece that is movable along the surface and presses the contact pin provided at the opposing portion, thereby moving the contact piece to a portion corresponding to the chip to be measured and pressing the contact pin. Accordingly, contact can be made on the back surface of the chip to be measured, and accordingly, deterioration of measurement accuracy on the back surface of the wafer can be effectively avoided.
[0015]
According to a second aspect of the present invention, in the configuration of the first aspect, the contact pieces are a contact piece for sensing and a contact piece for force, and Kelvin connection by the contact pieces for sensing and force. By measuring the characteristics of the chip, it is possible to prevent a measurement error related to the contact resistance of the contact piece, the contact pin, and the like, and to further effectively reduce the deterioration of the measurement accuracy related to the further lower surface of the wafer. .
[0016]
According to a third aspect of the present invention, in the configuration of the first or second aspect, the portion of the semiconductor wafer where the contact pins are in contact with the back surface by pressing the contact pieces is positioned on the front side of the semiconductor wafer. By having a probe that comes into contact with the semiconductor wafer from above, the probe is brought into contact with the pad of each chip from above the semiconductor wafer mounted on the stage by suction or the like, and the characteristics of each chip are measured. can do.
[0017]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings as appropriate.
[0018]
(1) Configuration of Embodiment FIG. 1 is a perspective view showing a partial configuration of a semiconductor test apparatus according to an embodiment of the present invention. The semiconductor test apparatus 1 holds a semiconductor wafer by suction on a
[0019]
Here, the
[0020]
Further, in the
[0021]
In the
[0022]
The semiconductor test apparatus 1 tests the characteristics of the chips formed on the semiconductor wafer by sequentially moving the
[0023]
That is, the semiconductor test apparatus 1 is provided with
[0024]
In the
[0025]
Of the probe 6 and the
[0026]
On the other hand, each of the
[0027]
As shown in FIG. 3 when viewed from the semiconductor wafer side, when the center of the
[0028]
(2) Operation of Embodiment In the above configuration, in the semiconductor test apparatus 1 (FIG. 1), when a semiconductor wafer is placed on the
[0029]
Subsequently, the
[0030]
Thus, the semiconductor test apparatus 1 holds the semiconductor wafer on the
[0031]
Further, since the
[0032]
Actually, in a MOS-FET which is one of the test objects of such a semiconductor test apparatus, an on-resistance is measured in a test of its characteristics. The number of devices of [mΩ] or less has been increasing, and thus, even if there is a potential difference from the back of the chip to be measured to the sense line, the contact resistance of the contact pins on the back, etc., the measurement accuracy is significantly deteriorated. However, according to the configuration of this embodiment, the measurement error on the back surface of the semiconductor wafer can be reduced to 1 [mΩ] or less, and the measurement accuracy is significantly improved as compared with the related art. can do.
[0033]
Further, if the back side is connected by the contact pins 4 as in this embodiment, the back side can be effectively prevented from being damaged by pressing the probe needle as in the conventional Kelvin chuck system. Product defects during chip mounting can also be significantly reduced.
[0034]
In addition, although each chip produced in this way may be molded and tested, in the test after molding, the resistance of the bonding wire causes an error. On the other hand, in the case of testing with this semiconductor test apparatus, errors can be effectively avoided even for the resistance of such a bonding wire, whereby the ability of each chip can be truly measured. .
[0035]
(3) Effects of the Embodiment According to the configuration described above, a plurality of contact pins are provided on the stage, the contact pins are selectively pressed by the movable contact pieces, and the contact pins are pressed at specific portions corresponding to the contact pieces. Abuts against the back surface of the semiconductor wafer, it is possible to measure not only the wafer with a large warp, but also the chips around the wafer, and it is possible to effectively avoid the deterioration of the measurement accuracy on the back surface of the wafer. .
[0036]
These contact pieces are a contact piece for sensing and a contact piece for force. By measuring the characteristics of the chip by Kelvin connection using the contact pieces for sensing and force, the measurement accuracy related to the back surface of the wafer is measured. Can be more effectively avoided.
[0037]
Also, by providing a probe for contacting the semiconductor wafer from the front side of the semiconductor wafer to the portion of the semiconductor wafer where the contact pins are in contact with the back surface by pressing the contact piece, the configuration on the front side of the semiconductor wafer is The configuration can be the same as that of a conventional semiconductor test apparatus, and the configuration can be simplified accordingly.
[0038]
(4) Other Embodiments In the above-described embodiment, the case where the sensing and force contact pieces are arranged in a coaxial shape has been described. However, the present invention is not limited to this. In the case of providing the contact pieces for sensing and force, for example, in the case where they are provided side by side, arrangements of various shapes can be widely applied.
[0039]
Further, in the above-described embodiment, the case where the semiconductor wafer is tested by Kelvin connection also on the back side has been described. However, the present invention is not limited to this, and in a case where practically sufficient measurement accuracy can be ensured, The Kelvin connection on the back side may be omitted.
[0040]
Further, in the above-described embodiment, the case where the front side is connected by a probe has been described. However, the present invention is not limited to this, and a large number of contact pins are provided on the front side similarly to the back side, and these contact pins are selectively provided. May be used to make contact.
[0041]
【The invention's effect】
As described above, according to the present invention, a plurality of contact pins are provided on a stage, and a contact pin is selectively pressed by a movable contact piece, and the contact pin is pressed at a specific portion corresponding to the contact piece on the back surface of the semiconductor wafer. , It is possible to measure not only the wafer with a large warp but also the chips around the wafer, and it is possible to effectively avoid the deterioration of the measurement accuracy on the back surface of the wafer.
[Brief description of the drawings]
FIG. 1 is a perspective view showing a partial configuration of a semiconductor test apparatus according to an embodiment of the present invention.
FIG. 2 is a sectional view showing a stage of the semiconductor test apparatus of FIG. 1 together with a related configuration.
FIG. 3 is a plan view showing a relationship between contact pins and contact pieces in the semiconductor test device of FIG.
[Explanation of symbols]
1 ... Semiconductor test equipment, 2 ... Stage, 4 ... Contact pin, 5F, 5S ... Contact piece, 6 ... Probe
Claims (3)
相互に絶縁されて所定ピッチにより前記ステージに保持され、背面側からの押圧により、前記半導体ウエハの裏面に先端が当接する複数のコンタクトピンと、
前記ステージの背面にて、前記半導体ウエハを保持する面に沿って可動して、対向する部位に設けられた前記コンタクトピンを押圧するコンタクト片と
を備えることを特徴とする半導体試験装置。In a semiconductor test apparatus for holding a semiconductor wafer on a stage and testing characteristics of chips formed on the semiconductor wafer,
A plurality of contact pins that are insulated from each other and are held on the stage at a predetermined pitch, and are pressed from the back side, with a plurality of contact pins having tips contacting the back side of the semiconductor wafer;
A semiconductor test apparatus, comprising: a contact piece movable on a back surface of the stage along a surface holding the semiconductor wafer and pressing the contact pin provided at an opposing portion.
前記センス用及びフォース用のコンタクト片によるケルビン接続により前記チップの特性を測定する
ことを特徴とする請求項1に記載の半導体試験装置。The contact piece is a contact piece for sensing and a contact piece for force,
2. The semiconductor test apparatus according to claim 1, wherein characteristics of the chip are measured by Kelvin connection using the sensing and force contact pieces.
ことを特徴とする請求項1又は請求項2に記載の半導体試験装置。2. The semiconductor wafer according to claim 1, wherein a portion of the semiconductor wafer where the contact pins are in contact with a back surface by pressing the contact piece has a probe that contacts the semiconductor wafer from the front surface side of the semiconductor wafer. Or a semiconductor test apparatus according to claim 2.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003104757A JP2004311799A (en) | 2003-04-09 | 2003-04-09 | Semiconductor testing device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003104757A JP2004311799A (en) | 2003-04-09 | 2003-04-09 | Semiconductor testing device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004311799A true JP2004311799A (en) | 2004-11-04 |
Family
ID=33467461
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003104757A Pending JP2004311799A (en) | 2003-04-09 | 2003-04-09 | Semiconductor testing device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004311799A (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011249695A (en) * | 2010-05-31 | 2011-12-08 | Micronics Japan Co Ltd | Semiconductor device testing equipment, testing method using the same, and coaxial probe needle unit used for the same |
JP2013118320A (en) * | 2011-12-05 | 2013-06-13 | Micronics Japan Co Ltd | Apparatus for inspecting semiconductor device, and chuck stage used for the same |
JP2013120887A (en) * | 2011-12-08 | 2013-06-17 | Mitsubishi Electric Corp | Semiconductor testing device and semiconductor testing method |
CN108100991A (en) * | 2017-11-29 | 2018-06-01 | 北京航天控制仪器研究所 | Chip quality detection method, apparatus and system on a kind of MEMS air flow meters wafer |
CN111766495A (en) * | 2020-06-24 | 2020-10-13 | 珠海迈巨微电子有限责任公司 | Detection circuit and method of MOSFET (metal-oxide-semiconductor field effect transistor) on-resistance, chip and battery management system |
JP2021182584A (en) * | 2020-05-19 | 2021-11-25 | 三菱電機株式会社 | Evaluation apparatus of semiconductor device and evaluation method of semiconductor device |
-
2003
- 2003-04-09 JP JP2003104757A patent/JP2004311799A/en active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011249695A (en) * | 2010-05-31 | 2011-12-08 | Micronics Japan Co Ltd | Semiconductor device testing equipment, testing method using the same, and coaxial probe needle unit used for the same |
JP2013118320A (en) * | 2011-12-05 | 2013-06-13 | Micronics Japan Co Ltd | Apparatus for inspecting semiconductor device, and chuck stage used for the same |
JP2013120887A (en) * | 2011-12-08 | 2013-06-17 | Mitsubishi Electric Corp | Semiconductor testing device and semiconductor testing method |
CN108100991A (en) * | 2017-11-29 | 2018-06-01 | 北京航天控制仪器研究所 | Chip quality detection method, apparatus and system on a kind of MEMS air flow meters wafer |
JP2021182584A (en) * | 2020-05-19 | 2021-11-25 | 三菱電機株式会社 | Evaluation apparatus of semiconductor device and evaluation method of semiconductor device |
JP7308792B2 (en) | 2020-05-19 | 2023-07-14 | 三菱電機株式会社 | Semiconductor device evaluation apparatus and semiconductor device evaluation method |
CN111766495A (en) * | 2020-06-24 | 2020-10-13 | 珠海迈巨微电子有限责任公司 | Detection circuit and method of MOSFET (metal-oxide-semiconductor field effect transistor) on-resistance, chip and battery management system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5016892B2 (en) | Inspection apparatus and inspection method | |
TW200807599A (en) | Methods and apparatus for bimodal wafer testing | |
JP2005300545A5 (en) | ||
US6246251B1 (en) | Test process and apparatus for testing singulated semiconductor die | |
JP2010040856A (en) | Probing apparatus | |
JP2004311799A (en) | Semiconductor testing device | |
JP2004053409A (en) | Probe card | |
JP2008292337A (en) | Method for inspecting semiconductor device having spherical external electrode | |
JP3095807B2 (en) | Inspection equipment for semiconductor devices | |
JP5836872B2 (en) | Semiconductor device characteristic evaluation system | |
JP3828299B2 (en) | Z-axis height setting apparatus and method in wafer test system | |
JPH05218149A (en) | Probe device | |
JPH10221370A (en) | Contact probe and its manufacture, and probe apparatus having contact probe | |
KR20180027303A (en) | Vertical probe module with anti-rotation function for wire probes | |
JP2000111574A (en) | Probe card | |
JP3671567B2 (en) | Electrical connection device for electronic components | |
JPH10221369A (en) | Contact probe and its manufacture, and probe apparatus having contact probe | |
JP3219008B2 (en) | Contact probe, method of manufacturing the same, and probe device provided with the contact probe | |
JP2003294808A (en) | Ic socket with measuring aligning function for bga type ic | |
JPH01295185A (en) | Inspection device | |
JPS63262849A (en) | Probe card | |
JPH0621169A (en) | Wafer prober, ic prober, and their probing methods | |
JPH04152634A (en) | Semiconductor integrated circuit | |
JPH06216215A (en) | Structure of contact in prove card | |
JP2021063676A (en) | Prober device and measurement tool |