JP2004056044A - Electrostatic protective circuit and semiconductor integrated circuit - Google Patents
Electrostatic protective circuit and semiconductor integrated circuit Download PDFInfo
- Publication number
- JP2004056044A JP2004056044A JP2002214980A JP2002214980A JP2004056044A JP 2004056044 A JP2004056044 A JP 2004056044A JP 2002214980 A JP2002214980 A JP 2002214980A JP 2002214980 A JP2002214980 A JP 2002214980A JP 2004056044 A JP2004056044 A JP 2004056044A
- Authority
- JP
- Japan
- Prior art keywords
- bipolar transistor
- protection circuit
- electrostatic protection
- static electricity
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、外部から印加される静電気から内部回路を保護する静電保護回路及び該静電保護回路を備える半導体集積回路に関する。
【0002】
【従来の技術】
静電保護回路は、入出力端子に静電気が印加された場合に、保護すべき内部回路のブレークダウン電圧より低い電圧でブレークダウンを起こすことにより、内部回路に過電圧が印加されないようにするものである。静電保護回路を構成する保護素子は、半導体デバイスをセット基板に実装する際に、マシンや人体から発生する静電気から、半導体デバイスを保護するためのものである。この保護素子は、従来から入出力端子に印加された過電圧から回路素子を保護するための手段として、回路素子の入出力端子に保護端子を接続することが行われている。
【0003】
図4は、従来の静電保護回路の一例を示す図である。同図に示す静電保護回路500は、静電気から内部回路600を保護するものであり、npn形のバイポーラトランジスタ502、ベース抵抗504、寄生ダイオード506により構成される。
【0004】
バイポーラトランジスタ502は、コレクタが入出力端子に接続され、エミッタが接地(GND)端子に接続されるとともに、ベースがベース抵抗504を介してGND端子に接続されている。また、バイポーラトランジスタ502には、コレクタとサブストレート間に、カソードがコレクタ側に接続され、アノードがGND端子に接続された寄生ダイオード506が付加される。
【0005】
静電保護回路500において、入出力端子に静電気による正の過電圧が印加されると、バイポーラトランジスタ502のコレクタ−ベース間のp−n接合に逆電圧が印加される。この逆電圧が上昇すると、バイポーラトランジスタ502は、ブレークダウンを起こす。このブレークダウンによってコレクタ電流が流れる。
【0006】
そして、ベース抵抗504とベース電流との電位によって、バイポーラトランジスタ502がオン状態となり、コレクタ−ベース間の電圧が低下してスナップバック電圧となる。これにより、印加された過電圧による多くの電荷がGND端子へ流れ出し、静電気の電荷が入出力端子から内部回路600に侵入することが阻止されるため、当該内部回路600は静電気から保護される。また、バイポーラトランジスタ502のコレクタ−ベース間の電圧がスナップバック電圧まで低下するため、バイポーラトランジスタ502における消費電力は低く抑えられる。
【0007】
図5は、従来の静電保護回路の他の一例を示す図である。同図に示す静電保護回路510は、静電気から内部回路600を保護するものであり、ダイオード512により構成される。このダイオード512は、カソードが入出力端子に接続され、アノードが接地(GND)端子に接続される。
【0008】
静電保護回路510において、入出力端子に静電気による正の過電圧が印加されると、ダイオード512のアノード−カソード間のp−n接合に逆電圧が印加される。この逆電圧が上昇すると、ダイオード512は、ブレークダウンを起こす。このブレークダウンによって、印加された過電圧による多くの電荷がGND端子へ流れ出す。ダイオード512は、ブレークダウン後、一定のインピーダンスにより電力を消費する。
【0009】
【発明が解決しようとする課題】
ところで、半導体の接合破壊は、接合面の単位面積にかかる電力と時間の関数により決定される。従って、消費電力が低いバイポーラトランジスタ502は、ダイオード512と比較して、接合面が小さくても接合破壊が起こりにくく、面積効率上有利である。
【0010】
しかしながら、バイポーラトランジスタ502は、以下の点において、ダイオード512よりも不利である。即ち、ダイオード512を用いた静電保護回路510は、図6に示すように、電圧と電流の立ち上がりがほぼ一致し、応答性が良い。これに対し、バイポーラトランジスタ502を用いた静電保護回路500は、図7に示すように、ブレークダウン後に、スナップバック電圧まで低下するため、電圧の立ち上がりに対して電流の立ち上がりが遅れ、応答速度が遅い。このため、チャージデバイスモデルに代表されるような10ns以下の立ち上がりの早い静電気の対策には、バイポーラトランジスタ502は不利である。
【0011】
本発明は、上記問題点を解決するものであり、その目的は、応答性が良く、且つ、消費電力の小さい静電保護回路を提供することにある。
【0012】
【課題を解決するための手段】
上記の目的を達成するため、請求項1に記載の発明は、入出力端子に印加される静電気から内部回路を保護する静電保護回路において、コレクタが前記入出力端子に接続され、エミッタが接地端子に接続されるバイポーラトランジスタと、カソードが前記入出力端子に接続され、アノードが前記接地端子にされるダイオードとを備えることを特徴とする。
【0013】
また、請求項2に記載の発明は、請求項1に記載の静電保護回路において、前記バイポーラトランジスタは、ベースが抵抗を介して接地端子に接続されることを特徴とする。
【0014】
また、請求項3に記載の発明は、請求項1又は2に記載の静電保護回路において、前記バイポーラトランジスタのブレークダウン電圧は、前記ダイオードのブレークダウン電圧以上の値であることを特徴とする。
【0015】
また、請求項4に記載の発明は、請求項1乃至3の何れかに記載の静電保護回路を備えることを特徴とする。
【0016】
本発明によれば、入出力端子に、立ち上がりの早い静電気による過電圧が印加された場合、立ち上がり時においては、応答性の良いダイオードによって静電気による電荷を接地端子へ逃がし、バイポーラトランジスタがスナップバックになった後は、当該バイポーラトランジスタにより、静電気による電荷を低電力で効率良く接地端子へ逃がすことができる。
【0017】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。図1は、本発明の実施の形態に係る静電保護回路の構成例を示す図である。
【0018】
同図に示す静電保護回路100は、入出力端子に静電気による正の過電圧が印加された場合に、保護すべき内部回路200のブレークダウン電圧より低い電圧でブレークダウンを起こすことにより、内部回路200に過電圧が印加されないようにするものである。
【0019】
この静電保護回路100は、npn形のバイポーラトランジスタ102、ベース抵抗104、寄生ダイオード106及びダイオード108により構成される。また、静電保護回路100と内部回路200とによって半導体集積回路が構成される。
【0020】
バイポーラトランジスタ102は、コレクタが入出力端子に接続され、エミッタが接地(GND)端子に接続されるとともに、ベースがベース抵抗104を介してGND端子に接続されている。また、バイポーラトランジスタ102には、コレクタとサブストレート間に、カソードがコレクタ側に接続され、アノードがGND端子に接続された寄生ダイオード106が付加される。ダイオード108は、カソードが入出力端子に接続され、アノードがGND端子に接続される。
【0021】
図2は、図1の静電保護回路100におけるバイポーラトランジスタ102、寄生ダイオード106及びダイオード108の電圧−電流特性を示す図である。
【0022】
図1の静電保護回路100において、入出力端子に静電気による正の過電圧が印加されると、バイポーラトランジスタ102のコレクタ−ベース間のp−n接合に逆電圧が印加される。この逆電圧が上昇し、例えば6Vに達すると、バイポーラトランジスタ102は、ブレークダウンを起こす。このブレークダウンによってコレクタ電流が流れる。
【0023】
そして、ベース抵抗104とベース電流との電位によって、バイポーラトランジスタ102がオン状態となり、コレクタ−ベース間の電圧が低下してスナップバック電圧となる。これにより、印加された過電圧による多くの電荷がGND端子へ流れ出す(図2のA)。このため、静電気の電荷が入出力端子から内部回路200に侵入することが阻止され、当該内部回路200は静電気から保護される。また、バイポーラトランジスタ102のコレクタ−ベース間の電圧がスナップバック電圧まで低下するため、バイポーラトランジスタ102における消費電力は低く抑えられる。
【0024】
なお、図2に示すように、寄生ダイオード106のブレークダウン電圧(図2のC)は、バイポーラトランジスタ102のブレークダウン電圧よりも高い。このため、寄生ダイオード106は、逆方向(カソードからアノードへ向かう方向)の静電気に対しては、内部回路200を保護する役割をほとんど果たすことができないが、順方向(アノードからカソードへ向かう方向)の静電気に対しては、有効に働いて内部回路200を保護することができる。但し、バイポーラトランジスタ102は、ブレークダウン後に、スナップバック電圧まで低下するため、電圧の立ち上がりに対して電流の立ち上がりが遅れ、応答速度が遅い。
【0025】
また、入出力端子に静電気による正の過電圧が印加されると、ダイオード108のアノード−カソード間のp−n接合に逆電圧が印加される。この逆電圧が上昇し、例えば6Vに達すると、ダイオード108は、ブレークダウンを起こす。このブレークダウンによって、印加された過電圧による多くの電荷がGND端子へ流れ込む(図2のA)。ダイオード108は、ブレークダウン後、一定のインピーダンスにより電力を消費する。
【0026】
静電保護回路100において、上述したバイポーラトランジスタ102及びダイオード108の動作は、並行して行われる。
【0027】
図3は、図1の静電保護回路100における電圧−電流応答特性を示す図である。図3に示すように、入出力端子に静電気による正の過電圧が印加されると、静電保護回路100は、ダイオード108の動作により、印加された過電圧による多くの電荷がGND端子へ流れ込む。このため、電圧と電流の立ち上がりがほぼ一致し、高い応答性を実現することができる。
【0028】
その後、静電保護回路100は、バイポーラトランジスタ102の動作により、コレクタ−ベース間の電圧がスナップバック電圧まで低下する(図2のB)。このため、消費電力は低く抑えられる。
【0029】
【発明の効果】
本発明によれば、入出力端子に、立ち上がりの早い静電気による過電圧が印加された場合、立ち上がり時においては、応答性の良いダイオードによって静電気による電荷を接地端子へ逃がし、バイポーラトランジスタがスナップバックになった後は、当該バイポーラトランジスタにより、静電気による電荷を低電力で効率良く接地端子へ逃がすことができる。
【図面の簡単な説明】
【図1】静電保護回路の構成例を示す図である。
【図2】バイポーラトランジスタ、寄生ダイオード及びダイオードの電圧−電流特性を示す図である。
【図3】静電保護回路の電圧−電流応答特性を示す図である。
【図4】従来の静電保護回路の一例を示す図である。
【図5】従来の静電保護回路の他の一例を示す図である。
【図6】図4の静電保護回路の電圧−電流応答特性を示す図である。
【図7】図5の静電保護回路の電圧−電流応答特性を示す図である。
【符号の説明】
100 静電保護回路
102 バイポーラトランジスタ
104 ベース抵抗
106 寄生ダイオード
108 ダイオード
200 内部回路[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an electrostatic protection circuit for protecting an internal circuit from static electricity applied from the outside and a semiconductor integrated circuit including the electrostatic protection circuit.
[0002]
[Prior art]
The static electricity protection circuit prevents the overvoltage from being applied to the internal circuit by causing a breakdown at a voltage lower than the breakdown voltage of the internal circuit to be protected when static electricity is applied to the input / output terminals. is there. The protection element constituting the electrostatic protection circuit is for protecting the semiconductor device from static electricity generated from a machine or a human body when the semiconductor device is mounted on a set board. Conventionally, as this protection element, as a means for protecting a circuit element from an overvoltage applied to the input / output terminal, a protection terminal is connected to the input / output terminal of the circuit element.
[0003]
FIG. 4 is a diagram illustrating an example of a conventional electrostatic protection circuit. The
[0004]
The
[0005]
In the
[0006]
Then, the
[0007]
FIG. 5 is a diagram showing another example of the conventional electrostatic protection circuit. An
[0008]
In the
[0009]
[Problems to be solved by the invention]
By the way, junction breakdown of a semiconductor is determined by a function of power and time applied to a unit area of a junction surface. Therefore, compared to the
[0010]
However,
[0011]
The present invention has been made to solve the above problems, and an object of the present invention is to provide an electrostatic protection circuit having good responsiveness and low power consumption.
[0012]
[Means for Solving the Problems]
To achieve the above object, an invention according to claim 1 is an electrostatic protection circuit for protecting an internal circuit from static electricity applied to an input / output terminal, wherein a collector is connected to the input / output terminal and an emitter is grounded. A bipolar transistor connected to a terminal; and a diode having a cathode connected to the input / output terminal and an anode connected to the ground terminal.
[0013]
According to a second aspect of the present invention, in the electrostatic protection circuit according to the first aspect, the bipolar transistor has a base connected to a ground terminal via a resistor.
[0014]
According to a third aspect of the present invention, in the electrostatic protection circuit according to the first or second aspect, a breakdown voltage of the bipolar transistor is equal to or higher than a breakdown voltage of the diode. .
[0015]
According to a fourth aspect of the invention, there is provided an electrostatic protection circuit according to any one of the first to third aspects.
[0016]
According to the present invention, when an overvoltage due to fast rising static electricity is applied to the input / output terminal, at the time of rising, the charge due to the static electricity is released to the ground terminal by the diode having a good response, and the bipolar transistor becomes snapback. After that, the bipolar transistor allows the charge due to static electricity to efficiently escape to the ground terminal with low power.
[0017]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a diagram illustrating a configuration example of an electrostatic protection circuit according to an embodiment of the present invention.
[0018]
The
[0019]
The
[0020]
The
[0021]
FIG. 2 is a diagram illustrating voltage-current characteristics of the
[0022]
In the
[0023]
Then, the
[0024]
As shown in FIG. 2, the breakdown voltage (C in FIG. 2) of the
[0025]
When a positive overvoltage due to static electricity is applied to the input / output terminal, a reverse voltage is applied to the pn junction between the anode and the cathode of the
[0026]
In the
[0027]
FIG. 3 is a diagram showing a voltage-current response characteristic in the
[0028]
Thereafter, in the
[0029]
【The invention's effect】
According to the present invention, when an overvoltage due to fast rising static electricity is applied to the input / output terminal, at the time of rising, the charge due to the static electricity is released to the ground terminal by the diode having a good response, and the bipolar transistor becomes snapback. After that, the bipolar transistor allows the charge due to static electricity to efficiently escape to the ground terminal with low power.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating a configuration example of an electrostatic protection circuit.
FIG. 2 is a diagram illustrating voltage-current characteristics of a bipolar transistor, a parasitic diode, and a diode.
FIG. 3 is a diagram illustrating a voltage-current response characteristic of the electrostatic protection circuit.
FIG. 4 is a diagram illustrating an example of a conventional electrostatic protection circuit.
FIG. 5 is a diagram illustrating another example of a conventional electrostatic protection circuit.
6 is a diagram showing a voltage-current response characteristic of the electrostatic protection circuit of FIG.
7 is a diagram showing a voltage-current response characteristic of the electrostatic protection circuit of FIG.
[Explanation of symbols]
REFERENCE SIGNS
Claims (4)
コレクタが前記入出力端子に接続され、エミッタが接地端子に接続されるバイポーラトランジスタと、
カソードが前記入出力端子に接続され、アノードが前記接地端子にされるダイオードと、
を備えることを特徴とする静電保護回路。In an electrostatic protection circuit that protects internal circuits from static electricity applied to input / output terminals,
A bipolar transistor having a collector connected to the input / output terminal and an emitter connected to the ground terminal;
A diode having a cathode connected to the input / output terminal and an anode serving as the ground terminal;
An electrostatic protection circuit comprising:
前記バイポーラトランジスタは、ベースが抵抗を介して接地端子に接続されることを特徴とする静電保護回路。The electrostatic protection circuit according to claim 1,
An electrostatic protection circuit, wherein the bipolar transistor has a base connected to a ground terminal via a resistor.
前記バイポーラトランジスタのブレークダウン電圧は、前記ダイオードのブレークダウン電圧以上の値であることを特徴とする静電保護回路。The electrostatic protection circuit according to claim 1 or 2,
2. The electrostatic protection circuit according to claim 1, wherein a breakdown voltage of the bipolar transistor is equal to or higher than a breakdown voltage of the diode.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002214980A JP3941619B2 (en) | 2002-07-24 | 2002-07-24 | Electrostatic protection circuit and semiconductor integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002214980A JP3941619B2 (en) | 2002-07-24 | 2002-07-24 | Electrostatic protection circuit and semiconductor integrated circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004056044A true JP2004056044A (en) | 2004-02-19 |
JP3941619B2 JP3941619B2 (en) | 2007-07-04 |
Family
ID=31937127
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002214980A Expired - Fee Related JP3941619B2 (en) | 2002-07-24 | 2002-07-24 | Electrostatic protection circuit and semiconductor integrated circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3941619B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007201445A (en) * | 2005-12-26 | 2007-08-09 | Toshiba Corp | Semiconductor device |
KR100876549B1 (en) | 2007-08-07 | 2008-12-31 | 주식회사 에이디텍 | Esd protection circuitry |
CN100463175C (en) * | 2005-07-22 | 2009-02-18 | 联发科技股份有限公司 | ESD protection device in high voltage and manufacturing method for the same |
-
2002
- 2002-07-24 JP JP2002214980A patent/JP3941619B2/en not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100463175C (en) * | 2005-07-22 | 2009-02-18 | 联发科技股份有限公司 | ESD protection device in high voltage and manufacturing method for the same |
JP2007201445A (en) * | 2005-12-26 | 2007-08-09 | Toshiba Corp | Semiconductor device |
KR100876549B1 (en) | 2007-08-07 | 2008-12-31 | 주식회사 에이디텍 | Esd protection circuitry |
Also Published As
Publication number | Publication date |
---|---|
JP3941619B2 (en) | 2007-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7394631B2 (en) | Electrostatic protection circuit | |
JPH08293583A (en) | Input-output static discharge protective circuit of integrated circuit | |
JP2006319330A (en) | Device for protecting from electrostatic discharge | |
US8004805B2 (en) | Semiconductor integrated circuit | |
CN110198029A (en) | A kind of chip power over-voltage and reverse-connection protection circuit and method | |
JP2001244418A (en) | Semiconductor integrated circuit device | |
JP2002083931A (en) | Integrated semiconductor circuit device | |
JP3941619B2 (en) | Electrostatic protection circuit and semiconductor integrated circuit | |
JP4127007B2 (en) | Semiconductor device | |
TW201126689A (en) | Electrostatic discharge protection device | |
JP2004055583A (en) | Semiconductor integrated circuit device | |
JP2004335634A (en) | Esd protective diode | |
JP3033739B2 (en) | Static electricity protection circuit | |
KR0158626B1 (en) | Esd protection circuit | |
JP2003224199A (en) | Electrostatic protection circuit and semiconductor integrated circuit | |
KR20050098458A (en) | Electro static discharge protection circuit and method thereof | |
JP4083481B2 (en) | Surge protection circuit | |
KR100518526B1 (en) | ESD circuit using trigger current for SCR | |
JP3753506B2 (en) | Semiconductor integrated circuit device | |
JP2001223223A (en) | Clippinig device with negative resistance | |
KR20120067714A (en) | Electrostatic discharge circuit | |
JP4888424B2 (en) | Semiconductor device | |
JP2001156259A (en) | Static electricity damage protection element | |
JPH10294425A (en) | Integrated circuit protective device | |
KR970013308A (en) | Static electricity protection circuit using active element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061219 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070313 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070326 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3941619 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110413 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110413 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140413 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |