JP2004048789A - 増幅装置 - Google Patents

増幅装置 Download PDF

Info

Publication number
JP2004048789A
JP2004048789A JP2003314384A JP2003314384A JP2004048789A JP 2004048789 A JP2004048789 A JP 2004048789A JP 2003314384 A JP2003314384 A JP 2003314384A JP 2003314384 A JP2003314384 A JP 2003314384A JP 2004048789 A JP2004048789 A JP 2004048789A
Authority
JP
Japan
Prior art keywords
amplifier
signal
distortion
input
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003314384A
Other languages
English (en)
Inventor
Kanichi Yonenaga
米永 寛一
Kotaro Takenaga
竹永 浩太郎
Hidekatsu Ueno
上野 英克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2003314384A priority Critical patent/JP2004048789A/ja
Publication of JP2004048789A publication Critical patent/JP2004048789A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

【目的】
本発明は、入力した信号を増幅器で増幅するとともに増幅することにより出力される歪を補償する増幅装置にておいて、例えば瞬時的に高レベルの信号が入力された場合であっても増幅器での位相歪を低減させることを目的とする。
【解決手段】
入力した信号を増幅器で増幅するとともに、前記増幅器で増幅することにより出力される歪を補償する歪補償増幅部と、前記歪補償増幅部の前段に、前記増幅器で位相を生じさせる閾値レベルの信号を減少させる機能を有するリミッタ回路とを備えたことを特徴とする増幅装置。

【選択図】
図2

Description

本発明は、歪検出ループにより入力した信号を増幅器で増幅するとともに当該増幅器で発生した歪成分を検出し、増幅した信号から歪除去ループにより歪成分を除去する増幅装置に関し、特に、増幅器の構成を工夫することや、入力信号を制限するリミッタ回路を備えることにより、高レベルの信号が入力された場合であっても増幅器での位相歪を低減させる増幅装置に関する。
 信号を増幅器で増幅する増幅装置では、例えば信号を増幅器で増幅するときに発生する相互変調歪や雑音等といった歪成分を増幅信号から除去すること(歪補償)を行うために、歪検出ループや歪除去ループから成る歪補償回路を備える場合がある。図9には、このような増幅装置の一例として、歪補償回路を備えた共通増幅装置の構成例を示してある。
同図に示した増幅装置には、3つの方向性結合器(第1方向性結合器〜第3方向性結合器)1、5、9と、2つのベクトル調整器(第1ベクトル調整器〜第2ベクトル調整器)2、7と、主増幅器3と、2つの遅延線(第1遅延線〜第2遅延線)4、6と、補助増幅器8と、制御回路10とが備えられており、この増幅装置では以下に示すように、例えば増幅対象となるマイクロ波帯の多周波信号(マルチトーン)を第1方向性結合器1から入力し、当該信号を主増幅器3で増幅等した後に第3方向性結合器9から出力する。
第1方向性結合器1は、例えば1つの入力端と2つの出力端とを有しており、入力端から増幅対象となる多周波信号を入力する一方、入力した多周波信号を2つの信号に分配して、分配した各信号を各出力端からそれぞれ第1ベクトル調整器2と第1遅延線4へ出力する。第1ベクトル調整器2は、例えば後述する制御回路10による制御に従って信号の位相を調整する機能を有しており、第1方向性結合器1から入力された信号の位相を調整して、当該信号を主増幅器3へ出力する。なお、位相の調整の仕方については後述する。
主増幅器3は、信号を増幅する増幅器から構成されており、第1ベクトル調整器2から入力された信号を増幅して第2方向性結合器5へ出力する。ここで、主増幅器3から出力される増幅信号には、例えば入力された多周波信号を増幅する際に発生した相互変調歪や雑音等といった歪成分が含まれる。第1遅延線4は、信号を伝送する機能を有しており、第1方向性結合器1から入力された信号を伝送して第2方向性結合器5へ出力する。
第2方向性結合器5は、例えば2つの入力端と2つの出力端とを有しており、一方の入力端には上記した主増幅器3から出力された増幅信号が入力され、他方の入力端には上記した第1遅延線4から出力された信号が入力される。そして、第2方向性結合器5は、前記一方の入力端から入力した増幅信号を一方の出力端から第2遅延線6へ出力するとともに、当該増幅信号と前記他方の入力端から入力した信号とを加算して得られる信号を他方の出力端から第2ベクトル調整器7へ出力する。
ここで、第2方向性結合器5で加算される上記した2つの信号(すなわち、第2方向性結合器5に入力される2つの信号)は、上記した第1ベクトル調整器2での位相調整等により逆相(すなわち、互いに位相が反転している状態)で加算されるように制御されており、これにより、上記した第2方向性結合器5の他方の出力端からは、主増幅器3で発生した増幅信号中の歪成分(歪成分信号)のみが検出されて第2ベクトル調整器7へ出力される。上記した第1ベクトル調整器2では、このような逆相加算が実現されるように位相の調整が行われる。
なお、図9に示した回路構成では、上記のように第1方向性結合器1と第2方向性結合器5との間の回路により主増幅器3で発生した増幅信号中の歪成分を検出することが行われており、こうした歪検出を行う回路により歪検出ループが構成されている。
第2遅延線6は、信号を伝送する機能を有しており、第2方向性結合器5から入力された増幅信号を伝送して第3方向性結合器9へ出力する。第2ベクトル調整器7は、例えば後述する制御回路10による制御に従って信号の位相を調整する機能を有しており、第2方向性結合器5から入力された歪成分信号の位相を調整して、当該歪成分信号を補助増幅器8へ出力する。なお、位相の調整の仕方については後述する。補助増幅器8は、信号を増幅する増幅器から構成されており、第2ベクトル調整器7から入力された歪成分信号を増幅して第3方向性結合器9へ出力する。
第3方向性結合器9は、例えば2つの入力端と1つの出力端とを有しており、一方の入力端には上記した第2遅延線6から出力された増幅信号が入力され、他方の入力端には上記した補助増幅器8から出力された歪成分信号が入力される。そして、第3方向性結合器9は、上記した2つの入力端から入力した増幅信号と歪成分信号とを加算して得られる信号を出力端から出力する。
ここで、第3方向性結合器9で加算される上記した2つの信号(すなわち、第3方向性結合器9に入力される2つの信号)は、上記した第2ベクトル調整器7での位相調整等により逆相で加算されるように制御されており、これにより、上記した第3方向性結合器9の出力端からは、上記した第2遅延線6から入力された増幅信号中の歪成分が除去された信号が出力される。上記した第2ベクトル調整器7では、このような逆相加算が実現されるように位相の調整が行われる。また、上記した補助増幅器8での歪成分の増幅は、例えば歪除去ループにより増幅信号中の歪成分がなるべく多く除去される程度に行われるのが好ましい。
なお、図9に示した回路構成では、上記のように第2方向性結合器5と第3方向性結合器9との間の回路により主増幅器3から出力された増幅信号中の歪成分を除去することが行われており、こうした歪除去を行う回路により歪除去ループが構成されている。制御回路10は、上記した2つのベクトル調整器2、7を制御する機能を有しており、例えば上記した歪検出ループや歪除去ループでの逆相加算が最適に行われるように2つのベクトル調整器2、7での位相調整値を自動的に設定する。
以上のように、上記図9に示した増幅装置では、歪検出ループと歪除去ループとから成る歪補償回路を備え、歪検出ループでは入力した増幅対象の信号を主増幅器3で増幅するとともに増幅した信号と前記入力信号とを逆相加算することにより主増幅器3で発生した歪成分を検出し、歪除去ループでは歪検出ループから出力された前記増幅信号と前記歪成分信号とを逆相加算することにより当該増幅信号から歪成分を除去する。このような歪検出及び歪除去を行うことにより、上記した増幅装置では、入力した信号を増幅器で増幅して出力するに際して、当該増幅器で発生する相互変調歪等を出力信号から除去することができる。
なお、上記した歪検出ループや歪除去ループで2つの信号を逆相加算することにより不要な成分を抑圧(除去)する場合の抑圧量を図10を用いて概略的に示す。同図には、上記したループの一つを概略的に示してある。すなわち、分配器(入力側の方向性結合器)31が抑圧対象となる信号を2つの信号(例えばそれぞれ電圧V0)に分配して、分配した一方の信号を結合器(出力側の方向性結合器)33へ出力する一方、分配した他方の信号を位相反転回路32を介して結合器33へ出力し、結合器33が入力した2つの信号を加算して出力するループを示してある。
ここで、例えば処理が必要とされる信号の周波数帯域におけるループの特性として、振幅偏差がd(デシベル:dB)であり、位相偏差がθ(度:゜)であるとすると、上記図10中に示したように、不要成分の抑圧量K(dB)は式1で示される。なお、式1中の”j”は虚数部分を表している。
Figure 2004048789
また、図11には、上記式1中の”d”や”θ”に種々な値を設定した場合の抑圧量Kをグラフで示してあり、例えば振幅偏差dが0.1dBであり、位相偏差θが1゜である場合には約40dBの抑圧量Kが確保される。なお、同図のグラフでは、横軸に振幅偏差dを示してあり、縦軸に位相偏差θを示してある。
 しかしながら、上記のような歪補償回路を備えた増幅装置では、例えば上記図9に示した主増幅器2に入力される信号のレベルが高くなると当該主増幅器9で位相歪が発生してしまい、この位相歪に起因して歪検出ループでの歪検出や歪除去ループでの歪除去の性能が悪くなってしまう場合があるといった不具合があった。なお、上記従来例で示したように多周波信号が増幅装置に入力される場合には、各周波数成分(各トーン)の信号の位相の重なりによって瞬時的にピーク電力が増加してしまうことがあるため、入力信号のレベルが瞬時的に高くなってしまうことが生じ、上記した不具合が特に顕著であった。
ここで、図12には、具体例として上記した主増幅器3を1個の増幅器A3から構成した場合における当該主増幅器3(すなわち、増幅器A3)の入出力特性の一例をグラフで示してある。このグラフの横軸は主増幅器3に入力される信号のレベル(例えば入力電力のレベル)を示し、縦軸は主増幅器3から出力される増幅信号のレベル(例えば出力電力のレベル)及び当該増幅信号の位相を示している。また、同図中の特性P4が出力レベルの特性を示し、特性Q4が出力信号の位相の特性を示している。
同図に示されるように、例えば主増幅器3に瞬時的に高レベルの信号が入力され、出力レベルが飽和電力付近のレベルまで到達すると、当該主増幅器3から出力される増幅信号の位相特性に変化を生じる位相歪が発生してしまう。そして、このような位相歪が発生すると、上記図9に示した増幅装置では、瞬時的な歪検出ループのバランスが崩れ、当該歪検出ループの抑圧量が劣化してしまうことが生じる。
更に、上記のように歪検出ループで抑圧量の劣化が生じると、抑圧することができなかった信号分が歪除去ループの補助増幅器8に入力されてしまう。なお、ベクトル調整器では、例えば信号のレベルが瞬時的に増加してしまった場合には、これに追従することができない。また、補助増幅器8は例えば主増幅器3と同様な特性を有しているため、この補助増幅器8では上記のように歪検出ループで抑圧されなかった信号分が入力されて出力レベルが増加してしまうと歪が発生し、当該出力レベルが飽和電力付近のレベルまで達すると位相歪が発生してしまう。そして、補助増幅器8で発生した歪はそのまま増幅装置(例えば上記図9では第3方向性結合器9)から出力されてしまうため、歪除去ループでは必要な抑圧量を得ることができず、増幅装置の性能劣化を引き起こしてしまうといった不具合があった。
本発明は、このような従来の課題を解決するためになされたもので、歪検出ループにより入力した信号を増幅器で増幅するとともに当該増幅器で発生した歪成分を検出し、増幅した信号から歪除去ループにより歪成分を除去するに際して、例えば瞬時的に高レベルの信号が入力されてしまった場合であっても、増幅器での位相歪を低減させることができる増幅装置を提供することを目的とする。
 上記目的を達成するため、入力した信号を増幅器で増幅するとともに、前記増幅器で増幅することにより出力される歪を補償する歪補償増幅部と、前記歪補償増幅部の前段に、前記増幅器で位相を生じさせる閾値レベルの信号を減少させる機能を有するリミッタ回路とを備えたことを特徴とする増幅装置を提供する。
従って、例えば増幅器で位相歪を生じさせてしまう程の高レベルな信号が瞬時的に入力されてしまった場合であっても、本発明では、当該信号が増幅器に入力される前に当該信号のレベルが上記したリミッタ回路により減少させられるため、増幅器での位相歪を低減させることができ、これにより、歪検出ループでの歪検出や歪除去ループでの歪除去の性能劣化を防止することができる。
本発明の第1実施例に係る増幅装置を図面を参照して説明する。本例では、例えば上記図9に示した増幅装置に本発明を適用して、当該増幅装置の主増幅器3の構成を工夫した場合の例を示す。このように本例の増幅装置では上記図9に示した主増幅器3に係る部分が本発明の要部であり、他の構成部分1〜2、4〜10については上記図9に示した構成と同様であるため、本例では、これら他の構成部分1〜2、4〜10についての説明を省略する。また、本例では、説明の便宜上から、上記図9に示した増幅装置の各構成部分1〜10と同じ符号を用いて本例の増幅装置の構成等を説明している。
図1には、本例の増幅装置における主増幅器3の構成例を示してある。同図に示されるように、本例の主増幅器3は、例えば上記図12に示したものと同様な入出力特性を有した増幅器(第2増幅器)A2と、当該第2増幅器A2の前段に接続されて設けられた第1増幅器A1とから構成されている。ここで、第1増幅器A1としては、高レベルの信号が第2増幅器A2に入力された場合に当該第2増幅器A2で発生する位相歪を打ち消す特性を有した増幅器が用いられている。
図2(a)には、上記した第1増幅器A1の入出力特性の具体例をグラフで示してあり、図2(b)には、上記した第2増幅器A2の入出力特性の具体例をグラフで示してあり、図2(c)には、これら第1増幅器A1の特性及び第2増幅器A2の特性を総じて得られる特性、すなわち主増幅器3全体としての入出力特性の具体例をグラフで示してある。なお、これらのグラフの横軸は入力される信号のレベル(例えば入力電力のレベル)を示し、縦軸は出力される増幅信号のレベル(例えば出力電力のレベル)及び当該増幅信号の位相を示している。また、これら図2(a)〜図2(c)中の特性P1や特性P2や特性P3が出力レベルの特性を示しており、特性Q1や特性Q2や特性Q3が出力信号の位相の特性を示している。
上記図2(a)〜(c)に示されるように、本例の増幅装置に備えられた主増幅器3では、例えば高レベルの信号が入力されることで出力レベルが飽和電力付近のレベルまで達してしまった場合であっても、第1増幅器A1の位相特性Q1と第2増幅器A2の位相特性Q2とが打ち消し合うことにより、主増幅器3全体としては飽和レベル付近の位相特性Q3が変化しない構成が用いられている。
なお、図3及び図4には、上記した第1増幅器A1や第2増幅器A2として用いることが可能な増幅器の入出力特性例を示してある。具体的に、図3には上記した第1増幅器A1として用いることが可能な増幅器の入力レベルに対する出力信号の利得(Gain)T1及び位相(Phase)S1の特性例を示してあり、また、図4には上記した第2増幅器A2として用いることが可能な増幅器の入力レベルに対する利得(Gain)T2及び位相(Phase)S2の特性例を示してある。ここで、横軸は入力レベル(入力電力のデシベル値:dBm)を示し、縦軸は出力信号の利得(dB)及び位相(゜)を示している。一例として、上記した図3及び図4に示した特性を有する増幅器を組み合わせて用いることにより、高レベルの信号に対して増幅器で発生する位相歪を打ち消させることができる。
以上のように、本例の増幅装置では、歪検出ループにより入力した信号を増幅器(主増幅器3)で増幅するとともに増幅した信号と前記入力信号とを逆相加算することにより前記増幅器(主増幅器3)で発生した歪成分を検出し、歪除去ループにより前記歪検出ループから出力された前記増幅信号と前記歪成分信号とを逆相加算することにより当該増幅信号から歪成分を除去するに際して、例えば瞬時的に高レベルの信号が入力されてしまった場合であっても、第1増幅器A1や第2増幅器A2で発生する位相歪が増幅器(主増幅器3)全体として打ち消されるようにしたため、歪検出ループでの歪検出の性能劣化等を防止することができ、これにより、増幅装置による歪補償の性能劣化を防ぐことができる。
具体例として本例の増幅装置では、例えばマイクロ波帯等の多周波信号が入力されるに際して、各周波数成分の位相の重なりによってピーク電力が瞬時的に増加してしまった場合であっても、上記のように歪検出ループでの抑圧量の劣化等を防止することができるため、増幅装置から出力される増幅信号に瞬時的な歪劣化が発生してしまうことを防ぐことができ、これにより、増幅の品質を補償することができる。
なお、上記第1実施例では、1個の増幅器(第2増幅器)A2の前段に1個の増幅器(第1増幅器)A1を付加することにより、これら2個の増幅器全体として高レベル信号に対する位相歪を打ち消した場合を示したが、このような位相歪を打ち消すための増幅器の構成としては、種々な態様が用いられてもよい。例えば、このような構成を実現するために用いる増幅器の個数や、各増幅器の位相特性や、増幅器間の接続の仕方(例えば前段に付加する或いは後段に付加するといったこと)等としては、特に限定はなく、要は、高レベルの信号が入力された場合に各増幅器で発生する位相歪が増幅器(上記第1実施例では主増幅器3)全体として打ち消される構成が用いられればよい。
また、上記した本発明による増幅器での位相歪の打ち消しの仕方としては、例えば増幅器(上記第1実施例では主増幅器3)全体として位相歪をゼロに相殺することができる態様が用いられるのが好ましいが、本発明では、実用上で有効な程度で位相歪の発生を抑制することができるような態様であれば、必ずしも位相歪がゼロに相殺される構成が用いられなくともよく、このような場合であっても、位相歪の抑制の程度に応じて歪検出ループでの歪検出の性能劣化等を低減させる効果を得ることができる。
次に、本発明の第2実施例に係る増幅装置を図面を参照して説明する。図5には、本例の増幅装置の一例を示してあり、この増幅装置では、例えば上記図9に示した増幅装置の第1方向性結合器1の入力側(すなわち、歪補償回路を構成する歪検出ループの前段)にリミッタ回路Lを接続して備えた構成となっている。ここで、本例の増幅装置では上記したリミッタ回路Lに係る部分が本発明の要部であり、他の構成部分1〜10については上記図9に示した構成と同様であるため、本例では、これら他の構成部分1〜10についての説明を省略する。また、本例では、説明の便宜上から、上記図9に示した増幅装置の各構成部分1〜10と同様な構成部分については上記図9に示した場合と同じ符号を用いて本例の増幅装置の構成等を説明している。
図6には、上記のようなリミッタ回路L1の一構成例を示してあり、このリミッタ回路L1には、入力側の方向性結合器11と、リミッタ遅延線12と、位相変化器13と、増幅器14と、出力側の方向性結合器15とが備えられている。入力側方向性結合器11は、例えば1つの入力端と2つの出力端とを有しており、入力端から増幅対象となる信号を入力する一方、入力した信号を2つの信号に分配して、例えば等分配した各信号を各出力端からそれぞれリミッタ遅延線12と位相変化器13へ出力する。
リミッタ遅延線12は、信号を伝送する機能を有しており、入力側方向性結合器11から入力された信号を伝送して出力側方向性結合器15へ出力する。位相変化器13は、例えば信号に歪を発生させることなく信号の位相を変化させる機能を有しており、入力側方向性結合器11から入力された信号を増幅器14へ出力するに際して、入力された信号のレベルが後述する閾値Z以上の場合には当該信号の位相を変化させる。
ここで、図7には、上記した位相変化器13の入出力特性の一例をグラフで示してあり、このグラフの横軸は位相変化器13に入力される信号のレベル(例えば入力電力のレベル)を示し、縦軸は位相変化器13から出力される信号の利得及び当該信号の位相を示している。また、同図中の特性Mが出力信号の利得の特性を示しており、特性Nが当該出力信号の位相の特性を示している。
同図に示されるように、本例の位相変化器13は、入力した信号のレベルが閾値Z以上である場合に当該位相変化器13から出力する信号の位相を変化させる特性を有しており、このような閾値Zとしては、例えば主増幅器3で位相歪が発生してしまうのを防止することができるような値が用いられている。なお、この閾値Zについては更に後述する。
増幅器14は、信号を増幅する機能を有しており、位相変化器13から入力された信号を増幅して出力側方向性結合器15へ出力する。なお、増幅器14による増幅の程度については後述する。出力側方向性結合器15は、例えば2つの入力端と1つの出力端とを有しており、一方の入力端には上記したリミッタ遅延線12から出力された信号が入力され、他方の入力端には上記した増幅器14から出力された信号が入力される。そして、出力側方向性結合器15は、前記一方の入力端から入力した信号と前記他方の入力端から入力した信号とを加算して上記図5に示した第1方向性結合器1の入力端へ出力する。
このような構成により、本例のリミッタ回路L1では、例えば上記した閾値Z未満のレベルの信号が位相変化器13に入力された場合には、リミッタ遅延線12を介して出力側方向性結合器15に入力される信号と、位相変化器13及び増幅器14を介して出力側方向性結合器15に入力される信号とが例えば同相(すなわち、互いに位相がそろっている状態)及び同レベルで加算(合成)されて出力側方向性結合器15から出力される。なお、本例では、このような同相及び同レベルでの加算が実現されるように上記した増幅器14の増幅率等が設定されている。
一方、本例のリミッタ回路L1では、例えば上記した閾値Z以上のレベルの信号が位相変化器13に入力された場合には、当該位相変化器13から出力される信号に位相の変化が生じるため、リミッタ遅延線12を介して出力側方向性結合器15に入力される信号と、位相変化器13及び増幅器14を介して出力側方向性結合器15に入力される信号とが同相で加算されなくなり、このため、出力側方向性結合器15から出力される信号のレベルが減少させられる。
ここで、上記したように本例の閾値Zとしては主増幅器3での位相歪を防止することができる値が用いられており、更に具体的には、好ましい態様として、当該閾値Z未満のレベルの信号が位相変化器13に入力された場合にはリミッタ回路L1から第1方向性結合器1及び第1ベクトル調整器2を介して主増幅器3へ出力される信号のレベルが当該主増幅器3で位相歪を発生させてしまうレベルより小さくなるような値が用いられている。
以上のように、本例の増幅装置では、歪検出ループにより入力した信号を増幅器(主増幅器3)で増幅するとともに増幅した信号と前記入力信号とを逆相加算することにより前記増幅器(主増幅器3)で発生した歪成分を検出し、歪除去ループにより前記歪検出ループから出力された前記増幅信号と前記歪成分信号とを逆相加算することにより当該増幅信号から歪成分を除去するに際して、前記増幅器(主増幅器3)で位相歪を生じさせる閾値以上のレベルの信号を減少させて歪検出ループに入力させるリミッタ回路L1を備えたため、例えば増幅装置に入力される信号が瞬時的に高レベルになってしまった場合であっても、当該信号が増幅器(主増幅器3)に入力される前に当該信号のレベルをリミッタ回路L1により減少させることができる。これにより、増幅器(主増幅器3)での位相歪を低減させることができ、歪検出ループでの歪検出や歪除去ループでの歪除去の性能劣化を防止して、増幅装置による歪補償の性能劣化を防ぐことができる。
なお、ここに言う「前記増幅器(主増幅器3)で位相歪を生じさせる閾値」とは、上記した位相変化器13に入力される信号のレベルに関する閾値Zのことではなく、例えばリミッタ回路L1に入力される信号のレベルに関する閾値のことを言っており、具体的に本例の場合には、位相変化器13に上記した閾値Zのレベルの信号が入力される場合にリミッタ回路L1の入力側方向性結合器11に入力されている信号のレベルのことを言っている。
また、具体例として本例の増幅装置では、上記第1実施例で示した増幅装置の場合と同様に、例えばマイクロ波帯等の多周波信号が入力されるに際して、各周波数成分の位相の重なりによってピーク電力が瞬時的に増加してしまった場合であっても、上記したリミッタ回路L1により当該信号のレベルを減少させることが行われるため、増幅器(主増幅器3)に入力される信号のレベルを当該増幅器(主増幅器3)で位相歪を発生させない程度のレベルに低く抑えることができる。このため、歪検出ループでの抑圧量の劣化を防止することができ、更に、例えば補助増幅器8に高レベルの信号が入力されないことから当該補助増幅器8での位相歪等の発生を抑えて歪除去ループでの抑圧量の劣化を防止することができ、これにより、増幅装置から出力される増幅信号に瞬時的な歪劣化が発生してしまうことを防いで、増幅の品質を補償することができる。
ここで、増幅器(上記第2実施例では主増幅器3)で位相歪を生じさせる閾値以上のレベルの信号を減少させるリミッタ回路の構成としては、必ずしも上記第2実施例で示したものに限られず、同様な効果を奏するものであれば、種々な構成が用いられてもよい。一例として、図8に示すリミッタ回路L2のように、入力側方向性結合器21と増幅器24との間に複数の位相変化器23a〜23nを多段にして備えるようにすれば、1個の位相変化器を備えた場合に比べて位相変化器23a〜23nでの位相の変化量を大きくすることができ、これにより、リミッタの効果を急峻にすることができる。なお、同図に示した位相変化器23a〜23n以外の各構成部分21〜22、24〜25については、例えば上記図6に示した各構成部分11〜12、14〜15と同様である。
また、上記したリミッタ回路により上記閾値以上のレベルの信号を減少させる仕方としては、要は、増幅器(上記第2実施例では主増幅器3)での位相歪を低減させることができるようなものであれば特に限定はなく、例えば信号の電圧や電流のレベル(振幅)を減少させることにより増幅器(上記第2実施例では主増幅器3)での位相歪を低減させる態様を用いることができる。
また、本発明に言う「増幅器(上記第2実施例では主増幅器3)で位相歪を生じさせる閾値」としては、用いられる増幅器の特性や、リミッタ回路と当該増幅器との間に備えられた回路の構成や、要求される歪検出や歪除去の精度等に応じて適当に決定されればよく、要は、実用上で有効な程度で増幅器(上記第2実施例では主増幅器3)における位相歪の発生を防止することができればよい。
また、リミッタ回路により上記した閾値以上のレベルの信号を減少させる程度としては、例えば当該信号を当該閾値未満のレベルに減少させる態様を用いるのが好ましいが、必ずしもこのような態様が用いられなくともよい。例えば、高レベルの信号の全てを前記閾値未満に減少させることはできなくとも、こうした高レベル信号のレベルを実用上で有効な程度で減少させることができる態様が用いられれば、当該信号レベルの減少の程度に応じて増幅器(上記第2実施例では主増幅器3)での位相歪を小さく抑えることができる。
また、以上の第1実施例や第2実施例で示した本発明に係る増幅装置は、信号を増幅器で増幅することを行う種々な分野に適用されてもよく、一例として、通信対象となる多周波信号の増幅を行う無線通信システムにおける増幅装置として用いることができる。
本発明の第1実施例に係る増幅装置に備えられた主増幅器の構成例を示す図である。 主増幅器の特性を説明するための図である。 実験により測定された増幅器の特性の一例を示す図である。 実験により測定された増幅器の特性の一例を示す図である。 本発明の第2実施例に係る増幅装置の一例を示す図である。 リミッタ回路の構成例を示す図である。 位相変化器の特性の一例を示す図である。 リミッタ回路の他の構成例を示す図である。 従来例に係る増幅装置の構成例を示す図である。 ループの抑圧量を説明するための図である。 振幅偏差及び位相偏差に対する抑圧量を示す図である。 従来例に係る主増幅器の特性を説明するための図である。
符号の説明
1、5、9、11、15、21、25・・方向性結合器、2、7・・ベクトル調整器、 3・・主増幅器、 4、6・・遅延線、8・・補助増幅器、 10・・制御回路、A1、A2、14、24・・増幅器、 P1〜P3・・出力レベル、Q1〜Q3、S1〜S2、N・・位相、 T1〜T2、M・・利得、L、L1、L2・・リミッタ回路、 12、22・・リミッタ遅延線、13、23a〜23n・・位相変化器、

Claims (1)

  1. 入力した信号を増幅器で増幅するとともに、前記増幅器で増幅することにより出力される歪を補償する歪補償増幅部と、前記歪補償増幅部の前段に、前記増幅器で位相を生じさせる閾値レベルの信号を減少させる機能を有するリミッタ回路とを備えたことを特徴とする増幅装置。
JP2003314384A 2003-09-05 2003-09-05 増幅装置 Pending JP2004048789A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003314384A JP2004048789A (ja) 2003-09-05 2003-09-05 増幅装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003314384A JP2004048789A (ja) 2003-09-05 2003-09-05 増幅装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000114924A Division JP2000312118A (ja) 2000-01-01 2000-04-17 増幅装置

Publications (1)

Publication Number Publication Date
JP2004048789A true JP2004048789A (ja) 2004-02-12

Family

ID=31712678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003314384A Pending JP2004048789A (ja) 2003-09-05 2003-09-05 増幅装置

Country Status (1)

Country Link
JP (1) JP2004048789A (ja)

Similar Documents

Publication Publication Date Title
EP1158661A2 (en) Feed-forward amplifier
JP3303141B2 (ja) 無線周波数通信システムにおいて使用する増幅回路および増幅器の制御方法
JPWO2010125714A1 (ja) 電力増幅器
US6714073B2 (en) Predistortion type distortion compensation amplification apparatus
JP2006339981A (ja) ドハティ増幅器
US6400223B1 (en) Double carrier cancellation in wide band multi-carrier feed forward linearized power amplifier
JP2004064377A (ja) フィードフォワード増幅器
JP2004048789A (ja) 増幅装置
US7015753B2 (en) Digital signal processing based implementation of a feed forward amplifier
JP3376298B2 (ja) 増幅装置
US6392481B1 (en) Method and apparatus for improved fed forward amplification
JP4628175B2 (ja) 増幅器
EP1353438A1 (en) Feedforward amplifier, communication apparatus, feedforward amplifying method, program and medium
JP2000312118A (ja) 増幅装置
JP3995130B2 (ja) フィードフォワード増幅器
US20010054932A1 (en) Amplifier apparatus
JP4558155B2 (ja) 増幅装置
JP3201166B2 (ja) 低歪み増幅器、多段増幅器および移動体通信用基地局
JP2005151185A (ja) 高出力広帯域信号を合成する方法及び増幅器
JP2007142537A (ja) 送信増幅器の並列運転システムおよび方法
JP2006279673A (ja) 増幅装置
JP2004320185A (ja) 前置歪補償電力増幅装置
JP3776835B2 (ja) 歪補償増幅回路
JP2943838B2 (ja) フィードフォワード増幅器
JP2005236875A (ja) フィードフォワード型歪補償増幅器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050425

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050719

A072 Dismissal of procedure

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20060130

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060508