JP2004047903A - Semiconductor device and its manufacture - Google Patents
Semiconductor device and its manufacture Download PDFInfo
- Publication number
- JP2004047903A JP2004047903A JP2002206168A JP2002206168A JP2004047903A JP 2004047903 A JP2004047903 A JP 2004047903A JP 2002206168 A JP2002206168 A JP 2002206168A JP 2002206168 A JP2002206168 A JP 2002206168A JP 2004047903 A JP2004047903 A JP 2004047903A
- Authority
- JP
- Japan
- Prior art keywords
- resin film
- semiconductor substrate
- wafer
- semiconductor device
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
この発明は、小型及び薄型の半導体装置およびその製造方法に関する。
【0002】
【従来の技術】
半導体チップの薄型化のために、素子および配線などの形成が完了した半導体ウエハ(以下、単に「ウエハ」という。)の裏面側を研削する裏面研削工程が、従来から行われている。この裏面研削工程は、一般には、ウエハの表面に軟質性の保護フィルムを貼り付け、この保護フィルムを介してウエハを加圧してウエハの裏面を砥石に押し付け、その状態でウエハを回転させることによって行われてきた。
【0003】
しかし、研削後の工程、たとえば、ウエハから個々のチップを切り出すための切り出し工程や、切り出されたチップをリードフレームにマウントする工程においては、ウエハやチップがロボットでハンドリングされる。したがって、過度に薄型化を追求すれば、ハンドリング時におけるウエハやチップの破損につながり、歩留まりが低下する。特に、ウエハが大口径化してきた今日では、裏面研削により薄型化されたウエハは、容易に破損してしまうおそれがある。
【0004】
このような問題を解決するために、たとえば、特開平11−150090号公報には、ウエハの表面に突起電極群を形成した後に、このウエハ表面に樹脂膜を形成し、この樹脂膜を保護強化板として用いることが提案されている。この公開公報の半導体装置の製造方法では、樹脂膜の形成後にウエハの裏面研削が行われ、さらに、樹脂膜の表層部分がエッチングにより除去されることにより突起電極群の頂部が露出させられるようになっている。その後は、スクライブラインに沿って樹脂膜が除去され、さらに、保護膜としての窒化膜が突起電極を回避した領域に形成され、その後に、スクライブラインに沿ってウエハが切断されて、個々のチップが切り出されるようになっている。
【0005】
この方法では裏面研削後のウエハは樹脂膜により強化されており、また、ウエハから切り出された個々のチップも樹脂膜により強化されている。これにより、ウエハおよびチップを、これらの破損を生じさせることなく良好にハンドリングできる。また、露出した突起電極の頂部を配線基板の電極パッドなどに接続することにより、このようなチップを実装することができるので、ワイヤボンディングなどを用いて外部端子を引き出す構成に比較して半導体装置を著しく薄型化できる。
【0006】
【発明が解決しようとする課題】
しかし、上述の先行技術の製造方法では、ウエハ表面に樹脂膜を形成してから裏面研削を行うまでの間に、ウエハと樹脂膜との熱膨張/収縮率の相違に起因して、図4に誇張して示すように、ウエハに反りが生じるという問題がある。このような反りが生じたウエハを平坦な砥石で研削すると、ウエハの中心領域と周縁領域とで研削後のウエハの厚さに相違が生じるから、均一な厚さの半導体チップを得ることができなくなるばかりでなく、ウエハの周縁領域から切り出された半導体チップは所期の薄さまで薄型化されていないおそれがある。また薄型化されたウエハはダイシングテープと呼ばれる粘着性をもつテープをはりあわせダイシングと呼ばれる個片に切り出す工程により個片化される、このとき切り出し工程では ブレードと呼ばれる薄い(20〜100μ)砥石により個片化されるため半導体基板の個片化された角にチッピングと呼ばれる傷やマイクロクラックが発生する。後に個片化された半導体基板はダイシングテープの裏面より針で突き上げることによりテープより剥がす事により完全な個片化にすることができるのであるがこのとき針等により半導体基板に傷をつけ著しい品質低下をおこす また完成した半導体装置も半導体基板の活性面の反対側の裏面がむき出しの状態で傷が付きやすく 信頼性を低下させる。
【0007】
そこで、この発明の目的は、上述の技術的課題を解決し、半導体基板の反りを防ぐことによって、半導体基板の裏面研削処理を良好に行うことができるようにし、且つ 薄型化により低強度な研削後のウエハの強度を高めこれにより、薄型でかつ高強度の半導体装置及びその製造方法を提供することである。
この発明の他の目的は、小型、薄型化が容易な構成の半導体装置を提供することである。
【0008】
【課題を解決するための手段および発明の効果】
上記の課題を解決するための請求項1記載の発明は、半導体基板と、この半導体基板の一方表面に形成された突起電極または配線の少なくとも一方と、この一方表面に形成された第1樹脂膜と、を含み、この第1樹脂膜が、当該半導体基板との熱膨張係数の違いによる応力を低減する程度に低弾性であることを特徴とする半導体装置である。
【0009】
この発明によれば、半導体基板の一方表面に形成された第1樹脂膜には低弾性な樹脂膜が形成されるため、半導体基板と樹脂膜との熱膨張/収縮の相違に起因する反りが生じない。これにより、半導体基板が平坦な状態で、半導体基板の裏面を均一に研削することができる。したがって、このような半導体装置の製造方法により、均一で所望の厚さに調整された半導体基板を得ることができる。すなわち、得られた半導体基板は、中心領域および周縁領域のいずれにおいても、均一に薄型化されているので、この半導体基板から半導体チップの個片を切り出すことにより、均一な厚さの薄型半導体チップを得ることができる。更に、完成された半導体基板においても、半導体基板と樹脂膜との熱膨張/収縮の相違に起因する反りが生じない。
【0010】
上記の課題を解決するための請求項2記載の発明は、半導体基板と、この半導体基板の一方表面に形成された突起電極または配線の少なくとも一方と、この一方表面に形成された第1樹脂膜と、を含み、この第1樹脂膜の弾性率が5GPa以下であることを特徴とする半導体装置である。
【0011】
この発明によれば、第1樹脂膜の弾性率を5GPa以下とすることにより、半導体基板と樹脂膜との熱膨張/収縮の相違に起因する反りが生じない。よって、請求項1同様の効果を生じる。
【0012】
更に、半導体基板の他方表面に、第1樹脂膜より高弾性又は高強度である第2樹脂膜を形成するとよい。また、第2樹脂膜の弾性率を10GPa以上とすると更に良い。このようにすることにより、半導体基板の裏面を研削することにより、強度が低くなった半導体装置の強度を上げることができる。なお、半導体基板が400μ以下の厚みであるとなお良い。また、半導体基板を200μ以下の厚みであり、かつ、断面構造で半導体装置の厚み方向の中心に形成されるとなお良い。
【0013】
上記の課題を解決するための請求項7記載の発明は、半導体基板の一方表面に、突起電極または配線のうち少なくとも一方を形成する工程と、この半導体基板の、突起電極または配線等を備えた活性面側の表面に、前記半導体基板との熱膨張係数の違いによる応力を低減する程度に低弾性である第1樹脂膜を形成する工程と、前記半導体基板の他方表面を研磨または研削することによって、前記半導体基板を薄型化する研削工程と、前期の研削工程の後、前記研削面に、前記第1樹脂膜より高弾性又は高硬度である第2樹脂膜を形成する工程と、前記第2樹脂膜形成後に個片に切り出す工程とを含むことを特徴とする半導体装置の製造方法である。
【0014】
この発明によれば、半導体基板の一方表面に形成された第1樹脂膜には低弾性な樹脂層が形成されるため、半導体基板と樹脂膜との熱膨張/収縮の相違に起因する反りが生じない。これにより、半導体基板が平坦な状態で、半導体基板の裏面を均一に研削することができる。したがって、このような半導体装置の製造方法により、均一で所望の厚さに調整された半導体基板を得ることができる。すなわち、得られた半導体基板は、中心領域および周縁領域のいずれにおいても、均一に薄型化されているので、この半導体基板から半導体チップの個片を切り出すことにより、均一な厚さの薄型半導体チップを得ることができる。更に、完成された半導体基板においても、半導体基板と樹脂膜との熱膨張/収縮の相違に起因する反りが生じない。更に、半導体基板の他方表面に、第1樹脂膜より高弾性又は高硬度である第2樹脂膜を形成しているので、半導体基板の裏面を研削することにより、強度が低くなった半導体装置の強度を上げることができる。
【0015】
【発明の実施の形態】
以下では、添付図面を参照して、本発明の実施の形態について詳細に説明する。
図1は、この発明の一実施形態に係る半導体装置の製造方法を工程順に示す図解的な断面図である。図1の半導体ウエハ1(以下、単に「ウエハ1」という。)は、種々の素子形成工程および配線工程などを経ていて、活性表層領域側の面である表面1aは窒化膜などからなる保護膜(パッシベーション膜)で覆われている。そして、この保護膜からは、外部との電気接続のためのパッドが露出させられている。
【0016】
このパッド上に、図1(a)に示すように、たとえば、金(Au)からなる複数の突起電極2が形成される。この突起電極2は、たとえば、電解めっきにより形成され、その保護膜表面からの高さは、たとえば、50μm程度とされることが好ましい。突起電極2は、円柱状または四角柱状などの柱状のものであることが好ましい。その材料としては、金のほかにも、銅、半田などを適用することができる。また、ウエハ1の表面1a上で個々の半導体素子の境界(図1に矢印Aで示す位置)には、スクライブラインが形成される。
【0017】
次に、このウエハ1の表面1aに、第1樹脂膜3を形成する(図1(b))。第1樹脂膜3は、スクリーン印刷法、スピンコーティング法、バーコーティング法等により液状の樹脂を塗布後、硬化させることにより得ることができる。樹脂の種類は、ポリイミドやエポキシなどとすることができる。硬化後の第1樹脂膜3(以下、単に「第1樹脂膜3」という。)は、突起電極2を埋没させることができる厚さで形成されていることが好ましい。具体的には、第1樹脂膜3の厚みは、100μm程度とされることが好ましい。また、第1樹脂膜3の表面は、平坦であることが好ましい。また第1樹脂膜3は、半導体基板との熱膨張係数の違いによる応力を低減する程度に低弾性であり、弾性率が5GPa以下、特に、2GPa以下であることが望ましい。
【0018】
続いて、このような第1樹脂膜3が形成されたウエハ1の裏面1bを、たとえば、グラインダを用いて研削し、ウエハ1を所望の厚さに調整する(図1(c))。第1樹脂膜3が突起電極2の頂部を覆って形成されたものであり、第1樹脂膜3の表面が平坦である場合、第1樹脂膜3が半導体基板との熱膨張係数の違いによる応力を低減する程度に低弾性であるため、研削時にウエハ1を第1樹脂膜3が形成された側から均一に加圧することができる。
その後、研削された半導体基板の裏面側に第2樹脂膜4を形成する(図1(d))。第2樹脂膜4は、スクリーン印刷法、スピンコーティング法、バーコーティング法等により液状の樹脂を塗布後、硬化させることにより得ることができる。樹脂の種類は、ポリイミドやエポキシなどとすることができる。第2樹脂膜4は第1樹脂膜4より高弾性又は高強度なもので形成する。第2樹脂膜4は、弾性率が10GPa以上、特に20GPa以上であるのが望ましい。
なお、図2は、このような第1樹脂膜3および第2樹脂膜4が形成されたウエハの全体を示す斜視図である。
【0019】
続いて、第1樹脂層3を形成したウエハの突起電極または配線等を設けた面をたとえば、グラインダを用いて研削し、第1樹脂膜3を所望の厚さに調整し突起電極を露出させる。
【0020】
続いて、このような第1樹脂膜3および第2樹脂膜4が形成されたウエハをダイシングテープと呼ばれるテープに貼り付けダイシングと呼ばれる切り出し工程にて半導体基板は個片に切り出されるしかし ダイシングテープの粘着力(接着力)により 個片が散乱することはない。このときテープ貼り付けは電極面でもまた反対側でもよいが第2樹脂膜4にテープを貼り付けるほうが剥がすときのダメージを防ぐことができ好ましい。
【0021】
以上のように、この実施形態によれば、ウエハ1の表面1aに形成された第1樹脂膜3には低弾性な樹脂が形成されるため、ウエハ1と第1樹脂膜3との熱膨張/収縮の相違に起因して生ずる反りが生じない。そのため、研削工程(図1(d))を行う際、ウエハ1は平坦であるので、ウエハ1の裏面1bの研削を、ウエハ1の各部で均一に行うことができる。
【0022】
また、研削工程では、ウエハ1の表面1aに形成された第1樹脂膜3によりウエハ1の全体が補強されている。したがって、ウエハ1の破損を生じることなく、ウエハ1の研削を良好に行えるから、ウエハ1の薄膜化を有利に行える。
また、切り出し工程におけるウエハ1のハンドリングの際や、ダイシングブレードによりウエハ1を切断する際にも、第1樹脂膜3および第2樹脂膜4がウエハ1を補強しているから、ウエハ1や半導体チップ5の破損が生じるおそれがない。したがって、ウエハ1を所望の厚さに薄型化することができ、これにより、半導体チップ5の薄型化に貢献することができる。
【0023】
そして、図3に示す半導体チップ5の最終形態においては、両面は2種類の樹脂により半導体基盤は保護及び補強されている。すなわち、第1樹脂膜3はウエハ1の表面1a(活性表面)を保護しており、かつ、裏面側においても高弾性又は高硬度の第2樹脂膜4により補強され保護されている。また突起電極2が露出しているので、この半導体チップ5のさらなるパッケージングは不要である。したがって、極めて高品質かつ高強度で小型化、薄型化された半導体パッケージを得ることができる。このような半導体パッケージ(半導体チップ5)は、露出した突起電極2を配線基板に形成された電極パッドなどに対向(フェイスダウン)させて実装することができる。
【0024】
以上の実施形態は、半導体基板1の一方表面に、配線を形成した後、突起電極2を形成した場合を示しているが、配線または突起電極の一方のみを形成して、外部接続用としてもよい。突起電極2を形成しなかった場合でも、配線の一部を第1樹脂膜3から露出させて、配線基板の電極パッドなどに接続することができる。
その他、特許請求の範囲に記載された事項の範囲で種々の変更を施すことが可能である。
【図面の簡単な説明】
【図1】この発明の一実施形態に係る半導体装置の製造方法を工程順に示す図解的な断面図である。
【図2】第1樹脂膜3、第2樹脂膜4および半導体基板を示す図解的な斜視図である。
【図3】前記製造方法により製造された半導体チップの図解的な斜視図である。
【図4】ウエハの一方表面に通常の樹脂膜を形成した場合に生じる反りの問題を説明するための図解図である。
【符号の説明】
1 ウエハ
2 突起電極
3 第1樹脂膜
4 第2樹脂膜
5 半導体チップ[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a small and thin semiconductor device and a method for manufacturing the same.
[0002]
[Prior art]
2. Description of the Related Art In order to reduce the thickness of a semiconductor chip, a back surface grinding step of grinding a back surface side of a semiconductor wafer (hereinafter, simply referred to as a “wafer”) on which elements and wirings have been formed has been conventionally performed. In this backside grinding step, generally, a soft protective film is attached to the surface of the wafer, the wafer is pressed through the protective film, the backside of the wafer is pressed against a grindstone, and the wafer is rotated in that state. Has been done.
[0003]
However, in a process after grinding, for example, a cutting process for cutting individual chips from a wafer or a process of mounting the cut chips on a lead frame, the wafers and chips are handled by a robot. Therefore, if the thickness is excessively reduced, the wafer or chip may be damaged during handling, and the yield may be reduced. In particular, today, when the diameter of a wafer has been increased, a wafer thinned by back surface grinding may be easily damaged.
[0004]
In order to solve such a problem, for example, Japanese Patent Application Laid-Open No. H11-150090 discloses that after forming a group of protruding electrodes on the surface of a wafer, a resin film is formed on the surface of the wafer and the resin film is protected and strengthened. It has been proposed for use as a plate. In the method of manufacturing a semiconductor device disclosed in this publication, the back surface of the wafer is ground after the formation of the resin film, and the top portion of the bump electrode group is exposed by removing the surface layer portion of the resin film by etching. Has become. After that, the resin film is removed along the scribe line, and a nitride film as a protective film is formed in a region avoiding the protruding electrodes. After that, the wafer is cut along the scribe line, and individual chips are cut. Is cut out.
[0005]
In this method, the wafer after the back surface grinding is reinforced by the resin film, and individual chips cut from the wafer are also reinforced by the resin film. Thereby, the wafer and the chip can be satisfactorily handled without causing the breakage thereof. In addition, since such a chip can be mounted by connecting the top of the exposed protruding electrode to an electrode pad or the like of a wiring board, the semiconductor device is compared with a configuration in which external terminals are pulled out using wire bonding or the like. Can be significantly reduced in thickness.
[0006]
[Problems to be solved by the invention]
However, in the above-mentioned prior art manufacturing method, the difference between the thermal expansion / shrinkage ratio between the wafer and the resin film between the time when the resin film is formed on the wafer surface and the time when the back surface grinding is performed is caused by the difference in FIG. As shown exaggeratedly, there is a problem that the wafer is warped. Grinding the warped wafer with a flat grindstone causes a difference in the thickness of the ground wafer between the central region and the peripheral region of the wafer, so that a semiconductor chip having a uniform thickness can be obtained. In addition to the loss, the semiconductor chips cut out from the peripheral region of the wafer may not be thinned to the expected thickness. In addition, the thinned wafer is separated into individual pieces by a process of laminating an adhesive tape called a dicing tape into individual pieces called a dicing process. Since the semiconductor substrate is singulated, scratches or microcracks called chipping occur at the singulated corners of the semiconductor substrate. The semiconductor substrate that has been singulated later can be completely singulated by pushing up the back of the dicing tape with a needle and peeling it off from the tape. In addition, the completed semiconductor device also tends to be scratched with the back surface opposite to the active surface of the semiconductor substrate exposed, which lowers the reliability.
[0007]
Therefore, an object of the present invention is to solve the above-mentioned technical problems and prevent the semiconductor substrate from warping, thereby enabling the back surface grinding process of the semiconductor substrate to be favorably performed, and the low-strength grinding by thinning. An object of the present invention is to provide a thin and high-strength semiconductor device and a method of manufacturing the same by increasing the strength of a later wafer.
Another object of the present invention is to provide a semiconductor device having a configuration that can be easily reduced in size and thickness.
[0008]
Means for Solving the Problems and Effects of the Invention
According to a first aspect of the present invention, there is provided a semiconductor substrate, at least one of a protruding electrode or a wiring formed on one surface of the semiconductor substrate, and a first resin film formed on one surface of the semiconductor substrate. Wherein the first resin film has low elasticity to the extent that stress due to a difference in thermal expansion coefficient with the semiconductor substrate is reduced.
[0009]
According to the present invention, since the low elastic resin film is formed on the first resin film formed on one surface of the semiconductor substrate, warpage due to a difference in thermal expansion / contraction between the semiconductor substrate and the resin film is reduced. Does not occur. This allows the back surface of the semiconductor substrate to be uniformly ground while the semiconductor substrate is flat. Therefore, by such a method for manufacturing a semiconductor device, it is possible to obtain a semiconductor substrate having a uniform thickness adjusted to a desired thickness. That is, since the obtained semiconductor substrate is uniformly thinned in both the central region and the peripheral region, a thin semiconductor chip having a uniform thickness is obtained by cutting individual semiconductor chips from the semiconductor substrate. Can be obtained. Further, even in the completed semiconductor substrate, there is no warpage due to the difference in thermal expansion / contraction between the semiconductor substrate and the resin film.
[0010]
According to a second aspect of the present invention, there is provided a semiconductor substrate, at least one of a protruding electrode or a wiring formed on one surface of the semiconductor substrate, and a first resin film formed on one surface of the semiconductor substrate. Wherein the elastic modulus of the first resin film is 5 GPa or less.
[0011]
According to the present invention, by setting the elastic modulus of the first resin film to 5 GPa or less, warpage due to a difference in thermal expansion / contraction between the semiconductor substrate and the resin film does not occur. Therefore, the same effect as the first aspect is obtained.
[0012]
Further, a second resin film having higher elasticity or higher strength than the first resin film may be formed on the other surface of the semiconductor substrate. Further, it is more preferable that the elastic modulus of the second resin film is 10 GPa or more. By doing so, the strength of the reduced semiconductor device can be increased by grinding the back surface of the semiconductor substrate. It is more preferable that the semiconductor substrate has a thickness of 400 μm or less. It is even more preferable that the semiconductor substrate has a thickness of 200 μm or less and is formed at the center in the thickness direction of the semiconductor device in a sectional structure.
[0013]
According to a seventh aspect of the present invention, there is provided a semiconductor device comprising: a step of forming at least one of a protruding electrode and a wiring on one surface of a semiconductor substrate; Forming a first resin film having low elasticity on the active surface side so as to reduce stress due to a difference in thermal expansion coefficient from the semiconductor substrate, and polishing or grinding the other surface of the semiconductor substrate; A step of forming a second resin film having a higher elasticity or a higher hardness than the first resin film on the ground surface after the grinding step of reducing the thickness of the semiconductor substrate; (2) a step of cutting out into individual pieces after forming the resin film.
[0014]
According to the present invention, since the low elastic resin layer is formed on the first resin film formed on one surface of the semiconductor substrate, warpage due to a difference in thermal expansion / contraction between the semiconductor substrate and the resin film is reduced. Does not occur. This allows the back surface of the semiconductor substrate to be uniformly ground while the semiconductor substrate is flat. Therefore, by such a method for manufacturing a semiconductor device, it is possible to obtain a semiconductor substrate having a uniform thickness adjusted to a desired thickness. That is, since the obtained semiconductor substrate is uniformly thinned in both the central region and the peripheral region, a thin semiconductor chip having a uniform thickness is obtained by cutting individual semiconductor chips from the semiconductor substrate. Can be obtained. Further, even in the completed semiconductor substrate, there is no warpage due to the difference in thermal expansion / contraction between the semiconductor substrate and the resin film. Furthermore, since the second resin film having higher elasticity or higher hardness than the first resin film is formed on the other surface of the semiconductor substrate, grinding the back surface of the semiconductor substrate can reduce the strength of the semiconductor device. Strength can be increased.
[0015]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
FIG. 1 is an illustrative sectional view showing a method for manufacturing a semiconductor device according to an embodiment of the present invention in the order of steps. The semiconductor wafer 1 of FIG. 1 (hereinafter simply referred to as “wafer 1”) has undergone various element forming steps, wiring steps, and the like, and the
[0016]
As shown in FIG. 1A, a plurality of protruding
[0017]
Next, a
[0018]
Subsequently, the
Thereafter, the
FIG. 2 is a perspective view showing the entire wafer on which the
[0019]
Subsequently, the surface of the wafer on which the
[0020]
Subsequently, the wafer on which the
[0021]
As described above, according to this embodiment, the
[0022]
In the grinding step, the entire wafer 1 is reinforced by the
Also, when the wafer 1 is handled in the cutting process or when the wafer 1 is cut by a dicing blade, the
[0023]
In the final form of the
[0024]
The above embodiments show the case where the wiring is formed on one surface of the semiconductor substrate 1 and then the protruding
In addition, various changes can be made within the scope of the matters described in the claims.
[Brief description of the drawings]
FIG. 1 is an illustrative sectional view showing a method for manufacturing a semiconductor device according to an embodiment of the present invention in the order of steps;
FIG. 2 is an illustrative perspective view showing a
FIG. 3 is a schematic perspective view of a semiconductor chip manufactured by the manufacturing method.
FIG. 4 is an illustrative view for explaining a problem of a warpage generated when a normal resin film is formed on one surface of a wafer;
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1
Claims (7)
この半導体基板の、突起電極または配線等を備えた活性面側の表面に、前記半導体基板との熱膨張係数の違いによる応力を低減する程度に低弾性である第1樹脂膜を形成する工程と、
前記半導体基板の他方表面を研磨または研削することによって、前記半導体基板を薄型化する研削工程と、
前期の研削工程の後、前記研削面に、前記第1樹脂膜より高弾性又は高硬度である第2樹脂膜を形成する工程と、
前記第2樹脂膜形成後に個片に切り出す工程とを含むことを特徴とする半導体装置の製造方法。Forming at least one of a protruding electrode and a wiring on one surface of the semiconductor substrate;
Forming a first resin film having low elasticity on the surface of the semiconductor substrate on the active surface side provided with the protruding electrodes or the wirings or the like so as to reduce stress due to a difference in thermal expansion coefficient with the semiconductor substrate; ,
Grinding or grinding the other surface of the semiconductor substrate to reduce the thickness of the semiconductor substrate,
Forming a second resin film having higher elasticity or hardness than the first resin film on the ground surface after the first grinding step;
Cutting the wafer into individual pieces after the formation of the second resin film.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002206168A JP4107896B2 (en) | 2002-07-15 | 2002-07-15 | Semiconductor device and manufacturing method thereof |
US10/608,016 US7358618B2 (en) | 2002-07-15 | 2003-06-30 | Semiconductor device and manufacturing method thereof |
US10/901,077 US7329603B2 (en) | 2002-07-15 | 2004-07-29 | Semiconductor device and manufacturing method thereof |
US12/003,892 US20080128906A1 (en) | 2002-07-15 | 2008-01-03 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002206168A JP4107896B2 (en) | 2002-07-15 | 2002-07-15 | Semiconductor device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004047903A true JP2004047903A (en) | 2004-02-12 |
JP4107896B2 JP4107896B2 (en) | 2008-06-25 |
Family
ID=31711270
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002206168A Expired - Lifetime JP4107896B2 (en) | 2002-07-15 | 2002-07-15 | Semiconductor device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4107896B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006071754A (en) * | 2004-08-31 | 2006-03-16 | Pentax Corp | Polarized beam splitter and its manufacturing method |
JP2006261370A (en) * | 2005-03-17 | 2006-09-28 | Consortium For Advanced Semiconductor Materials & Related Technologies | Semiconductor device and its manufacturing method |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09331181A (en) * | 1996-06-13 | 1997-12-22 | Nec Corp | Fastening structure of electronic equipment case |
-
2002
- 2002-07-15 JP JP2002206168A patent/JP4107896B2/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006071754A (en) * | 2004-08-31 | 2006-03-16 | Pentax Corp | Polarized beam splitter and its manufacturing method |
JP2006261370A (en) * | 2005-03-17 | 2006-09-28 | Consortium For Advanced Semiconductor Materials & Related Technologies | Semiconductor device and its manufacturing method |
Also Published As
Publication number | Publication date |
---|---|
JP4107896B2 (en) | 2008-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4856328B2 (en) | Manufacturing method of semiconductor device | |
US6506681B2 (en) | Thin flip—chip method | |
US6946328B2 (en) | Method for manufacturing semiconductor devices | |
TWI284960B (en) | Manufacturing method of semiconductor device | |
US7329603B2 (en) | Semiconductor device and manufacturing method thereof | |
US20030045072A1 (en) | Methods of thinning microelectronic workpieces | |
US20080014719A1 (en) | Semiconductor device and manufacturing method for the same | |
WO2001015223A1 (en) | Semiconductor device and method of manufacture thereof | |
TW200834840A (en) | Semiconductor image device package with die receiving through-hole and method of the same | |
JP2004165191A (en) | Semiconductor device, method of manufacturing semiconductor device, and camera system | |
JP2001338932A (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP3756689B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2002270720A (en) | Semiconductor device and its manufacturing method | |
JP2002299546A (en) | Chip-like electronic component, manufacturing method therefor, pseudo wafer used for manufacturing and manufacturing method therefor | |
JP2001060591A (en) | Manufacture of semiconductor device | |
JP3803214B2 (en) | Manufacturing method of semiconductor device | |
JP4107896B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2003124431A (en) | Wafer-form sheet, a chip-form electronic part, and their manufacturing method | |
JP2006140303A (en) | Method for manufacturing semiconductor apparatus | |
JP2004063515A (en) | Method of manufacturing semiconductor device | |
JP2005191485A (en) | Semiconductor device | |
TW589726B (en) | Wafer level packaging process and structure thereof | |
TWI381508B (en) | Semiconductor package device, semiconductor package structure, and method for fabricating the same | |
KR20090076331A (en) | Semiconductor package fabricating method | |
JP2005045041A (en) | Semiconductor package and its manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040924 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071211 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080325 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080401 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4107896 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120411 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130411 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140411 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |