JP2004046210A - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP2004046210A JP2004046210A JP2003209459A JP2003209459A JP2004046210A JP 2004046210 A JP2004046210 A JP 2004046210A JP 2003209459 A JP2003209459 A JP 2003209459A JP 2003209459 A JP2003209459 A JP 2003209459A JP 2004046210 A JP2004046210 A JP 2004046210A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- organic semiconductor
- bank
- semiconductor film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】複数の画素を備えた表示装置であって、前記複数の画素に対して設けられた対向電極を、含み、前記複数の画素の各々は、画素電極と、前記画素電極と前記複数の画素電極に対向する前記対向電極との間に設けられた有機半導体膜と、複数の端子と、を含み、前記複数の端子は、前記対向電極に電気的に接続される端子を含み、前記対向電極は、複数の端子が設けられた部分には形成されていないこと、を特徴とする。
【選択図】図1
Description
【発明の属する技術分野】
本発明は、有機半導体膜に駆動電流が流れることによって発光するEL(エレクトロルミネッセンス)素子またはLED(発光ダイオード)素子などの薄膜発光素子を薄膜トランジスタ(以下、TFTという。)で駆動制御するアクティブマトリクス型表示装置に関するものである。
【0002】
【従来の技術】
EL素子またはLED素子などの電流制御型発光素子を用いたアクティブマトリクス型の表示装置が提案されている。このタイプの表示装置に用いられる発光素子はいずれも自己発光するため、液晶表示装置と違ってバックライトを必要とせず、また、視野角依存性が少ないなどの利点もある。
【0003】
図22は、このような電荷注入型の有機薄膜EL素子を用いたアクティブマトリクス型表示装置のブロック図である。この図に示すアクティブマトリクス型表示装置1Aでは、透明基板10上に、複数の走査線gateと、該走査線gateの延設方向に対して交差する方向に延設された複数のデータ線sigと、該データ線sigに並列する複数の共通給電線comと、データ線sigと走査線gateとによってマトリクス状に形成された複数の画素7とが構成されている。
【0004】
データ線sigおよび走査線gateに対してはデータ側駆動回路3および走査側駆動回路4が構成されている。
【0005】
各々の画素7には、走査線gateを介して走査信号が供給される導通制御回路50と、この導通制御回路50を介してデータ線sigから供給される画像信号に基づいて発光する薄膜発光素子40とが構成されている。ここに示す例において、導通制御回路50は、走査線gateを介して走査信号がゲート電極に供給される第1のTFT20と、この第1のTFT20を介してデータ線sigから供給される画像信号を保持する保持容量capと、この保持容量capによって保持された画像信号がゲート電極に供給される第2のTFT30とから構成されている。第2のTFT30と薄膜発光素子40とは、後述する対向電極opと共通給電線comとの間に直列に接続している。この薄膜発光素子40は、第2のTFT30がオン状態になったときには共通給電線comから駆動電流が流れ込んで発光するとともに、この発光状態は保持容量capによって所定の期間、保持される。
【0006】
このような構成のアクティブマトリクス型表示装置1Aでは、図23および図24(A)、(B)に示すように、いずれの画素7においても、島状の半導体膜を利用して第1のTFT20および第2のTFT30が形成されている。第1のTFT20は、ゲート電極21が走査線gateの一部として構成されている。第1のTFT20は、ソース・ドレイン領域の一方に第1層間絶縁膜51のコンタクホールを介してデータ線sigが電気的に接続し、他方にはドレイン電極22が電気的に接続している。ドレイン電極22は、第2のTFT30の形成領域に向けて延設されており、この延設部分には第2のTFT30のゲート電極31が第1の層間絶縁膜51のコンタクトホールを介して電気的に接続している。
【0007】
第2のTFT30のソース・ドレイン領域の一方には、第1の層間絶縁膜51のコンタクトホールを介して中継電極35が電気的に接続し、この中継電極35には第2の層間絶縁膜52のコンタクトホールを介して薄膜発光素子40の画素電極41が電気的に接続している。
【0008】
画素電極41は、図23および図24(B)、(C)からわかるように各画素7毎に独立して形成されている。画素電極41の上層側には、有機半導体膜43および対向電極opがこの順に積層されている。有機半導体膜43は画素7毎に形成されているが、複数の画素7に跨がってストライプ状に形成される場合もある。対向電極opは、画素7が構成されている表示部11だけでなく、透明基板10の略全面に形成されている。
【0009】
再び、図23および図24(A)において、第2のTFT30のソース・ドレイン領域のもう一方には、第1の層間絶縁膜51のコンタクトホールを介して共通給電線comが電気的に接続している。共通給電線comの延設部分39は、第2のTFT30のゲート電極31の延設部分36に対して、第1の層間絶縁膜51を誘電体膜として挟んで対向し、保持容量capを構成している。
【0010】
しかしながら、前記のアクティブマトリクス型表示装置1Aにおいて、画素電極41に対向する対向電極opは、液晶アクティブマトリクス型表示装置と相違して、同じ透明基板10上においてデータ線sigとの間に第2の層間絶縁膜52しか介在していないので、データ線sigには大きな容量が寄生し、データ側駆動回路3の負荷が大きい。
【0011】
そこで、本願発明者は、図22、図23、および図25(A)、(B)、(C)に示すように、対向電極opとデータ線sigなどとの間に厚い絶縁膜(バンク層bank/左下がりの斜線を広いピッチで付した領域)を設け、データ線sigに寄生する容量を低減することを提案する。併せて、この絶縁膜(バンク層bank)で有機半導体膜43の形成領域を囲むことによって、インクジェットヘッドから吐出した液状の材料(吐出液)から有機半導体膜43を形成する際に吐出液をバンク層bankでせき止め、吐出液が側方にはみ出すことを防止することを提案する。
【0012】
しかし、かかる構造を採用するにあたって、バンク層bank全体を厚い無機材料から構成すると、成膜時間が長いという問題点がある。また、無機材料からなる厚い膜をパターニングする際には、オーバーエッチング気味になって画素電極41を損傷してしまうおそれがある。一方、バンク層bankをレジストなどの有機材料から構成すると、有機半導体膜43のバンク層bankと接する部分で、バンク層bankを構成する有機材料に含まれる溶剤成分などの影響で有機半導体膜43が劣化するおそれがある。
【0013】
また、厚いバンク層bankを形成すると、バンク層bankの存在に起因して大きな段差bbが形成されるので、このバンク層bankの上層に形成される対向電極opが前記の段差bbの部分で断線しやすいという問題点がある。このような段差bbで対向電極opに断線が生じると、この部分の対向電極opは周囲の対向電極opから絶縁状態になって表示の点欠陥あるいは線欠陥を発生させる。また、データ側駆動回路3や走査側駆動回路4の表面を覆うバンク層bankの外周縁に沿って対向電極opに断線が起こると、表示部11の対向電極opと端子12との間が完全に絶縁状態になって表示が全くできなくなる。
【0014】
以上の問題点に鑑みて、本発明の課題は、薄膜発光素子を損傷することなく、当該薄膜発光素子の有機半導体膜の周りに厚い絶縁膜を好適に形成することのできるアクティブマトリクス型表示装置を提供することにある。
【0015】
また、本発明の課題は、有機半導体膜の周りに厚い絶縁膜を形成して寄生容量などを抑えても、この厚い絶縁膜の上層に形成する対向電極に断線などが発生しないアクティブマトリクス型表示装置を提供することにある。
【0016】
【課題を解決するための手段】
本発明の第1の表示装置は、複数の画素を備えた表示装置であって、前記複数の画素に対して設けられた対向電極を、含み、前記複数の画素の各々は、画素電極と、前記画素電極と前記複数の画素電極に対向する前記対向電極との間に設けられた有機半導体膜と、複数の端子と、を含み、前記複数の端子は、前記対向電極に電気的に接続される端子を含み、前記対向電極は、複数の端子が設けられた部分には形成されていないこと、を特徴とする。
【0017】
本発明の第2の表示装置は、複数の画素を備えた表示装置であって、前記複数の画素に対して設けられた対向電極を、含み、前記複数の画素の各々は、画素電極と、前記画素電極と前記複数の画素電極に対向する前記対向電極との間に設けられた有機半導体膜と、を含み、前記対向電極は、端子が設けられた部分には形成されていないこと、を特徴とする。
【0018】
本発明の第3の表示装置は、基板と、前記基板上に形成された複数の端子と、前記基板の表示部に対応して設けられた複数の画素電極と、前記表示部を覆う対向電極と、前記対向電極と前記複数の画素電極の各々との間に設けらた有機半導体膜と、前記有機半導体膜を区画するための絶縁膜と、を含み、前記複数の端子は、前記絶縁膜には覆われていないこと、を特徴とする。
【0019】
上記の表示装置において、前記絶縁膜は、第1の絶縁膜と前記第1の絶縁膜上に形成された第2の絶縁膜を含むことが好ましい。
【0020】
本発明の第4の表示装置は、基板と、前記基板上に形成された複数の端子と、前記基板の表示部に対応して設けられた複数の画素電極と、前記表示部を覆う対向電極と、前記対向電極と前記複数の画素電極の各々との間に設けらた有機半導体膜と、前記有機半導体膜を区画するための絶縁膜と、を含み、前記複数の端子は、前記対向電極には覆われていないこと、を特徴とする。
【0021】
本発明の第5の表示装置は、基板と、前記基板に設けられた複数の走査線と、前記基板に設けられた複数のデータ線と、前記基板に設けられた複数の端子と、前記複数の走査線と前記データ線との交差部に対応して設けられた複数の画素と、を備え、前記複数の画素の各々は、前記複数の走査線のうち対応する走査線にゲート電極が接続されたトランジスタを含む導通制御回路と、画素電極と、前記画素電極に対向する対向電極との間に設けられた有機半導体膜と、を備え、前記有機半導体膜は、絶縁膜により区画され、前記複数の端子は、前記絶縁膜には、覆われないこと、を特徴とする。
【0022】
本発明の第6の表示装置は、基板と、前記基板に設けられた複数の走査線と、前記基板に設けられた複数のデータ線と、前記基板に設けられた複数の端子と、
前記複数の走査線と前記データ線との交差部に対応して設けられた複数の画素と、を備え、 前記複数の画素の各々は、前記複数の走査線のうち対応する走査線にゲート電極が接続されたトランジスタを含む導通制御回路と、画素電極と、前記画素電極に対向する対向電極との間に設けられた有機半導体膜と、を備え、前記有機半導体膜は、絶縁膜により区画され、前記複数の端子は、前記対向電極には、覆われないことを特徴とする。
【0023】
上記の表示装置において、前記絶縁膜は、第1の絶縁膜と前記第1の絶縁膜上に設けられた第2の絶縁膜と、を含むことが好ましい。
【0024】
上記課題を解決するため、本発明では、基板上に、複数の走査線と、該走査線の延設方向に対して交差する方向に延設された複数のデータ線と、該データ線と前記走査線とによってマトリクス状に形成された複数の画素からなる表示部とを有し、該画素の各々は、前記走査線を介して走査信号がゲート電極に供給される薄膜トランジスタを含む導通制御回路と、画素毎に形成された画素電極、該画素電極の上層側に積層された有機半導体膜、および該有機半導体膜の上層側に積層された対向電極を具備する薄膜発光素子とを備え、前記データ線から前記導通制御回路を介して供給される画像信号に基づいて前記薄膜発光素子が発光するアクティブマトリクス型表示装置において、前記有機半導体膜の形成領域は当該有機半導体膜よりも厚く形成された絶縁膜によって区画され、該絶縁膜は、当該有機半導体膜よりも厚く形成された無機材料からなる下層側絶縁膜と、該下層側絶縁膜上に積層された有機材料からなる上層側絶縁膜とを備えていることを特徴とする。
【0025】
本発明において、対向電極は少なくとも表示部の全面に形成され、データ線と対向する状態にあるため、このままではデータ線に対して大きな容量が寄生することになる。しかるに本発明では、データ線と対向電極との間に厚い絶縁膜を介在させたので、データ線に容量が寄生することを防止できる。その結果、データ側駆動回路の負荷を低減できるので、低消費電力化あるいは表示動作の高速化を図ることができる。また、厚い絶縁膜を形成するにあたって、それ全体を無機材料からなる膜で構成すると、長い成膜時間を必要とするので、生産性が低下する。しかるに本発明では、薄膜発光素子の有機半導体膜と接する下層側絶縁膜のみを無機材料から構成し、その上層側にはレジストなどの有機材料から構成した上層側絶縁膜を積層する。かかる有機材料から構成した上層側絶縁膜であれば、厚い膜を容易に形成できるので、生産性が向上する。しかも、この上層側絶縁膜は有機半導体膜と接しておらず、有機半導体膜と接するのは無機材料から構成した下層側絶縁膜なので、有機半導体膜は上層側絶縁膜の影響を受けて劣化することがない。それ故、薄膜発光素子は、発光効率の低下や信頼性の低下などを起こさない。
【0026】
本発明において、前記上層側絶縁膜は、前記下層側絶縁膜より狭い幅をもって当該下層側絶縁膜の内側領域に積層されていることが好ましい。このような2段構造とすると、有機材料から構成された上層側絶縁膜は、有機半導体膜により接しにくくなるので、有機半導体膜の劣化をより確実に防止できる。
【0027】
このような2段構造であれば、下層側絶縁膜および上層側絶縁膜の双方を無機材料から構成してもよい。すなわち、本発明の別の形態では、基板上に、複数の走査線と、該走査線の延設方向に対して交差する方向に延設された複数のデータ線と、該データ線と前記走査線とによってマトリクス状に形成された複数の画素からなる表示部とを有し、該画素の各々は、前記走査線を介して走査信号がゲート電極に供給される薄膜トランジスタを含む導通制御回路と、画素毎に形成された画素電極、該画素電極の上層側に積層された有機半導体膜、および該有機半導体膜の上層側に積層された対向電極を具備する薄膜発光素子とを備え、前記データ線から前記導通制御回路を介して供給される画像信号に基づいて前記薄膜発光素子が発光するアクティブマトリクス型表示装置において、前記有機半導体膜の形成領域は当該有機半導体膜よりも厚く形成された絶縁膜によって区画され、該絶縁膜は、無機材料からなる下層側絶縁膜と、該下層側絶縁膜より狭い幅をもって当該下層側絶縁膜の内側領域に積層された無機材料からなる上層側絶縁膜とを備えていることを特徴とする。
【0028】
このように構成すると、下層側絶縁膜および上層側絶縁膜を構成すべき無機材料からなる膜を形成した後、まず、上層側絶縁膜をパターニングする。この際には、下層側絶縁膜がエッチングストッパーとして機能するので、多少のオーバーエッチングがあっても、画素電極を損傷することはない。かかるパターニングを終えた後には下層側絶縁膜をパターニング形成する。この際には、下層側絶縁膜の1層分をエッチングするだけなので、エッチング制御が容易で、画素電極を損傷するほどのオーバーエッチングが起きない。
【0029】
本発明では、前記導通制御回路は、前記走査信号がゲート電極に供給される第1のTFT、および該第1のTFTを介してゲート電極が前記データ線に接続する第2のTFTを備え、該第2のTFTと前記薄膜発光素子は、前記データ線および走査線とは別に構成された駆動電流供給用の共通給電線と前記対向電極との間に直列に接続していることが好ましい。すなわち、導通制御回路を1つのTFTと保持容量で構成することも可能ではあるが、表示品位を高くするという観点からすれば各画素の導通制御回路を2つのTFTと保持容量で構成することが好ましい。
【0030】
本発明において、前記絶縁膜は、当該絶縁膜で区画された領域内に前記有機半導体膜をインクジェット法により形成する際に吐出液のはみ出しを防止するバンク層として利用することが好ましい。それには、前記絶縁膜は、膜厚が1μm以上であることが好ましい。
【0031】
本発明において、前記画素電極の形成領域のうち、前記導通制御回路の形成領域と重なる領域は前記絶縁膜で覆われていることが好ましい。すなわち、前記画素電極の形成領域のうち、前記導通制御回路の形成されていない平坦部分のみについて前記の厚い絶縁膜を開口し、その内側のみに有機半導体膜を形成することが好ましい。このように構成すると、有機半導体膜の膜厚ばらつきに起因する表示むらを防止できる。また、有機半導体膜に膜厚の薄い部分があると、そこに薄膜発光素子の駆動電流が集中し、薄膜発光素子の信頼性が低下することになるが、そのような問題を防止することができる。さらに、画素電極が形成されていても導通制御回路と重なる領域では、たとえ対向電極との間に駆動電流が流れて有機半導体膜が発光しても、この光は導通制御回路に遮られ、表示には寄与しない。かかる表示に寄与しない部分で有機半導体膜に流れる駆動電流は、表示という面からみて無効電流といえる。
【0032】
そこで、本発明では、従来ならこのような無効電流が流れるはずの部分に前記の厚い絶縁膜を形成し、そこに駆動電流が流れることを防止する。その結果、共通給電線に流れる電流が小さくすることができるので、その分、共通給電線の幅を狭くすれば、その結果として、発光面積を増すことができ、輝度、コントラスト比などの表示性能を向上させることができる。
【0033】
本発明において、前記絶縁膜で区画されている領域に対してその隅部分に丸みをもたせれば、有機半導体膜を角のない丸みをもった平面形状に形成できる。このような形状の有機半導体膜であれば、角部分の駆動電流が集中することがないので、この部分での耐圧不足などの不具合の発生を防止できる。
【0034】
本発明において、前記有機半導体膜をストライプ状に形成する場合には、前記絶縁膜のうち、前記下層側絶縁膜は、前記画素電極の形成領域のうち前記導通制御回路の形成領域と重なる領域、前記データ線、前記共通給電線、および前記走査線を覆うように形成する一方、前記上層側絶縁膜は前記データ線に沿ってストライプ状に形成し、この上層側絶縁膜でストライプ状に区画された領域内に前記有機半導体膜を、たとえばインクジェット法により形成する。
【0035】
このように構成した場合には、導通制御回路が下層側絶縁膜で覆われているので、各画素のうち、画素電極の平坦部分のみに形成された有機半導体膜のみが発光に寄与する。すなわち、画素電極の平坦部分のみに薄膜発光素子が形成されていることになる。それ故、有機半導体膜は一定の膜厚で形成され、表示むらを起こさない。また、表示に寄与しない部分に駆動電流が流れるのを下層側絶縁膜で防止するので、共通給電線に無駄な電流が流れることを防止できるという効果もある。
【0036】
さらに、このように構成すると、前記絶縁膜のうち、前記下層側絶縁膜と前記上層側絶縁膜が重なる部分は、前記有機半導体膜をインクジェット法により形成する際に吐出液のはみ出しを防止するバンク層として利用できる。このようなバンク層として利用するにあたっては、前記下層側絶縁膜と前記上層側絶縁膜が重なる部分は、膜厚を1μm以上にすることが好ましい。
【0037】
また、本発明では、前記絶縁膜は、各画素毎の対向電極部分同士を当該絶縁膜に起因する段差のない平坦部分を介して接続させる第1の途切れ部分を備えていることが好ましい。本発明において、前記絶縁膜を厚く形成すると、この絶縁膜は大きな段差を形成し、その上層側に形成される対向電極に断線が発生させるおそれがある。
【0038】
しかるに本発明では、厚い絶縁膜の所定の位置に第1の途切れ部分を構成し、この部分を平坦にしてある。従って、各領域毎の対向電極は平坦部分に形成された部分を介して電気的に接続するので、たとえ、絶縁膜に起因する段差によってこの部分で断線しても、絶縁膜の第1の途切れ部分に相当する平坦部分を介して確実に電気的に接続しているので、対向基板の断線という不具合が発生しない。それ故、アクティブマトリクス型表示装置において、有機半導体膜の周りに厚い絶縁膜を形成して寄生容量などを抑えたとしても、絶縁膜の上層に形成する対向電極に断線が発生しないので、アクティブマトリクス型表示装置の表示品質および信頼性を向上することができる。
【0039】
本発明においては、前記絶縁膜は、前記データ線および前記走査線に沿って形成されていることにより前記有機半導体膜の形成領域の周りを囲んでいる場合には、前記データ線の延設方向で隣り合う画素の間、前記走査線の延設方向で隣り合う画素の間、またはそれら双方の方向で隣り合う画素の間に相当する部分に前記第1の途切れ部分を構成することが好ましい。
【0040】
また、前記絶縁膜は前記データ線に沿ってストライプ状に延設される場合があり、この場合には、該延設方向の少なくとも一方の端部に前記第1の途切れ部分を構成してもよい。
【0041】
本発明では、前記表示部の周囲には、前記データ線を介してデータ信号を供給するデータ側駆動回路、および前記走査線を介して走査信号を供給する走査側駆動回路を有し、該走査側駆動回路および前記データ側駆動回路の上層側にも前記絶縁膜が形成されているとともに、当該絶縁膜は、前記走査側駆動回路の形成領域と前記データ側駆動回路の形成領域との間に相当する位置には前記対向電極を前記表示部側と基板外周側とを当該絶縁膜に起因する段差のない平坦部分を介して接続させる第2の途切れ部分を備えていることが好ましい。このように構成すると、データ側駆動回路や走査側駆動回路の表面を覆う絶縁膜の外周縁に沿って対向電極に断線が起きても、表示部側の対向電極と基板外周側の対向電極とは該絶縁膜に起因する段差のない平坦部分を介して接続し、表示部側の対向電極と基板外周側の対向電極との間の電気的接続を確保できる。
【0042】
本発明において、前記途切れ部分では、前記絶縁膜を構成する前記下層側絶縁膜および前記上層側絶縁膜の双方が途切れている構成、あるいは前記絶縁膜を構成する前記下層側絶縁膜および前記上層側絶縁膜のうち、上層側絶縁膜のみが途切れている構成のいずれであってもよい。
【0043】
【発明を実施の形態】
図面を参照して、本発明の実施の形態を説明する。なお、以下の説明において、図22ないし図25を参照して説明した構成要素と共通する部分には同一の符号を付してある。
[実施の形態1]
(全体構成)
図1は、アクティブマトリクス型表示装置の全体のレイアウトを模式的に示すブロック図である。図2は、それに構成されている画素の1つを抜き出して示す平面図、図3(A)、(B)、(C)はそれぞれ図2のA−A’断面図、B−B’断面図、およびC−C’断面図である。
【0044】
図1に示すアクティブマトリクス型表示装置1では、その基体たる透明基板10の中央部分が表示部11とされている。透明基板10の外周部分のうち、データ線sigの端部には画像信号を出力するデータ側駆動回路3が構成され、走査線gateの端部には走査信号を出力する走査側駆動回路4が構成されている。これらの駆動回路3、4では、N型のTFTとP型のTFTとによって相補型TFTが構成され、この相補型TFTは、シフトレジスタ回路、レベルシフタ回路、アナログスイツチ回路などを構成している。表示部11では、液晶アクティブマトリクス型表示装置のアクティブマトリクス基板と同様、透明基板10上に、複数の走査線gateと、該走査線gateの延設方向に対して交差する方向に延設された複数のデータ線sigと、データ線sigおよび走査線gateによってマトリクス状に形成された複数の画素7とが構成されている。
【0045】
各々の画素7には、走査線gateを介して走査信号が供給される導通制御回路50と、この導通制御回路50を介してデータ線sigから供給される画像信号に基づいて発光する薄膜発光素子40とが構成されている。ここに示す例においては、導通制御回路50は、走査線gateを介して走査信号がゲート電極に供給される第1のTFT20と、この第1のTFT20を介してデータ線sigから供給される画像信号を保持する保持容量capと、この保持容量capによって保持された画像信号がゲート電極に供給される第2のTFT30とから構成されている。第2のTFT30と薄膜発光素子40とは、後述する対向電極opと共通給電線comとの間に直列に接続している。なお、保持容量capについては共通給電線comとの間に形成した構造の他、走査線gateと並列に形成した容量線との間に形成してもよい。
【0046】
このような構成のアクティブマトリクス型表示装置1では、図2および第3図(A)、(B)に示すように、いずれの画素7においても、島状の半導体膜(シリコン膜)を利用して第1のTFT20および第2のTFT30が形成されている。
【0047】
第1のTFT20は、ゲート電極21が走査線gateの一部として構成されている。第1のTFT20は、ソース・ドレイン領域の一方に第1層間絶縁膜51のコンタクホールを介してデータ線sigが電気的に接続し、他方にはドレイン電極22が電気的に接続している。ドレイン電極22は、第2のTFT30の形成領域に向けて延設されており、この延設部分には第2のTFT30のゲート電極31が第1の層間絶縁膜51のコンタクトホールを介して電気的に接続している。
【0048】
第2のTFT30のソース・ドレイン領域の一方には、第1の層間絶縁膜51のコンタクトホールを介して、データ線sigと同時形成された中継電極35が電気的に接続し、この中継電極35には第2の層間絶縁膜52のコンタクトホールを介して薄膜発光素子40のITO(Indium Tin Oxide)膜からなる透明な画素電極41が電気的に接続している。
【0049】
図2および図3(B)、(C)からわかるように、画素電極41は各画素7毎に独立して形成されている。画素電極41の上層側には、ポリフェニレンビニレン(PPV)などの有機半導体膜43、およびリチウム含有アルミニウムやカルシウムなどの金属膜からなる対向電極opがこの順に積層され、薄膜発光素子40が構成されている。ここに示す例では、有機半導体膜43は各画素7に形成されているが、後述するように、複数の画素7に跨がってストライプ状に形成される場合もある。対向電極opは、表示部11全体と、少なくとも端子12が形成されている部分の周囲を除いた領域とに形成されている。この端子12は、対向電極opと同時形成された配線(図示せず。)を利用して形成された対向電極opに電気的に接続する端子を含んでいる。
【0050】
薄膜発光素子40としては、正孔注入層を設けて発光効率(正孔注入率)を高めた構造、電子注入層を設けて発光効率(電子注入率)を高めた構造、正孔注入層および電子注入層の双方を形成した構造を採用することもできる。
【0051】
再び図2および図3(A)において、第2のTFT30のソース・ドレイン領域のもう一方には、第1の層間絶縁膜51のコンタクトホールを介して共通給電線comが電気的に接続している。共通給電線comの延設部分39は、第2のTFT30のゲート電極31の延設部分36に対して、第1の層間絶縁膜51を誘電体膜として挟んで対向し、保持容量capを構成している。保持容量capについては共通給電線comとの間に形成した構造の他、走査線gateと並列に形成した容量線との間に形成してもよく、また、第1のTFT20のドレイン領域と第2のTFT30のゲート電極31とを利用して保持容量capを構成してもよい。
【0052】
このように構成したアクティブマトリクス型表示装置1において、走査信号によって選択されて第1のTFT20がオン状態になると、データ線sigからの画像信号が第1のTFT20を介して第2のTFT30のゲート電極31に印加されるとともに、画像信号が第1のTFT20を介して保持容量capに書き込まれる。その結果、第2のTFT30がオン状態になると、対向電極opおよび画素電極41をそれぞれ負極および正極として電圧が印加され、印加電圧がしきい値電圧を越えた領域で有機半導体膜43に流れる電流(駆動電流)が急激に増大する。従って、発光素子40は、エレクトロルミネッセンス素子あるいはLED素子として発光し、発光素子40の光は、対向電極opに反射されて透明な画素電極41および透明基板10を透過して出射される。このような発光を行うための駆動電流は、対向電極op、有機半導体膜43、画素電極41、第2のTFT30、および共通給電線comから構成される電流経路を流れるため、第2のTFT30がオフ状態になると、流れなくなる。
【0053】
但し、第2のTFT30のゲート電極は、第1のTFT20がオフ状態になっても、保持容量capによって画像信号に相当する電位に保持されるので、第2のTFT30はオン状態のままである。それ故、発光素子40には駆動電流が流れ続け、この画素は点灯状態のままである。この状態は、新たな画像データが保持容量capに書き込まれて、第2のTFT30がオフ状態になるまで維持される。
(バンク層の構造)
このように構成したアクティブマトリクス型表示装置1において、本形態では、データ線sigには大きな容量が寄生することを防止するため、図1、図2、および図3(A)、(B)、(C)に示すように、データ線sigおよび走査線gateに沿って、有機半導体膜41よりも厚い絶縁膜(バンク層bank/左下がりの1本の斜線、または2本で一組の斜線を広いピッチで付した領域)を設け、このバンク層bankの上層側に対向電極opを形成してある。すなわち、データ線sigと対向電極opとの間に第2の層間絶縁膜52と厚いバンク層bankとが介在しているので、データ線sigに寄生する容量が極めて小さい。それ故、駆動回路3、4の負荷を低減でき、低消費電力化あるいは表示動作の高速化を図ることができる。
【0054】
ここで、バンク層bankは、有機半導体膜41よりも厚く形成されたシリコン酸化膜あるいはシリコン窒化膜などの無機材料からなる下層側絶縁膜61と、この下層側絶縁膜61上に積層されたレジストあるいはポリイミド膜などの有機材料からなる上層側絶縁膜62とから構成されている。たとえば、有機半導体膜41、下層側絶縁膜61、および上層側絶縁膜62の膜厚は、それぞれ0.05μm〜0.2μm、0.2μm〜1.0μm、および1μm〜2μmである。
【0055】
このような2層構造であれば、上層側絶縁膜62は、厚い膜を形成するのが容易なレジストやポリイミド膜から構成されているため、下層側絶縁膜61のみを無機材料から構成すればよい。従って、バンク層bank全体を無機材料で構成する場合と違って、長い時間をかけて無機材料からなる膜をPECVD法などで成膜する必要がない。それ故、アクティブマトリクス型表示装置1を生産性を高めることができる。
【0056】
また、かかる2層構造であれば、有機半導体膜41は無機材料からなる下層側絶縁膜61とは接しているが、有機材料からなる上層側絶縁膜62とは接していない。それ故、有機半導体膜41は、有機材料から構成されている上層側絶縁膜62の影響を受けて劣化することがないので、薄膜発光素子40では、発光効率の低下や信頼性の低下が起きない。
【0057】
また、図1からわかるように、透明基板10の周辺領域(表示部11の外側領域)にもバンク層bankが形成されているので、データ側駆動回路3および走査側駆動回路4もバンク層bankによって覆われている。対向電極opは少なくとも表示部11に形成される必要があり、駆動回路領域に形成される必要がない。しかし、対向電極opは、通常、マスクスパッタ法で形成されるので、合わせ精度が悪く、対向電極opと駆動回路とが重なることがある。しかるに本形
態では、これらの駆動回路の形成領域に対して対向電極opが重なる状態にあっても、駆動回路の配線層と対向電極opとの間にバンク層bankが介在している。それ故、駆動回路3、4に容量が寄生することを防止できるため、駆動回路3、4の負荷を低減でき、低消費電力化あるいは表示動作の高速化を図ることができる。
【0058】
さらに、本形態では、画素電極41の形成領域のうち、導通制御回路50の中継電極35と重なる領域にもバンク層bankが形成されている。このため、中継電極35と重なる領域には有機半導体膜43が形成されない。すなわち、画素電極41の形成領域のうち、平坦な部分のみに有機半導体膜43が形成されるので、有機半導体膜43は一定の膜厚で形成され、表示むらを起こさない。また、有機半導体膜43に膜厚の薄い部分があると、そこに薄膜発光素子40の駆動電流が集中し、薄膜発光素子40の信頼性が低下することになるが、そのような問題を防止することができる。
【0059】
さらに、中継電極35と重なる領域にバンク層bankがないと、この部分でも対向電極opとの間に駆動電流が流れて有機半導体膜43が発光する。しかし、この光は中継電極35と対向電極opとの間に挟まれて外に出射されず、表示に寄与しない。かかる表示に寄与しない部分で流れる駆動電流は、表示という面からみて無効電流といえる。しかるに本形態では、従来ならこのような無効電流が流れるはずの部分にバンク層bankを形成し、そこに駆動電流が流れることを防止するので、共通給電線comに無駄な電流が流れることが防止できる。それ故、共通給電線comの幅はその分、狭くてよい。その結果として、発光面積を増すことができ、輝度、コントラスト比などの表示性能を向上させることができる。
【0060】
なお、バンク層bankを黒色のレジストによって形成すると、バンク層bankはブラックマトリクスとして機能し、コントラスト比などの表示の品位が向上する。すなわち、本形態に係るアクティブマトリクス型表示装置1では、対向電極opが透明基板10の表面側において画素7の全面に形成されるため、対向電極opでの反射光がコントラスト比を低下させる。しかるに寄生容量を防止する機能を担うバンク層bankを黒色のレジストで構成すると、バンク層bankはブラックマトリクスとしても機能し、対向電極opからの反射光を遮るので、コントラスト比が向上する。
(アクティブマトリクス型表示装置の製造方法)
このように形成したバンク層bankは、有機半導体膜43の形成領域を囲むように構成されているので、アクティブマトリクス型表示装置の製造工程では、インクジェットヘッドから吐出した液状の材料(吐出液)から有機半導体膜43を形成する際に吐出液をせき止め、吐出液が側方にはみ出すことを防止する。なお、以下に説明するアクティブマトリクス型表示装置1の製造方法において、透明基板10上に第1のTFT20および第2のTFT30を製造するまでの工程は、アクティブマトリクス型液晶表示装置のアクティブマトリクス基板を製造する工程と略同様であるため、図3(A)、(B)、(C)を参照してその概略のみを簡単に説明する。
【0061】
まず、透明基板10に対して、必要に応じて、TEOS(テトラエトキシシラン)や酸素ガスなどを原料ガスとしてプラズマCVD法により厚さが約2000〜5000オングストロームのシリコン酸化膜からなる下地保護膜(図示せず。)を形成した後、下地保護膜の表面にプラズマCVD法により厚さが約300〜700オングストロームのアモルファスのシリコン膜からなる半導体膜を形成する。次にアモルファスのシリコン膜からなる半導体膜に対して、レーザアニールまたは固相成長法などの結晶化工程を行い、半導体膜をポリシリコン膜に結晶化する。
【0062】
次に、半導体膜をパターニングして島状の半導体膜とし、その表面に対して、TEOS(テトラエトキシシラン)や酸素ガスなどを原料ガスとしてプラズマCVD法により厚さが約600〜1500オングストロームのシリコン酸化膜または窒化膜からなるゲート絶縁膜57を形成する。
【0063】
次に、アルミニウム、タンタル、モリブデン、チタン、タングステンなどの金属膜からなる導電膜をスパッタ法により形成した後、パターニングし、ゲート電極21、31、およびゲート電極31の延設部分36を形成する(ゲート電極形成工程)。この工程では走査線gateも形成する。
【0064】
この状態で、高濃度のリンイオンを打ち込んで、ゲート電極21、31に対して自己整合的にソース・ドレイン領域を形成する。なお、不純物が導入されなかった部分がチャネル領域となる。
次に、第1の層間絶縁膜51を形成した後、各コンタクトホールを形成し、次に、データ線sig、ドレイン電極22、共通給電線com、共通給電線comの延設部分39、および中継電極35を形成する。その結果、第1のTFT20、第2のTFT30、および保持容量capが形成される。
【0065】
次に、第2の層間絶縁膜52を形成し、この層間絶縁膜には、中継電極35に相当する部分にコンタクトホール形成する。次に、第2の層間絶縁膜52の表面全体にITO膜を形成した後、パターニングし、コンタクトホールを介して第2のTFT30のソース・ドレイン領域に電気的に接続する画素電極41を画素7毎に形成する。
【0066】
次に、第2の層間絶縁膜52の表面側にPECVD法などで無機材料からなる膜(下層側絶縁膜61を形成するための無機膜)を形成した後、走査線gateおよびデータ線sigに沿ってレジスト(上層側絶縁膜62)を形成する。しかる後に、このレジストをマスクとして無機材料から成る膜にパターニングを施し、下層側絶縁膜61を形成する。このようにして下層側絶縁膜61をパターニングにより形成する際でも、下層側絶縁膜61が薄いので、オーバーエッチングが起こらない。従って、画素電極41が損傷することはない。
【0067】
このようなエッチング工程を行うと、無機材料からなる膜は走査線gateおよびデータ線sigに沿って残り、下層側絶縁膜61が形成される。このようにして下層側絶縁膜61と上層側絶縁膜62とからなる2層構造のバンク層bankが形成される。このときには、データ線sigに沿って残すレジスト部分は共通給電線comを覆うように幅広とする。その結果、発光素子40の有機半導体膜43を形成すべき領域はバンク層bankに囲まれる。
【0068】
次に、バンク層bankでマトリクス状に区画された領域内にインクジェット法を利用してR、G、Bに対応する各有機半導体膜43を形成していく。それには、バンク層bankの内側領域に対してインクジェットヘッドから、有機半導体膜43を構成するための液状の材料(前駆体/吐出液)を吐出し、それをバンク層bankの内側領域で定着させて有機半導体膜43を形成する。ここで、バンク層bankの上層側絶縁膜62は、レジストやポリイミド膜から構成されているため、撥水性である。これに対して、有機半導体膜43の前駆体は親水性の溶媒を用いているため、有機半導体膜43の塗布領域はバンク層bankによって確実に規定され、隣接する画素7にはみ出ることがない。それ故、有機半導体膜43などを所定領域内だけに形成できる。
【0069】
この工程において、インクジェットヘッドから吐出した前駆体は表面張力の影響で約2μmないし約4μmの厚さに盛り上がるため、バンク層bankは約1μmないし約3μmの厚さが必要である。この状態では、インクジェットヘッドから吐出した前駆体は上層側絶縁膜62に接する状態にあるが、100℃〜150℃の熱処理を施した後は、前駆体から溶媒成分が除去されるので、バンク層bankの内側に定着した後の有機半導体膜43の厚さは約0.05μmから約0.2μmである。それ故、この状態では有機半導体膜43は上層側絶縁膜62には接していない。
【0070】
なお、予めバンク層bankからなる隔壁が1μm以上の高さであれば、バンク層bankが撥水性でなくても、バンク層bankは隔壁として十分に機能する。かかる厚いバンク層bankを形成しておけば、インクジェット法に代えて、塗布法で有機半導体膜43を形成する場合でもその形成領域を規定できる。
【0071】
しかる後には、透明基板10の略全面に対向電極opを形成する。
このような製造方法によれば、インクジェット法を利用して所定の領域にR、G、Bに対応する各有機半導体膜43を形成していけるので、フルカラーのアクティブマトリクス型表示装置1を高い生産性で製造できる。
【0072】
なお、図1に示すデータ側駆動回路3や走査側駆動回路4にもTFTが形成されるが、これらのTFTは前記の画素7にTFTを形成していく工程の全部あるいは一部を援用して行われる。それ故、駆動回路を構成するTFTも、画素7のTFTと同一の層間に形成されることになる。また、前記第1のTFT20、および第2のTFT30については、双方がN型、双方がP型、一方がN型で他方がP型のいずれでもよいが、このようないずれの組合せであっても周知の方法でTFTを形成していけるので、その説明を省略する。
[実施の形態2]
図4(A)、(B)、(C)はそれぞれ、本形態のアクティブマトリクス型表示装置における図2のA−A’線、B−B’線、およびC−C’線に相当する位置での断面図である。なお、本形態と実施の形態1とは基本的な構成が同一なので、共通する部分には同一の符号を図4に付してそれらの詳細な説明を省略する。また、本形態のアクティブマトリクス型表示装置におけるバンク層bankの形成領域は、実施の形態1と同様であるため、同じく図1および図2を参照して説明する。
【0073】
本形態でも、データ線sigには大きな容量が寄生することを防止するため、図1、図2、図4(A)、(B)、(C)に示すように、データ線sigおよび走査線gateに沿って、有機半導体膜41よりも厚い絶縁膜(バンク層bank/左下がりの1本の斜線、または2本で一組の斜線を広いピッチで付した領域)を設け、このバンク層bankの上層側に対向電極opを形成してある。
【0074】
ここで、バンク層bankは、有機半導体膜41よりも厚く形成されたシリコン酸化膜あるいはシリコン窒化膜などの無機材料からなる下層側絶縁膜61と、この下層側絶縁膜61上に積層されたレジストあるいはポリイミド膜などの有機材料からなる上層側絶縁膜62とから構成されている点では、実施の形態1と同様である。
【0075】
本形態では、図4(A)、(B)、(C)からわかるように、有機材料からなる上層側絶縁膜61については、無機材料からなる下層側絶縁膜61より狭い幅をもってこの下層側絶縁膜61の内側領域に積層されている。たとえば、上層側絶縁膜61と画素電極41との重なり部分の幅は1μm〜3μmであり、下層側絶縁膜61と上層側絶縁膜62との間には片側1μm〜5μmのずれがある。
【0076】
このため、バンク層bankは、幅の異なる下層側絶縁膜61と上層側絶縁膜61が積層された2段構造になっている。このような2段構造であれば、上層側絶縁膜62は、厚い膜を形成するのが容易なレジストやポリイミド膜から構成されているので、下層側絶縁膜61のみを無機材料から構成すればよい。従って、厚いバンク層bank全体を無機材料で構成する場合と違って、長い時間をかけて無機材料からなる膜をPECVD法などで成膜する必要がない。それ故、アクティブマトリクス型表示装置1の生産性を高めることができる。
【0077】
また、かかる2段構造であれば、有機半導体膜41は無機材料からなる下層側絶縁膜61とは接しているが、上層側絶縁膜62とは接していない。しかも、上層側絶縁膜62は下層側絶縁膜61より内側に形成されているので、その分、有機半導体膜43と上層側絶縁膜62とは接しにくい。それ故、有機材料から構成されている上層側絶縁膜62の影響を受けて有機半導体膜41が劣化するのを確実に防止でき、薄膜発光素子40では発光効率の低下や信頼性の低下が起きない。
【0078】
その他の構成は実施の形態1と同様である。ここで、いずれの画素7もバンク層bankで囲まれている。このため、インクジェット法を利用して所定の領域にR、G、Bに対応する各有機半導体膜43を形成していけるので、フルカラーのアクティブマトリクス型表示装置1を高い生産性で製造できるなど、実施の形態1と同様な効果を奏する。
【0079】
このような構造のバンク層bankを形成するにあたっては、第2の層間絶縁膜52の表面側にPECV法などで無機材料からなる膜(下層側絶縁膜61を形成するための無機膜)を形成した後、それを走査線gateおよびデータ線sigに沿って残し、下層側絶縁膜61を形成した後、このパターニングに用いたレジストを除去し、しかる後に、下層側絶縁膜61の上層にそれより幅の狭いレジストやポリイミドを上層側絶縁膜62として形成すればよい。このようにして、下層側絶縁膜61をパターニングにより形成する際でも、下層側絶縁膜61が薄いので、オーバーエッチングが起こらない。従って、画素電極41が損傷することはない。
[実施の形態3]
本形態のアクティブマトリクス型表示装置1は、バンク層bankを構成する材料が実施の形態2と相違するだけで、その構造は実施の形態2で同様である。従って、共通する部分については同一の符号を付して図示し、それらの説明を省略する。また、実施の形態2と同様、図1、図2、および図4を参照して説明する。
【0080】
本形態でも、データ線sigには大きな容量が寄生することを防止するため、図1、図2、図4(A)、(B)、(C)に示すように、データ線sigおよび走査線gateに沿って、有機半導体膜41よりも厚い絶縁膜(バンク層bank/左下がりの1本、または2本で一組の斜線を広いピッチで付した領域)を設け、このバンク層bankの上層側に対向電極opを形成してある。
【0081】
ここで、バンク層bankは、有機半導体膜41よりも厚く形成されたシリコン窒化膜などの無機材料からなる下層側絶縁膜61と、この下層側絶縁膜61上に積層されたシリコン酸化膜などの無機材料からなる上層側絶縁膜62とから構成されている。このような2層構造であれば、有機半導体膜43は有機材料と接していないので、有機材料の影響を受けて劣化することがない。それ故、薄膜発光素子40では、発光効率の低下や信頼性の低下が起きない。
【0082】
ここで、上層側絶縁膜61については下層側絶縁膜61より狭い幅をもってこの下層側絶縁膜61の内側領域に積層されている。このため、バンク層bankは、幅の異なる下層側絶縁膜61と上層側絶縁膜61が積層された2段構造になっている。
【0083】
かかる2段構造のバンク層bankを形成するにあたっては、下層側絶縁膜61および上層側絶縁膜62を構成すべき無機材料(シリコン窒化膜およびシリコン酸化膜)を順次形成した後、まず、上層側絶縁膜62をパターニングする。この際には、下層側絶縁膜61がエッチングストッパーとして機能するので、多少のオーバーエッチングがあっても画素電極41を損傷することはない。かかるパターニングを終えた後には下層側絶縁膜61をパターニング形成する。この際には、下層側絶縁膜61の1層分をエッチングするだけなので、エッチング制御が容易で、画素電極41を損傷するほどのオーバーエッチングが起きない。
【0084】
その他の構成は実施の形態1、2と同様である。従って、いずれの画素7もバンク層bankで囲まれている。このため、インクジェット法を利用して所定の領域にR、G、Bに対応する各有機半導体膜43を形成していけるので、フルカラーのアクティブマトリクス型表示装置1を高い生産性で製造できるなど、実施の形態1と同様な効果を奏する。
[実施の形態1、2、3の変形例]
なお、上記形態では、データ線sigおよび走査線gateに沿ってバンク層bankを形成してあるため、バンク層bankで各画素7をマトリクス状に区画した構成であったが、データ線sigに沿ってのみバンク層bankを形成してもよい。この場合にも、バンク層bankでストライプ状に区画された領域内にインクジェット法を利用してR、G、Bに対応する各有機半導体膜43をストライプ状に形成できるので、フルカラーのアクティブマトリクス型表示装置1を高い生産性で製造できる。
【0085】
また、上記形態では、バンク層bankが区画した領域の隅部分はいずれも角形になっていたが、そこに丸みをもたせれば、有機半導体膜43を角のない丸みをもった平面形状に形成できる。このような形状の有機半導体膜43であれば、角部分の駆動電流が集中することがないので、この部分での耐圧不足などの不具合の発生を防止できる。
[実施の形態4]
本形態のアクティブマトリクス型表示装置1は、基本的な構造が実施の形態1ないし3と同様であるため、同じく図1を参照して説明するとともに、共通する部分には同じ符号を付して図示し、それらの説明を省略する。
【0086】
図5は、本形態のアクティブマトリクス型表示装置に構成されている画素の1つを抜き出して示す平面図、図6(A)、(B)、(C)はそれぞれ図5のA−A’断面図、B−B’断面図、およびC−C’断面図である。
【0087】
本形態では、以下に説明するように、下層側絶縁膜61と上層側絶縁膜62とを部分的に重ね、それぞれを異なる機能を発揮させている。すなわち、本形態でも、図1に示すように、複数の走査線gateと、該走査線gateの延設方向に対して交差する方向に延設された複数のデータ線sigと、該データ線sigに並列する複数の共通給電線comと、データ線sigと走査線gateとによってマトリクス状に形成された複数の画素7とが構成されている。
【0088】
本形態においては、図5および図6に示すように、下層側絶縁膜61(左下がりの2本で一組の斜線を付した領域)は、画素電極41の形成領域のうち導通制御回路50の形成領域と重なる領域、データ線sig、共通給電線com、および走査線gateを覆うように形成されている。これに対して、上層側絶縁膜62(左下がりの斜線を広いピッチで付した領域)は、下層側絶縁膜61の形成領域のうち、データ線sigに沿う部分のみにストライプ状に形成されている。また、この上層側絶縁膜62でストライプ状に区画された領域内に有機半導体膜43が形成されている。
【0089】
このように構成した場合も、有機半導体膜43をインクジェット法により形成する際には、下層側絶縁膜61と上層側絶縁膜62が重なる部分を吐出液のはみ出しを防止するバンク層bankとして利用しながら、有機半導体膜43をストライプ状に形成できる。そこで、本形態では、下層側絶縁膜61と上層側絶縁膜62が重なる部分は、膜厚が1μm以上になるように構成してある。
【0090】
このように構成した場合も、データ線sigと対向電極opとの間に第2の層間絶縁膜52と厚いバンク層bank(下層側絶縁膜61と上層側絶縁膜62)とが介在しているので、データ線sigに寄生する容量が極めて小さい。それ故、駆動回路3、4の負荷を低減でき、低消費電力化あるいは表示動作の高速化を図ることができる。
【0091】
また、ストライプ状に有機半導体膜43を形成したが、画素電極41の形成領域のうち導通制御回路50の形成領域と重なる領域、および走査線gateは、下層側絶縁膜62で覆われているので、各画素7のうち、画素電極41の平坦部分のみに形成された有機半導体膜43が発光に寄与する。すなわち、画素電極41の平坦部分のみに薄膜発光素子40が形成されていることになる。それ故、有機半導体膜43は一定の膜厚で形成され、表示むらや駆動電流の集中を起こさない。また、表示に寄与しない部分に駆動電流が流れるのを下層側絶縁膜61で防止するので、共通給電線comに無駄な電流が流れることを防止できるという効果もある。
【0092】
ここで、下層側絶縁膜61については有機半導体膜41よりも厚く形成されたシリコン酸化膜あるいはシリコン窒化膜などの無機材料から構成し、上層側絶縁膜62についてはレジストあるいはポリイミド膜などの有機材料から構成すれば、下層側絶縁膜61のみを無機材料から構成すればよいことになる。従って、厚いバンク層bank全体を無機材料で構成する場合と違って、長い時間をかけて無機材料からなる膜をPECVD法などで成膜する必要がない。それ故、アクティブマトリクス型表示装置1を生産性を高めることができる。また、かかる2層構造であれば、有機半導体膜41は無機材料からなる下層側絶縁膜61とは接しているが、有機材料からなる上層側絶縁膜62とは接していない。それ故、有機半導体膜41は、有機材料から構成されている上層側絶縁膜62の影響を受けて劣化することがないので、薄膜発光素子40では、発光効率の低下や信頼性の低下が起きないなど、実施の形態1と同様な効果を奏する。
【0093】
これに対して、下層側絶縁膜61については有機半導体膜41よりも厚く形成されたシリコン窒化膜などの無機材料から構成し、上層側絶縁膜62については、この下層側絶縁膜61上に積層されたシリコン酸化膜などの無機材料から構成した場合には、有機半導体膜43は有機材料と接していないので、有機材料の影響を受けて劣化することがない。それ故、薄膜発光素子40では、発光効率の低下や信頼性の低下が起きない。また、上層側絶縁膜61については狭い幅で下層側絶縁膜61の内側領域に積層してあるので、上層側絶縁膜62をパターニングする際には、下層側絶縁膜61がエッチングストッパーとして機能するなど、実施の形態3と同様な効果を奏する。
[実施の形態5]
図7は、アクティブマトリクス型表示装置の全体のレイアウトを模式的に示すブロック図である。図8は、それに構成されている画素の1つを抜き出して示す平面図、図9(A)、(B)、(C)はそれぞれ、図8のA−A’断面図、B−B’断面図、およびC−C’断面図である。なお、本形態の基本的な構成は、実施の形態1と共通するので、共通する部分については同一の符号を付し
て図示し、それらの説明を省略する。
【0094】
本形態でも、本形態のアクティブマトリクス型表示装置1でも、データ線sigおよび走査線gateに沿って、有機半導体膜41よりも厚い絶縁膜(バンク層bank/左下がりの1本の斜線、または2本で一組の斜線を広いピッチで付した領域)を設け、このバンク層bankの上層側に対向電極opを形成してある。すなわち、データ線sigと対向電極opとの間に第2の層間絶縁膜52と厚いバンク層bankとが介在しているので、データ線sigに寄生する容量が極めて小さい。それ故、駆動回路3、4の負荷を低減でき、低消費電力化あるいは表示動作の高速化を図ることができる。
【0095】
ここで、バンク層bankは、有機半導体膜41よりも厚く形成されたシリコン酸化膜あるいはシリコン窒化膜などの無機材料からなる下層側絶縁膜61と、この下層側絶縁膜61上に積層されたレジストあるいはポリイミド膜などの有機材料からなる上層側絶縁膜62とから構成されている。たとえば、有機半導体膜41、下層側絶縁膜61、および上層側絶縁膜62の膜厚は、それぞれ0.05μm〜0.2μm、0.2μm〜1.0μm、および1μm〜2μmである。従って、有機半導体膜41は無機材料からなる下層側絶縁膜61とは接しているが、有機材料からなる上層側絶縁膜62とは接していない。それ故、有機半導体膜41は、有機材料から構成されている上層側絶縁膜62の影響を受けて劣化することがないので、薄膜発光素子40では、発光効率の低下や信頼性の低下が起きないなど、実施の形態1と同様な効果を奏する。
【0096】
このように構成したアクティブマトリクス型表示装置1において、有機半導体膜41は、バンク層bankで周囲が囲まれている。このため、このままでは、各画素7の対向電極opはバンク層bankを乗り越えて隣接する画素7の対向電極opと接続することになる。しかるに本形態では、バンク層bankには、データ線sigの延設方向で隣り合う画素7の間に相当する部分に下層側絶縁膜61および上層側絶縁膜62の双方が途切れた途切れ部分off(第1の途切れ部分)が形成されている。また、バンク層bankには、走査線gateの延設方向で隣り合う画素7の間に相当する部分にも下層側絶縁膜61および上層側絶縁膜62の双方が途切れた途切れ部分off(第1の途切れ部分)が形成されている。さらに、バンク層bankには、データ線sigおよび走査線gateの各延設方向の端部のそれぞれに下層側絶縁膜61および上層側絶縁膜62の双方が途切れた途切れ部分off(第1の途切れ部分)が形成されている。
【0097】
このような途切れ部分offでは厚いバンク層bankがないので、バンク層bankに起因する大きな段差のない平坦部分であり、この部分に形成されている対向電極opは断線することがない。従って、各画素7の対向電極7は、バンク層bankに起因する段差のない平坦部分を介して確実に接続していることになる。それ故、画素7の周りに厚い絶縁膜(バンク層bank)を形成して寄生容量などを抑えても、この厚い絶縁膜(バンク層bank)の上層に形成する対向電極opに断線が発生しない。
【0098】
また、透明基板10の周辺領域(表示部11の外側領域)において、データ側駆動回路3および走査側駆動回路4はいずれも、バンク層bank(形成領域に斜線を付してある。)によって覆われている。このため、これらの駆動回路の形成領域に対して対向電極opが重なる状態にあっても、駆動回路の配線層と対向電極opとの間にバンク層bankが介在することになる。それ故、駆動回路3、4に容量が寄生することを防止できるため、駆動回路3、4の負荷を低減でき、低消費電力化あるいは表示動作の高速化を図ることができる。
【0099】
しかも、走査側駆動回路4およびデータ側駆動回路3の上層側に形成されたバンク層bankは、走査側駆動回路4の形成領域とデータ側駆動回路3の形成領域との間に相当する位置に下層側絶縁膜61および上層側絶縁膜62の双方が途切れた途切れ部分off(第2の途切れ部分)が形成されている。このため、表示部11の側の対向電極opと基板外周側の対向電極opとは、バンク層bankの途切れ部分offを介して接続し、この途切れ部分offもバンク層bankに起因する段差のない平坦部分である。従って、この途切れ部分offに形成されている対向電極opは断線することがないので、表示部11の側の対向電極opと基板外周側の対向電極opとは、バンク層bankの途切れ部分offを介して確実に接続し、基板外周側の対向電極opに配線接続されている端子12と表示部11の対向電極opとは確実に接続している。
【0100】
さらに、本形態では、画素電極41の形成領域のうち、導通制御回路50の中継電極35と重なる領域にもバンク層bankが形成されているため、無駄な無効電流が流れることを防止できる。それ故、共通給電線comの幅はその分、狭くてよい。
【0101】
このような構成のアクティブマトリクス型表示装置1を製造する際にも、実施の形態1と同様、第2の層間絶縁膜52の表面側に、走査線gateおよびデータ線sigに沿ってバンク層bankを形成する。このとき、バンク層bankの所定部分には途切れ部分offを形成しておく。また、データ線sigに沿って形成するバンク層bankは共通給電線comを覆うように幅広とする。その結果、薄膜発光素子40の有機半導体膜43を形成すべき領域はバンク層bankに囲まれる。
【0102】
次に、バンク層bankでマトリクス状に区画された領域内にインクジェット法を利用してR、G、Bに対応する各有機半導体膜43を形成していく。それには、バンク層bankの内側領域に対してインクジェットヘッドから、有機半導体膜43を構成するための液状の材料(前駆体)を吐出し、それをバンク層bankの内側領域で定着させて有機半導体膜43を形成する。ここで、バンク層bankの上層側絶縁膜62は、レジストやポリイミド膜から構成されているため、撥水性である。これに対して、有機半導体膜43の前駆体は親水性の溶媒を用いているため、有機半導体膜43の塗布領域はバンク層bankによって確実に規定され、隣接する画素7にはみ出ることがない。また、有機半導体膜43の形成領域を区画するバンク層bankに途切れ部分offがあったとしても、かかる途切れ部分offは狭いので、有機半導体膜43の塗布領域はバンク層bankによって確実に規定され、隣接する画素7にはみ出ることがない。それ故、有機半導体膜43などを所定領域内だけに形成できる。
【0103】
なお、インクジェットヘッドから吐出した前駆体は表面張力の影響で約2μmないし約4μmの厚さに盛り上がるため、バンク層bankは約1μmないし約3μmの厚さが必要である。この状態では、インクジェットヘッドから吐出した前駆体は上層側絶縁膜62に接する状態にあるが、100℃〜150℃の熱処理を施した後は、前駆体から溶媒成分が除去されるので、バンク層bankの内側に定着した後の有機半導体膜43の厚さは約0.05μmから約0.2μmである。それ故、この状態では有機半導体膜43は上層側絶縁膜62には接していない。
【0104】
なお、予めバンク層bankからなる隔壁が1μm以上の高さであれば、バンク層bankが撥水性でなくても、バンク層bankは隔壁として十分に機能する。従って、かかる厚いバンク層bankを形成しておけば、インクジェット法に代えて、塗布法で有機半体膜43を形成する場合でもその形成領域を規定できる。
[実施の形態5の変形例1]
図10は、アクティブマトリクス型表示装置の全体のレイアウトを模式的に示すブロック図である。図11は、それに構成されている画素の1つを抜き出して示す平面図、図12(A)、(B)、(C)はそれぞれ図11のA−A’断面図、B−B’断面図、およびC−C’断面図である。なお、本形態と実施の形態1とは基本的な構成が同一なので、共通する部分には同一の符号を各図に付してそれらの詳細な説明を省略する。
【0105】
図10、図11、および図12(A)、(B)、(C)に示すように、本形態のアクティブマトリクス型表示装置1でも、データ線sigおよび走査線gateに沿って、有機半導体膜41よりも厚い絶縁膜(バンク層bank/左下がりの1本の斜線、または2本で一組の斜線を広いピッチで付した領域)を設け、このバンク層bankの上層側に対向電極opを形成してある。すなわち、データ線sigと対向電極opとの間に第2の層間絶縁膜52と厚いバンク層bankとが介在しているので、データ線sigに寄生する容量が極めて小さい。
【0106】
それ故、駆動回路3、4の負荷を低減でき、低消費電力化あるいは表示動作の高速化を図ることができる。ここで、バンク層bankは、有機半導体膜41よりも厚く形成されたシリコン酸化膜あるいはシリコン窒化膜などの無機材料からなる下層側絶縁膜61と、この下層側絶縁膜61上に積層されたレジストあるいはポリイミド膜などの有機材料からなる上層側絶縁膜62とから構成されている。従って、有機半導体膜41は無機材料からなる下層側絶縁膜61とは接しているが、有機材料からなる上層側絶縁膜62とは接していない。それ故、有機半導体膜41は、有機材料から構成されている上層側絶縁膜62の影響を受けて劣化することがないので、薄膜発光素子40では、発光効率の低下や信頼性の低下が起きないなど、実施の形態1と同様な効果を奏する。
【0107】
また、本形態では、データ線sigおよび走査線gateに沿ってバンク層bankを形成してあるため、いずれの画素7もバンク層bankで囲まれている。このため、インクジェット法を利用して所定の領域にR、G、Bに対応する各有機半導体膜43を形成していけるので、フルカラーのアクティブマトリクス型表示装置1を高い生産性で製造できる。
【0108】
しかも、バンク層bankには、走査線gateの延設方向で隣り合う画素7の間に相当する部分に途切れ部分off(第1の途切れ部分)が形成されている。また、バンク層bankには、データ線sigおよび走査線gateの各延設方向の端部のそれぞれにも途切れ部分off(第1の途切れ部分)が形成されている。さらに、走査側駆動回路4およびデータ側駆動回路3の上層側に形成されたバンク層bankは、走査側駆動回路4の形成領域とデータ側駆動回路3の形成領域との間に相当する位置に途切れ部分off(第2の途切れ部分)が形成されている。従って、対向電極opは、バンク層bankに起因する段差のない平坦部分(途切れ部分off)を介して確実に接続し、断線することがない。
[実施の形態5の変形例2]
図13は、アクティブマトリクス型表示装置の全体のレイアウトを模式的に示すブロック図である。図14は、それに構成されている画素の1つを抜き出して示す平面図、図15(A)、(B)、(C)はそれぞれ図14のA−A’断面図、B−B’断面図、およびC−C’断面図である。なお、本形態と実施の形態1とは基本的な構成が同一なので、共通する部分には同一の符号を各図に
付してそれらの詳細な説明を省略する。
【0109】
図13、図14、および図15(A)、(B)、(C)に示すように、本形態のアクティブマトリクス型表示装置1でも、データ線sigおよび走査線gateに沿って、有機半導体膜41よりも厚い絶縁膜(バンク層bank/左下がりの1本の斜線、または2本で一組の斜線を広いピッチで付した領域)を設け、このバンク層bankの上層側に対向電極opを形成してある。すなわち、データ線sigと対向電極opとの間に第2の層間絶縁膜52と厚いバンク層bankとが介在しているので、データ線sigに寄生する容量が極めて小さい。それ故、駆動回路3、4の負荷を低減でき、低消費電力化あるいは表示動作の高速化を図ることができる。
【0110】
ここで、バンク層bankは、有機半導体膜41よりも厚く形成されたシリコン酸化膜あるいはシリコン窒化膜などの無機材料からなる下層側絶縁膜61と、この下層側絶縁膜61上に積層されたレジストあるいはポリイミド膜などの有機材料からなる上層側絶縁膜62とから構成されている。従って、有機半導体膜41は無機材料からなる下層側絶縁膜61とは接しているが、有機材料からなる上層側絶縁膜62とは接していない。それ故、有機半導体膜41は、有機材料から構成されている上層側絶縁膜62の影響を受けて劣化することがないので、薄膜発光素子40では、発光効率の低下や信頼性の低下が起きないなど、実施の形態1と同様な効果を奏する。
【0111】
また、本形態では、データ線sigおよび走査線gateに沿ってバンク層bankを形成してあるため、いずれの画素7もバンク層bankで囲まれている。このため、インクジェット法を利用して所定の領域にR、G、Bに対応する各有機半導体膜43を形成していけるので、フルカラーのアクティブマトリクス型表示装置1を高い生産性で製造できる。
【0112】
しかも、バンク層bankには、データ線sigの延設方向で隣り合う画素7の間に相当する部分に途切れ部分off(第1の途切れ部分)が形成されている。また、バンク層bankには、データ線sigおよび走査線gateの各延設方向の端部のそれぞれにも途切れ部分off(第1の途切れ部分)が形成されている。
【0113】
さらに、走査側駆動回路4およびデータ側駆動回路3の上層側に形成されたバンク層bankは、走査側駆動回路4の形成領域とデータ側駆動回路3の形成領域との間に相当する位置に途切れ部分off(第2の途切れ部分)が形成されている。従って、対向電極opは、バンク層bankに起因する段差のない平坦部分(途切れ部分off)を介して確実に接続し、断線することがない。
[実施の形態5の変形例3]
図16は、アクティブマトリクス型表示装置の全体のレイアウトを模式的に示すブロック図である。図17は、それに構成されている画素の1つを抜き出して示す平面図、図18(A)、(B)、(C)はそれぞれ図17のA−A’断面図、B−B’断面図、およびC−C’断面図である。なお、本形態と実施の形態1、5とは基本的な構成が同一なので、共通する部分には同一の符号を各図に付してそれらの詳細な説明を省略する。
【0114】
図16、図17、および図18(A)、(B)、(C)に示すように、本形態のアクティブマトリクス型表示装置1でも、データ線sigおよび走査線gateに沿って、有機半導体膜41よりも厚い絶縁膜(バンク層bank/左下がりの1本の斜線、または2本で一組の斜線を広いピッチで付した領域)を設け、このバンク層bankの上層側に対向電極opを形成してある。すなわち、データ線sigと対向電極opとの間に第2の層間絶縁膜52と厚いバンク層bankとが介在しているので、データ線sigに寄生する容量が極めて小さい。
【0115】
それ故、駆動回路3、4の負荷を低減でき、低消費電力化あるいは表示動作の高速化を図ることができる。
【0116】
ここで、バンク層bankは、有機半導体膜41よりも厚く形成されたシリコン酸化膜あるいはシリコン窒化膜などの無機材料からなる下層側絶縁膜61と、この下層側絶縁膜61上に積層されたレジストあるいはポリイミド膜などの有機材料からなる上層側絶縁膜62とから構
成されている。
【0117】
また、本形態では、データ線sigおよび走査線gateに沿ってバンク層bankを形成してあるため、いずれの画素7もバンク層bankで囲まれている。このため、インクジェット法を利用して所定の領域にR、G、Bに対応する各有機半導体膜43を形成していけるので、フルカラーのアクティブマトリクス型表示装置1を高い生産性で製造できる。
【0118】
しかも、バンク層bankには、データ線sigの延設方向で隣り合う画素7の間に相当する部分に途切れ部分off(第1の途切れ部分)が形成されている。また、バンク層bankには、データ線sigおよび走査線gateの各延設方向の端部のそれぞれにも途切れ部分off(第1の途切れ部分)が形成されている。さらに、走査側駆動回路4およびデータ側駆動回路3の上層側に形成されたバンク層bankは、走査側駆動回路4の形成領域とデータ側駆動回路3の形成領域との間に相当する位置に途切れ部分off(第2の途切れ部分)が形成されている。
【0119】
但し、本形態において、途切れ部分offでは、バンク層bankを形成するのに用いた下層側絶縁膜61(2本で一組の斜線を付した領域)および上層側絶縁膜62(左下がりの1本の斜線を付した領域)のうち、上層側絶縁膜62のみが途切れており、途切れ部分offであってもそこには下層側絶縁膜61は形成されている。
【0120】
このように構成した場合も、途切れ部分offには薄い下層側絶縁膜61があるだけで、厚い上層側絶縁膜62がないので、対向電極opは、途切れ部分offを介して確実に接続し、断線することがない。
【0121】
なお、上記形態では、第1の途切れ部分および第2の途切れ部分の双方において下層側絶縁膜61が形成されている構成であったが、本発明はこれに限定されるものではなく、第1の途切れ部分および第2の途切れ部分のいずれか一方のみに下層側絶縁膜61が形成されている構成であってもよい。また、本形態のように途切れ部分に下層側絶縁膜61が形成されている構成は、その他の実施の形態で説明したパターンのバンク層bankに適用してもよい。
[実施の形態6]
図19は、アクティブマトリクス型表示装置の全体のレイアウトを模式的に示すブロック図である。図20は、それに構成されている画素の1つを抜き出して示す平面図、図21(A)、(B)、(C)はそれぞれ図20のA−A’断面図、B−B’断面図、およびC−C’断面図である。なお、本形態と実施の形態1とは基本的な構成が同一なので、共通する部分には同一の符号を各図に付してそれらの詳細な説明を省略する。
【0122】
図19、図20、および図21(A)、(B)、(C)に示すように、本形態のアクティブマトリクス型表示装置1では、データ線sigに沿って、有機半導体膜41よりも厚い絶縁膜(バンク層bank/左下がりの1本の斜線、または2本で一組の斜線を広いピッチで付した領域)を設け、このバンク層bankの上層側に対向電極opを形成してある。すなわち、データ線sigと対向電極opとの間に第2の層間絶縁膜52と厚いバンク層bankとが介在しているので、データ線sigに寄生する容量が極めて小さい。それ故、駆動回路3、4の負荷を低減でき、低消費電力化あるいは表示動作の高速化を図ることができる。
【0123】
ここで、バンク層bankは、有機半導体膜41よりも厚く形成されたシリコン酸化膜あるいはシリコン窒化膜などの無機材料からなる下層側絶縁膜61と、この下層側絶縁膜61上に積層されたレジストあるいはポリイミド膜などの有機材料からなる上層側絶縁膜62とから構成されている。従って、有機半導体膜41は無機材料からなる下層側絶縁膜61とは接しているが、有機材料からなる上層側絶縁膜62とは接していない。それ故、有機半導体膜41は、有機材料から構成されている上層側絶縁膜62の影響を受けて劣化することがないので、薄膜発光素子40では、発光効率の低下や信頼性の低下が起きないなど、実施の形態1と同様な効果を奏する。
【0124】
また、本形態では、データ線sigに沿ってバンク層bankを形成してあるため、バンク層bankでストライプ状に区画された領域内にインクジェット法を利用してR、G、Bに対応する各有機半導体膜43をストライプ状に形成していけるので、フルカラーのアクティブマトリクス型表示装置1を高い生産性で製造できる。
【0125】
しかも、バンク層bankには、データ線sigの延設方向の端部に、下層側絶縁膜61および上層側絶縁膜62の双方が途切れた途切れ部分off(第1の途切れ部分)が形成されている。従って、各画素7の対向電極opは、走査線gateの延設方向では、隣接する画素7の対向電極opに対して厚いバンク層bankを乗り越えて接続している。それでも、データ線sigの延設方向を辿っていくと、各画素7の対向電極opは、データ線sigの端部で途切れ部分off(バンク層bankに起因する段差のない平坦部分)を介して、走査線gateの延設方向で隣接する画素7の列と接続している。それ故、各画素7の対向電極opは、バンク層bankに起因する段差のない平坦部分を介して他の画素7の対向電極opに接続しているといえ、いずれの画素7の対向電極opも断線状態になることはない。
【0126】
また、透明基板10の周辺領域(表示部11の外側領域)において、データ側駆動回路3および走査側駆動回路4はいずれも、バンク層bankによって覆われている。このため、これらの駆動回路の形成領域に対して対向電極opが重なる状態にあっても、駆動回路の配線層と対向電極opとの間にバンク層bankが介在することになる。それ故、駆動回路3、4に容量が寄生することを防止できるため、駆動回路3、4の負荷を低減でき、低消費電力化あるいは表示動作の高速化を図ることができる。
【0127】
さらに、走査側駆動回路4およびデータ側駆動回路3の上層側に形成されたバンク層bankは、走査側駆動回路4の形成領域とデータ側駆動回路3の形成領域との間に相当する位置に途切れ部分off(第2の途切れ部分)が形成されている。従って、対向電極opは、バンク層bankに起因する段差のない平坦部分(途切れ部分off)を介して確実に接続し、断線することがない。
[その他の実施の形態]
なお、実施の形態5の変形例3で説明したように、バンク層bankの途切れ部分offでは上層側絶縁膜62のみが途切れているという構成は、実施の形態6に適用してもよい。
【0128】
また、実施の形態5、6で説明したように、バンク層bankに対して途切れ部分offを形成することにより対向電極opの断線を防ぐという発明は、実施の形態3で説明した無機材料からなるバンク層bankを用いた場合に適用することもできる。
(発明の利用可能性)
以上説明したように、本発明に係るアクティブマトリクス型表示装置では、有機半導体膜の形成領域を囲むように絶縁膜を形成するのに、この絶縁膜を有機半導体膜よりも厚い無機材料からなる下層側絶縁膜と、その上に積層された有機材料からなる上層側絶縁膜とから構成する。従って、本発明によれば、データ線と対向電極との間に厚い絶縁膜を介在させたので、データ線に容量が寄生することを防止できる。
このため、データ側駆動回路の負荷を低減できるので、低消費電力化あるいは表示動作の高速化を図ることができる。また、本発明では、薄膜発光素子の有機半導体膜と接する下層側絶縁膜のみを無機材料から構成し、その上層側には、厚い膜を容易に形成できるレジストなどの有機材料から構成した上層側絶縁膜を積層しているので、生産性が高い。しかも、上層側絶縁膜は有機半導体膜と接しておらず、有機半導体膜と接するのは無機材料から構成した下層側絶縁膜なので、有機半導体膜は上層側絶縁膜の影響を受けて劣化することがない。それ故、薄膜発光素子は発光効率の低下や信頼性の低下などを起こさない。
【0129】
ここで、上層側絶縁膜を下層側絶縁膜より狭い幅をもってこの下層側絶縁膜の内側領域に積層した場合には、有機材料から構成された上層側絶縁膜は、有機半導体膜により接しにくくなるので、有機半導体膜の劣化をより確実に防止できる。
【0130】
本発明の別の形態では、有機半導体膜の形成領域を囲むように絶縁膜を形成するのに、無機材料からなる下層側絶縁膜と、この下層側絶縁膜より狭い幅をもってこの下層側絶縁膜の内側領域に積層された無機材料からなる上層側絶縁膜とから構成する。従って、本発明でも、データ線と対向電極との間に厚い絶縁膜を介在させたので、データ線に容量が寄生することを防止できる。このため、データ側駆動回路の負荷を低減できるので、低消費電力化あるいは表示動作の高速化を図ることができる。また、下層側絶縁膜および上層側絶縁膜を構成すべき無機材料からなる膜を形成した後、上層側絶縁膜をパターニングする際には、下層側絶縁膜がエッチングストッパーとして機能するので、多少のオーバーエッチングがあっても画素電極を損傷することはない。かかるパターニングを終えた後に下層側絶縁膜をパターニング形成する際には、下層側絶縁膜の1層分をエッチングするだけなので、エッチング制御が容易で、画素電極を損傷するほどのオーバーエッチングが起きない。
【図面の簡単な説明】
【図1】本発明の実施の形態1に係るアクティブマトリクス型表示装置の全体のレイアウトを模式的に示すブロック図である。
【図2】図1に示すアクティブマトリクス型表示装置に構成されている画素の1つを抜き出して示す平面図である。
【図3】図3(A)、図3(B)、図3(C)はそれぞれ、図2のA−A’断面図、B−B’断面図、およびC−C’断面図である。
【図4】図4(A)、図4(B)、図4(C)はそれぞれ、本発明の実施の形態2、3に係るアクティブマトリクス型表示装置の図2のA−A’線、B−B’線、およびC−C’線に相当する位置での断面図である。
【図5】本発明の実施の形態4に係るアクティブマトリクス型表示装置に構成されている画素の1つを抜き出して示す平面図である。
【図6】図6(A)、(B)、(C)はそれぞれ、図5のA−A’線、B−B’線、およびC−C’線に相当する位置での断面図である。
【図7】本発明の実施の形態5に係るアクティブマトリクス型表示装置の全体のレイアウトを模式的に示すブロック図である。
【図8】図7に示すアクティブマトリクス型表示装置に構成されている画素の1つを抜き出して示す平面図である。
【図9】図9(A)、図9(B)、図9(C)はそれぞれ、図8のA−A’線、B−B’線、およびC−C’線に相当する位置での断面図である。
【図10】本発明の実施の形態5の変形例1に係るアクティブマトリクス型表示装置の全体のレイアウトを模式的に示すブロック図である。
【図11】図10に示すアクティブマトリクス型表示装置に構成されている画素の1つを抜き出して示す平面図である。
【図12】図12(A)、図12(B)、図12(C)はそれぞれ、図11のA−A’線、B−B’線、およびC−C’線に相当する位置での断面図である。
【図13】本発明の実施の形態5の変形例2に係るアクティブマトリクス型表示装置の全体のレイアウトを模式的に示すブロック図である。
【図14】図13に示すアクティブマトリクス型表示装置に構成されている画素の1つを抜き出して示す平面図である。
【図15】図15(A)、図15(B)、図15(C)はそれぞれ、図14のA−A’線、B−B’線、およびC−C’線に相当する位置での断面図である。
【図16】本発明の実施の形態5の変形例3に係るアクティブマトリクス型表示装置の全体のレイアウトを模式的に示すブロック図である。
【図17】図16に示すアクティブマトリクス型表示装置に構成されている画素の1つを抜き出して示す平面図である。
【図18】図18(A)、図18(B)、図18(C)はそれぞれ、図17のA−A’線、B−B’線、およびC−C’線に相当する位置での断面図である。
【図19】本発明の実施の形態6に係るアクティブマトリクス型表示装置の全体のレイアウトを模式的に示すブロック図である。
【図20】図19に示すアクティブマトリクス型表示装置に構成されている画素の1つを抜き出して示す平面図である。
【図21】図21(A)、図21(B)、図21(C)はそれぞれ、図20のA−A’線、B−B’線、およびC−C’線に相当する位置での断面図である。
【図22】従来および本発明の比較例に係るアクティブマトリクス型表示装置の全体のレイアウトを模式的に示すブロック図である。
【図23】図22に示すアクティブマトリクス型表示装置に構成されている画素の1つを抜き出して示す平面図である。
【図24】図24(A)、図24(B)、図24(C)はそれぞれ、図23のA−A’線、B−B’線、およびC−C’線に相当する位置での断面図である。
【図25】図25(A)、図25(B)、図25(C)はそれぞれ、比較例に係るアクティブマトリクス型表示装置における図23のA−A’線、B−B’線、およびC−C’線に相当する位置での断面図である。
【符号の説明】
1…アクティブマトリクス型表示装置
2…表示部
3…データ側駆動回路
4…走査側駆動回路
7…画素
10…透明基板
12…端子
20…第1のTFT
21…第1のTFTのゲート電極
30…第2のTFT
31…第2のTFTのゲート電極
40…発光素子
41…画素電極
43…有機半導体
61…下層側絶縁膜
62…上層側絶縁膜
bank…バンク層(絶縁膜)
cap…保持容量
com…共通給電線
gate…走査線
op…対向電極
off…パンク層の途切れ部分
sig…データ線
Claims (8)
- 複数の画素を備えた表示装置であって、
前記複数の画素に対して設けられた対向電極を、含み、
前記複数の画素の各々は、
画素電極と、
前記画素電極と前記複数の画素電極に対向する前記対向電極との間に設けられた有機半導体膜と、
複数の端子と、を含み、
前記複数の端子は、前記対向電極に電気的に接続される端子を含み、
前記対向電極は、複数の端子が設けられた部分には形成されていないこと、
を特徴とする表示装置。 - 複数の画素を備えた表示装置であって、
前記複数の画素に対して設けられた対向電極を、含み、
前記複数の画素の各々は、
画素電極と、
前記画素電極と前記複数の画素電極に対向する前記対向電極との間に設けられた有機半導体膜と、を含み、
前記対向電極は、端子が設けられた部分には形成されていないこと、
を特徴とする表示装置。 - 基板と、
前記基板上に形成された複数の端子と、
前記基板の表示部に対応して設けられた複数の画素電極と、
前記表示部を覆う対向電極と、
前記対向電極と前記複数の画素電極の各々との間に設けられた有機半導体膜と、
前記有機半導体膜を区画するための絶縁膜と、を含み、
前記複数の端子は、前記絶縁膜には覆われていないこと、
を特徴とする表示装置。 - 請求項3に記載の表示装置において、
前記絶縁膜は、第1の絶縁膜と前記第1の絶縁膜上に形成された第2の絶縁膜を含むこと、
を特徴とする表示装置。 - 基板と、
前記基板上に形成された複数の端子と、
前記基板の表示部に対応して設けられた複数の画素電極と、
前記表示部を覆う対向電極と、
前記対向電極と前記複数の画素電極の各々との間に設けられた有機半導体膜と、
前記有機半導体膜を区画するための絶縁膜と、を含み、
前記複数の端子は、前記対向電極には覆われていないこと、
を特徴とする表示装置。 - 基板と、
前記基板に設けられた複数の走査線と、
前記基板に設けられた複数のデータ線と、
前記基板に設けられた複数の端子と、
前記複数の走査線と前記データ線との交差部に対応して設けられた複数の画素と、を備え、
前記複数の画素の各々は、
前記複数の走査線のうち対応する走査線にゲート電極が接続されたトランジスタを含む導通制御回路と、
画素電極と、
前記画素電極に対向する対向電極との間に設けられた有機半導体膜と、を備え、
前記有機半導体膜は、絶縁膜により区画され、
前記複数の端子は、前記絶縁膜には、覆われないこと、
を特徴とする表示装置。 - 基板と、
前記基板に設けられた複数の走査線と、
前記基板に設けられた複数のデータ線と、
前記基板に設けられた複数の端子と、
前記複数の走査線と前記データ線との交差部に対応して設けられた複数の画素と、を備え、
前記複数の画素の各々は、
前記複数の走査線のうち対応する走査線にゲート電極が接続されたトランジスタを含む導通制御回路と、
画素電極と、
前記画素電極に対向する対向電極との間に設けられた有機半導体膜と、を備え、
前記有機半導体膜は、絶縁膜により区画され、
前記複数の端子は、前記対向電極には、覆われないこと、
を特徴とする表示装置。 - 請求項5乃至7のいずれかに記載の表示装置において、
前記絶縁膜は、第1の絶縁膜と前記第1の絶縁膜上に設けられた第2の絶縁膜と、を含むこと、
を特徴とする表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003209459A JP3804646B2 (ja) | 1997-08-21 | 2003-08-28 | 表示装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22543497 | 1997-08-21 | ||
JP2003209459A JP3804646B2 (ja) | 1997-08-21 | 2003-08-28 | 表示装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP50545899A Division JP3536301B2 (ja) | 1997-08-21 | 1998-08-20 | 表示装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004046210A true JP2004046210A (ja) | 2004-02-12 |
JP2004046210A5 JP2004046210A5 (ja) | 2005-11-04 |
JP3804646B2 JP3804646B2 (ja) | 2006-08-02 |
Family
ID=31719119
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003209459A Expired - Lifetime JP3804646B2 (ja) | 1997-08-21 | 2003-08-28 | 表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3804646B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6885148B2 (en) | 1997-08-21 | 2005-04-26 | Seiko Epson Corporation | Active matrix display device |
US7460094B2 (en) | 1997-07-02 | 2008-12-02 | Seiko Epson Corporation | Display apparatus |
JP2013033728A (ja) * | 2011-07-01 | 2013-02-14 | Semiconductor Energy Lab Co Ltd | 発光装置、電子機器及び照明装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999010862A1 (fr) * | 1997-08-21 | 1999-03-04 | Seiko Epson Corporation | Afficheur a matrice active |
-
2003
- 2003-08-28 JP JP2003209459A patent/JP3804646B2/ja not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999010862A1 (fr) * | 1997-08-21 | 1999-03-04 | Seiko Epson Corporation | Afficheur a matrice active |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7460094B2 (en) | 1997-07-02 | 2008-12-02 | Seiko Epson Corporation | Display apparatus |
US6885148B2 (en) | 1997-08-21 | 2005-04-26 | Seiko Epson Corporation | Active matrix display device |
US7364939B2 (en) | 1997-08-21 | 2008-04-29 | Seiko Epson Corporation | Active matrix display device |
JP2013033728A (ja) * | 2011-07-01 | 2013-02-14 | Semiconductor Energy Lab Co Ltd | 発光装置、電子機器及び照明装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3804646B2 (ja) | 2006-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3580092B2 (ja) | アクティブマトリクス型表示装置 | |
JP3536301B2 (ja) | 表示装置 | |
JP3830238B2 (ja) | アクティブマトリクス型装置 | |
JP3601059B2 (ja) | アクティブマトリクス型発光装置及びその製造方法 | |
JP3541625B2 (ja) | 表示装置及びアクティブマトリクス基板 | |
JP3904016B2 (ja) | アクティブマトリクス型表示装置 | |
JP2004163941A (ja) | 表示装置及びアクテブマトリクス基板 | |
JP3729196B2 (ja) | 有機エレクトロルミネッセンス装置 | |
JP3804646B2 (ja) | 表示装置 | |
JP3729195B2 (ja) | 有機エレクトロルミネッセンス装置及びその製造方法 | |
JP3690406B2 (ja) | 有機エレクトロルミネッセンス装置 | |
JP3803342B2 (ja) | 有機半導体膜の形成方法、及びアクティブマトリクス基板の製造方法 | |
JP4743093B2 (ja) | 発光装置 | |
JP3803355B2 (ja) | 有機エレクトロルミネッセンス装置の製造方法 | |
JP2005116535A (ja) | アクティブマトリクス型装置、及びエレクトロルミネッセンス装置 | |
JP4797945B2 (ja) | 発光装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050822 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050822 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051101 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060418 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060501 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100519 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110519 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120519 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130519 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140519 Year of fee payment: 8 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |