JP2004037852A - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP2004037852A JP2004037852A JP2002194930A JP2002194930A JP2004037852A JP 2004037852 A JP2004037852 A JP 2004037852A JP 2002194930 A JP2002194930 A JP 2002194930A JP 2002194930 A JP2002194930 A JP 2002194930A JP 2004037852 A JP2004037852 A JP 2004037852A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- electric field
- display device
- pixel electrode
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】MVAモードを採用した場合でもアレイ基板および対向基板間の位置合わせにおいて高い精度を必要とせずに各画素の閾値電圧を変更可能にする。
【解決手段】少なくとも1つの画素電極8を含むアレイ基板2と、画素電極8に対向する共通電極16を含む対向基板3と、アレイ基板2および対向基板3間に挟持され、電極8,16間の画素領域において各基板2,3に対して略垂直に配向される液晶分子を含み、液晶分子配列が電極8,16間の電圧により制御される液晶層4とを備える。特に、アレイ基板2は電圧の印加に伴って各基板に略平行な様々な方向のそれぞれにおいて強電場域および弱電場域を交互に並べた電場の揺らぎを画素領域に生成することにより液晶分子のチルト方向を制御して画素領域を液晶分子のチルト方向の異なる複数のドメインに分割するスリットSLを含み、液晶層4の厚さが画素電極8の周縁側で中央側よりも薄く設定される。
【選択図】 図5
【解決手段】少なくとも1つの画素電極8を含むアレイ基板2と、画素電極8に対向する共通電極16を含む対向基板3と、アレイ基板2および対向基板3間に挟持され、電極8,16間の画素領域において各基板2,3に対して略垂直に配向される液晶分子を含み、液晶分子配列が電極8,16間の電圧により制御される液晶層4とを備える。特に、アレイ基板2は電圧の印加に伴って各基板に略平行な様々な方向のそれぞれにおいて強電場域および弱電場域を交互に並べた電場の揺らぎを画素領域に生成することにより液晶分子のチルト方向を制御して画素領域を液晶分子のチルト方向の異なる複数のドメインに分割するスリットSLを含み、液晶層4の厚さが画素電極8の周縁側で中央側よりも薄く設定される。
【選択図】 図5
Description
【0001】
【発明の属する技術分野】
本発明は、各画素領域が複数のドメインに分割される液晶表示装置に関する。
【0002】
【従来の技術】
液晶表示装置は、薄型、軽量、低消費電力である等の様々な特徴を有しており、OA機器、情報端末、時計、およびテレビ等の様々な用途に応用されている。特に、薄膜トランジスタ(以下、TFTという)を有する液晶表示装置は、その高い応答性から、携帯テレビやコンピュータなどのように多量の情報を表示するモニタとして用いられている。
【0003】
近年、情報量の増加に伴い、画像の高精細化や表示速度の高速化に対する要求が高まっている。これら要求のうち画像の高精細化は、例えば、上述したTFTを含むアレイ構造を微細化することによって実現されている。
【0004】
一方、表示速度の高速化に関しては、従来の表示モードの代わりに、ネマチック液晶を用いたOCBモード、VAN(Vertical Aligned Nematic)モード、HANモード、およびπ配列モードや、スメクチック液晶を用いた界面安定型強誘電性液晶モードおよび反強誘電性液晶モードを採用することが検討されている。
【0005】
これら表示モードのうち、VANモードでは、従来のTN(Twisted Nematic)モードよりも速い応答速度を得ることができ、しかも、垂直配向のため静電気破壊などの不良を発生させるラビング処理が不要である。なかでも、マルチドメイン型VANモード(以下、MVAモードという)は、視野角の補償設計が比較的容易なことから特に注目を集めている。
【0006】
しかしながら、従来はMVAモードを採用した液晶表示装置においてアレイ基板だけでなく、対向基板に対しても畝状の誘電突起を形成するかあるいは対向基板上の共通電極にスリットなどを設けていた。そのため、アレイ基板と対向基板との位置合わせを極めて高い精度で行わなければならず、その結果、コストの上昇や信頼性の低下を生じてしまう。
【0007】
また、近年では、TNモードの液晶表示装置の製造において、アレイ基板にカラーフィルタ層を形成する技術が実用化され始めている。この技術によると、アレイ基板と対向基板とを貼り合わせてセルを形成する際に、カラーフィルタ層を構成する各色領域と画素電極とを位置合わせする必要がない。従って、このような技術をMVAモードの液晶表示装置の製造にも適用することが望まれるが、従来のMVAモードの液晶表示装置では、アレイ基板と対向基板とを貼り合わせてセルを形成する際に、畝状誘電突起やスリットのような構造体に対応してアレイ基板および対向基板間の位置合わせを行う必要がある。そのため、従来のMVAモードの液晶表示装置では、アレイ基板にカラーフィルタ層を形成したとしても、TNモードの液晶表示装置で得られる利益を享受することはできなかった。
【0008】
【発明が解決しようとする課題】
本発明は、上記問題点に鑑みてなされたものであり、MVAモードを採用した場合であっても、アレイ基板および対向基板間の位置合わせにおいて高い精度を必要とせずに各画素の閾値電圧を変更可能な液晶表示装置を提供することを目的とする。
【0009】
【課題を解決するための手段】
本発明によれば、少なくとも1つの画素電極を含むアレイ基板と、画素電極に対向する共通電極を含む対向基板と、アレイ基板および対向基板間に挟持され、画素電極および共通電極間の画素領域において各基板に対して略垂直に配向される液晶分子を含み、液晶分子配列が画素電極および共通電極間の電圧により制御される液晶層とを備え、アレイ基板はさらに電圧の印加に伴って各基板に略平行な様々な方向のそれぞれにおいて強電場域および弱電場域を交互に並べた電場の揺らぎを画素領域に生成することにより液晶分子のチルト方向を制御して画素領域を液晶分子のチルト方向の異なる複数のドメインに分割するチルト制御部を含み、液晶層の厚さが画素電極の周縁側において中央側よりも薄く設定される液晶表示装置が提供される。
【0010】
この液晶表示装置では、チルト制御部が画素電極と一緒にアレイ基板側に設けられる。このようなチルト制御部は画素電極の欠落部、画素電極上の誘電体層、および画素電極上の配線のような構造体としてアレイ基板の製造プロセスに組み込むことができるため、このチルト制御部を対向基板側に配置する場合のように高い精度でアレイ基板および対向基板間の位置合せを行う必要がない。さらに、液晶層の厚さが画素電極の周縁側において中央側よりも薄く設定される。液晶層の薄い部分では、液晶分子のプレチルト角が小さくなり、液晶分子が低電圧で動けるようになる。従って、各画素領域の光透過率がこの液晶分子の動きに依存して変化しはじめる閾値電圧Vthを低下させることができる。
【0011】
【発明の実施の形態】
以下、本発明の実施形態に係る液晶表示装置について添付図面を参照して説明する。
【0012】
図1はこの液晶表示装置1の外観を示し、図2は液晶表示装置の回路構造を概略的に示し、図3は液晶表示装置の部分的断面構造を示し、図4は液晶表示装置のアレイ基板の部分的断面構造をさらに詳細に示す。この液晶表示装置はMVAモードで動作するもので、アレイ基板2、対向基板3、およびアレイ基板2と対向基板3との間に挟持される液晶層4を備える。アレイ基板2および対向基板3には、偏光板5が液晶層4とは反対側において貼り付けられる。液晶層4は誘電率異方性が負であるネマチック液晶を含む液晶材料からなり、アレイ基板2および対向基板3間において周辺シール材6により取り囲まれる。アレイ基板2および対向基板3はこの周辺シール材6によって貼り合わされることにより液晶層4と一体化する。アレイ基板2と対向基板3との間隔はスペーサSPによって一定に維持される。
【0013】
アレイ基板2は、ガラス板等の光透過性絶縁基板7、マトリクス状に配置され各々液晶分子Lqの配列を制御する電場を液晶層4に印加する複数の画素電極8、これら画素電極8の行に沿って配置される複数の走査線Y(Y1〜Ym)、各々対応行の画素電極8を横切るように配置される複数の補助容量線CL、これら画素電極8の列に沿って配置される複数の信号線X(X1〜Xn)、各々対応走査線Yおよび対応信号線Xの交差位置近傍に配置される複数のスイッチング素子9、複数の走査線Yを駆動する走査線駆動回路10、および複数の信号線Xを駆動する信号線駆動回路11を含む。複数の補助容量線CLは共通電極駆動回路VCOMによって基準電位に設定される。
【0014】
絶縁基板7はアンダーコート表面7Aを有し、複数のスイッチング素子9、複数の画素電極8、並びに信号線X、走査線Y、補助容量線CLのような配線が絶縁してこのアンダーコート表面7Aの上方において積層される。これらの配線はアルミニウム、モリブデン、および銅などからなる。複数の画素電極8はITOのような透明導電材料からなり、例えばスパッタリング法などにより透明導電材料の薄膜を形成した後、フォトリソグラフィ技術およびエッチング技術を用いてその薄膜をパターニングすることにより形成される。この画素電極8は電圧無印加状態で液晶層4の液晶分子Lqをアレイ基板2平面に対して略垂直に配向する垂直配向膜12により覆われる。この垂直配向膜12はポリイミドなどの透明樹脂の薄膜で構成され、ラビング処理せずに垂直配向性が付与されている。各スイッチング素子9はアンダーコート表面7A上に形成されゲート絶縁膜13により覆われる例えばアモルファスシリコンやポリシリコンの半導体層M、この半導体層M上にゲート絶縁膜13を介して形成され層間絶縁膜14で覆われるゲート電極9G、並びにゲート絶縁膜13および層間絶縁膜14に形成されるコンタクトホールを介して半導体層Mに接続されたソースおよびドレイン電極9S,9Dを持つ薄膜トランジスタである。スイッチング素子9の電極9S,9D,9Gはアルミニウム、モリブデン、クロム、銅、およびタンタル等の金属材料で構成される。ソース電極9Sは対応画素電極8に接続され、ドレイン電極9Dは対応信号線Xに接続され、ゲート電極9Gは対応走査線Yに接続される。スイッチング素子9および層間絶縁膜14はカラーフィルタ層CFで覆われ、画素電極8はこのカラーフィルタ層CF上に形成される。カラーフィルタ層CFは各列の画素電極8に沿ったストライプとして形成される青色の着色層CF_B、緑色の着色層CF_G、および赤色の着色層CF_Rにより構成される。画素電極8はカラーフィルタCFに形成されるコンタクトホールHを介してスイッチング素子8のソース電極9Sに接続される。補助容量線CLはゲート電極9Gと一緒にゲート絶縁膜13上に形成される。画素電極8はカラーフィルタ層CFおよび層間絶縁膜14に形成されるコンタクトホールHを介してコンタクト電極CEに接続される。このコンタクト電極CEは補助容量線CEに形成される開口を貫通してスイッチング素子8の半導体層Mと一緒に形成される半導体層M’にコンタクトする。補助容量線CLは、コンタクト電極CE、半導体層M’、および画素電極8に容量結合して補助容量SCを構成する。
【0015】
対向基板3は、ガラス板等の光透過性絶縁基板15、複数の画素電極8に対向するように絶縁基板15上に形成される共通電極16、およびこの共通電極16を覆って形成され電圧無印加状態で液晶層4の液晶分子Lqを対向基板3平面に対して略垂直に配向する垂直配向膜12を含む。これら共通電極16および配向膜12は、画素電極8および配向膜12と同様の材料からなる。ここで、共通電極16は複数の画素電極8に対向した平坦な連続膜として形成され、アレイ基板2の補助容量線CLと共に共通電極駆動回路VCOMにより基準電位に設定される。
【0016】
上述の液晶表示装置では、アレイ基板2がさらに電圧印加に伴って各基板2,3に略平行な様々な方向のそれぞれにおいて強電場域および弱電場域を交互に並べた電場の揺らぎを画素電極8および共通電極16間の液晶層4からなる画素領域に生成することにより液晶分子Lqのチルト方向を制御して画素領域を液晶分子Lqのチルト方向の異なる複数のドメインに分割するチルト制御部を含む。
【0017】
図5はこのチルト制御部の基本構造を示す。チルト制御部は画素電極8に対して強電場域および弱電場域の異方性分布を規定するドメイン分割パターンを有し、このドメイン分割パターンは画素電極8の周縁側および中央側に両端を持つように伸びた複数の強電場域に対して画素電極8の周縁側および中央側に両端を持つように伸びた複数の弱電場域をそれぞれ隣接させるように画素電極8からの電場の強度を変化させる構造体を有する。ここでは、構造体が画素電極8の欠落部として形成される複数のスリットSLからなる。これらスリットSLは画素電極8に含まれる4つの区画8a〜8dの各々で例えば略平行に一定のピッチで並べられる。これらスリットSLは区画8aおよび8dで一方向に伸び、区画8bおよび8cで一方向に交差する他方向に伸びている。これにより、画素領域は液晶分子Lqのチルト方向が互いに異なる4つのドメインに分割される。
【0018】
ここで、図5に示す構造のチルト制御部による液晶分子Lqの配向変化について概略的に説明する。図6の(a)および(c)は液晶分子Lqの配向状態をアレイ基板2および対向基板3の基板平面に平行な平面で示し、図6の(b)および(d)は液晶分子Lqの配向状態を基板平面に垂直な断面で示す。尚、液晶分子Lqの周辺構造は簡略化して示されている。
【0019】
画素電極8および共通電極16間に電圧を印加しない場合、配向膜12は誘電率異方性が負の液晶分子Lqを垂直配向させるように作用する。すなわち、液晶分子Lqの長軸は配向膜12の膜面に対してほぼ垂直になる。
【0020】
画素電極8および共通電極16間に比較的低い第1電圧を印加すると、画素電極8からの漏れ電場がスリットSLの近傍に生じ、これにより電気力線が図6(b)に示すように傾く。
【0021】
画素電極8および共通電極16間の印加電圧は、電気力線に垂直な方向に液晶分子Lqを配向させる電場を生成する。従って、液晶分子Lqは、一対の配向膜12および電場の作用によって、図6の(a)に示すように配向しようとする。
【0022】
しかしながら、液晶分子Lqの配向状態は図6の(a)に示すように一対のスリットSL間で画素電極8の幅方向に隣接していることにより互いに干渉する。このため、液晶分子Lqは、図6の(a)に示す矢印A1の向きまたは矢印A2の向きにチルト方向を変化させて、より安定な配向状態をとろうとする。
【0023】
ここで、図6の(a)に示すように、スリットSL間画素電極8上およびその近傍領域の液晶分子LqがスリットSLに沿った方向において対称的な(あるいは、等方的な)配向状態であるとする。この場合、液晶分子Lqのチルト方向が矢印A1の向きに変化する確率と、矢印A2の向きに変化する確率とが等しくなる。
【0024】
これに対し、図6の(c)に示すように、スリットSL間画素電極8上およびその近傍の液晶分子LqがこれらスリットSLに沿った方向において非対称な(あるいは、異方的な)配向状態である場合、スリットSL間画素電極8の両端間で電気力線が非対称となり、同様に、スリットSLの両端間でも電気力線が非対称になる。そのため、液晶分子Lqが矢印A2の向きに配向した配向状態は、液晶分子Lqが矢印A1で示す向きに配向した配向状態に比べてより安定となる。その結果、液晶分子Lqの平均的なチルト方向(ディレクタ)は、図6の(c)に示す矢印A2の向きとなる。
【0025】
第1電圧よりも高い第2電圧を画素電極8および共通電極16間に印加すると、一対の配向膜12が液晶分子Lqを垂直配向させようとする作用に対して、電場が液晶分子Lqをその電気力線に垂直な方向に配向させようとする作用がより大きくなる。従って、液晶分子Lqは、水平配向に近づくようにチルト角を変化させる。
【0026】
ここで、第2電圧を画素電極8および共通電極16間に印加した場合でも、第1電圧を画素電極8および共通電極16間に印加した場合と同様に、液晶分子Lqが矢印A2の向きに配向した配向状態は、液晶分子Lqが矢印A1で示す向きに配向した配向状態に比べてより安定である。そのため、画素電極8および共通電極16間の印加電圧を第1および第2電圧間で変化させた場合、液晶分子LqのディレクタはスリットSLの配列方向に垂直な面内で変化することとなる。すなわち、画素電極8および共通電極16間の印加電圧を第1および第2電圧間で変化させた場合、液晶分子Lqは、その平均的なチルト方向をスリットSLの配列方向に垂直な面内に維持したままチルト角を変化させる。
【0027】
従って、画素電極8の区画8a〜8d間で互いに異なる長手方向を持つように複数のスリットSLを形成することにより、液晶分子Lqのチルト方向を図5に示すように維持したまま、そのチルト角を変化させることができる。すなわち、アレイ基板2に設けた構造体だけで、1つの画素領域内に液晶分子Lqのチルト方向が互いに異なる4つのドメインを形成することができる。また、本実施形態では、液晶分子Lqの平均的なチルト方向をスリットSLの配列方向に垂直な面内に維持したままチルト角を変化させることができるため、より速い応答速度を実現することができるのに加え、配向不良が発生し難く、良好な配向分割が可能である。
【0028】
液晶表示装置は上述のような構造にカラーフィルタ層CFを組み合わせてカラー表示を行う。赤画素の光透過率、緑画素の光透過率、および青画素の光透過率は図7に示すように液晶層4での屈折率異方性Δnと液晶層4の厚さdとの積Δndに依存して互いに異なる。液晶層4の厚さを赤、緑、および青画素に対して一様に設定した状態で例えば白表示用の電圧Vwを赤、緑および青画素用の画素電極8および共通電極16間に印加すると、これら画素の組み合わせにより得られるはずの白表示に僅かな着色が生じる。発明者等は図8に示すように液晶層4の厚さを画素電極8の周縁側において中央側よりも薄く設定することによりこの着色を解消できることを見いだした。この液晶層4の厚みを調整する手段としては、画素電極8の厚さを周縁側において中央側よりも厚くしたり、画素電極8の周縁側を中央側よりも隆起させる突起層ULを下地として画素電極8を形成したりすることが有効である。液晶分子のプレチルト角は液晶層4の薄い部分で小さくなり、液晶分子が低電圧で動けるようになる。従って、各画素領域の光透過率がこの液晶分子の動きに依存して変化しはじめる閾値電圧Vthを低下させることができる。この現象は画素電極8の周縁の高さが高いほど顕著となる。
【0029】
また、突起層ULはカラーフィルタ層CFのフィルタ色によって異なる厚さを有する。この突起層ULの高さは青色、緑色、赤色のフィルタ色に対して青色<緑色<赤色という関係にある。これにより、液晶層4の厚さを画素電極8の周縁側で中央側よりも薄くした場合、図9に示すように同一電圧印加時に緑画素および赤画素の光透過率を青画素の光透過率と同等にでき、白表示の着色を防止できる。このため、フルカラー表示時にも優れた色再現性を実現可能である。尚、突起層ULは感光性樹脂のフォトリソグラフィにより形成することが適切であるが、カラーフィルタ層CF形成時に他色のカラーフィルタ層CF着色材料同士を積層させることでカラーフィルタ層CFと積層構造を成すようにすれば、突起層ULのために製造工程を増大することなく所望の閾値電圧Vthに設定することができる。
【0030】
本実施形態では、このように、画素領域内に電場の揺らぎを形成すると共にこの電場の強さを変化させて液晶層4の光学特性を制御することにより表示を行う。ところで、上述したような制御を行う場合、液晶層4において画素電極8の近傍にスリットSLの近傍よりも強い電場が生成される。そのため、画素電極8の近傍では、スリットSLの近傍に比べて、液晶分子Lqはより大きく倒れる。すなわち、液晶層4において画素電極8の近傍とスリットSLの近傍とでは、液晶分子Lqの平均的なチルト角は互いに異なる。このようなチルト角の違いは、光学的な違いとして観察可能である。
【0031】
図10は液晶表示装置に図5に示す基本構造のチルト制御部を採用した場合に観察される透過率分布の一例を示す。尚、図10は、液晶層4に対して光源側および観察者側のそれぞれに偏光板5を配置した状態で、画素電極8および共通電極16間に第1電圧から第2電圧の範囲内の第3電圧を印加した場合に観察される平面波状の透過率分布を示している。チルト制御部の構造はこのように光学的特徴として観察することも可能である。
【0032】
スリットSLの幅は図5に示すように一定にするだけでなく、その長手方向に沿って変化させてもよい。図11はチルト制御部の基本構造の変形例を概略的に示し、図12はこの変形例の構造により生じる液晶分子Lqの配向変化を概略的に示す。尚、図11では、画素電極8の区画8a〜8dのうち区画8aの構造だけが示され、図12では、図9に示す区画8aの一部で生じる配向変化が示される。
【0033】
図11に示す変形例では、スリットSLの幅が画素電極8の中央側から周縁側に向けて連続的に増加している。この構造は、図12に示すように、スリットSLの先端に隣接した液晶分子LqおよびスリットSL間の画素電極8の基端に隣接する液晶分子Lqに加え、スリットSL間画素電極8の幅方向の両端に隣接した液晶分子Lqのディレクタ方向を矢印A2の向きに揃えて透過率や応答速度をさらに向上させるように作用する。
【0034】
上述したように、アレイ基板2は略平行な様々な方向のそれぞれにおいて強電場域および弱電場域を交互に並べた電場の揺らぎを画素電極8および共通電極16間の液晶層4からなる画素領域に生成することにより液晶分子Lqのチルト方向を制御して画素領域を液晶分子Lqのチルト方向の異なる複数のドメインに分割するチルト制御部を含み、このチルト制御部が画素電極8に対して強電場域および弱電場域の異方性分布を規定するドメイン分割パターンを有し、ドメイン分割パターンが画素電極8の周縁側および中央側に両端を持つように伸びた複数の強電場域に対して画素電極8の周縁側および中央側に両端を持つように伸びた複数の弱電場域をそれぞれ隣接させるように画素電極8からの電場の強度を変化させる構造体を有する。図5に示す複数のスリットSLは画素電極8からの電場の強度を減衰させる構造体として利用される。これらスリットSLを利用した場合、比較的高い自由度で設計を行うことが可能である。しかしながら、電場の揺らぎはスリットSL以外の構造体によっても生じさせることができる。これについては、図13を参照して説明する。
【0035】
図13はチルト制御部の基本構造の他の変形例を概略的に示す。図13の(a)では、複数の誘電体層21が図5に示す複数のスリットSLの代わりにこれらスリットSLと同様のパターンで画素電極8上に形成される。この場合、アクリル系樹脂、エポキシ系樹脂、ノボラック系樹脂などのように誘電体層21の誘電率が液晶材料の誘電率よりも低ければ、液晶層4において誘電体層21の近傍に電場の強さがより弱い弱電場域を生成することができる。従って、複数のスリットSLを形成した場合と同様の効果を得ることができる。
【0036】
また、図13の(b)では、複数の配線23が図5に示す複数のスリットSLの代わりに透明絶縁体層22を介して画素電極8上に形成される。配線23は、例えば信号線、ゲート線、補助容量配線などであり、複数のスリットSLと同様のパターンで配列している。この場合、液晶層4において配線23の近傍に電場の強さがより強い強電場域を生成することができる。従って、この場合も、複数のスリットSLを形成した場合と同様の効果を得ることができる。
【0037】
尚、液晶表示装置1が透過型である場合、誘電体層21および配線23の材料は、透過率の観点から、透明な材料であることが好ましい。また、液晶表示装置1が反射型である場合、誘電体層21および配線23の材料として、透明な材料に加え、金属材料のように不透明な材料を用いてもよい。
【0038】
上述のようなチルト制御部の基本構造では、液晶層4において強電場域の幅W1と弱電場域の幅W2との和W12は20μm以下であることが好ましい。通常、和W12が20μm以下であれば、液晶分子Lqの配向を上述したように制御することができ、十分な透過率を実現することができる。また、和W12は6μm以上であることが好ましい。一般に、和W12が6μm以上であれば、液晶層4において強電場域と弱電場域とを生じさせる構造体を十分に高い精度で形成することができるのに加え、上述した液晶配向を安定に生じさせることができる。
【0039】
尚、和W12は、スリットSL間の画素電極8の幅とスリットSLの幅との和、誘電体層21間の画素電極8の幅と誘電体層21の幅との和、画素電極8上に設けた配線23の幅と配線23間の画素電極8の幅との和、第3電圧印加時にチルト角がより大きな領域の幅とより小さな領域の幅との和、第3電圧印加時に透過率がより高い領域の幅とより低い領域の幅との和などとほぼ等しい。従って、これら幅も20μm以下であることおよび6μm以上であることが好ましい。
【0040】
チルト制御部の基本構造において、幅W1および幅W2は、それぞれ、8μm以下であることが好ましい。また、幅W1および幅W2は、それぞれ、4μm以上であることが好ましい。この範囲においては、応答速度および透過率に関して実用上十分な性能を期待することができる。
【0041】
尚、幅W1と幅W2とは、スリットSL間の画素電極8の幅とスリットSLの幅、画素電極8上の誘電体層21に挟まれた領域の幅と誘電体層21の幅、画素電極8上に設けた配線23の幅と配線23間の画素電極8の幅、第3電圧印加時にチルト角がより大きな領域の幅とより小さな領域の幅、第3電圧印加時に透過率がより高い領域の幅とより低い領域の幅などに対応している。従って、これら幅も8μm以下で4μm以上であることが好ましい。
【0042】
チルト制御部の基本構造において、液晶層4において強電場域の長さおよび弱電場域の長さは、それぞれ、幅W1および幅W2よりも長ければよいが、それらの和である幅W12に対して2倍以上であることが好ましい。この場合、より多くの液晶分子Lqをそれら電場域の長さ方向に配向させることができる。
【0043】
チルト制御部の基本構造は各画素電極8の全体的なアスペクト比によっては最適でない場合がある。例えばカラー表示を行う場合に、赤、緑、および青用の3画素を組み合わせてカラー画素を構成することになる。具体的には、アスペクト比1:1のカラー画素を得るために画素電極8のアスペクト比(幅W:長さL)が1:3に設定される。このような場合には、チルト制御部を図14の(a)に示すような構造にせずに、例えば図14の(b)または(c)に示すように画素電極8を例えば3個の副電極部8Sに区分しこれら副電極部8Sに対してそれぞれ強電場域および弱電場域の異方性分布を規定する互いに共通な構造である3つのドメイン分割パターンを有することが好ましい。これら副電極部8Sはドメイン分割パターン間の境界毎に一カ所だけ配置されるブリッジ電極BRにより相互接続される。各ドメイン分割パターンは対応副電極部8Sの周縁側および中央側に両端を持つように伸びた複数の強電場域に対して対応副電極部8Sの周縁側および中央側に両端を持つように伸びた複数の弱電場域をそれぞれ隣接させるように対応副電極部8Sからの電場の強さを変化させる構造体を含むことになる。この構造体は図14の(b)において副電極部8Sの欠落部として形成される複数のスリットSLで構成され、図14の(c)において副電極部8S上に形成される複数の誘電体層21で構成される。
【0044】
また、画素電極8が図14の(b)に示すように複数の副画素部8Sに区分される場合には、図8を参照して説明した構造を副電極部8Sに適用し、例えば副電極部8Sの厚さを周縁側において中央側よりも厚くしたり、副電極部8Sの周縁側を中央側よりも隆起させる突起層ULを下地として副電極部8Sを形成したりして得られる厚み調整手段で液晶層4の厚みを調整することにより白表示で生じる着色を解消することができる。
【0045】
本実施形態では、強電場域および弱電場域が図6の(c)に示すようにスリットSL間画素電極8の長手方向において非対称となるよう配向状態を得るように液晶層4に生成されるが、図6の(a)に示すようにスリットSL間画素電極8の長手方向において対称な配向状態を得るようにしてもよい。但し、前者の方が応答速度などの点で有利である。本実施形態では、誘電率異方性が負のネマチック液晶を垂直配向させたVANモードを採用したが、誘電率異方性が正のネマチック液晶を用いることも可能である。特に、高いコントラストが望まれる場合は、VANモードを採用し且つノーマリブラックとすることにより、例えば、400:1以上の高いコントラストと高透過率設計による明るい画面設計とが可能である。
【0046】
本実施形態において、見かけ上、液晶の光学応答を速めるために、偏光板5の光透過容易軸あるいは光吸収軸と強電場域と弱電場域との配列方向とが為す角度を45゜から所定の角度θだけずらしてもよい。この角度θは、視野角などに応じて設定することもできるが、応答時間を短縮するには22.5゜とすることが最も効果的である。
【0047】
本実施形態において、画素電極8の区画8a〜8dの形状は特に制限されず、例えば、矩形や扇形とすることができる。
【0048】
本実施形態では、第3電圧印加時に画素領域をドメイン分割するチルト制御部をアレイ基板2のみに設けたが、アレイ基板2および対向基板3の双方に設けてもよい。但し、前者の場合、アレイ基板2と対向基板3とを貼り合わせてセルを形成する際にアライメントマークなどを利用した高精度な位置合わせが不要となる。
【0049】
また、本実施形態では、カラーフィルタ層CFをアレイ基板2に設けた構造(COA:color filter on array)を採用したが、カラーフィルタ層CFは対向基板3に設けてもよい。但し、前者の場合、アレイ基板2と対向基板3とを貼り合わせてセルを形成する際にアライメントマークなどを利用した高精度な位置合わせが不要となる。
【0050】
以下、本発明の液晶表示装置の製造例について説明する。
(製造例1)
本製造例では、画素電極8が複数の副電極部に区分されない液晶表示装置1を以下に説明する方法により製造した。ここでは、画素電極8が図14の(a)に示す形状に形成される。
【0051】
まず、通常の薄膜トランジスタ形成プロセスと同様に成膜とパターニングとを繰返し、ガラス板である光透過性絶縁基板7の一主表面上に走査線Yおよび信号線等の配線並びにスイッチング素子8の薄膜トランジスタを形成した。次に、薄膜トランジスタを形成した絶縁基板7の表面側に常法により光透過性絶縁膜であるカラーフィルタ層CFを形成した。次に、各画素となる領域の周縁に透明な感光性アクリル樹脂からなる突起層を形成した。
【0052】
次いで、カラーフィルタ層CFを形成した絶縁基板7の表面側に所定パターンのマスクを介してITOをスパッタリングした。その後、このITO膜上にレジストパターンを形成し、このレジストパターンをマスクとして用いてITO膜の露出部をエッチングした。以上のようにして、図14の(a)に示すように画素電極8を形成した。尚、ここでは、スリットSLの幅およびスリットSL間画素電極8の幅はいずれも5μmとした。
【0053】
その後、画素電極8を形成した絶縁基板7の表面の全面に熱硬化性樹脂を塗布し、この塗膜を焼成することにより、垂直配向性を示す厚さ70nmの配向膜12を形成した。アレイ基板2は上述のようにして製作される。
【0054】
次に、別途用意したガラス板からなる光透過性絶縁基板15の一主表面上に、共通電極16として、スパッタリング法を用いてITO膜を形成した。続いて、この共通電極16の全面に、アレイ基板2に関して説明したのと同様の方法により配向膜12を形成した。以上のようにして、対向基板3を製作した。
【0055】
次いで、液晶材料を注入するための注入口を残してアレイ基板2と対向基板3の周縁部に周辺シール材6となる接着剤を塗布し、それぞれの配向膜12を内側にしてアレイ基板2と対向基板3を貼り合わせることにより液晶注入空間(液晶セル)を形成した。尚、この液晶セルのセルギャップは、アレイ基板2に設けられ対向基板3に接触する長さ4μmの柱状スペーサSPにより一定に維持した。また、アレイ基板2および対向基板3を貼り合わせる際、これらアレイ基板2および対向基板3間の位置合わせはそれらの端面を揃えることにより行い、アライメントマークなどを利用する高精度な位置合わせは行わなかった。
【0056】
次いで、この液晶セル内に誘電率異方性が負である液晶材料を通常の方法により注入して液晶層4を形成した。次いで、液晶注入口を紫外線硬化樹脂で封止し、液晶セルの両面に偏光板5を貼り付けることにより液晶表示装置1を得た。
【0057】
尚、この液晶表示装置1は、例えば、画素電極8および共通電極16間の印加電圧を約1Vから約5Vまでの間で変化させることにより駆動され得る。
【0058】
次に、以上のようにして作製した液晶表示装置1を、画素電極8と共通電極16との間に4Vの電圧を印加した状態で観察した。その結果、画素電極8の形状に対応した透過率分布が見られた。
【0059】
(製造例2)
画素電極8を図14の(b)に示す形状とし、スリットSLの幅およびスリットSL間の画素電極8の幅をいずれも4μmとし、さらにスリットSL間の画素電極8のITOの下に透明アクリル系感光性樹脂の突起層ULを設けて製造例1で説明したのと同様の方法により液晶表示装置1を製作した。突起層ULの高さは赤画素において2.0μm、緑画素において1.2μm、青画素において0μmに設定される。ここでは、突起層ULが青画素用に形成されない。このようにして色画素毎の閾値Vthを調整し、画素電極8と共通電極16との間に3.5Vの白表示用電圧Vwを印加した状態で観察した。その結果、製造例1で生じるような白表示の着色現象のない高色純度で図9に示すような光透過率が得られた。
【0060】
(製造例3)
図14の(c)に示すように幅方向に並ぶ一対のスリットSL’でそれぞれ分離される3個の副電極部8Sを持つ画素電極8を形成し、これら副電極部8S上に誘電体層21を設けたこと以外は製造例1で説明したのと同様の方法により液晶表示装置1を製作した。尚、ここでは、誘電体層21の幅は4μmとし、誘電体層21の厚さは液晶層4において誘電体層21の近傍で電場の強さが十分に弱められるように1.4μmとした。また、これらスリットSL’は、誘電体層21による配向制御効果を向上させるために設けられている。ここでは、一対のスリットSL’が画素電極8の欠落部として形成され、これらスリットSL間の画素電極8の一部をブリッジ電極BRとして残す。
【0061】
以上のようにして製造された液晶表示装置1は、例えば、画素電極8および共通電極16間の印加電圧を約1Vから約4Vまでの間で変化させることにより駆動され得る。3.5Vの電圧を画素電極8および共通電極16間に印加して液晶表示装置1を状態で観察すると、その結果として画素電極8の形状に対応した透過率分布が見られた。
【0062】
次に、製造例1から製造例3に係る液晶表示装置1について、透過率および応答時間を測定した。その結果を以下の表に示す。
【0063】
【表1】
【0064】
上記表から明らかなように、製造例1から製造例3に係る液晶表示装置1では、アレイ基板2および対向基板3を貼り合わせる際に高精度な位置合わせを行わなかったのにも拘らず、透過率が高く、配向分割均一性が良好であり、応答時間も短い。すなわち、製造例1から製造例3によると、アレイ基板2および対向基板3を高精度に位置合わせすることなくMVAモードの液晶表示装置を製造することができた。特に製造例2では、白表示の着色現象のない高色純度を得ることができた。
【0065】
【発明の効果】
以上のように本発明によれば、MVAモードを採用した場合であっても、アレイ基板および対向基板間の位置合わせにおいて高い精度を必要とせずに各画素の閾値電圧を変更可能な液晶表示装置を提供することができる。
【図面の簡単な説明】
【図1】本発明の一実施形態に係る液晶表示装置の外観を示す斜視図である。
【図2】図1に示す液晶表示装置の回路構造を概略的に示す図である。
【図3】図2に示す液晶表示装置の部分的断面構造を示す図である。
【図4】図3に示すアレイ基板の部分的断面構造をさらに詳細に示す図である。
【図5】図2に示す液晶表示装置のチルト制御部の基本構造を示す平面図である。
【図6】図5に示す液晶分子の配向状態を基板平面に平行な平面および基板平面に垂直な断面において示す図である。
【図7】図3に示す液晶層に一様に設定された厚さと液晶層での屈折率異方性との積に依存して得られる赤、緑、および青画素の光透過率を示すグラフである。
【図8】図3に示す液晶層の厚さを画素電極の周縁側において中央側よりも薄く設定する構造を示す断面図である。
【図9】図8に示す突起層により調整された液晶層の厚さと液晶層での屈折率異方性との積に依存して得られる赤、緑、および青画素の光透過率を示すグラフである。
【図10】図5に示す基本構造のチルト制御部を採用した場合に観察される透過率分布の一例を示す画像である。
【図11】図5に示すチルト制御部の基本構造の変形例を概略的に示す図である。
【図12】図11に示す変形例の構造により生じる液晶分子の配向変化を概略的に示す図である。
【図13】図5に示すチルト制御部の基本構造の他の変形例を概略的に示す断面図である。
【図14】図5に示すチルト制御部の基本構造を画素電極のアスペクト比に適合させた構成例を示す平面図である。
【符号の説明】
1…液晶表示装置
2…アレイ基板
3…対向基板
4…液晶層
5…偏光板
7…光透過性絶縁基板
8…画素電極
8a〜8d…区画
8S…副電極部
9…スイッチング素子
12…配向膜
15…光透過性絶縁基板
16…共通電極
21…誘電体層
22…透明絶縁体層
23…配線
SL…スリット
UL…突起層
Lq…液晶分子
CF…カラーフィルタ層
CF_B,CF_G,CF_R…着色層
【発明の属する技術分野】
本発明は、各画素領域が複数のドメインに分割される液晶表示装置に関する。
【0002】
【従来の技術】
液晶表示装置は、薄型、軽量、低消費電力である等の様々な特徴を有しており、OA機器、情報端末、時計、およびテレビ等の様々な用途に応用されている。特に、薄膜トランジスタ(以下、TFTという)を有する液晶表示装置は、その高い応答性から、携帯テレビやコンピュータなどのように多量の情報を表示するモニタとして用いられている。
【0003】
近年、情報量の増加に伴い、画像の高精細化や表示速度の高速化に対する要求が高まっている。これら要求のうち画像の高精細化は、例えば、上述したTFTを含むアレイ構造を微細化することによって実現されている。
【0004】
一方、表示速度の高速化に関しては、従来の表示モードの代わりに、ネマチック液晶を用いたOCBモード、VAN(Vertical Aligned Nematic)モード、HANモード、およびπ配列モードや、スメクチック液晶を用いた界面安定型強誘電性液晶モードおよび反強誘電性液晶モードを採用することが検討されている。
【0005】
これら表示モードのうち、VANモードでは、従来のTN(Twisted Nematic)モードよりも速い応答速度を得ることができ、しかも、垂直配向のため静電気破壊などの不良を発生させるラビング処理が不要である。なかでも、マルチドメイン型VANモード(以下、MVAモードという)は、視野角の補償設計が比較的容易なことから特に注目を集めている。
【0006】
しかしながら、従来はMVAモードを採用した液晶表示装置においてアレイ基板だけでなく、対向基板に対しても畝状の誘電突起を形成するかあるいは対向基板上の共通電極にスリットなどを設けていた。そのため、アレイ基板と対向基板との位置合わせを極めて高い精度で行わなければならず、その結果、コストの上昇や信頼性の低下を生じてしまう。
【0007】
また、近年では、TNモードの液晶表示装置の製造において、アレイ基板にカラーフィルタ層を形成する技術が実用化され始めている。この技術によると、アレイ基板と対向基板とを貼り合わせてセルを形成する際に、カラーフィルタ層を構成する各色領域と画素電極とを位置合わせする必要がない。従って、このような技術をMVAモードの液晶表示装置の製造にも適用することが望まれるが、従来のMVAモードの液晶表示装置では、アレイ基板と対向基板とを貼り合わせてセルを形成する際に、畝状誘電突起やスリットのような構造体に対応してアレイ基板および対向基板間の位置合わせを行う必要がある。そのため、従来のMVAモードの液晶表示装置では、アレイ基板にカラーフィルタ層を形成したとしても、TNモードの液晶表示装置で得られる利益を享受することはできなかった。
【0008】
【発明が解決しようとする課題】
本発明は、上記問題点に鑑みてなされたものであり、MVAモードを採用した場合であっても、アレイ基板および対向基板間の位置合わせにおいて高い精度を必要とせずに各画素の閾値電圧を変更可能な液晶表示装置を提供することを目的とする。
【0009】
【課題を解決するための手段】
本発明によれば、少なくとも1つの画素電極を含むアレイ基板と、画素電極に対向する共通電極を含む対向基板と、アレイ基板および対向基板間に挟持され、画素電極および共通電極間の画素領域において各基板に対して略垂直に配向される液晶分子を含み、液晶分子配列が画素電極および共通電極間の電圧により制御される液晶層とを備え、アレイ基板はさらに電圧の印加に伴って各基板に略平行な様々な方向のそれぞれにおいて強電場域および弱電場域を交互に並べた電場の揺らぎを画素領域に生成することにより液晶分子のチルト方向を制御して画素領域を液晶分子のチルト方向の異なる複数のドメインに分割するチルト制御部を含み、液晶層の厚さが画素電極の周縁側において中央側よりも薄く設定される液晶表示装置が提供される。
【0010】
この液晶表示装置では、チルト制御部が画素電極と一緒にアレイ基板側に設けられる。このようなチルト制御部は画素電極の欠落部、画素電極上の誘電体層、および画素電極上の配線のような構造体としてアレイ基板の製造プロセスに組み込むことができるため、このチルト制御部を対向基板側に配置する場合のように高い精度でアレイ基板および対向基板間の位置合せを行う必要がない。さらに、液晶層の厚さが画素電極の周縁側において中央側よりも薄く設定される。液晶層の薄い部分では、液晶分子のプレチルト角が小さくなり、液晶分子が低電圧で動けるようになる。従って、各画素領域の光透過率がこの液晶分子の動きに依存して変化しはじめる閾値電圧Vthを低下させることができる。
【0011】
【発明の実施の形態】
以下、本発明の実施形態に係る液晶表示装置について添付図面を参照して説明する。
【0012】
図1はこの液晶表示装置1の外観を示し、図2は液晶表示装置の回路構造を概略的に示し、図3は液晶表示装置の部分的断面構造を示し、図4は液晶表示装置のアレイ基板の部分的断面構造をさらに詳細に示す。この液晶表示装置はMVAモードで動作するもので、アレイ基板2、対向基板3、およびアレイ基板2と対向基板3との間に挟持される液晶層4を備える。アレイ基板2および対向基板3には、偏光板5が液晶層4とは反対側において貼り付けられる。液晶層4は誘電率異方性が負であるネマチック液晶を含む液晶材料からなり、アレイ基板2および対向基板3間において周辺シール材6により取り囲まれる。アレイ基板2および対向基板3はこの周辺シール材6によって貼り合わされることにより液晶層4と一体化する。アレイ基板2と対向基板3との間隔はスペーサSPによって一定に維持される。
【0013】
アレイ基板2は、ガラス板等の光透過性絶縁基板7、マトリクス状に配置され各々液晶分子Lqの配列を制御する電場を液晶層4に印加する複数の画素電極8、これら画素電極8の行に沿って配置される複数の走査線Y(Y1〜Ym)、各々対応行の画素電極8を横切るように配置される複数の補助容量線CL、これら画素電極8の列に沿って配置される複数の信号線X(X1〜Xn)、各々対応走査線Yおよび対応信号線Xの交差位置近傍に配置される複数のスイッチング素子9、複数の走査線Yを駆動する走査線駆動回路10、および複数の信号線Xを駆動する信号線駆動回路11を含む。複数の補助容量線CLは共通電極駆動回路VCOMによって基準電位に設定される。
【0014】
絶縁基板7はアンダーコート表面7Aを有し、複数のスイッチング素子9、複数の画素電極8、並びに信号線X、走査線Y、補助容量線CLのような配線が絶縁してこのアンダーコート表面7Aの上方において積層される。これらの配線はアルミニウム、モリブデン、および銅などからなる。複数の画素電極8はITOのような透明導電材料からなり、例えばスパッタリング法などにより透明導電材料の薄膜を形成した後、フォトリソグラフィ技術およびエッチング技術を用いてその薄膜をパターニングすることにより形成される。この画素電極8は電圧無印加状態で液晶層4の液晶分子Lqをアレイ基板2平面に対して略垂直に配向する垂直配向膜12により覆われる。この垂直配向膜12はポリイミドなどの透明樹脂の薄膜で構成され、ラビング処理せずに垂直配向性が付与されている。各スイッチング素子9はアンダーコート表面7A上に形成されゲート絶縁膜13により覆われる例えばアモルファスシリコンやポリシリコンの半導体層M、この半導体層M上にゲート絶縁膜13を介して形成され層間絶縁膜14で覆われるゲート電極9G、並びにゲート絶縁膜13および層間絶縁膜14に形成されるコンタクトホールを介して半導体層Mに接続されたソースおよびドレイン電極9S,9Dを持つ薄膜トランジスタである。スイッチング素子9の電極9S,9D,9Gはアルミニウム、モリブデン、クロム、銅、およびタンタル等の金属材料で構成される。ソース電極9Sは対応画素電極8に接続され、ドレイン電極9Dは対応信号線Xに接続され、ゲート電極9Gは対応走査線Yに接続される。スイッチング素子9および層間絶縁膜14はカラーフィルタ層CFで覆われ、画素電極8はこのカラーフィルタ層CF上に形成される。カラーフィルタ層CFは各列の画素電極8に沿ったストライプとして形成される青色の着色層CF_B、緑色の着色層CF_G、および赤色の着色層CF_Rにより構成される。画素電極8はカラーフィルタCFに形成されるコンタクトホールHを介してスイッチング素子8のソース電極9Sに接続される。補助容量線CLはゲート電極9Gと一緒にゲート絶縁膜13上に形成される。画素電極8はカラーフィルタ層CFおよび層間絶縁膜14に形成されるコンタクトホールHを介してコンタクト電極CEに接続される。このコンタクト電極CEは補助容量線CEに形成される開口を貫通してスイッチング素子8の半導体層Mと一緒に形成される半導体層M’にコンタクトする。補助容量線CLは、コンタクト電極CE、半導体層M’、および画素電極8に容量結合して補助容量SCを構成する。
【0015】
対向基板3は、ガラス板等の光透過性絶縁基板15、複数の画素電極8に対向するように絶縁基板15上に形成される共通電極16、およびこの共通電極16を覆って形成され電圧無印加状態で液晶層4の液晶分子Lqを対向基板3平面に対して略垂直に配向する垂直配向膜12を含む。これら共通電極16および配向膜12は、画素電極8および配向膜12と同様の材料からなる。ここで、共通電極16は複数の画素電極8に対向した平坦な連続膜として形成され、アレイ基板2の補助容量線CLと共に共通電極駆動回路VCOMにより基準電位に設定される。
【0016】
上述の液晶表示装置では、アレイ基板2がさらに電圧印加に伴って各基板2,3に略平行な様々な方向のそれぞれにおいて強電場域および弱電場域を交互に並べた電場の揺らぎを画素電極8および共通電極16間の液晶層4からなる画素領域に生成することにより液晶分子Lqのチルト方向を制御して画素領域を液晶分子Lqのチルト方向の異なる複数のドメインに分割するチルト制御部を含む。
【0017】
図5はこのチルト制御部の基本構造を示す。チルト制御部は画素電極8に対して強電場域および弱電場域の異方性分布を規定するドメイン分割パターンを有し、このドメイン分割パターンは画素電極8の周縁側および中央側に両端を持つように伸びた複数の強電場域に対して画素電極8の周縁側および中央側に両端を持つように伸びた複数の弱電場域をそれぞれ隣接させるように画素電極8からの電場の強度を変化させる構造体を有する。ここでは、構造体が画素電極8の欠落部として形成される複数のスリットSLからなる。これらスリットSLは画素電極8に含まれる4つの区画8a〜8dの各々で例えば略平行に一定のピッチで並べられる。これらスリットSLは区画8aおよび8dで一方向に伸び、区画8bおよび8cで一方向に交差する他方向に伸びている。これにより、画素領域は液晶分子Lqのチルト方向が互いに異なる4つのドメインに分割される。
【0018】
ここで、図5に示す構造のチルト制御部による液晶分子Lqの配向変化について概略的に説明する。図6の(a)および(c)は液晶分子Lqの配向状態をアレイ基板2および対向基板3の基板平面に平行な平面で示し、図6の(b)および(d)は液晶分子Lqの配向状態を基板平面に垂直な断面で示す。尚、液晶分子Lqの周辺構造は簡略化して示されている。
【0019】
画素電極8および共通電極16間に電圧を印加しない場合、配向膜12は誘電率異方性が負の液晶分子Lqを垂直配向させるように作用する。すなわち、液晶分子Lqの長軸は配向膜12の膜面に対してほぼ垂直になる。
【0020】
画素電極8および共通電極16間に比較的低い第1電圧を印加すると、画素電極8からの漏れ電場がスリットSLの近傍に生じ、これにより電気力線が図6(b)に示すように傾く。
【0021】
画素電極8および共通電極16間の印加電圧は、電気力線に垂直な方向に液晶分子Lqを配向させる電場を生成する。従って、液晶分子Lqは、一対の配向膜12および電場の作用によって、図6の(a)に示すように配向しようとする。
【0022】
しかしながら、液晶分子Lqの配向状態は図6の(a)に示すように一対のスリットSL間で画素電極8の幅方向に隣接していることにより互いに干渉する。このため、液晶分子Lqは、図6の(a)に示す矢印A1の向きまたは矢印A2の向きにチルト方向を変化させて、より安定な配向状態をとろうとする。
【0023】
ここで、図6の(a)に示すように、スリットSL間画素電極8上およびその近傍領域の液晶分子LqがスリットSLに沿った方向において対称的な(あるいは、等方的な)配向状態であるとする。この場合、液晶分子Lqのチルト方向が矢印A1の向きに変化する確率と、矢印A2の向きに変化する確率とが等しくなる。
【0024】
これに対し、図6の(c)に示すように、スリットSL間画素電極8上およびその近傍の液晶分子LqがこれらスリットSLに沿った方向において非対称な(あるいは、異方的な)配向状態である場合、スリットSL間画素電極8の両端間で電気力線が非対称となり、同様に、スリットSLの両端間でも電気力線が非対称になる。そのため、液晶分子Lqが矢印A2の向きに配向した配向状態は、液晶分子Lqが矢印A1で示す向きに配向した配向状態に比べてより安定となる。その結果、液晶分子Lqの平均的なチルト方向(ディレクタ)は、図6の(c)に示す矢印A2の向きとなる。
【0025】
第1電圧よりも高い第2電圧を画素電極8および共通電極16間に印加すると、一対の配向膜12が液晶分子Lqを垂直配向させようとする作用に対して、電場が液晶分子Lqをその電気力線に垂直な方向に配向させようとする作用がより大きくなる。従って、液晶分子Lqは、水平配向に近づくようにチルト角を変化させる。
【0026】
ここで、第2電圧を画素電極8および共通電極16間に印加した場合でも、第1電圧を画素電極8および共通電極16間に印加した場合と同様に、液晶分子Lqが矢印A2の向きに配向した配向状態は、液晶分子Lqが矢印A1で示す向きに配向した配向状態に比べてより安定である。そのため、画素電極8および共通電極16間の印加電圧を第1および第2電圧間で変化させた場合、液晶分子LqのディレクタはスリットSLの配列方向に垂直な面内で変化することとなる。すなわち、画素電極8および共通電極16間の印加電圧を第1および第2電圧間で変化させた場合、液晶分子Lqは、その平均的なチルト方向をスリットSLの配列方向に垂直な面内に維持したままチルト角を変化させる。
【0027】
従って、画素電極8の区画8a〜8d間で互いに異なる長手方向を持つように複数のスリットSLを形成することにより、液晶分子Lqのチルト方向を図5に示すように維持したまま、そのチルト角を変化させることができる。すなわち、アレイ基板2に設けた構造体だけで、1つの画素領域内に液晶分子Lqのチルト方向が互いに異なる4つのドメインを形成することができる。また、本実施形態では、液晶分子Lqの平均的なチルト方向をスリットSLの配列方向に垂直な面内に維持したままチルト角を変化させることができるため、より速い応答速度を実現することができるのに加え、配向不良が発生し難く、良好な配向分割が可能である。
【0028】
液晶表示装置は上述のような構造にカラーフィルタ層CFを組み合わせてカラー表示を行う。赤画素の光透過率、緑画素の光透過率、および青画素の光透過率は図7に示すように液晶層4での屈折率異方性Δnと液晶層4の厚さdとの積Δndに依存して互いに異なる。液晶層4の厚さを赤、緑、および青画素に対して一様に設定した状態で例えば白表示用の電圧Vwを赤、緑および青画素用の画素電極8および共通電極16間に印加すると、これら画素の組み合わせにより得られるはずの白表示に僅かな着色が生じる。発明者等は図8に示すように液晶層4の厚さを画素電極8の周縁側において中央側よりも薄く設定することによりこの着色を解消できることを見いだした。この液晶層4の厚みを調整する手段としては、画素電極8の厚さを周縁側において中央側よりも厚くしたり、画素電極8の周縁側を中央側よりも隆起させる突起層ULを下地として画素電極8を形成したりすることが有効である。液晶分子のプレチルト角は液晶層4の薄い部分で小さくなり、液晶分子が低電圧で動けるようになる。従って、各画素領域の光透過率がこの液晶分子の動きに依存して変化しはじめる閾値電圧Vthを低下させることができる。この現象は画素電極8の周縁の高さが高いほど顕著となる。
【0029】
また、突起層ULはカラーフィルタ層CFのフィルタ色によって異なる厚さを有する。この突起層ULの高さは青色、緑色、赤色のフィルタ色に対して青色<緑色<赤色という関係にある。これにより、液晶層4の厚さを画素電極8の周縁側で中央側よりも薄くした場合、図9に示すように同一電圧印加時に緑画素および赤画素の光透過率を青画素の光透過率と同等にでき、白表示の着色を防止できる。このため、フルカラー表示時にも優れた色再現性を実現可能である。尚、突起層ULは感光性樹脂のフォトリソグラフィにより形成することが適切であるが、カラーフィルタ層CF形成時に他色のカラーフィルタ層CF着色材料同士を積層させることでカラーフィルタ層CFと積層構造を成すようにすれば、突起層ULのために製造工程を増大することなく所望の閾値電圧Vthに設定することができる。
【0030】
本実施形態では、このように、画素領域内に電場の揺らぎを形成すると共にこの電場の強さを変化させて液晶層4の光学特性を制御することにより表示を行う。ところで、上述したような制御を行う場合、液晶層4において画素電極8の近傍にスリットSLの近傍よりも強い電場が生成される。そのため、画素電極8の近傍では、スリットSLの近傍に比べて、液晶分子Lqはより大きく倒れる。すなわち、液晶層4において画素電極8の近傍とスリットSLの近傍とでは、液晶分子Lqの平均的なチルト角は互いに異なる。このようなチルト角の違いは、光学的な違いとして観察可能である。
【0031】
図10は液晶表示装置に図5に示す基本構造のチルト制御部を採用した場合に観察される透過率分布の一例を示す。尚、図10は、液晶層4に対して光源側および観察者側のそれぞれに偏光板5を配置した状態で、画素電極8および共通電極16間に第1電圧から第2電圧の範囲内の第3電圧を印加した場合に観察される平面波状の透過率分布を示している。チルト制御部の構造はこのように光学的特徴として観察することも可能である。
【0032】
スリットSLの幅は図5に示すように一定にするだけでなく、その長手方向に沿って変化させてもよい。図11はチルト制御部の基本構造の変形例を概略的に示し、図12はこの変形例の構造により生じる液晶分子Lqの配向変化を概略的に示す。尚、図11では、画素電極8の区画8a〜8dのうち区画8aの構造だけが示され、図12では、図9に示す区画8aの一部で生じる配向変化が示される。
【0033】
図11に示す変形例では、スリットSLの幅が画素電極8の中央側から周縁側に向けて連続的に増加している。この構造は、図12に示すように、スリットSLの先端に隣接した液晶分子LqおよびスリットSL間の画素電極8の基端に隣接する液晶分子Lqに加え、スリットSL間画素電極8の幅方向の両端に隣接した液晶分子Lqのディレクタ方向を矢印A2の向きに揃えて透過率や応答速度をさらに向上させるように作用する。
【0034】
上述したように、アレイ基板2は略平行な様々な方向のそれぞれにおいて強電場域および弱電場域を交互に並べた電場の揺らぎを画素電極8および共通電極16間の液晶層4からなる画素領域に生成することにより液晶分子Lqのチルト方向を制御して画素領域を液晶分子Lqのチルト方向の異なる複数のドメインに分割するチルト制御部を含み、このチルト制御部が画素電極8に対して強電場域および弱電場域の異方性分布を規定するドメイン分割パターンを有し、ドメイン分割パターンが画素電極8の周縁側および中央側に両端を持つように伸びた複数の強電場域に対して画素電極8の周縁側および中央側に両端を持つように伸びた複数の弱電場域をそれぞれ隣接させるように画素電極8からの電場の強度を変化させる構造体を有する。図5に示す複数のスリットSLは画素電極8からの電場の強度を減衰させる構造体として利用される。これらスリットSLを利用した場合、比較的高い自由度で設計を行うことが可能である。しかしながら、電場の揺らぎはスリットSL以外の構造体によっても生じさせることができる。これについては、図13を参照して説明する。
【0035】
図13はチルト制御部の基本構造の他の変形例を概略的に示す。図13の(a)では、複数の誘電体層21が図5に示す複数のスリットSLの代わりにこれらスリットSLと同様のパターンで画素電極8上に形成される。この場合、アクリル系樹脂、エポキシ系樹脂、ノボラック系樹脂などのように誘電体層21の誘電率が液晶材料の誘電率よりも低ければ、液晶層4において誘電体層21の近傍に電場の強さがより弱い弱電場域を生成することができる。従って、複数のスリットSLを形成した場合と同様の効果を得ることができる。
【0036】
また、図13の(b)では、複数の配線23が図5に示す複数のスリットSLの代わりに透明絶縁体層22を介して画素電極8上に形成される。配線23は、例えば信号線、ゲート線、補助容量配線などであり、複数のスリットSLと同様のパターンで配列している。この場合、液晶層4において配線23の近傍に電場の強さがより強い強電場域を生成することができる。従って、この場合も、複数のスリットSLを形成した場合と同様の効果を得ることができる。
【0037】
尚、液晶表示装置1が透過型である場合、誘電体層21および配線23の材料は、透過率の観点から、透明な材料であることが好ましい。また、液晶表示装置1が反射型である場合、誘電体層21および配線23の材料として、透明な材料に加え、金属材料のように不透明な材料を用いてもよい。
【0038】
上述のようなチルト制御部の基本構造では、液晶層4において強電場域の幅W1と弱電場域の幅W2との和W12は20μm以下であることが好ましい。通常、和W12が20μm以下であれば、液晶分子Lqの配向を上述したように制御することができ、十分な透過率を実現することができる。また、和W12は6μm以上であることが好ましい。一般に、和W12が6μm以上であれば、液晶層4において強電場域と弱電場域とを生じさせる構造体を十分に高い精度で形成することができるのに加え、上述した液晶配向を安定に生じさせることができる。
【0039】
尚、和W12は、スリットSL間の画素電極8の幅とスリットSLの幅との和、誘電体層21間の画素電極8の幅と誘電体層21の幅との和、画素電極8上に設けた配線23の幅と配線23間の画素電極8の幅との和、第3電圧印加時にチルト角がより大きな領域の幅とより小さな領域の幅との和、第3電圧印加時に透過率がより高い領域の幅とより低い領域の幅との和などとほぼ等しい。従って、これら幅も20μm以下であることおよび6μm以上であることが好ましい。
【0040】
チルト制御部の基本構造において、幅W1および幅W2は、それぞれ、8μm以下であることが好ましい。また、幅W1および幅W2は、それぞれ、4μm以上であることが好ましい。この範囲においては、応答速度および透過率に関して実用上十分な性能を期待することができる。
【0041】
尚、幅W1と幅W2とは、スリットSL間の画素電極8の幅とスリットSLの幅、画素電極8上の誘電体層21に挟まれた領域の幅と誘電体層21の幅、画素電極8上に設けた配線23の幅と配線23間の画素電極8の幅、第3電圧印加時にチルト角がより大きな領域の幅とより小さな領域の幅、第3電圧印加時に透過率がより高い領域の幅とより低い領域の幅などに対応している。従って、これら幅も8μm以下で4μm以上であることが好ましい。
【0042】
チルト制御部の基本構造において、液晶層4において強電場域の長さおよび弱電場域の長さは、それぞれ、幅W1および幅W2よりも長ければよいが、それらの和である幅W12に対して2倍以上であることが好ましい。この場合、より多くの液晶分子Lqをそれら電場域の長さ方向に配向させることができる。
【0043】
チルト制御部の基本構造は各画素電極8の全体的なアスペクト比によっては最適でない場合がある。例えばカラー表示を行う場合に、赤、緑、および青用の3画素を組み合わせてカラー画素を構成することになる。具体的には、アスペクト比1:1のカラー画素を得るために画素電極8のアスペクト比(幅W:長さL)が1:3に設定される。このような場合には、チルト制御部を図14の(a)に示すような構造にせずに、例えば図14の(b)または(c)に示すように画素電極8を例えば3個の副電極部8Sに区分しこれら副電極部8Sに対してそれぞれ強電場域および弱電場域の異方性分布を規定する互いに共通な構造である3つのドメイン分割パターンを有することが好ましい。これら副電極部8Sはドメイン分割パターン間の境界毎に一カ所だけ配置されるブリッジ電極BRにより相互接続される。各ドメイン分割パターンは対応副電極部8Sの周縁側および中央側に両端を持つように伸びた複数の強電場域に対して対応副電極部8Sの周縁側および中央側に両端を持つように伸びた複数の弱電場域をそれぞれ隣接させるように対応副電極部8Sからの電場の強さを変化させる構造体を含むことになる。この構造体は図14の(b)において副電極部8Sの欠落部として形成される複数のスリットSLで構成され、図14の(c)において副電極部8S上に形成される複数の誘電体層21で構成される。
【0044】
また、画素電極8が図14の(b)に示すように複数の副画素部8Sに区分される場合には、図8を参照して説明した構造を副電極部8Sに適用し、例えば副電極部8Sの厚さを周縁側において中央側よりも厚くしたり、副電極部8Sの周縁側を中央側よりも隆起させる突起層ULを下地として副電極部8Sを形成したりして得られる厚み調整手段で液晶層4の厚みを調整することにより白表示で生じる着色を解消することができる。
【0045】
本実施形態では、強電場域および弱電場域が図6の(c)に示すようにスリットSL間画素電極8の長手方向において非対称となるよう配向状態を得るように液晶層4に生成されるが、図6の(a)に示すようにスリットSL間画素電極8の長手方向において対称な配向状態を得るようにしてもよい。但し、前者の方が応答速度などの点で有利である。本実施形態では、誘電率異方性が負のネマチック液晶を垂直配向させたVANモードを採用したが、誘電率異方性が正のネマチック液晶を用いることも可能である。特に、高いコントラストが望まれる場合は、VANモードを採用し且つノーマリブラックとすることにより、例えば、400:1以上の高いコントラストと高透過率設計による明るい画面設計とが可能である。
【0046】
本実施形態において、見かけ上、液晶の光学応答を速めるために、偏光板5の光透過容易軸あるいは光吸収軸と強電場域と弱電場域との配列方向とが為す角度を45゜から所定の角度θだけずらしてもよい。この角度θは、視野角などに応じて設定することもできるが、応答時間を短縮するには22.5゜とすることが最も効果的である。
【0047】
本実施形態において、画素電極8の区画8a〜8dの形状は特に制限されず、例えば、矩形や扇形とすることができる。
【0048】
本実施形態では、第3電圧印加時に画素領域をドメイン分割するチルト制御部をアレイ基板2のみに設けたが、アレイ基板2および対向基板3の双方に設けてもよい。但し、前者の場合、アレイ基板2と対向基板3とを貼り合わせてセルを形成する際にアライメントマークなどを利用した高精度な位置合わせが不要となる。
【0049】
また、本実施形態では、カラーフィルタ層CFをアレイ基板2に設けた構造(COA:color filter on array)を採用したが、カラーフィルタ層CFは対向基板3に設けてもよい。但し、前者の場合、アレイ基板2と対向基板3とを貼り合わせてセルを形成する際にアライメントマークなどを利用した高精度な位置合わせが不要となる。
【0050】
以下、本発明の液晶表示装置の製造例について説明する。
(製造例1)
本製造例では、画素電極8が複数の副電極部に区分されない液晶表示装置1を以下に説明する方法により製造した。ここでは、画素電極8が図14の(a)に示す形状に形成される。
【0051】
まず、通常の薄膜トランジスタ形成プロセスと同様に成膜とパターニングとを繰返し、ガラス板である光透過性絶縁基板7の一主表面上に走査線Yおよび信号線等の配線並びにスイッチング素子8の薄膜トランジスタを形成した。次に、薄膜トランジスタを形成した絶縁基板7の表面側に常法により光透過性絶縁膜であるカラーフィルタ層CFを形成した。次に、各画素となる領域の周縁に透明な感光性アクリル樹脂からなる突起層を形成した。
【0052】
次いで、カラーフィルタ層CFを形成した絶縁基板7の表面側に所定パターンのマスクを介してITOをスパッタリングした。その後、このITO膜上にレジストパターンを形成し、このレジストパターンをマスクとして用いてITO膜の露出部をエッチングした。以上のようにして、図14の(a)に示すように画素電極8を形成した。尚、ここでは、スリットSLの幅およびスリットSL間画素電極8の幅はいずれも5μmとした。
【0053】
その後、画素電極8を形成した絶縁基板7の表面の全面に熱硬化性樹脂を塗布し、この塗膜を焼成することにより、垂直配向性を示す厚さ70nmの配向膜12を形成した。アレイ基板2は上述のようにして製作される。
【0054】
次に、別途用意したガラス板からなる光透過性絶縁基板15の一主表面上に、共通電極16として、スパッタリング法を用いてITO膜を形成した。続いて、この共通電極16の全面に、アレイ基板2に関して説明したのと同様の方法により配向膜12を形成した。以上のようにして、対向基板3を製作した。
【0055】
次いで、液晶材料を注入するための注入口を残してアレイ基板2と対向基板3の周縁部に周辺シール材6となる接着剤を塗布し、それぞれの配向膜12を内側にしてアレイ基板2と対向基板3を貼り合わせることにより液晶注入空間(液晶セル)を形成した。尚、この液晶セルのセルギャップは、アレイ基板2に設けられ対向基板3に接触する長さ4μmの柱状スペーサSPにより一定に維持した。また、アレイ基板2および対向基板3を貼り合わせる際、これらアレイ基板2および対向基板3間の位置合わせはそれらの端面を揃えることにより行い、アライメントマークなどを利用する高精度な位置合わせは行わなかった。
【0056】
次いで、この液晶セル内に誘電率異方性が負である液晶材料を通常の方法により注入して液晶層4を形成した。次いで、液晶注入口を紫外線硬化樹脂で封止し、液晶セルの両面に偏光板5を貼り付けることにより液晶表示装置1を得た。
【0057】
尚、この液晶表示装置1は、例えば、画素電極8および共通電極16間の印加電圧を約1Vから約5Vまでの間で変化させることにより駆動され得る。
【0058】
次に、以上のようにして作製した液晶表示装置1を、画素電極8と共通電極16との間に4Vの電圧を印加した状態で観察した。その結果、画素電極8の形状に対応した透過率分布が見られた。
【0059】
(製造例2)
画素電極8を図14の(b)に示す形状とし、スリットSLの幅およびスリットSL間の画素電極8の幅をいずれも4μmとし、さらにスリットSL間の画素電極8のITOの下に透明アクリル系感光性樹脂の突起層ULを設けて製造例1で説明したのと同様の方法により液晶表示装置1を製作した。突起層ULの高さは赤画素において2.0μm、緑画素において1.2μm、青画素において0μmに設定される。ここでは、突起層ULが青画素用に形成されない。このようにして色画素毎の閾値Vthを調整し、画素電極8と共通電極16との間に3.5Vの白表示用電圧Vwを印加した状態で観察した。その結果、製造例1で生じるような白表示の着色現象のない高色純度で図9に示すような光透過率が得られた。
【0060】
(製造例3)
図14の(c)に示すように幅方向に並ぶ一対のスリットSL’でそれぞれ分離される3個の副電極部8Sを持つ画素電極8を形成し、これら副電極部8S上に誘電体層21を設けたこと以外は製造例1で説明したのと同様の方法により液晶表示装置1を製作した。尚、ここでは、誘電体層21の幅は4μmとし、誘電体層21の厚さは液晶層4において誘電体層21の近傍で電場の強さが十分に弱められるように1.4μmとした。また、これらスリットSL’は、誘電体層21による配向制御効果を向上させるために設けられている。ここでは、一対のスリットSL’が画素電極8の欠落部として形成され、これらスリットSL間の画素電極8の一部をブリッジ電極BRとして残す。
【0061】
以上のようにして製造された液晶表示装置1は、例えば、画素電極8および共通電極16間の印加電圧を約1Vから約4Vまでの間で変化させることにより駆動され得る。3.5Vの電圧を画素電極8および共通電極16間に印加して液晶表示装置1を状態で観察すると、その結果として画素電極8の形状に対応した透過率分布が見られた。
【0062】
次に、製造例1から製造例3に係る液晶表示装置1について、透過率および応答時間を測定した。その結果を以下の表に示す。
【0063】
【表1】
【0064】
上記表から明らかなように、製造例1から製造例3に係る液晶表示装置1では、アレイ基板2および対向基板3を貼り合わせる際に高精度な位置合わせを行わなかったのにも拘らず、透過率が高く、配向分割均一性が良好であり、応答時間も短い。すなわち、製造例1から製造例3によると、アレイ基板2および対向基板3を高精度に位置合わせすることなくMVAモードの液晶表示装置を製造することができた。特に製造例2では、白表示の着色現象のない高色純度を得ることができた。
【0065】
【発明の効果】
以上のように本発明によれば、MVAモードを採用した場合であっても、アレイ基板および対向基板間の位置合わせにおいて高い精度を必要とせずに各画素の閾値電圧を変更可能な液晶表示装置を提供することができる。
【図面の簡単な説明】
【図1】本発明の一実施形態に係る液晶表示装置の外観を示す斜視図である。
【図2】図1に示す液晶表示装置の回路構造を概略的に示す図である。
【図3】図2に示す液晶表示装置の部分的断面構造を示す図である。
【図4】図3に示すアレイ基板の部分的断面構造をさらに詳細に示す図である。
【図5】図2に示す液晶表示装置のチルト制御部の基本構造を示す平面図である。
【図6】図5に示す液晶分子の配向状態を基板平面に平行な平面および基板平面に垂直な断面において示す図である。
【図7】図3に示す液晶層に一様に設定された厚さと液晶層での屈折率異方性との積に依存して得られる赤、緑、および青画素の光透過率を示すグラフである。
【図8】図3に示す液晶層の厚さを画素電極の周縁側において中央側よりも薄く設定する構造を示す断面図である。
【図9】図8に示す突起層により調整された液晶層の厚さと液晶層での屈折率異方性との積に依存して得られる赤、緑、および青画素の光透過率を示すグラフである。
【図10】図5に示す基本構造のチルト制御部を採用した場合に観察される透過率分布の一例を示す画像である。
【図11】図5に示すチルト制御部の基本構造の変形例を概略的に示す図である。
【図12】図11に示す変形例の構造により生じる液晶分子の配向変化を概略的に示す図である。
【図13】図5に示すチルト制御部の基本構造の他の変形例を概略的に示す断面図である。
【図14】図5に示すチルト制御部の基本構造を画素電極のアスペクト比に適合させた構成例を示す平面図である。
【符号の説明】
1…液晶表示装置
2…アレイ基板
3…対向基板
4…液晶層
5…偏光板
7…光透過性絶縁基板
8…画素電極
8a〜8d…区画
8S…副電極部
9…スイッチング素子
12…配向膜
15…光透過性絶縁基板
16…共通電極
21…誘電体層
22…透明絶縁体層
23…配線
SL…スリット
UL…突起層
Lq…液晶分子
CF…カラーフィルタ層
CF_B,CF_G,CF_R…着色層
Claims (18)
- 少なくとも1つの画素電極を含むアレイ基板と、前記画素電極に対向する共通電極を含む対向基板と、前記アレイ基板および対向基板間に挟持され、前記画素電極および共通電極間の画素領域において各基板に対して略垂直に配向される液晶分子を含み、液晶分子配列が前記画素電極および前記共通電極間の電圧により制御される液晶層とを備え、前記アレイ基板はさらに前記電圧の印加に伴って各基板に略平行な様々な方向のそれぞれにおいて強電場域および弱電場域を交互に並べた電場の揺らぎを前記画素領域に生成することにより液晶分子のチルト方向を制御して前記画素領域を液晶分子のチルト方向の異なる複数のドメインに分割するチルト制御部を含み、前記液晶層の厚さが前記画素電極の周縁側において中央側よりも薄く設定されることを特徴とする液晶表示装置。
- 前記画素電極の厚さが前記画素電極の周縁側において中央側よりも厚いことを特徴とする請求項1に記載の液晶表示装置。
- 前記画素電極はこの画素電極の周縁側を中央側よりも隆起させる突起層を下地として形成されることを特徴とする請求項1に記載の液晶表示装置。
- 前記チルト制御部は前記画素電極を複数の副電極部に区分しこれら副電極部に対してそれぞれ強電場域および弱電場域の異方性分布を規定する複数のドメイン分割パターンを有し、各ドメイン分割パターンは前記対応副電極部の周縁側および中央側に両端を持つように伸びた複数の強電場域に対して前記対応副電極部の周縁側および中央側に両端を持つように伸びた複数の弱電場域をそれぞれ隣接させて前記対応副電極部からの電場の強さを変化させる構造体を含むことを特徴とする請求項1に記載の液晶表示装置。
- 各副電極部の厚さがこの副電極部の周縁側において中央側よりも厚いことを特徴とする請求項4に記載の液晶表示装置。
- 各副電極部はこの副電極部の周縁側を中央側よりも隆起させる突起層を下地として形成されることを特徴とする請求項4に記載の液晶表示装置。
- 前記突起層はカラーフィルタ層と積層構造を成すことを特徴とする請求項3または6に記載の液晶表示装置。
- 前記突起層はカラーフィルタ層のフィルタ色によって異なる厚さを有することを特徴とする請求項7に記載の液晶表示装置。
- 前記突起層の高さは青色、緑色、赤色のフィルタ色に対して青色<緑色<赤色という関係にあることを特徴とする請求項8に記載の液晶表示装置。
- 前記複数の副電極部はブリッジ電極により相互接続されることを特徴とする請求項4に記載の液晶表示装置。
- 前記構造体は前記複数の強電場域が一端において相互に連結されるように配置されることを特徴とする請求項4に記載の液晶表示装置。
- 前記構造体は前記複数の弱電場域が一端において相互に連結されるように配置されることを特徴とする請求項4に記載の液晶表示装置。
- 前記構造体は前記複数の強電場域が一端において相互に連結され、さらに複数の弱電場域が前記複数の強電場域の一端とは逆側の一端において相互に連結されるように配置されることを特徴とする請求項4に記載の液晶表示装置。
- 前記構造体は前記画素電極の欠落部、前記画素電極上の誘電体層、および前記画素電極上の配線のうちの少なくとも1つを含むことを特徴とする請求項4に記載の液晶表示装置。
- 前記強電場域の幅W1とこの強電場域に隣接する前記弱電場域の幅W2との和W12は6μmから20μmの範囲内にあることを特徴とする請求項4に記載の液晶表示装置。
- 前記弱電場域の幅W2は前記副電極部の周縁側の端からの距離に依存して連続的に減少し、前記強電場域の幅W1は前記副電極部の周縁側の端からの距離に依存して連続的に増加することを特徴とする請求項15に記載の液晶表示装置。
- 前記液晶層は誘電率異方性が負の液晶材料を含有することを特徴とする請求項1に記載の液晶表示装置。
- 前記画素電極および前記共通電極をそれぞれ覆う一対の垂直配向膜をさらに備えることを特徴とする請求項1に記載の液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002194930A JP2004037852A (ja) | 2002-07-03 | 2002-07-03 | 液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002194930A JP2004037852A (ja) | 2002-07-03 | 2002-07-03 | 液晶表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004037852A true JP2004037852A (ja) | 2004-02-05 |
Family
ID=31703499
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002194930A Pending JP2004037852A (ja) | 2002-07-03 | 2002-07-03 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004037852A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006030613A (ja) * | 2004-07-16 | 2006-02-02 | Casio Comput Co Ltd | 液晶表示素子 |
JP2006330417A (ja) * | 2005-05-27 | 2006-12-07 | Sanyo Epson Imaging Devices Corp | 液晶装置、及び電子機器 |
US8643813B2 (en) | 2012-03-05 | 2014-02-04 | Samsung Display Co., Ltd. | Liquid crystal display |
CN114355685A (zh) * | 2021-12-30 | 2022-04-15 | 绵阳惠科光电科技有限公司 | 阵列基板、阵列基板的制备方法和显示面板 |
-
2002
- 2002-07-03 JP JP2002194930A patent/JP2004037852A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006030613A (ja) * | 2004-07-16 | 2006-02-02 | Casio Comput Co Ltd | 液晶表示素子 |
JP2006330417A (ja) * | 2005-05-27 | 2006-12-07 | Sanyo Epson Imaging Devices Corp | 液晶装置、及び電子機器 |
JP4618003B2 (ja) * | 2005-05-27 | 2011-01-26 | ソニー株式会社 | 液晶装置、及び電子機器 |
US8643813B2 (en) | 2012-03-05 | 2014-02-04 | Samsung Display Co., Ltd. | Liquid crystal display |
CN114355685A (zh) * | 2021-12-30 | 2022-04-15 | 绵阳惠科光电科技有限公司 | 阵列基板、阵列基板的制备方法和显示面板 |
CN114355685B (zh) * | 2021-12-30 | 2023-01-10 | 绵阳惠科光电科技有限公司 | 阵列基板、阵列基板的制备方法和显示面板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100531928B1 (ko) | 액정디스플레이 | |
KR100386443B1 (ko) | 넓은 시야각을 가지며 제조가 용이한 액정표시패널 | |
JP4248835B2 (ja) | 液晶表示装置用基板及びそれを備えた液晶表示装置 | |
US9494832B2 (en) | Liquid crystal display device | |
US8451411B2 (en) | Display panel having a domain divider | |
JP2003322868A (ja) | 液晶表示装置 | |
US20070040974A1 (en) | Liquid crystal display panel | |
KR100438164B1 (ko) | 액정표시장치 및 그 제조방법 | |
KR20030025206A (ko) | 액정 표시 소자 | |
US7259819B2 (en) | Liquid crystal display device with a bridge wiring member with an electric field weaker than that created in minute domains above the pixel electrode | |
US20040100607A1 (en) | Liquid crystal display | |
JP2004037854A (ja) | 液晶表示装置 | |
JP2004037850A (ja) | 液晶表示装置 | |
JP2008197260A (ja) | 液晶表示装置 | |
JP4127623B2 (ja) | 液晶表示装置 | |
CN113631997A (zh) | 液晶面板及显示装置 | |
JP2004037852A (ja) | 液晶表示装置 | |
JP2003029283A (ja) | 液晶表示装置 | |
JP4104374B2 (ja) | カラー液晶表示装置 | |
JP2004037853A (ja) | 液晶表示装置 | |
JP2004219827A (ja) | 液晶表示装置 | |
JP2004077699A (ja) | 液晶表示装置 | |
JP2009080327A (ja) | 液晶表示装置 | |
JP2002214614A (ja) | 液晶表示装置 | |
JP2003330028A (ja) | 液晶表示装置 |