JP2004031946A

JP2004031946A - Semiconductor device and its manufacturing method

Info

Publication number: JP2004031946A
Application number: JP2003161182A
Authority: JP
Inventors: Masahiko Ichise; 市瀬　理彦
Original assignee: NEC Electronics Corp
Current assignee: NEC Electronics Corp
Priority date: 2003-06-05
Filing date: 2003-06-05
Publication date: 2004-01-29

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor chip semiconductor device which obtains a KGD easily and which retains the quality without being influenced by an ambient environment, and to provide the manufacturing method of the same. <P>SOLUTION: The semiconductor device is constituted of a first resin sealed package 11, an electrode 4 and an electrode for a semiconductor chip 3. In this case, the first resin sealed package 11 is constituted of the semiconductor chip 3, sealed by first sealing resin 7. The electrode 4 is provided with a region 101 for mounting, formed at the outside of the same, and a region 102 for testing, formed at the inside of the same, while a mounting region electrode is provided at the outer periphery than an electrode of testing region. The electrode for semiconductor chip 3, arranged along the surface of peripheral rim of the first resin sealed package 11 around the peripheral rim of the semiconductor chip 3 likewise a positional relation between the first resin sealed package 11 and the electrode 4, is electrically connected to the electrode 4 through a first bonding wire. The semiconductor device is packaged before being mounted on a mounting substrate and, therefore, a problem such as conventional chip crack or the like will not occur and the device can be inspected employing an inexpensive inspection socket. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する分野】
本発明は、半導体装置、特にベアチップ及びその製造方法に関するものである。
【０００２】
【従来の技術】
従来より、良品の半導体チップ、特に良品のベアチップはＫＧＤ（Ｋｎｏｗｎ　Ｇｏｏｄ　Ｄｉｅ）と呼ばれ、このＫＧＤの取得をいかに効率よく行うかが近年求められている。
このＫＧＤを取得する方法について図７を用いて以下に説明する。
図７は従来におけるＫＧＤの選別方法を示す図である。
図７（ａ）に示すように、まず、半導体ウェハの状態で個々の半導体チップに所定のプローブ検査を行う。
その後、半導体ウェハをダイシング（切断）して図７（ｂ）に示す様な半導体チップ３の個片に分離する。
これらの半導体チップ３の表面には電極が設けられており、係る電極は半導体チップ３のほぼ中心線に一列に並んだ構成や、半導体チップ３の周縁部に配置された構成が多く採用されていた。
その後、前記プローブ検査の結果に基づいて半導体チップ３を選別し、これにより、良品の半導体チップのみをバーンイン検査（以下、ＢＴとする）等のスクリーニング検査を行う。
この際、良品の半導体チップのみをＢＴ用のチップトレイまたはキャリアソケットに収容し、ＫＧＤ専用治具および専用装置を用いてチップ状態でのＢＴ（以降、チップＢＴとする）を行い、さらに、選別した後、ＢＴ用のチップトレイ若しくは、キャリアソケット）から半導体チップを取り出し、良品の半導体チップを出荷用のトレイに移し換えて梱包及び出荷を行っている。
【０００３】
出荷された半導体チップを実装基板に実装した場合の断面図を図７（ｃ）に示す。
図７（ｃ）に示すように、従来のベアチップは、半導体チップ３を実装基板２上に直接載置すると共に、半導体チップ３上の電極と実装基板上の電極とを接続した後、封止樹脂によって樹脂封止することで実装されていた。
【０００４】
しかしながら、パッケージ化されていない半導体チップ、すなわちベアチップを従来のようにスクリーニングする場合においては、前記半導体チップ個片若しくは半導体ウェハが非常に薄く形成されているため、割れやすく、選別試験に使用されるソケットやプローブ、テスターの操作には非常に繊細な操作が要求されていた。
従って、そのような繊細な操作を行うことができる検査装置を使用するにあたり、検査装置の仕様が複雑化し、検査装置のコストが高価なものになることはやむを得ないことであった。
また、選別試験ではプローブが半導体チップの電極に接することによって行われるが、選別試験及びＢＴが終了した後、前記電極にはベアチップを基板に実装するためのボンディングパッドとしても機能するため、プローブの先端によって電極の表面に傷が付けられることは避けなければならなかった。
仮に、電極の表面に傷が付けられた場合には、ボンディングで剥離を生じさせることがあり、半導体チップ自体がＫＧＤであったとしても、半導体パッケージとしては不良品とみなされ、歩留まりを低下させることになっていた。
さらに、前記半導体チップ個片や半導体ウェハは、そのままの状態では、水分や汚れ等が存在する環境に悪影響を受けやすく、その結果として、ＫＧＤがなかなか市場に行き渡らなかった。
【０００５】
また、一の半導体チップを内蔵する一の半導体パッケージにおいては、ＫＧＤではないスクリーニング未了の半導体チップを組み立ててパッケージ状態で選別、ＢＴを行ってもその不良品率は大きな問題ではなかった。
しかし、近年市場に数多く出回っている複数の半導体チップ搭載した半導体パッケージであるＭＣＰ（Ｍｕｌｔｉ　Ｃｈｉｐ　Ｐａｃｋａｇｅ）においては、必ずしもＭＣＰを構成する半導体チップが全てＫＧＤであるとは限らなかった。
すなわち、ＫＧＤかどうか不明な複数の半導体チップを一の半導体パッケージに搭載し、係る半導体パッケージに対して選別、ＢＴを行うと、その不良品率は複数の半導体チップの不良品率が掛け合わされるために大きくなり、結果としてＭＣＰの歩留まりを低下させることになっていた。
【０００６】
ここで、例えば以下に示す文献に示された半導体装置およびそのテスト方法が提案されている。この特許文献１に開示された半導体装置およびそのテスト方法では図８に示すように、半導体チップが搭載されるＴＣＰ１０１０上に、半導体チップの電極が接続されるＴＣＰ１０１０上の接続パッドを延設してテストパッド１０１４が形成されている。
【０００７】
【特許文献１】
特開平１１−４０６１７号
【０００８】
【発明が解決しようとする課題】
しかしながら、この特許文献１に開示された半導体装置およびそのテスト方法では、脆性の半導体チップを扱う点において、高精度のハンドラー等を用いることに変わりはなく、半導体チップが接続される接続パッドと延設されたテストパッドとの断線等が生じていた場合、半導体チップの選別試験が精度よく行われないおそれがある。
また、延設されたテストパッド１０１４を個々に製造する工程を新たに設ける必要が生じる。
【０００９】
また、図９に示すように、従来、半田ボールを用いたＣＳＰでは、基板の膨張等により発生する応力が半田ボールに負担することを防ぐため、半田ボールを取り囲むように樹脂で固定するアンダーフィルによる技術が採用されていた。
しかしながらこのアンダーフィルに使用される樹脂は、半導体パッケージと基板との非常に狭い間隔を半田ボールを包むように充填する必要があるため、フィラーが小さく、高い流動性が要求され、結果として高価な樹脂が使用されていた。
【００１０】
本発明は、以上の従来技術における問題に鑑みてなされたものであり、ＫＧＤの取得を容易に行うことができると共に、周囲の環境に影響されることなく品質を保持することができる半導体チップ半導体装置及びその製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
前記課題を解決する本願発明の半導体装置は、半導体チップと、前記半導体チップを覆う封止樹脂と、前記封止樹脂表面に形成された電極とから構成された半導体装置であって、前記半導体チップの電極と前記樹脂表面に形成された電極とを電気的に接続すると共に、前記樹脂表面に形成された電極が実装対象に接続される実装領域電極と試験用機器に接続する試験用領域電極とを有することを特徴とする。
【００１２】
係る構成とすることにより、半導体チップのチップ割れ等を懸念することなく、安価な試験ソケット等を用いてＫＧＤの選別工程を効率よく安価に行うことができる。
さらに、半導体チップを樹脂封止パッケージとするため、保管や保存の取扱が容易となる。
ここで、前記実装対象とは、半導体チップを内蔵した一の樹脂封止パッケージを実装する場合には、実装基板やＴＣＰを指すものである。
また、半導体チップを内蔵した二以上の樹脂封止パッケージ、すなわちＭＣＰの場合には、他の樹脂封止パッケージに載置している樹脂封止パッケージにおける実装対象は、前記他の樹脂封止パッケージの表面に形成された電極であり、他の樹脂封止パッケージを載置している樹脂封止パッケージにおける実装対象は、実装基板やＴＣＰを指す。
さらに、前期試験用機器とは試験用ソケット、コンタクトピン、プローバ等である。
【００１３】
また、前記課題を解決するために提供する本願発明の半導体装置は、第１の半導体チップと、前記半導体チップを覆う第１の封止樹脂と、前記封止樹脂表面に形成された電極とを有する樹脂封止半導体チップと実装基板から構成された半導体装置であって、前記第１の半導体チップの電極と前記第１の樹脂表面に形成された電極とは電気的に接続され、前記樹脂表面に形成された電極が実装対象に接続される実装領域電極と試験用機器に接続する試験用領域電極とを有し、前記樹脂封止半導体チップの実装領域電極と前記実装基板上の電極とが電気的に接続され、前記樹脂封止半導体チップが第２の樹脂で封止されていることを特徴とする。
【００１４】
係る構成とすることにより、実装領域電極と試験用領域電極とを備え、樹脂封止パッケージ（第一の樹脂封止パッケージ）を従来の半導体チップの替わりに内蔵したＫＧＤを提供することができ、安価かつ効率よく半導体チップを選別し、精度よくＫＧＤを取得することができる。
【００１５】
前記課題を解決する本願発明の半導体装置は、第１の半導体チップと、前記第１の半導体チップを覆う第１の封止樹脂と、前記第１の封止樹脂表面に形成された電極とを有する第１の樹脂封止半導体チップと、前記第１の樹脂封止半導体チップを積層した第２の半導体チップを実装基板に搭載した半導体装置であって、前記第１の半導体チップの電極と前記第１の樹脂表面に形成された電極とが電気的に接続され、前記樹脂表面に形成された電極が実装対象に接続される実装領域電極と試験用機器に接続する試験用領域電極とを有し、前記実装基板の電極と前記第２の半導体チップの電極とが電気的に接続され、前記第２の半導体チップの電極と前記第１の樹脂封止半導体チップの実装領域とを電気的に接続し、前記第１の樹脂封止半導体チップ及び第２の半導体チップを第２の樹脂で封止したことを特徴とする。
【００１６】
係る構成とすることにより、第一の樹脂封止パッケージの表面に形成される電極が確実に、かつ効率よく設けられる。
【００１７】
前記課題を解決するために提供する本願発明に係る半導体装置の製造方法は、前記樹脂封止半導体チップの実装領域電極と試験用領域電極が形成された電極のうち、前記試験用領域電極に試験用機器を接続して前記半導体チップの電気的特性試験を実施し、その後、前記樹脂封止半導体チップの実装領域電極と前記実装基板の電極とを電気的に接続後、第２の樹脂で樹脂封止することを特徴とする。
【００１８】
係る方法を採用することにより、半導体チップのチップ割れ等に懸念することなく、安価な試験ソケット等を用いてＫＧＤの選別工程を行うことができる。
【００１９】
前記課題を解決する本願発明の半導体装置の製造方法は、前記第１の樹脂封止半導体チップの樹脂表面に形成された電極のうち、前記試験用領域電極に試験用機器を接続して前記半導体チップの電気的特性試験を実施し、その後、前記実装基板に前記第２の半導体チップを搭載し、次いで、前記第２半導体チップ上に前記第１の封止樹脂半導体チップを搭載し、前記第２の半導体チップの電極と前記第１の樹脂封止半導体チップの実装領域電極とを接続後、第１の樹脂封止半導体チップと第２の半導体チップを第２の樹脂で樹脂封止することを特徴とする。
【００２０】
係る方法を採用することにより、実装基板の膨張によって発生する応力を実装基板から半導体チップの上面まで緩和させることができる。
【００２１】
【作用】
本発明の半導体装置及び半導体装置の製造方法によれば、半導体チップを樹脂封止パッケージし、係る樹脂封止パッケージの表面に設けられた電極を試験用領域と実装用領域とに分けて、実装領域電極と試験用領域電極のうち、前記試験用領域電極に試験用機器を接続して前記半導体チップの電気的特性試験を実施し、その後、前記樹脂封止半導体チップの実装領域電極と前記実装基板の電極とを電気的に接続後、第２の樹脂で樹脂封止することにより、実装時に選別試験で傷がついた試験用領域電極を使用することがなくなる。
また、半導体チップを樹脂封止パッケージとし、それを個片として試験で扱うため、従来の樹脂封止パッケージと同様にＢＴを行うことができる。
その結果、ボンディングワイヤを接続する表面電極に傷をつけることなく、かつ半導体チップのチップ割れを生じさせることがないように慎重に行われていた選別工程を効率よく安価に行うことができる。
さらに、半導体チップを樹脂封止パッケージとするため、周囲の環境の影響、例えば水分や汚れ等も受けにくいため、保管や保存の取扱が容易となる。
従って、本発明に係る半導体装置をＭＣＰに用いた場合においても、内蔵される樹脂封止パッケージ（第一の樹脂封止パッケージ）のそれぞれがＢＴを完了したＫＧＤと見なすことができるため、従来よりもＭＣＰの信頼性が向上し、結果として歩留まりを向上させることができる。
【００２２】
また、本発明の半導体装置によれば、第一の樹脂封止パッケージを形成する際に、配線電極が形成されたテープ基板上に半導体チップをマウント材（接着剤）を介して設置し、半導体チップの電極と前記配線電極とを結線し、封止樹脂によって樹脂封止することによって、第一の樹脂封止パッケージの表面に形成される電極が確実に、かつ効率よく設けられる。
【００２３】
本願発明の半導体装置は、ワイヤボンディングを採用することにより、実装基板の膨張によって発生する応力を実装基板から半導体チップの上面まで緩和させることができる。
すなわち、接合部上面に半導体チップ等の膨張係数が実装基板との膨張が大きく離れた部材が存在しないので、ボンディングワイヤの接合部分にかかる応力も小さくなり、実装信頼性が向上する。
【００２４】
また、封止樹脂にはアンダーフィルを設ける場合のように高価な樹脂を用いる必要がないため、製造コストを低減させることができる。
さらに、接続される樹脂封止パッケージ同士や実装基板との電極の位置を規格化する工程を削減することができる。
前記第一の樹脂封止パッケージの表面の電極と実装基板上の電極とがワイヤボンディング接続された構成とすることにより、実装基板の膨張によって発生する応力を実装基板から半導体チップの上面まで緩和させることができる。
【００２５】
【発明の実施の形態】
以下に、本発明に係る半導体装置及びその製造方法の一実施の形態における構成について図面を参照して説明する。
ここで、本発明に係る半導体装置及びその製造方法の実施の形態の説明においては、実装基板に実装される半導体装置を第一の樹脂封止パッケージとし、実装基板に実装されてなる半導体装置を第二の樹脂封止パッケージとして説明する。図１（ａ）は、本発明に係る半導体装置の一実施の形態における構成を示す平面図であり、図１（ａ）におけるＡ−Ａ断面図が図１（ｂ）である。
図１（ａ）に示すように、本発明に係る半導体装置、特に第一の樹脂封止パッケージ１１は、半導体チップを内蔵するように樹脂封止した封止樹脂７からなり、表面には実装用領域１０１と試験用領域１０２とからなる電極４が複数形成されている。
係る電極４は、第一の樹脂封止パッケージ１１の周縁部に沿って設置されている。
また、第一の樹脂封止パッケージ１１が実装基板に実装される際の接続距離を短くするために、各電極４の外側に実装用領域１０１が形成され、各電極４の内側に試験用領域１０２が形成されている。
【００２６】
次に、図１（ｂ）に示すように、第一の樹脂封止パッケージ１１は、半導体チップ３が第一の封止樹脂によって樹脂封止されており、第一の樹脂封止パッケージ１１の表面に形成された電極４と半導体チップ３の電極（図示せず）とが第一のボンディングワイヤによって電気的に接続されている。
すなわち、半導体チップ３の電極も、前記第一の樹脂封止パッケージ１１と電極４との位置関係同様、半導体チップ３の周縁部に設置されている。
【００２７】
このようにして、本発明に係る半導体装置は実装基板に実装される以前にパッケージ化されているので、従来のようなチップ割れ等の問題が生じることなく、安価な検査ソケットを使用して検査することができる。
また、本発明に係る半導体装置が予めパッケージ化されていることにより、周囲の環境の影響、例えば水分や汚れ等による汚染を受けにくいため、保管や保存等も含めた取扱が容易となる。
さらに、本発明に係る半導体装置は、電極４が実装用領域１０１と試験用領域１０２とからなるため、試験用プローブの先端は試験用領域１０２に接触し、実装基板（図示せず）との接続は実装用領域１０１でそれぞれ独立して行うことができる。
これは、従来のように、製品化された半導体装置の電極が検査工程でプローブの先端によって傷つけられ、ボンディング工程における剥離等の発生を未然に防ぐことができるものである。
従って、パッケージ化された本発明に係る半導体装置により、ＢＴ等のスクリーニングを従来よりも高信頼性の下で行うことができると共に、ボンディング部位の剥離等を未然に防ぐことができるため、効率よくＫＧＤを得ることができる。
【００２８】
次に、本発明に係る半導体装置の一実施の形態における製造方法について図面を参照して以下に説明する。
図２（ａ）は、本発明に係る半導体装置の一実施の形態における製造方法を示す平面図であり、図２（ａ）におけるＢ−Ｂ断面図が図２（ｂ）である。る。
図２（ａ）に示すように、本発明に係る半導体装置を実装する実装基板２上には、実装基板上の端子２１が複数設置されている。
電極４の試験用領域１０２に試験用プローブ又は試験ソケット等を接続し、ＢＴを終えてＫＧＤであると認められた第一の樹脂封止パッケージ１１の電極４の実装用領域１０１と、実装基板上の端子２１とをそれぞれ第二のボンディングワイヤ６により電気的に接続する。
その後、実装基板２上に第一の樹脂封止パッケージ１１及び実装基板上の端子２１を覆うように第二の封止樹脂８を形成することによって、実装基板２上にＫＧＤが実装されたこととなる。
これは、本発明に係る半導体装置が、実装基板２上にベアチップとして実装されるＢＴ可能な半導体装置であると共に、電極の剥離等の防止を実現することによってＫＧＤとして取り扱うことができるからである。
【００２９】
また、このように実装基板に実装された本発明に係る半導体装置の具体的な構成について、図２（ｂ）を参照して以下に説明する。
図２（ｂ）に示すように、実装基板２上には電極２１が設けられており、係る実装基板上の電極２１と、マウント材を介して実装基板２上に設置された第一の樹脂封止パッケージ１１の電極４とが第二のボンディングワイヤ６によって電気的に接続されている。
ここで、前記第一の樹脂封止パッケージ１１は半導体チップ３を第一の封止樹脂７で樹脂封止してなるものであり、前記半導体チップ３の電極（図示せず）と前記電極４とが第一のボンディングワイヤ５によって電気的に接続されている。このように、実装基板２上に設置された第一の樹脂封止パッケージ１１は、第二のボンディングワイヤ６と共に第二の封止樹脂８によって封止され、第二の樹脂封止パッケージ１２に内蔵されるように実装基板２上に実装される。
【００３０】
（他の実施の形態）
また、本発明に係る半導体装置の他の実施の形態として、図３を参照して以下に説明する。
図３（ａ）は本発明に係る半導体装置の他の実施の形態における構造を示す平面図であり、この図３（ａ）におけるＣ−Ｃ断面図が図３（ｂ）である。
図３（ａ）に示すように、本発明の他の実施の形態における半導体装置、特に第一の樹脂封止パッケージ１１は、前述した本発明の一実施の形態と同様に、半導体チップ（図示せず）を内蔵するように樹脂封止した封止樹脂７からなり、表面には実装用領域１０１と試験用領域１０２とからなる電極４が複数形成されている。
係る電極４は、二の電極４が相互に対向する櫛形状をなして、第一の樹脂封止パッケージ１１の表面に形成されている。
また、第一の樹脂封止パッケージ１１が実装基板（図示せず）に実装される際の接続距離を短くするために、各電極４の外側に実装用領域１０１が形成され、各電極４の内側に試験用領域１０２が形成されている。
【００３１】
次に、図３（ｂ）に示すように、第一の樹脂封止パッケージ１１は、半導体チップ３が第一の封止樹脂によって樹脂封止されており、第一の樹脂封止パッケージ１１の表面に形成された電極４と半導体チップ３の電極（図示せず）とがフリップチップ接続されている。
すなわち、図３（ｂ）に示した本発明に係る半導体装置は、半導体チップ３の電極が半導体チップ３の表面のほぼ中央近傍に並列されたセンターパッドレイアウトの場合である。
この半導体チップ３の電極と第一の樹脂封止パッケージ１１の電極４とのフリップチップ接続は、前述した本発明に係る半導体装置の一実施の形態に採用した半導体チップのパッドレイアウトに採用してもよい。
【００３２】
次に、本発明に係る半導体装置の他の実施の形態における製造方法について図面を参照して以下に説明する。
図４（ａ）は、本発明に係る半導体装置の他の実施の形態における製造方法を示す平面図であり、図４（ａ）におけるＤ−Ｄ断面図が図４（ｂ）である。
図４（ａ）に示すように、本発明に係る半導体装置を実装する実装基板２上には、実装基板上の端子２１が複数設置されている。
電極４の試験用領域１０２に試験用プローブ又は試験ソケット等を接続し、ＢＴを終えてＫＧＤであると認められた第一の樹脂封止パッケージ１１の電極４の実装用領域１０１と、実装基板上の端子２１とをそれぞれ第二のボンディングワイヤ６により電気的に接続する。
その後、実装基板２上に第一の樹脂封止パッケージ１１及び実装基板上の端子２１を覆うように第二の封止樹脂８を形成することによって、実装基板２上にＫＧＤが実装されたこととなる。
【００３３】
また、このように実装基板に実装された本発明に係る半導体装置の具体的な構成について、図４（ｂ）を参照して以下に説明する。
図４（ｂ）に示すように、実装基板２上には電極２１が設けられており、係る実装基板上の電極２１と、マウント材を介して実装基板２上に設置された第一の樹脂封止パッケージ１１の電極４とが第二のボンディングワイヤ６によって電気的に接続されている。
ここで、前記第一の樹脂封止パッケージ１１は半導体チップ３を第一の封止樹脂７で樹脂封止してなるものであり、前記半導体チップ３の電極（図示せず）と前記電極４とが第一のボンディングワイヤ５によって電気的に接続されている。このように、実装基板２上に設置された第一の樹脂封止パッケージ１１は、第二のボンディングワイヤ６と共に第二の封止樹脂８によって封止され、第二の樹脂封止パッケージ１２に内蔵されるように実装基板２上に実装される。
【００３４】
また、本願発明に係る半導体装置をＭＣＰに適用した場合の実施の形態を図５を参照して以下に説明する。
図５は、本発明に係る半導体装置をＭＣＰに適用した場合の実施の形態を示す断面図である。
図５に示すように、第二の半導体パッケージ１２は、実装基板２に実装される際に、実装基板２上の電極と接続されるリードフレームに第一の半導体パッケージ１１及び第一の半導体パッケージ１１’が搭載されると共に、第二の封止樹脂８によって樹脂封止される。
このとき、第一の樹脂封止パッケージ１１及び第一の樹脂封止パッケージは、それぞれ半導体チップ３及び半導体チップ３’を内蔵しており、その構成については、前述したとおりである。
但し、本発明に係る半導体装置をＭＣＰに適用するにあたっては、第一の樹脂封止パッケージ１１の電極４は、第一の樹脂封止パッケージ１１を載置している第一の樹脂封止パッケージ１１’の電極４’に第二のボンディングワイヤ６によって接続されている。
また、第一の樹脂封止パッケージ１１’の電極４’とリードフレームとが第二のボンディングワイヤ６’によって接続されている。
このように、本発明に係る半導体装置をＭＣＰに採用することによって、実装基板に実装される樹脂封止パッケージ（第二の樹脂封止パッケージ）に内蔵される樹脂封止パッケージ（第一の樹脂封止パッケージ）にＢＴ等のスクリーニングを行うことが可能である。
従って、前記内蔵される樹脂封止パッケージ（第一の樹脂封止パッケージ）をそれぞれＫＧＤのように扱うことができ、従来のＣＯＢよりも信頼性を向上させることができる。
【００３５】
加えて、本発明に係る半導体装置においては、第一の樹脂封止パッケージの表面に形成された電極をＴＣＰに形成された配線電極としてもよい。
具体的には、図６に示すように、試験用領域と実装用領域からなる電極（配線電極）が形成されたＴＣＰにマウント材（接着剤）を介して半導体チップを設置し、前記電極と半導体チップの電極とを結線し、前記電極が表面に露出するように封止樹脂で樹脂封止する。
このように第一の樹脂封止パッケージを形成することによって、従来のように、選別試験に脆性の半導体チップを用いるよりも容易かつ確実に選別試験を行うことができ、ＴＣＰを用いているので、第一の樹脂封止パッケージの成型にかかる労力を軽減する。
従って、第一の樹脂封止パッケージの表面に形成された電極をＴＣＰに形成された配線電極とすることにより、第一の樹脂封止パッケージを製造する際の歩留まりを向上させることができる。
本発明は、半導体チップを内蔵し、試験用領域と実装用領域からなる電極を備えた第一の樹脂封止パッケージ及び第二の樹脂封止パッケージにより、実装される対象に関わらず、ＫＧＤと見なすことができる半導体装置及びその製造方法を提供するものである。
【００３６】
【発明の効果】
以上説明したように、本発明に係る半導体装置及びその製造方法によれば、半導体チップのチップ割れ等に懸念することなく、安価な試験ソケット等を用いてＫＧＤの選別工程を行うことができる。
具体的には、半導体チップを樹脂封止パッケージし、係る樹脂封止パッケージの表面に設けられた電極を試験用領域と実装用領域とに分けることにより、実装時に選別試験で傷がついた電極を使用することがなくなる。
また、半導体チップを樹脂封止パッケージし、それを個片として試験で扱うため、従来の樹脂封止パッケージと同様にＢＴを行うことができる。
すなわち、ボンディングワイヤを接続する電極に傷をつけることなく、かつ半導体チップのチップ割れを生じさせることがないように慎重に行われていた選別工程を容易かつ安価に行うことができる。
さらに、半導体チップを樹脂封止パッケージするため、周囲の環境の影響、例えば水分や汚れ等も受けにくいため、保管や保存の取扱が容易となる。
従って、本発明に係る半導体装置をＭＣＰに用いた場合においても、内蔵される樹脂封止パッケージ（第一の樹脂封止パッケージ）のそれぞれがＢＴを完了したＫＧＤと見なすことができるため、従来よりもＭＣＰの信頼性が向上し、結果として歩留まりを向上させることができる。
【００３７】
【図面の簡単な説明】
【図１】本発明に係る半導体装置の一実施の形態における構成を示す平面図及び断面図である。
【図２】本発明に係る半導体装置の製造方法の一実施の形態における構成を示す平面図及び断面図である。
【図３】本発明に係る半導体装置の他の実施の形態における構成を示す平面図及び断面図である。
【図４】本発明に係る半導体装置の製造方法の他の実施の形態における構成を示す平面図及び断面図である。
【図５】本発明に係る半導体装置の製造方法の他の実施の形態としてＭＣＰに適用した場合における構成を示す断面図である。
【図６】本発明に係る半導体装置の製造方法の他の実施の形態として第一の樹脂封止パッケージにＴＣＰを適用した場合における構成を示す断面図である。
【図７】従来における半導体装置及びその製造方法の構成を示す図である。
【図８】従来における半導体装置の製造方法の構成を示す平面図である。
【図９】従来における半導体装置の製造方法、特に半田ボールを用いたＣＳＰの構成を示す断面図である。
【符号の説明】
１．半導体装置
２．実装基板
３．半導体チップ
４．電極
５．第一のボンディングワイヤ
６．第二のボンディングワイヤ
７．第一の封止樹脂
８．第二の封止樹脂
１１．第一の樹脂封止パッケージ
１２．第二の樹脂封止パッケージ
２１．実装基板上の電極
１０１．実装用領域
１０２．試験用領域[0001]
[Field of the Invention]
The present invention relates to a semiconductor device, particularly to a bare chip and a method for manufacturing the same.
[0002]
[Prior art]
Conventionally, non-defective semiconductor chips, particularly non-defective bare chips, are referred to as KGD (Known Good Die), and it has been demanded in recent years how to efficiently obtain this KGD.
The method of acquiring the KGD will be described below with reference to FIG.
FIG. 7 is a diagram showing a conventional KGD selection method.
As shown in FIG. 7A, first, a predetermined probe test is performed on each semiconductor chip in a state of a semiconductor wafer.
Thereafter, the semiconductor wafer is diced (cut) to separate the semiconductor chips 3 into individual pieces as shown in FIG.
Electrodes are provided on the surface of these semiconductor chips 3, and a configuration in which the electrodes are arranged in a line substantially at the center line of the semiconductor chip 3 or a configuration in which the electrodes are arranged on the peripheral edge of the semiconductor chip 3 is often adopted. Was.
Thereafter, the semiconductor chips 3 are selected based on the results of the probe inspection, and only good semiconductor chips are subjected to a screening inspection such as a burn-in inspection (hereinafter referred to as BT).
At this time, only good semiconductor chips are accommodated in a chip tray or carrier socket for BT, and BT in a chip state (hereinafter, referred to as chip BT) is performed by using a KGD-dedicated jig and a dedicated device. After that, the semiconductor chips are taken out from the BT chip tray or the carrier socket), and the non-defective semiconductor chips are transferred to the shipping tray for packing and shipping.
[0003]
FIG. 7C is a cross-sectional view illustrating a case where the shipped semiconductor chip is mounted on a mounting board.
As shown in FIG. 7C, in the conventional bare chip, the semiconductor chip 3 is directly mounted on the mounting substrate 2 and the electrodes on the semiconductor chip 3 and the electrodes on the mounting substrate are connected and then sealed. It was mounted by resin sealing with resin.
[0004]
However, when a semiconductor chip that is not packaged, that is, a bare chip is conventionally screened, the semiconductor chip piece or the semiconductor wafer is formed to be very thin, so that it is easily broken and used for a screening test. Operation of the socket, probe, and tester required very delicate operation.
Therefore, in using an inspection apparatus capable of performing such a delicate operation, the specifications of the inspection apparatus are complicated, and the cost of the inspection apparatus is unavoidably increased.
In the screening test, the probe is brought into contact with the electrode of the semiconductor chip. After the screening test and the BT, the electrode functions as a bonding pad for mounting a bare chip on a substrate. Scratching of the electrode surface by the tip had to be avoided.
If the surface of the electrode is scratched, it may be peeled off by bonding, and even if the semiconductor chip itself is KGD, it is regarded as a defective semiconductor package and lowers the yield. Was supposed to.
Furthermore, the semiconductor chip pieces and the semiconductor wafers are susceptible to the environment in which moisture, dirt, and the like are present as they are, and as a result, the KGD has not easily reached the market.
[0005]
Further, in one semiconductor package containing one semiconductor chip, even if a non-KGD unscreened semiconductor chip is assembled and sorted and BT is performed in a package state, the defective product rate is not a serious problem.
However, in a MCP (Multi Chip Package), which is a semiconductor package mounted with a plurality of semiconductor chips, which has been widely marketed in recent years, not all semiconductor chips constituting the MCP are KGD.
In other words, when a plurality of semiconductor chips of unknown KGD are mounted on one semiconductor package, and sorting and BT are performed on the semiconductor packages, the defective product rate is multiplied by the defective product rate of the plurality of semiconductor chips. As a result, the yield of the MCP is reduced.
[0006]
Here, for example, a semiconductor device and a test method thereof shown in the following documents have been proposed. In the semiconductor device and test method disclosed in Patent Document 1, as shown in FIG. 8, connection pads on the TCP 1010 to which electrodes of the semiconductor chip are connected are extended on the TCP 1010 on which the semiconductor chip is mounted. A test pad 1014 is formed.
[0007]
[Patent Document 1]
JP-A-11-40617
[0008]
[Problems to be solved by the invention]
However, in the semiconductor device and the test method disclosed in Patent Document 1, in handling a brittle semiconductor chip, a high-precision handler or the like is used, and the connection pad to which the semiconductor chip is connected is extended. When disconnection from the provided test pad or the like has occurred, the sorting test of the semiconductor chip may not be performed with high accuracy.
Further, it is necessary to newly provide a step of individually manufacturing the extended test pads 1014.
[0009]
Further, as shown in FIG. 9, in a conventional CSP using solder balls, in order to prevent stress generated due to expansion of a substrate or the like from being applied to the solder balls, an underfill that is fixed with resin so as to surround the solder balls is used. Technology was adopted.
However, the resin used for this underfill needs to be filled so as to wrap the solder balls in a very narrow space between the semiconductor package and the board, so that the filler is small, high fluidity is required, and as a result expensive resin is used. Was used.
[0010]
SUMMARY OF THE INVENTION The present invention has been made in view of the above-described problems in the related art, and is a semiconductor chip semiconductor that can easily obtain a KGD and maintain quality without being affected by a surrounding environment. It is an object to provide an apparatus and a method for manufacturing the same.
[0011]
[Means for Solving the Problems]
The semiconductor device of the present invention for solving the above-mentioned problems is a semiconductor device comprising a semiconductor chip, a sealing resin covering the semiconductor chip, and an electrode formed on a surface of the sealing resin, wherein the semiconductor chip The electrodes formed on the resin surface are electrically connected to the electrodes formed on the resin surface, and the electrodes formed on the resin surface are mounted on a mounting area electrode connected to a mounting object and a test area electrode connected to a test device. It is characterized by having.
[0012]
With this configuration, the KGD sorting process can be efficiently and inexpensively performed using an inexpensive test socket or the like without concern for chip breakage of the semiconductor chip.
Further, since the semiconductor chip is a resin-sealed package, storage and preservation are facilitated.
Here, the mounting target indicates a mounting substrate or a TCP when one resin-sealed package containing a semiconductor chip is mounted.
In the case of two or more resin-sealed packages incorporating a semiconductor chip, that is, in the case of an MCP, the mounting object of the resin-sealed package mounted on another resin-sealed package is the other resin-sealed package. The electrodes to be mounted on the surface of the resin-sealed package on which the other resin-sealed packages are mounted indicate mounting substrates and TCPs.
Further, the test equipment for the first term includes a test socket, a contact pin, a prober, and the like.
[0013]
In addition, a semiconductor device of the present invention provided to solve the above-described problem includes a first semiconductor chip, a first sealing resin covering the semiconductor chip, and an electrode formed on the surface of the sealing resin. A semiconductor device comprising a resin-encapsulated semiconductor chip and a mounting substrate, wherein an electrode of the first semiconductor chip and an electrode formed on the first resin surface are electrically connected to each other, The device formed has a mounting area electrode connected to a mounting object and a test area electrode connected to a test device, and the mounting area electrode of the resin-encapsulated semiconductor chip and the electrode on the mounting board are It is electrically connected, and the resin-sealed semiconductor chip is sealed with a second resin.
[0014]
With this configuration, it is possible to provide a KGD that includes a mounting area electrode and a test area electrode, and incorporates a resin-sealed package (first resin-sealed package) instead of a conventional semiconductor chip. It is possible to select a semiconductor chip inexpensively and efficiently, and to obtain a KGD with high accuracy.
[0015]
A semiconductor device according to the present invention that solves the above-mentioned problems includes a first semiconductor chip, a first sealing resin covering the first semiconductor chip, and an electrode formed on the first sealing resin surface. A semiconductor device having a first resin-encapsulated semiconductor chip and a second semiconductor chip formed by laminating the first resin-encapsulated semiconductor chip mounted on a mounting substrate, wherein an electrode of the first semiconductor chip and An electrode formed on the first resin surface is electrically connected, and has a mounting area electrode in which the electrode formed on the resin surface is connected to a mounting object and a test area electrode connected to a test device. Then, the electrodes of the mounting substrate and the electrodes of the second semiconductor chip are electrically connected, and the electrodes of the second semiconductor chip and the mounting region of the first resin-encapsulated semiconductor chip are electrically connected. Connecting the first resin-sealed semiconductor chip Characterized in that the flop and the second semiconductor chip sealed with a second resin.
[0016]
With such a configuration, the electrodes formed on the surface of the first resin-sealed package are reliably and efficiently provided.
[0017]
A method for manufacturing a semiconductor device according to the present invention provided to solve the above-described problem is characterized in that a test area electrode is formed on the mounting area electrode and the test area electrode of the resin-encapsulated semiconductor chip. After conducting an electrical characteristic test of the semiconductor chip by connecting a device for electrical connection, and then electrically connecting the mounting area electrode of the resin-encapsulated semiconductor chip and the electrode of the mounting substrate, the second resin It is characterized by sealing.
[0018]
By employing such a method, the KGD sorting step can be performed using an inexpensive test socket or the like without concern for chip breakage of the semiconductor chip.
[0019]
The method of manufacturing a semiconductor device according to the present invention for solving the above-mentioned problems includes connecting a test device to the test region electrode among the electrodes formed on the resin surface of the first resin-encapsulated semiconductor chip. Conducting an electrical characteristic test of the chip, thereafter mounting the second semiconductor chip on the mounting substrate, and then mounting the first sealing resin semiconductor chip on the second semiconductor chip; After connecting the electrodes of the second semiconductor chip and the mounting area electrodes of the first resin-sealed semiconductor chip, the first resin-sealed semiconductor chip and the second semiconductor chip are resin-sealed with the second resin. It is characterized by.
[0020]
By employing such a method, the stress generated by the expansion of the mounting substrate can be reduced from the mounting substrate to the upper surface of the semiconductor chip.
[0021]
[Action]
According to the semiconductor device and the method of manufacturing a semiconductor device of the present invention, a semiconductor chip is packaged with a resin, and electrodes provided on the surface of the resin package are divided into a test area and a mounting area, and the semiconductor chip is mounted. Of the area electrode and the area electrode for test, a test device is connected to the area electrode for test, and an electrical characteristic test of the semiconductor chip is performed. After the electrodes of the substrate are electrically connected to each other and then sealed with the second resin, the use of the test area electrodes damaged in the selection test during mounting is eliminated.
Further, since the semiconductor chip is formed into a resin-sealed package and is treated as an individual piece in the test, BT can be performed in the same manner as in the conventional resin-sealed package.
As a result, it is possible to efficiently and inexpensively carry out the sorting step that has been carefully performed without damaging the surface electrodes connecting the bonding wires and preventing the semiconductor chips from cracking.
Further, since the semiconductor chip is made of a resin-encapsulated package, it is less susceptible to the influence of the surrounding environment, for example, moisture and dirt, so that storage and preservation are facilitated.
Therefore, even when the semiconductor device according to the present invention is used for an MCP, each of the built-in resin-sealed packages (first resin-sealed package) can be regarded as a KGD that has completed BT. Also, the reliability of the MCP is improved, and as a result, the yield can be improved.
[0022]
Further, according to the semiconductor device of the present invention, when forming the first resin-sealed package, the semiconductor chip is placed on the tape substrate on which the wiring electrodes are formed via a mounting material (adhesive), The electrodes formed on the surface of the first resin-sealed package are securely and efficiently provided by connecting the electrodes of the chip and the wiring electrodes and sealing the resin with a sealing resin.
[0023]
In the semiconductor device of the present invention, by employing wire bonding, the stress generated by the expansion of the mounting substrate can be reduced from the mounting substrate to the upper surface of the semiconductor chip.
That is, since there is no member such as a semiconductor chip whose expansion coefficient is significantly different from that of the mounting substrate on the upper surface of the bonding portion, the stress applied to the bonding portion of the bonding wire is reduced, and the mounting reliability is improved.
[0024]
In addition, since it is not necessary to use an expensive resin for the sealing resin as in the case of providing an underfill, the manufacturing cost can be reduced.
Further, it is possible to reduce the number of steps for standardizing the positions of the electrodes to be connected to the resin-sealed packages or the mounting substrate.
With the configuration in which the electrodes on the surface of the first resin-sealed package and the electrodes on the mounting substrate are connected by wire bonding, the stress generated by the expansion of the mounting substrate is reduced from the mounting substrate to the upper surface of the semiconductor chip. be able to.
[0025]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, a configuration of a semiconductor device and a method of manufacturing the same according to an embodiment of the present invention will be described with reference to the drawings.
Here, in the description of the embodiment of the semiconductor device and the method of manufacturing the same according to the present invention, the semiconductor device mounted on the mounting substrate is a first resin-sealed package, and the semiconductor device mounted on the mounting substrate is Description will be given as a second resin-sealed package. FIG. 1A is a plan view showing a configuration of an embodiment of a semiconductor device according to the present invention, and FIG. 1B is a cross-sectional view taken along a line AA in FIG.
As shown in FIG. 1A, a semiconductor device according to the present invention, in particular, a first resin-sealed package 11 is made of a sealing resin 7 sealed with a resin so as to incorporate a semiconductor chip. A plurality of electrodes 4 each including a test area 101 and a test area 102 are formed.
Such an electrode 4 is provided along the periphery of the first resin-sealed package 11.
In order to shorten the connection distance when the first resin-sealed package 11 is mounted on the mounting board, a mounting area 101 is formed outside each electrode 4, and a test area is formed inside each electrode 4. 102 are formed.
[0026]
Next, as shown in FIG. 1B, in the first resin-sealed package 11, the semiconductor chip 3 is resin-sealed with a first sealing resin. The electrode 4 formed on the surface and the electrode (not shown) of the semiconductor chip 3 are electrically connected by a first bonding wire.
That is, the electrodes of the semiconductor chip 3 are also provided on the peripheral edge of the semiconductor chip 3 as in the positional relationship between the first resin-sealed package 11 and the electrodes 4.
[0027]
In this manner, the semiconductor device according to the present invention is packaged before being mounted on the mounting board, and thus can be inspected using an inexpensive inspection socket without causing the problem of chip breakage and the like as in the prior art. can do.
In addition, since the semiconductor device according to the present invention is packaged in advance, it is less susceptible to the influence of the surrounding environment, for example, contamination due to moisture, dirt, and the like, so that handling including storage and preservation becomes easy.
Further, in the semiconductor device according to the present invention, since the electrode 4 includes the mounting area 101 and the test area 102, the tip of the test probe comes into contact with the test area 102 and contacts the mounting board (not shown). The connection can be made independently in the mounting area 101.
This is to prevent the electrodes of the manufactured semiconductor device from being damaged by the tip of the probe in the inspection process as in the related art, and to prevent the occurrence of peeling or the like in the bonding process.
Therefore, with the packaged semiconductor device according to the present invention, screening of BT or the like can be performed with higher reliability than before, and peeling of the bonding portion can be prevented beforehand, so that the efficiency can be improved. KGD can be obtained.
[0028]
Next, a method for manufacturing a semiconductor device according to an embodiment of the present invention will be described below with reference to the drawings.
FIG. 2A is a plan view showing a method for manufacturing a semiconductor device according to an embodiment of the present invention, and FIG. 2B is a cross-sectional view taken along a line BB in FIG. You.
As shown in FIG. 2A, a plurality of terminals 21 on the mounting board are provided on the mounting board 2 on which the semiconductor device according to the present invention is mounted.
A test probe or a test socket is connected to the test area 102 of the electrode 4, the BT is completed, and the mounting area 101 of the electrode 4 of the first resin-encapsulated package 11, which is recognized as KGD, and a mounting board The upper terminals 21 are electrically connected by the second bonding wires 6 respectively.
After that, the KGD is mounted on the mounting substrate 2 by forming the second sealing resin 8 on the mounting substrate 2 so as to cover the first resin sealing package 11 and the terminals 21 on the mounting substrate. It becomes.
This is because the semiconductor device according to the present invention is a BT-capable semiconductor device mounted as a bare chip on the mounting substrate 2 and can be handled as a KGD by realizing prevention of peeling of electrodes and the like. .
[0029]
Further, a specific configuration of the semiconductor device according to the present invention mounted on the mounting board as described above will be described below with reference to FIG.
As shown in FIG. 2B, an electrode 21 is provided on the mounting substrate 2, and the electrode 21 on the mounting substrate and a first resin mounted on the mounting substrate 2 via a mounting material are provided. The electrodes 4 of the sealing package 11 are electrically connected by the second bonding wires 6.
Here, the first resin-sealed package 11 is formed by resin-sealing the semiconductor chip 3 with a first sealing resin 7, and an electrode (not shown) of the semiconductor chip 3 and the electrode 4 are formed. Are electrically connected by a first bonding wire 5. As described above, the first resin-sealed package 11 installed on the mounting board 2 is sealed together with the second bonding wire 6 by the second sealing resin 8, and the second resin-sealed package 12 It is mounted on the mounting board 2 so as to be built in.
[0030]
(Other embodiments)
Another embodiment of the semiconductor device according to the present invention will be described below with reference to FIG.
FIG. 3A is a plan view showing the structure of a semiconductor device according to another embodiment of the present invention, and FIG. 3B is a cross-sectional view taken along the line CC in FIG. 3A.
As shown in FIG. 3A, a semiconductor device according to another embodiment of the present invention, in particular, a first resin-sealed package 11 includes a semiconductor chip (FIG. (Not shown), and a plurality of electrodes 4 including a mounting area 101 and a test area 102 are formed on the surface.
The electrode 4 has a comb shape in which the two electrodes 4 face each other, and is formed on the surface of the first resin-sealed package 11.
In order to shorten the connection distance when the first resin-sealed package 11 is mounted on a mounting board (not shown), a mounting area 101 is formed outside each electrode 4, and A test area 102 is formed inside.
[0031]
Next, as shown in FIG. 3B, in the first resin-sealed package 11, the semiconductor chip 3 is resin-sealed with a first sealing resin. The electrode 4 formed on the surface and the electrode (not shown) of the semiconductor chip 3 are flip-chip connected.
That is, the semiconductor device according to the present invention shown in FIG. 3B has a center pad layout in which the electrodes of the semiconductor chip 3 are arranged in parallel near the center of the surface of the semiconductor chip 3.
The flip-chip connection between the electrodes of the semiconductor chip 3 and the electrodes 4 of the first resin-sealed package 11 is adopted in the pad layout of the semiconductor chip used in the above-described embodiment of the semiconductor device according to the present invention. Is also good.
[0032]
Next, a method of manufacturing a semiconductor device according to another embodiment of the present invention will be described below with reference to the drawings.
FIG. 4A is a plan view illustrating a method for manufacturing a semiconductor device according to another embodiment of the present invention, and FIG. 4B is a cross-sectional view taken along line DD in FIG. 4A.
As shown in FIG. 4A, a plurality of terminals 21 on the mounting board are provided on the mounting board 2 on which the semiconductor device according to the present invention is mounted.
A test probe or a test socket is connected to the test area 102 of the electrode 4, the BT is completed, and the mounting area 101 of the electrode 4 of the first resin-encapsulated package 11, which is recognized as KGD, and a mounting board The upper terminals 21 are electrically connected by the second bonding wires 6 respectively.
After that, the KGD is mounted on the mounting substrate 2 by forming the second sealing resin 8 on the mounting substrate 2 so as to cover the first resin sealing package 11 and the terminals 21 on the mounting substrate. It becomes.
[0033]
Further, a specific configuration of the semiconductor device according to the present invention mounted on the mounting board in this manner will be described below with reference to FIG.
As shown in FIG. 4B, an electrode 21 is provided on the mounting board 2, and the electrode 21 on the mounting board and a first resin mounted on the mounting board 2 via a mounting material are provided. The electrodes 4 of the sealing package 11 are electrically connected by the second bonding wires 6.
Here, the first resin-sealed package 11 is formed by resin-sealing the semiconductor chip 3 with a first sealing resin 7, and an electrode (not shown) of the semiconductor chip 3 and the electrode 4 are formed. Are electrically connected by a first bonding wire 5. As described above, the first resin-sealed package 11 installed on the mounting board 2 is sealed together with the second bonding wire 6 by the second sealing resin 8, and the second resin-sealed package 12 It is mounted on the mounting board 2 so as to be built in.
[0034]
An embodiment in which the semiconductor device according to the present invention is applied to an MCP will be described below with reference to FIG.
FIG. 5 is a sectional view showing an embodiment in which the semiconductor device according to the present invention is applied to an MCP.
As shown in FIG. 5, when the second semiconductor package 12 is mounted on the mounting substrate 2, the first semiconductor package 11 and the first semiconductor package 11 are mounted on a lead frame connected to electrodes on the mounting substrate 2. 11 ′ is mounted and resin-sealed by the second sealing resin 8.
At this time, the first resin-sealed package 11 and the first resin-sealed package include the semiconductor chip 3 and the semiconductor chip 3 ′, respectively, and the configuration is as described above.
However, when the semiconductor device according to the present invention is applied to the MCP, the electrodes 4 of the first resin-sealed package 11 are connected to the first resin-sealed package on which the first resin-sealed package 11 is mounted. The second bonding wire 6 is connected to the electrode 4 ′ 11 ′.
The electrode 4 'of the first resin-sealed package 11' and the lead frame are connected by a second bonding wire 6 '.
As described above, by employing the semiconductor device according to the present invention in the MCP, the resin sealing package (the first resin sealing package) incorporated in the resin sealing package (the second resin sealing package) mounted on the mounting board (Sealing package) can be screened for BT or the like.
Therefore, the built-in resin-sealed packages (first resin-sealed packages) can be handled like KGD, respectively, and the reliability can be improved as compared with the conventional COB.
[0035]
In addition, in the semiconductor device according to the present invention, the electrode formed on the surface of the first resin-sealed package may be a wiring electrode formed on the TCP.
Specifically, as shown in FIG. 6, a semiconductor chip is placed via a mount material (adhesive) on a TCP on which an electrode (wiring electrode) including a test area and a mounting area is formed, and The electrodes of the semiconductor chip are connected, and the electrodes are sealed with a sealing resin so that the electrodes are exposed on the surface.
By forming the first resin-encapsulated package in this way, the sorting test can be performed more easily and more reliably than using a brittle semiconductor chip for the sorting test as in the past, and the TCP is used. In addition, the labor required for molding the first resin-sealed package is reduced.
Therefore, by using the electrodes formed on the surface of the first resin-sealed package as the wiring electrodes formed on the TCP, the yield in manufacturing the first resin-sealed package can be improved.
The present invention provides a first resin-encapsulated package and a second resin-encapsulated package having a built-in semiconductor chip and electrodes formed of a test area and a mounting area. It is an object of the present invention to provide a semiconductor device that can be considered and a method for manufacturing the same.
[0036]
【The invention's effect】
As described above, according to the semiconductor device and the method of manufacturing the same according to the present invention, the KGD sorting step can be performed using an inexpensive test socket or the like without concern for chip breakage of the semiconductor chip.
Specifically, a semiconductor chip is packaged with a resin, and the electrodes provided on the surface of the resin-packaged package are divided into a test area and a mounting area. Will not be used.
In addition, since the semiconductor chip is packaged in a resin-sealed package and handled as an individual piece in a test, BT can be performed in the same manner as a conventional resin-sealed package.
That is, it is possible to easily and inexpensively carry out the sorting step that has been carefully performed without damaging the electrodes connecting the bonding wires and preventing the semiconductor chips from cracking.
Furthermore, since the semiconductor chip is packaged with a resin seal, it is less susceptible to the influence of the surrounding environment, such as moisture and dirt, so that storage and preservation are facilitated.
Therefore, even when the semiconductor device according to the present invention is used for an MCP, each of the built-in resin-sealed packages (first resin-sealed package) can be regarded as a KGD that has completed BT. Also, the reliability of the MCP is improved, and as a result, the yield can be improved.
[0037]
[Brief description of the drawings]
1A and 1B are a plan view and a cross-sectional view illustrating a configuration of a semiconductor device according to an embodiment of the present invention;
2A and 2B are a plan view and a cross-sectional view illustrating a configuration of a semiconductor device manufacturing method according to an embodiment of the present invention;
FIG. 3 is a plan view and a cross-sectional view illustrating a configuration of a semiconductor device according to another embodiment of the present invention.
4A and 4B are a plan view and a cross-sectional view illustrating a configuration in another embodiment of the method for manufacturing a semiconductor device according to the present invention.
FIG. 5 is a cross-sectional view showing a configuration when applied to an MCP as another embodiment of the method of manufacturing a semiconductor device according to the present invention.
FIG. 6 is a cross-sectional view showing a configuration in which TCP is applied to a first resin-sealed package as another embodiment of the method of manufacturing a semiconductor device according to the present invention.
FIG. 7 is a diagram showing a configuration of a conventional semiconductor device and a method of manufacturing the same.
FIG. 8 is a plan view showing a configuration of a conventional method for manufacturing a semiconductor device.
FIG. 9 is a cross-sectional view showing a conventional method of manufacturing a semiconductor device, particularly a configuration of a CSP using solder balls.
[Explanation of symbols]
1. Semiconductor device
2. Mounting board
3. Semiconductor chip
4. electrode
5. First bonding wire
6. Second bonding wire
7. First sealing resin
8. Second sealing resin
11. First resin-sealed package
12. Second resin-sealed package
21. Electrode on mounting board
101. Mounting area
102. Test area

Claims

A semiconductor device comprising a semiconductor chip, a sealing resin covering the semiconductor chip, and an electrode formed on the sealing resin surface,
For electrically connecting the electrodes of the semiconductor chip and the electrodes formed on the resin surface, and for mounting the electrodes formed on the resin surface to a mounting area electrode connected to a mounting object and a test for connecting to a test device. A semiconductor device comprising: a region electrode.

3. The semiconductor device according to claim 2, wherein the mounting region electrode is provided on an outer periphery of the test region electrode.

The semiconductor device according to claim 1, wherein the mounting area electrode and the test area electrode are provided on the same plane.

4. The semiconductor device according to claim 1, wherein the connection between the electrode of the semiconductor chip and the electrode formed on the resin surface is a wire bonding connection. 5.

4. The semiconductor device according to claim 1, wherein a connection between the electrode of the semiconductor chip and an electrode formed on the resin surface is a flip-chip connection. 5.

2. The semiconductor device according to claim 1, wherein the electrode formed on the surface of the sealing resin is a wiring electrode formed on a tape substrate.

A semiconductor device comprising a resin-sealed semiconductor chip having a first semiconductor chip, a first sealing resin covering the semiconductor chip, and an electrode formed on a surface of the sealing resin, and a mounting substrate. ,
An electrode of the first semiconductor chip and an electrode formed on the surface of the first resin are electrically connected to each other, and a mounting area electrode and an apparatus for testing in which the electrode formed on the surface of the resin is connected to a mounting target. A test area electrode connected to the
A semiconductor device, wherein a mounting region electrode of the resin-sealed semiconductor chip is electrically connected to an electrode on the mounting substrate, and the resin-sealed semiconductor chip is sealed with a second resin.

A first resin-encapsulated semiconductor chip having a first semiconductor chip, a first encapsulation resin covering the first semiconductor chip, and an electrode formed on the surface of the first encapsulation resin; A semiconductor device in which a second semiconductor chip obtained by laminating a first resin-encapsulated semiconductor chip is mounted on a mounting substrate,
An electrode of the first semiconductor chip and an electrode formed on the first resin surface are electrically connected;
An electrode formed on the resin surface has a mounting area electrode connected to a mounting object and a test area electrode connected to a test device,
The electrode of the mounting substrate is electrically connected to the electrode of the second semiconductor chip, and the electrode of the second semiconductor chip is electrically connected to the mounting region of the first resin-encapsulated semiconductor chip. A semiconductor device, wherein the first resin-sealed semiconductor chip and the second semiconductor chip are sealed with a second resin.

The second semiconductor chip includes a third sealing resin that covers the second semiconductor chip, and an electrode formed on the surface of the sealing resin. An electrode formed on the surface is electrically connected, and an electrode formed on the third resin surface has a mounting area electrode connected to a mounting object and a test area electrode connected to a test device. The semiconductor device according to claim 8, wherein:

A method for manufacturing a semiconductor device according to claim 7, wherein
Of the electrodes formed with the mounting area electrode and the test area electrode of the resin-encapsulated semiconductor chip, a test device is connected to the test area electrode to perform an electrical characteristic test of the semiconductor chip, A method for manufacturing a semiconductor device, comprising: after electrically connecting a mounting region electrode of the resin-sealed semiconductor chip to an electrode of the mounting substrate, and sealing the resin with a second resin.

The method for manufacturing a semiconductor device according to claim 8, wherein:
Of the electrodes formed on the resin surface of the first resin-encapsulated semiconductor chip, a test device is connected to the test area electrode to perform an electrical characteristic test of the semiconductor chip, and thereafter, the mounting board Mounting the second semiconductor chip, and then mounting the first sealing resin semiconductor chip on the second semiconductor chip,
After connecting the electrodes of the second semiconductor chip and the mounting area electrodes of the first resin-sealed semiconductor chip, the first resin-sealed semiconductor chip and the second semiconductor chip are resin-sealed with a second resin. A method of manufacturing a semiconductor device.