JP2004031864A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004031864A JP2004031864A JP2002189368A JP2002189368A JP2004031864A JP 2004031864 A JP2004031864 A JP 2004031864A JP 2002189368 A JP2002189368 A JP 2002189368A JP 2002189368 A JP2002189368 A JP 2002189368A JP 2004031864 A JP2004031864 A JP 2004031864A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- forming
- capacitor
- gate insulating
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
【課題】ＳｉＣ領域を含む半導体基板を用いた半導体装置において、界面準位密度が低減されたＭＩＳ型半導体装置の製造方法を提供することを目的とする。
【解決手段】半導体領域を含む基板にＭＩＳＦＥＴのソースあるいはドレイン電極、あるいはＭＩＳ構造のキャパシタの半導体領域の電極を形成する工程と、その半導体領域を含む基板を清浄化する工程と、その基板上に上記のＭＩＳＦＥＴのゲート絶縁膜あるいは上記のキャパシタのキャパシタ絶縁膜を形成する工程と、その上に電極を形成する工程と、前記電極の引き出し線を形成する工程とを含む半導体装置の製造において、ゲート絶縁膜あるいはキャパシタ絶縁膜を形成する工程を、その基板温度が９５０℃以上のいずれかの予め決められた温度に設定され、１ｍＴｏｒｒ（０．１３３ミリＰａ）から５０Ｔｏｒｒ（６．６５Ｐａ）の圧力範囲に保たれた原子状酸素を含む雰囲気で行なう。
【選択図】 図１
【解決手段】半導体領域を含む基板にＭＩＳＦＥＴのソースあるいはドレイン電極、あるいはＭＩＳ構造のキャパシタの半導体領域の電極を形成する工程と、その半導体領域を含む基板を清浄化する工程と、その基板上に上記のＭＩＳＦＥＴのゲート絶縁膜あるいは上記のキャパシタのキャパシタ絶縁膜を形成する工程と、その上に電極を形成する工程と、前記電極の引き出し線を形成する工程とを含む半導体装置の製造において、ゲート絶縁膜あるいはキャパシタ絶縁膜を形成する工程を、その基板温度が９５０℃以上のいずれかの予め決められた温度に設定され、１ｍＴｏｒｒ（０．１３３ミリＰａ）から５０Ｔｏｒｒ（６．６５Ｐａ）の圧力範囲に保たれた原子状酸素を含む雰囲気で行なう。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、炭化珪素領域を含む半導体基板上にＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）キャパシタやＭＩＳＦＥＴ（金属−絶縁膜−半導体電界効果型トランジスタ：Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−ＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄ−Ｅｆｆｅｃｔ−Ｔｒａｎｓｉｓｔｏｒ）などに使われるキャパシタ絶縁膜あるいはゲート絶縁膜と上記の半導体領域との界面欠陥（界面準位）を低減せしめることのできる工程を摘要することにより、例えば良好な電気特性をもったＳｉＣ（炭化珪素）トランジスタを形成することのできる半導体装置の製造方法に関している。
【０００２】
【従来の技術】
炭化珪素（ＳｉＣ）材料は、大きなバンドギャップ、高い熱伝導率、高い飽和電子ドリフト速度、高い絶縁破壊電圧といった優れた特徴を有する半導体材料であり、シリコンパワーデバイスに変わる次世代の低損失パワーデバイス素子材料として注目されている。こういったＳｉＣパワーデバイスを製造するには、その構成要素である基本的素子としての整流素子（ダイオード）やスイッチング素子の開発が必要である。このうち代表的なスイッチング素子が、ＭＩＳＦＥＴであり、特に、絶縁膜がシリコン酸化膜であるものが金属−酸化膜−半導体電界効果型トランジスタ（ＭＯＳＦＥＴ：Ｍｅｔａｌ−Ｏｘｉｄｅ−ＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄ−ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）である。ＭＯＳＦＥＴについては、他の化合物半導体上に作るトランジスタとは異なり、ＳｉＣ基板上には、シリコン基板の場合と同様に熱酸化によってシリコン酸化膜の形成が可能であることから、シリコンデバイスと同様な製造プロセスによってＭＯＳＦＥＴの作製が可能である。
【０００３】
一方で、シリコン基板の場合と同様な酸化プロセスを用いて酸化膜／ＳｉＣ構造を形成した場合、酸化膜／ＳｉＣ界面特有の界面欠陥が形成されることが報告されている。この界面欠陥により酸化膜／ＳｉＣ界面の特性は劣悪なものとなり、ドライ酸化やウエット酸化などの通常の熱酸化法で作製したＳｉＣ−ＭＯＳＦＥＴのチャネル移動度は、シリコン基板の場合から、ＳｉＣバルクの電子移動度を予想した値よりも極めて低く、トランジスタとしては実用にならない。
【０００４】
現状のＳｉＣ−ＭＯＳＦＥＴにおけるチャネル移動度は極めて小さいため、そのオン抵抗値（Ｒｏｎ）がその物性値から理論的に予想される値よりも極めて高い。とりわけ４Ｈと呼ばれる結晶構造を有する炭化珪素（４Ｈ−ＳｉＣ）では、バルクの電子移動度は９００ｃｍ２／Ｖｓ程度であるにもかかわらず、ドライ酸化などの通常の熱酸化法によってゲート酸化膜を形成したＭＯＳＦＥＴのチャネル移動度は５〜１０ｃｍ２／Ｖｓ程度と極めて低い。この原因は、チャンネル部の伝導帯近傍の高い界面準位密度に起因するものと考えられている。
【０００５】
また最近の報告では、ゲート酸化膜形成後の水蒸気雰囲気における再酸化処理や、文献１（Ｇ． Ｙ． Ｃｈｕｎｇ， Ｃ． Ｃ． Ｔｉｎ， Ｊ． Ｒ．Ｗｉｌｌｉａｍｓ， Ｋ． ＭｃＤｏｎａｌｄ， Ｒ． Ｋ． Ｃｈａｎａｎａ， Ｒ． Ａ． Ｗｅｌｌｅｒ， Ｓ． Ｔ． Ｐａｎｔｅｌｉｄｅｓ， Ｌ． Ｃ．Ｆｅｌｄｍａｎ， Ｏ． Ｗ． Ｈｏｌｌａｎｄ， Ｍ． Ｋ． Ｄａｓ ａｎｄ Ｊ． Ｗ． Ｐａｌｍｏｕｒ， ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔ．２２， １７６（２００１）．）に報告された亜酸化窒素（ＮＯ）雰囲気における再酸化処理により、チャネル移動度が改善され、３０〜５０ｃｍ２／Ｖｓ程度に改善されることが報告されている。しかしながら、これらの値はまだ小さく、バルクの電子移動度からみればまだ改善の余地があることは明らかである。
【０００６】
したがって、高チャネル移動度ＳｉＣ−ＭＯＳＦＥＴの実現には、酸化膜／ＳｉＣ界面特有の界面欠陥の発生の少ないゲート酸化膜形成方法の確立や、酸化膜／ＳｉＣ界面特有の界面欠陥を低減する製造プロセスの確立が極めて重要な課題である。
【０００７】
そのようなゲート酸化膜形成方法として、本発明は、原子状酸素による酸化法を提案しているが、これに類する原子状酸素によるＳｉＣの酸化に関しては、すでにいくつかの報告がある。例えば、文献２（Ｍ．Ｓａｔｏｈ ｅｔ ａｌ．， Ｍａｔ． Ｓｃｉ． Ｆｏｒｕｍ ３８９−３９３， １１０５（２００２）．）に、マイクロ波プラズマ中に酸素とアルゴンの混合ガスを流すことによってプラズマ中で原子状酸素を生成し、６Ｈ−ＳｉＣの酸化を行う酸化プロセスが報告されている。この酸化条件は、２００℃程度の低い温度で、プロセス圧力も０．１５Ｔｏｒｒ（２０．０Ｐａ）以下と低いが、この酸化プロセスにより酸化速度の大幅な増加が見られ、得られた酸化膜の耐電圧特性や耐電圧分布も通常のドライ酸化法による高温熱酸化によって得られたものと同程度である。また、プラズマの分光スペクトルから、中性だけでなく電荷を持つ酸化種（イオン種）の存在が確認されている。この報告された酸化プロセスは原子状酸素による酸化であるが、酸化温度、圧力範囲あるいは原子状酸素の生成方法のいずれの点においても本発明とは異なるものである。
【０００８】
また、ゲート酸化膜形成後の後処理工程が、例えば文献３（Ｙ． Ｍａｅｙａｍａ ｅｔ ａｌ．， Ｍａｔ． Ｓｃｉ． Ｆｏｒｕｍ ３８９−３９３，９９７（２００２）．）に、報告されている。これは、ゲート酸化膜形成後の後処理工程として行うものであり、ＲＦ（ラジオ波）プラズマによる酸素ラジカル処理を行う製造プロセスである。報告された基板温度は５８０℃、圧力は１×１０−５Ｔｏｒｒ（１．３３×１０−３Ｐａ）〜５×１０−５Ｔｏｒｒ（６．６５×１０−３Ｐａ）である。しかし、上記の文献３には、この酸素ラジカル処理により界面特性が劣化すると報告されている。
【０００９】
また、酸素分子への紫外線を照射して発生するオゾンを利用するプロセスが、例えば文献４（Ｖ． Ｖ． Ａｆａｎａｓ’ｅｖ ｅｔ ａｌ．， Ａｐｐｌ． Ｐｈｙｓ．Ｌｅｔｔ． ７６， ３３６（２０００）．）に報告されている。このプロセスは、酸素分子への紫外線照射でオゾンを発生させ、これを用いてＳｉＣ表面を洗浄するものである。また、オゾン分子を原料ガスとし、この減圧状態において紫外線を照射することにより励起状態の原子状酸素を生成し、ＳｉＣ表面を洗浄するプロセスが知られている。これらはいずれも、ゲート酸化膜形成前の洗浄工程に関するものであり本発明とは異なる。
【００１０】
【発明が解決しようとする課題】
上記した様に、高チャネル移動度ＳｉＣ−ＭＯＳＦＥＴの実現には、酸化膜／ＳｉＣ界面特有の界面欠陥の発生の少ないゲート酸化膜形成方法の確立や、酸化膜／ＳｉＣ界面特有の界面欠陥を低減する製造プロセスの確立が極めて重要な課題である。
【００１１】
本発明は、上記課題を解決するために提案されたもので、ＳｉＣ領域を含む半導体基板を用いた半導体装置において、界面準位密度が低減されたＭＯＳ（ＭＩＳ）型の半導体装置の製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、本発明における第１の発明は、半導体装置の製造方法に関しており、半導体領域を含む基板に絶縁ゲート型トランジスタのソースあるいはドレイン電極、あるいは金属−絶縁膜−半導体領域構造のキャパシタの半導体領域の電極を形成する工程と、その半導体領域を含む基板を清浄化する工程と、その基板上に上記のトランジスタのゲート絶縁膜あるいは上記のキャパシタのキャパシタ絶縁膜を形成する工程と、そのゲート絶縁膜あるいはそのキャパシタ絶縁膜上に電極を形成する工程と、前記電極の引き出し線を形成する工程とを含む半導体装置の製造において、
ゲート絶縁膜あるいはキャパシタ絶縁膜を形成する工程を、その基板温度が９５０℃以上のいずれかの予め決められた温度に設定され、１ｍＴｏｒｒ（０．１３３ミリＰａ）から５０Ｔｏｒｒ（６．６５Ｐａ）の圧力範囲に保たれた原子状酸素を含む雰囲気で行なうことを特徴としている。
【００１３】
また、本発明における第２の発明は、原子状酸素による酸化を用いて界面準位密度が低減されたＭＯＳあるいはＭＩＳ界面を形成するものであり、上記の半導体は炭化珪素であり、上記のゲート絶縁膜あるいはキャパシタ絶縁膜を形成する工程で１ｎｍ厚以上のゲート絶縁膜を形成し、上記の原子状酸素を含む雰囲気は、１０体積％以上のオゾン分子を含む原料ガスの分解により生成することを特徴としている。
【００１４】
また、本発明における第３の発明は、高濃度の原子状酸素による酸化を用いて界面準位密度が低減されたＭＯＳあるいはＭＩＳ界面を形成するものであり、上記の第２の発明に加えて、上記の原子状酸素を含む雰囲気を、オゾン分子の紫外線による分解により生成することを特徴とする。
【００１５】
また、本発明における第４の発明は、アニ−リングにより界面の安定化を図って界面準位密度が低減されたＭＯＳあるいはＭＩＳ界面を形成するものであり、上記の第１ないし第３のいずれかの発明に加えて、上記のゲート絶縁膜あるいはキャパシタ絶縁膜を形成する工程の後に、不活性ガスを含む雰囲気中で予め決められた温度、予め決められた圧力で、予め決められた時間保持する熱処理工程を含むことを特徴とする。
【００１６】
また、本発明における第５の発明は、ゲート酸化膜を形成後に、界面準位密度を減少させる工程を導入して界面準位密度が低減されたＭＯＳあるいはＭＩＳ界面を形成するものであり、上記の第１ないし第４のいずれかの発明に加えて、上記のゲート絶縁膜あるいはキャパシタ絶縁膜を形成する工程と上記のトランジスタのゲート絶縁膜あるいはキャパシタ絶縁膜上の電極の引き出し線を形成する工程との間に、水素を含む雰囲気で予め決められた温度、予め決められた圧力で、予め決められた時間保持する熱処理工程を含むことを特徴とする。
【００１７】
また、本発明における第６の発明は、外気に接触することにより制御性が失われることを防ぐことにより界面準位密度が低減されたＭＯＳあるいはＭＩＳ界面を形成するものであり、上記の第１ないし第５のいずれかの発明に加えて、上記の半導体領域の表面の清浄化工程、上記のゲート絶縁膜あるいはキャパシタ絶縁膜の形成工程およびその後の熱処理工程が、外気と遮断された装置内で連続して行われることを特徴とする。
【００１８】
また、本発明における第７、第８あるいは第９の発明は、特定の面方位をもった基板を用いることによって効果を顕著にするものであり、上記の第１ないし第６のいずれかの発明に加えて、上記の炭化珪素領域の面方位が（０、０、０、−１）、（０、０、０、１）、あるいは（１、１、−２、０）面であることを特徴とする。
【００１９】
【発明の実施の形態】
本発明の原子状酸素を含んだ雰囲気でのゲート絶縁膜の形成を行う半導体装置の製造方法は、ゲート絶縁膜の形成工程を、絶縁ゲート型トランジスタのソースあるいはドレイン電極、あるいは金属−絶縁膜−半導体領域構造のキャパシタの半導体領域の電極の形成後に行うものである。その特徴は、原子状酸素が含まれていること以外に、最適な基板温度や雰囲気圧力に設定する点にもある。後者に関しては、最適条件となる明確な幅が存在し、この条件から外れたものに関しては界面準位密度の低減はみられない。それらの設定条件は、これまで報告されているＳｉＣ基板およびシリコン基板の原子状酸素による酸化条件と大きく異なるものである。以下にこの発明の実施の形態を実施例に基づいて説明する。
【００２０】
【実施例】
炭化珪素基板（ＳｉＣ）を原子状酸素により酸化する場合の酸化種の寿命は、通常の乾燥酸素や水蒸気による酸化の酸化種の寿命とは大きく異なる。例えば、原子状酸素による酸化においては原料ガスより分解・生成した原子状酸素は結合しやすいため、素早くＳｉＣ基板表面に供給する必要がある。このためには、プロセス圧力を減圧にし、上記の原子状酸素を含む酸化種の平均自由行程を長くする事が望ましい。
【００２１】
この工程に用いる酸化装置を図１に示す。図１は、縦型の酸化装置１で、乾燥酸素ガス１１からオゾン発生器２を用いてオゾンを生成し、これを高温の酸化炉９に供給して半導体基板１０を酸化するものである。酸化炉９の内部は、以下に示す様に減圧雰囲気に保たれている。半導体基板１０の酸化炉９への出し入れは、遮断扉３を開けて行われるが、プロセス中は、遮断扉３は閉じられる。また、圧力制御バルブ５で圧力が調整され、排気は排気装置４で行なわれる。
【００２２】
また、例えば本実施例で示すように、原料ガスがオゾンと乾燥酸素ガスの混合ガスの場合、実際の酸化雰囲気にはオゾン分子から分解、生成した原子状酸素があることが知られている。また、この他に、酸素分子が存在するので、オゾン分子、あるいはそれから分解、生成した原子状酸素による酸化を論ずる場合には、酸素分子による酸化を差し引く必要がある。
【００２３】
そこでまず、酸素ガスによる減圧での酸化について調べた結果を示す。図２は、Ｎ型４Ｈ−ＳｉＣ（０、０、０、１）およびＮ型４Ｈ−ＳｉＣ（０、０、０、−１）を、酸素中で酸化したときに得られた酸化膜厚の圧力依存性を示す図である。基板温度は１２００℃、酸化時間は約４０分間である。酸素中での酸化では、圧力が減少するとともに酸化速度も減少することが分かる。とりわけ（０、０、０、１）面では、５０Ｔｏｒｒ（６．６５Ｐａ）程度まで圧力が減少するとほとんど酸化が進行しないことが分かる。
【００２４】
また、図３は、オゾンと酸素の混合ガス雰囲気中で４Ｈ−ＳｉＣ（０、０、０、１）および４Ｈ−ＳｉＣ（０、０、０、−１）を酸化したときの、酸化速度の圧力依存性を示す図である。ここで、基板温度は１２００℃、オゾンと酸素の混合ガス中のオゾン濃度は１０体積％である。オゾンと酸素の混合ガスであるオゾンガスは、オゾン発生器を用いて外部から供給している。図３から、減圧になるほど酸化速度の増大する領域が存在し、２Ｔｏｒｒ（２６６ミリＰａ）から５Ｔｏｒｒ（６６５ミリＰａ）付近でピークを持つことが分かる。つまり、上記の酸素ガスのみによる酸化の場合、減圧になるにつれ酸化速度は減少したが、オゾン分子の熱分解により生成した原子状酸素による酸化では、これとは逆の特性をもつ領域がある。図２に示したように、５０Ｔｏｒｒ（６．６５Ｐａ）以下の圧力領域においては、酸素による酸化がほとんど起こっていなかったことから、オゾンと酸素ガスの混合ガスによる５０Ｔｏｒｒ以下の酸化においては、原子状酸素が主な酸化種であるといえる。
【００２５】
また、５０Ｔｏｒｒ（６．６５Ｐａ）より高い圧力領域においては、酸素と原子状酸素の両方が酸化種となる。しかしながら、圧力が高すぎると生成した原子状酸素が表面に到達できない。したがって効果的な原子状酸素による酸化を行うためには、５０Ｔｏｒｒ（６．６５Ｐａ）以下の圧力が適当である。
【００２６】
また本実施例の酸化条件では、圧力が５Ｔｏｒｒ以下になると酸化速度は減少し、１Ｔｏｒｒ（１３３ミリＰａ）での酸化速度は５Ｔｏｒｒ（０．６６５Ｐａ）での酸化速度の半分程度となる。これはオゾン分子から分解、生成した原子状酸素の絶対数に依存するものであり、酸化速度はオゾン濃度に依存する。実際に約８０％のオゾン濃度で酸化を行った場合、圧力５Ｔｏｒｒ（０．６６５Ｐａ）における酸化速度は約７２０Å／ｈとなった。
【００２７】
この５Ｔｏｒｒ（０．６６５Ｐａ）における酸化速度と、圧力が１／５になると酸化速度が約半分になるという上述の関係を用いて、５Ｔｏｒｒ（０．６６５Ｐａ）より低い圧力での酸化速度を見積もった結果を図４に示す。図４は圧力を横軸にとり、オゾン濃度８０％の酸化速度を上述の関係から外挿したものである。これより高濃度のオゾンを用いることにより、１ｍＴｏｒｒ（０．１３３ミリＰａ）付近まで原子状酸素による有効な酸化が可能であることが分かる。以上のことから、原子状酸素によるＳｉＣの酸化は、１ｍＴｏｒｒ（０．１３３ミリＰａ）から５０Ｔｏｒｒ（６．６５Ｐａ）の範囲で効果的な酸化が行えることが確認された。
【００２８】
上記の圧力範囲においてＳｉＣを酸化して作製したＭＯＳキャパシタによる測定で得られた図５に示す界面準位密度について説明する。ＭＯＳキャパシタから得られる界面準位密度についての結果は、絶縁ゲート型半導体装置の製造において、トランジスタのチャンネル移動度を論ずる指標としてよく使われている。
【００２９】
ＭＯＳ構造の作製は、ゲート酸化膜形成後にアルミニウム電極を酸化膜上とＳｉＣ基板裏面に蒸着しておこなった。作製したＭＯＳキャパシタの高周波−低周波 容量−電圧（Ｃ−Ｖ）特性から、界面準位密度（Ｄｉｔ）の評価を行った。ＳｉＣ基板にはＮ型の４Ｈ−ＳｉＣ（０、０、０、１）エピタキシャル基板（アクセプタ密度Ｎａとドナー密度Ｎｄの差は、約５×１０１５ｃｍ−３）を使用した。酸化中の基板温度は９５０℃あるいは１２００℃である。圧力は５Ｔｏｒｒ（０．６６５Ｐａ）とした。原料ガスには酸素ガスとオゾン発生器からのオゾンとの混合ガスを用い、オゾン濃度は約１０体積％であった。またゲート酸化膜形成後の熱処理は、窒素ガス雰囲気中１気圧で、それぞれのゲート酸化膜形成温度（９５０℃あるいは１２００℃）で３０分間行った。図５の（ａ）は、酸化温度が１２００℃の場合を示し、図５の（ｂ）は、酸化温度が９５０℃の場合を示している。また、図５の（ｃ）は、比較用であり、上述のＭＯＳキャパシタの作製において、ゲート酸化膜の形成を酸素ガス中、１気圧、１２００℃で行った場合のＤｉｔ分布である。窒素ガス中の熱処理も同様（１２００℃）に行っている。
【００３０】
まず、図５の（ｂ）の原子状酸素による酸化の基板温度が９５０℃の場合、伝導体の下端から０．１５ｅＶ付近のＤｉｔは、図５の（ｃ）とほぼ同一である。一方、図５の（ａ）の１２００℃で酸化した場合には、伝導体下端から０．３０ｅＶの範囲においてＤｉｔの大幅な減少が確認された。これは同じ圧力でも基板温度が低い場合には、界面特性の向上が見られないことを示すものである。すなわち、９５０℃以上の温度で酸化することにより、原子状酸素による酸化においてＤｉｔの低減が可能となることが分かる。以上の結果から、原子状酸素を含む雰囲気におけるＳｉＣの酸化においては、圧力１ｍＴｏｒｒ（０．１３３ミリＰａ）から５０Ｔｏｒｒ（６．６５Ｐａ）、基板温度９５０℃以上という条件で、良好なＭＯＳ界面を形成できることが確認された。
【００３１】
以上の実施例では、原料ガスにオゾンと酸素ガスの混合ガス用い、オゾン分子の熱分解によって原子状酸素を生成した例を示した。オゾンから紫外線などの光分解により原子状酸素を生成した場合には、より大きな界面特性の改善が見られた。これは、原子状酸素の絶対数が増加することに加え、オゾン分子の熱分解では得られない励起状態の原子状酸素が生成されたことによる効果であると思われる。図６は、オゾンから紫外線などの光分解により原子状酸素を生成する酸化装置の断面を示す図である。ここに示す装置では、紫外線ランプを用いた紫外線照射装置６は、不純物の拡散を防ぐために酸化炉９の外部におかれ、炉壁を通して紫外線を照射している。またＤｉｔの低減は、４Ｈ−ＳｉＣ（０、０、０、−１）、４Ｈ−ＳｉＣ（１、１、−２、０）表面を用いた場合にも同様に確認された。
【００３２】
また、ゲート絶縁膜を形成した後に窒素を８０％含む０．１気圧１２００℃の雰囲気で、３０分の熱処理をすることにより、図には示していないが、２０％のＤｉｔの低減が見られた。
【００３３】
また、同様に、ゲート絶縁膜を形成した後に水素を４％、窒素を９６％含む１気圧８００℃の雰囲気で、３０分の熱処理をすることにより、図には示していないが、３０％のＤｉｔの低減が見られた。
【００３４】
また、上記のＳｉＣ半導体領域の表面の清浄化工程、ゲート絶縁膜の形成工程およびその後の熱処理工程が、外気と触れる機会がある事により、制御された半導体領域の表面でなくなるので、これらは遮断された装置内で連続して行われることが望ましいことは、明らかなことである。このような処理は、処理条件を処理に応じて変えることによりひとつの炉のなかで進めることが可能である。また、複数の炉を用いることも可能であり、このための装置を図７に示す。図７は、連続処理装置の模式図で、半導体基板１０は、ロードロック室１７で脱ガスが行われた後、開放されたロードロックドアを通じて搬送装置１６により、清浄化装置７で清浄化が行われ、引き続いて、酸化装置１で酸化が行われ、熱処理装置８で、酸化後の熱処理が行われ、再びロードロック室に戻って、取り出される。この制御は、図には示していないが、コンピュータを用いた制御装置により、各装置の動作や処理条件が制御される。
【００３５】
また、以上の実施例では、最も基本的なＭＯＳキャパシタの界面特性について述べたが、本明細書記載の発明は横型のＭＯＳ（ＭＩＳ）ＦＥＴだけでなく、縦型のＭＯＳ（ＭＩＳ）ＦＥＴ、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、ＭＯＳ（ＭＩＳ）型サイリスタなどのゲート絶縁膜形成工程を有する全ての半導体装置にも適用可能であることは明らかである。
【００３６】
【発明の効果】
この発明は上記した構成からなるので、以下に説明するような効果を奏することができる。
【００３７】
本発明により、半導体領域を含む基板に絶縁ゲート型トランジスタのソースあるいはドレイン電極、あるいは金属−絶縁膜−半導体領域構造のキャパシタの半導体領域の電極を形成する工程と、その半導体領域を含む基板を清浄化する工程と、その基板上に上記のトランジスタのゲート絶縁膜あるいは上記のキャパシタのキャパシタ絶縁膜を形成する工程と、そのゲート絶縁膜あるいはそのキャパシタ絶縁膜上に電極を形成する工程と、前記電極の引き出し線を形成する工程とを含む半導体装置の製造において、界面準位密度が低減されたＭＯＳ（ＭＩＳ）型半導体装置を実現することが可能となる。
【００３８】
特に、本発明における第１の発明では、ゲート絶縁膜あるいはキャパシタのキャパシタ絶縁膜をを形成する工程を、その基板温度が９５０℃以上のいずれかの予め決められた温度に設定され、１ｍＴｏｒｒ（０．１３３ミリＰａ）から５０Ｔｏｒｒ（６．６５Ｐａ）の圧力範囲に保たれた原子状酸素を含む雰囲気で行うことにより、界面準位密度が低減されたＭＯＳあるいはＭＩＳ界面が形成される。
【００３９】
さらに第２、第３の発明では、原子状酸素を含む雰囲気を、濃度１０体積％以上のオゾン分子を含む原料ガスの熱分解あるいは紫外線分解により生成することにより、界面準位密度が低減されたＭＯＳあるいはＭＩＳ界面が形成される。
【００４０】
また、第４、第５の発明では、上記ゲート絶縁膜あるいはキャパシタ絶縁膜を形成する工程の後に、不活性ガスを含む雰囲気中、あるいは水素を含む雰囲気で予め決められた温度、予め決められた圧力で、予め決められた時間保持する熱処理工程を行うことにより、界面準位密度が低減されたＭＯＳあるいはＭＩＳ界面が形成される。
【００４１】
また、第６の発明では、上記記載の炭化珪素領域を含む半導体基板上にゲート絶縁膜あるいはキャパシタ絶縁膜を形成する工程を含む炭化珪素半導体装置の製造において、半導体領域の表面の清浄化工程、ゲート絶縁膜あるいはキャパシタ絶縁膜の形成工程およびその後の熱処理工程を、外気と遮断された装置内で連続して行うことにより、界面準位密度が低減されたＭＯＳあるいはＭＩＳ界面が形成される。
【００４２】
また、第７、第８あるいは第９の発明では、上記記載の炭化珪素半導体装置の製造において、炭化珪素基板の面方位を（０、０、０、−１）、（０、０、０、１）、あるいは（１、１、−２、０）面とすることにより、界面準位密度が低減されたＭＯＳあるいはＭＩＳ界面が形成される。
【図面の簡単な説明】
【図１】酸化装置の断面を示す模式図である。
【図２】Ｎ型４Ｈ−ＳｉＣ（０、０、０、１）およびＮ型４Ｈ−ＳｉＣ（０、０、０、−１）を、酸素中で酸化したときに得られた酸化膜厚の圧力依存性を示す図である。
【図３】オゾンと酸素の混合ガス雰囲気中で４Ｈ−ＳｉＣ（０、０、０、１）および４Ｈ−ＳｉＣ（０、０、０、−１）を酸化したときの、酸化速度の圧力依存性を示す図である。
【図４】５Ｔｏｒｒ（０．６６５Ｐａ）における酸化速度と、圧力が１／５になると酸化速度が約半分になるという関係を用いて、５Ｔｏｒｒ（０．６６５Ｐａ）より低い圧力での酸化速度を見積もった結果を示す図である。
【図５】ＳｉＣを酸化して作製したＭＯＳキャパシタによる測定で得られた界面準位密度を示す図である。
【図６】オゾンから紫外線などの光分解により原子状酸素を生成する酸化装置の断面を示す図である。
【図７】連続処理装置の断面を示す模式図である。
【符号の説明】
１ 酸化装置
２ オゾン発生器
３ 遮断扉
４ 排気装置
５ 圧力制御バルブ
６ 紫外線照射装置
７ 清浄化装置
８ 熱処理装置
９ 酸化炉
１０ 半導体基板
１１ 乾燥酸素ガス
１２ 排気ガス
１５ 連続処理装置
１６ 搬送装置
１７ ロードロック室
１８ ロードロックドア
１９ 搬送室
【発明の属する技術分野】
本発明は、炭化珪素領域を含む半導体基板上にＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）キャパシタやＭＩＳＦＥＴ（金属−絶縁膜−半導体電界効果型トランジスタ：Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−ＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄ−Ｅｆｆｅｃｔ−Ｔｒａｎｓｉｓｔｏｒ）などに使われるキャパシタ絶縁膜あるいはゲート絶縁膜と上記の半導体領域との界面欠陥（界面準位）を低減せしめることのできる工程を摘要することにより、例えば良好な電気特性をもったＳｉＣ（炭化珪素）トランジスタを形成することのできる半導体装置の製造方法に関している。
【０００２】
【従来の技術】
炭化珪素（ＳｉＣ）材料は、大きなバンドギャップ、高い熱伝導率、高い飽和電子ドリフト速度、高い絶縁破壊電圧といった優れた特徴を有する半導体材料であり、シリコンパワーデバイスに変わる次世代の低損失パワーデバイス素子材料として注目されている。こういったＳｉＣパワーデバイスを製造するには、その構成要素である基本的素子としての整流素子（ダイオード）やスイッチング素子の開発が必要である。このうち代表的なスイッチング素子が、ＭＩＳＦＥＴであり、特に、絶縁膜がシリコン酸化膜であるものが金属−酸化膜−半導体電界効果型トランジスタ（ＭＯＳＦＥＴ：Ｍｅｔａｌ−Ｏｘｉｄｅ−ＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄ−ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）である。ＭＯＳＦＥＴについては、他の化合物半導体上に作るトランジスタとは異なり、ＳｉＣ基板上には、シリコン基板の場合と同様に熱酸化によってシリコン酸化膜の形成が可能であることから、シリコンデバイスと同様な製造プロセスによってＭＯＳＦＥＴの作製が可能である。
【０００３】
一方で、シリコン基板の場合と同様な酸化プロセスを用いて酸化膜／ＳｉＣ構造を形成した場合、酸化膜／ＳｉＣ界面特有の界面欠陥が形成されることが報告されている。この界面欠陥により酸化膜／ＳｉＣ界面の特性は劣悪なものとなり、ドライ酸化やウエット酸化などの通常の熱酸化法で作製したＳｉＣ−ＭＯＳＦＥＴのチャネル移動度は、シリコン基板の場合から、ＳｉＣバルクの電子移動度を予想した値よりも極めて低く、トランジスタとしては実用にならない。
【０００４】
現状のＳｉＣ−ＭＯＳＦＥＴにおけるチャネル移動度は極めて小さいため、そのオン抵抗値（Ｒｏｎ）がその物性値から理論的に予想される値よりも極めて高い。とりわけ４Ｈと呼ばれる結晶構造を有する炭化珪素（４Ｈ−ＳｉＣ）では、バルクの電子移動度は９００ｃｍ２／Ｖｓ程度であるにもかかわらず、ドライ酸化などの通常の熱酸化法によってゲート酸化膜を形成したＭＯＳＦＥＴのチャネル移動度は５〜１０ｃｍ２／Ｖｓ程度と極めて低い。この原因は、チャンネル部の伝導帯近傍の高い界面準位密度に起因するものと考えられている。
【０００５】
また最近の報告では、ゲート酸化膜形成後の水蒸気雰囲気における再酸化処理や、文献１（Ｇ． Ｙ． Ｃｈｕｎｇ， Ｃ． Ｃ． Ｔｉｎ， Ｊ． Ｒ．Ｗｉｌｌｉａｍｓ， Ｋ． ＭｃＤｏｎａｌｄ， Ｒ． Ｋ． Ｃｈａｎａｎａ， Ｒ． Ａ． Ｗｅｌｌｅｒ， Ｓ． Ｔ． Ｐａｎｔｅｌｉｄｅｓ， Ｌ． Ｃ．Ｆｅｌｄｍａｎ， Ｏ． Ｗ． Ｈｏｌｌａｎｄ， Ｍ． Ｋ． Ｄａｓ ａｎｄ Ｊ． Ｗ． Ｐａｌｍｏｕｒ， ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔ．２２， １７６（２００１）．）に報告された亜酸化窒素（ＮＯ）雰囲気における再酸化処理により、チャネル移動度が改善され、３０〜５０ｃｍ２／Ｖｓ程度に改善されることが報告されている。しかしながら、これらの値はまだ小さく、バルクの電子移動度からみればまだ改善の余地があることは明らかである。
【０００６】
したがって、高チャネル移動度ＳｉＣ−ＭＯＳＦＥＴの実現には、酸化膜／ＳｉＣ界面特有の界面欠陥の発生の少ないゲート酸化膜形成方法の確立や、酸化膜／ＳｉＣ界面特有の界面欠陥を低減する製造プロセスの確立が極めて重要な課題である。
【０００７】
そのようなゲート酸化膜形成方法として、本発明は、原子状酸素による酸化法を提案しているが、これに類する原子状酸素によるＳｉＣの酸化に関しては、すでにいくつかの報告がある。例えば、文献２（Ｍ．Ｓａｔｏｈ ｅｔ ａｌ．， Ｍａｔ． Ｓｃｉ． Ｆｏｒｕｍ ３８９−３９３， １１０５（２００２）．）に、マイクロ波プラズマ中に酸素とアルゴンの混合ガスを流すことによってプラズマ中で原子状酸素を生成し、６Ｈ−ＳｉＣの酸化を行う酸化プロセスが報告されている。この酸化条件は、２００℃程度の低い温度で、プロセス圧力も０．１５Ｔｏｒｒ（２０．０Ｐａ）以下と低いが、この酸化プロセスにより酸化速度の大幅な増加が見られ、得られた酸化膜の耐電圧特性や耐電圧分布も通常のドライ酸化法による高温熱酸化によって得られたものと同程度である。また、プラズマの分光スペクトルから、中性だけでなく電荷を持つ酸化種（イオン種）の存在が確認されている。この報告された酸化プロセスは原子状酸素による酸化であるが、酸化温度、圧力範囲あるいは原子状酸素の生成方法のいずれの点においても本発明とは異なるものである。
【０００８】
また、ゲート酸化膜形成後の後処理工程が、例えば文献３（Ｙ． Ｍａｅｙａｍａ ｅｔ ａｌ．， Ｍａｔ． Ｓｃｉ． Ｆｏｒｕｍ ３８９−３９３，９９７（２００２）．）に、報告されている。これは、ゲート酸化膜形成後の後処理工程として行うものであり、ＲＦ（ラジオ波）プラズマによる酸素ラジカル処理を行う製造プロセスである。報告された基板温度は５８０℃、圧力は１×１０−５Ｔｏｒｒ（１．３３×１０−３Ｐａ）〜５×１０−５Ｔｏｒｒ（６．６５×１０−３Ｐａ）である。しかし、上記の文献３には、この酸素ラジカル処理により界面特性が劣化すると報告されている。
【０００９】
また、酸素分子への紫外線を照射して発生するオゾンを利用するプロセスが、例えば文献４（Ｖ． Ｖ． Ａｆａｎａｓ’ｅｖ ｅｔ ａｌ．， Ａｐｐｌ． Ｐｈｙｓ．Ｌｅｔｔ． ７６， ３３６（２０００）．）に報告されている。このプロセスは、酸素分子への紫外線照射でオゾンを発生させ、これを用いてＳｉＣ表面を洗浄するものである。また、オゾン分子を原料ガスとし、この減圧状態において紫外線を照射することにより励起状態の原子状酸素を生成し、ＳｉＣ表面を洗浄するプロセスが知られている。これらはいずれも、ゲート酸化膜形成前の洗浄工程に関するものであり本発明とは異なる。
【００１０】
【発明が解決しようとする課題】
上記した様に、高チャネル移動度ＳｉＣ−ＭＯＳＦＥＴの実現には、酸化膜／ＳｉＣ界面特有の界面欠陥の発生の少ないゲート酸化膜形成方法の確立や、酸化膜／ＳｉＣ界面特有の界面欠陥を低減する製造プロセスの確立が極めて重要な課題である。
【００１１】
本発明は、上記課題を解決するために提案されたもので、ＳｉＣ領域を含む半導体基板を用いた半導体装置において、界面準位密度が低減されたＭＯＳ（ＭＩＳ）型の半導体装置の製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、本発明における第１の発明は、半導体装置の製造方法に関しており、半導体領域を含む基板に絶縁ゲート型トランジスタのソースあるいはドレイン電極、あるいは金属−絶縁膜−半導体領域構造のキャパシタの半導体領域の電極を形成する工程と、その半導体領域を含む基板を清浄化する工程と、その基板上に上記のトランジスタのゲート絶縁膜あるいは上記のキャパシタのキャパシタ絶縁膜を形成する工程と、そのゲート絶縁膜あるいはそのキャパシタ絶縁膜上に電極を形成する工程と、前記電極の引き出し線を形成する工程とを含む半導体装置の製造において、
ゲート絶縁膜あるいはキャパシタ絶縁膜を形成する工程を、その基板温度が９５０℃以上のいずれかの予め決められた温度に設定され、１ｍＴｏｒｒ（０．１３３ミリＰａ）から５０Ｔｏｒｒ（６．６５Ｐａ）の圧力範囲に保たれた原子状酸素を含む雰囲気で行なうことを特徴としている。
【００１３】
また、本発明における第２の発明は、原子状酸素による酸化を用いて界面準位密度が低減されたＭＯＳあるいはＭＩＳ界面を形成するものであり、上記の半導体は炭化珪素であり、上記のゲート絶縁膜あるいはキャパシタ絶縁膜を形成する工程で１ｎｍ厚以上のゲート絶縁膜を形成し、上記の原子状酸素を含む雰囲気は、１０体積％以上のオゾン分子を含む原料ガスの分解により生成することを特徴としている。
【００１４】
また、本発明における第３の発明は、高濃度の原子状酸素による酸化を用いて界面準位密度が低減されたＭＯＳあるいはＭＩＳ界面を形成するものであり、上記の第２の発明に加えて、上記の原子状酸素を含む雰囲気を、オゾン分子の紫外線による分解により生成することを特徴とする。
【００１５】
また、本発明における第４の発明は、アニ−リングにより界面の安定化を図って界面準位密度が低減されたＭＯＳあるいはＭＩＳ界面を形成するものであり、上記の第１ないし第３のいずれかの発明に加えて、上記のゲート絶縁膜あるいはキャパシタ絶縁膜を形成する工程の後に、不活性ガスを含む雰囲気中で予め決められた温度、予め決められた圧力で、予め決められた時間保持する熱処理工程を含むことを特徴とする。
【００１６】
また、本発明における第５の発明は、ゲート酸化膜を形成後に、界面準位密度を減少させる工程を導入して界面準位密度が低減されたＭＯＳあるいはＭＩＳ界面を形成するものであり、上記の第１ないし第４のいずれかの発明に加えて、上記のゲート絶縁膜あるいはキャパシタ絶縁膜を形成する工程と上記のトランジスタのゲート絶縁膜あるいはキャパシタ絶縁膜上の電極の引き出し線を形成する工程との間に、水素を含む雰囲気で予め決められた温度、予め決められた圧力で、予め決められた時間保持する熱処理工程を含むことを特徴とする。
【００１７】
また、本発明における第６の発明は、外気に接触することにより制御性が失われることを防ぐことにより界面準位密度が低減されたＭＯＳあるいはＭＩＳ界面を形成するものであり、上記の第１ないし第５のいずれかの発明に加えて、上記の半導体領域の表面の清浄化工程、上記のゲート絶縁膜あるいはキャパシタ絶縁膜の形成工程およびその後の熱処理工程が、外気と遮断された装置内で連続して行われることを特徴とする。
【００１８】
また、本発明における第７、第８あるいは第９の発明は、特定の面方位をもった基板を用いることによって効果を顕著にするものであり、上記の第１ないし第６のいずれかの発明に加えて、上記の炭化珪素領域の面方位が（０、０、０、−１）、（０、０、０、１）、あるいは（１、１、−２、０）面であることを特徴とする。
【００１９】
【発明の実施の形態】
本発明の原子状酸素を含んだ雰囲気でのゲート絶縁膜の形成を行う半導体装置の製造方法は、ゲート絶縁膜の形成工程を、絶縁ゲート型トランジスタのソースあるいはドレイン電極、あるいは金属−絶縁膜−半導体領域構造のキャパシタの半導体領域の電極の形成後に行うものである。その特徴は、原子状酸素が含まれていること以外に、最適な基板温度や雰囲気圧力に設定する点にもある。後者に関しては、最適条件となる明確な幅が存在し、この条件から外れたものに関しては界面準位密度の低減はみられない。それらの設定条件は、これまで報告されているＳｉＣ基板およびシリコン基板の原子状酸素による酸化条件と大きく異なるものである。以下にこの発明の実施の形態を実施例に基づいて説明する。
【００２０】
【実施例】
炭化珪素基板（ＳｉＣ）を原子状酸素により酸化する場合の酸化種の寿命は、通常の乾燥酸素や水蒸気による酸化の酸化種の寿命とは大きく異なる。例えば、原子状酸素による酸化においては原料ガスより分解・生成した原子状酸素は結合しやすいため、素早くＳｉＣ基板表面に供給する必要がある。このためには、プロセス圧力を減圧にし、上記の原子状酸素を含む酸化種の平均自由行程を長くする事が望ましい。
【００２１】
この工程に用いる酸化装置を図１に示す。図１は、縦型の酸化装置１で、乾燥酸素ガス１１からオゾン発生器２を用いてオゾンを生成し、これを高温の酸化炉９に供給して半導体基板１０を酸化するものである。酸化炉９の内部は、以下に示す様に減圧雰囲気に保たれている。半導体基板１０の酸化炉９への出し入れは、遮断扉３を開けて行われるが、プロセス中は、遮断扉３は閉じられる。また、圧力制御バルブ５で圧力が調整され、排気は排気装置４で行なわれる。
【００２２】
また、例えば本実施例で示すように、原料ガスがオゾンと乾燥酸素ガスの混合ガスの場合、実際の酸化雰囲気にはオゾン分子から分解、生成した原子状酸素があることが知られている。また、この他に、酸素分子が存在するので、オゾン分子、あるいはそれから分解、生成した原子状酸素による酸化を論ずる場合には、酸素分子による酸化を差し引く必要がある。
【００２３】
そこでまず、酸素ガスによる減圧での酸化について調べた結果を示す。図２は、Ｎ型４Ｈ−ＳｉＣ（０、０、０、１）およびＮ型４Ｈ−ＳｉＣ（０、０、０、−１）を、酸素中で酸化したときに得られた酸化膜厚の圧力依存性を示す図である。基板温度は１２００℃、酸化時間は約４０分間である。酸素中での酸化では、圧力が減少するとともに酸化速度も減少することが分かる。とりわけ（０、０、０、１）面では、５０Ｔｏｒｒ（６．６５Ｐａ）程度まで圧力が減少するとほとんど酸化が進行しないことが分かる。
【００２４】
また、図３は、オゾンと酸素の混合ガス雰囲気中で４Ｈ−ＳｉＣ（０、０、０、１）および４Ｈ−ＳｉＣ（０、０、０、−１）を酸化したときの、酸化速度の圧力依存性を示す図である。ここで、基板温度は１２００℃、オゾンと酸素の混合ガス中のオゾン濃度は１０体積％である。オゾンと酸素の混合ガスであるオゾンガスは、オゾン発生器を用いて外部から供給している。図３から、減圧になるほど酸化速度の増大する領域が存在し、２Ｔｏｒｒ（２６６ミリＰａ）から５Ｔｏｒｒ（６６５ミリＰａ）付近でピークを持つことが分かる。つまり、上記の酸素ガスのみによる酸化の場合、減圧になるにつれ酸化速度は減少したが、オゾン分子の熱分解により生成した原子状酸素による酸化では、これとは逆の特性をもつ領域がある。図２に示したように、５０Ｔｏｒｒ（６．６５Ｐａ）以下の圧力領域においては、酸素による酸化がほとんど起こっていなかったことから、オゾンと酸素ガスの混合ガスによる５０Ｔｏｒｒ以下の酸化においては、原子状酸素が主な酸化種であるといえる。
【００２５】
また、５０Ｔｏｒｒ（６．６５Ｐａ）より高い圧力領域においては、酸素と原子状酸素の両方が酸化種となる。しかしながら、圧力が高すぎると生成した原子状酸素が表面に到達できない。したがって効果的な原子状酸素による酸化を行うためには、５０Ｔｏｒｒ（６．６５Ｐａ）以下の圧力が適当である。
【００２６】
また本実施例の酸化条件では、圧力が５Ｔｏｒｒ以下になると酸化速度は減少し、１Ｔｏｒｒ（１３３ミリＰａ）での酸化速度は５Ｔｏｒｒ（０．６６５Ｐａ）での酸化速度の半分程度となる。これはオゾン分子から分解、生成した原子状酸素の絶対数に依存するものであり、酸化速度はオゾン濃度に依存する。実際に約８０％のオゾン濃度で酸化を行った場合、圧力５Ｔｏｒｒ（０．６６５Ｐａ）における酸化速度は約７２０Å／ｈとなった。
【００２７】
この５Ｔｏｒｒ（０．６６５Ｐａ）における酸化速度と、圧力が１／５になると酸化速度が約半分になるという上述の関係を用いて、５Ｔｏｒｒ（０．６６５Ｐａ）より低い圧力での酸化速度を見積もった結果を図４に示す。図４は圧力を横軸にとり、オゾン濃度８０％の酸化速度を上述の関係から外挿したものである。これより高濃度のオゾンを用いることにより、１ｍＴｏｒｒ（０．１３３ミリＰａ）付近まで原子状酸素による有効な酸化が可能であることが分かる。以上のことから、原子状酸素によるＳｉＣの酸化は、１ｍＴｏｒｒ（０．１３３ミリＰａ）から５０Ｔｏｒｒ（６．６５Ｐａ）の範囲で効果的な酸化が行えることが確認された。
【００２８】
上記の圧力範囲においてＳｉＣを酸化して作製したＭＯＳキャパシタによる測定で得られた図５に示す界面準位密度について説明する。ＭＯＳキャパシタから得られる界面準位密度についての結果は、絶縁ゲート型半導体装置の製造において、トランジスタのチャンネル移動度を論ずる指標としてよく使われている。
【００２９】
ＭＯＳ構造の作製は、ゲート酸化膜形成後にアルミニウム電極を酸化膜上とＳｉＣ基板裏面に蒸着しておこなった。作製したＭＯＳキャパシタの高周波−低周波 容量−電圧（Ｃ−Ｖ）特性から、界面準位密度（Ｄｉｔ）の評価を行った。ＳｉＣ基板にはＮ型の４Ｈ−ＳｉＣ（０、０、０、１）エピタキシャル基板（アクセプタ密度Ｎａとドナー密度Ｎｄの差は、約５×１０１５ｃｍ−３）を使用した。酸化中の基板温度は９５０℃あるいは１２００℃である。圧力は５Ｔｏｒｒ（０．６６５Ｐａ）とした。原料ガスには酸素ガスとオゾン発生器からのオゾンとの混合ガスを用い、オゾン濃度は約１０体積％であった。またゲート酸化膜形成後の熱処理は、窒素ガス雰囲気中１気圧で、それぞれのゲート酸化膜形成温度（９５０℃あるいは１２００℃）で３０分間行った。図５の（ａ）は、酸化温度が１２００℃の場合を示し、図５の（ｂ）は、酸化温度が９５０℃の場合を示している。また、図５の（ｃ）は、比較用であり、上述のＭＯＳキャパシタの作製において、ゲート酸化膜の形成を酸素ガス中、１気圧、１２００℃で行った場合のＤｉｔ分布である。窒素ガス中の熱処理も同様（１２００℃）に行っている。
【００３０】
まず、図５の（ｂ）の原子状酸素による酸化の基板温度が９５０℃の場合、伝導体の下端から０．１５ｅＶ付近のＤｉｔは、図５の（ｃ）とほぼ同一である。一方、図５の（ａ）の１２００℃で酸化した場合には、伝導体下端から０．３０ｅＶの範囲においてＤｉｔの大幅な減少が確認された。これは同じ圧力でも基板温度が低い場合には、界面特性の向上が見られないことを示すものである。すなわち、９５０℃以上の温度で酸化することにより、原子状酸素による酸化においてＤｉｔの低減が可能となることが分かる。以上の結果から、原子状酸素を含む雰囲気におけるＳｉＣの酸化においては、圧力１ｍＴｏｒｒ（０．１３３ミリＰａ）から５０Ｔｏｒｒ（６．６５Ｐａ）、基板温度９５０℃以上という条件で、良好なＭＯＳ界面を形成できることが確認された。
【００３１】
以上の実施例では、原料ガスにオゾンと酸素ガスの混合ガス用い、オゾン分子の熱分解によって原子状酸素を生成した例を示した。オゾンから紫外線などの光分解により原子状酸素を生成した場合には、より大きな界面特性の改善が見られた。これは、原子状酸素の絶対数が増加することに加え、オゾン分子の熱分解では得られない励起状態の原子状酸素が生成されたことによる効果であると思われる。図６は、オゾンから紫外線などの光分解により原子状酸素を生成する酸化装置の断面を示す図である。ここに示す装置では、紫外線ランプを用いた紫外線照射装置６は、不純物の拡散を防ぐために酸化炉９の外部におかれ、炉壁を通して紫外線を照射している。またＤｉｔの低減は、４Ｈ−ＳｉＣ（０、０、０、−１）、４Ｈ−ＳｉＣ（１、１、−２、０）表面を用いた場合にも同様に確認された。
【００３２】
また、ゲート絶縁膜を形成した後に窒素を８０％含む０．１気圧１２００℃の雰囲気で、３０分の熱処理をすることにより、図には示していないが、２０％のＤｉｔの低減が見られた。
【００３３】
また、同様に、ゲート絶縁膜を形成した後に水素を４％、窒素を９６％含む１気圧８００℃の雰囲気で、３０分の熱処理をすることにより、図には示していないが、３０％のＤｉｔの低減が見られた。
【００３４】
また、上記のＳｉＣ半導体領域の表面の清浄化工程、ゲート絶縁膜の形成工程およびその後の熱処理工程が、外気と触れる機会がある事により、制御された半導体領域の表面でなくなるので、これらは遮断された装置内で連続して行われることが望ましいことは、明らかなことである。このような処理は、処理条件を処理に応じて変えることによりひとつの炉のなかで進めることが可能である。また、複数の炉を用いることも可能であり、このための装置を図７に示す。図７は、連続処理装置の模式図で、半導体基板１０は、ロードロック室１７で脱ガスが行われた後、開放されたロードロックドアを通じて搬送装置１６により、清浄化装置７で清浄化が行われ、引き続いて、酸化装置１で酸化が行われ、熱処理装置８で、酸化後の熱処理が行われ、再びロードロック室に戻って、取り出される。この制御は、図には示していないが、コンピュータを用いた制御装置により、各装置の動作や処理条件が制御される。
【００３５】
また、以上の実施例では、最も基本的なＭＯＳキャパシタの界面特性について述べたが、本明細書記載の発明は横型のＭＯＳ（ＭＩＳ）ＦＥＴだけでなく、縦型のＭＯＳ（ＭＩＳ）ＦＥＴ、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、ＭＯＳ（ＭＩＳ）型サイリスタなどのゲート絶縁膜形成工程を有する全ての半導体装置にも適用可能であることは明らかである。
【００３６】
【発明の効果】
この発明は上記した構成からなるので、以下に説明するような効果を奏することができる。
【００３７】
本発明により、半導体領域を含む基板に絶縁ゲート型トランジスタのソースあるいはドレイン電極、あるいは金属−絶縁膜−半導体領域構造のキャパシタの半導体領域の電極を形成する工程と、その半導体領域を含む基板を清浄化する工程と、その基板上に上記のトランジスタのゲート絶縁膜あるいは上記のキャパシタのキャパシタ絶縁膜を形成する工程と、そのゲート絶縁膜あるいはそのキャパシタ絶縁膜上に電極を形成する工程と、前記電極の引き出し線を形成する工程とを含む半導体装置の製造において、界面準位密度が低減されたＭＯＳ（ＭＩＳ）型半導体装置を実現することが可能となる。
【００３８】
特に、本発明における第１の発明では、ゲート絶縁膜あるいはキャパシタのキャパシタ絶縁膜をを形成する工程を、その基板温度が９５０℃以上のいずれかの予め決められた温度に設定され、１ｍＴｏｒｒ（０．１３３ミリＰａ）から５０Ｔｏｒｒ（６．６５Ｐａ）の圧力範囲に保たれた原子状酸素を含む雰囲気で行うことにより、界面準位密度が低減されたＭＯＳあるいはＭＩＳ界面が形成される。
【００３９】
さらに第２、第３の発明では、原子状酸素を含む雰囲気を、濃度１０体積％以上のオゾン分子を含む原料ガスの熱分解あるいは紫外線分解により生成することにより、界面準位密度が低減されたＭＯＳあるいはＭＩＳ界面が形成される。
【００４０】
また、第４、第５の発明では、上記ゲート絶縁膜あるいはキャパシタ絶縁膜を形成する工程の後に、不活性ガスを含む雰囲気中、あるいは水素を含む雰囲気で予め決められた温度、予め決められた圧力で、予め決められた時間保持する熱処理工程を行うことにより、界面準位密度が低減されたＭＯＳあるいはＭＩＳ界面が形成される。
【００４１】
また、第６の発明では、上記記載の炭化珪素領域を含む半導体基板上にゲート絶縁膜あるいはキャパシタ絶縁膜を形成する工程を含む炭化珪素半導体装置の製造において、半導体領域の表面の清浄化工程、ゲート絶縁膜あるいはキャパシタ絶縁膜の形成工程およびその後の熱処理工程を、外気と遮断された装置内で連続して行うことにより、界面準位密度が低減されたＭＯＳあるいはＭＩＳ界面が形成される。
【００４２】
また、第７、第８あるいは第９の発明では、上記記載の炭化珪素半導体装置の製造において、炭化珪素基板の面方位を（０、０、０、−１）、（０、０、０、１）、あるいは（１、１、−２、０）面とすることにより、界面準位密度が低減されたＭＯＳあるいはＭＩＳ界面が形成される。
【図面の簡単な説明】
【図１】酸化装置の断面を示す模式図である。
【図２】Ｎ型４Ｈ−ＳｉＣ（０、０、０、１）およびＮ型４Ｈ−ＳｉＣ（０、０、０、−１）を、酸素中で酸化したときに得られた酸化膜厚の圧力依存性を示す図である。
【図３】オゾンと酸素の混合ガス雰囲気中で４Ｈ−ＳｉＣ（０、０、０、１）および４Ｈ−ＳｉＣ（０、０、０、−１）を酸化したときの、酸化速度の圧力依存性を示す図である。
【図４】５Ｔｏｒｒ（０．６６５Ｐａ）における酸化速度と、圧力が１／５になると酸化速度が約半分になるという関係を用いて、５Ｔｏｒｒ（０．６６５Ｐａ）より低い圧力での酸化速度を見積もった結果を示す図である。
【図５】ＳｉＣを酸化して作製したＭＯＳキャパシタによる測定で得られた界面準位密度を示す図である。
【図６】オゾンから紫外線などの光分解により原子状酸素を生成する酸化装置の断面を示す図である。
【図７】連続処理装置の断面を示す模式図である。
【符号の説明】
１ 酸化装置
２ オゾン発生器
３ 遮断扉
４ 排気装置
５ 圧力制御バルブ
６ 紫外線照射装置
７ 清浄化装置
８ 熱処理装置
９ 酸化炉
１０ 半導体基板
１１ 乾燥酸素ガス
１２ 排気ガス
１５ 連続処理装置
１６ 搬送装置
１７ ロードロック室
１８ ロードロックドア
１９ 搬送室
Claims (9)
- 半導体領域を含む基板に絶縁ゲート型トランジスタのソースあるいはドレイン電極、あるいは金属−絶縁膜−半導体領域構造のキャパシタの半導体領域の電極を形成する工程と、その半導体領域を含む基板を清浄化する工程と、その基板上に上記のトランジスタのゲート絶縁膜あるいは上記のキャパシタのキャパシタ絶縁膜を形成する工程と、そのゲート絶縁膜あるいはそのキャパシタ絶縁膜上に電極を形成する工程と、前記電極の引き出し線を形成する工程とを含む半導体装置の製造において、
ゲート絶縁膜あるいはキャパシタ絶縁膜を形成する工程を、その基板温度が９５０℃以上のいずれかの予め決められた温度に設定され、１ｍＴｏｒｒ（０．１３３ミリＰａ）から５０Ｔｏｒｒ（６．６５Ｐａ）の圧力範囲に保たれた原子状酸素を含む雰囲気で行なうことを特徴とする半導体装置の製造方法。 - 上記の半導体は炭化珪素であり、上記のゲート絶縁膜あるいはキャパシタ絶縁膜を形成する工程で１ｎｍ厚以上のゲート絶縁膜を形成し、上記の原子状酸素を含む雰囲気は、１０体積％以上のオゾン分子を含む原料ガスの分解により生成することを特徴とする請求項１に記載の半導体装置の製造方法。
- 上記の原子状酸素を含む雰囲気を、オゾン分子の紫外線による分解により生成することを特徴とする請求項２に記載の半導体装置の製造方法。
- 上記のゲート絶縁膜あるいはキャパシタ絶縁膜を形成する工程の後に、不活性ガスを含む雰囲気中で予め決められた温度、予め決められた圧力で、予め決められた時間保持する熱処理工程を含むことを特徴とする請求項１ないし３のいずれかに記載の半導体装置の製造方法。
- 上記のゲート絶縁膜あるいはキャパシタ絶縁膜を形成する工程と上記のトランジスタのゲート絶縁膜あるいはキャパシタ絶縁膜上の電極の引き出し線を形成する工程との間に、水素を含む雰囲気で予め決められた温度、予め決められた圧力で、予め決められた時間保持する熱処理工程を含むことを特徴とする請求項１ないし請求項４のいずれかに記載の半導体装置の製造方法。
- 上記の半導体領域の表面の清浄化工程、上記のゲート絶縁膜あるいはキャパシタ絶縁膜の形成工程およびその後の熱処理工程が、外気と遮断された装置内で連続して行われることを特徴とする請求項１ないし請求項５のいずれかに記載の半導体装置の製造方法。
- 上記の炭化珪素領域の面方位が（０、０、０、−１）面であることを特徴とする請求項１ないし６のいずれかに記載の半導体装置の製造方法。
- 上記の炭化珪素領域の面方位が（０、０、０、１）面であることを特徴とする請求項１ないし６のいずれかに記載の半導体装置の製造方法。
- 上記の炭化珪素領域の面方位が（１、１、−２、０）面であることを特徴とする請求項１ないし６のいずれかに記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002189368A JP3950959B2 (ja) | 2002-06-28 | 2002-06-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002189368A JP3950959B2 (ja) | 2002-06-28 | 2002-06-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004031864A true JP2004031864A (ja) | 2004-01-29 |
| JP3950959B2 JP3950959B2 (ja) | 2007-08-01 |
Family
ID=31183813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002189368A Expired - Lifetime JP3950959B2 (ja) | 2002-06-28 | 2002-06-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3950959B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005277253A (ja) * | 2004-03-26 | 2005-10-06 | National Institute Of Advanced Industrial & Technology | 半導体装置の作製方法及び水素処理装置 |
| WO2007040709A1 (en) * | 2005-09-16 | 2007-04-12 | Cree, Inc. | Methods of fabricating oxide layers on silicon carbide layers utilizing atomic oxygen |
| JP2008235331A (ja) * | 2007-03-16 | 2008-10-02 | Nissan Motor Co Ltd | 炭化珪素半導体装置及びその製造方法 |
| WO2010103820A1 (ja) * | 2009-03-11 | 2010-09-16 | 三菱電機株式会社 | 炭化珪素半導体装置の製造方法 |
| JP2014086711A (ja) * | 2012-10-29 | 2014-05-12 | Meidensha Corp | 半導体装置製造方法及び半導体装置 |
| JP2015023043A (ja) * | 2013-07-16 | 2015-02-02 | 三菱電機株式会社 | 炭化珪素半導体装置の製造方法 |
-
2002
- 2002-06-28 JP JP2002189368A patent/JP3950959B2/ja not_active Expired - Lifetime
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005277253A (ja) * | 2004-03-26 | 2005-10-06 | National Institute Of Advanced Industrial & Technology | 半導体装置の作製方法及び水素処理装置 |
| WO2007040709A1 (en) * | 2005-09-16 | 2007-04-12 | Cree, Inc. | Methods of fabricating oxide layers on silicon carbide layers utilizing atomic oxygen |
| EP2259290A3 (en) * | 2005-09-16 | 2011-01-05 | Cree, Inc. | Methods of fabricating oxide layers on silicon carbide layers utilizing atomic oxygen |
| US8119539B2 (en) | 2005-09-16 | 2012-02-21 | Cree, Inc. | Methods of fabricating oxide layers on silicon carbide layers utilizing atomic oxygen |
| JP2008235331A (ja) * | 2007-03-16 | 2008-10-02 | Nissan Motor Co Ltd | 炭化珪素半導体装置及びその製造方法 |
| US7772058B2 (en) | 2007-03-16 | 2010-08-10 | Nissan Motor Co., Ltd. | Method of manufacturing silicon carbide semiconductor device |
| WO2010103820A1 (ja) * | 2009-03-11 | 2010-09-16 | 三菱電機株式会社 | 炭化珪素半導体装置の製造方法 |
| JP4911263B2 (ja) * | 2009-03-11 | 2012-04-04 | 三菱電機株式会社 | 炭化珪素半導体装置の製造方法 |
| US8753951B2 (en) | 2009-03-11 | 2014-06-17 | Mitsubishi Electric Corporation | Method for manufacturing silicon carbide semiconductor device |
| JP2014086711A (ja) * | 2012-10-29 | 2014-05-12 | Meidensha Corp | 半導体装置製造方法及び半導体装置 |
| JP2015023043A (ja) * | 2013-07-16 | 2015-02-02 | 三菱電機株式会社 | 炭化珪素半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3950959B2 (ja) | 2007-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7816688B2 (en) | Semiconductor device and production method therefor | |
| JP5212833B2 (ja) | 半導体装置 | |
| US6955973B2 (en) | Method for forming a semiconductor device | |
| JP5584823B2 (ja) | 炭化珪素半導体装置 | |
| KR102324000B1 (ko) | 실리콘 탄화물 반도체 디바이스 및 그 제조 방법 | |
| US8119539B2 (en) | Methods of fabricating oxide layers on silicon carbide layers utilizing atomic oxygen | |
| KR20040014978A (ko) | 탄화규소 금속-산화물 반도체 전계 효과 트랜지스터에서반전 층 이동도의 개선 방법 | |
| JP4549167B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2003243653A (ja) | 炭化珪素半導体装置の製造方法 | |
| KR101915916B1 (ko) | 탄화규소 반도체 장치 및 그 제조 방법 | |
| JP3950959B2 (ja) | 半導体装置の製造方法 | |
| JP4164575B2 (ja) | 半導体装置の製造方法 | |
| Wang et al. | A highly efficient annealing process with supercritical N 2 O at 120 C for SiO 2/4H–SiC interface | |
| JP5197474B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| US10763105B2 (en) | Method for manufacturing grooved MOSFET device based on two-step microwave plasma oxidation | |
| JP2008078253A (ja) | 半導体装置の製造方法 | |
| JP4997605B2 (ja) | コールドウォール型熱処理炉および絶縁膜形成装置 | |
| JP2013247141A (ja) | 炭化珪素半導体装置の製造方法 | |
| Liu et al. | Wet thermal annealing effect on TaN/HfO2/Ge metal—oxide—semiconductor capacitors with and without a GeO2 passivation layer | |
| JP5687220B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2020004818A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2015069989A (ja) | 炭化珪素半導体装置の製造方法 | |
| Yano et al. | High temperature NO annealing of deposited SiO2 and SiON films on n-type 4H-SiC | |
| WO2021172067A1 (ja) | 半導体装置及びその製造方法、電界効果トランジスタ | |
| JP2023001785A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040826 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040831 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041029 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050823 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051021 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061212 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070208 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070223 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070320 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3950959 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |