JP2004031796A - Chip type composite part and method of manufacturing the same - Google Patents
Chip type composite part and method of manufacturing the same Download PDFInfo
- Publication number
- JP2004031796A JP2004031796A JP2002188153A JP2002188153A JP2004031796A JP 2004031796 A JP2004031796 A JP 2004031796A JP 2002188153 A JP2002188153 A JP 2002188153A JP 2002188153 A JP2002188153 A JP 2002188153A JP 2004031796 A JP2004031796 A JP 2004031796A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- base
- layer
- thermistor
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Thermistors And Varistors (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は基体上にサーミスタと抵抗素子を直列に接続してなるチップ型複合部品及びその製造方法に関するものである。
【0002】
【従来の技術】
一定電圧を印加する回路にて、例えばNTCサーミスタを使用した場合、サーミスタを動作状態とするとサーミスタの電流が流れ、どうしても温度上昇が起きる。温度上昇が起きると、サーミスタの特性からサーミスタの抵抗値が減少するため消費電力が増加し、サーミスタ自体の自己発熱により周囲の温度検知を正確に行うことが出来なくなる。
【0003】
即ち、消費電力(W)={電圧(V)}2/抵抗値(R)であり、温度上昇に伴って抵抗値が減少すればサーミスタに印加される電力が増加してしまう。このためますます温度上昇が進むという悪循環を引き起こしてしまう。
【0004】
従来はこのようなサーミスタに供給される電力の増加を抑えるために直列に抵抗素子を接続して、温度上昇によるサーミスタの抵抗値減少に伴う印加電力の上昇(サーミスタの自己発熟量の上昇)を直列に接続された抵抗に電圧を分圧することにより防ぎ、温度の誤検知を防ぐ方法が取られていた。
【0005】
【発明が解決しようとする課題】
しかしながら、従来は抵抗素子とサーミスタをそれぞれ個別に用意し、例えば基板上に実装することにより直列接続を実現していた。このため、どうしてもサーミスタと抵抗素子それぞれの実装スペースが必要であり、小型化には限界があった。
【0006】
小型化のためにひとつのチップにサーミスタと抵抗素子とを搭載するものもあったが、例えば、特開2000−124008号に記載のように、従来の積層技術ではサーミスタと抵抗素子を並列に接続することが出来るに過ぎなかった。このため、サーミスタと抵抗を直列に接続した複合チップの実現が待たれていた。
【0007】
また、サーミスタと抵抗とを直列に接続しても、サーミスタと抵抗との合成特性が検出できるのみでは、温度変化に対するサーミスタの抵抗変化を適切に検知できなくなる虞があった。
【0008】
例えば、サーミスタの例えば25度C時の抵抗値が200Ωであり、直列に接続された抵抗が1MΩであるような場合では、周囲の温度変化に対する抵抗値の変化は数十Ω程度であり、合成の抵抗値で見るとほんのわずかな変化となるため、実用的には不十分な部品となってしまう。
【0009】
【課題を解決するための手段】
本発明は、上述した課題を解決することを目的としてなされたもので、サーミスタと抵抗を1チップで直列に接続すると共に温度変化を確実に検知可能な複合チップその製造方法を提供することにより、少ない占有面積でサーミスタ自体の自己発熱があっても周囲の温度検知を正確に行うことが出来るようにすることを目的とする。そして、係る目的を達成し、上述した課題を解決する一手段として例えば以下の構成を備える。
【0010】
即ち、絶縁材料で構成した基体上にサーミスタと抵抗素子を直列に接続するチップ型複合部品であって、前記基体上の一方端部側に形成されたサーミスタ層と、前記基体の他方端部側に前記サーミスタ層と所定間隔を持って形成された抵抗体層と、前記基体の一方端部端面から前記サーミスタ層の一方面に形成される第1の電極と、前記基体の他方端部端面から前記抵抗体層の一方面に形成される第2の電極と、前記サーミスタ層の他方面と前記抵抗体層の他方面間に形成され、前記サーミスタ層と前記抵抗体層間で前記基体側面に延出する延出部を有する第3の電極とを備え、前記第1の電極からサーミスタ層、第3の電極、抵抗体層、第2の電極が直列に接続されていることを特徴とする。
【0011】
そして例えば、前記基体上に前記第1の電極を形成し、前記1の電極上から前記基体中央部上に前記サーミスタ層を形成し、前記サーミスタ層上から前記基体上に前記第3の電極を形成し、前記第3の電極上から前記基体上に前記抵抗体層を形成し、前記抵抗体層上から前記基体の他方端部に前記第2の電極を形成してなることを特徴とする。
【0012】
また例えば、前記基体上に前記第1の電極及び前記第2の電極を形成し、前記1の電極上から前記基体中央部上に前記サーミスタ層を形成すると共に、前記第2の電極上から前記基体中央部上に抵抗体層を形成し、前記サーミスタ層上面から前記基体中央部上を経て前記抵抗体層上に前記第3の電極を形成してなることを特徴とする。
【0013】
さらに例えば、前記基体上に前記第3の電極を形成し、前記3の電極の中央部近傍から前記基体の一方端部近傍上に前記サーミスタ層を形成すると共に、前記第3の電極の中央部近傍から前記基体の他方端部近傍上に前記抵抗体層を形成し、前記サーミスタ層上から前記基体一方端部上に前記第1の電極を形成し、前記抵抗体層上から前記基体の他方端部上に前記第2の電極を形成してなることを特徴とする。
【0014】
また例えば、前記基体上に前記第1の電極、第2の電極、第3の電極をそれぞれ所定間隔をもって列状に形成し、前記1の電極と前記第3の電極をまたいで前記サーミスタ層を形成し、前記第2の電極と前記第3の電極をまたいで前記抵抗体層を形成してなることを。
【0015】
さらにまた例えば、さらにその上にコート層を形成して保護コートとすると共に、前記第1の電極及び前記第2の電極にそれぞれ接続された外部接続電極を形成し、前記第3の電極の延出部端部に接続された側面電極を形成することを特徴とする。
【0016】
また例えば、前記サーミスタ層あるいは抵抗体層のいずれかの上部に識別マークを表示することを特徴とする。
【0017】
または、絶縁材料で構成した基体上にサーミスタと抵抗素子を直列に接続するチップ型複合部品の製造方法であって、前記基体の一方端部端面から中央に延出する第1の電極を形成する第1電極形成工程と、前記1の電極上から前記基体中央部上に前記サーミスタ層を形成するサーミスタ層形成工程と、前記サーミスタ層の他方面から前記基体の他方端部方向に、前記基体中央部で前記基体側面に延出する延出部を有する第3の電極を形成する第3電極形成工程と、前記第3の電極上から前記基体上に抵抗体層を形成する抵抗体層形成工程と、前記抵抗体層上から前記基体の他方端部に前記第2の電極を形成する第2電極形成工程とを有し、前記第3電極形成工程で形成する前記第3の電極は、前記サーミスタ層の他方面と前記抵抗体層の他方面間に形成され、前記サーミスタ層と前記抵抗体層間で前記基体側面に延出する延出部を有するチップ型複合部品の製造方法とすることを特徴とする。
【0018】
さらにまた、絶縁材料で構成した基体上にサーミスタと抵抗素子を直列に接続するチップ型複合部品の製造方法であって、前記基体の一方端部面から中央に延出する第1の電極を形成する第1電極形成工程と、前記基体の他方端部面から中央に延出する前記第2の電極を形成する第2電極形成工程と、前記1の電極上から前記基体中央部上に前記サーミスタ層を形成するサーミスタ層形成工程と、前記第2の電極上から前記基体中央部上に抵抗体層を形成する抵抗体層形成工程と、前記サーミスタ層上面から前記基体中央部上を経て前記抵抗体層上に形成され、前記基体中央部で基体側面に延出する延出部を有する第3の電極を形成する第3電極形成工程を有するチップ型複合部品の製造方法であることを特徴とする。
【0019】
または、絶縁材料で構成した基体上にサーミスタと抵抗素子を直列に接続するチップ型複合部品の製造方法であって、前記基体の中央部に基体側面に延出する延出部を備える第3の電極を形成する第3電極形成工程と、前記3の電極の中央部近傍から前記基体の一方端部近傍上にサーミスタ層を形成するサーミスタ層形成工程と、前記第3の電極の中央部近傍から前記基体の他方端部近傍上に前記抵抗体層を形成する抵抗体層形成工程と、前記サーミスタ層上から前記基体一方端部上に前記第1の電極を形成する第1電極形成工程と、前記抵抗体層上から前記基体の他方端部上に前記第2の電極を形成する第2電極形成工程を有するチップ型複合部品の製造方法であることを特徴とする。
【0020】
または、絶縁材料で構成した基体上にサーミスタと抵抗素子を直列に接続するチップ型複合部品の製造方法であって、前記基体の一方端部端面から中央に延出する第1の電極を形成する第1電極形成工程と、前記基体の中央部に基体側面に延出する延出部を備える第3の電極を形成する第3電極形成工程と、前記基体の他方端部端面から中央に延出する第2の電極を形成する第2電極形成工程と、前記1の電極と前記第2の電極をまたいで前記サーミスタ層を形成するサーミスタ層形成工程と、前記第2の電極と前記第3の電極をまたいで前記抵抗体層を形成する抵抗体層形成工程とを有し、前記基体上に形成される前記第1の電極、第2の電極、第3の電極をそれぞれ所定間隔をもって列状に形成されることを特徴とするチップ型複合部品の製造方法とする。
【0021】
そして例えば、さらにその上にコート層を形成して保護コートと形成する保護コート形成工程と、前記第1の電極及び前記第3の電極にそれぞれ接続された外部接続電極を形成する外部電極形成工程と、前記第3の電極の前記延出部に接続された側面電極を形成する側面電極形成工程を有するチップ型複合部品の製造方法であることを特徴とする。
【0022】
また例えば、前記保護コート層のサーミスタ層あるいは抵抗体層のいずれかの上部に識別マークを表示する識別マーク表示工程を有する複合チップ部品の製造方法とすることを特徴とする。
【0023】
【発明の実施の形態】
以下、図面を参照して本発明に係る一発明の実施の形態例を詳細に説明する。
〔第1の実施の形態例〕
図1は本発明に係る一発明の実施の形態例の複合チップの構成を説明するための断面図、図2は本実施の形態例の複合チップの上面図であり、図1のA−A図断面を上面から見た図である。また、図1は図2のB−B面断面図である。
【0024】
本実施の形態例では、複合チップの例として、アルミナ基体の上にサーミスタと抵抗体とを直列に接続した状態にする例を説明する。
【0025】
図において、1は電気絶縁性を有するアルミナ基体であり、アルミナ基体1はアルミナ焼結体により形成されている。本実施の形態例では、複合チップ完成時にほぼ実装面積1.28mm2(1.6mm×0.8mm×0.8mmサイズの複合チップ)程度に成形する。
【0026】
2はアルミナ基体1の一方端部端面より中央部にかけて形成された内部電極A、3は内部電極A2の端部を除く全面を覆うように形成されたサーミスタ層である。本実施の形態例のサーミスタ層3はほぼ正方形状に成形している。
【0027】
4はサーミスタ層3の上面からアルミナ基体1の他方側にかけて形成された内部電極Bであり、内部電極B4はアルミナ基体1の中央部側面両端部まで延出した延出部4a、4bが形成されている。
【0028】
5は内部電極B4の上を覆うように形成された抵抗体層であり、本実施の形態例では抵抗体層5をほぼ正方形状に成形している。
【0029】
6は抵抗体層5の上面からアルミナ基体1の他方側端部端面まで形成された内部電極Cである。7はサーミスタ層3と抵抗体層5や内部電極をコートする保護コートである。このようにしてアルミナ基体1上にサーミスタ層3と抵抗体層5を内部電極により直列に接続した後、アルミナ基体1の端部を除いた中央部を保護コート7で覆い表面をコートする。これにより経年変化などから防ぐことができる。
【0030】
そして最後にアルミナ基体1の一方端部の内部電極A2に接続されアルミナ基体1の一方端部側面に端子電極A8を、アルミナ基体1の他方端部の内部電極C6に接続されアルミナ基体1の他方端部側面に端子電極B9を、アルミナ基体1の両側面端部の内部電極A2に接続されアルミナ基体1の両側面に側面電極A10及び側面電極B11を形成する。
【0031】
なお、本実施の形態例では、完成時にサーミスタ層3に接続されている端子電極を容易に識別可能とするため、端子電極A8近傍の保護コート7表面に表示材15を付加している。
【0032】
表示材15は、保護コート7と区別のつきやすい塗料を塗布、又は、保護コート7と区別のつきやすいインクを用いてのスタンプで表示するものであってもよい。識別可能な表示であればどのような材料であっても、或いはどのような方法で表示させてもよい。或いは、保護コート7の一部を削ることにより他の区別をつけてもよい。
【0033】
この結果、複合チップの外観は図3に示す状態となり、表示材15を付加したことにより、複合チップの裏表を容易に識別できる。さらに、サーミスタ素子のみを接続する場合においても、複合チップを実装する際のチップの実装向きを容易に識別でき、表示材15の付加されている側の端子電極と側面電極を実装基板の配線パターン位置に間違いなく位置決めでき、実装結果の確認も容易に行える。
【0034】
なお、本実施の形態例で用いるアルミナ基体1は、例えば96%Al2O3のアルミナ基板を用い、基板の厚さはチップサイズに合わせて適当な厚さのものを選択することが望ましい。
【0035】
内部電極A2、B4、C6は、Ag、Ag/Pd,Pt、Auなどの任意の貴金属をスパッタリング、スクリーン印刷などにより形成できる。例えば、Ag−Pd−ガラスのメタルグレーズをスクリーン印刷などにより形成することができる。なお、内部電極をAu又はAgで形成してもよい。
【0036】
同じくサーミスタ層3は任意の特性を持つサーミスタペーストをスクリーン印刷などにより形成する。本実施の形態例で用いるサーミスタペーストは、Mn,Ni,Co,Fe,Al,Cuの中より特性に応じて3から4種類選択した複合酸化物を用いる。サーミスタ層3の焼成温度は850度C〜1300度Cとすることができるが、望ましくは1000度C以下とする。
【0037】
焼成温度を低く設定した場合、例えば1000度C以下であるような場合には、低温での焼結性を良くして、内部電極A2やアルミナ基体1への密着性の増大を図るため、サーミスタペースト内にガラス材料を添加する。
【0038】
具体的には、例えば以下の方法で製造する。
【0039】
▲1▼サーミスタ成分比がMn:30〜60mol%、Ni:10〜30mol%、Co:10〜30mol%、Fe:10〜30mol%になる割合の各種金属の酸化物を原料として、溶媒には水又はアルコールを用いて湿式ボールミルにより混合してスラリーを製造する。出発原料として用いる金属酸化物としては、Mn3O4,NiO,Co304,Fe203等とすることが望ましい。
【0040】
▲2▼混合したスラリーを乾燥工程において乾燥させて水分又はアルコールを除去した後、800度C〜1000度Cにて仮焼成を行い、原料粉末を作る。
【0041】
▲3▼仮焼成を行った粉末を湿式ボールミルにより粉砕する。このとき溶媒は水又はアルコールを用いる。
【0042】
▲4▼得られたスラリーを乾燥工程において乾燥させ、水分又はアルコール成分を除去した後、エチルセルロース、α一テルピネオールを加え3本ロールミルを用いてサーミスタペーストを作成する。
【0043】
▲5▼ガラスをサーミスタペースト内に加える場合はホウ珪酸ガラス粉末をサーミスタペースト内に添加して3本ロールミルによりペースト化する。
【0044】
以上のようにしてサーミスタペーストを製造し、このサーミスタペーストをスクリーン印刷でアルミナ基体1に形成することにより、小型でありながら性能のよいサーミスタが製造できる。
【0045】
また、本実施の形態例の抵抗体層5は、任意の特性を持つ抵抗体ペーストをスクリーン印刷で形成するほか、抵抗体材料をスパッタリングなどにより形成してもよい。ここで用いる抵抗体材料はRuO2、SnO2などを用いることができ、抵抗値により任意のものを選択可能である。
【0046】
抵抗体層5をスクリーン印刷により形成する場合は、抵抗体の粉末をペースト化して用いる。この場合の抵抗体層5の焼成温度は600度C〜1000度Cとすることが望ましい。サーミスタ層3と焼成温度を同じとする場合は、サーミスタ層3と抵抗体層3(内部電極B4を含む。)を同時焼成により形成してもよい。
【0047】
端子電極A8、B9及び側面電極A10、B11は、Ag、Ag/Pd、Ni/Cr,Cuなどの任意の導電材料をディッピング又はスパッタリングなどにより形成し、その上にニッケル、半田又はSnを電界めっきなどにより形成して半田付け性を確保することが望ましい。
【0048】
保護コート7は、ガラスまたは耐熱性の樹脂のなかから任意に選択してスクリーン印刷などにより形成する。例えば、ホウ珪酸ガラスを用いたペースト又はエポキシ、ポリイミド系の樹脂を用いることができる。
【0049】
このようにして製造した複合チップのサーミスタ特性及び抵抗素子の抵抗値特性は、サーミスタ層、抵抗層又は内部電極のレーザートリミングまたは、内部電極・構造(電間距離)により調整が可能である。
【0050】
次に、以上に構成を説明した複合チップの製造方法を図4乃至図14を参照して説明する。図4乃至図14は本実施の形態例の複合チップの製造方法を説明するための図であり、各製造工程を模式的に表している。
【0051】
図4は絶縁基板であるアルミナ基体上に内部電極Aを形成する工程を示し、図5はその上にサーミスタ層を形成する工程を示し、図6は内部電極Bを形成する工程を示し、図7はその上に抵抗体層を形成する工程を示し、図8はその上に内部電極Cを形成する工程を示し、図9はさらにその上に保護コートを形成する工程を示し、図10は保護コートの上に表示材を付加する工程を示し、図11は短冊状の列状集合部品形状に切断する工程を示し、図12はさらに端子電極を形成する工程を示し、図13は短冊状の集合部品を各個別の複合チップ部品に切断する工程を示し、図14は個別の複合チップに側面電極A、Bを形成する工程を示している。
【0052】
まず、図4に示すように所定大きさのアルミナ焼結体の絶縁基板(以下の説明は12個の複合チップを製造する場合の例を説明する。)101の上に内部電極A102を例えばAg−Pd−ガラスメタルグレーズにより印刷する。
【0053】
続いて図5に示すように、各内部電極A102毎に端部を除く延長部の上面にかけて先の製造方法で製造したサーミスタペースト(例えば、サーミスタ特性を有する粒径数μm程度の複合金属酸化物(CO2O3+NiO+Mn2O3)とガラスフリットと有機質ビヒクルとの塗料)を印刷し、例えば約850度Cで焼成することにより各サーミスタ層103を形成する。
【0054】
次に、図6に示すように、各サーミスタ層103毎にサーミスタ層103上面よりアルミナ基板101上にかけて内部電極B104を例えばAg−Pd−ガラスメタルグレーズにより印刷する。なお、この際、内部電極B104はチップごとの切り離し時に両側面部まで延出させるため、図に行方向に互いに隷属している。
【0055】
さらに、図7に示すように、各内部電極B104上からアルミナ基板101上にかけて抵抗体ペーストを印刷して各抵抗体層105を形成する。
【0056】
そして図8に示すように各抵抗体層105毎に抵抗体層105上面よりアルミナ基板101上にかけて内部電極C106を例えばAg−Pd−ガラスメタルグレーズにより印刷する。それと同時にビアホールを電極グレーズで充填する。そして、例えば約850度Cで焼成することにより各抵抗体層105を形成する。
【0057】
なお、サーミスタ層103と抵抗体層105を同じ温度で焼成する場合には、サーミスタ層103形成後に焼成するのではなく、最後に一括して焼成してもよい。
【0058】
なお、ここで、抵抗値或いはサーミスタ特性を調整する必要があるときは、内部電極C6をレーザ光により抵抗体層105上で切断し、切溝位置によって抵抗値を調整する。切断の方法はレーザ光による他、サンドブラスト法で調整してもよく、或いは内部電極C106を予めくし形に形成しておき、くし形の連続部を適当位置で切断して調整してもよい。
【0059】
次に、図9に示すように、各複合チップ中央部の内部電極B104(両側面端部への延出部を除く。)、サーミスタ層102、抵抗体層105とを被覆するように、例えば耐熱性エポキシ樹脂を印刷形成し、例えば約130度Cで樹脂を硬化させ保護コート107を形成する。
【0060】
そして図10に示すように、保護コート107の内部電極A102側端部近傍(サーミスタ層上部)に表示材115を塗布する。この表示材115は、サーミスタ層103がどちら側かを判別可能にするためのものであり、内部電極105側(抵抗体層上部)に表示されていてもよいことはもちろんである。
その後図11に示すように各複合チップ片の長さ方向を幅方向として破線で示す部分(あらかじめ分割溝を形成していてもよい。)から絶縁基板101を分割して短冊様分割体120を得る。
【0061】
次に、図12に示すように、短冊様分割体120の幅方向の両側に連続した端子電極108、109を形成し、一方の端子電極を内部電極102に、他方の端子電極を内部電極C106とをそれぞれ接続した状態とする。端子電極108、109の形成は、Ni−Crの真空蒸着による方法、Ag−Pd−ガラスメタルグレーズの塗布、焼成による方法、Agを分散させてエポキシ樹脂塗料の塗布、硬化などの方法によって形成される。
【0062】
続いて、図13に示すように、短冊様分割体120を各複合チップごとに、例えば図13の破線位置(あらかじめ分割溝を形成していてもよい。)で切断して個別の複合チップ(150)ごとに分離する
最後に図14に示すように、個別の複合チップ体150の側面に側面電極110、111を形成し、側面電極110、111を内部電極104に接続した状態として複合チップ部品を完成させる。
【0063】
側面電極110、111の形成は、Ni−Crの真空蒸着による方法、Ag−Pd−ガラスメタルグレーズの塗布、焼成による方法、Agを分散させてエポキシ樹脂塗料の塗布、硬化などの方法によって形成される。
【0064】
なお、以上に説明した本実施の形態例においては、側面電極を一方側面ではなく両側面に形成して実装時の実装基板配線パターンの設計の余裕度を上げた例を説明したが、一方側面に形成するのみで足りる使用の場合にはいずれか一方のみ側面電極を形成すればよい。
【0065】
また、部品の表裏が判別できればサーミスタ接続端子電極を識別できるため、一方側面のみの側面電極を設ける場合には、部品のどちら側にサーミスタ層が設けられているか判別でき、表示材15について必ずしも付加する必要がなく、表示を省略してもよい。
【0066】
以上説明したように本実施の形態例によれば、アルミナ基体1の一方端部近傍に内部電極A2を形成し、その上にサーミスタ層3を形成し、サーミスタ層3上部よりアルミナ基体1の他方端部側にかけて内部電極B4を形成し、アルミナ基体1上の内部電極B4を覆うように抵抗体層5を形成し、抵抗体層5上からアルミナ基体1の他方端部にかけて内部電極C6を形成し、サーミスタ層3、内部電極B4、抵抗体層5の上面露出部を保護コート7で覆い、両端部に端子電極A8、端子電極B9を形成することにより、サーミスタ素子と抵抗素子を同一の小型チップ上に直列に形成することができ、サーミスタ素子の発熱による抵抗値の減少があっても、その影響を最小限に抑えることができる。
【0067】
また、内部電極B4を外部に接続する側面電極10、11を備えているため、電力の供給はサーミスタと抵抗直列で行いながら、温度変化検出などのサーミスタ特定の検出はサーミスタ単独で行うことができ、サーミスタ特定の変化をより確実かつ正確に検出できる。
【0068】
〔第2の実施の形態例〕
以上の説明においては、内部電極A2の上にサーミスタ層3、その上に内部電極B4、その上に抵抗体層5、その上に内部電極C6というように順次重ねあわせて各層を形成する例について説明した。しかし、本発明は以上の例に限定されるものではなく、例えば内部電極A2、内部電極C6を共にアルミナ基体1上に形成し、内部電極A2、内部電極C6上にサーミスタ層3と抵抗体層5を形成し、サーミスタ層3と抵抗体層5上と中間部のアルミナ基体1上に内部電極B4を形成してもよい。このように形成することにより製造工程を簡略化できる。
【0069】
このように形成する本発明に係る第2の実施の形態例を以下図15及び図16を参照して説明する。図15は本発明に係る第2の実施の形態例の複合チップの構成を説明するための断面図、図16は第2の実施の形態例の複合チップの上面図であり、図15のA‐A図断面を上面から見た図である。また、図15は図16のB−B面断面図である。上述した第1の実施の形態例と同様構成には同一番号を付し詳細説明を省略する。
【0070】
第2の実施の形態例では、まず、アルミナ基体上に第1の実施の形態例とほぼ同様形状の内部電極A2を印刷する。続いて第1の実施の形態例と上面積がほぼ同様形状の内部電極C206を印刷する。
【0071】
そして、次に内部電極2の上に第1の実施の形態例とほぼ同様にサーミスタペーストを印刷し、例えば約850度Cで焼成することにより各サーミスタ層3を形成する。次に内部電極C206の上に端部を除いた内部電極C206を覆うように抵抗体ペーストを印刷し、サーミスタ層2と抵抗体層205の少なくとも中央部上面を覆い、中間部のアルミナ基体1上の部分で両側面端部に延出するように内部電極B204を印刷などで形成し、例えば約850度Cで焼成する。
【0072】
なお、サーミスタ層3と抵抗体層205を同じ温度で焼成する場合には、サーミスタペースト印刷後に焼成するのではなく、内部電極B204印刷後に一括して焼成してもよい。
【0073】
なお、ここで、抵抗値或いはサーミスタ特性を調整する必要があるときは、内部抵抗B204を例えばレーザ光により抵抗体層105上で切断し、切溝位置によって抵抗値を調整する。切断の方法はレーザ光による他、サンドブラスト法で調整してもよく、或いは内部電極B204を予めくし形に形成しておき、くし形の連続部を適当位置で切断して調整してもよい。
【0074】
その後各内部電極A2、C206の両端部を除くサーミスタ層2、内部電極B204、抵抗体層205露出部分を被覆するように、例えば耐熱性エポキシ樹脂を印刷形成し、例えば約130度Cで樹脂を硬化させ保護コート207を形成する。
【0075】
そして短冊状に分割後にアルミナ基体1の両端部に端子電極A208と端子電極B209を形成し、個別チップに分割後両側面に側面電極210、211を形成する。
【0076】
以上説明したように第2の実施の形態例によれば、電極とサーミスタ層、抵抗体層を形成するのに、3層に形成するのみで複合チップ部品を製造でき、例えば内部電極A、Bを同時に印刷できるなど製造工程の簡略化が実現する。
【0077】
さらに、それぞれの層の形成精度も第1の実施の形態例に比し余裕を待たせることができ、小型チップの製造に大きなメリットが得られる。
【0078】
〔第3の実施の形態例〕
以上に説明した第2の実施の形態例では、まず内部電極A2と内部電極C206をアルミナ基体1上に印刷してその上にサーミスタ層3、抵抗体層205を形成し、その上に内部電極B204を形成する例を説明した。しかし、本発明は以上の例に限定されるものではなく、例えば最初に内部電極Bを形成してもよい。最初に内部電極Bを形成する本発明に係る第3の実施の形態例を以下図17及び図18を参照して説明する。図17は本発明に係る第3の実施の形態例の複合チップの構成を説明するための断面図、図18は第3の実施の形態例の複合チップの上面図であり、図17のA‐A図断面を上面から見た図である。また、図17は図18のB−B面断面図である。上述した実施の形態例と同様構成には同一番号を付し詳細説明を省略する。
【0079】
第3の実施の形態例では、まず、アルミナ基体の中央部上に図18に示すようにほぼ長方形状で中央に両側面部に延出する延出部を有する内部電極B304を印刷などにより形成する。
【0080】
続いてこの内部電極B304の少なくとも中央部を除く一方端部を覆うように第1の実施の形態例と上面積がほぼ同様形状にサーミスタペーストを印刷し、例えば約850度Cで焼成することによりサーミスタ層303を形成する。次に内部電極B304の他方端部を覆うように第1の実施の形態例と上面積がほぼ同様形状に抵抗体ペーストを印刷し、さらに、サーミスタ層2と抵抗体層205の少なくとも中央部上面を覆うように内部電極A302と内部電極C306を印刷し、例えば約850度Cで焼成する。
【0081】
なお、サーミスタ層3と抵抗体層205を同じ温度で焼成する場合には、サーミスタペースト印刷後に焼成するのではなく、内部電極A302と内部電極C306を印刷後に一括して焼成してもよい。
【0082】
なお、ここで、抵抗値或いはサーミスタ特性を調整する必要があるときは、内部抵抗C306を例えばレーザ光により抵抗体層305上で切断し、切溝位置によって抵抗値を調整する。切断の方法はレーザ光による他、サンドブラスト法で調整してもよく、或いは内部電極C306を予めくし形に形成しておき、くし形の連続部を適当位置で切断して調整してもよい。
【0083】
その後各内部電極A302、C306の両端部を除くサーミスタ層302、内部電極B304、抵抗体層305露出部分を被覆するように、例えば耐熱性エポキシ樹脂を印刷形成し、例えば約130度Cで樹脂を硬化させ保護コート307を形成する。
【0084】
そして短冊状に分割後にアルミナ基体1の両端部に端子電極A308と端子電極B309を形成し、個別チップに分割後両側面に側面電極310、311を形成する。
【0085】
以上説明したように第3の実施の形態例によれば、第2の実施の形態例と同様に3層に形成するのみで複合チップ部品を製造でき、製造工程の簡略化が実現する。
【0086】
〔第4の実施の形態例〕
以上に説明した第2の実施の形態例では、まず内部電極A2と内部電極C206をアルミナ基体1上に印刷してその上にサーミスタ層3、抵抗体層205を形成し、その上に内部電極B204を形成する例を説明した。しかし、本発明は以上の例に限定されるものではなく、例えば最初に内部電極A、B、Cを形成してもよい。最初にすべての内部電極を形成する本発明に係る第4の実施の形態例を以下図19及び図20を参照して説明する。図19は本発明に係る第4の実施の形態例の複合チップの構成を説明するための断面図、図20は第4の実施の形態例の複合チップの上面図であり、図19のA‐A図断面を上面から見た図である。また、図19は図20のB−B面断面図である。上述した実施の形態例と同様構成には同一番号を付し詳細説明を省略する。
【0087】
第4の実施の形態例では、まず、アルミナ基体1の中央部に図20に示すように列状に所定間隔で内部電極A402、B404,C406を印刷などにより形成する。
【0088】
続いてこの内部電極A402と内部電極B404をまたいで第1の実施の形態例と上面積がほぼ同様形状にサーミスタペーストを印刷し、例えば約850度Cで焼成することによりサーミスタ層403を形成する。次に内部電極B404と内部電極C406をまたいで第1の実施の形態例と上面積がほぼ同様形状に抵抗体ペーストを印刷し、例えば約850度Cで焼成する。
【0089】
なお、サーミスタ層3と抵抗体層205を同じ温度で焼成する場合には、サーミスタペーストと抵抗体ペーストを連続して、又は同時に印刷し、その後に一括して焼成してもよい。
【0090】
なお、ここで、抵抗値或いはサーミスタ特性を調整する必要があるときは、例えばレーザ光により抵抗体層305の一部を切断し、内部電極との接触位置を(或いは接触面積を)切溝位置によって変更し、抵抗値を調整する。
【0091】
その後サーミスタ層403、抵抗体層405、内部電極B404の上面露出部分を被覆するように、例えば耐熱性エポキシ樹脂を印刷形成し、例えば約130度Cで樹脂を硬化させ保護コート407を形成する。
【0092】
そして短冊状に分割後にアルミナ基体1の両端部に端子電極A408と端子電極B409を形成し、個別チップに分割後両側面に側面電極を形成する。
【0093】
以上説明したように第4の実施の形態例によれば、最初に直接アルミナ基体1上に内部電極を印刷などにより形成するため、電極の形成を平坦面に対して行えばよく、容易に形成できる。また、内部電極を一度に印刷することができ、製造工程を簡略化することができる。また、内部電極上に形成するサーミスタ層403と抵抗体層405も、内部電極の厚さがさほど厚くないため、同じく形成が容易であり、形成すべき位置精度にも余裕があり、容易に小型チップを提供できる。
【0094】
【発明の効果】
以上説明したように本発明によれば、ひとつのチップ上にサーミスタ素子と抵抗素子を直列に形成でき、少ない占有面積で発熱などで特性が変化することの少ない高精度のサーミスタ特性を有する複合チップ部品を提供できる。
【0095】
また、電力の供給はサーミスタと抵抗直列で行いながら、温度変化検出などのサーミスタ特定の検出はサーミスタ単独で行うことができ、サーミスタ特定の変化をより確実かつ正確に検出できる。
【図面の簡単な説明】
【図1】本発明に係る一発明の実施の形態例の複合チップの構成を説明するための断面図である。
【図2】本実施の形態例の複合チップの上面図である。
【図3】本実施の形態例の複合チップの外観図である。
【図4】本実施の形態例の複合チップの製造方法を説明するための図である。
【図5】本実施の形態例の複合チップの製造方法を説明するための図である。
【図6】本実施の形態例の複合チップの製造方法を説明するための図である。
【図7】本実施の形態例の複合チップの製造方法を説明するための図である。
【図8】本実施の形態例の複合チップの製造方法を説明するための図である。
【図9】本実施の形態例の複合チップの製造方法を説明するための図である。
【図10】本実施の形態例の複合チップの製造方法を説明するための図である。
【図11】本実施の形態例の複合チップの製造方法を説明するための図である。
【図12】本実施の形態例の複合チップの製造方法を説明するための図である。
【図13】本実施の形態例の複合チップの製造方法を説明するための図である。
【図14】本実施の形態例の複合チップの製造方法を説明するための図である。
【図15】本発明に係る第2の発明の実施の形態例の複合チップの構成を説明するための断面図である。
【図16】第2の実施の形態例の複合チップの上面図である。
【図17】本発明に係る第3の発明の実施の形態例の複合チップの構成を説明するための断面図である。
【図18】第3の実施の形態例の複合チップの上面図である。
【図19】本発明に係る第4の発明の実施の形態例の複合チップの構成を説明するための断面図である。
【図20】第4の実施の形態例の複合チップの上面図である。
【符号の説明】
1、101 アルミナ基体
2、102、302、402 内部電極A
3、103、303、403 サーミスタ層
4、104、204、304、404 内部電極B
5、105、205、305、405 抵抗体層
6、106、206、306、406 内部電極C
7、107、207、307、407 保護コート
8、108、208、308、408 端子電極A
9、109、209、309、409 端子電極B
10、11、210、211、301、311、410、411 側面電極[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a chip-type composite component in which a thermistor and a resistance element are connected in series on a base, and a method of manufacturing the same.
[0002]
[Prior art]
In a circuit for applying a constant voltage, for example, when an NTC thermistor is used, when the thermistor is activated, a current of the thermistor flows and a temperature rise inevitably occurs. When the temperature rises, the resistance value of the thermistor decreases due to the characteristics of the thermistor, so that the power consumption increases, and the self-heating of the thermistor itself makes it impossible to accurately detect the ambient temperature.
[0003]
That is, power consumption (W) = {voltage (V)} 2 / resistance value (R), and if the resistance value decreases as the temperature rises, the power applied to the thermistor increases. This causes a vicious cycle in which the temperature rises more and more.
[0004]
Conventionally, in order to suppress an increase in power supplied to the thermistor, a resistance element is connected in series to increase the applied power due to a decrease in the resistance value of the thermistor due to a rise in temperature (increase in the amount of self-ripening of the thermistor) Has been taken by dividing the voltage into resistors connected in series to prevent erroneous temperature detection.
[0005]
[Problems to be solved by the invention]
However, conventionally, a resistance element and a thermistor are individually prepared and mounted on a substrate, for example, to realize a serial connection. For this reason, a mounting space for each of the thermistor and the resistance element is absolutely necessary, and there is a limit to miniaturization.
[0006]
In some cases, a thermistor and a resistor are mounted on a single chip for miniaturization. However, for example, as described in JP-A-2000-124008, a thermistor and a resistor are connected in parallel in a conventional lamination technology. I could only do it. Therefore, realization of a composite chip in which a thermistor and a resistor are connected in series has been awaited.
[0007]
In addition, even if the thermistor and the resistor are connected in series, there is a possibility that the change in the resistance of the thermistor with respect to the temperature change cannot be properly detected only by detecting the combined characteristics of the thermistor and the resistor.
[0008]
For example, in the case where the resistance value of the thermistor at, for example, 25 ° C. is 200Ω and the resistance connected in series is 1 MΩ, the change in the resistance value with respect to a change in the ambient temperature is about several tens of Ω. Since the resistance value changes only slightly, it becomes a practically inadequate component.
[0009]
[Means for Solving the Problems]
The present invention has been made with the object of solving the above-described problems, and by providing a method for manufacturing a composite chip capable of connecting a thermistor and a resistor in series with one chip and reliably detecting a temperature change, It is an object of the present invention to accurately detect the ambient temperature even when the thermistor itself generates heat with a small occupied area. Then, for example, the following configuration is provided as a means for achieving the object and solving the above-described problem.
[0010]
That is, a chip-type composite component in which a thermistor and a resistance element are connected in series on a base made of an insulating material, the thermistor layer formed on one end of the base, and the other end of the base. A resistor layer formed at a predetermined interval from the thermistor layer, a first electrode formed on one surface of the thermistor layer from one end of the base, and a second electrode formed on the other end of the base. A second electrode formed on one surface of the resistor layer, and a second electrode formed between the other surface of the thermistor layer and the other surface of the resistor layer, extending to the side surface of the base between the thermistor layer and the resistor layer. A third electrode having an extending portion extending therefrom, wherein a thermistor layer, a third electrode, a resistor layer, and a second electrode are connected in series from the first electrode.
[0011]
Then, for example, the first electrode is formed on the base, the thermistor layer is formed on the center of the base from the first electrode, and the third electrode is formed on the base from the thermistor layer. And forming the resistor layer on the substrate from above the third electrode, and forming the second electrode on the other end of the substrate from above the resistor layer. .
[0012]
Further, for example, the first electrode and the second electrode are formed on the base, and the thermistor layer is formed on the center of the base from the first electrode, and the thermistor layer is formed on the second electrode from the second electrode. A resistor layer is formed on a central portion of the substrate, and the third electrode is formed on the resistor layer from the upper surface of the thermistor layer, through the central portion of the substrate.
[0013]
Further, for example, the third electrode is formed on the base, the thermistor layer is formed from the vicinity of the center of the third electrode to the vicinity of one end of the base, and the center of the third electrode is formed. The resistor layer is formed near the other end of the base from the vicinity, the first electrode is formed on one end of the base from the thermistor layer, and the other of the base is formed from the resistor layer on the other end. It is characterized in that the second electrode is formed on an end.
[0014]
Further, for example, the first electrode, the second electrode, and the third electrode are formed in a row at predetermined intervals on the base, and the thermistor layer is formed across the first electrode and the third electrode. And forming the resistor layer over the second electrode and the third electrode.
[0015]
Furthermore, for example, a coat layer is further formed thereon to form a protective coat, and external connection electrodes respectively connected to the first electrode and the second electrode are formed, and an extension of the third electrode is formed. A side electrode connected to the end of the protruding portion is formed.
[0016]
Further, for example, an identification mark is displayed on an upper part of either the thermistor layer or the resistor layer.
[0017]
Alternatively, a method of manufacturing a chip-type composite component in which a thermistor and a resistance element are connected in series on a base made of an insulating material, wherein a first electrode extending from one end of the base to the center is formed. A first electrode forming step, a thermistor layer forming step of forming the thermistor layer from the first electrode on the base central part, and a center of the base from the other surface of the thermistor layer to the other end of the base. Forming a third electrode having an extending portion extending to the side surface of the base at a portion, and forming a resistor layer on the base from the third electrode And a second electrode forming step of forming the second electrode on the other end of the base from above the resistor layer, wherein the third electrode formed in the third electrode forming step includes: In addition to the other surface of the thermistor layer and the resistor layer It is formed between the faces, characterized by a method for manufacturing a chip-type composite part having an extending portion extending to the substrate side in the resistor layers and the thermistor layer.
[0018]
Furthermore, a method of manufacturing a chip-type composite component in which a thermistor and a resistance element are connected in series on a base made of an insulating material, wherein a first electrode extending from one end surface of the base to the center is formed. A first electrode forming step of forming, a second electrode forming step of forming the second electrode extending to the center from the other end surface of the base, and the thermistor from the first electrode to the center of the base. A thermistor layer forming step of forming a layer; a resistor layer forming step of forming a resistor layer from the second electrode on the base central portion; and the resistor from the thermistor layer upper surface through the base central portion. A third electrode forming step of forming a third electrode formed on a body layer and having an extended portion extending to a side surface of the base at a central portion of the base, a method of manufacturing a chip-type composite component. I do.
[0019]
Alternatively, there is provided a method of manufacturing a chip-type composite component in which a thermistor and a resistance element are connected in series on a base made of an insulating material, the method further comprising: A third electrode forming step of forming an electrode, a thermistor layer forming step of forming a thermistor layer from near the center of the third electrode to near one end of the base, and from near the center of the third electrode. A resistor layer forming step of forming the resistor layer near the other end of the base; a first electrode forming step of forming the first electrode on the one end of the base from above the thermistor layer; A method of manufacturing a chip-type composite component, comprising a second electrode forming step of forming the second electrode from the resistor layer on the other end of the base.
[0020]
Alternatively, a method of manufacturing a chip-type composite component in which a thermistor and a resistance element are connected in series on a base made of an insulating material, wherein a first electrode extending from one end of the base to the center is formed. A first electrode forming step, a third electrode forming step of forming a third electrode having an extending portion extending to a side surface of the base at a central portion of the base, and extending to a center from an end face of the other end of the base. A second electrode forming step of forming a second electrode, a thermistor layer forming step of forming the thermistor layer across the first electrode and the second electrode, and a step of forming the second electrode and the third electrode. Forming a resistor layer over the electrodes, wherein the first electrode, the second electrode, and the third electrode formed on the base are arranged in a row at predetermined intervals. Chip type composite parts characterized by being formed in And manufacturing method.
[0021]
Then, for example, a protective coat forming step of further forming a coat layer thereon to form a protective coat, and an external electrode forming step of forming external connection electrodes respectively connected to the first electrode and the third electrode And a method of manufacturing a chip-type composite component having a side electrode forming step of forming a side electrode connected to the extension of the third electrode.
[0022]
Further, for example, a method of manufacturing a composite chip component having an identification mark displaying step of displaying an identification mark on either the thermistor layer or the resistor layer of the protective coating layer is provided.
[0023]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, an embodiment of the present invention will be described in detail with reference to the drawings.
[First Embodiment]
FIG. 1 is a cross-sectional view for explaining a configuration of a composite chip according to an embodiment of the present invention, and FIG. 2 is a top view of the composite chip according to the embodiment. It is the figure which looked at the figure section from the upper surface. FIG. 1 is a sectional view taken along the line BB of FIG.
[0024]
In the present embodiment, an example in which a thermistor and a resistor are connected in series on an alumina base will be described as an example of a composite chip.
[0025]
In the figure, reference numeral 1 denotes an alumina substrate having electrical insulation, and the alumina substrate 1 is formed of an alumina sintered body. In the present embodiment, when the composite chip is completed, it is formed into a mounting area of about 1.28 mm 2 (a composite chip having a size of 1.6 mm × 0.8 mm × 0.8 mm).
[0026]
[0027]
Reference numeral 4 denotes an internal electrode B formed from the upper surface of the
[0028]
[0029]
[0030]
Finally, a terminal electrode A8 is connected to the internal electrode A2 at one end of the alumina base 1, and a terminal electrode A8 is connected to a side surface of one end of the alumina base 1, and the other end of the alumina base 1 is connected to an internal electrode C6 at the other end of the alumina base 1. The terminal electrode B9 is connected to the end side surface, and the side electrodes A10 and B11 are formed on both side surfaces of the alumina base 1 by being connected to the internal electrodes A2 at both end sides of the alumina base 1.
[0031]
In the present embodiment, the
[0032]
The
[0033]
As a result, the appearance of the composite chip is as shown in FIG. 3, and the front and back of the composite chip can be easily identified by adding the
[0034]
The alumina substrate 1 used in the present embodiment is, for example, a 96% Al 2 O 3 alumina substrate, and it is desirable to select an appropriate substrate thickness according to the chip size.
[0035]
The internal electrodes A2, B4, and C6 can be formed by sputtering, screen printing, or the like of any noble metal such as Ag, Ag / Pd, Pt, and Au. For example, a metal glaze of Ag-Pd-glass can be formed by screen printing or the like. Note that the internal electrodes may be formed of Au or Ag.
[0036]
Similarly, the
[0037]
When the firing temperature is set low, for example, when the temperature is 1000 ° C. or lower, the thermistor is used to improve the sinterability at a low temperature and increase the adhesion to the internal electrode A2 and the alumina substrate 1. Add the glass material into the paste.
[0038]
Specifically, for example, it is manufactured by the following method.
[0039]
(1) Oxides of various metals having a thermistor component ratio of Mn: 30 to 60 mol%, Ni: 10 to 30 mol%, Co: 10 to 30 mol%, and Fe: 10 to 30 mol% are used as raw materials. A slurry is produced by mixing with water or alcohol by a wet ball mill. The metal oxide used as a starting material, Mn 3 O 4, NiO,
[0040]
{Circle over (2)} The mixed slurry is dried in a drying step to remove water or alcohol, and then pre-baked at 800 ° C. to 1000 ° C. to produce a raw material powder.
[0041]
{Circle around (3)} The powder that has been preliminarily calcined is ground by a wet ball mill. At this time, water or alcohol is used as the solvent.
[0042]
{Circle around (4)} The obtained slurry is dried in a drying step to remove water or alcohol components, and then ethyl cellulose and α-terpineol are added, and a thermistor paste is prepared using a three-roll mill.
[0043]
{Circle around (5)} When glass is added to the thermistor paste, borosilicate glass powder is added to the thermistor paste and made into a paste by a three-roll mill.
[0044]
By manufacturing the thermistor paste as described above and forming the thermistor paste on the alumina substrate 1 by screen printing, a small-sized, high-performance thermistor can be manufactured.
[0045]
Further, the
[0046]
When the
[0047]
The terminal electrodes A8, B9 and the side electrodes A10, B11 are formed by dipping or sputtering an arbitrary conductive material such as Ag, Ag / Pd, Ni / Cr, Cu, etc., and nickel, solder or Sn is electroplated thereon. It is desirable to secure the solderability by forming by such as.
[0048]
The
[0049]
The thermistor characteristics and the resistance value characteristics of the resistance element of the composite chip manufactured as described above can be adjusted by laser trimming of the thermistor layer, the resistance layer or the internal electrode, or the internal electrode / structure (electric distance).
[0050]
Next, a method of manufacturing the composite chip having the above-described configuration will be described with reference to FIGS. 4 to 14 are views for explaining a method of manufacturing the composite chip according to the present embodiment, and schematically show each manufacturing process.
[0051]
4 shows a step of forming an internal electrode A on an alumina substrate as an insulating substrate, FIG. 5 shows a step of forming a thermistor layer thereon, and FIG. 6 shows a step of forming an internal electrode B. 7 shows a step of forming a resistor layer thereon, FIG. 8 shows a step of forming an internal electrode C thereon, FIG. 9 shows a step of further forming a protective coat thereon, and FIG. FIG. 11 shows a step of cutting a display material on a protective coat, FIG. 11 shows a step of cutting into a strip-shaped aggregated component shape, FIG. 12 shows a step of further forming a terminal electrode, and FIG. FIG. 14 shows a process of forming the side electrodes A and B on the individual composite chips.
[0052]
First, as shown in FIG. 4, an internal electrode A102 is formed of, for example, Ag on an insulating
[0053]
Subsequently, as shown in FIG. 5, a thermistor paste (for example, a composite metal oxide having a thermistor characteristic and having a particle size of about several μm and having a thermistor characteristic) is applied to the upper surface of the extension except for the end for each internal electrode A102. Each of the thermistor layers 103 is formed by printing (CO 2 O 3 + NiO + Mn 2 O 3 ), a glass frit, and an organic vehicle) and firing at, for example, about 850 ° C.
[0054]
Next, as shown in FIG. 6, an internal electrode B104 is printed for each
[0055]
Further, as shown in FIG. 7, a resistor paste is printed from above each internal electrode B104 to above the
[0056]
Then, as shown in FIG. 8, for each
[0057]
When the
[0058]
Here, when it is necessary to adjust the resistance value or the thermistor characteristic, the internal electrode C6 is cut on the
[0059]
Next, as shown in FIG. 9, for example, the internal electrodes B104 (excluding the extending portions to both side end portions) at the center of each composite chip, the
[0060]
Then, as shown in FIG. 10, a
Thereafter, as shown in FIG. 11, the insulating
[0061]
Next, as shown in FIG. 12, continuous
[0062]
Subsequently, as shown in FIG. 13, the strip-like divided
[0063]
The
[0064]
In the present embodiment described above, an example is described in which the side electrodes are formed on both sides instead of one side to increase the design margin of the mounting board wiring pattern at the time of mounting. In the case where it is sufficient to form only one of the side electrodes, only one of the side electrodes may be formed.
[0065]
Also, since the thermistor connection terminal electrode can be identified if the front and back of the component can be distinguished, when a side electrode is provided only on one side, it is possible to determine which side of the component is provided with the thermistor layer, and the
[0066]
As described above, according to the present embodiment, the internal electrode A2 is formed near one end of the alumina substrate 1, the
[0067]
In addition, since the
[0068]
[Second Embodiment]
In the above description, an example is described in which the
[0069]
A second embodiment of the present invention thus formed will be described below with reference to FIGS. FIG. 15 is a cross-sectional view for explaining the configuration of the composite chip according to the second embodiment of the present invention, and FIG. 16 is a top view of the composite chip according to the second embodiment. -A is a view of a cross section viewed from above. FIG. 15 is a sectional view taken along the line BB of FIG. The same components as those in the first embodiment described above are denoted by the same reference numerals, and the detailed description is omitted.
[0070]
In the second embodiment, first, an internal electrode A2 having substantially the same shape as that of the first embodiment is printed on an alumina substrate. Subsequently, an internal electrode C206 having an upper area substantially similar to that of the first embodiment is printed.
[0071]
Then, a thermistor paste is printed on the
[0072]
In the case where the
[0073]
Here, when it is necessary to adjust the resistance value or the thermistor characteristic, the internal resistance B204 is cut on the
[0074]
Thereafter, a heat-resistant epoxy resin, for example, is formed by printing so as to cover the
[0075]
After dividing into strips, terminal electrodes A208 and terminal electrodes B209 are formed on both ends of the alumina substrate 1, and after dividing into individual chips,
[0076]
As described above, according to the second embodiment, a composite chip component can be manufactured only by forming three layers to form an electrode, a thermistor layer, and a resistor layer. Can be simultaneously printed, thereby simplifying the manufacturing process.
[0077]
Further, the formation accuracy of each layer can be made longer than in the first embodiment, and a great advantage can be obtained in the manufacture of a small chip.
[0078]
[Third Embodiment]
In the second embodiment described above, first, the internal electrode A2 and the internal electrode C206 are printed on the alumina substrate 1, and then the
[0079]
In the third embodiment, first, as shown in FIG. 18, an internal electrode B304 having a substantially rectangular shape and extending at both sides at the center is formed on the center of the alumina base by printing or the like. .
[0080]
Subsequently, a thermistor paste is printed in a shape having an upper area substantially the same as that of the first embodiment so as to cover at least one end of the internal electrode B304 except for the central part, and is baked at, for example, about 850 ° C.
[0081]
When the
[0082]
Here, when it is necessary to adjust the resistance value or the thermistor characteristic, the internal resistance C306 is cut on the
[0083]
Thereafter, a heat-resistant epoxy resin, for example, is formed by printing so as to cover the
[0084]
After dividing into strips, terminal electrodes A308 and terminal electrodes B309 are formed on both ends of the alumina substrate 1, and after dividing into individual chips,
[0085]
As described above, according to the third embodiment, as in the second embodiment, a composite chip component can be manufactured only by forming it into three layers, and the manufacturing process is simplified.
[0086]
[Fourth Embodiment]
In the second embodiment described above, first, the internal electrode A2 and the internal electrode C206 are printed on the alumina substrate 1, and then the
[0087]
In the fourth embodiment, first, internal electrodes A402, B404, and C406 are formed at predetermined intervals in a row at the center of the alumina base 1 as shown in FIG.
[0088]
Subsequently, a thermistor paste is printed over the internal electrode A402 and the internal electrode B404 so that the upper area is substantially the same as that of the first embodiment, and the
[0089]
When the
[0090]
Here, when it is necessary to adjust the resistance value or the thermistor characteristic, a part of the
[0091]
Thereafter, a heat-resistant epoxy resin is formed by printing, for example, so as to cover the exposed portions of the upper surface of the
[0092]
After dividing into strips, terminal electrodes A 408 and
[0093]
As described above, according to the fourth embodiment, since the internal electrodes are first formed directly on the alumina substrate 1 by printing or the like, the electrodes may be formed on a flat surface, and the electrodes can be easily formed. it can. Further, the internal electrodes can be printed at one time, and the manufacturing process can be simplified. Further, the
[0094]
【The invention's effect】
As described above, according to the present invention, a thermistor element and a resistor element can be formed in series on one chip, and a composite chip having a high-precision thermistor characteristic with a small occupation area and little change in characteristics due to heat generation or the like. Parts can be provided.
[0095]
In addition, while power is supplied in series with the thermistor in a resistance series, thermistor-specific detection such as temperature change detection can be performed by the thermistor alone, and the thermistor-specific change can be more reliably and accurately detected.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view illustrating a configuration of a composite chip according to an embodiment of the present invention.
FIG. 2 is a top view of the composite chip according to the embodiment.
FIG. 3 is an external view of a composite chip according to the present embodiment.
FIG. 4 is a diagram for explaining a method of manufacturing the composite chip according to the embodiment.
FIG. 5 is a diagram for explaining a method of manufacturing the composite chip according to the embodiment.
FIG. 6 is a diagram for explaining a method of manufacturing the composite chip according to the embodiment.
FIG. 7 is a diagram for explaining a method of manufacturing the composite chip according to the embodiment.
FIG. 8 is a diagram illustrating a method for manufacturing a composite chip according to the present embodiment.
FIG. 9 is a diagram illustrating a method for manufacturing a composite chip according to the present embodiment.
FIG. 10 is a diagram for explaining the method of manufacturing the composite chip according to the embodiment.
FIG. 11 is a diagram illustrating a method for manufacturing a composite chip according to the present embodiment.
FIG. 12 is a diagram illustrating a method for manufacturing a composite chip according to the present embodiment.
FIG. 13 is a view illustrating a method for manufacturing the composite chip according to the embodiment.
FIG. 14 is a diagram illustrating a method for manufacturing a composite chip according to the present embodiment.
FIG. 15 is a cross-sectional view illustrating a configuration of a composite chip according to a second embodiment of the present invention.
FIG. 16 is a top view of the composite chip according to the second embodiment.
FIG. 17 is a cross-sectional view illustrating a configuration of a composite chip according to a third embodiment of the present invention;
FIG. 18 is a top view of the composite chip according to the third embodiment.
FIG. 19 is a cross-sectional view illustrating a configuration of a composite chip according to a fourth embodiment of the present invention.
FIG. 20 is a top view of the composite chip according to the fourth embodiment.
[Explanation of symbols]
1, 101
3, 103, 303, 403
5, 105, 205, 305, 405
7, 107, 207, 307, 407
9, 109, 209, 309, 409 Terminal electrode B
10, 11, 210, 211, 301, 311, 410, 411 Side electrode
Claims (13)
前記基体上の一方端部側に形成されたサーミスタ層と、
前記基体の他方端部側に前記サーミスタ層と所定間隔を持って形成された抵抗体層と、
前記基体の一方端部端面から前記サーミスタ層の一方面に形成される第1の電極と、
前記基体の他方端部端面から前記抵抗体層の一方面に形成される第2の電極と、
前記サーミスタ層の他方面と前記抵抗体層の他方面間に形成され、前記サーミスタ層と前記抵抗体層間で前記基体側面に延出する延出部を有する第3の電極とを備え、
前記第1の電極からサーミスタ層、第3の電極、抵抗体層、第2の電極が直列に接続されていることを特徴とするチップ型複合部品。A chip-type composite component in which a thermistor and a resistance element are connected in series on a base made of an insulating material,
A thermistor layer formed on one end side of the base,
A resistor layer formed on the other end side of the base with a predetermined distance from the thermistor layer;
A first electrode formed on one surface of the thermistor layer from one end surface of the base;
A second electrode formed on one surface of the resistor layer from the other end surface of the base;
A third electrode formed between the other surface of the thermistor layer and the other surface of the resistor layer, the third electrode having an extending portion extending to the side surface of the base between the thermistor layer and the resistor layer;
A chip-type composite component wherein a thermistor layer, a third electrode, a resistor layer, and a second electrode are connected in series from the first electrode.
前記基体の一方端部端面から中央に延出する第1の電極を形成する第1電極形成工程と、
前記1の電極上から前記基体中央部上に前記サーミスタ層を形成するサーミスタ層形成工程と、
前記サーミスタ層の他方面から前記基体の他方端部方向に、前記基体中央部で前記基体側面に延出する延出部を有する第3の電極を形成する第3電極形成工程と、
前記第3の電極上から前記基体上に抵抗体層を形成する抵抗体層形成工程と、
前記抵抗体層上から前記基体の他方端部に前記第2の電極を形成する第2電極形成工程とを有し、
前記第3電極形成工程で形成する前記第3の電極は、前記サーミスタ層の他方面と前記抵抗体層の他方面間に形成され、前記サーミスタ層と前記抵抗体層間で前記基体側面に延出する延出部を有することを特徴とするチップ型複合部品の製造方法。A method for manufacturing a chip-type composite component in which a thermistor and a resistance element are connected in series on a base made of an insulating material,
A first electrode forming step of forming a first electrode extending from one end surface of the base to the center,
A thermistor layer forming step of forming the thermistor layer on the central part of the base from the first electrode;
A third electrode forming step of forming a third electrode having an extension extending from the other surface of the thermistor layer toward the other end of the base at the center of the base and to the side of the base;
A resistor layer forming step of forming a resistor layer on the base from the third electrode;
A second electrode forming step of forming the second electrode on the other end of the base from above the resistor layer,
The third electrode formed in the third electrode forming step is formed between the other surface of the thermistor layer and the other surface of the resistor layer, and extends to the side surface of the base between the thermistor layer and the resistor layer. A method of manufacturing a chip-type composite component, comprising:
前記基体の一方端部端面から中央に延出する第1の電極を形成する第1電極形成工程と、
前記基体の他方端部端面から中央に延出する前記第2の電極を形成する第2電極形成工程と、
前記1の電極上から前記基体中央部上に前記サーミスタ層を形成するサーミスタ層形成工程と、
前記第2の電極上から前記基体中央部上に抵抗体層を形成する抵抗体層形成工程と、
前記サーミスタ層上面から前記基体中央部上を経て前記抵抗体層上に形成され、前記基体中央部で基体側面に延出する延出部を有する第3の電極を形成する第3電極形成工程を有することを特徴とするチップ型複合部品の製造方法。A method for manufacturing a chip-type composite component in which a thermistor and a resistance element are connected in series on a base made of an insulating material,
A first electrode forming step of forming a first electrode extending from one end surface of the base to the center,
A second electrode forming step of forming the second electrode extending to the center from the other end surface of the base;
A thermistor layer forming step of forming the thermistor layer on the central part of the base from the first electrode;
A resistor layer forming step of forming a resistor layer from the second electrode on the base central portion;
A third electrode forming step of forming a third electrode formed on the resistor layer from the upper surface of the thermistor layer through the central portion of the base and extending to the side surface of the base at the central portion of the base; A method for producing a chip-type composite component, comprising:
前記基体の中央部に基体側面に延出する延出部を備える第3の電極を形成する第3電極形成工程と、
前記3の電極の中央部近傍から前記基体一方端部近傍上にサーミスタ層を形成するサーミスタ層形成工程と、
前記第3の電極の中央部近傍から前記基体の他方端部近傍上に前記抵抗体層を形成する抵抗体層形成工程と、
前記サーミスタ層上から前記基体一方端部上に前記第1の電極を形成する第1電極形成工程と、
前記抵抗体層上から前記基体の他方端部上に前記第2の電極を形成する第2電極形成工程を有することを特徴とするチップ型複合部品の製造方法。A method for manufacturing a chip-type composite component in which a thermistor and a resistance element are connected in series on a base made of an insulating material,
A third electrode forming step of forming a third electrode having an extending portion extending to a side surface of the base at a central portion of the base;
A thermistor layer forming step of forming a thermistor layer from near the center of the third electrode to near one end of the base;
A resistor layer forming step of forming the resistor layer from near the center of the third electrode to near the other end of the base;
A first electrode forming step of forming the first electrode from the thermistor layer on one end of the base;
A method for manufacturing a chip-type composite component, comprising a second electrode forming step of forming the second electrode from the resistor layer on the other end of the base.
前記基体の一方端部端面から中央に延出する第1の電極を形成する第1電極形成工程と、
前記基体の中央部に基体側面に延出する延出部を備える第3の電極を形成する第3電極形成工程と、
前記基体の他方端部端面から中央に延出する第2の電極を形成する第2電極形成工程と、
前記1の電極と前記第2の電極をまたいで前記サーミスタ層を形成するサーミスタ層形成工程と、
前記第2の電極と前記第3の電極をまたいで前記抵抗体層を形成する抵抗体層形成工程とを有し、
前記基体上に形成される前記第1の電極、第2の電極、第3の電極をそれぞれ所定間隔をもって列状に形成されることを特徴とするチップ型複合部品の製造方法。A method for manufacturing a chip-type composite component in which a thermistor and a resistance element are connected in series on a base made of an insulating material,
A first electrode forming step of forming a first electrode extending from one end surface of the base to the center,
A third electrode forming step of forming a third electrode having an extending portion extending to a side surface of the base at a central portion of the base;
A second electrode forming step of forming a second electrode extending to the center from the other end face of the base;
A thermistor layer forming step of forming the thermistor layer across the first electrode and the second electrode;
A resistor layer forming step of forming the resistor layer across the second electrode and the third electrode,
A method of manufacturing a chip-type composite component, wherein the first electrode, the second electrode, and the third electrode formed on the base are formed in a row at predetermined intervals.
前記第1の電極及び前記第3の電極にそれぞれ接続された外部接続電極を形成する外部電極形成工程と、
前記第3の電極の前記延出部に接続された側面電極を形成する側面電極形成工程を有することを特徴とする請求項8乃至請求項11のいずれかに記載の複合チップ型部品の製造方法。A protective coat forming step of further forming a coat layer thereon and forming a protective coat,
An external electrode forming step of forming external connection electrodes respectively connected to the first electrode and the third electrode;
12. The method for manufacturing a composite chip-type component according to claim 8, further comprising a side electrode forming step of forming a side electrode connected to the extension of the third electrode. .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002188153A JP2004031796A (en) | 2002-06-27 | 2002-06-27 | Chip type composite part and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002188153A JP2004031796A (en) | 2002-06-27 | 2002-06-27 | Chip type composite part and method of manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004031796A true JP2004031796A (en) | 2004-01-29 |
Family
ID=31182985
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002188153A Withdrawn JP2004031796A (en) | 2002-06-27 | 2002-06-27 | Chip type composite part and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004031796A (en) |
-
2002
- 2002-06-27 JP JP2002188153A patent/JP2004031796A/en not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7782173B2 (en) | Chip resistor | |
JPH01302803A (en) | Chip resistor and its manufacture | |
CN1848310B (en) | Laminate sheet-like variable resistance | |
JP3449599B2 (en) | Multilayer chip varistor | |
JP2004031800A (en) | Chip type composite part and method of manufacturing the same | |
CN210275912U (en) | Heating element and atomization device | |
JPH09205004A (en) | Chip resistor and its manufacturing method | |
JP2004031796A (en) | Chip type composite part and method of manufacturing the same | |
JP2004031793A (en) | Chip type composite part and its manufacturing method | |
JPS643323B2 (en) | ||
US20070096864A1 (en) | Surface mount composite electronic component and method for manufacturing same | |
JP3209354B2 (en) | Thermal fusing fuse and manufacturing method thereof | |
JP2004031794A (en) | Chip type composite part and method of manufacturing the same | |
CN109263295B (en) | Thermal printing head and preparation method thereof | |
JP2004031795A (en) | Chip type composite part and method of manufacturing the same | |
JPH0963805A (en) | Square chip resistor | |
JP2003297670A (en) | Chip type composite part | |
JP2007095926A (en) | Chip resistor | |
JP2005191406A (en) | Chip resistor, and manufacturing method thereof | |
CN214847970U (en) | Surface-mounted electronic element with novel film electrode pattern | |
JP2741762B2 (en) | Temperature sensitive resistor and method of manufacturing the same | |
JP2839262B2 (en) | Chip resistor and manufacturing method thereof | |
JPS6145464Y2 (en) | ||
JP2001189550A (en) | Circuit board | |
JP2002075702A (en) | Surface-mounted type network electronic component and its manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050906 |