JP2004031794A - Chip type composite part and method of manufacturing the same - Google Patents
Chip type composite part and method of manufacturing the same Download PDFInfo
- Publication number
- JP2004031794A JP2004031794A JP2002188151A JP2002188151A JP2004031794A JP 2004031794 A JP2004031794 A JP 2004031794A JP 2002188151 A JP2002188151 A JP 2002188151A JP 2002188151 A JP2002188151 A JP 2002188151A JP 2004031794 A JP2004031794 A JP 2004031794A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- base
- forming
- thermistor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Thermistors And Varistors (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、絶縁材料で構成した基体の両表面上にサーミスタと抵抗素子を形成してなるチップ型複合部品及びその製造方法に関するものである。
【0002】
【従来の技術】
一定電圧を印加する回路にて、例えばNTCサーミスタを使用した場合、サーミスタを動作状態とするとサーミスタの電流が流れ、どうしても温度上昇が起きる。温度上昇が起きると、サーミスタの特性からサーミスタの抵抗値が減少するため消費電力が増加し、サーミスタ自体の自己発熱により周囲の温度検知を正確に行うことが出来なくなる。
【0003】
即ち、消費電力(W)={電圧(V)}2/抵抗値(R)であり、温度上昇に伴って抵抗値が減少すればサーミスタに印加される電力が増加してしまう。このためますます温度上昇が進むという悪循環を引き起こしてしまう。
【0004】
従来はこのようなサーミスタに供給される電力の増加を抑えるために直列に抵抗素子を接続して、温度上昇によるサーミスタの抵抗値減少に伴う印加電力の上昇(サーミスタの自己発熟量の上昇)を直列に接続された抵抗に電圧を分圧することにより防ぎ、温度の誤検知を防ぐ方法が取られていた。
【0005】
【発明が解決しようとする課題】
しかしながら、従来は抵抗素子とサーミスタをそれぞれ個別に用意し、例えば基板上に実装することにより直列接続を実現していた。このため、どうしてもサーミスタと抵抗素子それぞれの実装スペースが必要であり、小型化には限界があった。
【0006】
小型化のためにひとつのチップにサーミスタと抵抗素子とを搭載するものもあったが、例えば、特開2000−124008号に記載のように、従来の積層技術ではサーミスタと抵抗素子を並列に接続することが出来るに過ぎなかった。このため、サーミスタと抵抗を直列に接続した複合チップの実現が待たれていた。
【0007】
【課題を解決するための手段】
本発明は、上述した課題を解決することを目的としてなされたもので、サーミスタと抵抗を1チップで直列に接続した複合チップその製造方法を提供することにより、少ない占有面積でサーミスタ自体の自己発熱があっても周囲の温度検知を正確に行うことが出来るようにすることを目的とする。そして、係る目的を達成し、上述した課題を解決する一手段として例えば以下の構成を備える。
【0008】
即ち、絶縁材料で構成した基体の両面上にサーミスタと抵抗素子を形成してなるチップ型複合部品であって、前記基体の一方面上の一方端部側に形成されたサーミスタ層と、前記基体の他方面上の他方端部側に形成された抵抗体層と、前記基体の一方端部端面から前記サーミスタ層の一方面に形成される第1の電極と、前記基体の他方端部端面から前記抵抗体層の一方面に形成される第2の電極と、前記サーミスタ層の他方面から前記基体中央部に形成された第3の電極と、前記抵抗体層の他方面から前記基体中央部に形成された第4の電極と、前記第3の電極と前記第4の電極とを互いに接続する前記基体を貫通して形成されたビアホールとを備え、前記第1の電極からサーミスタ層、第3の電極、ビアホール、第4の電極、抵抗体層、第2の電極が直列に接続されていることを特徴とする。
【0009】
そして例えば、前記基体の一方面上に前記第1の電極を形成し、前記1の電極上から前記基体中央部上に前記サーミスタ層を形成し、前記サーミスタ層上から前記基体上に前記第3電極を形成し、前記基体の他方面上に前記第4の電極を形成し、前記第4電極上から前記基体上に前記抵抗体層を形成し、前記抵抗体層上から前記基体の他方端部に前記第2の電極を形成してなることを特徴とする。
【0010】
また例えば、前記基体の一方面上に前記第1の電極を形成し、前記1の電極上から前記基体中央部上に前記サーミスタ層を形成し、前記サーミスタ層上から前記基体上に前記第3電極を形成し、前記基体の他方面上に前記第2の電極を形成し、前記第2電極上から前記基体上に前記抵抗体層を形成し、前記抵抗体層上から前記基体上に前記第4の電極を形成してなることを特徴とする。
【0011】
さらに例えば、前記基体の一方面上に前記第3の電極を形成し、前記3の電極上から前記基体の一方端部にかけて前記サーミスタ層を形成し、前記サーミスタ層上から前記基体の一方端部に前記第1電極を形成し、前記基体の他方面上に前記第4の電極を形成し、前記第4電極上から前記基体上に前記抵抗体層を形成し、前記抵抗体層上から前記基体の他方端部に前記第2の電極を形成してなることを特徴とする。
【0012】
また例えば、前記基体の一方面上に前記第1の電極及び第3の電極を所定間隔で形成し、前記1の電極と前記第3の電極をまたいで前記基体一方面上に前記サーミスタ層を形成し、前記基体の他方面上に前記第2の電極及び第4の電極を所定間隔で形成し、前記2の電極と前記第4の電極をまたいで前記基体一方面上に前記抵抗体層を形成してなることを特徴とする。
【0013】
さらに例えば、その後、端部を除く基体の両表面にコート層を形成して保護コートとすると共に、前記第1の電極及び前記第2の電極にそれぞれ接続された外部接続電極を形成することを特徴とする。
【0014】
また例えば、前記基体表面の一方面の前記保護コートに表示材を付加して前記サーミスタ層あるいは前記抵抗体層の形成面を識別可能とすることを特徴とする。
【0015】
または、絶縁材料で構成した基体の両表面上にサーミスタと抵抗素子を形成してなるチップ型複合部品の製造方法であって、前記基体の中央部を貫通するビアホールを形成するビアホール形成工程と、前記基体の一方面上の一方端部から中央に延出する第1の電極を形成する第1電極形成工程と、前記1の電極上から前記基体中央部上に前記サーミスタ層を形成するサーミスタ層形成工程と、前記サーミスタ層上から前記基体上に形成され前記ビアホールにいたる第3の電極を形成する第3電極形成工程と、前記基体の他方面上の中央部の前記ビアホールから他方端部方向に前記第4の電極を形成する第4電極形成工程と、前記第4電極上から前記基体上に抵抗体層を形成する抵抗体層形成工程と、前記抵抗体層上から前記基体の他方端部に前記第2の電極を形成する第2電極形成工程とを有するチップ型複合部品の製造方法とすることを特徴とする。
【0016】
さらにまた、絶縁材料で構成した基体の両表面上にサーミスタと抵抗素子を形成してなるチップ型複合部品の製造方法であって、前記基体の中央部を貫通するビアホールを形成するビアホール形成工程と、前記基体の一方面上の一方端部から中央に延出する第1の電極を形成する第1電極形成工程と、前記1の電極上から前記基体中央部上に前記サーミスタ層を形成するサーミスタ層形成工程と、前記サーミスタ層上から前記基体上に形成され前記ビアホールにいたる第3の電極を形成する第3電極形成工程と、前記基体の他方面上の他方端部より中央に延出する第2の電極を形成する第2電極形成工程と、前記第2の電極上から前記基体中央部上に抵抗体層を形成する抵抗体層形成工程と、前記抵抗体層上面から前記基体上に形成され、前記ビアホールにいたる第4の電極を形成する第4電極形成工程を有するチップ型複合部品の製造方法とすることを特徴とする。
【0017】
さらにまた、絶縁材料で構成した基体の両表面上にサーミスタと抵抗素子を形成してなるチップ型複合部品の製造方法であって、前記基体の中央部を貫通するビアホールを形成するビアホール形成工程と、前記基体の一方面上の前記ビアホールから一方端部方向に第3の電極を形成する第3電極形成工程と、前記3の電極上から前記基体の一方端部近傍上にサーミスタ層を形成するサーミスタ層形成工程と、前記サーミスタ層上から前記基体の一方端部面に第1の電極を形成する第1電極形成工程と、前記基体の他方面上の前記ビアホールから他方端部方向に第4の電極を形成する第4電極形成工程と、前記4の電極上から前記基体他方端部近傍上に抵抗体層を形成する抵抗体層形成工程と、前記抵抗体層上から前記基体の他方端部面に第2の電極を形成する第2電極形成工程とを有するチップ型複合部品の製造方法とすることを特徴とする。
【0018】
または、絶縁材料で構成した基体の両表面上にサーミスタと抵抗素子を形成してなるチップ型複合部品の製造方法であって、前記基体の中央部を貫通するビアホールを形成するビアホール形成工程と、前記基体の一方面上の一方端部面から中央部に第1の電極を形成する第1電極形成工程と、前記第1の電極の中央部と所定の間隔を有し前記ビアホールにいたる第3の電極を形成する第3電極形成工程と、前記1の電極と前記第3の電極をまたいでサーミスタ層を形成するサーミスタ層形成工程と、前記基体の他方面上の他方端部面から中央部に第2の電極を形成する第2電極形成工程と、前記第2の電極の中央部と所定の間隔を有し前記ビアホールにいたる第4の電極を形成する第3電極形成工程と、前記2の電極と前記第4の電極をまたいで抵抗体層を形成する抵抗体層形成工程とを有するチップ型複合部品の製造方法とすることを特徴とする。
【0019】
そして例えば、その後、端部を除く基体の両表面にコート層を形成して保護コートとする保護コート形成工程と、前記第1の電極及び前記第2の電極にそれぞれ接続された外部接続電極を形成する外部電極形成工程とを有するチップ型複合部品の製造方法とすることを特徴とする。
【0020】
また例えば、前記基体表面の一方面の前記保護コートに表示材を付加する表示材付加工程を有するチップ型複合部品の製造方法とすることを特徴とする。
【0021】
【発明の実施の形態】
以下、図面を参照して本発明に係る一発明の実施の形態例を詳細に説明する。
〔第1の実施の形態例〕
図1は本発明に係る一発明の実施の形態例の複合チップの構成を説明するための断面図、図2は本実施の形態例の複合チップ基体の一方面における構造を説明するための図、図3は本実施の形態例の複合チップ基体の他方面の構造を説明するための図であり、図1のA−Aが基体の一方面、B−Bが基体の他方面である。なお、図1は図2のC−C面の断面を示している。
【0022】
本実施の形態例では、アルミナ基体の両表面にサーミスタと抵抗体とを接続し、中間部をビアホールで接続した場合を複合チップの例として説明する。
【0023】
図において、1は電気絶縁性を有するアルミナ基体であり、アルミナ基体1はアルミナ焼結体により形成されている。本実施の形態例では、複合チップ完成時にほぼ実装面積1.28mm2(1.6mm×0.8mm×0.8mmサイズの複合チップ)程度に成形する。
【0024】
2はアルミナ基体1の一方面(図1のA−A面)の一方端部端面より中央部にかけて形成された内部電極A、3は内部電極A2の端部を除く全面を覆いアルミナ基体1の中央部にかけて形成されたサーミスタ層である。本実施の形態例のサーミスタ層3はほぼ正方形状に成形している。
【0025】
4はサーミスタ層3の上面からアルミナ基体1の中央部の配設されているビアホール5にかけて形成された内部電極B、5はアルミナ基体1のほぼ中央部を貫通して配設されたビアホールであり、導電ペーストがホール内に充填され、内部電極B4と内部電極C6とを電気的に接続している。
ビアホール5内への導電材料の充填は、内部電極B4又は内部電極C6を形成時に同時に行ってもよく、またスルーホール形状でホール内周のみに導電材料を形成したものであってもよい。本実施の形態例では例えばビアホール5として孔径を10μm〜200μm程度に形成することができる。
【0026】
6はアルミナ基体1の他方面(図1のB−B面)の中央ビアホールから他方端部にかけて延出する内部電極C、7は内部電極C6の中央部を除く全面を覆いアルミナ基体1の他方端部にかけて形成された抵抗体層であり、本実施の形態例では抵抗体層7をほぼ正方形状に成形している。
【0027】
8は抵抗体層7の上面からアルミナ基体1の他方側端部端面まで形成された内部電極Dである。9はアルミナ基体1の一方表面の両端部(端子電極形成部)を除く全面をコートする保護コートA、10はアルミナ基体1の他方表面の両端部(端子電極形成部)を除く全面をコートする保護コートBである。このようにしてアルミナ基体1上にサーミスタ層3と抵抗体層7を内部電極及びビアホール5により直列に接続した後、アルミナ基体1の両端部を除いて保護コートA9、B10により表面をコートすることにより経年変化などから防ぐことができる。
【0028】
そして最後にアルミナ基体1の両端部に端子電極A11と端子電極B12を形成する。端子電極A11は内部電極A2に接続され、端子電極B12は内部電極D8に接続されている。この結果、図3に示す接続状態となり、サーミスタと抵抗とが直列に接続された1チップ複合部品が実現する。
【0029】
なお、本実施の形態例で用いるアルミナ基体1は、例えば96%Al2O3のアルミナ基板を用い、基板の厚さはチップサイズに合わせて適当な厚さのものを選択することが望ましい。
【0030】
内部電極A2、B4、C6、D8は、Ag、Ag/Pd,Pt、Auなどの任意の貴金属をスパッタリング、スクリーン印刷などにより形成できる。例えば、Ag−Pd−ガラスのメタルグレーズをスクリーン印刷などにより形成することができる。なお、内部電極をAu又はAgで形成してもよい。
【0031】
同じくサーミスタ層3は任意の特性を持つサーミスタペーストをスクリーン印刷などにより形成する。本実施の形態例で用いるサーミスタペーストは、Mn,Ni,Co,Fe,Al,Cuの中より特性に応じて3から4種類選択した複合酸化物を用いる。サーミスタ層3の焼成温度は850度C〜1300度Cとすることができるが、望ましくは1000度C以下とする。
【0032】
焼成温度を低く設定した場合、例えば1000度C以下であるような場合には、低温での焼結性を良くして、内部電極A2やアルミナ基体1への密着性の増大を図るため、サーミスタペースト内にガラス材料を添加する。
【0033】
具体的には、例えば以下の方法で製造する。
【0034】
▲1▼サーミスタ成分比がMn:30〜60mol%、Ni:10〜30mol%、Co:10〜30mol%、Fe:10〜30mol%になる割合の各種金属の酸化物を原料として、溶媒には水又はアルコールを用いて湿式ボールミルにより混合してスラリーを製造する。出発原料として用いる金属酸化物としては、Mn3O4,NiO,Co304,Fe203等とすることが望ましい。
【0035】
▲2▼混合したスラリーを乾燥工程において乾燥させて水分又はアルコールを除去した後、800度C〜1000度Cにて仮焼成を行い、原料粉末を作る。
【0036】
▲3▼仮焼成を行った粉末を湿式ボールミルにより粉砕する。このとき溶媒は水又はアルコールを用いる。
【0037】
▲4▼得られたスラリーを乾燥工程において乾燥させ、水分又はアルコール成分を除去した後、エチルセルロース、α一テルピネオールを加え3本ロールミルを用いてサーミスタペーストを作成する。
【0038】
▲5▼ガラスをサーミスタペースト内に加える場合はホウ珪酸ガラス粉末をサーミスタペースト内に添加して3本ロールミルによりペースト化する。
【0039】
以上のようにしてサーミスタペーストを製造し、このサーミスタペーストをスクリーン印刷でアルミナ基体1に形成することにより、小型でありながら性能のよいサーミスタが製造できる。
【0040】
また、本実施の形態例の抵抗体層7は、任意の特性を持つ抵抗体ペーストをスクリーン印刷で形成するほか、抵抗体材料をスパッタリングなどにより形成してもよい。ここで用いる抵抗体材料はRuO2、SnO2などを用いることができ、抵抗値により任意のものを選択可能である。
【0041】
抵抗体層7をスクリーン印刷により形成する場合は、抵抗体の粉末をペースト化して用いる。この場合の抵抗体層7の焼成温度は600度C〜1000度Cとすることが望ましい。サーミスタ層3と焼成温度を同じとする場合は、サーミスタ層3と抵抗体層7(内部電極B4、C6を含む。)を同時焼成により形成してもよい。
【0042】
端子電極A11、B12は、Ag、Ag/Pd、Ni/Cr,Cuなどの任意の導電材料をディッピング又はスパッタリングなどにより形成し、その上にニッケル、半田又はSnを電界めっきなどにより形成して半田付け性を確保する。
【0043】
保護コートA9、保護コートB10は、ガラスまたは耐熱性の樹脂のなかから任意に選択してスクリーン印刷などにより形成する。例えば、ホウ珪酸ガラスを用いたペースト又はエポキシ、ポリイミド系の樹脂を用いることができる。
【0044】
このようにして製造した複合チップのサーミスタ特性及び抵抗素子の抵抗値特性は、サーミスタ層、抵抗層又は内部電極のレーザートリミングまたは、内部電極・構造(電間距離)により調整が可能である。
【0045】
次に、以上に構成を説明した複合チップの製造方法を図4乃至図14を参照して説明する。図4乃至図14は本実施の形態例の複合チップの製造方法を説明するための図であり、各製造工程を模式的に表している。
【0046】
図4は絶縁基板であるアルミナ基体上に内部電極Aを形成する工程を示し、図5はその上にサーミスタ層を形成する工程を示し、図6は内部電極Bを形成する工程を示し、図7はあるみな基体上に内部電極Cを形成する工程を示し、図8はその上に抵抗体層を形成する工程を示し、図9はその上に内部電極Dを形成する工程を示し、図10はアルミナ基体の一方面に保護コートを形成する工程を示し、図11はアルミナ基体の他方面に保護コートを形成する工程を示し、図12は短冊状の列状集合部品形状に切断する工程を示し、図13はさらに端子電極を形成する工程を示し、図14は短冊状の集合部品を各個別の複合チップ部品に切断する工程を示している。
【0047】
まず、図4に示すように、ビアホール105が配設された所定大きさのアルミナ焼結体の絶縁基板(以下の説明は12個の複合チップを製造する場合の例を説明する。)101の一方面上に内部電極A102を例えばAg−Pd−ガラスメタルグレーズにより印刷する。
【0048】
続いて図5に示すように、各内部電極A102毎に端部を除く延長部の上面にかけて先の製造方法で製造したサーミスタペースト(例えば、サーミスタ特性を有する粒径数μm程度の複合金属酸化物(CO2O3+NiO+Mn2O3)とガラスフリットと有機質ビヒクルとの塗料)を印刷する。
【0049】
次に、図6に示すように、各サーミスタ層103毎にサーミスタ層103上面よりアルミナ基板101のビアホール位置を完全に覆うように内部電極B104を例えばAg−Pd−ガラスメタルグレーズにより印刷する。そして、例えば約850度Cで焼成することにより一方面上に各サーミスタ層103を形成する。
【0050】
ここでアルミナ基体101の一方面への形成が終了したため、アルミナ基体101を裏返し、以後アルミナ基体101の他方面に対する処理を行う。まず図7に示すように、アルミナ基体102の他方面上にアルミナ基板101のビアホール位置を完全に覆うように内部電極C106を例えばAg−Pd−ガラスメタルグレーズにより印刷する。それと同時にビアホールを電極グレーズで充填する。
【0051】
続いて図8に示すように各内部電極C106上からアルミナ基板101上にかけて抵抗体ペーストを印刷して各抵抗体層107を形成する。次に、図9に示すように、各抵抗体層107毎に抵抗体層107上面よりアルミナ基板101上に内部電極D108を例えばAg−Pd−ガラスメタルグレーズにより印刷する。
【0052】
その後図10に示すようにアルミナ基板101の内部電極D108端部を除く上にかけて内部電極C106を例えばAg−Pd−ガラスメタルグレーズにより印刷する。そして、例えば約850度Cで焼成することにより他方面上に各抵抗体層105を形成する。
【0053】
なお、サーミスタ層103と抵抗体層107を同じ温度で焼成する場合には、一方面上へのサーミスタ層103などの形成後に焼成するのではなく、最後に一括して焼成してもよい。
【0054】
なお、ここで、抵抗値或いはサーミスタ特性を調整する必要があるときは、内部電極D108をレーザ光により抵抗体層105上で切断し、切溝位置によって抵抗値を調整する。切断の方法はレーザ光による他、サンドブラスト法で調整してもよく、或いは内部電極D108を予めくし形に形成しておき、くし形の連続部を適当位置で切断して調整してもよい。
【0055】
次に、図10に示すように、アルミナ基体101の他方面の各内部電極A102と各内部電極D108の両端部間部分を(内部電極C106、抵抗体層107と内部電極D108の端部を除く部分を)被覆するように、例えば耐熱性エポキシ樹脂を印刷形成し、例えば約130度Cで樹脂を硬化させ保護コートB110を形成する。
【0056】
次のアルミナ基体101を裏返し一方面の各内部電極A102と各内部電極D108の両端部間部分を(内部電極A10の端部を除く部分、サーミスタ層103と内部電極D104部分を)被覆するように、例えば耐熱性エポキシ樹脂を印刷形成し、例えば約130度Cで樹脂を硬化させ保護コートA109を形成する。
【0057】
なお、保護コートA109、B110を個別の焼成せずに両面にそれぞれ耐熱性エポキシ樹脂を印刷形成し、一度の焼成で両面に保護コートを形成してもよい。これにより工程を減らすことができる。
【0058】
そして図12に示すように、各複合チップ片の長さ方向を幅方向として破線で示す部分(あらかじめ分割溝を形成していてもよい。)から絶縁基板101を分割して短冊様分割体120を得る。
【0059】
次に、図13に示すように、短冊様分割体120の幅方向の両側に連続した端子電極111、112を形成し、一方の端子電極を内部電極A102に、他方の端子電極を内部電極D108とをそれぞれ接続する。端子電極111、1112の形成は、Ni−Crの真空蒸着による方法、Ag−Pd−ガラスメタルグレーズの塗布、焼成による方法、Agを分散させてエポキシ樹脂塗料の塗布、硬化などの方法によって形成される。
【0060】
最後に図14に示すように短冊様分割体120を各複合チップごとに、例えば図14の破線位置(あらかじめ分割溝を形成していてもよい。)で切断して個別の複合チップを完成させる。
【0061】
以上説明したように本実施の形態例によれば、アルミナ基体1の一方面の一方端部近傍に内部電極A2を形成し、その上にサーミスタ層3を形成し、サーミスタ層3上部よりアルミナ基体1の中央部ビアホールにかけて内部電極B4を形成し、アルミナ基体1の他方面上のビアホール位置から他方端部に向かって内部電極C6を形成し、内部電極C6を覆うように抵抗体層7を形成し、抵抗体層7上からアルミナ基体1の他方端部にかけて内部電極D8を形成し、内部電極A2、サーミスタ層3、内部電極B4、ビアホール5、内部電極C6、抵抗体層7、内部電極D8を直列に接続し、両面の表面を保護コートA9、B10で覆い、両端部に端子電極A11、端子電極B12を形成することにより、サーミスタ素子と抵抗素子を同一の小型チップに直列に形成することができ、サーミスタ素子の発熱による抵抗値の減少があっても、その影響を最小限に抑えることができる。
【0062】
さらに、サーミスタ層の反対側の面に抵抗体層が形成されているため、サーミスタ層が抵抗体の自己発熱の影響を受けずらくできる。なお、基板への実装時に、抵抗体層を基板側にして実装することにより、抵抗体より発せられた熱が実装基板に拡散し易く、サーミスタへの熱の影響をさらに軽減できる。
【0063】
〔第2の実施の形態例〕
以上の説明においては、アルミナ基体1の一方面上に内部電極A2の上にサーミスタ層3、その上に内部電極B4を形成し、アルミナ基体1の他方面上に、内部電極C6その上に抵抗体層7、その上に内部電極D8というように順次重ねあわせて各層を形成する例について説明した。しかし、本発明は以上の例に限定されるものではなく、例えばアルミナ基体1の他方面上においても一方面上と同様の工程で抵抗体層を形成してもよい。このように形成した本発明に係る第2の実施の形態例を以下図15及び図16を参照して以下に説明する。
【0064】
図15は本発明に係る第2の実施の形態例の複合チップの構成を説明するための断面図、図16は本実施の形態例の複合チップ基体の他方面の構造を説明するための図であり、上述した第1の実施の形態例と同様構成には同一番号を付し詳細説明を省略する。図15のA‐Aが基体の一方面、B−Bが基体の他方面である。第2の実施の形態例において、アルミナ基体1の一方面(A−A面)は上述した第1の実施の形態例の図2に示す構成と同様であるため、アルミナ基体1の一方面の説明を省略し、他方面(B−B面)についてのみ説明する。なお、図15は図2のC−C面の断面を示している。
【0065】
第2の実施の形態例においても、第1の実施の形態例と同様にしてアルミナ基体1の一方面に例えば図2に示すサーミスタ層3などを形成する。そして、一方面への内部電極C4の形成が終了すると、アルミナ基体1を裏返して他方面上にまず内部電極D208を例えばAg−Pd−ガラスメタルグレーズにより印刷する。
【0066】
続いて内部電極D208毎に端部を除く延長部の上面にかけて覆うように抵抗体ペーストを印刷し、抵抗体層207を形成する。次に、抵抗体層207の少なくとも中央部上面からアルミナ基体1の他方面のビアホール5を覆ように内部電極B204を印刷する。それと同時にビアホールを電極グレーズで充填する。
【0067】
そして、例えば約850度Cで焼成することにより他方面上に各抵抗体層105を形成する。なお、サーミスタ層103と抵抗体層107を同じ温度で焼成する場合には、一方面上へのサーミスタ層103などの形成後に焼成するのではなく、最後に一括して焼成してもよい。
【0068】
そして、アルミナ基体1の一方表面の両端部(端子電極形成部)を除く全面を保護コートA209でコートすると共に、アルミナ基体1の他方表面の両端部(端子電極形成部)を除く全面を保護コートB210でコートして経年変化などから防ぐ。
【0069】
そして最後にアルミナ基体1の両端部に端子電極A211と端子電極B212を形成する。端子電極A211は内部電極A2に接続され、端子電極B212は内部電極D208に接続されている。この結果、図16に示す接続状態となり、サーミスタと抵抗とが直列に接続された1チップ複合部品が実現する。
【0070】
以上説明したように第2の実施の形態例によれば、第1の実施の形態例と同様の工程で複合チップが提供できる。
【0071】
〔第3の実施の形態例〕
以上に説明した第2の実施の形態例では、まず内部電極A2と内部電極D208をアルミナ基体1上に印刷してその上にサーミスタ層3、抵抗体層207を形成し、その上に内部電極B4、C206を形成する例を説明した。しかし、本発明は以上の例に限定されるものではなく、例えば最初に内部電極B及びCを形成してもよい。最初に内部電極B及びCを形成する本発明に係る第3の実施の形態例を以下図17及び図18を参照して説明する。
図17は本発明に係る第3の実施の形態例の複合チップの構成を説明するための断面図、図18は本実施の形態例の複合チップ基体の一方面(A−A面)の構造を説明するための図であり、上述した第1の実施の形態例と同様構成には同一番号を付し詳細説明を省略する。第3の実施の形態例において、アルミナ基体1の他方面(B−B面)は上述した第1の実施の形態例の図3に示す構成と同様であるため、アルミナ基体1の他方面の説明を省略し、一方面についてのみ説明する。なお、図17は図18のC−C面の断面を示している。
第3の実施の形態例では、まず、アルミナ基体の中央部のビアホール部分から一方端部にかけてほぼ正方形状の内部電極B304を印刷などにより形成する。それと同時にビアホールを電極グレーズで充填する。
【0072】
続いてこの内部電極B304の少なくとも中央部を除く一方端部を覆うように第1の実施の形態例と上面積がほぼ同様形状にサーミスタペーストを印刷し、サーミスタ層303を形成する。
【0073】
次にサーミスタ層303の上部からアルミナ基体1の一方端部にかけて内部電極A302を形成する。そして例えば約850度Cで焼成することにより一方面のサーミスタ層などの形成が終了する。
【0074】
なお、サーミスタ層303と抵抗体層7を同じ温度で焼成する場合には、一方面上へのサーミスタ層303などの形成後に焼成するのではなく、他方面への抵抗体層などの形成が終了した後に最後に一括して焼成してもよい。
【0075】
そして、アルミナ基体1の一方表面の両端部(端子電極形成部)を除く全面を保護コートA309でコートすると共に、アルミナ基体1の他方表面の両端部(端子電極形成部)を除く全面を保護コートB310でコートして経年変化などから防ぐ。
【0076】
そして最後にアルミナ基体1の両端部に端子電極A311と端子電極B312を形成する。端子電極A311は内部電極A302に接続され、端子電極B312は内部電極D8に接続されている。この結果、図17に示す接続状態となり、サーミスタと抵抗とが直列に接続された1チップ複合部品が実現する。
【0077】
以上説明したように第3の実施の形態例によれば、第1の実施の形態例と同様の工程で複合チップが提供できる。
【0078】
〔第4の実施の形態例〕
以上に説明した各実施の形態例では、サーミスタ層と抵抗体層の上面に電極を形成する例を説明した。しかし、本発明は以上の例に限定されるものではなく、例えば最初に内部電極A、B、C、Dを形成してもよい。最初にすべての内部電極を形成する本発明に係る第4の実施の形態例を以下図19乃至図21を参照して説明する。
【0079】
図19は本発明に係る第4の実施の形態例の複合チップの構成を説明するための断面図、図20は第4の実施の形態例の複合チップ基体の一方面における構造を説明するための図、図21は第4の実施の形態例の複合チップ基体の他方面の構造を説明するための図であり、図19のA−Aが基体の一方面、B−Bが基体の他方面である。なお、図19は図20のC−C面の断面を示している。
【0080】
第4の実施の形態例では、まず、アルミナ基体1の一方面の一方端部より中央部にかけてと中央部ビアホールを含む部分に図20に示すように列状に所定間隔で内部電極A402、B404を印刷などにより形成する。それと同時にビアホールを電極グレーズで充填する。
【0081】
続いてこの内部電極A402と内部電極B404をまたいで第1の実施の形態例と上面積がほぼ同様形状にサーミスタペーストを印刷し、例えば約850度Cで焼成することによりサーミスタ層403を形成する。
【0082】
次にアルミナ基体1を裏返して他方面への抵抗体層などの形成処理を行う。まず、アルミナ基体1の他方面の他方端部より中央部にかけてと中央部ビアホールを含む部分に図21に示すように列状に所定間隔で内部電極C406、D408を印刷などにより形成する。それと同時にビアホールを電極グレーズで充填する。
【0083】
次に内部電極C406と内部電極D408をまたいで第1の実施の形態例と上面積がほぼ同様形状に抵抗体ペーストを印刷し、例えば約850度Cで焼成する。
【0084】
なお、サーミスタ層403と抵抗体層408を同じ温度で焼成する場合には、サーミスタペーストと抵抗体ペーストを連続して、又は同時に印刷し、その後に一括して焼成してもよい。
【0085】
そして、アルミナ基体1の一方表面の両端部(端子電極形成部)を除く全面を保護コートA409でコートすると共に、アルミナ基体1の他方表面の両端部(端子電極形成部)を除く全面を保護コートB410でコートして経年変化などから防ぐ。
【0086】
そして最後にアルミナ基体1の両端部に端子電極A411と端子電極B412を形成する。端子電極A411は内部電極A402に接続され、端子電極B412は内部電極D408に接続されている。この結果、図19に示す接続状態となり、サーミスタと抵抗とが直列に接続された1チップ複合部品が実現する。
【0087】
以上説明したように第4の実施の形態例によれば、第1の実施の形態例と同様の工程で複合チップが提供できる。これに加えて、内部電極を列状に形成するため、一度の工程で2つの内部電極を形成でき、製造工程を減らすことができる。さらに、内部電極上に形成するサーミスタ層403と抵抗体層407も、内部電極の厚さがさほど厚くないため、同じく形成が容易であり、形成すべき位置精度にも余裕があり、容易に小型チップを提供できる。
【0088】
〔第5の実施の形態例〕
以上の説明した各実施の形態例の複合チップ部品は、サーミスタ層の反対側の面に抵抗体層が形成されているため、サーミスタ層が抵抗体の自己発熱の影響を受けずらくできる。しかし、それに加えて、基板への実装時に抵抗体層を確実に基板側にして実装することにより、抵抗体より発せられた熱が実装基板に拡散し易く、サーミスタへの熱の影響をさらに軽減できる。このため、いずれの面側にサーミスタ層が、或いは抵抗体層が形成されているかを容易に識別可能にすれば、基板への実装時の確認が容易となる。
【0089】
容易にサーミスタ層の形成面(抵抗体層の形成面)を容易に識別可能に構成した本発明に係る第4の実施の形態例を図22、図23を参照して以下に説明する。図22は本発明に係る第5の実施の形態例における表示材実装工程を説明するための模式図、図23は第5の実施の形態例の複合チップを示す概観図である。
【0090】
第5の実施の形態例において、例えば第1の実施の形態例で説明した構成を備える複合チップの場合であれば、図11に示す両面保護コート形成後に、図22に示すように、例えばサーミスタ層を形成している一方面に表示材15を付加する。これにより、いずれの面がサーミスタ形成面で、いずれの面が抵抗体形成面であるかが容易に識別可能となる。
【0091】
なお、表示材15は、保護コートと区別のつきやすい塗料を塗布、又は、保護コートと区別のつきやすいインクを用いてのスタンプで表示するものであってもよい。識別可能な表示であればどのような材料であっても、或いはどのような方法で表示させてもよい。或いは、保護コートの一部を削ることにより他との区別をつけてもよい。
【0092】
この結果、複合チップの外観は図23に示す状態となり、表示材15を付加したことにより、複合チップの裏表を容易に識別できる。
【0093】
なお、第2の実施の形態例から第4の実施の形態例であっても、同様の両面に保護コートを形成後に、例えばサーミスタ層形成面の保護コート(保護コートA)面に表示材15を付加すればよい。
【0094】
上記各実施の形態例では、サーミスタ層の反対側の面に抵抗体層が形成されているため、サーミスタ層が抵抗体の自己発熱の影響を受けずらくできるのみならず、基板への実装時に、抵抗体層を基板側にして実装すれば抵抗体より発せられた熱が実装基板に拡散し易く、サーミスタへの熱の影響をさらに軽減できる。
【0095】
このため、複合チップを実装する際のチップの実装向きを容易に識別でき、実装基板の配線パターン位置に間違いなく位置決めでき、実装結果の確認も容易に行える。さらに、表示材15の付加されている側を上側にして(表示材15を表面側にして)基板に実装することにより、サーミスタへの熱の影響を容易に軽減できる実装状態を容易に確認できる。
【0096】
【発明の効果】
以上説明したように本発明によれば、ひとつのチップの両面にサーミスタ素子と抵抗素子を直列接続して形成でき、少ない占有面積で発熱などで特性が変化することの少ない高精度のサーミスタ特性を有する複合チップ部品を提供できる。さらに、抵抗体層を基板側にして実装することにより、抵抗体より発せられた熱が実装基板に拡散し易く、サーミスタへの熱の影響をさらに軽減できる。
【図面の簡単な説明】
【図1】本発明に係る一発明の実施の形態例の複合チップの構成を説明するための断面図である。
【図2】本実施の形態例の複合チップ基体の一方面における構造を説明するための図である。
【図3】本実施の形態例の複合チップ基体の他方面の構造を説明するための図である。
【図4】本実施の形態例の複合チップの製造方法を説明するための図である。
【図5】本実施の形態例の複合チップの製造方法を説明するための図である。
【図6】本実施の形態例の複合チップの製造方法を説明するための図である。
【図7】本実施の形態例の複合チップの製造方法を説明するための図である。
【図8】本実施の形態例の複合チップの製造方法を説明するための図である。
【図9】本実施の形態例の複合チップの製造方法を説明するための図である。
【図10】本実施の形態例の複合チップの製造方法を説明するための図である。
【図11】本実施の形態例の複合チップの製造方法を説明するための図である。
【図12】本実施の形態例の複合チップの製造方法を説明するための図である。
【図13】本実施の形態例の複合チップの製造方法を説明するための図である。
【図14】本実施の形態例の複合チップの製造方法を説明するための図である。
【図15】本発明に係る第2の実施の形態例の複合チップの構成を説明するための断面図である。
【図16】第2の実施の形態例の複合チップ基体の他方面の構造を説明するための図である。
【図17】本発明に係る第3の実施の形態例の複合チップの構成を説明するための断面図である。
【図18】第3の実施の形態例の複合チップ基体の一方面における構造を説明するための図である。
【図19】本発明に係る第4の実施の形態例の複合チップの構成を説明するための断面図である。
【図20】第4の実施の形態例の複合チップ基体の一方面における構造を説明するための図である。
【図21】第4の実施の形態例の複合チップ基体の他方面の構造を説明するための図である。
【図22】本発明に係る第5の実施の形態例における表示材実装工程を説明するための模式図である。
【図23】第5の実施の形態例の複合チップを示す概観図である。
【符号の説明】
1、101 アルミナ基体
2、102、302、402 内部電極A
3、103、303、403 サーミスタ層
4、104、304、404 内部電極B
5、105 ビアホール
6、106、206、306、406 内部電極C
7、107、207、307、407 抵抗体層
8、108、208、308、408 内部電極D
9、109、209、309、409 保護コートA
10、110、210、310、410 保護コートB
11、111、211、311、411 端子電極A
12、112、212、312、412 端子電極B
15 表示材[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a chip-type composite component in which a thermistor and a resistance element are formed on both surfaces of a base made of an insulating material, and a method of manufacturing the same.
[0002]
[Prior art]
In a circuit for applying a constant voltage, for example, when an NTC thermistor is used, when the thermistor is activated, a current of the thermistor flows and a temperature rise inevitably occurs. When the temperature rises, the resistance value of the thermistor decreases due to the characteristics of the thermistor, so that the power consumption increases, and the self-heating of the thermistor itself makes it impossible to accurately detect the ambient temperature.
[0003]
That is, power consumption (W) = {voltage (V)} 2 / Resistance value (R), and if the resistance value decreases as the temperature rises, the power applied to the thermistor increases. This causes a vicious cycle in which the temperature rises more and more.
[0004]
Conventionally, in order to suppress an increase in power supplied to the thermistor, a resistance element is connected in series to increase the applied power due to a decrease in the resistance value of the thermistor due to a rise in temperature (increase in the amount of self-ripening of the thermistor) Has been taken by dividing the voltage into resistors connected in series to prevent erroneous temperature detection.
[0005]
[Problems to be solved by the invention]
However, conventionally, a resistance element and a thermistor are individually prepared and mounted on a substrate, for example, to realize a serial connection. For this reason, a mounting space for each of the thermistor and the resistance element is absolutely necessary, and there is a limit to miniaturization.
[0006]
In some cases, a thermistor and a resistor are mounted on a single chip for miniaturization. However, for example, as described in JP-A-2000-124008, a thermistor and a resistor are connected in parallel in a conventional lamination technology. I could only do it. Therefore, realization of a composite chip in which a thermistor and a resistor are connected in series has been awaited.
[0007]
[Means for Solving the Problems]
SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems. By providing a method of manufacturing a composite chip in which a thermistor and a resistor are connected in series by one chip, the self-heating of the thermistor itself can be achieved with a small occupation area. It is an object of the present invention to enable accurate detection of the ambient temperature even if there is any. Then, for example, the following configuration is provided as a means for achieving the object and solving the above-described problem.
[0008]
That is, a chip-type composite component in which a thermistor and a resistance element are formed on both sides of a base made of an insulating material, wherein the thermistor layer formed on one end side of one side of the base; A resistor layer formed on the other end side on the other side of the first substrate, a first electrode formed on one side of the thermistor layer from one end side of the base, and a second electrode formed on the other end side of the base. A second electrode formed on one side of the resistor layer, a third electrode formed on the center of the base from the other side of the thermistor layer, and a center of the base on the other side of the resistor layer; And a via hole formed through the base to connect the third electrode and the fourth electrode to each other. The first electrode includes a thermistor layer, 3rd electrode, via hole, 4th electrode, resistor layer, Characterized in that the electrodes are connected in series.
[0009]
Then, for example, the first electrode is formed on one surface of the base, the thermistor layer is formed on the center of the base from the first electrode, and the third thermistor layer is formed on the base from the thermistor layer. Forming an electrode, forming the fourth electrode on the other surface of the base, forming the resistor layer on the base from the fourth electrode, and forming the other end of the base on the resistor layer; Wherein the second electrode is formed in a portion.
[0010]
Further, for example, the first electrode is formed on one surface of the base, the thermistor layer is formed on the center of the base from the first electrode, and the third thermistor layer is formed on the base from the thermistor layer. Forming an electrode; forming the second electrode on the other surface of the base; forming the resistor layer on the base from the second electrode; and forming the resistor layer on the base from the resistor layer. It is characterized in that a fourth electrode is formed.
[0011]
Further, for example, the third electrode is formed on one surface of the base, the thermistor layer is formed from the third electrode to one end of the base, and one end of the base is formed on the thermistor layer. Forming the first electrode, forming the fourth electrode on the other surface of the base, forming the resistor layer on the base from the fourth electrode, and forming the resistor layer on the base from the resistor layer. The second electrode is formed on the other end of the base.
[0012]
Further, for example, the first electrode and the third electrode are formed at a predetermined interval on one surface of the base, and the thermistor layer is formed on one surface of the base across the first electrode and the third electrode. Forming the second electrode and the fourth electrode at a predetermined interval on the other surface of the substrate, and forming the resistor layer on one surface of the substrate across the second electrode and the fourth electrode. Is formed.
[0013]
Further, for example, after that, a protective layer is formed by forming a coating layer on both surfaces of the substrate except for the end portions, and external connection electrodes connected to the first electrode and the second electrode are formed. Features.
[0014]
Further, for example, a display material is added to the protective coat on one surface of the substrate surface so that the surface on which the thermistor layer or the resistor layer is formed can be identified.
[0015]
Alternatively, a method of manufacturing a chip-type composite component formed by forming a thermistor and a resistance element on both surfaces of a base made of an insulating material, wherein a via-hole forming step of forming a via-hole penetrating a central portion of the base, A first electrode forming step of forming a first electrode extending to the center from one end on one surface of the base, and a thermistor layer forming the thermistor layer on the center of the base from above the first electrode A forming step, a third electrode forming step of forming a third electrode from the thermistor layer on the base to the via hole, and a direction from the via hole at the center on the other surface of the base to the other end. A fourth electrode forming step of forming the fourth electrode, a resistor layer forming step of forming a resistor layer on the base from the fourth electrode, and the other end of the base from the resistor layer Part Characterized by a method for manufacturing a chip-type composite part having a second electrode forming step of forming a serial second electrode.
[0016]
Furthermore, a method of manufacturing a chip-type composite component in which a thermistor and a resistance element are formed on both surfaces of a base made of an insulating material, wherein a via-hole forming step of forming a via-hole penetrating a central portion of the base, A first electrode forming step of forming a first electrode extending to the center from one end on one surface of the base; and a thermistor forming the thermistor layer on the center of the base from the first electrode A layer forming step, a third electrode forming step of forming a third electrode from the thermistor layer on the base to the via hole, and extending to the center from the other end on the other surface of the base. A second electrode forming step of forming a second electrode, a resistor layer forming step of forming a resistor layer on the base central portion from the second electrode, and forming a resistor layer on the base from the upper surface of the resistor layer. Formed and before Characterized by a method for manufacturing a chip-type composite part having a fourth electrode formation step of forming a fourth electrode leading to the via hole.
[0017]
Furthermore, a method of manufacturing a chip-type composite component in which a thermistor and a resistance element are formed on both surfaces of a base made of an insulating material, wherein a via-hole forming step of forming a via-hole penetrating a central portion of the base, Forming a third electrode in the direction of one end from the via hole on one surface of the substrate, and forming a thermistor layer on the third electrode and in the vicinity of one end of the substrate. A thermistor layer forming step, a first electrode forming step of forming a first electrode on the one end face of the base from above the thermistor layer, and a fourth electrode extending from the via hole on the other face of the base to the other end. A fourth electrode forming step of forming an electrode, a resistor layer forming step of forming a resistor layer from above the fourth electrode and near the other end of the base, and a second end of the base from above the resistor layer Second on part Characterized by a method for manufacturing a chip-type composite part having a second electrode forming step of forming an electrode.
[0018]
Alternatively, a method of manufacturing a chip-type composite component formed by forming a thermistor and a resistance element on both surfaces of a base made of an insulating material, wherein a via-hole forming step of forming a via-hole penetrating a central portion of the base, A first electrode forming step of forming a first electrode from one end surface to a central portion on one surface of the base; and a third electrode reaching the via hole with a predetermined interval from the central portion of the first electrode. A third electrode forming step of forming the thermistor layer, a thermistor layer forming step of forming a thermistor layer across the first electrode and the third electrode, and a center portion from the other end surface on the other surface of the base. A second electrode forming step of forming a second electrode, a third electrode forming step of forming a fourth electrode having a predetermined distance from the center of the second electrode and reaching the via hole, And the fourth electrode In characterized by a method for manufacturing a chip-type composite part having a resistive layer forming a resistive layer.
[0019]
Then, for example, after that, a protective coat forming step of forming a coat layer on both surfaces of the base except for the ends to form a protective coat, and an external connection electrode connected to the first electrode and the second electrode, respectively. Forming a chip-type composite component having an external electrode forming step.
[0020]
Further, for example, a method of manufacturing a chip-type composite component including a display material adding step of adding a display material to the protective coat on one surface of the substrate surface is provided.
[0021]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, an embodiment of the present invention will be described in detail with reference to the drawings.
[First Embodiment]
FIG. 1 is a cross-sectional view for explaining a configuration of a composite chip according to an embodiment of the present invention, and FIG. 2 is a diagram for explaining a structure on one surface of a composite chip substrate of the embodiment. FIG. 3 is a view for explaining the structure of the other surface of the composite chip substrate according to the present embodiment, where AA in FIG. 1 is one surface of the substrate and BB is the other surface of the substrate. FIG. 1 shows a cross section taken along the plane CC of FIG.
[0022]
In the present embodiment, a case where a thermistor and a resistor are connected to both surfaces of an alumina substrate and an intermediate portion is connected by a via hole will be described as an example of a composite chip.
[0023]
In the figure,
[0024]
[0025]
The filling of the via
[0026]
[0027]
[0028]
Finally, terminal electrodes A11 and B12 are formed on both ends of the
[0029]
The
[0030]
The internal electrodes A2, B4, C6, and D8 can be formed by sputtering, screen printing, or the like of any noble metal such as Ag, Ag / Pd, Pt, and Au. For example, a metal glaze of Ag-Pd-glass can be formed by screen printing or the like. Note that the internal electrodes may be formed of Au or Ag.
[0031]
Similarly, the
[0032]
When the firing temperature is set low, for example, when the temperature is 1000 ° C. or lower, the thermistor is used to improve the sinterability at a low temperature and increase the adhesion to the internal electrode A2 and the
[0033]
Specifically, for example, it is manufactured by the following method.
[0034]
(1) Oxides of various metals having a thermistor component ratio of Mn: 30 to 60 mol%, Ni: 10 to 30 mol%, Co: 10 to 30 mol%, and Fe: 10 to 30 mol% are used as raw materials. A slurry is produced by mixing with water or alcohol by a wet ball mill. As a metal oxide used as a starting material, Mn 3 O 4 , NiO, Co 3 0 4 , Fe 2 0 3 It is desirable to set it as such.
[0035]
{Circle over (2)} The mixed slurry is dried in a drying step to remove water or alcohol, and then pre-baked at 800 ° C. to 1000 ° C. to produce a raw material powder.
[0036]
{Circle around (3)} The powder that has been preliminarily calcined is ground by a wet ball mill. At this time, water or alcohol is used as the solvent.
[0037]
{Circle around (4)} The obtained slurry is dried in a drying step to remove water or alcohol components, and then ethyl cellulose and α-terpineol are added, and a thermistor paste is prepared using a three-roll mill.
[0038]
{Circle around (5)} When glass is added to the thermistor paste, borosilicate glass powder is added to the thermistor paste and made into a paste by a three-roll mill.
[0039]
By manufacturing the thermistor paste as described above and forming the thermistor paste on the
[0040]
Further, the
[0041]
When the
[0042]
The terminal electrodes A11 and B12 are formed by forming any conductive material such as Ag, Ag / Pd, Ni / Cr, and Cu by dipping or sputtering, and forming nickel, solder, or Sn thereon by electroplating or the like. To secure attachment.
[0043]
The protective coat A9 and the protective coat B10 are arbitrarily selected from glass or a heat-resistant resin and are formed by screen printing or the like. For example, a paste using borosilicate glass, or an epoxy or polyimide resin can be used.
[0044]
The thermistor characteristics and the resistance value characteristics of the resistance element of the composite chip manufactured as described above can be adjusted by laser trimming of the thermistor layer, the resistance layer or the internal electrode, or the internal electrode / structure (electric distance).
[0045]
Next, a method of manufacturing the composite chip having the above-described configuration will be described with reference to FIGS. 4 to 14 are views for explaining a method of manufacturing the composite chip according to the present embodiment, and schematically show each manufacturing process.
[0046]
4 shows a step of forming an internal electrode A on an alumina substrate as an insulating substrate, FIG. 5 shows a step of forming a thermistor layer thereon, and FIG. 6 shows a step of forming an internal electrode B. 7 shows a step of forming an internal electrode C on a substrate, FIG. 8 shows a step of forming a resistor layer thereon, and FIG. 9 shows a step of forming an internal electrode D thereon. 10 shows a step of forming a protective coat on one side of the alumina base, FIG. 11 shows a step of forming a protective coat on the other side of the alumina base, and FIG. 12 shows a step of cutting into a strip-shaped aggregated part shape. FIG. 13 shows a step of further forming a terminal electrode, and FIG. 14 shows a step of cutting the strip-shaped collective component into individual composite chip components.
[0047]
First, as shown in FIG. 4, an insulating
[0048]
Subsequently, as shown in FIG. 5, a thermistor paste (for example, a composite metal oxide having a thermistor characteristic and having a particle size of about several μm and having a thermistor characteristic) is applied to the upper surface of the extension except for the end for each internal electrode A102. (CO 2 O 3 + NiO + Mn 2 O 3 ) And paint with glass frit and organic vehicle).
[0049]
Next, as shown in FIG. 6, for each
[0050]
Here, since the formation on one side of the
[0051]
Subsequently, as shown in FIG. 8, a resistor paste is printed from above each internal electrode C106 to above the
[0052]
Thereafter, as shown in FIG. 10, the internal electrode C106 is printed over the
[0053]
In the case where the
[0054]
Here, when it is necessary to adjust the resistance value or the thermistor characteristic, the internal electrode D108 is cut on the
[0055]
Next, as shown in FIG. 10, the portion between both ends of each of the internal electrodes A102 and each of the internal electrodes D108 on the other surface of the alumina substrate 101 (excluding the internal electrodes C106, the ends of the
[0056]
The
[0057]
The protective coats A109 and B110 may be formed by printing a heat-resistant epoxy resin on both surfaces without separate firing, and the protective coats may be formed on both surfaces by one firing. This can reduce the number of steps.
[0058]
Then, as shown in FIG. 12, the insulating
[0059]
Next, as shown in FIG. 13, continuous
[0060]
Finally, as shown in FIG. 14, the strip-like divided
[0061]
As described above, according to the present embodiment, the internal electrode A2 is formed near one end of one surface of the
[0062]
Furthermore, since the resistor layer is formed on the surface opposite to the thermistor layer, the thermistor layer can be less affected by the self-heating of the resistor. By mounting the resistor layer on the substrate side when mounting on the substrate, the heat generated from the resistor is easily diffused to the mounting substrate, and the influence of the heat on the thermistor can be further reduced.
[0063]
[Second Embodiment]
In the above description, the
[0064]
FIG. 15 is a cross-sectional view for explaining the configuration of the composite chip of the second embodiment according to the present invention, and FIG. 16 is a diagram for explaining the structure of the other surface of the composite chip base of this embodiment. The same reference numerals are given to the same components as those in the first embodiment, and the detailed description will be omitted. In FIG. 15, AA is one surface of the substrate, and BB is the other surface of the substrate. In the second embodiment, one surface (A-A surface) of the
[0065]
Also in the second embodiment, for example, the
[0066]
Subsequently, a resistor paste is printed so as to cover the upper surface of the extension except for the end of each internal electrode D208, thereby forming a
[0067]
Then, each
[0068]
Then, the entire surface excluding both ends (terminal electrode forming portions) of one surface of the
[0069]
Finally, terminal electrodes A211 and B212 are formed at both ends of the
[0070]
As described above, according to the second embodiment, a composite chip can be provided in the same steps as in the first embodiment.
[0071]
[Third Embodiment]
In the second embodiment described above, first, the internal electrode A2 and the internal electrode D208 are printed on the
FIG. 17 is a cross-sectional view for explaining the configuration of the composite chip of the third embodiment according to the present invention, and FIG. 18 is the structure of one surface (A-A surface) of the composite chip base of this embodiment. This is a diagram for explaining the same. The same reference numerals are given to the same components as those in the first embodiment described above, and the detailed description is omitted. In the third embodiment, the other surface (B-B surface) of the
In the third embodiment, first, a substantially square internal electrode B304 is formed by printing or the like from the center via hole portion to one end of the alumina base. At the same time, the via holes are filled with an electrode glaze.
[0072]
Subsequently, a thermistor paste is printed so as to cover at least one end of the internal electrode B304 except for the central portion, and the upper area is substantially the same as that of the first embodiment, thereby forming a
[0073]
Next, an internal electrode A302 is formed from the upper portion of the
[0074]
When the
[0075]
Then, the entire surface excluding both ends (terminal electrode forming portions) of one surface of the
[0076]
Finally, terminal electrodes A311 and B312 are formed on both ends of the
[0077]
As described above, according to the third embodiment, a composite chip can be provided in the same steps as in the first embodiment.
[0078]
[Fourth Embodiment]
In each of the embodiments described above, the example in which the electrodes are formed on the upper surfaces of the thermistor layer and the resistor layer has been described. However, the present invention is not limited to the above example. For example, the internal electrodes A, B, C, and D may be formed first. First, a fourth embodiment of the present invention in which all the internal electrodes are formed will be described below with reference to FIGS.
[0079]
FIG. 19 is a cross-sectional view for explaining the configuration of the composite chip of the fourth embodiment according to the present invention, and FIG. 20 is for explaining the structure on one surface of the composite chip base of the fourth embodiment. FIGS. 21A and 21B are diagrams for explaining the structure of the other surface of the composite chip substrate according to the fourth embodiment, wherein AA in FIG. 19 is one surface of the substrate, and BB is the other surface of the substrate. It is the direction. FIG. 19 shows a cross section taken along plane CC of FIG.
[0080]
In the fourth embodiment, first, the internal electrodes A402 and B404 are arranged at predetermined intervals in a row from one end to the center of one surface of the
[0081]
Subsequently, a thermistor paste is printed over the internal electrode A402 and the internal electrode B404 so that the upper area is substantially the same as that of the first embodiment, and the
[0082]
Next, the
[0083]
Next, a resistor paste is printed over the
[0084]
When the
[0085]
Then, the entire surface excluding both ends (terminal electrode forming portions) of one surface of the
[0086]
Finally, terminal electrodes A 411 and
[0087]
As described above, according to the fourth embodiment, a composite chip can be provided in the same steps as in the first embodiment. In addition, since the internal electrodes are formed in a row, two internal electrodes can be formed in one step, and the number of manufacturing steps can be reduced. Further, the
[0088]
[Fifth Embodiment]
In the composite chip component of each embodiment described above, since the resistor layer is formed on the surface opposite to the thermistor layer, the thermistor layer can be less affected by the self-heating of the resistor. However, in addition to this, by securely mounting the resistor layer on the board side when mounting on the board, the heat generated from the resistor is easily diffused to the mounting board, further reducing the effect of heat on the thermistor it can. For this reason, if it is possible to easily identify on which side the thermistor layer or the resistor layer is formed, it is easy to confirm when mounting on a substrate.
[0089]
A fourth embodiment according to the present invention in which the formation surface of the thermistor layer (the formation surface of the resistor layer) can be easily identified will be described below with reference to FIGS. FIG. 22 is a schematic diagram for explaining a display material mounting step in the fifth embodiment according to the present invention, and FIG. 23 is a schematic view showing a composite chip of the fifth embodiment.
[0090]
In the fifth embodiment, for example, in the case of a composite chip having the configuration described in the first embodiment, after forming the double-sided protective coat shown in FIG. 11, for example, as shown in FIG. The
[0091]
The
[0092]
As a result, the external appearance of the composite chip is as shown in FIG. 23, and by adding the
[0093]
In the second to fourth embodiments as well, after the same protective coat is formed on both surfaces, for example, the
[0094]
In each of the above embodiments, since the resistor layer is formed on the surface on the opposite side of the thermistor layer, not only can the thermistor layer be less affected by the self-heating of the resistor, but also when mounted on a substrate. If the resistor layer is mounted on the substrate side, the heat generated from the resistor is easily diffused into the mounting substrate, and the influence of the heat on the thermistor can be further reduced.
[0095]
For this reason, the mounting direction of the chip when mounting the composite chip can be easily identified, it can be definitely positioned at the wiring pattern position of the mounting board, and the mounting result can be easily confirmed. Furthermore, by mounting the
[0096]
【The invention's effect】
As described above, according to the present invention, it is possible to form a thermistor element and a resistor element in series on both surfaces of one chip, and to obtain a high-precision thermistor characteristic with a small occupied area and little change in characteristics due to heat generation or the like. And a composite chip component having the same. Further, by mounting the resistor layer on the substrate side, the heat generated from the resistor is easily diffused to the mounting substrate, and the influence of the heat on the thermistor can be further reduced.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view illustrating a configuration of a composite chip according to an embodiment of the present invention.
FIG. 2 is a diagram for explaining a structure on one surface of a composite chip substrate according to the present embodiment.
FIG. 3 is a diagram for explaining the structure of the other surface of the composite chip substrate of the present embodiment.
FIG. 4 is a diagram for explaining a method of manufacturing the composite chip according to the embodiment.
FIG. 5 is a diagram for explaining a method of manufacturing the composite chip according to the embodiment.
FIG. 6 is a diagram for explaining a method of manufacturing the composite chip according to the embodiment.
FIG. 7 is a diagram for explaining a method of manufacturing the composite chip according to the embodiment.
FIG. 8 is a diagram illustrating a method for manufacturing a composite chip according to the present embodiment.
FIG. 9 is a diagram illustrating a method for manufacturing a composite chip according to the present embodiment.
FIG. 10 is a diagram for explaining the method of manufacturing the composite chip according to the embodiment.
FIG. 11 is a diagram illustrating a method for manufacturing a composite chip according to the present embodiment.
FIG. 12 is a diagram illustrating a method for manufacturing a composite chip according to the present embodiment.
FIG. 13 is a diagram illustrating a method for manufacturing the composite chip according to the present embodiment.
FIG. 14 is a diagram illustrating a method for manufacturing a composite chip according to the present embodiment.
FIG. 15 is a cross-sectional view illustrating a configuration of a composite chip according to a second embodiment of the present invention.
FIG. 16 is a diagram for explaining the structure of the other surface of the composite chip substrate according to the second embodiment.
FIG. 17 is a cross-sectional view illustrating a configuration of a composite chip according to a third embodiment of the present invention.
FIG. 18 is a diagram for explaining a structure on one surface of a composite chip substrate according to a third embodiment.
FIG. 19 is a cross-sectional view illustrating a configuration of a composite chip according to a fourth embodiment of the present invention.
FIG. 20 is a view for explaining a structure on one surface of a composite chip substrate according to a fourth embodiment.
FIG. 21 is a diagram for explaining the structure of the other surface of the composite chip substrate according to the fourth embodiment.
FIG. 22 is a schematic diagram for explaining a display material mounting step in a fifth embodiment according to the present invention.
FIG. 23 is a schematic view showing a composite chip according to a fifth embodiment.
[Explanation of symbols]
1,101 Alumina substrate
2, 102, 302, 402 Internal electrode A
3, 103, 303, 403 Thermistor layer
4, 104, 304, 404 Internal electrode B
5, 105 Via hole
6, 106, 206, 306, 406 Internal electrode C
7, 107, 207, 307, 407 Resistor layer
8, 108, 208, 308, 408 Internal electrode D
9, 109, 209, 309, 409 Protective coat A
10, 110, 210, 310, 410 Protective coat B
11, 111, 211, 311, 411 Terminal electrode A
12, 112, 212, 312, 412 Terminal electrode B
15 Display materials
Claims (13)
前記基体の一方面上の一方端部側に形成されたサーミスタ層と、
前記基体の他方面上の他方端部側に形成された抵抗体層と、
前記基体の一方端部端面から前記サーミスタ層の一方面に形成される第1の電極と、
前記基体の他方端部端面から前記抵抗体層の一方面に形成される第2の電極と、
前記サーミスタ層の他方面から前記基体中央部に形成された第3の電極と、
前記抵抗体層の他方面から前記基体中央部に形成された第4の電極と、
前記第3の電極と前記第4の電極とを互いに接続する前記基体を貫通して形成されたビアホールとを備え、
前記第1の電極からサーミスタ層、第3の電極、ビアホール、第4の電極、抵抗体層、第2の電極が直列に接続されていることを特徴とするチップ型複合部品。A chip-type composite component in which a thermistor and a resistance element are formed on both surfaces of a base made of an insulating material,
A thermistor layer formed on one end side on one surface of the base,
A resistor layer formed on the other end side of the other surface of the base,
A first electrode formed on one surface of the thermistor layer from one end surface of the base;
A second electrode formed on one surface of the resistor layer from the other end surface of the base;
A third electrode formed at the center of the base from the other surface of the thermistor layer;
A fourth electrode formed at the center of the base from the other surface of the resistor layer;
A via hole formed through the base to connect the third electrode and the fourth electrode to each other;
A chip-type composite component, wherein a thermistor layer, a third electrode, a via hole, a fourth electrode, a resistor layer, and a second electrode are connected in series from the first electrode.
前記基体の他方面上に前記第4の電極を形成し、前記第4電極上から前記基体上に前記抵抗体層を形成し、前記抵抗体層上から前記基体の他方端部に前記第2の電極を形成してなることを特徴とする請求項1記載のチップ型複合部品。The first electrode is formed on one surface of the base, the thermistor layer is formed on the center of the base from the first electrode, and the third electrode is formed on the base from the thermistor layer. And
The fourth electrode is formed on the other surface of the base, the resistor layer is formed on the base from above the fourth electrode, and the second electrode is formed on the other end of the base from above the resistor layer. 2. The chip-type composite component according to claim 1, wherein said electrode is formed.
前記基体の他方面上に前記第2の電極を形成し、前記第2電極上から前記基体上に前記抵抗体層を形成し、前記抵抗体層上から前記基体上に前記第4の電極を形成してなることを特徴とする請求項1記載のチップ型複合部品。The first electrode is formed on one surface of the base, the thermistor layer is formed on the center of the base from the first electrode, and the third electrode is formed on the base from the thermistor layer. And
The second electrode is formed on the other surface of the base, the resistor layer is formed on the base from the second electrode, and the fourth electrode is formed on the base from the resistor layer. 2. The chip-type composite component according to claim 1, wherein the component is formed.
前記基体の他方面上に前記第4の電極を形成し、前記第4電極上から前記基体上に前記抵抗体層を形成し、前記抵抗体層上から前記基体の他方端部に前記第2の電極を形成してなることを特徴とする請求項1記載のチップ型複合部品。The third electrode is formed on one surface of the base, the thermistor layer is formed on one end of the base from above the third electrode, and the thermistor layer is formed on one end of the base from above the thermistor layer. Forming a first electrode,
The fourth electrode is formed on the other surface of the base, the resistor layer is formed on the base from above the fourth electrode, and the second electrode is formed on the other end of the base from above the resistor layer. 2. The chip-type composite component according to claim 1, wherein said electrode is formed.
前記基体の他方面上に前記第2の電極及び第4の電極を所定間隔で形成し、前記2の電極と前記第4の電極をまたいで前記基体一方面上に前記抵抗体層を形成してなることを特徴とする請求項1記載のチップ型複合部品。Forming the first electrode and the third electrode at a predetermined interval on one surface of the base; forming the thermistor layer on the one surface of the base across the first electrode and the third electrode;
The second electrode and the fourth electrode are formed at a predetermined interval on the other surface of the base, and the resistor layer is formed on one surface of the base across the second electrode and the fourth electrode. The chip-type composite component according to claim 1, wherein
前記基体の中央部を貫通するビアホールを形成するビアホール形成工程と、
前記基体の一方面上の一方端部から中央に延出する第1の電極を形成する第1電極形成工程と、
前記1の電極上から前記基体中央部上に前記サーミスタ層を形成するサーミスタ層形成工程と、
前記サーミスタ層上から前記基体上に形成され前記ビアホールにいたる第3の電極を形成する第3電極形成工程と、
前記基体の他方面上の中央部の前記ビアホールから他方端部方向に前記第4の電極を形成する第4電極形成工程と、
前記第4電極上から前記基体上に抵抗体層を形成する抵抗体層形成工程と、
前記抵抗体層上から前記基体の他方端部に前記第2の電極を形成する第2電極形成工程とを有する特徴とするチップ型複合部品の製造方法。A method of manufacturing a chip-type composite component formed by forming a thermistor and a resistance element on both surfaces of a base made of an insulating material,
A via hole forming step of forming a via hole penetrating a central portion of the base,
A first electrode forming step of forming a first electrode extending to the center from one end on one surface of the base;
A thermistor layer forming step of forming the thermistor layer on the central part of the base from the first electrode;
A third electrode forming step of forming a third electrode from the thermistor layer to the via hole formed on the base;
A fourth electrode forming step of forming the fourth electrode in a direction toward the other end from the via hole at the center on the other surface of the base;
Forming a resistor layer on the substrate from the fourth electrode;
A second electrode forming step of forming the second electrode on the other end of the base from above the resistor layer.
前記基体の中央部を貫通するビアホールを形成するビアホール形成工程と、
前記基体の一方面上の一方端部から中央に延出する第1の電極を形成する第1電極形成工程と、
前記1の電極上から前記基体中央部上に前記サーミスタ層を形成するサーミスタ層形成工程と、
前記サーミスタ層上から前記基体上に形成され前記ビアホールにいたる第3の電極を形成する第3電極形成工程と、
前記基体の他方面上の他方端部より中央に延出する第2の電極を形成する第2電極形成工程と、
前記第2の電極上から前記基体中央部上に抵抗体層を形成する抵抗体層形成工程と、
前記抵抗体層上面から前記基体上に形成され、前記ビアホールにいたる第4の電極を形成する第4電極形成工程を有することを特徴とするチップ型複合部品の製造方法。A method of manufacturing a chip-type composite component formed by forming a thermistor and a resistance element on both surfaces of a base made of an insulating material,
A via hole forming step of forming a via hole penetrating a central portion of the base,
A first electrode forming step of forming a first electrode extending to the center from one end on one surface of the base;
A thermistor layer forming step of forming the thermistor layer on the central part of the base from the first electrode;
A third electrode forming step of forming a third electrode from the thermistor layer to the via hole formed on the base;
A second electrode forming step of forming a second electrode extending to the center from the other end on the other surface of the base;
A resistor layer forming step of forming a resistor layer from the second electrode on the base central portion;
A method of manufacturing a chip-type composite component, comprising a fourth electrode forming step of forming a fourth electrode from the upper surface of the resistor layer to the base and extending to the via hole.
前記基体の中央部を貫通するビアホールを形成するビアホール形成工程と、
前記基体の一方面上の前記ビアホールから一方端部方向に第3の電極を形成する第3電極形成工程と、
前記3の電極上から前記基体の一方端部近傍上にサーミスタ層を形成するサーミスタ層形成工程と、
前記サーミスタ層上から前記基体の一方端部端面に第1の電極を形成する第1電極形成工程と、
前記基体の他方面上の前記ビアホールから他方端部方向に第4の電極を形成する第4電極形成工程と、
前記4の電極上から前記基体の他方端部近傍上に抵抗体層を形成する抵抗体層形成工程と、
前記抵抗体層上から前記基体の他方端部端面に第2の電極を形成する第2電極形成工程とを有することを特徴とするチップ型複合部品の製造方法。A method of manufacturing a chip-type composite component formed by forming a thermistor and a resistance element on both surfaces of a base made of an insulating material,
A via hole forming step of forming a via hole penetrating a central portion of the base,
A third electrode forming step of forming a third electrode in one end direction from the via hole on one surface of the base;
A thermistor layer forming step of forming a thermistor layer on the vicinity of one end of the base from above the three electrodes;
A first electrode forming step of forming a first electrode on the one end face of the base from above the thermistor layer;
Forming a fourth electrode from the via hole on the other surface of the base toward the other end,
A resistor layer forming step of forming a resistor layer on the fourth electrode and near the other end of the base;
A second electrode forming step of forming a second electrode on the other end surface of the base from above the resistor layer.
前記基体の中央部を貫通するビアホールを形成するビアホール形成工程と、
前記基体の一方面上の一方端部面から中央部に第1の電極を形成する第1電極形成工程と、
前記第1の電極の中央部と所定の間隔を有し前記ビアホールにいたる第3の電極を形成する第3電極形成工程と、
前記1の電極と前記第3の電極をまたいでサーミスタ層を形成するサーミスタ層形成工程と、
前記基体の他方面上の他方端部面から中央部に第2の電極を形成する第2電極形成工程と、
前記第2の電極の中央部と所定の間隔を有し前記ビアホールにいたる第4の電極を形成する第3電極形成工程と、
前記2の電極と前記第4の電極をまたいで抵抗体層を形成する抵抗体層形成工程とを有することを特徴とするチップ型複合部品の製造方法。A method of manufacturing a chip-type composite component formed by forming a thermistor and a resistance element on both surfaces of a base made of an insulating material,
A via hole forming step of forming a via hole penetrating a central portion of the base,
A first electrode forming step of forming a first electrode from one end surface to the center on one surface of the base;
A third electrode forming step of forming a third electrode having a predetermined distance from the center of the first electrode and reaching the via hole;
A thermistor layer forming step of forming a thermistor layer across the first electrode and the third electrode;
A second electrode forming step of forming a second electrode at the center from the other end surface on the other surface of the base;
A third electrode forming step of forming a fourth electrode having a predetermined distance from the center of the second electrode and reaching the via hole;
A method for manufacturing a chip-type composite component, comprising: a resistor layer forming step of forming a resistor layer across the second electrode and the fourth electrode.
前記第1の電極及び前記第2の電極にそれぞれ接続された外部接続電極を形成する外部電極形成工程とを有することを特徴とする請求項8乃至請求項11のいずれかに記載のチップ型複合部品の製造方法。Thereafter, a protective coat forming step of forming a coat layer on both surfaces of the base except for the end to form a protective coat,
12. The chip type composite according to claim 8, further comprising: an external electrode forming step of forming external connection electrodes connected to the first electrode and the second electrode, respectively. The method of manufacturing the part.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002188151A JP2004031794A (en) | 2002-06-27 | 2002-06-27 | Chip type composite part and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002188151A JP2004031794A (en) | 2002-06-27 | 2002-06-27 | Chip type composite part and method of manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004031794A true JP2004031794A (en) | 2004-01-29 |
Family
ID=31182983
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002188151A Withdrawn JP2004031794A (en) | 2002-06-27 | 2002-06-27 | Chip type composite part and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004031794A (en) |
-
2002
- 2002-06-27 JP JP2002188151A patent/JP2004031794A/en not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7782173B2 (en) | Chip resistor | |
US9754705B2 (en) | Resistor, method of manufacturing the same, and board having the same | |
JP6585844B2 (en) | Sensor element and method for manufacturing the sensor element | |
CN1848310B (en) | Laminate sheet-like variable resistance | |
JPH1196871A (en) | Resistance-temperature fuse and its manufacture | |
JP2004031800A (en) | Chip type composite part and method of manufacturing the same | |
CN101937747B (en) | Chip resistor and manufacturing method thereof and communication equipment | |
JP2004031794A (en) | Chip type composite part and method of manufacturing the same | |
JP2004031795A (en) | Chip type composite part and method of manufacturing the same | |
JP2004031793A (en) | Chip type composite part and its manufacturing method | |
JP2004031796A (en) | Chip type composite part and method of manufacturing the same | |
KR101468138B1 (en) | Laminated chip device | |
JP2007012772A (en) | Hybrid integrated circuit board | |
JPH0963805A (en) | Square chip resistor | |
JPH0595071U (en) | Thick film circuit board | |
JPH09260741A (en) | Magnetoresistant device and method of fabricating the same | |
JPH10233485A (en) | Composite chip component | |
JP2839262B2 (en) | Chip resistor and manufacturing method thereof | |
JP2002075702A (en) | Surface-mounted type network electronic component and its manufacturing method | |
JP3632592B2 (en) | Chip thermistor and manufacturing method thereof | |
JP2002033203A (en) | Composite electronic component | |
JP3885965B2 (en) | Surface mount chip network components | |
JP3353037B2 (en) | Chip resistor | |
JPH10214722A (en) | Chip component | |
JPH08172004A (en) | Manufacture of chip resistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050906 |