【０００１】
【発明の属する技術分野】
本発明は、半導体素子をフェースダウンで所定の導電体パターンを設けた基板上に実装した半導体装置に関するものである。
【０００２】
【従来の技術】
半導体素子の実装方式の一つに、半導体素子の電極パッドを形成した面を、基板上の導電体パターンを設けた面と対向（フェースダウン）させ、電極パッドと導電体パターン内の電極とを半田接合により電気的に接続するフリップチップ方式がある。この方式は、高密度で電気的な接続が行えるものとして一般に広く採用されている。
【０００３】
このようなフリップチップ方式にて形成された半導体装置として、特開平１０−５０７７３に提案されているものを図４に示す。このものは、フリップチップタイプの半導体素子１０１がセラミック製のパッケージ基板２０１に実装された構造になっている。
【０００４】
この半導体素子１０１は、一方の表面に複数の電極パッド１０２を縦横所定の間隔で設けて群を形成しており、その電極パッド１０２の形状は、平面視において円形をなしている。そして、この電極パッド１０２群の４つの隅角部には、電極パッド１０２の配列間隔の２．５倍程度の直径を持つ位置合わせ用パッド１０３を設けており、具体的には、Ｔｉ（チタン）やＣｒ（クロム）等の接着層を介してＣｕ（銅）メッキにて形成されている。また、その形状は円形をなしており、その高さは電極パッド１０２と同じに形成されている。また、電極パッド１０２及び位置合わせ用パッド１０３には、それぞれ溶融ハンダ３０１，３０２が設けられている。
【０００５】
一方、パッケージ基板２０１は、半導体素子１０１の電極パッド１０２と対応する位置に、平面視において円形をなす電極２０２を複数設けて群を形成している。この電極２０２の直径は電極パッド１０２と略同一とされている。そして、この電極２０２群の４つの隅角部にも位置合わせ用パッド２０３が、半導体素子１０１の位置合わせ用パッド１０３と対応する位置に設けられており、その形状も半導体素子１０１に設けた位置合わせ用パッド１０３と略同等となっている。また、電極２０２及び位置合わせ用パッド２０３には、半導体素子１０１同様、それぞれ溶融ハンダ３０１，３０２が設けられている。
【０００６】
そして、電極２０２と電極パッド１０２が相対するようパッケージ基板２０１に半導体素子１０１を載置し、所定の温度に設定された加熱炉（図示せず）に投入する。これにより、加熱炉内で溶融温度に達した溶融ハンダ３０１，３０２が溶けて両者１０１，２０１の接続（接合）が行われ、この過程でパッケージ基板２０１と半導体素子１０１との間に微少な位置ずれがあった場合でも、位置合わせ用パッド１０３，２０３に設けた溶融ハンダ３０２により自己整列作用が働き、正しい位置でハンダ接合されるのである。
【０００７】
【発明が解決しようとする課題】
上記の従来技術は、位置合わせ用パッド１０３，２０３の直径を電極パッド１０２や電極２０２の配列間隔より大きくし、溶融ハンダ３０２の表面張力による引っ張り力を電極パッド１０２や電極２０２に設けた溶融ハンダ３０１より大きくすることにより、自己整列作用を発揮（又は発現）するものであった。
【０００８】
しかしながら、このものでは、自己整列作用を発揮（又は発現）させるために電極パッド１０２や電極２０２より大きな位置合わせ用パッド１０３，２０３を別途設ける必要があり、半導体装置の小型化を図るうえで、位置合わせ用パッド１０３，２０３を設ける分だけ阻害要因になるものであった。
【０００９】
本発明は、上記の点に鑑みてなしたものであり、その目的とするところは、半導体装置を大型化することなく自己整列作用を有する半導体装置を提供することにある。
【００１０】
【課題を解決するための手段】
請求項１に係る発明の半導体装置は、一方の表面に複数の電極パッドを有する半導体素子と、その電極パッドに対応して配設された複数のランドを有する電極を備えた基板と、を具備し、前記電極パッドと前記電極とをハンダにより接合する半導体装置であって、前記電極は、その中心を基点に所定の距離をおいてランドを形成し、各ランドに外接する実質的な平面の面積が、前記電極パッドの平面の面積より大きいものとしたことを特徴としている。
【００１１】
請求項２に係る発明の半導体装置は、請求項１記載の構成において、前記ランドは、平面形状が円形及び／又は矩形であることとしている。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づき説明する。
【００１３】
図１は本実施形態に係る半導体装置を示すものであり、（ａ）は半導体素子を示す平面図、（ｂ）は基板を示す平面図、（ｃ）は電極を拡大した平面図、図２は自己整列作用を説明する断面図である。
【００１４】
この実施形態の半導体装置は、フリップチップタイプの半導体素子１と配線（電気回路）が印刷された基板２とを主要構成要素としている。
【００１５】
半導体素子１は、例えば、シリコンからなる半導体基板から形成されており、その一方の表面には複数の電極パッド１１を縦横に所定の間隔で設けて群を構成している。その電極パッド１１は、例えば、Ａｌ（アルミニウム）から形成されており、その形状は、平面視において略円形をなしている。また、その直径は、例えば、２００μｍ程度である。また、電極パッド１１には、所定の温度にて溶融するハンダからなるバンプ１２が設けられており、例えば、Ｓｎ−Ａｇ（スズ−銀）を主成分とする合金から形成されている。
【００１６】
基板２は、例えば、エポキシ樹脂等の合成樹脂から形成されており、その一方の表面には、樹脂層に接着剤を介して積層された銅箔層からなる配線（図示せず）が形成されている。また、この配線には、半導体素子１に形成された電極パッド１１の配置形状と対応するように配設された中央部２１ａと４つのランド２１ｂとからなる電極２１が群をなして形成されており、例えば、配線と同じく銅箔層にて形成されている。このうち、中央部２１ａは、電極パッド１１に外接する大きさの略正方形としている。また、ランド２１ｂは、その形状が平面視において略円形をしており、その半径を中央部２１ａの１辺の長さの略半分としている。そして、このランド２１ｂは、電極２１の中心を基点として所定の距離を有して形成されている。すなわち、本実施形態においては、中央部２１ａの４つの隅角部の２辺の交点とランド２１ｂの中心とが一致するように形成している。すなわち、電極２１は、各ランド２１ｂ、２１ｂ、…に外接する実質的な平面の面積が、電極パッド１１の平面の面積より大きいものとなっている。また、ランド２１ｂ上には、所定の温度にて溶融するハンダからなるバンプ２２が載置されている。また、配線及び電極２１には、例えば、Ｎｉ（ニッケル）メッキを施し、その上に腐食低減及びハンダとの濡れ性を向上させるためにＡｕ（金）メッキを施している。なお、このＡｕメッキの厚みは、０．５μｍ程度としている。
【００１７】
この半導体装置は、上述の半導体素子１を基板２上に載置して形成されるのであるが、まず、電極パッド１１が電極２１と相対するように位置決めして載置する。
【００１８】
ついで、この状態のものを、例えば、２５０℃程度の温度に昇温した加熱炉に投入する。この際、電極パッド１１及びランド２１ｂに形成したバンプ１２，２２が溶融し、微小な位置ずれが発生しても互いの表面張力により自己整列作用が働いて電極パッド１１と電極２１が正しく対面するようになる。
【００１９】
すなわち、本実施形態に係る半導体装置の作用を図２に基づいて説明すると、まず、半導体素子１を、その電極パッド１１が基板２上の電極２１と相対するように載置する。この過程で、例えば、半導体素子１が基板２の一辺と平行方向に電極パッド１１の半径分程度ずれたとする。このとき、電極パッド１１、すなわち、半導体素子１は、図３に示すように、左方向（図２においては左側）にずれ、平面視において２つの隣り合ったランド２１ｂと重なり合うことになる（図２（ａ））。
【００２０】
この状態で半導体装置を加熱すると、４つのランド２１ｂに形成したバンプ２２が濡れ合い、電極２１を中心として一つの大きなバンプを形成する。（図２（ｂ））。
【００２１】
これと同時に電極パッド１１に形成したバンプ１２も４つのランド２１ｂに形成したバンプ２２と濡れ合って自己整列作用を起こし（図２（ｃ））、結果的に半導体素子１が右方向（図２の右側）に移動して電極パッド１１と電極２１とが正しい位置でハンダ付けされるのである（図２（ｄ））。
【００２２】
以上説明した実施形態の半導体装置によると、基板２上に複数ある電極２１の４つの隅角部それぞれにランド２１ｂを形成し、各ランド２１ｂによって構成された電極２１の実質的な平面の面積が、電極パッド１１の平面の面積より大きいものとしているので、それぞれの電極パッド１１及び電極２１が従来技術の位置合わせ用パッド１０３の機能を有し、また、バンプ１２，２２の溶融と同時に両者の間にハンダ（バンプ１２，２２）の表面張力による自己整列作用が働き、また、見かけ上の電極２１が大きくなってハンダ（バンプ２２）の表面張力を増大させることができ、位置合わせ用パッド１０３を設けることなく半導体素子１と基板２との位置ずれを解消して電極パッド１１と電極２１を正しい位置でハンダ付けすることができる。
【００２３】
なお、本実施形態では、隣り合うランド２１ｂを接触させて形成したが、その間隔（隣り合うランド２１ｂの中心間の距離）は電極パッド１１の直径以下であればよい。こうすることにより、半導体素子１と基板２との位置ずれを効率よく解消することができる。
【００２４】
また、ランド２１ｂの形状は、略円形に限定されるものではなく、例えば、略矩形であったり、矩形体を９０°に曲げたＬ字体のものを電極２１の隅角部に電極２１の周縁から所定の間隔を有して配置してもよい。また、ランド２１ｂの数量も４つに限定されるものではなく、増減させることも可能である。ただし、あらゆる位置ずれの方向に対処するためには数量を増加させるのが好ましい。
【００２５】
また、中央部２１ａは必ずしも必要なものではなく、一つの電極２１を形成する複数のランド２１ｂが配線により電気的に同電位になっていれば省略することも可能である。
【００２６】
また、本実施形態では半導体素子１の電極パッド１１を一つ、基板２の電極２１を複数のランド２１ｂにより形成したが、これらの構成を半導体素子１及び基板２に対してそれぞれ逆に適用すること、すなわち、電極パッド１１を複数のランドで形成し、電極２１を単一のもので形成しても同様の効果が得られる。
【００２７】
【発明の効果】
本発明の半導体装置は、一方の表面に複数の電極パッドを有する半導体素子と、その電極パッドに対応して配設された複数のランドを有する電極を備えた基板と、を具備し、前記電極パッドと前記電極とをハンダにより接合する半導体装置であって、前記電極は、その中心を基点に所定の距離をおいてランドを形成し、各ランドに外接する実質的な平面の面積が、前記電極パッドの平面の面積より大きいものとしているので、ランドにより見かけ上の電極の平面面積を大きくしてハンダの表面張力を大きくすることができ、位置合わせ用パッドを設けることによる半導体装置の大型化を抑制できるとともに自己整列作用を有する、すなわち、半導体素子と基板との位置ずれを解消することができる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る半導体装置を示すものであり、（ａ）は半導体素子を示す平面図、（ｂ）は基板を示す平面図、（ｃ）は基板の電極を拡大した平面図である。
【図２】同上の半導体装置の自己整列作用を示す断面図である。
【図３】同上の半導体装置の位置ずれ状態を示す平面図である。
【図４】従来の半導体装置を示す断面図である。
【符号の説明】
１ 半導体素子
１１ 電極パッド
２ 基板
２１ 電極
２１ｂ ランド[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor device in which a semiconductor element is mounted face down on a substrate provided with a predetermined conductor pattern.
[0002]
[Prior art]
In one of the mounting methods of a semiconductor element, a surface on which an electrode pad of a semiconductor element is formed is opposed (face down) to a surface on which a conductor pattern is provided on a substrate, and an electrode pad and an electrode in the conductor pattern are connected. There is a flip chip method of electrically connecting by soldering. This method is generally widely used as a method that enables high-density electrical connection.
[0003]
FIG. 4 shows a semiconductor device formed by such a flip-chip method, which is proposed in Japanese Patent Application Laid-Open No. 10-50773. This device has a structure in which a flip-chip type semiconductor element 101 is mounted on a package substrate 201 made of ceramic.
[0004]
In the semiconductor element 101, a plurality of electrode pads 102 are provided on one surface at predetermined vertical and horizontal intervals to form a group, and the shape of the electrode pads 102 is circular in plan view. At four corners of the electrode pad 102 group, positioning pads 103 having a diameter of about 2.5 times the arrangement interval of the electrode pads 102 are provided. ) Or Cu (copper) plating via an adhesive layer such as Cr (chromium). Further, the shape is circular, and the height is formed to be the same as the electrode pad 102. The electrode pads 102 and the positioning pads 103 are provided with melting solders 301 and 302, respectively.
[0005]
On the other hand, the package substrate 201 forms a group by providing a plurality of electrodes 202 having a circular shape in plan view at positions corresponding to the electrode pads 102 of the semiconductor element 101. The diameter of the electrode 202 is substantially the same as the electrode pad 102. Positioning pads 203 are also provided at the four corners of the group of electrodes 202 at positions corresponding to the positioning pads 103 of the semiconductor element 101, and the shape thereof is also the position provided on the semiconductor element 101. It is substantially the same as the alignment pad 103. Further, like the semiconductor element 101, melting solders 301 and 302 are provided on the electrode 202 and the positioning pad 203, respectively.
[0006]
Then, the semiconductor element 101 is placed on the package substrate 201 so that the electrodes 202 and the electrode pads 102 face each other, and are put into a heating furnace (not shown) set at a predetermined temperature. As a result, the molten solders 301 and 302, which have reached the melting temperature in the heating furnace, are melted to connect (join) the two pieces 101 and 201. In this process, a minute position between the package substrate 201 and the semiconductor element 101 is formed. Even if there is a deviation, the self-aligning action is exerted by the molten solder 302 provided on the positioning pads 103 and 203, so that the solder is joined at the correct position.
[0007]
[Problems to be solved by the invention]
In the prior art described above, the diameter of the positioning pads 103 and 203 is made larger than the arrangement interval of the electrode pads 102 and the electrodes 202, and the tensile force due to the surface tension of the molten solder 302 is applied to the electrode pads 102 and the electrodes 202. By making it larger than 301, a self-alignment effect was exhibited (or expressed).
[0008]
However, in this case, it is necessary to separately provide positioning pads 103 and 203 larger than the electrode pad 102 and the electrode 202 in order to exert (or express) the self-alignment action. The provision of the positioning pads 103 and 203 is an obstructive factor.
[0009]
The present invention has been made in view of the above points, and an object of the present invention is to provide a semiconductor device having a self-aligning action without increasing the size of the semiconductor device.
[0010]
[Means for Solving the Problems]
A semiconductor device according to a first aspect of the present invention includes: a semiconductor element having a plurality of electrode pads on one surface; and a substrate having an electrode having a plurality of lands arranged corresponding to the electrode pads. A semiconductor device that joins the electrode pad and the electrode by solder, wherein the electrode forms lands at a predetermined distance from a center thereof, and forms a substantially planar surface circumscribing each land. The area is larger than the plane area of the electrode pad.
[0011]
According to a second aspect of the present invention, in the configuration according to the first aspect, the land has a circular and / or rectangular planar shape.
[0012]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0013]
1A and 1B show a semiconductor device according to the present embodiment. FIG. 1A is a plan view showing a semiconductor element, FIG. 1B is a plan view showing a substrate, FIG. 1C is a plan view showing an enlarged electrode, and FIG. FIG. 4 is a cross-sectional view for explaining a self-alignment operation.
[0014]
The semiconductor device of this embodiment includes a flip-chip type semiconductor element 1 and a substrate 2 on which wirings (electric circuits) are printed as main components.
[0015]
The semiconductor element 1 is formed from, for example, a semiconductor substrate made of silicon, and a plurality of electrode pads 11 are provided on one surface thereof at predetermined intervals vertically and horizontally to form a group. The electrode pad 11 is formed of, for example, Al (aluminum), and has a substantially circular shape in plan view. The diameter is, for example, about 200 μm. The electrode pad 11 is provided with a bump 12 made of solder that melts at a predetermined temperature, and is made of, for example, an alloy containing Sn-Ag (tin-silver) as a main component.
[0016]
The substrate 2 is formed of, for example, a synthetic resin such as an epoxy resin. On one surface of the substrate 2, a wiring (not shown) formed of a copper foil layer laminated on a resin layer via an adhesive is formed. ing. In addition, electrodes 21 formed of a central portion 21 a and four lands 21 b arranged in correspondence with the arrangement shape of the electrode pads 11 formed on the semiconductor element 1 are formed in a group on this wiring. For example, it is formed of a copper foil layer like the wiring. Among them, the central portion 21a is formed in a substantially square shape circumscribing the electrode pad 11. The land 21b has a substantially circular shape in plan view, and has a radius substantially half the length of one side of the central portion 21a. The land 21b is formed at a predetermined distance from the center of the electrode 21 as a base point. That is, in the present embodiment, the center of the land 21b is formed so that the intersection of the two sides of the four corners of the central portion 21a coincides with the center of the land 21b. That is, the electrode 21 has a substantially planar area circumscribing each of the lands 21b, 21b,... Larger than the planar area of the electrode pad 11. A bump 22 made of solder that is melted at a predetermined temperature is placed on the land 21b. The wiring and the electrode 21 are plated with, for example, Ni (nickel), and further plated with Au (gold) to reduce corrosion and improve wettability with solder. The thickness of the Au plating is about 0.5 μm.
[0017]
This semiconductor device is formed by mounting the above-described semiconductor element 1 on the substrate 2. First, the semiconductor device 1 is positioned and mounted so that the electrode pad 11 faces the electrode 21.
[0018]
Next, this state is put into a heating furnace heated to a temperature of about 250 ° C., for example. At this time, even if the bumps 12 and 22 formed on the electrode pad 11 and the land 21b are melted and a slight displacement occurs, the self-alignment action works due to the mutual surface tension, and the electrode pad 11 and the electrode 21 correctly face each other. Become like
[0019]
That is, the operation of the semiconductor device according to the present embodiment will be described with reference to FIG. 2. First, the semiconductor element 1 is mounted so that its electrode pad 11 faces the electrode 21 on the substrate 2. In this process, it is assumed that, for example, the semiconductor element 1 is shifted by a radius of the electrode pad 11 in a direction parallel to one side of the substrate 2. At this time, as shown in FIG. 3, the electrode pad 11, that is, the semiconductor element 1 is shifted leftward (left side in FIG. 2), and overlaps with two adjacent lands 21b in plan view (see FIG. 3). 2 (a)).
[0020]
When the semiconductor device is heated in this state, the bumps 22 formed on the four lands 21b are wetted to form one large bump centering on the electrode 21. (FIG. 2 (b)).
[0021]
At the same time, the bumps 12 formed on the electrode pads 11 also wet the bumps 22 formed on the four lands 21b and cause a self-alignment action (FIG. 2C), and as a result, the semiconductor element 1 moves rightward (FIG. 2C). (Right side of FIG. 2), and the electrode pads 11 and the electrodes 21 are soldered at the correct positions (FIG. 2D).
[0022]
According to the semiconductor device of the embodiment described above, the lands 21b are formed at each of the four corners of the plurality of electrodes 21 on the substrate 2, and the substantially planar area of the electrodes 21 formed by the lands 21b is reduced. , The electrode pad 11 has a larger area than the plane area of the electrode pad 11, so that each of the electrode pads 11 and the electrode 21 has the function of the positioning pad 103 of the prior art. The self-aligning action by the surface tension of the solder (bumps 12 and 22) acts between them, and the apparent electrode 21 becomes large, so that the surface tension of the solder (bump 22) can be increased. The electrode pad 11 and the electrode 21 can be soldered at the correct position by eliminating the positional deviation between the semiconductor element 1 and the substrate 2 without providing
[0023]
In the present embodiment, the adjacent lands 21b are formed in contact with each other. However, the interval (the distance between the centers of the adjacent lands 21b) may be smaller than the diameter of the electrode pad 11. This makes it possible to efficiently eliminate the displacement between the semiconductor element 1 and the substrate 2.
[0024]
The shape of the land 21b is not limited to a substantially circular shape. For example, the shape of the land 21b may be substantially rectangular or an L-shaped body obtained by bending a rectangular body at 90 ° at the corner of the electrode 21. May be arranged at a predetermined distance from the camera. Also, the number of lands 21b is not limited to four, but can be increased or decreased. However, it is preferable to increase the quantity in order to cope with any direction of displacement.
[0025]
The central portion 21a is not always necessary, and may be omitted if the plurality of lands 21b forming one electrode 21 have the same electric potential by wiring.
[0026]
Further, in this embodiment, one electrode pad 11 of the semiconductor element 1 and one electrode 21 of the substrate 2 are formed by a plurality of lands 21b, but these configurations are applied to the semiconductor element 1 and the substrate 2 in reverse. That is, the same effect can be obtained even if the electrode pad 11 is formed of a plurality of lands and the electrode 21 is formed of a single land.
[0027]
【The invention's effect】
A semiconductor device according to the present invention includes: a semiconductor element having a plurality of electrode pads on one surface; and a substrate having an electrode having a plurality of lands arranged corresponding to the electrode pads. A semiconductor device in which a pad and the electrode are joined by solder, wherein the electrode forms lands at a predetermined distance from a center thereof, and a substantially planar area circumscribing each land has an area of the land. Since the surface area of the electrode pad is larger than that of the electrode pad, the surface area of the solder can be increased by increasing the apparent surface area of the electrode by the land, and the size of the semiconductor device can be increased by providing an alignment pad. And has a self-alignment effect, that is, it is possible to eliminate the displacement between the semiconductor element and the substrate.
[Brief description of the drawings]
FIGS. 1A and 1B show a semiconductor device according to an embodiment of the present invention, wherein FIG. 1A is a plan view showing a semiconductor element, FIG. 1B is a plan view showing a substrate, and FIG. It is a top view.
FIG. 2 is a cross-sectional view showing a self-alignment operation of the above semiconductor device.
FIG. 3 is a plan view showing a state of misalignment of the semiconductor device according to the first embodiment;
FIG. 4 is a cross-sectional view showing a conventional semiconductor device.
[Explanation of symbols]
Reference Signs List 1 semiconductor element 11 electrode pad 2 substrate 21 electrode 21b land
