JP2004024546A - Game machine - Google Patents

Game machine Download PDF

Info

Publication number
JP2004024546A
JP2004024546A JP2002185367A JP2002185367A JP2004024546A JP 2004024546 A JP2004024546 A JP 2004024546A JP 2002185367 A JP2002185367 A JP 2002185367A JP 2002185367 A JP2002185367 A JP 2002185367A JP 2004024546 A JP2004024546 A JP 2004024546A
Authority
JP
Japan
Prior art keywords
circuit
gaming machine
control microcomputer
data
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002185367A
Other languages
Japanese (ja)
Inventor
Shohachi Ugawa
鵜川　詔八
Takayuki Ishikawa
石川　貴之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sankyo Co Ltd
Original Assignee
Sankyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sankyo Co Ltd filed Critical Sankyo Co Ltd
Priority to JP2002185367A priority Critical patent/JP2004024546A/en
Publication of JP2004024546A publication Critical patent/JP2004024546A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Pinball Game Machines (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a game machine carrying a one-chip microcomputer for control which achieves a difficulty in the reading of built-in programs from outside and further in the fraudulent generation of microcomputers. <P>SOLUTION: A security checking circuit 550, an inspection mode recognition circuit 501, an input/output buffer control circuit 502 and input/output buffers 503 and 504 are built into a microcomputer 56 for controlling games along with basic components of a CPU core 561, an ROM 541, an RAM 542 and the like. Moreover, a random number generation circuit 569 is built in. The inspection mode recognition circuit 501 enables the outputting of the data on the address buses and data buses if inspection codes from an inspecting device 500 are regular ones. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、内蔵されているプログラムにもとづいて遊技機の動作に関わる制御を実行するとともに、遊技機外部から入力される検査コードを認識可能な制御用ワンチップマイクロコンピュータを含むパチンコ遊技機やスロット機等の遊技機に関する。
【０００２】
【従来の技術】
遊技機の一例として、遊技球などの遊技媒体を発射装置によって遊技領域に発射し、遊技領域に設けられている入賞口などの入賞領域に遊技媒体が入賞すると、所定個の賞球が遊技者に払い出されるものがある。さらに、表示状態が変化可能な可変表示部が設けられ、可変表示部の表示結果があらかじめ定められた特定の表示態様となった場合に所定の遊技価値を遊技者に与えるように構成されたものがある。
【０００３】
遊技価値とは、遊技機の遊技領域に設けられた可変入賞球装置の状態が打球が入賞しやすい遊技者にとって有利な状態になることや、遊技者にとって有利な状態となるための権利を発生させたりすることや、景品遊技媒体払出の条件が成立しやすくなる状態になることや遊技者に得点を与えたりすることである。
【０００４】
特別図柄を表示する可変表示部を備えた第１種パチンコ遊技機では、特別図柄を表示する可変表示部の表示結果があらかじめ定められた特定の表示態様の組合せとなることを、通常、「大当り」という。大当りが発生すると、例えば、大入賞口が所定回数開放して打球が入賞しやすい大当り遊技状態（特定遊技状態）に移行する。そして、各開放期間において、所定個（例えば１０個）の大入賞口への入賞があると大入賞口は閉成する。そして、大入賞口の開放回数は、所定回数（例えば１６ラウンド）に固定されている。なお、各開放について開放時間（例えば２９．５秒）が決められ、入賞数が所定個に達しなくても開放時間が経過すると大入賞口は閉成する。また、大入賞口が閉成した時点で所定の条件（例えば、大入賞口内に設けられているＶゾーンへの入賞）が成立していない場合には、大当り遊技状態は終了する。
【０００５】
一般に、遊技機における遊技進行は制御用のプログラムを内蔵した制御用マイクロコンピュータを含む遊技制御手段によって制御される。そして、所定の条件（例えば可変表示開始の条件となる始動入賞）が成立すると乱数を発生させ、乱数値があらかじめ決められている所定値と一致すると「大当り」となる。また、景品遊技媒体を払い出す制御を行う払出制御手段が設けられ、払出制御手段は、一般に制御用マイクロコンピュータを含む。
【０００６】
【発明が解決しようとする課題】
上述したように、特定遊技状態等の遊技価値が付与されている場合には、遊技者が景品を得やすくなっている。そのために、不正に遊技価値を得ようとする行為が生ずることも考えられる。そのような行為として、例えば、マイクロコンピュータが実行する遊技制御プログラムを、「大当り」が発生しやすいように改変する行為がある。
【０００７】
改変された不正プログラムによって遊技制御が実行されないように、マイクロコンピュータには、プログラムが正当なものであるか否かを判定するセキュリティチェック機能が組み込まれている。そして、マイクロコンピュータは、セキュリティチェック機能によってプログラムが正当なものでないと判断された場合には、遊技制御プログラムを実行しないように構成されている。
【０００８】
しかし、プログラムを内蔵した正規のマイクロコンピュータを取り外して、大当りを生じさせやすい不正プログラムを内蔵したマイクロコンピュータを搭載してしまうといった不正行為が考えられる。そのような不正プログラムを内蔵したマイクロコンピュータでは、セキュリティチェック機能が存在しないか、または、存在しても不正プログラムを正当なプログラムと判定するように改変されている。従って、セキュリティチェック機能だけでは、不正プログラムによる遊技を防止することができないおそれがある。
【０００９】
さらに、内部アドレスバスや内部データバス上のデータをマイクロコンピュータの外部に出力しないようにして、マイクロコンピュータの外部から内蔵プログラムを読み出すことを不可能にしてプログラムの解析ができないようにし、その結果、不正プログラムの作成を困難にしたマイクロコンピュータも考案されている。しかし、アドレスバスやデータバスを介した内蔵プログラムの解析を困難にしても、プログラム自体はマイクロコンピュータの内部に存在するので、何らかの方法で内蔵プログラムが読み出されてしまう可能性がある。内蔵プログラムが読み出されてしまった場合には、そのプログラムを改変した不正プログラムを内蔵した不正マイクロコンピュータが作られてしまう。
【００１０】
そこで、本発明は、外部から内蔵プログラムを読み出すことを困難にした上で、不正マイクロコンピュータの作成をさらに困難にした制御用ワンチップマイクロコンピュータを搭載した遊技機を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明による遊技機は、内蔵するＲＯＭに格納されているプログラムにもとづいて遊技機の動作に関わる制御を実行するとともに遊技機外部から入力される検査コードを認識可能な制御用ワンチップマイクロコンピュータ（例えば遊技制御用マイクロコンピュータ５６や払出制御用マイクロコンピュータ３７１）を含む遊技機であって、制御用ワンチップマイクロコンピュータが、少なくとも、内蔵するＲＯＭ（例えばＲＯＭ３４１，５４１）に格納されているプログラムが正規のプログラムであるか否かを判定するチェック手段（例えばセキュリティチェック回路３３０，５５０）と、遊技機の外部から入力される検査コードが正規の検査コードであると認識したときにアドレスバス上のアドレスデータおよびデータバス上のデータを外部に出力可能な状態に設定するデータ出力許可手段（例えば検査モード認識回路３２１，５０１、入出力バッファ制御回路３２２，５０２、入出力バッファ３２３，３２４，５０３，５０４）と、制御用ワンチップマイクロコンピュータによる制御実行中に使用される乱数を生成する乱数発生回路（例えば乱数発生回路５６９）とを内蔵したことを特徴とする。
【００１２】
制御用ワンチップマイクロコンピュータが、外部から読み取り可能な遊技機固有の識別情報（例えばそれぞれのパチンコ遊技機を識別可能な識別情報（ＩＤコード））を記憶する記憶手段（例えばＩＣタグ４４１）を、プログラムを格納するＲＯＭとは別に内蔵してもよい。
【００１３】
制御用ワンチップマイクロコンピュータが、遊技機に設けられている電気部品の制御状態を識別可能な試験信号を遊技機外部に出力するための試験信号出力回路（例えば試験信号出力回路３９１〜３９ｎ，５８１〜５８ｎ）を内蔵してもよい。
【００１４】
制御用ワンチップマイクロコンピュータが、制御用ワンチップマイクロコンピュータが搭載されている基板とは異なる基板（例えば主基板３１に対する払出制御基板３７、払出制御基板３７に対する主基板３１、主基板３１または払出制御基板３７に対する演出制御基板８０）に搭載されている制御用マイクロコンピュータのＲＯＭに格納されているプログラムが正規のものであるか否かを認証するための認証回路（例えば認証回路３３２，５９２）を内蔵してもよい。
【００１５】
制御用ワンチップマイクロコンピュータが、遊技機の外部に設けられ遊技機と通信可能な外部機器（例えばカードユニット５０）に搭載されている制御用マイクロコンピュータ（例えばカードユニット制御用マイクロコンピュータ）のＲＯＭに格納されているプログラムが正規のものであるか否かを認証するための外部機器認証回路（例えば外部機器認証回路３３４）を内蔵してもよい。
【００１６】
データ出力許可手段が、プログラムを格納するＲＯＭの領域とは異なる領域（例えばＥＥＰＲＯＭ）に保持している照合用検査コードと遊技機の外部（例えば検査装置５００）から入力された検査コードとを比較することによって検査コードが正規の検査コードであるか否かを認識し、照合用検査コードが、遊技機の外部から書き換え可能（例えば検査モード認識回路３２１，５０１が検査装置５００の要求に応じてＥＥＲＲＯＭに記憶されている照合用検査コードを書き換える）であることが好ましい。
【００１７】
【発明の実施の形態】
以下、本発明の一実施形態を図面を参照して説明する。まず、遊技機の一例である第１種パチンコ遊技機の全体の構成について説明する。図１はパチンコ遊技機を正面からみた正面図、図２は遊技盤の前面を示す正面図である。
【００１８】
パチンコ遊技機１は、縦長の方形状に形成された外枠（図示せず）と、外枠の内側に開閉可能に取り付けられた遊技枠とで構成される。また、パチンコ遊技機１は、遊技枠に開閉可能に設けられている額縁状に形成されたガラス扉枠２を有する。遊技枠は、外枠に対して開閉自在に設置される前面枠（図示せず）と、機構部品等が取り付けられる機構板と、それらに取り付けられる種々の部品（後述する遊技盤を除く。）とを含む構造体である。
【００１９】
図１に示すように、パチンコ遊技機１は、額縁状に形成されたガラス扉枠２を有する。ガラス扉枠２の下部表面には打球供給皿（上皿）３がある。打球供給皿３の下部には、打球供給皿３に収容しきれない遊技球を貯留する余剰球受皿４と打球を発射する打球ハンドル（操作ノブ）５が設けられている。ガラス扉枠２の背面には、遊技盤６が着脱可能に取り付けられている。なお、遊技盤６は、それを構成する板状体と、その板状体に取り付けられた種々の部品とを含む構造体である。また、遊技盤６の前面には遊技領域７が形成されている。
【００２０】
遊技領域７の中央付近には、それぞれが識別情報としての図柄を可変表示する複数の可変表示部を含む可変表示装置（特別可変表示部）９が設けられている。可変表示装置９には、例えば「左」、「中」、「右」の３つの可変表示部（図柄表示エリア）がある。なお、可変表示部は固定的な領域であってもよいが、遊技進行中に、可変表示装置９の表示領域において移動したり大きさが変化してもよい。また、可変表示装置９には、始動入賞口１４に入った有効入賞球数すなわち始動入賞記憶数を表示する４つの特別図柄始動記憶表示エリア（始動記憶表示エリア）１８が設けられている。有効始動入賞（始動入賞記憶数が４未満のときの始動入賞）がある毎に、表示色を変化させる（例えば青色表示から赤色表示に変化させる）始動記憶表示エリア１８を１増やす。そして、可変表示装置９の可変表示が開始される毎に、表示色が変化している始動記憶表示エリア１８を１減らす（すなわち表示色をもとに戻す）。
【００２１】
なお、図柄表示エリアと始動記憶表示エリア１８とが区分けされて設けられているので、可変表示中も始動入賞記憶数が表示された状態とすることができる。また、始動記憶表示エリア１８を図柄表示エリアの一部に設けるようにしてもよく、この場合には、可変表示中は始動入賞記憶数の表示を中断するようにすればよい。また、この実施の形態では、始動記憶表示エリア１８を可変表示装置９に設けるようにしているが、始動入賞記憶数を表示する表示器（特別図柄始動記憶表示器）を可変表示装置９とは別個に設けるようにしてもよい。
【００２２】
可変表示装置９の下方には、始動入賞口１４としての可変入賞球装置１５が設けられている。始動入賞口１４に入った入賞球は、遊技盤６の背面に導かれ、始動口スイッチ１４ａによって検出される。また、始動入賞口１４の下部には開閉動作を行う可変入賞球装置１５が設けられている。可変入賞球装置１５は、ソレノイド１６によって開状態とされる。
【００２３】
可変入賞球装置１５の下部には、特定遊技状態（大当り状態）においてソレノイド２１によって開状態とされる開閉板２０が設けられている。開閉板２０は大入賞口を開閉する手段である。開閉板２０から遊技盤６の背面に導かれた入賞球のうち一方（Ｖ入賞領域）に入った入賞球はＶ入賞スイッチ２２で検出され、開閉板２０からの入賞球はカウントスイッチ２３で検出される。遊技盤６の背面には、大入賞口内の経路を切り換えるためのソレノイド２１Ａも設けられている。
【００２４】
ゲート３２に遊技球が入賞しゲートスイッチ３２ａで検出されると、普通図柄始動入賞記憶が上限に達していなければ、所定の乱数値が抽出される。そして、普通図柄表示器１０において表示状態が変化する可変表示を開始できる状態であれば、普通図柄表示器１０の表示の可変表示が開始される。普通図柄表示器１０において表示状態が変化する可変表示を開始できる状態でなければ、普通図柄始動入賞記憶の値が１増やされる。普通図柄表示器１０の近傍には、普通図柄始動入賞記憶数を表示する４つのＬＥＤによる表示部を有する普通図柄始動記憶表示器４１が設けられている。ゲート３２への入賞がある毎に、普通図柄始動記憶表示器４１は点灯するＬＥＤを１増やす。そして、普通図柄表示器１０の可変表示が開始される毎に、点灯するＬＥＤを１減らす。なお、特別図柄と普通図柄とを一つの可変表示装置で可変表示するように構成することもできる。その場合には、特別可変表示部と普通可変表示部とは１つの可変表示装置で実現される。
【００２５】
この実施の形態では、左右のランプ（点灯時に図柄が視認可能になる）が交互に点灯することによって普通図柄の可変表示が行われ、可変表示は所定時間（例えば２９．２秒）継続する。そして、可変表示の終了時に左側のランプが点灯すれば当りとなる。当りとするか否かは、ゲート３２に遊技球が入賞したときに抽出された乱数の値が所定の当り判定値と一致したか否かによって決定される。普通図柄表示器１０における可変表示の表示結果が当りである場合に、可変入賞球装置１５が所定回数、所定時間だけ開状態になって遊技球が入賞しやすい状態になる。すなわち、可変入賞球装置１５の状態は、普通図柄の停止図柄が当り図柄である場合に、遊技者にとって不利な状態から有利な状態に変化する。
【００２６】
さらに、特別遊技状態としての確変状態では、普通図柄表示器１０における停止図柄が当り図柄になる確率が高められるとともに、可変入賞球装置１５の開放時間と開放回数とのうちの一方または双方が高められ、遊技者にとってさらに有利になる。また、確変状態等の所定の状態では、普通図柄表示器１０における可変表示期間（変動時間）が短縮されることによって、遊技者にとってさらに有利になるようにしてもよい。
【００２７】
遊技盤６には、複数の入賞口２９，３０，３３，３９が設けられ、遊技球の入賞口２９，３０，３３への入賞は、それぞれ入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａによって検出される。遊技領域７の左右周辺には、遊技中に点滅表示される飾りランプ２５が設けられ、下部には、入賞しなかった打球を吸収するアウト口２６がある。また、遊技領域７の外側の左右上部には、効果音や音声を発する２つのスピーカ２７が設けられている。遊技領域７の外周には、天枠ランプ２８ａ、左枠ランプ２８ｂおよび右枠ランプ２８ｃが設けられている。
【００２８】
そして、この例では、左枠ランプ２８ｂの近傍に、賞球残数があるときに点灯する賞球ランプ５１が設けられ、天枠ランプ２８ａの近傍に、補給球が切れたときに点灯する球切れランプ５２が設けられている。さらに、図１には、パチンコ遊技機１に隣接して設置され、プリペイドカードが挿入されることによって球貸しを可能にするカードユニット５０も示されている。
【００２９】
カードユニット５０には、使用可能状態であるか否かを示す使用可表示ランプ１５１、カードユニット５０がいずれの側のパチンコ遊技機１に対応しているのかを示す連結台方向表示器１５３、カードユニット５０内にカードが投入されていることを示すカード投入表示ランプ１５４、記録媒体としてのカードが挿入されるカード挿入口１５５、およびカード挿入口１５５の裏面に設けられているカードリーダライタの機構を点検する場合にカードユニット５０を解放するためのカードユニット錠１５６が設けられている。
【００３０】
打球発射装置から発射された遊技球は、打球レールを通って遊技領域７に入り、その後、遊技領域７を下りてくる。打球が始動入賞口１４に入り始動口スイッチ１４ａで検出されると、図柄の可変表示を開始できる状態であれば、可変表示装置９において特別図柄が可変表示（変動）を始める。図柄の可変表示を開始できる状態でなければ、始動入賞記憶数を１増やす。
【００３１】
可変表示装置９における特別図柄の可変表示は、一定時間が経過したときに停止する。停止時の特別図柄の組み合わせが大当り図柄（特定表示態様）であると、大当り遊技状態に移行する。すなわち、開閉板２０が、一定時間経過するまで、または、所定個数（例えば１０個）の打球が入賞するまで開放する。そして、開閉板２０の開放中に打球がＶ入賞領域に入賞しＶ入賞スイッチ２２で検出されると、継続権が発生し開閉板２０の開放が再度行われる。継続権の発生は、所定回数（例えば１５ラウンド）許容される。
【００３２】
停止時の可変表示装置９における特別図柄の組み合わせが確率変動を伴う大当り図柄（確変図柄）の組み合わせである場合には、次に大当りとなる確率が高くなる。すなわち、確変状態という遊技者にとってさらに有利な状態（特別遊技状態）となる。
【００３３】
次に、パチンコ遊技機１の裏面の構造について図３を参照して説明する。図３は、遊技機を裏面から見た背面図である。
【００３４】
図３に示すように、遊技機裏面側では、可変表示装置９、遊技盤６に設けられている各種装飾ＬＥＤ、始動記憶表示器１８および普通図柄始動記憶表示器４１、装飾ランプ２５、枠側に設けられている天枠ランプ２８ａ、左枠ランプ２８ｂ、右枠ランプ２８ｃ、賞球ランプ５１、球切れランプ５２、スピーカ２７等の演出用部品を制御する演出制御基板８０を含む可変表示制御ユニット４９と、遊技制御用マイクロコンピュータ等が搭載された遊技制御基板（主基板）３１とが設置されている。また、球払出制御を行う払出制御用マイクロコンピュータ等が搭載された払出制御基板３７が設置されている。また、ＤＣ３０Ｖ、ＤＣ２１Ｖ、ＤＣ１２ＶおよびＤＣ５Ｖを作成する電源回路が搭載された電源基板９１０や発射制御基板９１が設けられている。
【００３５】
遊技機裏面において、上方には、各種情報を遊技機外部に出力するための各端子を備えたターミナル基板１６０が設置されている。ターミナル基板１６０には、少なくとも、球切れ検出スイッチの出力を導入して外部出力するための球切れ用端子、賞球個数信号を外部出力するための賞球用端子および球貸し個数信号を外部出力するための球貸し用端子が設けられている。また、中央付近には、主基板３１からの各種情報を遊技機外部に出力するための各端子を備えた情報端子盤３４が設置されている。
【００３６】
さらに、各基板（主基板３１や払出制御基板３７等）に含まれる記憶内容保持手段（例えば、電力供給停止時にもその内容を保持可能な変動データ記憶手段すなわちバックアップＲＡＭ）に記憶されたバックアップデータをクリアするための操作手段としてのクリアスイッチ９２１が搭載されたスイッチ基板１９０が設けられている。スイッチ基板１９０には、クリアスイッチ９２１と、主基板３１等の他の基板と接続されるコネクタ９２２が設けられている。
【００３７】
貯留タンク３８に貯留された遊技球は誘導レールを通り、賞球ケース４０Ａで覆われた球払出装置に至る。球払出装置の上部には、遊技媒体切れ検出手段としての球切れスイッチ１８７が設けられている。球切れスイッチ１８７が球切れを検出すると、球払出装置の払出動作が停止する。球切れスイッチ１８７は遊技球通路内の遊技球の有無を検出するスイッチであるが、貯留タンク３８内の補給球の不足を検出する球切れ検出スイッチ１６７も誘導レールにおける上流部分（貯留タンク３８に近接する部分）に設けられている。球切れ検出スイッチ１６７が遊技球の不足を検知すると、遊技機設置島に設けられている補給機構から遊技機に対して遊技球の補給が行われる。
【００３８】
入賞にもとづく景品としての遊技球や球貸し要求にもとづく遊技球が多数払い出されて打球供給皿３が満杯になり、さらに遊技球が払い出されると、遊技球は余剰球受皿４に導かれる。さらに遊技球が払い出されると、満タンスイッチ４８（図３において図示せず）がオンする。その状態では、球払出装置内の払出モータの回転が停止して球払出装置の動作が停止するとともに発射装置の駆動も停止する。
【００３９】
図４は、主基板３１を収容する遊技制御基板ボックスを簡略化して示す正面図である。主基板３１は、遊技機裏面において、遊技制御基板ボックスに収容されている。すなわち、収納手段としての遊技制御基板ボックスに主基板３１が収納され、それらが組み合わされた遊技制御ユニットの形で遊技機に取り付けられている。遊技制御基板ボックスは、主基板３１が収容されたボックス本体３１Ａが蓋部３１Ｂで覆われる構造である。蓋部３１Ｂは、取付部３１Ｄ，３１Ｅのそれぞれにおける１箇所の取付穴にねじ込まれたワンウェイねじとその他のねじ（図示せず）でボックス本体３１Ａに固着される。ワンウェイねじとは、ねじ締め方向にしか回らないねじである。従って、一旦締め付けるとねじを取り外すことはできない。
【００４０】
蓋部３１Ｂをボックス本体３１Ａから外して主基板３１を露出させようとする場合には、取付部３１Ｄ，３１Ｅにおけるワンウェイねじの取付部分（蓋部３１Ｂとの取付部分）を切断する必要がある。従って、取付部分の切断の履歴から主基板３１が露出された回数がわかる。管理者等が把握している取付部分の切断の履歴（回数）よりも実際の切断の回数が多い場合には、蓋部３１Ｂが不正に外されて主基板１３が露出され、遊技制御用マイクロコンピュータが不正マイクロコンピュータに交換された可能性があることがわかる。なお、取付部３１Ｄ，３１Ｅにはそれぞれ３箇所の取付穴が設けられているので、蓋部３１Ｂを３回まで外すことができる。
【００４１】
また、蓋部３１Ｂの不正取り外し防止のために、蓋部３１Ｂとボックス本体３１Ａとの間に、ホログラムがプリントされた封印シール３１Ｆ，３１Ｇが貼着される。封印シール３１Ｆ，３１Ｇを剥がすと蓋部３１Ｂおよびボックス本体３１Ａにホログラムが部分的に残るので、剥がされたことが一目でわかる。このことからも、蓋部３１Ｂをボックス本体３１Ａから不正に取り外して主基板３１を露出させようとしたことがわかる。
【００４２】
しかし、上記のような不正取り外し防止のための対策が施されていても、遊技制御基板ボックスごと不正に交換されてしまうと、不正交換されたことを判別することが容易でない。本発明では、後述するように、遊技制御基板ボックスが不正に交換されても、容易にそのことを判別することができる。
【００４３】
この実施の形態では、蓋部３１Ｂに、機種名シール３１ａと検査履歴シール３１ｂとが貼付されている。検査履歴シール３１ｂには、主基板３１の検査、修理、交換等の際に記入される「検査者」の欄と「検査日」の欄とが設けられているが、この例では、遊技機管理番号も記載されている。遊技機管理番号は、例えば遊技制御基板ボックスのユニット番号（各遊技制御ユニットに固有に付与された番号）である。
【００４４】
なお、主基板３１におけるコネクタ部分は蓋部３１Ｂの外部に露出している。図４に示された例では、識別情報入出力のためのコネクタ３１Ｃが例示されている。しかし、主基板３１には、他の基板等との接続のための他のコネクタも搭載されている。
【００４５】
また、図４には遊技制御基板ボックスが例示されているが、払出制御基板３７も、払出制御基板ボックスに収容されて、遊技機裏面に設置されている。
【００４６】
図５は、遊技制御基板ボックスの断面図である。図６はワンチップマイクロコンピュータである遊技制御用マイクロコンピュータ５６を示す正面図である。図７は、遊技制御用マイクロコンピュータ５６の断面図である。図５に示すように、遊技制御基板ボックスのボックス本体３１Ａの蓋体４０１には凹部４３０が設けられ、凹部４３０に対応する位置の遊技制御基板３１上にワンチップマイクロコンピュータである遊技制御用マイクロコンピュータ５６が搭載されている。
【００４７】
図６および図７に示すように、遊技制御用マイクロコンピュータ５６のパッケージ４４２の所定個所に凹部４４４が設けられている。凹部４４４の位置は、ＩＣチップ４４０およびＩＣリード４４３と干渉しない位置である。凹部４４４の内部にＩＤ発信器（ＩＣタグ）４４１が配置され、ＩＣタグ４４１は、合成樹脂４４５で遊技制御用マイクロコンピュータ５６のパッケージ４４２に一体不可分に封入される。ＩＣタグ４４１は、非接触型のＩＣカード内に埋め込まれて使用されるＩＣチップと同種のＩＣチップおよびアンテナ部を含むものである。ＩＣタグ４４１内のメモリ（例えばＥＥＰＲＯＭ）には、個別のパチンコ遊技機１ごとに異なり、それぞれのパチンコ遊技機１を識別可能な識別情報（ＩＤコード）が記憶されている。
【００４８】
図５に示すように、凹部４３０に、後述するＩＤ読取書込装置４５０のアンテナ部を位置させて、遊技制御用マイクロコンピュータ５６に一体不可分に設けられたＩＣタグ４４１の識別情報を読み取ったり、ＩＣタグ４４１に識別情報を書き込んだりすることができる。識別情報の読み書きは、電波によって非接触で行われる。
【００４９】
図８は、ＩＤ読取書込装置４５０を示す正面図である。ＩＤ読取書込装置４５０の本体４５１の先端部分には、識別情報書込要求信号や識別情報発信要求信号の送信および識別情報の受信を行うデータ送受信部４５２が設けられている。本体４５１の後端部分は手で握ることができるような形状になっている。ＩＤ読取書込装置４５０は、作業者が片手で握って持ち運べる程度に小型軽量に構成されている。
【００５０】
表示ＬＥＤ４５４は、データ送受信部４５２による識別情報等のデータの送受信が成功したか否かを表示する。表示パネル４５３には、カタカナ、英字、数字の文字を１０文字×２行表示することができる。操作者は、表示パネル４５３に表示される文字情報によって、識別情報の確認を行ったりメニューから作業内容を選択したりする。電源キー４５５は、ＩＤ読取書込装置４５０の電源をオンオフするためのキーである。下方向キー４５７および上方向キー４５８は、表示パネル４５３に表示されるカーソルを移動したり、メニューの表示ページを切り替えたりするためのキーである。取消キー４５９は、処理を途中で中断したり、メニューの階層をさかのぼって戻るためのキーである。決定キー４５６は、処理を実行したり、メニューを決定するためのものである。
【００５１】
このようなＩＤ読取書込装置４５０によって読み取られたＩＣタグ４４１内の識別情報は、例えばＩＤ読取書込装置４５０に接続される管理装置（例えばパーソナルコンピュータ）に転送される。管理装置は、各パチンコ遊技機１に設定されているはずの識別情報を記憶している。そして、記憶している識別情報とＩＤ読取書込装置４５０によって読み取られた識別情報とが一致していなければ、遊技制御用マイクロコンピュータ５６は、正規のマイクロコンピュータでないと判定する。
【００５２】
図９は、主基板３１における回路構成の一例を示すブロック図である。なお、図９には、払出制御手段を搭載した払出制御基板３７および演出制御手段を搭載した演出制御基板８０も示されている。主基板３１には、プログラムに従ってパチンコ遊技機１を制御する基本回路５３と、ゲートスイッチ３２ａ、始動口スイッチ１４ａ、Ｖ入賞スイッチ２２、カウントスイッチ２３、入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａ、およびクリアスイッチ９２１からの信号を基本回路５３に与えるスイッチ回路５８と、可変入賞球装置１５を開閉するソレノイド１６、開閉板２０を開閉するソレノイド２１および大入賞口内の経路を切り換えるためのソレノイド２１Ａを基本回路５３からの指令に従って駆動するソレノイド回路５９とが搭載されている。
【００５３】
また、基本回路５３から与えられるデータに従って、大当りの発生を示す大当り情報、可変表示装置９における図柄の可変表示開始に利用された始動入賞球の個数を示す有効始動情報、確率変動が生じたことを示す確変情報等の情報出力信号をホールコンピュータ等の外部装置に対して出力する情報出力回路６４が搭載されている。
【００５４】
基本回路５３は、ゲーム制御用のプログラム等を記憶するＲＯＭ、ワークメモリとして使用される記憶手段としてのＲＡＭ、プログラムに従って制御動作を行うＣＰＵ（ＣＰＵコア）、および信号を入出力するためのＩ／Ｏポート（入出力ポート）部等を内蔵する遊技制御用マイクロコンピュータ５６を含む。なお、ＣＰＵはＲＯＭに格納されているプログラムに従って制御を実行するので、以下、ＣＰＵまたはマイクロコンピュータが実行する（または、処理を行う）ということは、具体的には、ＣＰＵがプログラムに従って制御を実行することである。このことは、主基板３１以外の他の基板に搭載されているＣＰＵまたはマイクロコンピュータについても同様である。
【００５５】
また、ＲＡＭは、その一部または全部が電源基板９１０において作成されるバックアップ電源によってバックアップされているバックアップＲＡＭである。すなわち、遊技機に対する電力供給が停止しても、所定期間は、ＲＡＭの一部または全部の内容は保存される。
【００５６】
遊技球を打撃して発射する打球発射装置は発射制御基板９１上の回路によって制御される駆動モータ９４で駆動される。そして、駆動モータ９４の駆動力は、操作ノブ（打球ハンドル）５の操作量に従って調整される。すなわち、発射制御基板９１上の回路によって、打球ハンドル５の操作量に応じた速度で遊技球が発射されるように制御される。
【００５７】
なお、この実施の形態では、演出制御基板８０に搭載されている演出制御手段が、遊技盤に設けられている普通図柄始動記憶表示器４１および装飾ランプ２５の表示制御を行うとともに、枠側に設けられている天枠ランプ２８ａ、左枠ランプ２８ｂおよび右枠ランプ２８ｃの表示制御を行う。また、演出制御基板８０に搭載されている演出制御手段は、特別図柄を可変表示する可変表示装置９および普通図柄を可変表示する普通図柄表示器１０の表示制御も行う。
【００５８】
図１０は、払出制御基板３７および球払出装置９７の構成要素などの払出に関連する構成要素を示すブロック図である。図１０に示すように、満タンスイッチ４８からの検出信号は、中継基板７２を介して払出制御基板３７のＩ／Ｏポート３７２ｂに入力される。また、球切れスイッチ１８７からの検出信号も、中継基板７２を介して払出制御基板３７のＩ／Ｏポート３７２ｂに入力される。また、払出カウントスイッチ３０１からの検出信号は、中継基板７２を介して払出制御基板３７のＩ／Ｏポート３７２ｂに入力される。払出カウントスイッチ３０１は、球払出装置９７から実際に払い出された遊技球を検出する。
【００５９】
払出制御基板３７の払出制御用ＣＰＵ（ＣＰＵコア）は、球切れスイッチ１８７からの検出信号が球切れ状態を示しているか、または、満タンスイッチ４８からの検出信号が満タン状態を示していると、球払出処理を停止する。
【００６０】
入賞があると、主基板３１の通信回路５９１から、払出指令信号（払出制御コマンド）として、賞球の払出要求を行うためのＲＥＱ信号（賞球リクエスト信号）および払い出すべき賞球個数を示す払出個数信号が出力される。払出個数信号は、通信回路３３１を介して払出制御用ＣＰＵに入力される。払出制御用ＣＰＵは、通信回路３３１を介してＲＥＱ信号および払出個数信号が入力すると、払出個数信号が示す個数の遊技球を払い出すために球払出装置９７を駆動する制御を行う。なお、主基板３１の通信回路５９１からは、電源確認信号も出力される。
【００６１】
また、払出制御基板３７において賞球の払出処理を実行しているときには、主基板３１には、払出制御基板３７の通信回路３３１を介して出力された払出処理中であることを示すＢＵＳＹ信号（賞球払出中信号）が入力される。また、払出制御用ＣＰＵは、払出禁止状態では、主基板３１に対して払出禁止信号を出力する。なお、この実施の形態では、払出制御用ＣＰＵは、１チップマイクロコンピュータ（払出制御用マイクロコンピュータ）におけるＣＰＵコアの部分であり、払出制御用マイクロコンピュータは、払出制御用ＣＰＵ、ＲＯＭ、ＲＡＭ、Ｉ／Ｏポートおよび通信回路等を内蔵している。従って、図１０に示す各Ｉ／Ｏポートおよび通信回路３３１は、払出制御用マイクロコンピュータに内蔵されている。
【００６２】
払出制御用ＣＰＵは、出力ポート３７２ｃを介して、賞球払出数を示す賞球情報信号および貸し球数を示す球貸し個数信号をターミナル基板（枠用外部端子基板と盤用外部端子基板とを含む）１６０に出力する。なお、出力ポート３７２ｃの外側に、ドライバ回路が設置されているが、図１０では記載省略されている。
【００６３】
また、払出制御用ＣＰＵは、出力ポート３７２ｄを介して、エラー表示用ＬＥＤ３７４にエラー信号を出力する。さらに、出力ポート３７２ｆを介して、ランプの点灯／消灯を指示するための信号を賞球ランプ５１および球切れランプ５２に出力する。なお、払出制御基板３７の入力ポート３７２ｄには、エラー状態を解除するためのエラー解除スイッチ３７５からの検出信号が入力される。エラー解除スイッチ３７５は、ソフトウェアリセットによってエラー状態を解除するために用いられる。
【００６４】
さらに、払出制御基板３７の入力ポート３７２ｂには、中継基板７２を介して、払出モータ２８９の回転位置を検出するための払出モータ位置センサからの検出信号が入力される。払出制御基板３７からの払出モータ２８９への駆動信号は、出力ポート３７２ｃおよび中継基板７２を介して球払出装置９７の払出機構部分における払出モータ２８９に伝えられる。なお、出力ポート３７２ｃの外側に、ドライバ回路（モータ駆動回路）が設置されているが、図１０では記載省略されている。
【００６５】
カードユニット５０には、カードユニット制御用マイクロコンピュータが搭載されている。また、カードユニット５０には、使用可表示ランプ１５１、連結台方向表示器１５３、カード投入表示ランプ１５４およびカード挿入口１５５が設けられている（図１参照）。インタフェース基板６６には、打球供給皿３の近傍に設けられている度数表示ＬＥＤ６０、球貸し可ＬＥＤ６１、球貸しスイッチ６２および返却スイッチ６３が接続される。
【００６６】
インタフェース基板６６からカードユニット５０には、遊技者の操作に応じて、球貸しスイッチ６２が操作されたことを示す球貸しスイッチ信号および返却スイッチ６３が操作されたことを示す返却スイッチ信号が与えられる。また、カードユニット５０からインタフェース基板６６には、プリペイドカードの残高を示すカード残高表示信号および球貸し可表示信号が与えられる。カードユニット５０と払出制御基板３７の間では、接続信号（ＶＬ信号）、ユニット操作信号（ＢＲＤＹ信号）、球貸し要求信号（ＢＲＱ信号）、球貸し完了信号（ＥＸＳ信号）およびパチンコ機動作信号（ＰＲＤＹ信号）が通信回路３３５を介してやりとりされる。カードユニット５０と払出制御基板３７の間には、インタフェース基板６６が介在している。よって、接続信号（ＶＬ信号）等の信号は、図１０に示すように、インタフェース基板６６を介してカードユニット５０と払出制御基板３７の間でやりとりされることになる。
【００６７】
パチンコ遊技機１の電源が投入されると、払出制御基板３７の払出制御用ＣＰＵは、カードユニット５０にＰＲＤＹ信号を出力する。また、カードユニット制御用マイクロコンピュータは、ＶＬ信号を出力する。払出制御用ＣＰＵは、ＶＬ信号の入力状態により接続状態／未接続状態を判定する。カードユニット５０においてカードが受け付けられ、球貸しスイッチが操作され球貸しスイッチ信号が入力されると、カードユニット制御用マイクロコンピュータは、払出制御基板３７にＢＲＤＹ信号を出力する。この時点から所定の遅延時間が経過すると、カードユニット制御用マイクロコンピュータは、払出制御基板３７にＢＲＱ信号を出力する。
【００６８】
そして、払出制御基板３７の払出制御用ＣＰＵは、カードユニット５０に対するＥＸＳ信号を立ち上げ、カードユニット５０からのＢＲＱ信号の立ち下がりを検出すると、払出モータ２８９を駆動し、所定個の貸し球を遊技者に払い出す。そして、払出が完了したら、払出制御用ＣＰＵは、カードユニット５０に対するＥＸＳ信号を立ち下げる。その後、カードユニット５０からのＢＲＤＹ信号がオン状態でなければ、賞球払出制御を実行する。なお、カードユニット５０で用いられる電源電圧ＡＣ２４Ｖは払出制御基板３７から供給される。
【００６９】
カードユニット５０に対する電源基板９１０からの電力供給は、払出制御基板３７およびインタフェース基板６６を介して行われる。この例では、インタフェース基板６６内に配されているカードユニット５０に対するＡＣ２４Ｖの電源供給ラインに、カードユニット５０を保護するためのヒューズが設けられ、カードユニット５０に所定電圧以上の電圧が供給されないようにしている。
【００７０】
図１１は、電源基板９１０における直流電圧作成部分を示すブロック図である。電源基板９１０には、遊技機内の各電気部品制御基板や機構部品への電力供給を実行または遮断するための電源スイッチ９１４が設けられている。なお、電源スイッチ９１４は、遊技機において、電源基板９１０の外に設けられていてもよい。電源スイッチ９１４が閉状態（オン状態）では、交流電源（ＡＣ２４Ｖ）がトランス９１１の入力側（一次側）に印加される。トランス９１１は、交流電源（ＡＣ２４Ｖ）と電源基板９１０の内部とを電気的に絶縁するためのものであるが、その出力電圧もＡＣ２４Ｖである。また、トランス９１１の入力側には、過電圧保護回路としてのバリスタ９１８が設置されている。
【００７１】
電源基板９１０は、電気部品制御基板（主基板３１、払出制御基板３７および演出制御基板８０）と独立して設置され、遊技機内の各電気部品制御基板および機構部品が使用する電圧を生成する。この例では、ＡＣ２４Ｖ、ＶＳＬ（ＤＣ＋３０Ｖ）、ＶＬＰ（ＤＣ＋２４Ｖ）、ＶＤＤ（ＤＣ＋１２Ｖ）およびＶＣＣ（ＤＣ＋５Ｖ）を生成する。また、バックアップ電源（ＶＢＢ）すなわちバックアップＲＡＭに記憶内容を保持させるための記憶保持手段となるコンデンサ９１６は、ＤＣ＋５Ｖ（ＶＣＣ）すなわち各基板上のＩＣ等を駆動する電源のラインから充電される。また、＋５Ｖラインとバックアップ＋５Ｖ（ＶＢＢ）ラインとの間に、逆流防止用のダイオード９１７が挿入される。なお、ＶＳＬは、整流平滑回路９１４において、整流素子でＡＣ２４Ｖを整流昇圧することによって生成される。ＶＳＬは、ソレノイド駆動電源となる。また、ＶＬＰは、ランプ点灯用の電圧であって、整流回路９１２において、整流素子でＡＣ２４Ｖを整流することによって生成される。
【００７２】
電源電圧生成手段としてのＤＣ−ＤＣコンバータ９１３は、１つまたは複数のレギュレータＩＣ（図１１では２つのレギュレータＩＣ９２４Ａ，９２４Ｂを示す。）を有し、ＶＳＬにもとづいてＶＤＤおよびＶＣＣを生成する。レギュレータＩＣ（スイッチングレギュレータ）９２４Ａ，９２４Ｂの入力側には、比較的大容量のコンデンサ９２３Ａ，９２３Ｂが接続されている。従って、外部からの遊技機に対する電力供給が停止したときに、ＶＳＬ、ＶＤＤ、ＶＣＣ等の直流電圧は、比較的緩やかに低下する。
【００７３】
図１２は、遊技制御用マイクロコンピュータ５６の構成を示すブロック図である。遊技制御用マイクロコンピュータ５６は、ＣＰＵコア５６１、ＲＯＭ５４１、ＲＡＭ５４２、遊技制御用マイクロコンピュータ５６にデータを入力するとともに遊技制御用マイクロコンピュータ５６からデータを出力するためのＩ／Ｏポート５７１〜５７ｎ、タイマ回路５６６およびウォッチドッグタイマ回路５６５を内蔵している。それらの間は、アドレスバス、データバスおよび制御信号バス（リード信号やライト信号を伝達するバス）で結ばれている。また、試験信号を出力するための出力ポートである試験信号出力回路５８１〜５８ｎも内蔵されている。試験信号出力回路５８１〜５８ｎにはデータバスが接続されている。さらに、アドレスバス上のアドレスデータをデコードして、チップセレクト信号（ＣＳ）を生成するアドレスデコード回路５６８が内蔵されている。チップセレクト信号は、Ｉ／Ｏポート５７１〜５７ｎおよび試験信号出力回路５８１〜５８ｎのそれぞれをアクティブにするための信号である。なお、Ｉ／Ｏポート５７１〜５７ｎのうちには、遊技制御用マイクロコンピュータ５６にデータを入力するための入力ポート（出力ポート機能を含まない）や、遊技制御用マイクロコンピュータ５６からデータを出力するための出力ポート（入力ポート機能を含まない）が含まれていてもよい。
【００７４】
また、ＣＰＵコア５６１のリセット入力に供給されるリセット信号を生成するリセット回路５６２、遊技制御用マイクロコンピュータ５６内で使用されるクロック信号（システムクロックや高速クロック信号など）を生成する発振回路５６３、電源電圧の低下を検出する電圧監視回路５６４、遊技制御処理において使用される乱数を生成する乱数発生回路５６９、他の基板に搭載されているマイクロコンピュータと通信を行う通信回路５９１、および他の基板に搭載されているＲＯＭ（マイクロコンピュータ内蔵ＲＯＭやマイクロコンピュータに外付けされるＲＯＭ）マイクロコンピュータの認証を行う認証回路５９２も内蔵されている。乱数発生回路５６９、通信回路５９１および認証回路５９２には、アドレスバス、データバスおよび制御信号バスが接続されている。
【００７５】
さらに、リセット信号がリセット解除を示すレベルになったときに、ＣＰＵコア５６１がＲＯＭ５４１に格納されている遊技制御用のプログラムを実行する前に、遊技制御用のプログラムが正当であるか否かをチェックするためのセキュリティチェックプログラムをＣＰＵコア５６１に実行させるセキュリティチェック回路５５０も内蔵されている。
【００７６】
また、検査装置５００が遊技機に接続されたときに、検査装置５００から出力される検査コードを認識する検査モード認識回路５０１が内蔵されている。検査モード認識回路５０１は、ＲＯＭ５４１およびＲＡＭ５４２とは異なる記憶手段である例えばＥＥＰＲＯＭを有する。その記憶手段には、照合用検査コードが設定されている。検査モード認識回路５０１は、検査装置５００から検査コードが入力されると、入力された検査コードと記憶している照合用検査コードとを比較し、それらが一致している場合には、その旨を入出力バッファ制御回路５０２に伝える。
【００７７】
遊技制御用マイクロコンピュータ５６には、入出力バッファ５０３，５０４が内蔵されている。入出力バッファ５０３は、入出力バッファ制御回路５０２から許可信号が出力されている場合には、データバスを遊技制御用マイクロコンピュータ５６の外部に出力可能な状態にする。また、入出力バッファ５０４は、入出力バッファ制御回路５０２から許可信号が出力されている場合には、アドレスバスを遊技制御用マイクロコンピュータ５６の外部に出力可能な状態にする。入出力バッファ制御回路５０２は、検査モード認識回路５０１から検査コードと照合用検査コードとが一致している旨の通知を受けると、入出力バッファ５０３，５０４に対して許可信号を出力する。入出力バッファ５０３，５０４がバス上のデータを出力可能にする状態が検査モードである。
【００７８】
従って、検査モード認識回路５０１が正規の（照合用検査コードと一致）検査コードを受けない限り、遊技制御用マイクロコンピュータ５６のデータバスおよびアドレスバス上のデータを遊技制御用マイクロコンピュータ５６の外部に取り出すことはできない。よって、ＲＯＭ５４１に格納されている遊技制御用のプログラムを外部に取り出すことは困難であり、その結果、遊技制御用のプログラムを解析して不正プログラムを作成し不正プログラムを搭載した不正マイクロコンピュータを作成することは困難である。
【００７９】
また、検査モード認識回路５０１が正規の検査コードを受けた場合には遊技制御用マイクロコンピュータ５６のデータバスおよびアドレスバス上のデータを遊技制御用マイクロコンピュータ５６の外部に取り出すことができるので、検査装置５００は、遊技制御用のプログラムの正当性を検証することができる。なお、制御信号バスを遊技制御用マイクロコンピュータ５６の外部に取り出すための入出力バッファも存在するが、図１２では記載省略されている。
【００８０】
なお、ここでは、検査装置５００からの検査コードがデータバスとは異なる経路で遊技制御用マイクロコンピュータ５６に入力されたが、検査コードを入出力バッファ回路５０３を介してデータバスから入力するようにしてもよい。その場合には、例えば、ＣＰＵコア５６１がリセット状態にある期間において、検査装置５００から入出力バッファ回路５０３に検査コードを入力する。そして、検査モード認識回路５０１は、入出力バッファ回路５０３から検査コードを入力する。
【００８１】
また、検査モードでは、遊技制御用マイクロコンピュータ５６を、検査コードの入力に応じて単にアドレスバスおよびデータバス上のデータを外部出力可能にするのではなく、他の状態にしてもよい。例えば、検査コードを入力したら、遊技制御用のプログラムを実行するのではなく外部からのアドレス指定に応じて指定されたアドレスのデータを出力する状態になるように構成してもよい。そのように構成されている場合には、検査装置５００を、検査モード認識回路５０１に至る遊技制御用マイクロコンピュータ５６の端子および入出力バッファ５０３，５０４に至る遊技制御用マイクロコンピュータ５６の端子に接続し、検査モード認識回路５０１に至る遊技制御用マイクロコンピュータ５６の端子に検査コードを与えた後、入出力バッファ５０４にアドレスデータ（ＲＯＭ５４１のアドレス）を与えつつ、入出力バッファ５０３からデータ（ＲＯＭ５４１のアドレスからのデータ）を入力することによって、ＲＯＭ５４１に格納されている遊技制御用のプログラムを読み出すことができる。そして、検査装置５００は、遊技制御用マイクロコンピュータ５６から読み出した遊技制御用のプログラムが正規のプログラムと一致していれば、遊技制御用マイクロコンピュータ５６が正当であると判断することができ、一致していなければ、遊技機に不正マイクロコンピュータが搭載されていると判断することができる。
【００８２】
また、検査モード認識回路５０１は検査装置５００からの要求に応じて、照合用検査コードを変更することができる。例えば、検査モード認識回路５０１が照合用検査コード変更要求のデータを認識するための回路を内蔵し、その回路が、検査装置５００から照合用検査コード変更要求のデータが入力されたことを認識したら、そのデータに続いて検査装置５００から出力される新たな照合用検査コードを記憶手段に格納する。このように、検査モード認識回路５０１が、プログラム格納するＲＯＭの領域とは異なる記憶手段（この例ではＥＥＰＲＯＭ）に保持している照合用検査コードと遊技機の外部から入力された検査コードとを比較することによって検査コードが正規の検査コードであるか否かを認識する場合、照合用検査コードが遊技機の外部から書き換え可能であることが好ましい。また、検査コードは暗号化されていてもよい。検査コードが暗号化されている場合には、検査モード認識回路５０１は、入力した検査コードを復号する回路を内蔵する。そして、復号後の検査コードと照合用検査コードとを比較する。
【００８３】
さらに、検査モード認識回路５０１が遊技制御用マイクロコンピュータ５６に固有の認証用識別情報を記憶手段（例えばＥＥＰＲＯＭ）に記憶し、検査モード認識回路５０１に、検査装置５００または検査装置とは異なる専用の照合機から認証用識別情報要求信号が入力されると、認証用識別情報を検査装置５００または照合機に出力するように構成してもよい。その場合、検査装置５００または照合機は、あらかじめ認識している正規の認証用識別情報と遊技制御用マイクロコンピュータ５６から出力された認証用識別情報とを比較することによって遊技制御用マイクロコンピュータ５６が正規のものか否かを判定することができる。この場合、検査装置５００または照合機と遊技制御用マイクロコンピュータ５６との間で入出力される情報は暗号化されていてもよいし、検査モード認識回路５０１が識別情報要求信号を入力すると、識別情報要求信号に対してあらかじめ記憶手段（例えばＥＥＰＲＯＭ）に記憶している演算式に従って演算を行った結果を返送するようにしてもよい。そして、記憶手段に記憶している認証用識別情報または演算式は外部から書き換え可能であるように構成されていてもよい。すなわち、検査モード認識回路５０１は、検査装置５００または照合機から新たな認証用識別情報または演算式を入力すると、記憶手段の内容を書き換えるように構成されていてもよい。このように、検査モード認識回路５０１が認証用識別情報または演算式を記憶している場合には、不正マイクロコンピュータの遊技機への搭載をさらに困難にしてセキュリティをさらに向上させることができる。
【００８４】
なお、ここでは、検査モード認識回路５０１が認証用識別情報または演算式を記憶している場合について説明したが、遊技制御用マイクロコンピュータ５６は、検査モード認識回路５０１とは別に、認証用識別情報または演算式を記憶して、検査装置５００または照合機の要求に応じて認証用識別情報または演算結果を出力する認証用の通信回路を内蔵してもよい。
【００８５】
図１３は、遊技制御用マイクロコンピュータ５６に内蔵され、ＣＰＵコア５６１をリセット（ＣＰＵの動作を初期化）するためのリセット信号を生成するリセット回路５６２の一構成例を示す回路図である。図１３に示す例では、外付けの抵抗とコンデンサとの間の電位がリセット回路５６２に導入され、リセット回路５６２において、その電位がリセット基準電位を上回ると、比較器６２１の出力がハイレベルになる。そして、比較器６２１の出力は、シュミットトリガタイプの２つの反転回路６２２，６２３で成形されて、ＣＰＵコア５６１に供給される。このように、この実施の形態では、リセット回路５６２が遊技制御用マイクロコンピュータ５６に内蔵されているので、遊技制御用マイクロコンピュータ５６の外にリセット回路を設置する必要はない。
【００８６】
図１４は、遊技制御用マイクロコンピュータ５６に内蔵されている乱数発生回路５６９の一構成例を示す回路図である。遊技制御が行われているときに、大当りとするか否かを決定する等のために複数種類の乱数を発生させることが必要になる。そのために、図１４に例示するように、複数種類の１６ビットカウンタを有する乱数発生回路５６９が遊技制御用マイクロコンピュータ５６に内蔵されている。各１６ビットカウンタは、発振回路５６３が生成する高速クロック信号（ＣＰＵコア５６１を動作させるためのシステムクロックよりも周波数が高いクロック信号）をカウントする。また、それぞれの１６ビットカウンタの初期値は異なっている。従って、各１６ビットカウンタのカウント値は互いにずれている。ＣＰＵコア５６１は、遊技制御用のプログラムに従って遊技制御を実行しているときに、乱数が必要になると、いずれかの１６ビットカウンタのカウント値を読み出して乱数の値とする。
【００８７】
図１５は、遊技制御用マイクロコンピュータ５６に内蔵されて、遊技制御用マイクロコンピュータ５６で使用されるクロック信号を生成する発振回路５６３の一構成例を示す回路図である。図１５に示す例では、外付けの水晶振動子およびコンデンサと、内蔵されている反転回路６３１，６３２とで発振部が構成されている。発振部が発振するクロック信号は乱数発生回路５６９に供給される高速クロック信号となる。また、分周回路６３３は、高速クロック信号を分周してシステムクロックを生成する。この実施の形態では、発振回路５６３が遊技制御用マイクロコンピュータ５６に内蔵されているので、遊技制御用マイクロコンピュータ５６の外に発振回路を設置する必要はない。
【００８８】
なお、この実施の形態では、水晶振動子およびコンデンサが遊技制御用マイクロコンピュータ５６に内蔵されていないが、水晶振動子等と、図１２に示された遊技制御用マイクロコンピュータ５６とを１つのパッケージに封入するようにしてもよい。また、図１５には、高速クロックとシステムクロックとを生成する発振回路５６３が例示されたが、分周回路の数を増やして、より多くの種類の周波数のクロック信号を生成するようにしてもよい。さらに、乱数発生回路５６９に供給される高速クロック信号を生成するための水晶振動子とシステムクロックを生成するための水晶振動子と別にしてもよい。水晶振動子を別にする場合には、乱数を生成するためのクロック信号とシステムクロックとを全く同期しないようにすることができ、乱数のランダム性を向上させることができる。
【００８９】
図１６は、遊技制御用マイクロコンピュータ５６に内蔵されている電圧監視回路５６４の一構成例を示す回路図である。電圧監視回路５６４は、電源基板９１０からのＶＳＬ電圧（ＤＣ＋３０Ｖ）を導入し、ＶＳＬ電圧を監視することによって遊技機への電力供給停止の発生を検出する。具体的には、ＶＳＬ電圧が所定値（この例では＋２２Ｖ）以下になったら、電力供給の停止が生ずるとして電源断信号を出力する（具体的にはローレベルにする。）。電源断信号は、割込コントローラ５６７のマスク不能割込入力（ＸＮＭＩ入力）またはマスク可能割込端子に入力される。電源断信号が例えばＸＮＭＩ入力に入力されるとマスク不能割り込みがかかり、マスク不能割込処理として電力供給停止時処理が実行される。ＣＰＵコア５６１は、電力供給停止時処理において、必要な情報（電力供給復旧時に、電力供給停止時の状態から遊技処理を続行するために必要な情報）をバックアップＲＡＭに確実に保存するための処理（例えばパリティデータの設定処理）を実行する。また、電力供給停止時処理を行ったことを示すフラグをセットする。
【００９０】
なお、電圧監視回路５６４が、ＶＳＬを監視するのではなく、遊技制御用マイクロコンピュータ５６等の動作電圧である＋５Ｖ（ＶＣＣ）を監視するように構成されていてもよい。ＶＣＣを監視する場合には、遊技制御用マイクロコンピュータ５６の駆動電圧を直接監視することになるので、正確に遊技機への電力供給停止の発生を検出することができる。
【００９１】
図１６に例示する構成では、外付けの抵抗とコンデンサとの間の電位が電圧監視回路５６４に導入され、電圧監視回路５６４において、その電位が監視電圧を下回ると、比較器６２１の出力がローレベルになる。そして、比較器６４１の出力は、シュミットトリガタイプの２つの反転回路６４２，６４３で成形されて、割込コントローラ５６７に供給される。このように、この実施の形態では、電圧監視回路５６４が遊技制御用マイクロコンピュータ５６に内蔵されているので、遊技制御用マイクロコンピュータ５６の外に電圧監視回路を設置する必要はない。
【００９２】
図１７は、遊技制御用マイクロコンピュータ５６に内蔵されている通信回路５９１の一構成例を示す回路図である。上述したように、この実施の形態では、遊技制御用マイクロコンピュータ５６から払出制御基板３７に対して、払出指令信号（払出制御コマンド）として、ＲＥＱ信号（賞球リクエスト信号）および払い出すべき賞球個数を示す払出個数信号が出力される。また、払出制御基板３７から遊技制御用マイクロコンピュータ５６には、払出処理中であることを示すＢＵＳＹ信号（賞球払出中信号）が出力される。
【００９３】
遊技制御用マイクロコンピュータ５６に内蔵されている通信回路５９１において、パラレル−シリアル変換器９５１は、払出制御基板３７に対する払出指令信号をシリアル信号に変換して払出制御基板３７に送信する。また、シリアル−パラレル変換器９５２は、払出制御基板３７からの信号をパラレルデータに変換して、バスを介してＣＰＵコア５６１に出力する。この実施の形態では、通信回路５９１が遊技制御用マイクロコンピュータ５６に内蔵されているので、遊技制御用マイクロコンピュータ５６の外に通信回路を設置する必要はない。
【００９４】
なお、この実施の形態では、主基板３１と払出制御基板３７との間で信号が１本の信号線によってシリアルデータとして送受信されるが、各信号のそれぞれに応じて信号線が存在するような信号方式を用いてもよい。その場合には、通信回路５９１は、Ｉ／Ｏポートと同様の構造になる。また、基板間での信号の減衰を防止するためのドライバ回路を設ける必要がある場合には、ドライバ回路を通信回路５９１に含めてもよい。
【００９５】
図１８は、遊技制御用マイクロコンピュータ５６に内蔵されている認証回路５９２の一構成例を示す回路図である。この実施の形態では、後述するように、遊技制御用マイクロコンピュータ５６が搭載されている主基板３１とは異なる基板である払出制御基板３７に搭載されている払出制御用マイクロコンピュータが、所定のタイミングで、主基板３１に対して認証用データの送信を要求する。認証回路５９２は、要求に応じて、ＲＯＭ５４１およびＲＡＭ５４２とは異なる記憶手段（例えばＥＥＰＲＯＭ）に記憶されている認証用データ＃１（９５１）を払出制御基板３７に送信する。
【００９６】
認証回路５９２は、払出制御基板３７からの認証用データと、ＲＯＭ５４１およびＲＡＭ５４２とは異なる記憶手段（例えばＥＥＰＲＯＭ）に記憶されている認証用データ＃２（９５２）とを比較して、それらが一致していなかったら、ＣＰＵコア５６１に対して認証不一致信号を出力する。また、一致していたら認証一致信号を出力する。ＣＰＵコア５６１は、認証不一致信号を受けたら遊技制御を停止する。記憶手段には、正規の払出制御用マイクロコンピュータが保持している認証用データと同じデータである認証用データ＃２（９５２）があらかじめ記憶されている。従って、払出制御基板３７からの認証用データと認証用データ＃２（９５２）とが不一致である場合には、正規の払出制御用マイクロコンピュータが払出制御基板３７に搭載されていないと判断することができる。よって、ＣＰＵコア５６１が認証不一致信号を受けたら遊技制御を停止することによって、不正な払出制御用マイクロコンピュータが払出制御基板３７に搭載されている場合に、遊技制御を停止することができる。その結果、不正な払出制御用マイクロコンピュータを遊技機に搭載するような不正行為を防止することができる。
【００９７】
図１８に例示する認証回路５９２は、払出制御基板３７から受信したシリアルデータの認証用データをパラレルデータに変換して比較器９５７に出力するとともに、認証用データ＃１（９５５）をシリアルデータに変換して払出制御基板３７に送信するパラレル−シリアル変換回路９５６と、パラレル−シリアル変換回路９５６のパラレル出力と認証用データ＃２（９５８）とを比較し、それらが一致していなかったらＣＰＵコア５６１に対して認証不一致信号または認証一致信号を送信する比較器９５７とを有する。
【００９８】
次に遊技機の動作について説明する。図１９は、主基板３１における遊技制御用マイクロコンピュータ５６が実行するメイン処理を示すフローチャートである。遊技機に対して電源が投入され、リセット端子の入力レベルがハイレベルになると、遊技制御用マイクロコンピュータ５６は、ステップＳ１以降のメイン処理を開始する。メイン処理において、遊技制御用マイクロコンピュータ５６は、まず、内部状態を割込み禁止に設定し（ステップＳ１）、セキュリティチェックプログラムを実行する（ステップＳ１Ａ）。すなわち、図１２に示されたセキュリティチェック回路５５０を動作させる。セキュリティチェックプログラムによるチェック結果が不良（遊技制御用のプログラムが正規のものではない）であったら、ＣＰＵコア５６１は、以後の処理を行わない。
【００９９】
この実施の形態では、払出制御用マイクロコンピュータが遊技機の電源投入時に認証用データを送信するように構成されている。従って、遊技機の電源投入時に、図１８に示された認証回路５９２は認証一致信号または認証不一致信号を出力する。遊技制御用マイクロコンピュータ５６は、認証一致信号が入力されない場合には、以後の処理を行わない（ステップＳ１Ｂ）。
【０１００】
なお、ステップＳ１Ｂにおいて、認証一致信号が入力されたら以後の処理を行わないようにしてもよい。また、この実施の形態では、電源投入時に払出制御用マイクロコンピュータとの間で認証処理が実行されるが、遊技制御処理が開始された後でも、認証処理を実行するようにしてもよい。
【０１０１】
ステップＳ１ＡおよびＳ１Ｂの処理が正常に完了すると、遊技制御用マイクロコンピュータ５６は必要な初期設定処理を行う。初期設定処理において、遊技制御用マイクロコンピュータ５６は、割込みモードを割込みモード２に設定し（ステップＳ２）、スタックポインタにスタックポインタ指定アドレスを設定する（ステップＳ３）。そして、内蔵デバイスレジスタの初期化を行う（ステップＳ４）。また、内蔵デバイス（内蔵周辺回路）であるＣＴＣ（カウンタ／タイマ回路、図１２に示されたタイマ回路５６６に相当）およびＰＩＯ（パラレル入出力ポート、図１２に示されたＩ／Ｏポート５７１〜５７ｎに相当）の初期化（ステップＳ５）を行った後、ＲＡＭをアクセス可能状態に設定する（ステップＳ６）。なお、割込みモード２は、遊技制御用マイクロコンピュータ５６が内蔵する特定レジスタ（Ｉレジスタ）の値（１バイト）と内蔵デバイスが出力する割込みベクタ（１バイト：最下位ビット０）から合成されるアドレスが、割込み番地を示すモードである。
【０１０２】
次いで、遊技制御用マイクロコンピュータ５６は、入力ポートを介して入力されるクリアスイッチ９２１の出力信号の状態を１回だけ確認する（ステップＳ７）。その確認においてオンを検出した場合には、遊技制御用マイクロコンピュータ５６は、通常の初期化処理を実行する（ステップＳ１１〜ステップＳ１５）。クリアスイッチ９２１がオンである場合（押下されている場合）には、ローレベルのクリアスイッチ信号が出力されている。なお、例えば、遊技店員は、クリアスイッチ９２１をオン状態にしながら遊技機に対する電力供給を開始する（例えば電源スイッチ９１４をオンする）ことによって、容易に初期化処理を実行させることができる。すなわち、ＲＡＭクリア等を行うことができる。
【０１０３】
クリアスイッチ９２１がオンの状態でない場合には、遊技機への電力供給が停止したときにバックアップＲＡＭ領域のデータ保護処理（例えばパリティデータの付加等の電力供給停止時処理）が行われたか否か確認する（ステップＳ８）。この実施の形態では、電力供給の停止が生じた場合には、バックアップＲＡＭ領域のデータを保護するための処理が行われている。そのような保護処理が行われていた場合をバックアップありとする。そのような保護処理が行われていないことを確認したら、遊技制御用マイクロコンピュータ５６は初期化処理を実行する。
【０１０４】
この実施の形態では、バックアップＲＡＭ領域にバックアップデータがあるか否かは、電力供給停止時処理においてバックアップＲＡＭ領域に設定されるバックアップフラグの状態によって確認される。例えば、バックアップフラグ領域に「５５Ｈ」が設定されていればバックアップあり（オン状態）を意味し、「５５Ｈ」以外の値が設定されていればバックアップなし（オフ状態）を意味する。
【０１０５】
バックアップありを確認したら、遊技制御用マイクロコンピュータ５６は、バックアップＲＡＭ領域のデータチェック（この例ではパリティチェック）を行う（ステップＳ９）。この実施の形態では、クリアデータ（００）をチェックサムデータエリアにセットし、チェックサム算出開始アドレスをポインタにセットする。また、チェックサムの対象となるデータ数に対応するチェックサム算出回数をセットする。そして、チェックサムデータエリアの内容とポインタが指すＲＡＭ領域の内容との排他的論理和を演算する。演算結果をチェックサムデータエリアにストアするとともに、ポインタの値を１増やし、チェックサム算出回数の値を１減算する。以上の処理が、チェックサム算出回数の値が０になるまで繰り返される。チェックサム算出回数の値が０になったら、遊技制御用マイクロコンピュータ５６は、チェックサムデータエリアの内容の各ビットの値を反転し、反転後のデータをチェックサムとする。
【０１０６】
電力供給停止時処理において、上記の処理と同様の処理によってチェックサムが算出され、チェックサムはバックアップＲＡＭ領域に保存されている。ステップＳ９では、算出したチェックサムと保存されているチェックサムとを比較する。不測の停電等の電力供給停止が生じた後に復旧した場合には、バックアップＲＡＭ領域のデータは保存されているはずであるから、チェック結果（比較結果）は正常（一致）になる。チェック結果が正常でないということは、バックアップＲＡＭ領域のデータが、電力供給停止時のデータとは異なっていることを意味する。そのような場合には、内部状態を電力供給停止時の状態に戻すことができないので、電力供給の停止からの復旧時でない電源投入時に実行される初期化処理を実行する。
【０１０７】
チェック結果が正常であれば、遊技制御用マイクロコンピュータ５６は、遊技制御手段の内部状態と表示制御手段等の電気部品制御手段の制御状態を電力供給停止時の状態に戻すための遊技状態復旧処理を行う（ステップＳ１０）。そして、バックアップＲＡＭ領域に保存されていたＰＣ（プログラムカウンタ）の退避値がＰＣに設定され、そのアドレスに復帰する。
【０１０８】
初期化処理では、遊技制御用マイクロコンピュータ５６は、まず、ＲＡＭクリア処理を行う（ステップＳ１１）。なお、ＲＡＭの全領域を初期化せず、所定のデータ（例えば大当り判定用乱数を生成するためのカウンタのカウント値のデータ）をそのままにしてもよい。例えば、大当り判定用乱数を生成するためのカウンタのカウント値のデータをそのままにした場合には、不正な手段によって初期化処理が実行される状態になったとしても、大当り判定用乱数を生成するためのカウンタのカウント値が大当り判定値に一致するタイミングを狙うことは困難である。また、所定の作業領域（例えば、普通図柄判定用乱数カウンタ、普通図柄判定用バッファ、特別図柄左中右図柄バッファ、総賞球数格納バッファ、特別図柄プロセスフラグ、賞球中フラグ、球切れフラグ、払出停止フラグなど制御状態に応じて選択的に処理を行うためのフラグ）に初期値を設定する作業領域設定処理を行う（ステップＳ１２）。
【０１０９】
また、遊技制御用マイクロコンピュータ５６は、演出制御基板８０等（サブ基板）を初期化するための初期化コマンドを演出制御基板８０等に送信する処理を実行する（ステップＳ１４）。初期化コマンドとして、可変表示装置９に表示される初期図柄を示すコマンド等がある。
【０１１０】
そして、２ｍｓ毎に定期的にタイマ割込がかかるように遊技制御用マイクロコンピュータ５６に設けられているＣＴＣのレジスタの設定が行われる（ステップＳ１５）。すなわち、初期値として２ｍｓに相当する値が所定のレジスタ（時間定数レジスタ）に設定される。
【０１１１】
初期化処理の実行（ステップＳ１１〜Ｓ１５）が完了すると、遊技制御用マイクロコンピュータ５６は、ループ処理を行う。すなわち、何の処理も行わない状態に入る。換言すれば、タイマ割込の発生を待っている状態になる。
【０１１２】
タイマ割込が発生すると、遊技制御用マイクロコンピュータ５６は、レジスタの退避処理（ステップＳ２０）を行った後、図２０に示すステップＳ２１〜Ｓ３３の遊技制御処理を実行する。遊技制御処理において、遊技制御用マイクロコンピュータ５６は、まず、スイッチ回路５８を介して、ゲートスイッチ３２ａ、始動口スイッチ１４ａ、カウントスイッチ２３および入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａ等のスイッチの検出信号を入力し、それらの状態判定を行う（スイッチ処理：ステップＳ２１）。
【０１１３】
次に、遊技制御用マイクロコンピュータ５６は、特別図柄プロセス処理を行う（ステップＳ２５）。特別図柄プロセス制御では、遊技状態に応じてパチンコ遊技機１を所定の順序で制御するための特別図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、特別図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。また、普通図柄プロセス処理を行う（ステップＳ２６）。普通図柄プロセス処理では、普通図柄表示器１０の表示状態を所定の順序で制御するための普通図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、普通図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。
【０１１４】
次いで、遊技制御用マイクロコンピュータ５６は、特別図柄に関する演出制御コマンドをＲＡＭ５４２の所定の領域に設定して演出制御コマンドを送出する処理を行う（特別図柄コマンド制御処理：ステップＳ２７）。また、普通図柄に関する演出制御コマンドをＲＡＭ５４２の所定の領域に設定して演出制御コマンドを送出する処理を行う（普通図柄コマンド制御処理：ステップＳ２８）。
【０１１５】
さらに、遊技制御用マイクロコンピュータ５６は、例えばホール管理用コンピュータに供給される大当り情報、始動情報、確率変動情報などのデータを出力する情報出力処理を行う（ステップＳ２９）。
【０１１６】
また、遊技制御用マイクロコンピュータ５６は、入賞口スイッチ１６ａ，１７ａ，１８ａ，１９ａの検出信号に基づく賞球個数の設定等を行う賞球処理を実行する（ステップＳ３０）。具体的には、入賞口スイッチ１６ａ，１７ａ，１８ａ，１９ａのいずれかがオンしたことに基づく入賞検出に応じて、払出制御基板３７に賞球個数を示す払出制御コマンドを出力する。払出制御基板３７に搭載されている払出制御用マイクロコンピュータは、賞球個数を示す払出制御コマンドに応じて球払出装置を駆動する。
【０１１７】
そして、遊技制御用マイクロコンピュータ５６は、始動入賞記憶数の増減をチェックする記憶処理を実行する（ステップＳ３１）。また、試験信号出力回路５８１〜５８ｎを介して試験信号端子に試験信号を出力する試験端子処理を実行する（ステップＳ３２）。さらに、所定の条件が成立したときにソレノイド回路に駆動指令を行う（ステップＳ３３）。可変入賞球装置９又は開閉板１１を開状態あるいは閉状態としたり、大入賞口１０内の遊技球通路を切り替えたりするために、主基板３０が備えるソレノイド回路は、駆動指令に応じてソレノイド９ａ，１１ａ，１２ａを駆動する。その後、レジスタの内容を復帰させ（ステップＳ３４）、割込み許可状態に設定する（ステップＳ３５）。
【０１１８】
以上の制御によって、この実施の形態では、遊技制御処理は２ｍｓ毎に起動されることになる。なお、この実施の形態では、タイマ割込処理で遊技制御処理が実行されているが、タイマ割込処理では例えば割込が発生したことを示すフラグのセットのみがなされ、遊技制御処理はメイン処理において実行されるようにしてもよい。また、図１９および図２０に示す処理は、遊技制御用マイクロコンピュータ５６が実行する遊技制御用のプログラム（ＲＯＭ５４１に格納されているプログラム）にもとづく処理である。
【０１１９】
図２１は、通信回路５９１が払出制御基板３７に送信する認証用データ＃１および払出制御基板３７から受信する認証用データ＃２と、主基板３１と払出制御基板３７との間で送受信される制御コマンドとの一例を示す説明図である。図２１に示す例では、認証用データや制御コマンドを構成する各データは、スタートビット（ローレベル）およびストップビット（ハイレベル）に挟まれた８ビットのデータとして送受信される。なお、ストップビットの長さは、データ１ビット分以上の長さである。２バイト以上のデータが続けて送信される場合には、各データの間に、１ビット分以上の長さのハイレベルの期間（ストップビットの期間）が置かれる。
【０１２０】
図２２は、試験信号出力回路５８１〜５８ｎから出力される試験信号の一例を示す説明図である。図２２には、遊技機に設けられている電気部品の制御状態を識別可能な試験信号として、普通図柄に関する試験信号、特別図柄に関する試験信号および特別遊技状態（例えば確変状態）に関する試験信号が例示されている。なお、図２２に示す例は一例であって、遊技機外部において、試験信号出力回路を介して試験信号端子から出力される試験信号を観測して遊技機の制御状態を認識しうる信号であれば、図２２に示された試験信号以外の信号を用いてもよいし、図２２に示された試験信号を含むより多くの試験信号を用いてもよい。
【０１２１】
図２３は、払出制御用マイクロコンピュータ３７１の構成を示すブロック図である。払出制御用マイクロコンピュータ３７１は、ＣＰＵコア３８１、ＲＯＭ３４１、ＲＡＭ３４２、払出制御用マイクロコンピュータ３７１にデータを入力するとともに払出制御用マイクロコンピュータ３７１からデータを出力するためのＩ／Ｏポート３７２〜３７ｎ、タイマ回路３８６およびウォッチドッグタイマ回路３８５を内蔵している。それらの間は、アドレスバス、データバスおよび制御信号バス（リード信号やライト信号を伝達するバス）で結ばれている。また、試験信号を出力するための出力ポートである試験信号出力回路３９１〜３９ｎも内蔵されている。試験信号出力回路３９１〜３９ｎにはデータバスが接続されている。さらに、アドレスバス上のアドレスデータをデコードして、チップセレクト信号（ＣＳ）を生成するアドレスデコード回路３８８が内蔵されている。チップセレクト信号は、Ｉ／Ｏポート３７２〜３７ｎおよび試験信号出力回路３９１〜３９ｎのそれぞれをアクティブにするための信号である。なお、Ｉ／Ｏポート３７２〜３７ｎのうちには、払出制御用マイクロコンピュータ３７１にデータを入力するための入力ポート（出力ポート機能を含まない）や、払出制御用マイクロコンピュータ３７１からデータを出力するための出力ポート（入力ポート機能を含まない）が含まれていてもよい。
【０１２２】
また、ＣＰＵコア３８１のリセット入力に供給されるリセット信号を生成するリセット回路３８２、払出制御用マイクロコンピュータ３７１内で使用されるクロック信号（システムクロックや高速クロック信号など）を生成する発振回路３８３、電源電圧の低下を検出する電圧監視回路３８４、他の基板に搭載されているマイクロコンピュータ（例えば遊技制御用マイクロコンピュータ５６）と通信を行う通信回路３３１、他の基板に搭載されているＲＯＭ（マイクロコンピュータ内蔵ＲＯＭやマイクロコンピュータに外付けされるＲＯＭ）の認証を行う認証回路３３２、打球ハンドル５に設けられているタッチセンサからの信号を入力してタッチセンサの状態を検知するタッチセンサ回路３３３、カードユニット５０との間で認証信号に関する通信を行いカードユニット５０に搭載されている制御用マイクロコンピュータのＲＯＭに格納されているプログラムが正規のものであるか否かを認証する外部機器認証回路３３４、およびカードユニット５０との間で通信を行う通信回路３３５も内蔵されている。通信回路３３１、認証回路３３２、タッチセンサ回路３３３、外部機器認証回路３３４および通信回路３３５には、アドレスバス、データバスおよび制御信号バスが接続されている。
【０１２３】
さらに、リセット信号がリセット解除を示すレベルになったときに、ＣＰＵコア５６１がＲＯＭ５４１に格納されている遊技制御用のプログラムを実行する前に、遊技制御用のプログラムが正当であるか否かをチェックするためのセキュリティチェックプログラムをＣＰＵコア５６１に実行させるセキュリティチェック回路３３０も内蔵されている。
【０１２４】
また、検査装置５００が遊技機に接続されたときに、検査装置５００から出力される検査コードを認識する検査モード認識回路３２１が内蔵されている。検査モード認識回路３２１は、ＲＯＭ３４１およびＲＡＭ３４２とは異なる記憶手段である例えばＥＥＰＲＯＭを有する。その記憶手段には、照合用検査コードが設定されている。検査モード認識回路３２１は、検査装置５００から検査コードが入力されると、入力された検査コードと記憶している照合用検査コードとを比較し、それらが一致している場合には、その旨を入出力バッファ制御回路３２２に伝える。
【０１２５】
払出制御用マイクロコンピュータ３７１には、入出力バッファ３２３，３２４が内蔵されている。入出力バッファ３２３は、入出力バッファ制御回路３２２から許可信号が出力されている場合には、データバスを払出制御用マイクロコンピュータ３７１の外部に出力可能な状態にする。また、入出力バッファ３２４は、入出力バッファ制御回路３２２から許可信号が出力されている場合には、アドレスバスを払出制御用マイクロコンピュータ３７１の外部に出力可能な状態にする。入出力バッファ制御回路３２２は、検査モード認識回路３２１から検査コードと照合用検査コードとが一致している旨の通知を受けると、入出力バッファ３２３，３２４に対して許可信号を出力する。入出力バッファ３２３，３３４がバス上のデータを出力可能にする状態が検査モードである。
【０１２６】
従って、検査モード認識回路３２１が正規の（照合用検査コードと一致）検査コードを受けない限り、払出制御用マイクロコンピュータ３７１のデータバスおよびアドレスバス上のデータを払出制御用マイクロコンピュータ３７１の外部に取り出すことはできない。よって、ＲＯＭ３４１に格納されている払出制御用のプログラムを外部に取り出すことは困難であり、その結果、払出制御用のプログラムを解析して不正プログラムを作成し不正プログラムを搭載した不正マイクロコンピュータを作成することは困難である。
【０１２７】
また、検査モード認識回路３２１が正規の検査コードを受けた場合には払出制御用マイクロコンピュータ３７１のデータバスおよびアドレスバス上のデータを払出制御用マイクロコンピュータ３７１の外部に取り出すことができるので、検査装置５００は、払出制御用のプログラムの正当性を検証することができる。なお、制御信号バスを払出制御用マイクロコンピュータ３７１の外部に取り出すための入出力バッファも存在するが、図２３では記載省略されている。
【０１２８】
なお、ここでは、検査装置５００からの検査コードがデータバスとは異なる経路で払出制御用マイクロコンピュータ３７１に入力されたが、検査コードを入出力バッファ回路３２３を介してデータバスから入力するようにしてもよい。その場合には、例えば、ＣＰＵコア３８１がリセット状態にある期間において、検査装置５００から入出力バッファ回路３２３に検査コードを入力する。そして、検査モード認識回路３２１は、入出力バッファ回路３２３から検査コードを入力する。
【０１２９】
また、検査モードでは、払出制御用マイクロコンピュータ３７１を、検査コードの入力に応じて単にアドレスバスおよびデータバス上のデータを外部出力可能にするのではなく、他の状態にしてもよい。例えば、検査コードを入力したら、払出制御用のプログラムを実行するのではなく外部からのアドレス指定に応じて指定されたアドレスのデータを出力する状態になるように構成してもよい。そのように構成されている場合には、検査装置５００を、検査モード認識回路３２１に至る払出制御用マイクロコンピュータ３７１の端子および入出力バッファ３２３，３２４に至る払出制御用マイクロコンピュータ３７１の端子に接続し、検査モード認識回路３２１に至る払出制御用マイクロコンピュータ３７１の端子に検査コードを与えた後、入出力バッファ３２４にアドレスデータ（ＲＯＭ３４１のアドレス）を与えつつ、入出力バッファ３２３からデータ（ＲＯＭ３４１のアドレスからのデータ）を入力することによって、ＲＯＭ３４１に格納されている遊技制御用のプログラムを読み出すことができる。そして、検査装置５００は、払出制御用マイクロコンピュータ３７１から読み出した払出制御用のプログラムが正規のプログラムと一致していれば、払出制御用マイクロコンピュータ３７１が正当であると判断することができ、一致していなければ、遊技機に不正マイクロコンピュータが搭載されていると判断することができる。
【０１３０】
また、検査モード認識回路３２１は検査装置５００からの要求に応じて、照合用検査コードを変更することができる。例えば、検査モード認識回路３２１が照合用検査コード変更要求のデータを認識するための回路を内蔵し、その回路が、検査装置５００から照合用検査コード変更要求のデータが入力されたことを認識したら、そのデータに続いて検査装置５００から出力される新たな照合用検査コードを記憶手段に格納する。このように、検査モード認識回路３２１が、プログラム格納するＲＯＭの領域とは異なる記憶手段（この例ではＥＥＰＲＯＭ）に保持している照合用検査コードと遊技機の外部から入力された検査コードとを比較することによって検査コードが正規の検査コードであるか否かを認識する場合、照合用検査コードが遊技機の外部から書き換え可能であることが好ましい。また、検査コードは暗号化されていてもよい。検査コードが暗号化されている場合には、検査モード認識回路３２１は、入力した検査コードを復号する回路を内蔵する。そして、復号後の検査コードと照合用検査コードとを比較する。
【０１３１】
さらに、検査モード認識回路３２１が払出制御用マイクロコンピュータ３７１に固有の認証用識別情報を記憶手段（例えばＥＥＰＲＯＭ）に記憶し、検査モード認識回路３２１に、検査装置５００または検査装置とは異なる専用の照合機から認証用識別情報要求信号が入力されると、認証用識別情報を検査装置５００または照合機に出力するように構成してもよい。その場合、検査装置５００または照合機は、あらかじめ認識している正規の認証用識別情報と払出制御用マイクロコンピュータ３７１から出力された認証用識別情報とを比較することによって払出制御用マイクロコンピュータ３７１が正規のものか否かを判定することができる。この場合、検査装置５００または照合機と払出制御用マイクロコンピュータ３７１との間で入出力される情報は暗号化されていてもよいし、検査モード認識回路３２１が識別情報要求信号を入力すると、識別情報要求信号に対してあらかじめ記憶手段（例えばＥＥＰＲＯＭ）に記憶している演算式に従って演算を行った結果を返送するようにしてもよい。そして、記憶手段に記憶している認証用識別情報または演算式は外部から書き換え可能であるように構成されていてもよい。すなわち、検査モード認識回路３２１は、検査装置５００または照合機から新たな認証用識別情報または演算式を入力すると、記憶手段の内容を書き換えるように構成されていてもよい。このように、検査モード認識回路３２１が認証用識別情報または演算式を記憶している場合には、不正マイクロコンピュータの遊技機への搭載をさらに困難にしてセキュリティをさらに向上させることができる。
【０１３２】
なお、ここでは、検査モード認識回路３２１が認証用識別情報または演算式を記憶している場合について説明したが、払出制御用マイクロコンピュータ３７１は、検査モード認識回路３２１とは別に、認証用識別情報または演算式を記憶して、検査装置５００または照合機の要求に応じて認証用識別情報または演算結果を出力する認証用の通信回路を内蔵してもよい。
【０１３３】
図２４は、払出制御用マイクロコンピュータ３７１に内蔵されている認証回路３３２の一構成例を示す回路図である。例えば、払出制御用マイクロコンピュータ３７１が搭載されている払出制御基板３７とは異なる基板である主基板３１に搭載されている遊技制御用マイクロコンピュータ５６が、所定のタイミングで、払出制御基板３７に対して認証用データの送信を要求するように構成されている場合には、認証回路３３２は、要求に応じて、ＲＯＭ３４１およびＲＡＭ３４２とは異なる記憶手段（例えばＥＥＰＲＯＭ）に記憶されている認証用データ＃２（３１１）を主基板３１に送信する。
【０１３４】
認証回路３３２は、主基板３１からの認証用データと、ＲＯＭ３４１およびＲＡＭ３４２とは異なる記憶手段（例えばＥＥＰＲＯＭ）に記憶されている認証用データ＃２（３１２）とを比較して、それらが一致していなかったら、ＣＰＵコア３８１に対して認証不一致信号を出力する。また、一致していたら認証一致信号を出力する。ＣＰＵコア３８１は、認証不一致信号を受けたら払出制御を停止する。記憶手段には、正規の遊技制御用マイクロコンピュータ５６が保持している認証用データと同じデータである認証用データ＃１（３１２）があらかじめ記憶されている。従って、主基板３１からの認証用データと認証用データ＃１（３１２）とが不一致である場合には、正規の遊技制御用マイクロコンピュータ５６が主基板３１に搭載されていないと判断することができる。よって、ＣＰＵコア３８１が認証不一致信号を受けたら払出制御を停止することによって、不正な遊技制御用マイクロコンピュータ５６が主基板３１に搭載されている場合に、払出制御を停止することができる。その結果、不正な遊技制御用マイクロコンピュータ５６を遊技機に搭載するような不正行為を防止することができる。
【０１３５】
なお、ここでは、主基板３１に搭載されている遊技制御用マイクロコンピュータ５６に内蔵されているＲＯＭに格納されているプログラムを認証する場合を説明したが、払出制御用マイクロコンピュータ３７１は、他の基板例えば演出制御基板８０に搭載されている制御用マイクロコンピュータに内蔵されているＲＯＭに格納されているプログラムを認証する認証回路を内蔵してもよい。また、遊技機に他の演出制御手段（例えば発光体を制御する発光体制御手段や音出力手段を制御する音制御手段）を搭載した制御基板があれば、その基板に搭載されている制御用マイクロコンピュータに内蔵されているＲＯＭに格納されているプログラムを認証する認証回路を内蔵してもよい。また、プログラムを格納したＲＯＭがマイクロコンピュータに内蔵されているのではなく外付けＲＯＭである場合には、そのような外付けＲＯＭに格納されているプログラムを認証する認証回路を内蔵してもよい。
【０１３６】
図２４に例示する認証回路３３２は、主基板３１から受信したシリアルデータの認証用データをパラレルデータに変換して比較器３１３に出力するとともに、認証用データ＃２（３１１）をシリアルデータに変換して主基板３１に送信するパラレル−シリアル変換回路３１２と、パラレル−シリアル変換回路３１２のパラレル出力と認証用データ＃１（３１２）とを比較し、それらが一致していなかったらＣＰＵコア３８１に対して認証不一致信号または認証一致信号を送信する比較器３１３とを有する。
【０１３７】
図２５は、カードユニット５０との認証用通信に関する通信線の接続状況を示すブロック図である。払出制御基板３７とカードユニット５０との間に、認証用通信を行うための通信線が設けられている。
【０１３８】
この実施の形態では、カードユニット５０に搭載されているカードユニット制御用マイクロコンピュータが、払出制御基板３７に搭載されている払出制御用マイクロコンピュータ３７１の認証処理（正当な払出制御用マイクロコンピュータ３７１であるか否かを判別する処理）を行う。そして、認証結果は、上位機器１００に送信される。なお、カードユニット５０と上位機機１００との間の通信線は、有線であってもよいし無線であってもよい。また、払出制御用マイクロコンピュータ３７１はカードユニット５０に搭載されているカードユニット制御用マイクロコンピュータの認証を行う。
【０１３９】
上位機器１００は、例えば、遊技店に設置されている管理コンピュータやカード使用数情報中継装置である。さらに、カード使用数情報中継装置は、カード管理会社に設置されているカード管理装置に、公衆回線等を介して遊技店に設置されている各パチンコ遊技機１に対する認証結果を送信するようにしてもよい。
【０１４０】
カードユニット５０が払出制御用マイクロコンピュータ３７１を認証する認証処理開始の契機は、例えば、カードユニット５０に電力を供給する電源が立ち上がってから所定時間（遊技機への電力供給開始後、払出制御用マイクロコンピュータ３７１が動作可能になる時間）が経過したとき、カードユニット５０が認証用のＩＣカードの挿入を検出したとき、カードユニット５０が管理コンピュータ等の外部機器１００から認証要求信号を受けたときである。また、それらの契機のうちの１つまたは２つのみを用いてもよいし、さらに多くに契機を用意してもよい。
【０１４１】
図２６は、払出制御用マイクロコンピュータ３７１に内蔵されている外部機器認証回路３３４の一構成例を示す回路図である。外部機器認証回路３３４は、カードユニット５０からの認証を要求するための認証要求データ（シリアルデータ）をパラレルデータに変換して演算回路３１８に出力するとともに、演算回路３１８の演算結果をシリアルデータに変換してカードユニット５０に送信するパラレル−シリアル変換器３１７を有する。また、演算回路３１８には、あらかじめ演算式が設定され、演算式にもとづいて、認証要求データに対して演算を行い、演算結果をパラレル−シリアル変換器３１７に出力する。
【０１４２】
カードユニット５０は、受信した演算結果が正当であれば、払出制御用マイクロコンピュータ３７１が正規なものであると判断する。受信した演算結果が正当でなければ、払出制御用マイクロコンピュータ３７１が正規なものでないと判断する。払出制御用マイクロコンピュータ３７１に内蔵されている認証回路３３２における演算回路３１８に設定されている演算式を解析することは一般には困難である。従って、演算式まで内蔵しＲＯＭ３４１の内容を改変した不正な払出制御用マイクロコンピュータを作成することは困難である。
【０１４３】
なお、演算回路３１８において、演算式は、例えばＥＥＰＲＯＭに格納される。従って、カードユニット５０から新たな演算式を受信してＥＥＰＲＯＭの内容を更新することによって、演算式を変更することもできる。例えば、定期的に演算式を変更することによって、不正な払出制御用マイクロコンピュータを遊技機に搭載して不正行為を行うことをより困難にすることができる。
【０１４４】
また、カードユニット認証回路３１９は、例えば遊技機への電源投入時に、カードユニット５０に対する認証用のデータを要求する要求信号を出力する。要求信号は、パラレル−シリアル変換器３１７を介してカードユニット５０に送信される。カードユニット５０は、要求信号を受信すると、あらかじめ記憶されている認証用データを遊技機に対して送信する。遊技機において、払出制御基板３７における払出制御用マイクロコンピュータ３７１において、外部機器認証回路３３４が認証用データを受信する。外部機器認証回路３３４におけるカードユニット認証回路３１９は、パラレル−シリアル変換器３１７を介してカードユニット５０からの認証用データを入力し、その認証用データと、あらかじめ記憶されている認証用データとを比較する。それらが不一致であれば、カードユニット５０に搭載されているカードユニット制御用マイクロコンピュータが不正マイクロコンピュータであると判断し、その旨をＣＰＵコア３８１に通知する。ＣＰＵコア３８１は、通知に応じて、例えば、払出制御を停止する。
【０１４５】
図２７は、認証用通信に関する通信線の接続状況の他の例を示すブロック図である。払出制御基板３７とカードユニット５０との間に、認証用通信を行うための通信線が設けられている。図２７に示す例では、カードユニット５０に搭載されているカードユニット制御用マイクロコンピュータが、払出制御基板３７に搭載されている払出制御用マイクロコンピュータ３７１の認証処理を行うとともに、払出制御用マイクロコンピュータ３７１を中継してデータの送受信を行うことによって、主基板３１に搭載されている遊技制御用マイクロコンピュータ５６の認証処理を行う。そして、認証結果は、上位機器１００に送信される。
【０１４６】
なお、カードユニット５０が認証を行った払出制御基板３７に搭載されている払出制御用マイクロコンピュータ３７１が、主基板３１に搭載されている遊技制御用マイクロコンピュータ５６の認証処理を行って、その認証結果をカードユニット５０に送信するようにしてもよい。また、図２７に破線で示すように、主基板３１とカードユニット５０との間に認証用の通信線を設け、カードユニット制御用マイクロコンピュータが、主基板３１に搭載されている遊技制御用マイクロコンピュータ５６に対する認証処理を直接行うようにしてもよい。
【０１４７】
図２８は、払出制御用マイクロコンピュータ３７１に内蔵され、遊技者が遊技機に対する操作を行っているか否か判断するためのタッチセンサ回路３３３の一構成例を示す回路図である。タッチセンサ回路３３３は、打球ハンドル５に設置されているタッチセンサおよび単発発射スイッチの出力を導入する。タッチセンサの出力は、発振回路３８３からのクロック信号でサンプリングを行うサンプリング回路３５１に入力される。また、論理積回路３５２は、発射許可信号が許可状態を示し、サンプリング回路３５１の出力がタッチセンサのオン状態を示し、単発発射スイッチの出力がオフ状態を示している場合には、発射制御信号をアクティブな状態にする。
【０１４８】
発射制御信号をアクティブな状態であると、払出制御基板３７または発射制御基板９１に設けられているモータ駆動回路の動作状態が許可状態になる。なお、発射許可信号は、例えば、ＣＰＵコア３８１が、払出制御を行っているときに、球切れスイッチ１８７および満タンスイッチ４８（図１０参照）がオフ状態を示しているときに出力している。このように、この実施の形態では、タッチセンサ回路３３３が払出制御用マイクロコンピュータ３７１に内蔵されているので、払出制御用マイクロコンピュータ３７１の外にタッチセンサ回路を設置する必要はない。
【０１４９】
払出制御用マイクロコンピュータ３７１に内蔵されているリセット回路３８２、発振回路３８３、電圧監視回路３８４および通信回路３３１の構成は、遊技制御用マイクロコンピュータ５６に内蔵されているそれらの構成と同じである（図１３、図１５、図１６および図１７参照）。
【０１５０】
また、払出制御用マイクロコンピュータ３７１に内蔵されている通信回路３３５（図２３参照）は、ＣＰＵコア３８１からのＰＲＤＹ信号およびＥＸＳ信号をカードユニット５０に送信するとともに、カードユニット５０からＶＬ信号、ＢＲＤＹ信号およびＢＲＱ信号を受信してＣＰＵコア３８１に出力する回路であるが、カードユニット５０に信号を出力するためのドライバ回路（増幅回路）や、カードユニット５０からの信号を増幅するレシーバ回路を内蔵する。さらに、通信回路３３５は、さらに、タイミング制御を行ってもよい。タイミング制御とは、例えば、カードユニット５０からＢＲＤＹ信号が出力されたら、ＣＰＵコア３８１を介在せずに独自にカードユニット５０にＢＲＱ信号を出力するといった制御である。このように、この実施の形態では、カードユニット５０と通信を行うための通信回路３３５が払出制御用マイクロコンピュータ３７１に内蔵されているので、払出制御用マイクロコンピュータ３７１の外に通信回路を設置する必要はない。
【０１５１】
なお、遊技制御用マイクロコンピュータ５６に内蔵されているリセット回路５６２や払出制御用マイクロコンピュータ３７１に内蔵されているリセット回路３８２の構成を図２９に示すように構成してもよい。図２９には、遊技制御用マイクロコンピュータ５６に内蔵されているリセット回路５６２Ａの構成が例示されている。リセット回路５６２Ａは、マイクロコンピュータの外部からリセット信号を導入するとともに、リセット信号を遅延する遅延回路５９５を有する。遅延回路５９５の遅延量は、例えば、ＣＰＵコア５６１によって設定されるように構成される。また、ＣＰＵコア５６１は、例えば、検査装置から遅延量を入力する。
【０１５２】
このような構成によれば、遊技機への電源投入時等に、遊技制御用マイクロコンピュータ５６の外部からリセット信号が入力されてからＣＰＵコア５６１が立ち上がるまでの時間を任意に設定することができる。すると、遊技制御用マイクロコンピュータ５６の外部において、ＣＰＵコア５６１が立ち上がるタイミングを検知しづらくなる。不正行為として、遊技制御用マイクロコンピュータ５６を不正にリセットしＣＰＵコア５６１が立ち上がってから所定時間後（大当り判定用乱数が大当り判定値と一致することになるタイミング）を狙って不正に始動入賞を生じさせるような行為があるが、ＣＰＵコア５６１が立ち上がるタイミングを検知しづらくすることによって、そのような不正行為を効果的に防止することができる。なお、遅延量は検査装置によって入力されるのではなく、例えば、遊技制御用マイクロコンピュータ５６が自律的にランダムなタイミングで変更していくようにしてもよい。
【０１５３】
図３０は、払出制御用マイクロコンピュータ３７１が実行するメイン処理を示すフローチャートである。遊技機に対して電源が投入され、リセット端子の入力レベルがハイレベルになると、払出制御用マイクロコンピュータ３７１は、ステップＳ７０１以降のメイン処理を開始する。メイン処理では、払出制御用マイクロコンピュータ３７１は、まず、内部状態を割込み禁止に設定し（ステップＳ７０１）、セキュリティチェックプログラムを実行する（ステップＳ７０１Ａ）。すなわち、図２３に示されたセキュリティチェック回路３３０を動作させる。セキュリティチェックプログラムによるチェック結果が不良（払出制御用のプログラムが正規のものではない）であったら、ＣＰＵコア３８１は、以後の処理を行わない。
【０１５４】
ここでは、遊技制御用マイクロコンピュータが遊技機の電源投入時に認証用データを送信するように構成されているとする。従って、遊技機の電源投入時に、図２４に示された認証回路３３２は認証一致信号または認証不一致信号を出力する。払出制御用マイクロコンピュータ３７１は、認証一致信号が入力されない場合には、以後の処理を行わない（ステップＳ７０１Ｂ）。
【０１５５】
なお、ステップＳ７０１Ｂにおいて、認証一致信号が入力されたら以後の処理を行わないようにしてもよい。また、この実施の形態では、電源投入時に遊技制御用マイクロコンピュータとの間で認証処理が実行されるが、払出制御処理が開始された後でも、認証処理を実行するようにしてもよい。
【０１５６】
ステップＳ１ＡおよびＳ１Ｂの処理が正常に完了すると、払出制御用マイクロコンピュータ３７１は、まず、必要な初期設定を行う。すなわち、払出制御用マイクロコンピュータ３７１は、まず、割込禁止に設定する（ステップＳ７０１）。次に、遊技制御用マイクロコンピュータ５６の場合と同様に、割込モードを割込モード２に設定し（ステップＳ７０２）、スタックポインタにスタック領域の先頭アドレスを設定する（ステップＳ７０３）。また、払出制御用マイクロコンピュータ３７１は、内蔵デバイスレジスタの初期化を行い（ステップＳ７０４）、ＣＴＣ（図２３におけるタイマ回路３８６に相当）およびＰＩＯ（図２３におけるＩ／Ｏポート３７２〜３７ｎに相当）の初期化（ステップＳ７０５）を行った後に、ＲＡＭをアクセス可能状態に設定する（ステップＳ７０６）。
【０１５７】
この実施の形態では、内蔵ＣＴＣのうちの一つのチャネルがタイマモードで使用される。従って、ステップＳ７０４の内蔵デバイスレジスタの設定処理およびステップＳ７０５の処理において、使用するチャネルをタイマモードに設定するためのレジスタ設定、割込発生を許可するためのレジスタ設定および割込ベクタを設定するためのレジスタ設定が行われる。そして、そのチャネルによる割込がタイマ割込として用いられる。タイマ割込を例えば２ｍｓ毎に発生させたい場合は、初期値として２ｍｓに相当する値が所定のレジスタ（時間定数レジスタ）に設定される。
【０１５８】
次いで、払出制御用マイクロコンピュータ３７１は、入力ポートを介して入力されるクリアスイッチ９２１の出力信号の状態を１回だけ確認する（ステップＳ７０７）。その確認においてオンを検出した場合には、払出制御用マイクロコンピュータ３７１は、通常の初期化処理を実行する（ステップＳ７１１〜ステップＳ７１４）。クリアスイッチ９２１がオンである場合（押下されている場合）には、ローレベルのクリアスイッチ信号が出力されている。なお、入力ポート３７２では、クリアスイッチ信号のオン状態はハイレベルである。また、例えば、遊技店員は、クリアスイッチ９２１をオン状態にしながら遊技機に対する電力供給を開始する（例えば電源スイッチ９１４をオンする）ことによって、容易に初期化処理を実行させることができる。すなわち、ＲＡＭクリア等を行うことができる。
【０１５９】
なお、払出制御用マイクロコンピュータ３７１も、主基板３１の遊技制御用マイクロコンピュータ５６と同様に、スイッチの検出信号のオン判定を行う場合には、例えば、オン状態が少なくとも２ｍｓ（２ｍｓ毎に起動される処理の１回目の処理における検出直前に検出信号がオンした場合）継続しないとスイッチオンとは見なさないが、クリアスイッチ９２１のオン検出の場合には、１回のオン判定でオン／オフが判定される。
【０１６０】
クリアスイッチ９２１がオンの状態でない場合には、払出制御用マイクロコンピュータ３７１は、払出制御用のバックアップＲＡＭ領域にバックアップデータが存在しているか否かの確認を行う（ステップＳ７０８）。例えば、主基板３１のＣＰＵ５６の処理と同様に、遊技機への電力供給停止時にセットされるバックアップフラグがセット状態になっているか否かによって、バックアップデータが存在しているか否か確認する。バックアップフラグがセット状態になっている場合には、バックアップデータありと判断する。
【０１６１】
バックアップありを確認したら、払出制御用マイクロコンピュータ３７１は、バックアップＲＡＭ領域のデータチェック（この例ではパリティチェック）を行う。不測の停電等の電力供給の停止が生じた後に復旧した場合には、バックアップＲＡＭ領域のデータは保存されていたはずであるから、チェック結果は正常になる。チェック結果が正常でない場合には、内部状態を電力供給の停止時の状態に戻すことができないので、不足の停電等からの復旧時ではなく電源投入時に実行される初期化処理を実行する。
【０１６２】
チェック結果が正常であれば（ステップＳ７０９）、払出制御用マイクロコンピュータ３７１は、内部状態を電力供給停止時の状態に戻すための払出状態復旧処理を行う（ステップＳ７１０）。そして、バックアップＲＡＭ領域に保存されていたＰＣ（プログラムカウンタ）の指すアドレスに復帰する。
【０１６３】
初期化処理では、払出制御用マイクロコンピュータ３７１は、まず、ＲＡＭクリア処理を行う（ステップＳ７１１）。そして、２ｍｓ毎に定期的にタイマ割込がかかるように払出制御用マイクロコンピュータ３７１に設けられているＣＴＣのレジスタの設定を行う（ステップＳ７１２）。すなわち、初期値として２ｍｓに相当する値が所定のレジスタ（時間定数レジスタ）に設定される。そして、初期設定処理のステップＳ７０１において割込禁止とされているので、初期化処理を終える前に割込が許可される（ステップＳ７１４）。
【０１６４】
この実施の形態では、払出制御用マイクロコンピュータ３７１の内蔵ＣＴＣが繰り返しタイマ割込を発生するように設定される。この実施の形態では、繰り返し周期は２ｍｓに設定される。そして、タイマ割込が発生すると、タイマ割込があったことを示すタイマ割込フラグがセットされる。そして、メイン処理において、払出制御用マイクロコンピュータ３７１は、タイマ割込フラグがセットされたことを検出したら（ステップＳ７１５）、タイマ割込フラグをリセットするとともに（ステップＳ７５１）、払出制御処理（ステップＳ７５１〜Ｓ７６１）を実行する。
【０１６５】
払出制御処理において、払出制御用マイクロコンピュータ３７１は、まず、入力ポートに入力される払出カウントスイッチ３０１等のスイッチがオンしたか否かを判定する（スイッチ処理：ステップＳ７５２）。
【０１６６】
次に、払出制御用マイクロコンピュータ３７１は、満タンスイッチ４８や球切れスイッチ１８７がオンしていたら払出禁止状態に設定し、満タンスイッチ４８および球切れスイッチ１８７がオフしていたら払出禁止状態の解除を行う（払出禁止状態設定処理：ステップＳ７５３）。また、主基板３１から受信した払出制御コマンドを解析し、解析結果に応じた処理を実行する（コマンド解析実行処理：ステップＳ７５４）。さらに、プリペイドカードユニット制御処理を行う（ステップＳ７５５）。次いで、払出制御用マイクロコンピュータ３７１は、球貸し要求に応じて貸し球を払い出す制御を行う（ステップＳ７５６）。
【０１６７】
さらに、払出制御用マイクロコンピュータ３７１は、賞球を払い出す賞球制御処理を行う（ステップＳ７５７）。すなわち、出力ポートおよび中継基板７２を介して球払出装置９７の払出機構部分における払出モータ２８９に対して駆動信号を出力し、所定の回転数分払出モータ２８９を回転させる払出モータ制御処理を行う（ステップＳ７５８）。
【０１６８】
次いで、遊技機外部に出力される球貸し個数信号を出力する処理等を行う（出力処理：ステップＳ７６０）。また、主基板３１からの払出制御コマンドを受信するコマンド受信処理を行う（ステップＳ７６１）。そして、ステップＳ７１５に戻る。
【０１６９】
払出制御用マイクロコンピュータ３７１は、例えば上記のように制御を実行するのであるが、図３０に示す処理は、払出制御用マイクロコンピュータ３７１が実行する払出制御用のプログラム（ＲＯＭ３４１に格納されているプログラム）にもとづく処理である。
【０１７０】
以上に説明したように、遊技制御用マイクロコンピュータ５６は、内蔵するＲＯＭに格納されているプログラムが正規のプログラムであるか否かを判定するセキュリティチェック回路５５０と、記憶している照合用検査コードと検査装置５００からの検査コードとを比較して検査コードが正規のコードであると認識したときにアドレスバス上のアドレスデータおよびデータバス上のデータを外部に出力可能な状態に設定する検査モード認識回路５０１および入出力バッファ制御回路５０２とを内蔵しているので、不正プログラムの内蔵を困難にするとともに、内蔵するＲＯＭのプログラムを外部で解析することを困難にすることによって偽造マイクロコンピュータの作成を困難にする。
【０１７１】
さらに、遊技制御用マイクロコンピュータ５６には、ＣＰＵコア５６１、ＲＯＭ５４１およびＲＡＭ５４２の他に、リセット回路５６２、発振回路５６３、電圧監視回路５６４、乱数発生回路５６９、通信回路５９１、認証回路５９２、アドレスデコード回路５６８、Ｉ／Ｏポート５７１〜５７ｎおよび試験信号出力回路５８１〜５８ｎも内蔵されている。遊技制御用マイクロコンピュータ５６をこのように構成することによって、主基板３１に実装する部品点数を少なくして主基板３１の面積を小さくすることができるとともに、遊技制御用マイクロコンピュータ５６の構造が複雑になることによって製造コストが上昇し結果として偽造マイクロコンピュータを作成しづらくする。
【０１７２】
なお、上記の実施の形態では、遊技制御用マイクロコンピュータ５６にリセット回路５６２、発振回路５６３、電圧監視回路５６４、乱数発生回路５６９、通信回路５９１、認証回路５９２、アドレスデコード回路５６８、Ｉ／Ｏポート５７１〜５７ｎおよび試験信号出力回路５８１〜５８ｎが内蔵されていたが、それらのうちの一部のみが、ＣＰＵコア５６１、ＲＯＭ５４１およびＲＡＭ５４２とともに内蔵されるように構成されてもよい。その場合でも、遊技制御用マイクロコンピュータ５６の構造が複雑になることによって製造コストが上昇し、偽造マイクロコンピュータを作成しづらくすることができる。
【０１７３】
また、払出制御用マイクロコンピュータ３７１は、内蔵するＲＯＭに格納されているプログラムが正規のプログラムであるか否かを判定するセキュリティチェック回路３３０と、記憶している照合用検査コードと検査装置５００からの検査コードとを比較して検査コードが正規のコードであると認識したときにアドレスバス上のアドレスデータおよびデータバス上のデータを外部に出力可能な状態に設定する検査モード認識回路３２１および入出力バッファ制御回路３２２とを内蔵しているので、不正プログラムの内蔵を困難にするとともに、内蔵するＲＯＭのプログラムを外部で解析することを困難にすることによって偽造マイクロコンピュータの作成を困難にする。
【０１７４】
さらに、払出制御用マイクロコンピュータ３７には、ＣＰＵコア３８１、ＲＯＭ３４１およびＲＡＭ３４２の他に、リセット回路３８２、発振回路３８３、電圧監視回路３８４、通信回路３３１、認証回路３３２、タッチセンサ回路３３３、外部機器認証回路３３４、通信回路３３５、アドレスデコード回路３８８、Ｉ／Ｏポート３７２〜３７ｎおよび試験信号出力回路３９１〜３９ｎも内蔵されている。払出制御用マイクロコンピュータ３７１をこのように構成することによって、払出制御基板３７の面積を小さくすることができるとともに、払出制御用マイクロコンピュータ３７１の構造が複雑になることによって製造コストが上昇し、結果として偽造マイクロコンピュータを作成しづらくする。
【０１７５】
なお、上記の実施の形態では、払出制御用マイクロコンピュータ３７１にリセット回路３８２、発振回路３８３、電圧監視回路３８４、通信回路３３１、認証回路３３２、タッチセンサ回路３３３、外部機器認証回路３３４、通信回路３３５、アドレスデコード回路３８８、Ｉ／Ｏポート３７２〜３７ｎおよび試験信号出力回路３９１〜３９ｎが内蔵されていたが、それらのうちの一部のみが、ＣＰＵコア３８１、ＲＯＭ３４１およびＲＡＭ３４２とともに内蔵されるように構成されてもよい。その場合でも、払出制御用マイクロコンピュータ３７１の構造が複雑になることによって製造コストが上昇し、偽造マイクロコンピュータを作成しづらくすることができる。
【０１７６】
例えば、図３１は、ＣＰＵコア５６１、ＲＯＭ５４１およびＲＡＭ５４２等の基本的な構成要素とともに、セキュリティチェック回路５５０、検査モード認識回路５０１、入出力バッファ制御回路５０２および入出力バッファ５０３，５０４が内蔵され、さらに、乱数発生回路５６９が内蔵された遊技制御用マイクロコンピュータ５６の構成を示すブロック図である。このように構成した場合でも、内蔵するＲＯＭのプログラムを外部で解析することを困難にすることによって偽造マイクロコンピュータの作成を困難にすることができるとともに、遊技制御用マイクロコンピュータ５６の構造が複雑になることによって製造コストが上昇し、偽造マイクロコンピュータを作成しづらくすることができる。
【０１７７】
また、上記の実施の形態では、遊技機としてパチンコ遊技機を例にしたが、スロットマシン等の他の遊技機にも本発明を適用することができる。
【０１７８】
【発明の効果】
以上のように、請求項１記載の発明では、遊技機を、搭載されている制御用ワンチップマイクロコンピュータが、少なくとも、内蔵するＲＯＭに格納されているプログラムが正規のプログラムであるか否かを判定するチェック手段と、遊技機の外部から入力される検査コードが正規の検査コードであると認識したときにアドレスバス上のアドレスデータおよびデータバス上のデータを外部に出力可能な状態に設定するデータ出力許可手段と、制御用ワンチップマイクロコンピュータによる制御実行中に使用される乱数を生成する乱数発生回路とを内蔵した構成にしたので、検査コードを知られない限り、内蔵されているプログラムを読み出すことが困難であって、不正マイクロコンピュータの作成を困難にすることができる。さらに、内蔵されているプログラムが読み出されたとしても、不正行為者は乱数発生回路という追加回路を組み込んだマイクロコンピュータを作成する必要があるので、不正マイクロコンピュータの作成をしづらくすることができる。
【０１７９】
請求項２記載の発明では、制御用ワンチップマイクロコンピュータが、外部から読み取り可能な遊技機固有の識別情報を記憶する記憶手段を、プログラムを格納するＲＯＭとは別に内蔵した構成であるから、不正マイクロコンピュータが遊技機に搭載されても、容易にそのことを発見することができる。
【０１８０】
請求項３記載の発明では、制御用ワンチップマイクロコンピュータが、遊技機に設けられている電気部品の制御状態を識別可能な試験信号を遊技機外部に出力するための試験信号出力回路を内蔵した構成であるから、不正行為者は試験信号出力回路という追加回路を組み込んだマイクロコンピュータを作成する必要があるので、不正マイクロコンピュータの作成をさらに困難にすることができる。
【０１８１】
請求項４記載の発明では、制御用ワンチップマイクロコンピュータが、制御用ワンチップマイクロコンピュータが搭載されている基板とは異なる基板に搭載されている制御用マイクロコンピュータのＲＯＭに格納されているプログラムが正規のものであるか否かを認証するための認証回路を内蔵した構成であるから、遊技機全体において、不正マイクロコンピュータが搭載されたことを容易に発見することができる。
【０１８２】
請求項５記載の発明では、制御用ワンチップマイクロコンピュータが、遊技機の外部に設けられ遊技機と通信可能な外部機器に搭載されている制御用マイクロコンピュータのＲＯＭに格納されているプログラムが正規のものであるか否かを認証するための外部機器認証回路を内蔵した構成であるから、遊技機と外部機器とを含めた全体において、不正マイクロコンピュータが搭載されたことを容易に発見することができる。
【０１８３】
請求項６記載の発明では、データ出力許可手段が、プログラムを格納するＲＯＭの領域とは異なる領域に保持している照合用検査コードと遊技機の外部から入力された検査コードとを比較することによって検査コードが正規の検査コードであるか否かを認識し、照合用検査コードが遊技機の外部から書き換え可能であるように構成されているので、内蔵プログラムを読み出すための検査コードが知られてしまう可能性が低減し、不正行為をさらに効果的に防止することができる。
【図面の簡単な説明】
【図１】パチンコ遊技機を正面からみた正面図である。
【図２】遊技盤の前面を示す正面図である。
【図３】遊技機を裏面から見た背面図である。
【図４】遊技制御基板ボックスを簡略化して示す正面図である。
【図５】遊技制御基板ボックスの断面図である。
【図６】遊技制御用マイクロコンピュータを示す正面図である。
【図７】遊技制御用マイクロコンピュータの断面図である。
【図８】ＩＤ読取書込装置を示す正面図である。
【図９】遊技制御基板（主基板）の回路構成例を示すブロック図である。
【図１０】払出制御基板の回路構成例を示すブロック図である。
【図１１】電源基板の回路構成例を示すブロック図である。
【図１２】遊技制御用マイクロコンピュータの内部構成を示すブロック図である。
【図１３】リセット回路の一構成例を示すブロック図である。
【図１４】乱数発生回路の一構成例を示すブロック図である。
【図１５】発振回路の一構成例を示すブロック図である。
【図１６】電圧監視回路の一構成例を示すブロック図である。
【図１７】通信回路の一構成例を示すブロック図である。
【図１８】認証回路の一構成例を示すブロック図である。
【図１９】遊技制御用マイクロコンピュータが実行するメイン処理を示すフローチャートである。
【図２０】２ｍｓタイマ割込処理を示すフローチャートである。
【図２１】認証用データおよび制御コマンドの一例を示す説明図である。
【図２２】試験信号の一例を示す説明図である。
【図２３】払出制御用マイクロコンピュータの内部構成を示すブロック図である。
【図２４】認証回路の一構成例を示すブロック図である。
【図２５】カードユニットとの認証用通信に関する通信線の接続状況を示すブロック図である。
【図２６】外部機器認証回路の一構成例を示すブロック図である。
【図２７】カードユニットとの認証用通信に関する通信線の接続状況の他の例を示すブロック図である。
【図２８】タッチセンサ回路の一構成例を示すブロック図である。
【図２９】リセット回路の他の構成例を示すブロック図である。
【図３０】払出制御用マイクロコンピュータが実行するメイン処理を示すフローチャートである。
【図３１】乱数発生回路を内蔵する遊技制御用マイクロコンピュータの内部構成を示すブロック図である。
【符号の説明】
３１　　主基板（遊技制御基板）
３７　　払出制御基板
５０　　カードユニット
５６　　遊技制御用マイクロコンピュータ
３２１　検査モード認識回路
３２２　入出力バッファ制御回路
３２３，３２４　入出力バッファ
３３０　セキュリティチェック回路
３３１　通信回路
３３２　認証回路
３３３　タッチセンサ回路
３３４　外部機器認証回路
３３５　通信回路
３４１　ＲＯＭ
３４２　ＲＡＭ
３７１　払出制御用マイクロコンピュータ
３７２〜３７ｎ　Ｉ／Ｏポート
３８１　ＣＰＵコア
３８２　リセット回路
３８３　発振回路
３８４　電圧監視回路
３８８　アドレスデコード回路
３９１〜３９ｎ　試験信号出力回路
４４１　ＩＤ発信器（ＩＣタグ）
５０１　検査モード認識回路
５０２　入出力バッファ制御回路
５０３，５０４　入出力バッファ
５４１　ＲＯＭ
５４２　ＲＡＭ
５５０　セキュリティチェック回路
５６１　ＣＰＵコア
５６２　リセット回路
５６３　発振回路
５６４　電圧監視回路
５６８　アドレスデコード回路
５６９　乱数発生回路
５７１〜５７ｎ　Ｉ／Ｏポート
５８１〜５８ｎ　試験信号出力回路
５９１　通信回路
５９２　認証回路[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention executes a control relating to the operation of a gaming machine based on a built-in program, and also includes a pachinko gaming machine and a slot including a control one-chip microcomputer capable of recognizing an inspection code inputted from outside the gaming machine. Related to gaming machines such as machines.
[0002]
[Prior art]
As an example of a gaming machine, when a game medium such as a game ball is fired into a game area by a launching device and a game medium wins a winning area such as a winning opening provided in the game area, a predetermined number of prize balls are played by a player. Some are paid out. Further, a variable display unit whose display state can be changed is provided, and when a display result of the variable display unit becomes a predetermined specific display mode, a predetermined game value is provided to the player. There is.
[0003]
The game value means that the state of the variable prize ball device provided in the game area of the gaming machine is in an advantageous state for a player who is easy to win a hit ball, or a right is generated to be in an advantageous state for the player. Or giving a prize to a player in a state in which a condition for paying out a prize game medium is easily established.
[0004]
In a first-class pachinko gaming machine having a variable display unit for displaying a special symbol, it is generally determined that the display result of the variable display unit for displaying a special symbol is a combination of a predetermined specific display mode. " When a big hit occurs, for example, the big winning opening is opened a predetermined number of times, and the state shifts to a big hit game state (specific game state) where a hit ball is easy to win. Then, in each open period, when a predetermined number (for example, 10) of the winning prizes is won, the winning prize opening is closed. The number of opening of the special winning opening is fixed to a predetermined number (for example, 16 rounds). An opening time (for example, 29.5 seconds) is determined for each opening, and if the opening time elapses even if the number of winnings does not reach a predetermined number, the winning opening is closed. If the predetermined condition (for example, winning in the V zone provided in the special winning opening) is not satisfied at the time when the special winning opening is closed, the big hit gaming state ends.
[0005]
Generally, the progress of a game in a gaming machine is controlled by a game control means including a control microcomputer having a control program incorporated therein. Then, when a predetermined condition (for example, a start winning prize which is a condition for starting variable display) is satisfied, a random number is generated. When the random number value matches a predetermined value, a “big hit” is obtained. Further, payout control means for controlling payout of the prize game medium is provided, and the payout control means generally includes a control microcomputer.
[0006]
[Problems to be solved by the invention]
As described above, when a game value such as a specific game state is provided, a player can easily obtain a prize. For this reason, an act of illegally trying to obtain a game value may occur. As such an act, for example, there is an act of modifying a game control program executed by a microcomputer so that a “big hit” is likely to occur.
[0007]
The microcomputer has a built-in security check function for determining whether or not the program is legitimate so that the game control is not executed by the modified unauthorized program. The microcomputer is configured not to execute the game control program when the security check function determines that the program is not valid.
[0008]
However, it is conceivable that an unauthorized act such as removing a regular microcomputer with a built-in program and mounting a microcomputer with a fraudulent program that easily causes a big hit is installed. In a microcomputer incorporating such an unauthorized program, the security check function does not exist, or even if it exists, it is modified so that the unauthorized program is determined to be a legitimate program. Therefore, the security check function alone may not be able to prevent a game by an unauthorized program.
[0009]
Furthermore, the data on the internal address bus and the internal data bus are not output to the outside of the microcomputer, so that the built-in program cannot be read from the outside of the microcomputer so that the program cannot be analyzed. As a result, Microcomputers that make it difficult to create malicious programs have also been devised. However, even if it is difficult to analyze the built-in program via the address bus or the data bus, the built-in program may be read out by some method because the program itself exists inside the microcomputer. If the built-in program is read out, an unauthorized microcomputer incorporating a malicious program modified from the program is created.
[0010]
Therefore, an object of the present invention is to provide a gaming machine equipped with a control one-chip microcomputer which makes it difficult to read a built-in program from the outside and further makes creation of an unauthorized microcomputer difficult.
[0011]
[Means for Solving the Problems]
A gaming machine according to the present invention executes a control relating to the operation of the gaming machine based on a program stored in a built-in ROM and a control one-chip microcomputer capable of recognizing an inspection code input from outside the gaming machine ( For example, in a gaming machine including the game control microcomputer 56 and the payout control microcomputer 371), the control one-chip microcomputer has at least a program stored in a built-in ROM (for example, the ROM 341 or 541). Check means (for example, security check circuits 330 and 550) for judging whether or not the program is a program, and an address on the address bus when the check code inputted from outside the gaming machine is recognized as a proper check code. External data and data on the data bus Data output permitting means (for example, inspection mode recognition circuits 321 and 501, input / output buffer control circuits 322 and 502, input / output buffers 323, 324, 503 and 504) for setting output possible and a control one-chip microcomputer A random number generation circuit (for example, a random number generation circuit 569) for generating a random number used during execution of control is incorporated.
[0012]
The control one-chip microcomputer includes a storage unit (for example, an IC tag 441) that stores identification information unique to the gaming machine that can be read from the outside (for example, identification information (ID code) that can identify each pachinko gaming machine). It may be incorporated separately from the ROM for storing the program.
[0013]
A test signal output circuit (for example, test signal output circuits 391 to 39n, 581) for outputting a test signal to the outside of the game machine by a control one-chip microcomputer for identifying a control state of an electric component provided in the game machine To 58n).
[0014]
The control one-chip microcomputer is different from the board on which the control one-chip microcomputer is mounted (for example, the payout control board 37 for the main board 31, the main board 31, the main board 31, or the payout control for the payout control board 37). An authentication circuit (for example, authentication circuits 332 and 592) for authenticating whether or not the program stored in the ROM of the control microcomputer mounted on the effect control board 80 for the board 37 is authentic. It may be built-in.
[0015]
A control one-chip microcomputer is provided in a ROM of a control microcomputer (for example, a card unit control microcomputer) mounted on an external device (for example, a card unit 50) provided outside the gaming machine and capable of communicating with the gaming machine. An external device authentication circuit (for example, an external device authentication circuit 334) for authenticating whether or not the stored program is a legitimate program may be incorporated.
[0016]
The data output permission unit compares the check code for verification stored in an area (for example, EEPROM) different from the area of the ROM for storing the program with the check code input from outside the gaming machine (for example, the test apparatus 500). By doing so, it is recognized whether or not the inspection code is a legitimate inspection code, and the inspection code for verification can be rewritten from outside the gaming machine (for example, the inspection mode recognition circuits 321 and 501 respond to the request of the inspection device 500 It is preferable to rewrite the collation check code stored in the EERROM).
[0017]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to the drawings. First, an overall configuration of a first-type pachinko gaming machine, which is an example of a gaming machine, will be described. FIG. 1 is a front view of the pachinko gaming machine as viewed from the front, and FIG. 2 is a front view showing the front of the gaming board.
[0018]
The pachinko gaming machine 1 includes an outer frame (not shown) formed in a vertically long rectangular shape, and a game frame attached to the inside of the outer frame so as to be openable and closable. Further, the pachinko gaming machine 1 has a glass door frame 2 formed in a frame shape and provided in a game frame so as to be openable and closable. The game frame includes a front frame (not shown) that can be freely opened and closed with respect to the outer frame, a mechanism plate to which mechanical components and the like are attached, and various components attached to them (excluding a game board described later). And a structure including:
[0019]
As shown in FIG. 1, the pachinko gaming machine 1 has a glass door frame 2 formed in a frame shape. On the lower surface of the glass door frame 2, there is a hit ball supply tray (upper tray) 3. A surplus ball receiving tray 4 for storing game balls that cannot be accommodated in the hitting ball supply tray 3 and a hitting handle (operation knob) 5 for firing a hitting ball are provided below the hitting ball supply tray 3. A game board 6 is detachably attached to the back of the glass door frame 2. The game board 6 is a structure that includes a plate-like body constituting the game board 6 and various components attached to the plate-like body. A game area 7 is formed on the front of the game board 6.
[0020]
In the vicinity of the center of the game area 7, a variable display device (special variable display unit) 9 including a plurality of variable display units each variably displaying a symbol as identification information is provided. The variable display device 9 has, for example, three variable display sections (symbol display areas) of “left”, “middle”, and “right”. Note that the variable display section may be a fixed area, but may move or change its size in the display area of the variable display device 9 during the progress of the game. Further, the variable display device 9 is provided with four special symbol start storage display areas (start storage display areas) 18 for displaying the number of effective winning balls in the start winning opening 14, that is, the number of start winning memories. Every time there is an effective start prize (start prize when the number of start prize stored is less than 4), the start storage display area 18 for changing the display color (for example, changing from blue display to red display) is increased by one. Then, every time the variable display of the variable display device 9 is started, the start storage display area 18 in which the display color is changed is reduced by one (that is, the display color is returned to the original).
[0021]
Since the symbol display area and the start storage display area 18 are provided separately from each other, it is possible to display the start winning number during variable display. Further, the start storage display area 18 may be provided in a part of the symbol display area. In this case, the display of the start winning storage number may be interrupted during the variable display. In this embodiment, the start storage display area 18 is provided on the variable display device 9. However, a display (special symbol start storage display) for displaying the number of winning winning storages is different from the variable display device 9. You may make it provide separately.
[0022]
Below the variable display device 9, a variable winning ball device 15 as a starting winning port 14 is provided. The winning ball that has entered the start winning port 14 is guided to the back of the game board 6, and is detected by the starting port switch 14a. In addition, a variable winning ball device 15 that performs opening and closing operations is provided below the starting winning port 14. The variable winning ball device 15 is opened by the solenoid 16.
[0023]
An opening / closing plate 20 that is opened by the solenoid 21 in a specific game state (big hit state) is provided below the variable winning ball device 15. The opening / closing plate 20 is a means for opening and closing the special winning opening. Of the winning balls guided from the opening / closing plate 20 to the back of the gaming board 6, one of the winning balls (V winning region) is detected by the V winning switch 22, and the winning ball from the opening / closing plate 20 is detected by the count switch 23. Is done. On the back of the game board 6, there is also provided a solenoid 21A for switching the path inside the special winning opening.
[0024]
When a game ball wins at the gate 32 and is detected by the gate switch 32a, a predetermined random number value is extracted unless the normal symbol start winning memory reaches the upper limit. Then, if the variable display in which the display state changes on the ordinary symbol display 10 can be started, the variable display of the display of the ordinary symbol display 10 is started. If it is not possible to start the variable display in which the display state changes on the ordinary symbol display 10, the value of the ordinary symbol start winning memory is increased by one. In the vicinity of the normal symbol display 10, there is provided a normal symbol start storage display 41 having a display unit of four LEDs for displaying the number of normal symbol start winning storage. Each time there is a prize in the gate 32, the ordinary symbol start storage display 41 increases the number of lit LEDs by one. Then, every time the variable display of the ordinary symbol display 10 is started, the number of LEDs to be lit is reduced by one. The special symbol and the ordinary symbol can be variably displayed on one variable display device. In that case, the special variable display unit and the normal variable display unit are realized by one variable display device.
[0025]
In this embodiment, the left and right lamps (the symbols become visible when turned on) are alternately lit, so that the variable display of the normal symbol is performed, and the variable display continues for a predetermined time (for example, 29.2 seconds). Then, if the left lamp is lit at the end of the variable display, it is a hit. Whether or not to win is determined by whether or not the value of the random number extracted when the gaming ball has won the gate 32 matches a predetermined hit determination value. When the display result of the variable display on the ordinary symbol display device 10 is a hit, the variable winning ball device 15 is opened for a predetermined number of times and for a predetermined time, so that a game ball is easily won. That is, the state of the variable winning ball device 15 changes from a disadvantageous state to an advantageous state for the player when the stop symbol of the normal symbol is a hit symbol.
[0026]
Further, in the probability change state as the special game state, the probability that the stop symbol on the normal symbol display 10 becomes a hit symbol is increased, and one or both of the opening time and the number of times of opening of the variable winning ball device 15 are increased. Is more advantageous for the player. Further, in a predetermined state such as a probable change state, the variable display period (variation time) of the ordinary symbol display 10 may be shortened, so that the player may be more advantageous.
[0027]
The gaming board 6 is provided with a plurality of winning ports 29, 30, 33, 39, and winning of the gaming balls into the winning ports 29, 30, 33 is detected by the winning port switches 29a, 30a, 33a, 39a, respectively. You. At the left and right sides of the game area 7, there are provided decorative lamps 25 which are blinkingly displayed during the game, and at the bottom there is an out port 26 for absorbing a hit ball which has not won. In addition, two speakers 27 that emit sound effects and voices are provided on the upper left and right sides outside the game area 7. On the outer periphery of the game area 7, a top frame lamp 28a, a left frame lamp 28b, and a right frame lamp 28c are provided.
[0028]
In this example, a prize ball lamp 51 is provided near the left frame lamp 28b, which lights up when there is a remaining prize ball, and a ball which lights up when the supply ball runs out, near the top frame lamp 28a. An off lamp 52 is provided. Further, FIG. 1 also shows a card unit 50 that is installed adjacent to the pachinko gaming machine 1 and that allows a ball to be lent by inserting a prepaid card.
[0029]
The card unit 50 has a usable indicator lamp 151 indicating whether or not the card unit 50 is in a usable state, a connecting stand direction indicator 153 indicating which side the pachinko gaming machine 1 corresponds to, and a card. A card insertion indicator lamp 154 for indicating that a card is inserted into the unit 50, a card insertion slot 155 for inserting a card as a recording medium, and a mechanism of a card reader / writer provided on the back surface of the card insertion slot 155. Is provided with a card unit lock 156 for releasing the card unit 50 when checking.
[0030]
A game ball fired from the hit ball firing device enters the game area 7 through the hit ball rail, and then descends from the game area 7. When the hit ball enters the starting winning opening 14 and is detected by the starting opening switch 14a, the special display starts variable display (variation) on the variable display device 9 if the variable display of the symbol can be started. If it is not in a state where the variable display of the symbol can be started, the number of memorized start winnings is increased by one.
[0031]
The variable display of the special symbol on the variable display device 9 stops when a certain time has elapsed. If the combination of the special symbols at the time of stoppage is the big hit symbol (specific display mode), the state shifts to the big hit gaming state. That is, the opening / closing plate 20 is opened until a predetermined time elapses or until a predetermined number (for example, 10) of hit balls is won. Then, when a hit ball wins in the V winning area while the opening and closing plate 20 is opened and is detected by the V winning switch 22, a continuation right is generated and the opening and closing plate 20 is opened again. Generation of the continuation right is permitted a predetermined number of times (for example, 15 rounds).
[0032]
If the combination of special symbols in the variable display device 9 at the time of stoppage is a combination of a big hit symbol (probably variable symbol) with a fluctuation in probability, the probability of the next big hit increases. In other words, a more advantageous state (special game state) for the player, that is, a probable change state.
[0033]
Next, the structure of the back surface of the pachinko gaming machine 1 will be described with reference to FIG. FIG. 3 is a back view of the gaming machine viewed from the back.
[0034]
As shown in FIG. 3, on the back side of the gaming machine, the variable display device 9, various decorative LEDs provided on the game board 6, the start memory display 18, the normal symbol start memory display 41, the decorative lamp 25, the frame side Variable display control unit including an effect control board 80 for controlling effect components such as a top frame lamp 28a, a left frame lamp 28b, a right frame lamp 28c, a prize ball lamp 51, a ball cut lamp 52, and a speaker 27 provided in 49 and a game control board (main board) 31 on which a game control microcomputer and the like are mounted. A payout control board 37 on which a payout control microcomputer for performing ball payout control and the like are mounted. Further, a power supply board 910 on which a power supply circuit for generating DC 30 V, DC 21 V, DC 12 V, and DC 5 V is mounted, and a launch control board 91 are provided.
[0035]
A terminal board 160 having terminals for outputting various information to the outside of the gaming machine is provided above the gaming machine on the rear side. The terminal board 160 has at least an out-of-ball terminal for introducing and outputting the output of the out-of-ball detection switch, an award ball terminal for externally outputting the award ball number signal, and an externally outputting ball lending number signal. Ball lending terminals are provided. In the vicinity of the center, an information terminal board 34 having terminals for outputting various information from the main board 31 to the outside of the gaming machine is provided.
[0036]
Further, backup data stored in storage content holding means (for example, a variable data storage means capable of holding the content even when the power supply is stopped, that is, a backup RAM) included in each board (the main board 31, the payout control board 37, and the like). Is provided with a switch board 190 on which a clear switch 921 as an operation means for clearing the information is mounted. The switch board 190 is provided with a clear switch 921 and a connector 922 connected to another board such as the main board 31.
[0037]
The game balls stored in the storage tank 38 pass through the guide rail and reach a ball payout device covered with a prize ball case 40A. At the top of the ball payout device, a ball out switch 187 is provided as game medium out detecting means. When the ball-out switch 187 detects the ball-out, the payout operation of the ball payout device stops. The out-of-ball switch 187 is a switch for detecting the presence or absence of a game ball in the game ball passage. The out-of-ball detection switch 167 for detecting a shortage of replenishment balls in the storage tank 38 is also provided at an upstream portion (in the storage tank 38) of the guide rail. (Adjacent portion). When the ball exhaustion detection switch 167 detects a shortage of game balls, the supply mechanism provided on the game machine installation island supplies the game machines with game balls.
[0038]
When a large number of game balls as a prize based on a prize and game balls based on a ball lending request are paid out and the hit ball supply tray 3 becomes full, and further game balls are paid out, the game balls are guided to the surplus ball tray 4. When the game balls are further paid out, the full tank switch 48 (not shown in FIG. 3) is turned on. In that state, the rotation of the payout motor in the ball payout device stops, the operation of the ball payout device stops, and the driving of the firing device also stops.
[0039]
FIG. 4 is a simplified front view showing a game control board box accommodating the main board 31. The main board 31 is housed in a game control board box on the back of the gaming machine. That is, the main board 31 is housed in a game control board box as a storage means, and the main board 31 is attached to the game machine in a form of a game control unit in which the main boards 31 are combined. The game control board box has a structure in which a box body 31A in which the main board 31 is accommodated is covered with a lid 31B. The lid portion 31B is fixed to the box main body 31A with one-way screws and other screws (not shown) screwed into one mounting hole in each of the mounting portions 31D and 31E. A one-way screw is a screw that turns only in the screw tightening direction. Therefore, once tightened, the screw cannot be removed.
[0040]
When the cover 31B is removed from the box body 31A to expose the main board 31, it is necessary to cut off the one-way screw mounting portions (the mounting portions with the lid 31B) in the mounting portions 31D and 31E. Therefore, the number of times the main board 31 has been exposed can be determined from the history of cutting the mounting portion. If the actual number of cuts is larger than the history (number) of cuts of the attached portion that the manager or the like knows, the lid 31B is incorrectly removed, the main board 13 is exposed, and the game control micro It turns out that the computer may have been replaced by a fraudulent microcomputer. Since the mounting portions 31D and 31E are provided with three mounting holes, the lid portion 31B can be removed up to three times.
[0041]
To prevent unauthorized removal of the lid 31B, sealing seals 31F and 31G on which holograms are printed are attached between the lid 31B and the box body 31A. When the sealing seals 31F and 31G are peeled off, the hologram partially remains on the lid 31B and the box body 31A, so that it can be seen at a glance that the hologram has been peeled off. This also indicates that the lid 31B was illegally removed from the box body 31A to expose the main board 31.
[0042]
However, even if the above-described countermeasures for preventing unauthorized removal are taken, it is not easy to determine that the unauthorized replacement has occurred if the entire game control board box is replaced illegally. In the present invention, as will be described later, even if the game control board box is illegally replaced, it is possible to easily determine that fact.
[0043]
In this embodiment, a model name sticker 31a and an inspection history sticker 31b are attached to the lid 31B. The inspection history seal 31b is provided with a column of “inspector” and a column of “inspection date” which are filled out when the main board 31 is inspected, repaired, replaced, and the like. The management number is also described. The gaming machine management number is, for example, a unit number of the game control board box (a number uniquely assigned to each game control unit).
[0044]
The connector portion of the main board 31 is exposed outside the lid 31B. In the example shown in FIG. 4, a connector 31C for inputting and outputting identification information is illustrated. However, another connector for connection to another board or the like is also mounted on the main board 31.
[0045]
FIG. 4 illustrates a game control board box, but the payout control board 37 is also housed in the payout control board box and is installed on the back of the gaming machine.
[0046]
FIG. 5 is a sectional view of the game control board box. FIG. 6 is a front view showing a game control microcomputer 56 which is a one-chip microcomputer. FIG. 7 is a sectional view of the game control microcomputer 56. As shown in FIG. 5, a recess 430 is provided in the lid 401 of the box body 31A of the game control board box, and a game control microcomputer, which is a one-chip microcomputer, is provided on the game control board 31 at a position corresponding to the recess 430. A computer 56 is mounted.
[0047]
As shown in FIGS. 6 and 7, a recess 444 is provided at a predetermined position of the package 442 of the game control microcomputer 56. The position of the concave portion 444 is a position that does not interfere with the IC chip 440 and the IC lead 443. An ID transmitter (IC tag) 441 is arranged inside the concave portion 444, and the IC tag 441 is integrally and inseparably sealed in a package 442 of the game control microcomputer 56 with a synthetic resin 445. The IC tag 441 includes an IC chip of the same type as an IC chip embedded and used in a non-contact type IC card and an antenna unit. In a memory (for example, an EEPROM) in the IC tag 441, identification information (ID code) that is different for each pachinko gaming machine 1 and that can identify each pachinko gaming machine 1 is stored.
[0048]
As shown in FIG. 5, an antenna portion of an ID reading / writing device 450, which will be described later, is located in the concave portion 430 to read the identification information of the IC tag 441 provided integrally with the game control microcomputer 56, For example, identification information can be written in the IC tag 441. Reading and writing of the identification information is performed in a non-contact manner by radio waves.
[0049]
FIG. 8 is a front view showing the ID reading / writing device 450. A data transmission / reception unit 452 for transmitting an identification information writing request signal and an identification information transmission request signal and receiving identification information is provided at a tip portion of the main body 451 of the ID reading / writing device 450. The rear end of the main body 451 is shaped so that it can be grasped by hand. The ID reader / writer 450 is small and light enough to be carried by an operator with one hand.
[0050]
The display LED 454 indicates whether the data transmission / reception unit 452 has successfully transmitted / received data such as identification information. The display panel 453 can display katakana, alphabetic characters, and numeric characters of 10 characters × 2 lines. The operator confirms the identification information or selects the work content from the menu based on the character information displayed on the display panel 453. The power key 455 is a key for turning on / off the power of the ID reading / writing device 450. The down direction key 457 and the up direction key 458 are keys for moving a cursor displayed on the display panel 453 and for switching a menu display page. A cancel key 459 is a key for interrupting the processing on the way or returning to the menu hierarchy. An enter key 456 is used to execute a process or determine a menu.
[0051]
The identification information in the IC tag 441 read by the ID reading / writing device 450 is transferred to a management device (for example, a personal computer) connected to the ID reading / writing device 450, for example. The management device stores identification information that should be set for each pachinko gaming machine 1. If the stored identification information does not match the identification information read by the ID reading / writing device 450, the game control microcomputer 56 determines that it is not a proper microcomputer.
[0052]
FIG. 9 is a block diagram illustrating an example of a circuit configuration of the main board 31. FIG. 9 also shows a payout control board 37 on which payout control means is mounted and an effect control board 80 on which effect control means is mounted. On the main board 31, a basic circuit 53 for controlling the pachinko gaming machine 1 according to a program, a gate switch 32a, a starting port switch 14a, a V winning switch 22, a count switch 23, winning port switches 29a, 30a, 33a, 39a, and Basically, a switch circuit 58 for giving a signal from the clear switch 921 to the basic circuit 53, a solenoid 16 for opening and closing the variable winning ball device 15, a solenoid 21 for opening and closing the opening and closing plate 20, and a solenoid 21A for switching a path in the special winning opening. A solenoid circuit 59 driven according to a command from the circuit 53 is mounted.
[0053]
In addition, according to data provided from the basic circuit 53, jackpot information indicating occurrence of a jackpot, effective start information indicating the number of start winning balls used to start variable display of symbols on the variable display device 9, and occurrence of probability fluctuation. And an information output circuit 64 for outputting an information output signal such as probability change information indicating the above to an external device such as a hall computer.
[0054]
The basic circuit 53 includes a ROM for storing a game control program and the like, a RAM as storage means used as a work memory, a CPU (CPU core) for performing a control operation according to the program, and an I / O for inputting and outputting signals. A game control microcomputer 56 having an O port (input / output port) unit and the like is included. Since the CPU executes control according to a program stored in the ROM, hereinafter, execution (or processing) by the CPU or the microcomputer means that the CPU executes control according to the program. It is to be. The same applies to a CPU or microcomputer mounted on a board other than the main board 31.
[0055]
The RAM is a backup RAM partially or entirely backed up by a backup power supply created on the power supply board 910. That is, even if the power supply to the gaming machine is stopped, a part or all of the contents of the RAM are stored for a predetermined period.
[0056]
A hit ball launching device that hits and launches a game ball is driven by a drive motor 94 controlled by a circuit on a launch control board 91. The driving force of the driving motor 94 is adjusted according to the operation amount of the operation knob (ball hitting handle) 5. That is, the circuit on the launch control board 91 is controlled so that the game ball is launched at a speed corresponding to the operation amount of the hit ball handle 5.
[0057]
In this embodiment, the effect control means mounted on the effect control board 80 controls the display of the normal symbol start storage display 41 and the decorative lamp 25 provided on the game board, and the display control is provided on the frame side. The display control of the provided top frame lamp 28a, left frame lamp 28b, and right frame lamp 28c is performed. The effect control means mounted on the effect control board 80 also controls the display of the variable display device 9 for variably displaying special symbols and the ordinary symbol display 10 for variably displaying ordinary symbols.
[0058]
FIG. 10 is a block diagram showing components related to payout, such as components of the payout control board 37 and the ball payout device 97. As shown in FIG. 10, the detection signal from the full tank switch 48 is input to the I / O port 372b of the payout control board 37 via the relay board 72. Further, a detection signal from the ball out switch 187 is also input to the I / O port 372b of the payout control board 37 via the relay board 72. The detection signal from the payout count switch 301 is input to the I / O port 372b of the payout control board 37 via the relay board 72. The payout count switch 301 detects a game ball actually paid out from the ball payout device 97.
[0059]
The payout control CPU (CPU core) of the payout control board 37 indicates that the detection signal from the out-of-ball switch 187 indicates the out-of-ball state, or the detection signal from the full-state switch 48 indicates the full state. Then, the ball payout process is stopped.
[0060]
When there is a prize, the communication circuit 591 of the main board 31 indicates, as a payout command signal (payout control command), a REQ signal (prize ball request signal) for requesting a payout of prize balls and the number of prize balls to be paid out. A payout number signal is output. The payout number signal is input to the payout control CPU via the communication circuit 331. When the payout control CPU receives the REQ signal and the payout number signal via the communication circuit 331, it controls the ball payout device 97 to pay out the number of game balls indicated by the payout number signal. Note that a power supply confirmation signal is also output from the communication circuit 591 of the main board 31.
[0061]
When the payout control board 37 is executing the payout processing of the prize ball, the main board 31 outputs a BUSY signal (through the communication circuit 331 of the payout control board 37) indicating that the payout processing is being performed. Prize ball payout signal) is input. The payout control CPU outputs a payout prohibition signal to the main board 31 in the payout prohibition state. In this embodiment, the payout control CPU is a part of a CPU core in a one-chip microcomputer (payout control microcomputer), and the payout control microcomputer is a payout control CPU, ROM, RAM, It has a built-in / O port and communication circuit. Therefore, each I / O port and communication circuit 331 shown in FIG. 10 are built in the payout control microcomputer.
[0062]
The payout control CPU outputs the prize ball information signal indicating the prize ball payout number and the ball lending number signal indicating the lending ball number via the output port 372c to the terminal board (the frame external terminal board and the board external terminal board). (Included) 160. Although a driver circuit is provided outside the output port 372c, it is omitted in FIG.
[0063]
In addition, the payout control CPU outputs an error signal to the error display LED 374 via the output port 372d. Further, a signal for instructing turning on / off of the lamp is output to the prize ball lamp 51 and the ball out lamp 52 via the output port 372f. Note that a detection signal from an error release switch 375 for releasing an error state is input to the input port 372d of the payout control board 37. The error release switch 375 is used to release an error state by software reset.
[0064]
Further, a detection signal from a payout motor position sensor for detecting the rotation position of the payout motor 289 is input to the input port 372b of the payout control board 37 via the relay board 72. The drive signal from the payout control board 37 to the payout motor 289 is transmitted to the payout motor 289 in the payout mechanism of the ball payout device 97 via the output port 372c and the relay board 72. Note that a driver circuit (motor drive circuit) is provided outside the output port 372c, but is not shown in FIG.
[0065]
The card unit 50 has a card unit control microcomputer mounted thereon. Further, the card unit 50 is provided with a usable indicator lamp 151, a connecting stand direction indicator 153, a card insertion indicator lamp 154, and a card insertion slot 155 (see FIG. 1). The interface board 66 is connected to a frequency display LED 60, a ball lending enable LED 61, a ball lending switch 62, and a return switch 63 provided near the hit ball supply tray 3.
[0066]
The card lending switch signal indicating that the ball lending switch 62 has been operated and the return switch signal indicating that the return switch 63 has been operated are given from the interface board 66 to the card unit 50 in accordance with the operation of the player. . Further, a card balance display signal indicating the balance of the prepaid card and a ball lending permission display signal are given from the card unit 50 to the interface board 66. Between the card unit 50 and the payout control board 37, a connection signal (VL signal), a unit operation signal (BRDY signal), a ball lending request signal (BRQ signal), a ball lending completion signal (EXS signal) and a pachinko machine operation signal ( PRDY signal) is exchanged via the communication circuit 335. An interface board 66 is interposed between the card unit 50 and the payout control board 37. Therefore, a signal such as a connection signal (VL signal) is exchanged between the card unit 50 and the payout control board 37 via the interface board 66 as shown in FIG.
[0067]
When the pachinko gaming machine 1 is turned on, the payout control CPU of the payout control board 37 outputs a PRDY signal to the card unit 50. The card unit control microcomputer outputs a VL signal. The payout control CPU determines the connection state / non-connection state based on the input state of the VL signal. When the card is accepted in the card unit 50 and the ball lending switch is operated to input the ball lending switch signal, the microcomputer for controlling the card unit outputs a BRDY signal to the payout control board 37. When a predetermined delay time has elapsed from this point, the microcomputer for controlling the card unit outputs a BRQ signal to the payout control board 37.
[0068]
Then, the payout control CPU of the payout control board 37 starts up the EXS signal to the card unit 50 and, when detecting the fall of the BRQ signal from the card unit 50, drives the payout motor 289 to remove a predetermined number of loaned balls. Pay out to players. When the payout is completed, the payout control CPU lowers the EXS signal to the card unit 50. Thereafter, if the BRDY signal from the card unit 50 is not in the ON state, the winning ball payout control is executed. The power supply voltage AC24V used in the card unit 50 is supplied from the payout control board 37.
[0069]
The power supply from the power supply board 910 to the card unit 50 is performed via the payout control board 37 and the interface board 66. In this example, a fuse for protecting the card unit 50 is provided in a power supply line of 24 V AC for the card unit 50 provided in the interface board 66 so that a voltage higher than a predetermined voltage is not supplied to the card unit 50. I have to.
[0070]
FIG. 11 is a block diagram showing a DC voltage generation portion of power supply board 910. The power supply board 910 is provided with a power switch 914 for executing or interrupting power supply to each electric component control board and mechanical components in the gaming machine. Note that the power switch 914 may be provided outside the power board 910 in the gaming machine. When the power switch 914 is in the closed state (on state), AC power (24 VAC) is applied to the input side (primary side) of the transformer 911. The transformer 911 is to electrically insulate an AC power supply (AC 24 V) from the inside of the power supply board 910, and its output voltage is also AC 24V. A varistor 918 as an overvoltage protection circuit is provided on the input side of the transformer 911.
[0071]
The power supply board 910 is installed independently of the electric component control board (the main board 31, the payout control board 37, and the effect control board 80), and generates a voltage used by each electric component control board and mechanical components in the gaming machine. In this example, 24 V AC, VSL (DC + 30 V), VLP (DC + 24 V), VDD (DC + 12 V), and VCC (DC + 5 V) are generated. In addition, a capacitor 916 serving as a backup power supply (VBB), that is, a storage holding unit for holding the stored contents in the backup RAM, is charged from a line of DC + 5V (VCC), that is, a power supply for driving an IC or the like on each substrate. Further, a diode 917 for preventing backflow is inserted between the + 5V line and the backup + 5V (VBB) line. Note that VSL is generated by rectifying and boosting AC24V by a rectifying element in the rectifying / smoothing circuit 914. VSL serves as a solenoid drive power supply. VLP is a lamp lighting voltage, and is generated by rectifying 24 V AC by a rectifier in the rectifier circuit 912.
[0072]
The DC-DC converter 913 as power supply voltage generation means has one or a plurality of regulator ICs (two regulator ICs 924A and 924B are shown in FIG. 11), and generates VDD and VCC based on VSL. Relatively large capacitors 923A and 923B are connected to the input side of the regulator ICs (switching regulators) 924A and 924B. Therefore, when the supply of power to the gaming machine from the outside is stopped, the DC voltages such as VSL, VDD, and VCC decrease relatively slowly.
[0073]
FIG. 12 is a block diagram showing a configuration of the game control microcomputer 56. The game control microcomputer 56 includes a CPU core 561, a ROM 541, a RAM 542, I / O ports 571 to 57n for inputting data to the game control microcomputer 56 and outputting data from the game control microcomputer 56, and a timer. A circuit 566 and a watchdog timer circuit 565 are incorporated. These are connected by an address bus, a data bus, and a control signal bus (a bus for transmitting a read signal or a write signal). Also, test signal output circuits 581 to 58n, which are output ports for outputting test signals, are built in. A data bus is connected to the test signal output circuits 581 to 58n. Further, an address decode circuit 568 for decoding address data on an address bus and generating a chip select signal (CS) is provided. The chip select signal is a signal for activating each of the I / O ports 571 to 57n and the test signal output circuits 581 to 58n. Note that among the I / O ports 571 to 57n, an input port (not including an output port function) for inputting data to the game control microcomputer 56, and data output from the game control microcomputer 56. Output port (not including the input port function) may be included.
[0074]
A reset circuit 562 for generating a reset signal supplied to a reset input of the CPU core 561; an oscillation circuit 563 for generating a clock signal (such as a system clock or a high-speed clock signal) used in the game control microcomputer 56; A voltage monitoring circuit 564 for detecting a drop in power supply voltage, a random number generating circuit 569 for generating random numbers used in the game control process, a communication circuit 591 for communicating with a microcomputer mounted on another board, and another board (A ROM built in the microcomputer or a ROM externally attached to the microcomputer). An authentication circuit 592 for authenticating the microcomputer is also built in. An address bus, a data bus, and a control signal bus are connected to the random number generation circuit 569, the communication circuit 591 and the authentication circuit 592.
[0075]
Further, when the reset signal becomes a level indicating reset release, before the CPU core 561 executes the game control program stored in the ROM 541, it is determined whether or not the game control program is valid. A security check circuit 550 for causing the CPU core 561 to execute a security check program for checking is also provided.
[0076]
Further, an inspection mode recognition circuit 501 that recognizes an inspection code output from the inspection device 500 when the inspection device 500 is connected to a gaming machine is built in. The inspection mode recognition circuit 501 has a storage unit different from the ROM 541 and the RAM 542, for example, an EEPROM. In the storage means, a check code for verification is set. When the inspection code is input from the inspection device 500, the inspection mode recognition circuit 501 compares the input inspection code with the stored inspection code for collation. To the input / output buffer control circuit 502.
[0077]
The game control microcomputer 56 has built-in input / output buffers 503 and 504. When the permission signal is output from the input / output buffer control circuit 502, the input / output buffer 503 sets the data bus to a state in which the data bus can be output to the outside of the game control microcomputer 56. In addition, when the permission signal is output from the input / output buffer control circuit 502, the input / output buffer 504 sets the address bus to a state where it can be output to the outside of the game control microcomputer 56. When receiving a notification from the inspection mode recognition circuit 501 that the inspection code matches the verification inspection code, the input / output buffer control circuit 502 outputs a permission signal to the input / output buffers 503 and 504. The state in which the input / output buffers 503 and 504 can output data on the bus is the inspection mode.
[0078]
Therefore, as long as the inspection mode recognition circuit 501 does not receive a regular (consistent with the collation inspection code) inspection code, the data on the data bus and the address bus of the game control microcomputer 56 is sent to the outside of the game control microcomputer 56. It cannot be removed. Therefore, it is difficult to take out the game control program stored in the ROM 541 to the outside. As a result, the game control program is analyzed to create an unauthorized program, and the unauthorized microcomputer mounted with the unauthorized program is created. It is difficult to do.
[0079]
Further, when the inspection mode recognition circuit 501 receives a proper inspection code, the data on the data bus and the address bus of the game control microcomputer 56 can be taken out of the game control microcomputer 56. The device 500 can verify the validity of the game control program. An input / output buffer for taking out the control signal bus to the outside of the game control microcomputer 56 also exists, but is omitted in FIG.
[0080]
Here, although the inspection code from the inspection device 500 is input to the game control microcomputer 56 through a path different from the data bus, the inspection code is input from the data bus via the input / output buffer circuit 503. You may. In this case, for example, the inspection code is input from the inspection device 500 to the input / output buffer circuit 503 during a period in which the CPU core 561 is in the reset state. Then, the inspection mode recognition circuit 501 inputs the inspection code from the input / output buffer circuit 503.
[0081]
Further, in the inspection mode, the game control microcomputer 56 may be set to another state, instead of simply enabling the data on the address bus and the data bus to be externally output according to the input of the inspection code. For example, the configuration may be such that, when an inspection code is input, data of an address specified according to an externally specified address is output instead of executing a game control program. In such a configuration, the inspection apparatus 500 is connected to the terminal of the game control microcomputer 56 leading to the inspection mode recognition circuit 501 and the terminal of the game control microcomputer 56 leading to the input / output buffers 503 and 504. Then, after supplying the inspection code to the terminal of the game control microcomputer 56 which reaches the inspection mode recognition circuit 501, the address data (the address of the ROM 541) is supplied to the input / output buffer 504, and the data (the ROM 541 of the ROM 541) is transmitted from the input / output buffer 503. By inputting (data from the address), the game control program stored in the ROM 541 can be read. Then, if the game control program read from the game control microcomputer 56 matches the regular program, the inspection device 500 can determine that the game control microcomputer 56 is legitimate. If not, it can be determined that the gaming machine has an unauthorized microcomputer.
[0082]
In addition, the inspection mode recognition circuit 501 can change the collation inspection code in response to a request from the inspection device 500. For example, if the inspection mode recognition circuit 501 has a built-in circuit for recognizing the data of the verification code change request, and the circuit recognizes that the data of the verification code change request has been input from the inspection device 500, Then, a new check code for collation output from the check device 500 following the data is stored in the storage means. As described above, the inspection mode recognition circuit 501 compares the inspection code for verification stored in the storage means (EEPROM in this example) different from the area of the ROM for storing the program with the inspection code input from outside the gaming machine. When recognizing whether or not the inspection code is a legitimate inspection code by comparing, it is preferable that the verification inspection code can be rewritten from outside the gaming machine. Further, the inspection code may be encrypted. When the inspection code is encrypted, the inspection mode recognition circuit 501 includes a circuit for decoding the input inspection code. Then, the decrypted check code and the check check code are compared.
[0083]
Further, the inspection mode recognition circuit 501 stores the identification information for authentication unique to the game control microcomputer 56 in a storage means (for example, an EEPROM), and the inspection mode recognition circuit 501 has a dedicated device different from the inspection device 500 or the inspection device. When the identification information request signal for authentication is input from the collator, the identification information for authentication may be output to the inspection device 500 or the collator. In that case, the inspection device 500 or the matching machine compares the authenticated identification information recognized in advance with the authentication identification information output from the game control microcomputer 56, and thereby the game control microcomputer 56 It can be determined whether or not it is a regular one. In this case, the information input / output between the inspection device 500 or the matching machine and the game control microcomputer 56 may be encrypted, or when the inspection mode recognition circuit 501 inputs the identification information request signal, A result obtained by performing an operation according to an operation expression stored in advance in a storage unit (for example, an EEPROM) may be returned to the information request signal. The authentication identification information or the arithmetic expression stored in the storage means may be configured to be rewritable from outside. That is, the inspection mode recognition circuit 501 may be configured to rewrite the contents of the storage unit when new identification information for authentication or an arithmetic expression is input from the inspection device 500 or the verification device. As described above, when the inspection mode recognition circuit 501 stores the identification information for authentication or the arithmetic expression, it is more difficult to mount the unauthorized microcomputer on the gaming machine, and the security can be further improved.
[0084]
Here, the case where the inspection mode recognition circuit 501 stores the identification information for authentication or the arithmetic expression has been described, but the microcomputer 56 for game control uses the identification information for authentication separately from the inspection mode recognition circuit 501. Alternatively, an authentication communication circuit that stores an arithmetic expression and outputs authentication identification information or an arithmetic result in response to a request from the inspection device 500 or the collator may be built in.
[0085]
FIG. 13 is a circuit diagram showing a configuration example of a reset circuit 562 built in the game control microcomputer 56 and generating a reset signal for resetting the CPU core 561 (initializing the operation of the CPU). In the example shown in FIG. 13, the potential between the external resistor and the capacitor is introduced into the reset circuit 562, and when the potential of the reset circuit 562 exceeds the reset reference potential, the output of the comparator 621 goes high. Become. The output of the comparator 621 is formed by two Schmitt trigger type inverting circuits 622 and 623, and is supplied to the CPU core 561. As described above, in this embodiment, since the reset circuit 562 is incorporated in the game control microcomputer 56, there is no need to provide a reset circuit outside the game control microcomputer 56.
[0086]
FIG. 14 is a circuit diagram showing a configuration example of a random number generation circuit 569 built in the game control microcomputer 56. When game control is being performed, it is necessary to generate a plurality of types of random numbers in order to determine whether or not to make a big hit. Therefore, as illustrated in FIG. 14, a random number generation circuit 569 having a plurality of types of 16-bit counters is built in the game control microcomputer 56. Each 16-bit counter counts a high-speed clock signal (a clock signal having a higher frequency than a system clock for operating the CPU core 561) generated by the oscillation circuit 563. Also, the initial value of each 16-bit counter is different. Therefore, the count values of the 16-bit counters are shifted from each other. The CPU core 561 reads out the count value of one of the 16-bit counters and sets it as the value of the random number when a random number is required during the game control according to the game control program.
[0087]
FIG. 15 is a circuit diagram showing a configuration example of an oscillation circuit 563 that is built in the game control microcomputer 56 and generates a clock signal used in the game control microcomputer 56. In the example shown in FIG. 15, an oscillation unit is configured by an external crystal unit and a capacitor, and built-in inversion circuits 631 and 632. The clock signal oscillated by the oscillating unit is a high-speed clock signal supplied to the random number generation circuit 569. The frequency dividing circuit 633 divides the high-speed clock signal to generate a system clock. In this embodiment, since the oscillation circuit 563 is incorporated in the game control microcomputer 56, it is not necessary to provide an oscillation circuit outside the game control microcomputer 56.
[0088]
In this embodiment, the crystal oscillator and the capacitor are not built in the game control microcomputer 56. However, the crystal oscillator and the like and the game control microcomputer 56 shown in FIG. It may be enclosed in a box. FIG. 15 illustrates the oscillation circuit 563 that generates a high-speed clock and a system clock. However, the number of frequency dividers may be increased to generate clock signals of more types of frequencies. Good. Further, a crystal oscillator for generating a high-speed clock signal supplied to the random number generation circuit 569 and a crystal oscillator for generating a system clock may be provided separately. When a separate crystal oscillator is used, the clock signal for generating random numbers and the system clock can be completely out of synchronization, and the randomness of random numbers can be improved.
[0089]
FIG. 16 is a circuit diagram showing a configuration example of a voltage monitoring circuit 564 built in the game control microcomputer 56. The voltage monitoring circuit 564 detects the occurrence of a power supply stop to the gaming machine by introducing the VSL voltage (DC + 30 V) from the power supply board 910 and monitoring the VSL voltage. Specifically, when the VSL voltage becomes equal to or lower than a predetermined value (+22 V in this example), it is determined that the power supply is stopped, and a power-off signal is output (specifically, a low level is set). The power-off signal is input to a non-maskable interrupt input (XNMI input) or a maskable interrupt terminal of the interrupt controller 567. When a power-off signal is input to, for example, the XNMI input, a non-maskable interrupt is generated, and a power-supply-stop processing is executed as non-maskable interrupt processing. The CPU core 561 is a process for surely storing necessary information (information necessary for continuing the game process from the state at the time of power supply stop when power supply is restored) in the backup RAM in the power supply stop process. (For example, parity data setting processing). In addition, a flag indicating that the power supply stop processing has been performed is set.
[0090]
Note that the voltage monitoring circuit 564 may be configured to monitor + 5V (VCC), which is the operating voltage of the game control microcomputer 56 and the like, instead of monitoring VSL. When monitoring VCC, the drive voltage of the game control microcomputer 56 is directly monitored, so that the occurrence of power supply stop to the game machine can be accurately detected.
[0091]
In the configuration illustrated in FIG. 16, the potential between the external resistor and the capacitor is introduced into the voltage monitoring circuit 564. When the potential of the voltage monitoring circuit 564 falls below the monitoring voltage, the output of the comparator 621 becomes low. Become a level. The output of the comparator 641 is shaped by two Schmitt trigger type inverting circuits 642 and 643 and supplied to the interrupt controller 567. As described above, in this embodiment, since the voltage monitoring circuit 564 is incorporated in the game control microcomputer 56, it is not necessary to provide a voltage monitoring circuit outside the game control microcomputer 56.
[0092]
FIG. 17 is a circuit diagram showing a configuration example of a communication circuit 591 built in the game control microcomputer 56. As described above, in this embodiment, a REQ signal (prize ball request signal) and a prize ball to be paid out from the game control microcomputer 56 to the payout control board 37 as a payout command signal (payout control command). A payout number signal indicating the number is output. A BUSY signal (prize ball payout signal) indicating that payout processing is being performed is output from the payout control board 37 to the game control microcomputer 56.
[0093]
In the communication circuit 591 built in the game control microcomputer 56, the parallel-serial converter 951 converts a payout command signal for the payout control board 37 into a serial signal and transmits the serial signal to the payout control board 37. The serial-parallel converter 952 converts a signal from the payout control board 37 into parallel data and outputs the parallel data to the CPU core 561 via the bus. In this embodiment, since the communication circuit 591 is built in the game control microcomputer 56, there is no need to install a communication circuit outside the game control microcomputer 56.
[0094]
In this embodiment, signals are transmitted and received as serial data between the main board 31 and the payout control board 37 by one signal line. However, signal lines exist according to each signal. A signaling method may be used. In that case, the communication circuit 591 has the same structure as the I / O port. When a driver circuit for preventing signal attenuation between substrates needs to be provided, the driver circuit may be included in the communication circuit 591.
[0095]
FIG. 18 is a circuit diagram showing a configuration example of an authentication circuit 592 built in the game control microcomputer 56. In this embodiment, as described later, the payout control microcomputer mounted on the payout control board 37, which is a board different from the main board 31 on which the game control microcomputer 56 is mounted, has a predetermined timing. Request the main board 31 to transmit the authentication data. The authentication circuit 592 transmits the authentication data # 1 (951) stored in a storage unit (for example, an EEPROM) different from the ROM 541 and the RAM 542 to the payout control board 37 in response to a request.
[0096]
The authentication circuit 592 compares the authentication data from the payout control board 37 with authentication data # 2 (952) stored in a storage unit (for example, an EEPROM) different from the ROM 541 and the RAM 542, and compares them. If not, an authentication mismatch signal is output to the CPU core 561. If they match, an authentication matching signal is output. Upon receiving the authentication mismatch signal, the CPU core 561 stops the game control. Authentication data # 2 (952) which is the same data as the authentication data held by the normal payout control microcomputer is stored in the storage means in advance. Therefore, when the authentication data from the payout control board 37 does not match the authentication data # 2 (952), it is determined that the proper payout control microcomputer is not mounted on the payout control board 37. Can be. Therefore, by stopping the game control when the CPU core 561 receives the authentication mismatch signal, it is possible to stop the game control when an incorrect payout control microcomputer is mounted on the payout control board 37. As a result, it is possible to prevent an illegal act of mounting an illegal payout control microcomputer on a gaming machine.
[0097]
The authentication circuit 592 illustrated in FIG. 18 converts the authentication data of the serial data received from the payout control board 37 into parallel data, outputs the parallel data to the comparator 957, and converts the authentication data # 1 (955) into serial data. The parallel-to-serial conversion circuit 956 that converts and sends the result to the payout control board 37 is compared with the parallel output of the parallel-to-serial conversion circuit 956 and the authentication data # 2 (958). And a comparator 957 for transmitting an authentication mismatch signal or an authentication match signal to the 561.
[0098]
Next, the operation of the gaming machine will be described. FIG. 19 is a flowchart showing a main process executed by the game control microcomputer 56 on the main board 31. When the power is turned on to the gaming machine and the input level of the reset terminal becomes high level, the game control microcomputer 56 starts the main processing after step S1. In the main process, the game control microcomputer 56 first sets the internal state to interrupt inhibition (step S1), and executes the security check program (step S1A). That is, the security check circuit 550 shown in FIG. 12 is operated. If the check result by the security check program is bad (the game control program is not a regular program), the CPU core 561 does not perform the subsequent processing.
[0099]
In this embodiment, the payout control microcomputer is configured to transmit authentication data when the power of the gaming machine is turned on. Therefore, when the power of the gaming machine is turned on, the authentication circuit 592 shown in FIG. 18 outputs an authentication match signal or an authentication mismatch signal. If no authentication coincidence signal is input, the game control microcomputer 56 does not perform the subsequent processing (step S1B).
[0100]
In step S1B, if the authentication coincidence signal is input, the subsequent processing may not be performed. Further, in this embodiment, the authentication processing is executed with the payout control microcomputer when the power is turned on. However, the authentication processing may be executed even after the game control processing is started.
[0101]
When the processing in steps S1A and S1B is completed normally, the game control microcomputer 56 performs necessary initialization processing. In the initial setting process, the game control microcomputer 56 sets the interrupt mode to the interrupt mode 2 (step S2), and sets a stack pointer designated address to the stack pointer (step S3). Then, the internal device registers are initialized (step S4). In addition, CTC (counter / timer circuit, corresponding to the timer circuit 566 shown in FIG. 12) and PIO (parallel input / output port, I / O ports 571 to 571 shown in FIG. 12) which are built-in devices (built-in peripheral circuits). After performing initialization (corresponding to 57n) (step S5), the RAM is set to an accessible state (step S6). The interrupt mode 2 is an address synthesized from the value (1 byte) of a specific register (I register) incorporated in the game control microcomputer 56 and an interrupt vector (1 byte: least significant bit 0) output from the internal device. Is a mode indicating an interrupt address.
[0102]
Next, the game control microcomputer 56 checks the state of the output signal of the clear switch 921 inputted via the input port only once (step S7). If on is detected in the confirmation, the game control microcomputer 56 executes a normal initialization process (steps S11 to S15). When the clear switch 921 is on (when pressed), a low-level clear switch signal is output. Note that, for example, the game clerk can easily execute the initialization process by starting power supply to the gaming machine (for example, turning on the power switch 914) while turning on the clear switch 921. That is, the RAM can be cleared.
[0103]
If the clear switch 921 is not on, whether or not data protection processing of the backup RAM area (for example, processing for stopping power supply such as addition of parity data) has been performed when power supply to the gaming machine has been stopped. Confirm (step S8). In this embodiment, when the power supply is stopped, a process for protecting the data in the backup RAM area is performed. The case where such protection processing has been performed is regarded as backup. After confirming that such a protection process is not performed, the game control microcomputer 56 executes an initialization process.
[0104]
In this embodiment, whether or not there is backup data in the backup RAM area is confirmed by the state of the backup flag set in the backup RAM area in the power supply stop processing. For example, if "55H" is set in the backup flag area, it means that there is a backup (on state), and if a value other than "55H" is set, it means that there is no backup (off state).
[0105]
After confirming that there is a backup, the game control microcomputer 56 performs data check (parity check in this example) in the backup RAM area (step S9). In this embodiment, clear data (00) is set in a checksum data area, and a checksum calculation start address is set in a pointer. Also, the number of checksum calculations corresponding to the number of data to be checked is set. Then, an exclusive OR of the contents of the checksum data area and the contents of the RAM area pointed to by the pointer is calculated. The calculation result is stored in the checksum data area, the value of the pointer is increased by one, and the value of the number of checksum calculations is decremented by one. The above process is repeated until the value of the number of checksum calculations becomes zero. When the value of the number of checksum calculations becomes 0, the game control microcomputer 56 inverts the value of each bit of the contents of the checksum data area, and uses the inverted data as a checksum.
[0106]
In the power supply stop processing, the checksum is calculated by the same processing as the above processing, and the checksum is stored in the backup RAM area. In step S9, the calculated checksum is compared with the stored checksum. If the power is restored after an unexpected power outage or other power supply interruption, the data in the backup RAM area should have been saved, and the check result (comparison result) becomes normal (match). If the check result is not normal, it means that the data in the backup RAM area is different from the data when the power supply is stopped. In such a case, since the internal state cannot be returned to the state at the time of stopping the power supply, the initialization processing executed at the time of turning on the power other than the recovery from the stop of the power supply is executed.
[0107]
If the check result is normal, the game control microcomputer 56 performs a game state restoration process for returning the internal state of the game control means and the control state of the electric component control means such as the display control means to the state at the time of stopping power supply. Is performed (step S10). Then, the saved value of the PC (program counter) stored in the backup RAM area is set in the PC, and the program returns to that address.
[0108]
In the initialization process, the game control microcomputer 56 first performs a RAM clear process (step S11). It is to be noted that predetermined data (for example, data of a count value of a counter for generating a big hit random number) may be left as it is without initializing the entire area of the RAM. For example, when the data of the count value of the counter for generating the big hit determination random number is left as it is, the big hit determination random number is generated even if the initialization process is executed by an unauthorized means. It is difficult to aim for a timing at which the count value of the counter for the match is equal to the jackpot determination value. In addition, a predetermined work area (for example, a normal symbol determination random number counter, a normal symbol determination buffer, a special symbol left middle right symbol buffer, a total prize ball storage buffer, a special symbol process flag, a prize ball inside flag, a ball out flag, , A work area setting process of setting an initial value to a flag for selectively performing a process according to a control state such as a payout stop flag (step S12).
[0109]
The game control microcomputer 56 executes a process of transmitting an initialization command for initializing the effect control board 80 and the like (sub board) to the effect control board 80 and the like (step S14). Examples of the initialization command include a command indicating an initial symbol displayed on the variable display device 9 and the like.
[0110]
Then, a register of the CTC provided in the game control microcomputer 56 is set so that a timer interrupt is periodically performed every 2 ms (step S15). That is, a value corresponding to 2 ms is set in a predetermined register (time constant register) as an initial value.
[0111]
When the execution of the initialization process (Steps S11 to S15) is completed, the game control microcomputer 56 performs a loop process. That is, a state is entered in which no processing is performed. In other words, it is in a state of waiting for the occurrence of a timer interrupt.
[0112]
When the timer interrupt occurs, the game control microcomputer 56 performs a register save process (step S20), and then executes a game control process of steps S21 to S33 shown in FIG. In the game control processing, the game control microcomputer 56 first detects switches such as the gate switch 32a, the starting port switch 14a, the count switch 23, and the winning port switches 29a, 30a, 33a, 39a via the switch circuit 58. Signals are input and their states are determined (switch processing: step S21).
[0113]
Next, the game control microcomputer 56 performs a special symbol process (step S25). In the special symbol process control, a corresponding process is selected and executed according to a special symbol process flag for controlling the pachinko gaming machine 1 in a predetermined order according to a gaming state. Then, the value of the special symbol process flag is updated during each processing according to the gaming state. Also, a normal symbol process is performed (step S26). In the normal symbol process process, a corresponding process is selected and executed according to a normal symbol process flag for controlling the display state of the normal symbol display 10 in a predetermined order. Then, the value of the normal symbol process flag is updated during each processing according to the gaming state.
[0114]
Next, the game control microcomputer 56 performs a process of setting an effect control command relating to the special symbol in a predetermined area of the RAM 542 and transmitting the effect control command (special symbol command control process: step S27). In addition, a process of setting an effect control command related to a normal symbol in a predetermined area of the RAM 542 and transmitting the effect control command is performed (ordinary symbol command control process: step S28).
[0115]
Further, the game control microcomputer 56 performs an information output process of outputting data such as jackpot information, start information, and probability variation information supplied to the hall management computer (step S29).
[0116]
The game control microcomputer 56 executes a prize ball process for setting the number of prize balls based on the detection signals of the winning opening switches 16a, 17a, 18a, 19a (step S30). Specifically, a payout control command indicating the number of prize balls is output to the payout control board 37 in response to a winning detection based on the turning on of any of the winning opening switches 16a, 17a, 18a, 19a. The payout control microcomputer mounted on the payout control board 37 drives the ball payout device according to a payout control command indicating the number of winning balls.
[0117]
Then, the game control microcomputer 56 executes a storage process for checking an increase or decrease in the number of stored start winnings (step S31). Further, a test terminal process for outputting a test signal to a test signal terminal via the test signal output circuits 581 to 58n is executed (step S32). Further, when a predetermined condition is satisfied, a drive command is issued to the solenoid circuit (step S33). In order to open or close the variable winning ball device 9 or the opening / closing plate 11 or to switch the game ball path in the special winning opening 10, the solenoid circuit provided in the main board 30 uses a solenoid 9a in response to a drive command. , 11a, 12a. Thereafter, the contents of the register are restored (step S34), and the interrupt is enabled (step S35).
[0118]
According to the above control, in this embodiment, the game control process is started every 2 ms. In this embodiment, the game control process is executed in the timer interrupt process. However, in the timer interrupt process, for example, only a flag indicating that an interrupt has occurred is set. May be executed. The processing shown in FIGS. 19 and 20 is processing based on a game control program (a program stored in the ROM 541) executed by the game control microcomputer 56.
[0119]
FIG. 21 shows the authentication data # 1 transmitted by the communication circuit 591 to the payout control board 37 and the authentication data # 2 received from the payout control board 37, and transmission / reception between the main board 31 and the payout control board 37. FIG. 4 is an explanatory diagram illustrating an example of a control command. In the example shown in FIG. 21, each piece of data constituting the authentication data and the control command is transmitted and received as 8-bit data interposed between a start bit (low level) and a stop bit (high level). The length of the stop bit is equal to or longer than one bit of data. When two or more bytes of data are continuously transmitted, a high-level period (stop bit period) having a length of one bit or more is provided between each data.
[0120]
FIG. 22 is an explanatory diagram illustrating an example of a test signal output from the test signal output circuits 581 to 58n. FIG. 22 exemplifies a test signal relating to a normal symbol, a test signal relating to a special symbol, and a test signal relating to a special gaming state (for example, a probable change state) as test signals capable of identifying the control state of the electric component provided in the gaming machine. Have been. Note that the example shown in FIG. 22 is an example, and a signal that can recognize a control state of a gaming machine by observing a test signal output from a test signal terminal via a test signal output circuit outside the gaming machine. For example, a signal other than the test signal shown in FIG. 22 may be used, or more test signals including the test signal shown in FIG. 22 may be used.
[0121]
FIG. 23 is a block diagram showing a configuration of the payout control microcomputer 371. The payout control microcomputer 371 is composed of a CPU core 381, a ROM 341, a RAM 342, I / O ports 372 to 37n for inputting data to the payout control microcomputer 371 and outputting data from the payout control microcomputer 371, and a timer. A circuit 386 and a watchdog timer circuit 385 are incorporated. These are connected by an address bus, a data bus, and a control signal bus (a bus for transmitting a read signal or a write signal). Also, test signal output circuits 391 to 39n, which are output ports for outputting test signals, are built in. A data bus is connected to the test signal output circuits 391 to 39n. Furthermore, an address decode circuit 388 that decodes address data on the address bus and generates a chip select signal (CS) is provided. The chip select signal is a signal for activating each of the I / O ports 372 to 37n and the test signal output circuits 391 to 39n. Among the I / O ports 372 to 37n, an input port (not including an output port function) for inputting data to the payout control microcomputer 371 and data output from the payout control microcomputer 371. Output port (not including the input port function) may be included.
[0122]
A reset circuit 382 that generates a reset signal supplied to a reset input of the CPU core 381; an oscillation circuit 383 that generates a clock signal (such as a system clock or a high-speed clock signal) used in the payout control microcomputer 371; A voltage monitoring circuit 384 for detecting a drop in the power supply voltage, a communication circuit 331 for communicating with a microcomputer (for example, the game control microcomputer 56) mounted on another board, and a ROM (microcontroller) mounted on another board. An authentication circuit 332 for performing authentication of a ROM built in a computer or a ROM external to a microcomputer) a touch sensor circuit 333 for receiving a signal from a touch sensor provided on the hitting handle 5 to detect a state of the touch sensor; The authentication signal with the card unit 50 Between the external device authentication circuit 334 for authenticating whether or not the program stored in the ROM of the control microcomputer mounted on the card unit 50 is legitimate, and the card unit 50. A communication circuit 335 for performing communication is also incorporated. An address bus, a data bus, and a control signal bus are connected to the communication circuit 331, the authentication circuit 332, the touch sensor circuit 333, the external device authentication circuit 334, and the communication circuit 335.
[0123]
Further, when the reset signal becomes a level indicating reset release, before the CPU core 561 executes the game control program stored in the ROM 541, it is determined whether or not the game control program is valid. A security check circuit 330 for causing the CPU core 561 to execute a security check program for checking is also provided.
[0124]
Further, an inspection mode recognition circuit 321 that recognizes an inspection code output from the inspection device 500 when the inspection device 500 is connected to a gaming machine is built in. The inspection mode recognition circuit 321 has a storage unit different from the ROM 341 and the RAM 342, for example, an EEPROM. In the storage means, a check code for verification is set. When the inspection code is input from the inspection device 500, the inspection mode recognition circuit 321 compares the input inspection code with the stored inspection code for verification, and when they match with each other, the fact is checked. To the input / output buffer control circuit 322.
[0125]
The payout control microcomputer 371 has built-in input / output buffers 323 and 324. When the permission signal is output from the input / output buffer control circuit 322, the input / output buffer 323 sets the data bus to a state in which the data bus can be output outside the payout control microcomputer 371. When the permission signal is output from the input / output buffer control circuit 322, the input / output buffer 324 sets the address bus to a state where the address bus can be output to the outside of the payout control microcomputer 371. When receiving a notification from the inspection mode recognition circuit 321 that the inspection code matches the verification inspection code, the input / output buffer control circuit 322 outputs a permission signal to the input / output buffers 323 and 324. The state in which the input / output buffers 323 and 334 can output data on the bus is the inspection mode.
[0126]
Therefore, the data on the data bus and the address bus of the dispensing control microcomputer 371 is transferred to the outside of the dispensing control microcomputer 371 unless the inspection mode recognition circuit 321 receives a proper (consistent with the collation inspection code) inspection code. It cannot be removed. Therefore, it is difficult to take out the payout control program stored in the ROM 341 to the outside. As a result, the payout control program is analyzed to create a fraudulent program, and a fraudulent microcomputer equipped with the fraudulent program is created. It is difficult to do.
[0127]
Further, when the inspection mode recognition circuit 321 receives a regular inspection code, the data on the data bus and the address bus of the dispensing control microcomputer 371 can be taken out of the dispensing control microcomputer 371. The device 500 can verify the validity of the payout control program. Note that an input / output buffer for taking out the control signal bus outside the payout control microcomputer 371 also exists, but is not shown in FIG.
[0128]
Here, although the inspection code from the inspection device 500 is input to the payout control microcomputer 371 through a path different from the data bus, the inspection code is input from the data bus via the input / output buffer circuit 323. You may. In that case, for example, the inspection code is input from the inspection device 500 to the input / output buffer circuit 323 during a period in which the CPU core 381 is in the reset state. Then, the inspection mode recognition circuit 321 inputs the inspection code from the input / output buffer circuit 323.
[0129]
Further, in the inspection mode, the payout control microcomputer 371 may be set to another state instead of simply enabling the data on the address bus and the data bus to be externally output according to the input of the inspection code. For example, the configuration may be such that, when the inspection code is input, the data of the designated address is output according to an externally designated address, instead of executing the payout control program. In such a configuration, the inspection apparatus 500 is connected to a terminal of the payout control microcomputer 371 leading to the test mode recognition circuit 321 and a terminal of the payout control microcomputer 371 leading to the input / output buffers 323 and 324. Then, after the inspection code is given to the terminal of the payout control microcomputer 371 leading to the inspection mode recognition circuit 321, the address data (the address of the ROM 341) is given to the input / output buffer 324 while the data (the ROM 341 By inputting the data from the address), the game control program stored in the ROM 341 can be read. If the payout control program read from the payout control microcomputer 371 matches the legitimate program, the inspection device 500 can determine that the payout control microcomputer 371 is valid. If not, it can be determined that the gaming machine has an unauthorized microcomputer.
[0130]
Further, the inspection mode recognition circuit 321 can change the verification inspection code in response to a request from the inspection device 500. For example, if the inspection mode recognition circuit 321 has a built-in circuit for recognizing the data of the verification code change request, and the circuit recognizes that the data of the verification code change request is input from the inspection device 500, Then, a new check code for collation output from the check device 500 following the data is stored in the storage means. As described above, the inspection mode recognition circuit 321 compares the inspection code for verification stored in the storage means (EEPROM in this example) different from the area of the ROM for storing the program with the inspection code inputted from outside the gaming machine. When recognizing whether or not the inspection code is a legitimate inspection code by comparing, it is preferable that the verification inspection code can be rewritten from outside the gaming machine. Further, the inspection code may be encrypted. When the check code is encrypted, the check mode recognition circuit 321 includes a circuit for decoding the input check code. Then, the decrypted check code and the check check code are compared.
[0131]
Further, the inspection mode recognition circuit 321 stores the identification information for authentication unique to the payout control microcomputer 371 in a storage unit (for example, an EEPROM), and the inspection mode recognition circuit 321 has a dedicated device different from the inspection device 500 or the inspection device. When the identification information request signal for authentication is input from the collator, the identification information for authentication may be output to the inspection device 500 or the collator. In this case, the inspection device 500 or the verification device compares the authenticated identification information recognized in advance with the authentication identification information output from the payout control microcomputer 371 so that the payout control microcomputer 371 It can be determined whether or not it is a regular one. In this case, the information input / output between the inspection apparatus 500 or the collating machine and the payout control microcomputer 371 may be encrypted, or when the inspection mode recognition circuit 321 inputs the identification information request signal, A result obtained by performing an operation according to an operation expression stored in advance in a storage unit (for example, an EEPROM) may be returned to the information request signal. The authentication identification information or the arithmetic expression stored in the storage means may be configured to be rewritable from outside. That is, the inspection mode recognition circuit 321 may be configured to rewrite the contents of the storage unit when new identification information for authentication or an arithmetic expression is input from the inspection device 500 or the verification device. As described above, when the inspection mode recognition circuit 321 stores the identification information for authentication or the arithmetic expression, it is more difficult to mount the unauthorized microcomputer on the gaming machine, and the security can be further improved.
[0132]
Here, the case where the inspection mode recognition circuit 321 stores the identification information for authentication or the arithmetic expression has been described, but the payout control microcomputer 371 separates the identification information for authentication from the inspection mode recognition circuit 321. Alternatively, an authentication communication circuit that stores an arithmetic expression and outputs authentication identification information or an arithmetic result in response to a request from the inspection device 500 or the collator may be built in.
[0133]
FIG. 24 is a circuit diagram showing a configuration example of an authentication circuit 332 incorporated in the payout control microcomputer 371. For example, the game control microcomputer 56 mounted on the main board 31, which is a different board from the payout control board 37 on which the payout control microcomputer 371 is mounted, sends the payout control board 37 to the payout control board 37 at a predetermined timing. When the authentication circuit 332 is configured to request transmission of the authentication data, the authentication circuit 332 outputs the authentication data # stored in a storage unit (for example, an EEPROM) different from the ROM 341 and the RAM 342 in response to the request. 2 (311) is transmitted to the main board 31.
[0134]
The authentication circuit 332 compares the authentication data from the main board 31 with the authentication data # 2 (312) stored in a storage unit (for example, an EEPROM) different from the ROM 341 and the RAM 342, and they match. If not, an authentication mismatch signal is output to the CPU core 381. If they match, an authentication matching signal is output. Upon receiving the authentication mismatch signal, the CPU core 381 stops payout control. Authentication data # 1 (312), which is the same data as the authentication data held by the authorized game control microcomputer 56, is stored in the storage means in advance. Therefore, when the authentication data from the main board 31 does not match the authentication data # 1 (312), it may be determined that the regular game control microcomputer 56 is not mounted on the main board 31. it can. Therefore, by stopping the payout control when the CPU core 381 receives the authentication mismatch signal, the payout control can be stopped when the unauthorized game control microcomputer 56 is mounted on the main board 31. As a result, it is possible to prevent an improper act such as mounting the improper game control microcomputer 56 in the game machine.
[0135]
Here, the case where the program stored in the ROM built in the game control microcomputer 56 mounted on the main board 31 is authenticated, but the payout control microcomputer 371 is An authentication circuit for authenticating a program stored in a ROM built in a control microcomputer mounted on the board, for example, the effect control board 80, may be incorporated. Also, if the gaming machine has a control board mounted with other effect control means (for example, a light control means for controlling a light emitting element or a sound control means for controlling a sound output means), the control board mounted on the board may be used. An authentication circuit for authenticating a program stored in a ROM built in the microcomputer may be provided. If the ROM storing the program is not built in the microcomputer but an external ROM, an authentication circuit for authenticating the program stored in the external ROM may be built in. .
[0136]
The authentication circuit 332 illustrated in FIG. 24 converts serial data authentication data received from the main board 31 into parallel data and outputs the parallel data to the comparator 313, and also converts authentication data # 2 (311) into serial data. Then, the parallel-serial conversion circuit 312 to be transmitted to the main board 31 is compared with the parallel output of the parallel-serial conversion circuit 312 and the authentication data # 1 (312). And a comparator 313 for transmitting an authentication mismatch signal or an authentication match signal.
[0137]
FIG. 25 is a block diagram illustrating a connection state of a communication line related to authentication communication with the card unit 50. A communication line for performing authentication communication is provided between the payout control board 37 and the card unit 50.
[0138]
In this embodiment, the card unit control microcomputer mounted on the card unit 50 authenticates the payout control microcomputer 371 mounted on the payout control board 37 (a valid payout control microcomputer 371). To determine whether or not there is). Then, the authentication result is transmitted to the host device 100. The communication line between the card unit 50 and the host device 100 may be wired or wireless. The payout control microcomputer 371 authenticates the card unit control microcomputer mounted on the card unit 50.
[0139]
The host device 100 is, for example, a management computer or a card usage count information relay device installed in a game arcade. Further, the card use number information relay device transmits the authentication result for each pachinko gaming machine 1 installed in the amusement store via a public line or the like to the card management device installed in the card management company. Is also good.
[0140]
The trigger of the start of the authentication process in which the card unit 50 authenticates the payout control microcomputer 371 is, for example, a predetermined time after the power supply for supplying power to the card unit 50 is started (after the start of power supply to the gaming machine, the payout control When the microcomputer unit 371 becomes operable), when the card unit 50 detects insertion of an authentication IC card, and when the card unit 50 receives an authentication request signal from an external device 100 such as a management computer. It is. Further, only one or two of these triggers may be used, or more triggers may be prepared.
[0141]
FIG. 26 is a circuit diagram showing a configuration example of an external device authentication circuit 334 incorporated in the payout control microcomputer 371. The external device authentication circuit 334 converts authentication request data (serial data) for requesting authentication from the card unit 50 into parallel data and outputs the parallel data to the arithmetic circuit 318, and converts the arithmetic result of the arithmetic circuit 318 into serial data. It has a parallel-serial converter 317 for converting and transmitting to the card unit 50. An arithmetic expression is set in the arithmetic circuit 318 in advance, performs an arithmetic operation on the authentication request data based on the arithmetic expression, and outputs the arithmetic result to the parallel-serial converter 317.
[0142]
If the received calculation result is valid, the card unit 50 determines that the payout control microcomputer 371 is valid. If the received calculation result is not valid, it is determined that the payout control microcomputer 371 is not proper. In general, it is difficult to analyze the arithmetic expression set in the arithmetic circuit 318 in the authentication circuit 332 built in the payout control microcomputer 371. Therefore, it is difficult to create an unauthorized payout control microcomputer in which the arithmetic expression is incorporated and the contents of the ROM 341 are modified.
[0143]
In the arithmetic circuit 318, the arithmetic expression is stored in, for example, an EEPROM. Therefore, the arithmetic expression can be changed by receiving a new arithmetic expression from the card unit 50 and updating the contents of the EEPROM. For example, by periodically changing the arithmetic expression, it is possible to make it more difficult to mount an illegal payout control microcomputer on a gaming machine and perform an illegal act.
[0144]
Further, the card unit authentication circuit 319 outputs a request signal for requesting authentication data to the card unit 50, for example, when the power of the gaming machine is turned on. The request signal is transmitted to the card unit 50 via the parallel-serial converter 317. Upon receiving the request signal, the card unit 50 transmits authentication data stored in advance to the gaming machine. In the gaming machine, in the payout control microcomputer 371 on the payout control board 37, the external device authentication circuit 334 receives the authentication data. The card unit authentication circuit 319 in the external device authentication circuit 334 inputs authentication data from the card unit 50 via the parallel-serial converter 317, and converts the authentication data and the previously stored authentication data. Compare. If they do not match, it is determined that the microcomputer for controlling the card unit mounted on the card unit 50 is an unauthorized microcomputer, and the CPU core 381 is notified of that fact. The CPU core 381 stops payout control, for example, in response to the notification.
[0145]
FIG. 27 is a block diagram illustrating another example of a connection state of a communication line related to authentication communication. A communication line for performing authentication communication is provided between the payout control board 37 and the card unit 50. In the example shown in FIG. 27, the card unit control microcomputer mounted on the card unit 50 performs authentication processing of the payout control microcomputer 371 mounted on the payout control board 37, and also controls the payout control microcomputer. By transmitting / receiving data via the relay 371, the authentication processing of the game control microcomputer 56 mounted on the main board 31 is performed. Then, the authentication result is transmitted to the host device 100.
[0146]
Note that the payout control microcomputer 371 mounted on the payout control board 37 that has been authenticated by the card unit 50 performs an authentication process of the game control microcomputer 56 mounted on the main board 31 and performs the authentication. The result may be transmitted to the card unit 50. 27, a communication line for authentication is provided between the main board 31 and the card unit 50, and a microcomputer for controlling the card unit is mounted on the main board 31. The authentication process for the computer 56 may be performed directly.
[0147]
FIG. 28 is a circuit diagram showing a configuration example of the touch sensor circuit 333 which is built in the payout control microcomputer 371 and determines whether or not the player is operating the gaming machine. The touch sensor circuit 333 introduces the output of the touch sensor and the single shot switch provided on the hit ball handle 5. The output of the touch sensor is input to a sampling circuit 351 that performs sampling with a clock signal from the oscillation circuit 383. When the firing permission signal indicates the permission state, the output of the sampling circuit 351 indicates the on state of the touch sensor, and the output of the single firing switch indicates the off state, the AND circuit 352 outputs the firing control signal. To the active state.
[0148]
When the firing control signal is in the active state, the operation state of the motor drive circuit provided on the payout control board 37 or the firing control board 91 becomes the enabled state. Note that the firing permission signal is output, for example, when the CPU core 381 is performing the payout control and the ball out switch 187 and the full tank switch 48 (see FIG. 10) are in the off state. . As described above, in this embodiment, since the touch sensor circuit 333 is built in the payout control microcomputer 371, there is no need to install a touch sensor circuit outside the payout control microcomputer 371.
[0149]
The configurations of the reset circuit 382, the oscillation circuit 383, the voltage monitoring circuit 384, and the communication circuit 331 included in the payout control microcomputer 371 are the same as those included in the game control microcomputer 56 ( 13, 15, 15, 16 and 17).
[0150]
The communication circuit 335 (see FIG. 23) built in the payout control microcomputer 371 transmits the PRDY signal and the EXS signal from the CPU core 381 to the card unit 50, and also transmits the VL signal, BRDY from the card unit 50. This is a circuit that receives signals and BRQ signals and outputs them to the CPU core 381. A driver circuit (amplifier circuit) for outputting signals to the card unit 50 and a receiver circuit for amplifying signals from the card unit 50 are built in. I do. Further, the communication circuit 335 may further perform timing control. The timing control is, for example, a control in which, when a BRDY signal is output from the card unit 50, a BRQ signal is output to the card unit 50 independently without the intervention of the CPU core 381. As described above, in this embodiment, since the communication circuit 335 for communicating with the card unit 50 is built in the payout control microcomputer 371, the communication circuit is provided outside the payout control microcomputer 371. No need.
[0151]
The configuration of the reset circuit 562 built in the game control microcomputer 56 and the reset circuit 382 built in the payout control microcomputer 371 may be configured as shown in FIG. FIG. 29 illustrates the configuration of a reset circuit 562A incorporated in the game control microcomputer 56. The reset circuit 562A has a delay circuit 595 for introducing a reset signal from outside the microcomputer and delaying the reset signal. The delay amount of the delay circuit 595 is configured to be set by the CPU core 561, for example. Further, the CPU core 561 receives, for example, a delay amount from an inspection device.
[0152]
According to such a configuration, when power is supplied to the gaming machine or the like, the time from when a reset signal is input from the outside of the game control microcomputer 56 to when the CPU core 561 starts up can be arbitrarily set. . Then, it becomes difficult to detect the timing at which the CPU core 561 rises outside the game control microcomputer 56. As a misconduct, the game control microcomputer 56 is illegally reset and the CPU core 561 is started up, and a predetermined time is elapsed after the CPU core 561 is started (timing at which the big hit judgment random number coincides with the big hit judgment value). Although there is an act that causes such an illegal act, such an illegal act can be effectively prevented by making it difficult to detect the timing at which the CPU core 561 starts up. Note that the delay amount is not input by the inspection device, and for example, the game control microcomputer 56 may autonomously change the random amount at random timing.
[0153]
FIG. 30 is a flowchart showing a main process executed by the payout control microcomputer 371. When the power is turned on to the gaming machine and the input level of the reset terminal becomes high level, the payout control microcomputer 371 starts the main processing after step S701. In the main process, the payout control microcomputer 371 first sets the internal state to interrupt inhibition (step S701), and executes the security check program (step S701A). That is, the security check circuit 330 shown in FIG. 23 is operated. If the check result by the security check program is bad (the payout control program is not a regular one), the CPU core 381 does not perform the subsequent processing.
[0154]
Here, it is assumed that the game control microcomputer is configured to transmit the authentication data when the power of the game machine is turned on. Therefore, when the power of the gaming machine is turned on, the authentication circuit 332 shown in FIG. 24 outputs an authentication match signal or an authentication mismatch signal. When the authentication coincidence signal is not input, the payout control microcomputer 371 does not perform the subsequent processing (step S701B).
[0155]
Note that, in step S701B, if the authentication coincidence signal is input, the subsequent processing may not be performed. In this embodiment, the authentication process is executed with the game control microcomputer when the power is turned on. However, the authentication process may be executed even after the payout control process is started.
[0156]
When the processing in steps S1A and S1B is completed normally, the payout control microcomputer 371 first performs necessary initial settings. That is, the payout control microcomputer 371 first sets interrupt prohibition (step S701). Next, as in the case of the game control microcomputer 56, the interrupt mode is set to the interrupt mode 2 (step S702), and the start address of the stack area is set to the stack pointer (step S703). Also, the payout control microcomputer 371 initializes a built-in device register (step S704), and CTC (corresponding to the timer circuit 386 in FIG. 23) and PIO (corresponding to the I / O ports 372 to 37n in FIG. 23). Is initialized (step S705), and then the RAM is set to an accessible state (step S706).
[0157]
In this embodiment, one channel of the built-in CTC is used in the timer mode. Therefore, in the setting processing of the internal device register in step S704 and the processing in step S705, the register setting for setting the channel to be used to the timer mode, the register setting for permitting the interrupt generation, and the setting of the interrupt vector are set. Is set. Then, the interruption by the channel is used as a timer interruption. When a timer interrupt is to be generated every 2 ms, for example, a value corresponding to 2 ms is set in a predetermined register (time constant register) as an initial value.
[0158]
Next, the payout control microcomputer 371 checks the state of the output signal of the clear switch 921 input via the input port only once (step S707). If on is detected in the confirmation, the payout control microcomputer 371 executes a normal initialization process (steps S711 to S714). When the clear switch 921 is on (when pressed), a low-level clear switch signal is output. In the input port 372, the ON state of the clear switch signal is at a high level. In addition, for example, the game clerk can easily execute the initialization process by starting power supply to the game machine (for example, turning on the power switch 914) while turning on the clear switch 921. That is, the RAM can be cleared.
[0159]
Note that, similarly to the game control microcomputer 56 of the main board 31, the payout control microcomputer 371, when performing the ON determination of the switch detection signal, for example, activates the ON state at least every 2 ms (every 2 ms). (If the detection signal is turned on immediately before the detection in the first processing of the first processing), the switch is not considered to be turned on unless it is continued. However, in the case where the clear switch 921 is detected to be on, the on / off is determined by one on determination. Is determined.
[0160]
If the clear switch 921 is not on, the payout control microcomputer 371 checks whether backup data exists in the payout control backup RAM area (step S708). For example, similarly to the processing of the CPU 56 of the main board 31, it is confirmed whether or not backup data exists by checking whether or not a backup flag set when power supply to the gaming machine is stopped is set. If the backup flag is set, it is determined that there is backup data.
[0161]
After confirming that there is a backup, the payout control microcomputer 371 checks the data in the backup RAM area (parity check in this example). When the power supply is restored after the power supply is stopped due to an unexpected power failure or the like, the data in the backup RAM area should have been saved, and the check result becomes normal. If the check result is not normal, since the internal state cannot be returned to the state at the time of stopping the power supply, the initialization processing executed at the time of turning on the power, not at the time of recovery from a shortage of power failure or the like, is executed.
[0162]
If the check result is normal (step S709), the payout control microcomputer 371 performs a payout state restoring process for returning the internal state to the state at the time of stopping the power supply (step S710). Then, the process returns to the address indicated by the PC (program counter) stored in the backup RAM area.
[0163]
In the initialization process, the payout control microcomputer 371 first performs a RAM clear process (step S711). Then, the register of the CTC provided in the payout control microcomputer 371 is set so that the timer interrupt is periodically performed every 2 ms (step S712). That is, a value corresponding to 2 ms is set in a predetermined register (time constant register) as an initial value. Since the interrupt is prohibited in step S701 of the initial setting process, the interrupt is permitted before the initialization process is completed (step S714).
[0164]
In this embodiment, the built-in CTC of the payout control microcomputer 371 is set to repeatedly generate a timer interrupt. In this embodiment, the repetition period is set to 2 ms. When a timer interrupt occurs, a timer interrupt flag indicating that a timer interrupt has occurred is set. Then, in the main processing, upon detecting that the timer interrupt flag has been set (step S715), the payout control microcomputer 371 resets the timer interrupt flag (step S751) and executes the payout control processing (step S751). To S761).
[0165]
In the payout control processing, the payout control microcomputer 371 first determines whether or not a switch such as the payout count switch 301 input to the input port is turned on (switch processing: step S752).
[0166]
Next, the payout control microcomputer 371 sets the payout prohibition state when the full tank switch 48 and the out-of-ball switch 187 are on, and sets the prohibition state when the full tank switch 48 and the out-of-ball switch 187 are off. Release (payout prohibition state setting processing: step S753). Further, the payout control command received from the main board 31 is analyzed, and a process corresponding to the analysis result is executed (command analysis execution process: step S754). Further, a prepaid card unit control process is performed (step S755). Next, the payout control microcomputer 371 performs control to pay out the lent ball in response to the ball lending request (step S756).
[0167]
Further, the payout control microcomputer 371 performs a prize ball control process of paying out a prize ball (step S757). That is, a drive signal is output to the payout motor 289 in the payout mechanism portion of the ball payout device 97 via the output port and the relay board 72, and payout motor control processing for rotating the payout motor 289 by a predetermined number of rotations is performed ( Step S758).
[0168]
Next, processing such as outputting a ball lending number signal output to the outside of the gaming machine is performed (output processing: step S760). Further, a command receiving process for receiving a payout control command from the main board 31 is performed (step S761). Then, the process returns to step S715.
[0169]
The payout control microcomputer 371 executes control, for example, as described above. The processing shown in FIG. 30 is a payout control program executed by the payout control microcomputer 371 (a program stored in the ROM 341). ).
[0170]
As described above, the game control microcomputer 56 includes the security check circuit 550 for determining whether the program stored in the built-in ROM is a legitimate program, and the stored check code for verification. Mode in which address data on the address bus and data on the data bus are set to a state where they can be output to the outside when the test code is recognized as a legitimate code by comparing the test code with the test code from the test apparatus 500. Since the recognition circuit 501 and the input / output buffer control circuit 502 are incorporated, it is difficult to incorporate an unauthorized program, and it is difficult to externally analyze a program in a built-in ROM. Make it difficult.
[0171]
Further, in addition to the CPU core 561, the ROM 541, and the RAM 542, the game control microcomputer 56 includes a reset circuit 562, an oscillation circuit 563, a voltage monitoring circuit 564, a random number generation circuit 569, a communication circuit 591, an authentication circuit 592, and an address decode. A circuit 568, I / O ports 571 to 57n, and test signal output circuits 581 to 58n are also incorporated. By configuring the game control microcomputer 56 in this manner, the number of components mounted on the main board 31 can be reduced to reduce the area of the main board 31, and the structure of the game control microcomputer 56 is complicated. This increases the manufacturing cost and makes it difficult to create counterfeit microcomputers.
[0172]
In the above embodiment, the reset circuit 562, the oscillation circuit 563, the voltage monitoring circuit 564, the random number generation circuit 569, the communication circuit 591, the authentication circuit 592, the address decoding circuit 568, the I / O Although the ports 571 to 57n and the test signal output circuits 581 to 58n are built in, only a part of them may be built in with the CPU core 561, the ROM 541, and the RAM 542. Even in such a case, the complexity of the structure of the game control microcomputer 56 increases the manufacturing cost, making it difficult to create a counterfeit microcomputer.
[0173]
Further, the payout control microcomputer 371 is configured to determine whether the program stored in the built-in ROM is a legitimate program or not, And a check mode recognition circuit 321 for setting address data on the address bus and data on the data bus to a state capable of being output to the outside when the check code is recognized as a legitimate code by comparing the check code with the check code. The built-in output buffer control circuit 322 makes it difficult to incorporate a malicious program and makes it difficult to externally analyze a program in a built-in ROM, thereby making it difficult to create a forged microcomputer.
[0174]
Further, in addition to the CPU core 381, the ROM 341 and the RAM 342, the payout control microcomputer 37 includes a reset circuit 382, an oscillation circuit 383, a voltage monitoring circuit 384, a communication circuit 331, an authentication circuit 332, a touch sensor circuit 333, and an external device. An authentication circuit 334, a communication circuit 335, an address decode circuit 388, I / O ports 372 to 37n, and test signal output circuits 391 to 39n are also incorporated. By configuring the dispensing control microcomputer 371 in this manner, the area of the dispensing control board 37 can be reduced, and the structure of the dispensing control microcomputer 371 becomes complicated, thereby increasing the manufacturing cost. As hard to create counterfeit microcomputers.
[0175]
In the above-described embodiment, the payout control microcomputer 371 includes the reset circuit 382, the oscillation circuit 383, the voltage monitoring circuit 384, the communication circuit 331, the authentication circuit 332, the touch sensor circuit 333, the external device authentication circuit 334, and the communication circuit. 335, the address decode circuit 388, the I / O ports 372 to 37n, and the test signal output circuits 391 to 39n, but only a part of them is incorporated together with the CPU core 381, the ROM 341 and the RAM 342. May be configured. Even in this case, since the structure of the payout control microcomputer 371 becomes complicated, the manufacturing cost increases, and it is difficult to create a counterfeit microcomputer.
[0176]
For example, FIG. 31 includes a security check circuit 550, an inspection mode recognition circuit 501, an input / output buffer control circuit 502, and input / output buffers 503 and 504, together with basic components such as a CPU core 561, a ROM 541, and a RAM 542. Further, it is a block diagram showing a configuration of a game control microcomputer 56 in which a random number generation circuit 569 is incorporated. Even in such a configuration, it is possible to make it difficult to create a forged microcomputer by making it difficult to externally analyze the program of the built-in ROM, and the structure of the game control microcomputer 56 becomes complicated. This increases the manufacturing cost and makes it difficult to create a counterfeit microcomputer.
[0177]
Further, in the above embodiment, the pachinko gaming machine has been described as an example of the gaming machine, but the present invention can be applied to other gaming machines such as a slot machine.
[0178]
【The invention's effect】
As described above, according to the first aspect of the present invention, the control one-chip microcomputer mounted on the gaming machine determines whether at least the program stored in the built-in ROM is a legitimate program. Checking means for determining and setting the address data on the address bus and the data on the data bus to a state capable of being output to the outside when the check code inputted from outside the gaming machine is recognized as a proper check code. The data output permission means and the random number generation circuit that generates a random number used during the execution of control by the control one-chip microcomputer are configured so that the built-in program can be executed unless the inspection code is known. It is difficult to read the information, which makes it difficult to create an unauthorized microcomputer. Furthermore, even if the built-in program is read out, the fraudster needs to create a microcomputer incorporating an additional circuit called a random number generation circuit, which makes it difficult to create an unauthorized microcomputer. .
[0179]
According to the second aspect of the present invention, since the control one-chip microcomputer has a configuration in which the storage means for storing the identification information unique to the gaming machine which can be read from the outside is incorporated separately from the ROM for storing the program, Even if the microcomputer is mounted on the gaming machine, it can be easily found out.
[0180]
According to the third aspect of the present invention, the control one-chip microcomputer has a built-in test signal output circuit for outputting a test signal capable of identifying a control state of an electric component provided in the game machine to the outside of the game machine. Because of the configuration, a fraudster needs to create a microcomputer in which an additional circuit called a test signal output circuit is incorporated, which makes it more difficult to create an unauthorized microcomputer.
[0181]
According to the invention described in claim 4, the control one-chip microcomputer executes the program stored in the ROM of the control microcomputer mounted on a board different from the board on which the control one-chip microcomputer is mounted. Since the configuration is such that the authentication circuit for authenticating the authenticity is built in, it is possible to easily find that the unauthorized microcomputer is mounted in the entire gaming machine.
[0182]
According to the fifth aspect of the present invention, the control one-chip microcomputer is a program stored in the ROM of the control microcomputer mounted on an external device provided outside the game machine and communicable with the game machine. Since it has a built-in external device authentication circuit for authenticating whether or not it is a device, it is easy to discover that an unauthorized microcomputer has been mounted on the entire game machine and external devices. Can be.
[0183]
In the invention according to claim 6, the data output permitting means compares the check code for verification stored in an area different from the area of the ROM for storing the program with the check code inputted from outside the gaming machine. It recognizes whether the inspection code is a legitimate inspection code or not, and the verification inspection code is configured to be rewritable from the outside of the gaming machine. Therefore, an inspection code for reading a built-in program is known. It is possible to more effectively prevent fraudulent acts.
[Brief description of the drawings]
FIG. 1 is a front view of a pachinko gaming machine viewed from the front.
FIG. 2 is a front view showing a front surface of the game board.
FIG. 3 is a rear view of the gaming machine as viewed from the back.
FIG. 4 is a simplified front view showing a game control board box.
FIG. 5 is a cross-sectional view of the game control board box.
FIG. 6 is a front view showing a game control microcomputer.
FIG. 7 is a sectional view of a game control microcomputer.
FIG. 8 is a front view showing the ID reading / writing device.
FIG. 9 is a block diagram showing a circuit configuration example of a game control board (main board).
FIG. 10 is a block diagram illustrating a circuit configuration example of a payout control board.
FIG. 11 is a block diagram illustrating a circuit configuration example of a power supply board.
FIG. 12 is a block diagram showing an internal configuration of a game control microcomputer.
FIG. 13 is a block diagram illustrating a configuration example of a reset circuit.
FIG. 14 is a block diagram illustrating a configuration example of a random number generation circuit.
FIG. 15 is a block diagram illustrating a configuration example of an oscillation circuit.
FIG. 16 is a block diagram illustrating a configuration example of a voltage monitoring circuit.
FIG. 17 is a block diagram illustrating a configuration example of a communication circuit.
FIG. 18 is a block diagram illustrating a configuration example of an authentication circuit.
FIG. 19 is a flowchart showing a main process executed by the game control microcomputer.
FIG. 20 is a flowchart showing a 2 ms timer interrupt process.
FIG. 21 is an explanatory diagram illustrating an example of authentication data and a control command.
FIG. 22 is an explanatory diagram illustrating an example of a test signal.
FIG. 23 is a block diagram showing an internal configuration of a payout control microcomputer.
FIG. 24 is a block diagram illustrating a configuration example of an authentication circuit.
FIG. 25 is a block diagram illustrating a connection state of a communication line related to authentication communication with a card unit.
FIG. 26 is a block diagram illustrating a configuration example of an external device authentication circuit.
FIG. 27 is a block diagram showing another example of a connection state of a communication line related to authentication communication with a card unit.
FIG. 28 is a block diagram illustrating a configuration example of a touch sensor circuit.
FIG. 29 is a block diagram showing another configuration example of the reset circuit.
FIG. 30 is a flowchart showing a main process executed by a payout control microcomputer.
FIG. 31 is a block diagram showing an internal configuration of a game control microcomputer incorporating a random number generation circuit.
[Explanation of symbols]
31 Main board (game control board)
37 Dispensing control board
50 Card Unit
56 Game Control Microcomputer
321 Inspection mode recognition circuit
322 I / O buffer control circuit
323,324 I / O buffer
330 Security Check Circuit
331 Communication Circuit
332 authentication circuit
333 touch sensor circuit
334 External device authentication circuit
335 communication circuit
341 ROM
342 RAM
371 Dispensing control microcomputer
372-37n I / O port
381 CPU core
382 Reset circuit
383 oscillator circuit
384 Voltage monitoring circuit
388 address decode circuit
391-39n test signal output circuit
441 ID transmitter (IC tag)
501 Inspection mode recognition circuit
502 I / O buffer control circuit
503,504 I / O buffer
541 ROM
542 RAM
550 Security Check Circuit
561 CPU core
562 reset circuit
563 oscillation circuit
564 voltage monitoring circuit
568 address decode circuit
569 random number generator
571-57n I / O port
581-58n test signal output circuit
591 Communication circuit
592 authentication circuit

Claims (6)

内蔵するＲＯＭに格納されているプログラムにもとづいて遊技機の動作に関わる制御を実行するとともに、遊技機外部から入力される検査コードを認識可能な制御用ワンチップマイクロコンピュータを含む遊技機であって、
前記制御用ワンチップマイクロコンピュータは、少なくとも、
内蔵するＲＯＭに格納されているプログラムが正規のプログラムであるか否かを判定するチェック手段と、
遊技機の外部から入力される検査コードが正規の検査コードであると認識したときにアドレスバス上のアドレスデータおよびデータバス上のデータを外部に出力可能な状態に設定するデータ出力許可手段と、
当該制御用ワンチップマイクロコンピュータによる制御実行中に使用される乱数を生成する乱数発生回路とを内蔵した
ことを特徴とする遊技機。A gaming machine including a control one-chip microcomputer capable of executing control relating to the operation of the gaming machine based on a program stored in a built-in ROM and recognizing an inspection code inputted from outside the gaming machine. ,
The control one-chip microcomputer, at least,
Checking means for determining whether a program stored in a built-in ROM is a legitimate program,
Data output permitting means for setting address data on the address bus and data on the data bus to a state capable of being output to the outside when the inspection code inputted from the outside of the gaming machine is recognized as a regular inspection code;
A gaming machine characterized by incorporating a random number generation circuit for generating a random number used during execution of control by the control one-chip microcomputer. 制御用ワンチップマイクロコンピュータは、外部から読み取り可能な遊技機固有の識別情報を記憶する記憶手段を、プログラムを格納するＲＯＭとは別に内蔵した
請求項１記載の遊技機。2. The gaming machine according to claim 1, wherein the control one-chip microcomputer includes a storage unit for storing externally readable identification information unique to the gaming machine, separately from a ROM for storing a program. 制御用ワンチップマイクロコンピュータは、遊技機に設けられている電気部品の制御状態を識別可能な試験信号を遊技機外部に出力するための試験信号出力回路を内蔵した
請求項１または請求項２記載の遊技機。3. The control one-chip microcomputer according to claim 1, further comprising a test signal output circuit for outputting a test signal capable of identifying a control state of an electric component provided in the gaming machine to the outside of the gaming machine. Gaming machine. 制御用ワンチップマイクロコンピュータは、制御用ワンチップマイクロコンピュータが搭載されている基板とは異なる基板に搭載されている制御用マイクロコンピュータのＲＯＭに格納されているプログラムが正規のものであるか否かを認証するための認証回路を内蔵した
請求項１から請求項３のうちのいずれかに記載の遊技機。The control one-chip microcomputer determines whether the program stored in the ROM of the control microcomputer mounted on a board different from the board on which the control one-chip microcomputer is mounted is an authorized program. The gaming machine according to any one of claims 1 to 3, further comprising an authentication circuit for authenticating the game. 制御用ワンチップマイクロコンピュータは、遊技機の外部に設けられ遊技機と通信可能な外部機器に搭載されている制御用マイクロコンピュータのＲＯＭに格納されているプログラムが正規のものであるか否かを認証するための外部機器認証回路を内蔵した
請求項１から請求項４のうちのいずれかに記載の遊技機。The control one-chip microcomputer determines whether or not the program stored in the ROM of the control microcomputer mounted on an external device that is provided outside the gaming machine and can communicate with the gaming machine is an authorized program. The gaming machine according to any one of claims 1 to 4, further comprising an external device authentication circuit for performing authentication. データ出力許可手段は、プログラムを格納するＲＯＭの領域とは異なる領域に保持している照合用検査コードと遊技機の外部から入力された検査コードとを比較することによって該検査コードが正規の検査コードであるか否かを認識し、
前記照合用検査コードは、遊技機の外部から書き換え可能である
請求項１から請求項５のうちのいずれかに記載の遊技機。The data output permission unit compares the check code stored in an area different from the area of the ROM for storing the program with the check code input from outside the gaming machine, so that the check code is valid. Recognize whether it is a code,
The gaming machine according to any one of claims 1 to 5, wherein the check code for collation is rewritable from outside the gaming machine.
JP2002185367A 2002-06-25 2002-06-25 Game machine Pending JP2004024546A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002185367A JP2004024546A (en) 2002-06-25 2002-06-25 Game machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002185367A JP2004024546A (en) 2002-06-25 2002-06-25 Game machine

Publications (1)

Publication Number Publication Date
JP2004024546A true JP2004024546A (en) 2004-01-29

Family

ID=31181014

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002185367A Pending JP2004024546A (en) 2002-06-25 2002-06-25 Game machine

Country Status (1)

Country Link
JP (1) JP2004024546A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008086623A (en) * 2006-10-04 2008-04-17 Takao:Kk Circuit board case
JP2012029713A (en) * 2010-07-28 2012-02-16 Kyoraku Sangyo Kk Game machine
JP2012029712A (en) * 2010-07-28 2012-02-16 Kyoraku Sangyo Kk Game machine
JP2012029714A (en) * 2010-07-28 2012-02-16 Kyoraku Sangyo Kk Game machine
JP2013158580A (en) * 2012-02-08 2013-08-19 Sophia Co Ltd Game machine
JP2013158582A (en) * 2012-02-08 2013-08-19 Sophia Co Ltd Game machine
JP2013158581A (en) * 2012-02-08 2013-08-19 Sophia Co Ltd Game machine
JP2021074111A (en) * 2019-11-07 2021-05-20 株式会社ユニバーサルエンターテインメント Game machine
JP2021074110A (en) * 2019-11-07 2021-05-20 株式会社ユニバーサルエンターテインメント Game machine
JP2021074112A (en) * 2019-11-07 2021-05-20 株式会社ユニバーサルエンターテインメント Game machine

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06142307A (en) * 1992-11-09 1994-05-24 Sankyo Kk Game machine with variable display
JPH1040099A (en) * 1996-07-26 1998-02-13 L Ii Tec:Kk Security chip having communication function
JPH1043409A (en) * 1996-08-05 1998-02-17 Sophia Co Ltd Monitoring device
JPH1091426A (en) * 1996-09-11 1998-04-10 L Ii Tec:Kk Security chip provided with game machine program decription prevention function
JPH10179894A (en) * 1996-12-19 1998-07-07 Sankyo Kk Device for game
JPH1128285A (en) * 1997-07-11 1999-02-02 Sankyo Kk Game control device, monitoring device and game device
JPH11151357A (en) * 1997-11-25 1999-06-08 Sophia Co Ltd Game machine
JPH11300010A (en) * 1998-04-24 1999-11-02 Sankyo Kk Game machine
JPH11316809A (en) * 1998-04-30 1999-11-16 Omron Corp Semiconductor device
JP2000070531A (en) * 1991-04-22 2000-03-07 Le Tec:Kk Microprocessor for game machine
JP2000317065A (en) * 1999-05-06 2000-11-21 Aiwa Raito:Kk Prize generator in pachinko machine
JP2001190766A (en) * 2000-01-06 2001-07-17 Sankyo Kk Game machine
JP2001276396A (en) * 2000-03-28 2001-10-09 Sankyo Kk Game machine
JP2001353350A (en) * 2001-04-27 2001-12-25 Sankyo Kk Recording medium for game
JP2002078914A (en) * 2000-09-06 2002-03-19 Sansei R & D:Kk Pachinko machine

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000070531A (en) * 1991-04-22 2000-03-07 Le Tec:Kk Microprocessor for game machine
JPH06142307A (en) * 1992-11-09 1994-05-24 Sankyo Kk Game machine with variable display
JPH1040099A (en) * 1996-07-26 1998-02-13 L Ii Tec:Kk Security chip having communication function
JPH1043409A (en) * 1996-08-05 1998-02-17 Sophia Co Ltd Monitoring device
JPH1091426A (en) * 1996-09-11 1998-04-10 L Ii Tec:Kk Security chip provided with game machine program decription prevention function
JPH10179894A (en) * 1996-12-19 1998-07-07 Sankyo Kk Device for game
JPH1128285A (en) * 1997-07-11 1999-02-02 Sankyo Kk Game control device, monitoring device and game device
JPH11151357A (en) * 1997-11-25 1999-06-08 Sophia Co Ltd Game machine
JPH11300010A (en) * 1998-04-24 1999-11-02 Sankyo Kk Game machine
JPH11316809A (en) * 1998-04-30 1999-11-16 Omron Corp Semiconductor device
JP2000317065A (en) * 1999-05-06 2000-11-21 Aiwa Raito:Kk Prize generator in pachinko machine
JP2001190766A (en) * 2000-01-06 2001-07-17 Sankyo Kk Game machine
JP2001276396A (en) * 2000-03-28 2001-10-09 Sankyo Kk Game machine
JP2002078914A (en) * 2000-09-06 2002-03-19 Sansei R & D:Kk Pachinko machine
JP2001353350A (en) * 2001-04-27 2001-12-25 Sankyo Kk Recording medium for game

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008086623A (en) * 2006-10-04 2008-04-17 Takao:Kk Circuit board case
JP2012029713A (en) * 2010-07-28 2012-02-16 Kyoraku Sangyo Kk Game machine
JP2012029712A (en) * 2010-07-28 2012-02-16 Kyoraku Sangyo Kk Game machine
JP2012029714A (en) * 2010-07-28 2012-02-16 Kyoraku Sangyo Kk Game machine
JP2013158580A (en) * 2012-02-08 2013-08-19 Sophia Co Ltd Game machine
JP2013158582A (en) * 2012-02-08 2013-08-19 Sophia Co Ltd Game machine
JP2013158581A (en) * 2012-02-08 2013-08-19 Sophia Co Ltd Game machine
JP2021074111A (en) * 2019-11-07 2021-05-20 株式会社ユニバーサルエンターテインメント Game machine
JP2021074110A (en) * 2019-11-07 2021-05-20 株式会社ユニバーサルエンターテインメント Game machine
JP2021074112A (en) * 2019-11-07 2021-05-20 株式会社ユニバーサルエンターテインメント Game machine

Similar Documents

Publication Publication Date Title
JP2004024449A (en) Game machine
JP2004033639A (en) Game machine
JP2016221046A (en) Reel type game machine
JP2004024450A (en) Game machine
JP2016221050A (en) Reel type game machine
JP2004024546A (en) Game machine
JP4233821B2 (en) Game system
JP2004024588A (en) Game machine
JP4278928B2 (en) Game machine
JP2004024545A (en) Game machine
JP2004024547A (en) Game machine
JP2004024586A (en) Game machine
JP2004024585A (en) Game machine
JP2004024587A (en) Game machine
JP2004024589A (en) Recording medium processor
JP5228100B2 (en) Authentication method for gaming machines and electronic devices
JP2016221047A (en) Reel type game machine
JP5228101B2 (en) Authentication method for gaming machines and electronic devices
JP5194091B2 (en) Game machine
JP2004024540A (en) Recording medium processor
JP5412500B2 (en) Game machine
JP5202695B2 (en) Authentication method for gaming machines and electronic devices
JP4526673B2 (en) Game machine
JP5412496B2 (en) Game machine
JP4588184B2 (en) Game machine

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050523

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051202

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20060124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090210

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090707