JP2004021232A - Method of manufacturing electro-optical device, electro-optical device, and electronic apparatus - Google Patents

Method of manufacturing electro-optical device, electro-optical device, and electronic apparatus Download PDF

Info

Publication number
JP2004021232A
JP2004021232A JP2002180405A JP2002180405A JP2004021232A JP 2004021232 A JP2004021232 A JP 2004021232A JP 2002180405 A JP2002180405 A JP 2002180405A JP 2002180405 A JP2002180405 A JP 2002180405A JP 2004021232 A JP2004021232 A JP 2004021232A
Authority
JP
Japan
Prior art keywords
electro
film
optical device
insulating film
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002180405A
Other languages
Japanese (ja)
Inventor
Hisaki Kurashina
倉科　久樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002180405A priority Critical patent/JP2004021232A/en
Publication of JP2004021232A publication Critical patent/JP2004021232A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To improve a petterning precision when patterning an electrode for display like a pixel electrode in an electro-optical device. <P>SOLUTION: The electro-optical device is provided with insularly patterned pixel electrodes (9a) on a TFT array substrate (10). A method of manufacturing the electro-optical device is provided with a first step of forming an inter-layer insulating film (43) so as to have projecting patterns in gap areas other than areas where pixel electrodes are formed on the substrate, a second step of forming a conductive film to be formed into pixel electrodes, on the inter-layer insulating film, and a third step of removing parts formed on the projecting patterns, of the conductive film to expose the projecting patterns to the gap areas by grinding the surface of the conductive film by CMP processing. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、液晶装置、ＥＬ（Ｅｌｅｃｔｒｏ　Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置、電気泳動装置等の電気光学装置を製造する製造方法の技術分野に属し、特に画素電極などの所定平面パターンを有する表示用電極を基板上に備えた液晶装置等の電気光学装置を製造する製造方法及び該電気光学装置、並びにそのような電気光学装置を具備してなる投射型表示装置等の電子機器の技術分野に属する。
【０００２】
【背景技術】
一般にこの種の電気光学装置では、例えば、ＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）膜等からなり画素毎に島状に平面配列される透明な画素電極、列方向或いは行方向に配列される透明なストライプ状電極、セグメント毎に設けられる透明なセグメント電極などの、所定平面パターンを有する表示用電極を基板上に備える。また、このような表示用電極が形成された基板に対向する対向基板上にも、その一面に或いはストライプ状等の表示用電極を備えたりする。更に、このような表示用電極は、Ａｌ（アルミニウム）膜等からなる不透明或いは半透明の画素電極から形成される場合もある。
【０００３】
そして、この種の電気光学装置の製造方法では、基板上に先ず、薄膜トランジスタ（以下適宜、“ＴＦＴ”と称す）、薄膜ダイオード（以下適宜、“ＴＦＤ”と称す）等の各種スイッチング素子を作り込んだり、蓄積容量等の電子素子、これらに接続された各種配線、遮光膜等を作り込む。続いて、このようなスイッチング素子や配線上に、層間絶縁膜を形成する。更に、この層間絶縁膜上の一面に、例えばＩＴＯ膜をスパッタリングや蒸着によって形成する。その後、この一面に形成されたＩＴＯ膜を、ウエットエッチング又はドライエッチングを利用してパターニングすることによって、所定平面パターンの表示用電極を形成している。
【０００４】
【発明が解決しようとする課題】
しかしながら、前述した製造方法によれば、例えばリン酸等を含むエッチング液などによるウエットエッチングの場合、例えば投射型表示装置のライトバルブ用の液晶装置など小型の電気光学装置に要求されるパターン精度を出すことは基本的に困難である。更にウエットエッチングの場合、エッチング液が、表示用電極の下地をなす層間絶縁膜に染み込んで、層間絶縁膜下にあり例えばＡｌ（アルミニウム）膜から形成されたデータ線等の配線を侵蝕してしまう。即ち、例えば酸化シリコン膜からなる層間絶縁膜中に存在するピンホール、マイクロクラック等を介して、エッチング液が浸入して、配線を構成する導電膜部分が部分的に除去されてしまったりする。加えて、ＩＴＯ膜等の緻密さを、エッチング可能な程度にまで落とす必要もある。従って、特に表示画像の高精細化という一般的要請に沿うべく画素ピッチを小さくすると、このようなウエットエッチングを用いたパターニングでは技術的に対応困難であるという問題点がある。
【０００５】
他方、前述した製造方法によれば、ドライエッチングの場合、層間絶縁膜上に形成された表示用電極を構成するＩＴＯ膜等を、効率良く蒸気化して除去すること自体が困難である。例えば、ＩＴＯ等を含むエッチング生成物の蒸気圧が低いため、十分に気体にならずに、エッチング用チャンバ内にパーティクルとして付着してしまう。この結果、歩留まり低下を招く。即ち、このような歩留まり低下を起こさないようにドライエッチングで表示用電極を効率良くパターニングするのは技術的に困難である。
【０００６】
本発明は上述した問題点に鑑みなされたものであり、高いパターニング精度を持って効率良く表示用電極を形成することが可能な電気光学装置の製造方法及び該電気光学装置、並びに該電気光学装置を具備してなる電子機器を提供することを課題とする。
【０００７】
【課題を解決するための手段】
本発明の電気光学装置の製造方法は上記課題を解決するために、基板上にパターニングされた表示用電極を備えた電気光学装置を製造する電気光学装置の製造方法であって、前記基板上における前記表示用電極が形成される領域を除く間隙領域に凸状パターンを有するように層間絶縁膜を形成する第１工程と、前記層間絶縁膜上に前記表示用電極となる導電膜を形成する第２工程と、前記導電膜の表面をＣＭＰ（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ）処理で研磨することにより前記導電膜のうち前記凸状パターン上に形成された部分を除去して、前記凸状パターンの少なくとも一部を前記間隙領域に露出させる第３工程とを備える。
【０００８】
本発明の電気光学装置の製造方法によれば、その製造に係る電気光学装置は、画素電極、ストライプ状電極、セグメント状電極等のパターニングされた表示用電極を、ＴＦＴアレイ基板上等の基板上に備えた液晶装置、ＥＬ表示装置等である。表示用電極は、例えばＩＴＯ膜等の透明な導電膜又はＡｌ膜等の不透明な導電膜、若しくは電気光学的に自発光する導電膜等からなる。
【０００９】
その製造時には、先ず第１工程により、基板上における表示用電極が形成される領域を除く間隙領域に、例えば５０ｎｍ〜２００ｎｍ程度の高さの凸状パターンを有するように層間絶縁膜を形成する。例えば、凸状パターンを有する基板表面或いはその上に形成された下地膜等の表面上に、層間絶縁膜を形成することにより、このような凸状パターンを有する層間絶縁膜を形成してもよい。平坦な絶縁膜を一旦成膜し、これに対するパターニングにより、このような凸状パターンを有する層間絶縁膜を形成してもよい。或いは、凸状パターン形成用の専用部材や膜を基板上に形成してもよいし、更に層間絶縁膜下の各種配線や電子素子等の存在を利用して、このような凸状パターンを有する層間絶縁膜を形成してもよい。
【００１０】
その後、第２工程により、この層間絶縁膜上に、例えばＩＴＯ膜、Ａｌ膜、自発光膜等の表示用電極となる導電膜を、例えば５０ｎｍ〜２００ｎｍ程度の膜厚で形成する。すると、この導電膜のうち、層間絶縁膜の凸状パターン上に形成された部分は、凸状パターンを有するようになる。これに対し、この導電膜のうち、層間絶縁膜の凸状パターン以外の平坦部分上或いは凹状パターン上に形成された部分は、平坦或いは凹状パターンを有するようになる。
【００１１】
その後、第３工程により、この導電膜の表面をＣＭＰ処理で化学的機械研磨することにより、この導電膜のうち凸状パターン上に形成された部分を選択的に除去する。これにより、層間絶縁膜の凸状パターンの少なくとも一部を、間隙領域に露出させる。
【００１２】
以上の結果、前述の如くウエットエッチングやドライエッチングによるパターニングを表示用電極となる導電膜に対して施すことなく、層間絶縁膜の凸状パターンにより区切られた表示用電極を形成可能となる。この際、前述の如きウエットエッチングやドライエッチングにより引き起こされる問題は発生せず、比較的効率良く表示用電極をパターニング可能となり、しかもパターニング精度を比較的容易に高められる。よって、画素ピッチを微細化することにも容易に対処でき、表示画像の高精細化も可能となる。
【００１３】
本発明の電気光学装置の製造方法の一態様では、前記電気光学装置は、前記表示用電極に直接又はスイッチング素子を介して信号を供給するための配線を前記層間絶縁膜下に更に備えており、前記第１工程は、前記基板上に前記配線を形成する工程と、前記配線の存在により前記凸状パターンの少なくとも一部を前記層間絶縁膜に形成する工程とを含む。
【００１４】
この態様によれば、第１工程では、先ず基板上に、例えばＡｌ膜、ポリシリコン膜等からなる走査線、データ線、容量線等の配線を形成する。続いて、この配線の存在により、その上に、凸状パターンの少なくとも一部を層間絶縁膜に形成する。よって、配線の存在を利用して、基板上における積層構造や製造工程を複雑化させること無く、層間絶縁膜における凸状パターンを形成できる。しかもこの際、例えば層間絶縁膜を８００ｎｍ程度の膜厚で形成すると、その下にある配線が、第３工程のＣＭＰ処理で破壊されることはない。これは、前述の背景技術の如く層間絶縁膜下にある配線が、表示用電極のウエットエッチングによるパターニング時に破壊されることと比べると大変有利である。
【００１５】
本発明の電気光学装置の製造方法の他の態様では、前記第１工程は、前記層間絶縁膜となる絶縁膜をパターニングして、前記凸状パターンの少なくとも一部を前記層間絶縁膜に形成する。
【００１６】
この態様によれば、第１工程では、層間絶縁膜となる絶縁膜を先ず成膜する。この段階で絶縁膜は、凸状パターンを全く又は部分的に有していない。続いて、この絶縁膜をパターニングして、凸状パターンの少なくとも一部を層間絶縁膜に形成し、層間絶縁膜を完成させる。よって、凸状パターンを形成するために専用のパターニングを行うので、層間絶縁膜の下層に配置され得る各種配線や各種電子素子の存在に殆ど依存せずに或いはパターニング前の絶縁膜の形状に殆ど依存せずに、設計上好ましい所望の凸状パターンを精度良く形成できる。
【００１７】
この態様では、前記第１工程は、前記層間絶縁膜となる絶縁膜を平坦化した後に、これをパターニングしてもよい。
【００１８】
このように製造すれば、パターニング前に絶縁膜を平坦化するので、層間絶縁膜の下層に配置され得る各種配線や各種電子素子の存在に依存せずに或いはパターニング前の絶縁膜の形状に依存せずに、設計上最も好ましい所望の凸状パターンを精度良く形成できる。
【００１９】
本発明の電気光学装置の製造方法の他の態様では、前記第２工程は、前記凸状パターンよりも傾斜が緩い凸状パターンを表面に有するように前記導電膜を形成する。
【００２０】
この態様によれば、第２工程により、傾斜が緩い凸状パターンを表面に有する導電膜が形成される。よって、第３工程を経てパターニングされた表示用電極の、間隙領域付近の傾斜は緩くなる。よって、例えば液晶装置における液晶層表面の急峻な段差に起因した配向不良など、急峻な表面段差に起因した電気光学装置における電気光学物質の動作不良を効果的に未然防止できる。
【００２１】
この態様では、前記第２工程は、流動性の有る導電材料を塗布することにより前記導電膜を形成してもよい。
【００２２】
このように製造すれば、流動性の有る導電材料を塗布するという工程を利用して、傾斜が緩い凸状パターンを表面に有する導電膜を比較的容易に形成できる。
【００２３】
或いは本発明の電気光学装置の製造方法の他の態様では、前記第２工程は、スパッタリング又は蒸着により、前記導電膜を形成する。
【００２４】
この態様によれば、第２工程では、スパッタリング又は蒸着を利用して、導電膜を比較的容易に形成できる。この場合、導電膜の下地となる層間絶縁膜における凸状パターンの傾斜を緩く形成しておくことで、この上に間隙領域付近における傾斜が緩い表示用電極を比較的容易に形成できる。
【００２５】
本発明の電気光学装置の製造方法の他の態様では、前記第２工程は、前記凸状パターンの高さよりも膜厚が大きくなるように前記導電膜を形成し、前記第３工程は、前記導電膜の全域を前記露出された凸状パターンの一部と共に平坦化する。
【００２６】
この態様によれば、第２工程により、凸状パターンの高さよりも膜厚が大きい導電膜を形成する。続いて、第３工程により、導電膜の全域を、露出された凸状パターンの一部と共に平坦化するので、表示用電極及びこの間隙から露出しており且つこれを区切る凸状パターンの一面が、平坦化された構造が得られる。また、基板上における表面全体を平坦化するので、第３工程におけるＣＭＰ処理の停止制御も比較的容易となる。
【００２７】
或いは本発明の電気光学装置の製造方法の他の態様では、前記第２工程は、前記凸状パターンの高さよりも膜厚が小さくなるように前記導電膜を形成し、前記第３工程は、前記導電膜のうち前記露出された凸状パターンの一部付近のみを平坦化する。
【００２８】
この態様によれば、第２工程により、凸状パターンの高さよりも膜厚が小さい導電膜を形成する。続いて、第３工程により、導電膜のうち露出された凸状パターンの一部付近のみを平坦化するので、表示用電極の間隙から露出しており且つこれを区切る凸状パターン付近が、その周囲よりも土手状に若干高くされた構造が得られる。また、第３工程におけるＣＭＰ処理の停止制御も、時間制御により又は適当なストッパを用いることで実行可能である。
【００２９】
本発明の電気光学装置の製造方法の他の態様では、前記第２工程は、前記導電膜として透明導電膜を形成する。
【００３０】
この態様によれば、透明な画素電極、透明なストライプ状電極、透明なセグメント電極等を高いパターニング精度で形成できる。
【００３１】
この態様では、前記透明導電膜は、ＩＴＯ膜からなってもよい。
【００３２】
このように製造すれば、特にウエットエッチングやウエットエッチングによりパターン精度を向上させることが技術的に困難であるＩＴＯ膜を、高いパターニング精度でパターニングできるので実用上大変有利である。
【００３３】
本発明の電気光学装置の製造方法の他の態様では、前記第２工程前に、前記表示用電極が形成された画像表示領域の周辺に位置する周辺領域に前記ＣＭＰ処理に対する研磨レートが前記表示用電極又は前記層間絶縁膜よりも低いストッパ部を形成する工程を更に含む。
【００３４】
この態様によれば、第２工程前に、ＣＭＰ処理に対するストッパ部を、所定種類の金属膜等から形成しておく。すると、第２工程による層間絶縁膜の形成を経て第３工程におけるＣＭＰ処理時に、このストッパが露出したことを研磨レート変化により或いは光学的に検出すれば、ＣＭＰ処理の停止制御を高精度で行える。
【００３５】
本発明の電気光学装置の製造方法の他の態様では、前記表示用電極の表面に配向膜を形成する工程と、該配向膜に対してラビングを行う工程とを更に備える。
【００３６】
この態様によれば、第３工程で表示用電極を形成後に、その表面に配向膜を形成し、更にこの配向膜に対してラビングを行う。この際、前述の如く凸状パターン付近における表示用電極の表面の傾斜は、緩やかに形成可能である。よって、例えば液晶装置における液晶層の配向制御等の電気光学装置における電気光学物質の動作制御を高精度で行うことも可能となる。
【００３７】
本発明の電気光学装置は上記課題を解決するために、基板上に、少なくとも上面側に凹凸パターンを有する層間絶縁膜と、該層間絶縁膜上における凸状パターンにより区切られた凹状パターン内にＣＭＰ処理により埋め込まれた表示用電極とを備える。
【００３８】
本発明の電気光学装置は、このように構成されているため、上述した本発明の製造方法によって製造可能であり、この結果、表示用電極の微細化が可能となり、表示画像における精細度を高められる。
【００３９】
尚、本発明の電気光学装置においても、上述した本発明の電気光学装置の製造方法の各種態様に対応した各種態様を採ることができる。また、本発明は、液晶装置、有機ＥＬ装置や無機ＥＬ装置、電気泳動装置等の各種電気光学装置に適用可能である。
【００４０】
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置（但し、その各種態様も含む）を具備してなる。
【００４１】
本発明の電子機器は、上述した本発明の電気光学装置を具備してなるので、高精細の画像表示が可能な、投射型表示装置、液晶テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。
【００４２】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。
【００４３】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。以下の実施形態は、本発明の電気光学装置を液晶装置に適用したものである。
【００４４】
（電気光学装置の第１実施形態）
本発明の電気光学装置に係る第１実施形態ついて、図１から図７を参照して説明する。
【００４５】
先ず第１実施形態の構成について図１から図４を参照して説明する。ここに図１は、電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路である。図２は、データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。図３は、図２のＫ−Ｋ’断面図であり、図４は、図２のＢ−Ｂ’断面図である。尚、図３及び図４においては夫々、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００４６】
図１において、本実施形態における電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素には夫々、画素電極９ａと当該画素電極９ａをスイッチング制御するためのＴＦＴ３０とが形成されており、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしてもよい。また、ＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画素電極９ａを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、後述する対向基板に形成された対向電極との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として電気光学装置からは画像信号に応じたコントラストを持つ光が出射する。ここで、保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０を付加する。
【００４７】
図２において、電気光学装置のＴＦＴアレイ基板上には、マトリクス状に複数の透明な画素電極９ａ（点線部９ａ’により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ及び走査線３ａが設けられている。
【００４８】
また、半導体層１ａのうち図２中右上がりの斜線領域で示したチャネル領域１ａ’に対向するように走査線３ａが配置されており、走査線３ａはゲート電極を含む。走査線３ａは、チャネル領域１ａ’に対向するゲート電極部分が幅広に構成されている。
【００４９】
このように、走査線３ａとデータ線６ａの本線部６１ａとの交差する個所には夫々、チャネル領域１ａ’に走査線３ａの一部がゲート電極として対向配置された画素スイッチング用のＴＦＴ３０が設けられている。
【００５０】
図２から図４に示すように、画素電極９ａの下地表面をなす第３層間絶縁膜４３ａには、後述する本願発明に固有の製造プロセスによって上面がＣＭＰ処理により平坦化された段差を有する凸部４０２ａが、図２中、縦及び横方向に、即ちデータ線６ａ及び走査線３ａに夫々沿って格子状に形成されている。
【００５１】
蓄積容量７０は、ＴＦＴ３０の高濃度ドレイン領域１ｅ及び画素電極９ａに接続された画素電位側容量電極としての中継層７１と、固定電位側容量電極としての容量線３００の一部とが、誘電体膜７５を介して対向配置されることにより形成されている。
【００５２】
容量線３００は、例えば金属又は合金を含む導電性の遮光膜からなり上側遮光膜（内蔵遮光膜）の一例を構成すると共に固定電位側容量電極としても機能する。容量線３００は、例えばＴｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等からなる。容量線３００は、Ａｌ（アルミニウム）、Ａｇ（銀）等の他の金属を含んでもよい。但し、或いは、容量線３００は、例えば導電性のポリシリコン膜等からなる第１膜と高融点金属を含む金属シリサイド膜等からなる第２膜とが積層された多層構造を持ってもよい。
【００５３】
他方、中継層７１は、例えば導電性のポリシリコン膜からなり画素電位側容量電極として機能する。中継層７１は、画素電位側容量電極としての機能の他、上側遮光膜としての容量線３００とＴＦＴ３０との間に配置される、光吸収層或いは上側遮光膜の他の例としての機能を持ち、更に、画素電極９ａとＴＦＴ３０の高濃度ドレイン領域１ｅとを中継接続する機能を持つ。但し、中継層７１も、容量線３００と同様に、金属又は合金を含む単一層膜若しくは多層膜から構成してもよい。
【００５４】
容量線３００は平面的に見て、走査線３ａに沿ってストライプ状に伸びており、ＴＦＴ３０に重なる個所が図２中上下に突出している。そして、図２中縦方向に夫々延びるデータ線６ａと図２中横方向に夫々延びる容量線３００とが相交差して形成されることにより、ＴＦＴアレイ基板１０上におけるＴＦＴ３０の上側に、平面的に見て格子状の上側遮光膜（内蔵遮光膜）が構成されており、各画素の開口領域を規定している。
【００５５】
ＴＦＴアレイ基板１０上におけるＴＦＴ３０の下側には、下側遮光膜１１ａが格子状に設けられている。下側遮光膜１１ａは、前述の如く上側遮光膜の一例を構成する容量線３００と同様に、例えば、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等からなる。或いは、Ａｌ、Ａｇ等の他の金属を含んでなる。
【００５６】
容量電極としての中継層７１と容量線３００との間に配置される誘電体膜７５は、例えば膜厚５〜２００ｎｍ（ナノメートル）程度の比較的薄いＨＴＯ（ＨｉｇｈＴｅｍｐｅｒａｔｕｒｅ　Ｏｘｉｄｅ）膜、ＬＴＯ（Ｌｏｗ　Ｔｅｍｐｅｒａｔｕｒｅ　Ｏｘｉｄｅ）膜等の酸化シリコン膜、あるいは窒化シリコン膜等から構成される。
【００５７】
また容量線３００は、画素電極９ａが配置された画像表示領域からその周囲に延設され、定電位源と電気的に接続されて、固定電位とされる。係る定電位源としては、ＴＦＴ３０を駆動するための走査信号を走査線３ａに供給するための後述の走査線駆動回路や画像信号をデータ線６ａに供給するサンプリング回路を制御する後述のデータ線駆動回路に供給される正電源や負電源の定電位源でもよいし、対向基板２０の対向電極２１に供給される定電位でも構わない。更に、下側遮光膜１１ａについても、その電位変動がＴＦＴ３０に対して悪影響を及ぼすことを避けるために、容量線３００と同様に、画像表示領域からその周囲に延設して定電位源に接続するとよい。
【００５８】
画素電極９ａは、中継層７１を中継することにより、コンタクトホール８３及び８５を介して半導体層１ａのうち高濃度ドレイン領域１ｅに電気的に接続されている。即ち、本実施形態では、中継層７１は、蓄積容量７０の画素電位側容量電極としての機能及び光吸収層としての機能に加えて、画素電極９ａをＴＦＴ３０へ中継接続する機能を果たす。このように中継層７１を利用すれば、層間距離が例えば２０００ｎｍ程度に長くても、両者間を一つのコンタクトホールで接続する技術的困難性を回避しつつコンタクトホール及び溝で両者間を良好に接続でき、画素開口率を高めること可能となり、コンタクトホール開孔時におけるエッチングの突き抜け防止にも役立つ。
【００５９】
図３及び図４に示すように、電気光学装置は、透明なＴＦＴアレイ基板１０と、これに対向配置される透明な対向基板２０とを備えている。ＴＦＴアレイ基板１０は、例えば石英基板、ガラス基板、シリコン基板からなり、対向基板２０は、例えばガラス基板や石英基板からなる。
【００６０】
ＴＦＴアレイ基板１０には、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは例えば、ＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）膜などの透明導電性膜からなる。また配向膜１６は例えば、ポリイミド膜などの有機膜からなる。
【００６１】
本実施形態では特に、画素電極９ａは、後述する本願発明に固有の製造プロセスによってパターニングされている。即ち、製造工程の途中で凸部４０２ａ上に一旦形成されたＩＴＯ膜部分が、図４中レベルＬｃで示したレベルまでＣＭＰ処理により研磨除去された結果として、画素電極９ａは画素毎に島状に分断されている。言い換えれば、縦横に相隣接する画素電極９ａは、凸部４０２ａによって格子状に区切られている。そして、凸部４０２ａの上面の各縁が、画素電極９ａの縁に対応しており、ＣＭＰ処理により研磨除去されていない第３層間絶縁膜４３ａの上面全域には、画素電極９ａと中継層７１とを接続するコンタクトホール８５内も含めて、ＩＴＯ膜から画素電極９ａが形成されている。
【００６２】
他方、対向基板２０には、その全面に渡って対向電極２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は例えば、ＩＴＯ膜などの透明導電性膜からなる。また配向膜２２は、ポリイミド膜などの有機膜からなる。
【００６３】
対向基板２０には、格子状又はストライプ状の遮光膜を設けるようにしてもよい。このような構成を採ることで、前述の如く上側遮光膜を構成する容量線３００及びデータ線６ａと共に当該対向基板２０上の遮光膜により、対向基板２０側からの入射光がチャネル領域１ａ’や低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに侵入するのを、より確実に阻止できる。更に、このような対向基板２０上の遮光膜は、少なくとも入射光が照射される面を高反射な膜で形成することにより、電気光学装置の温度上昇を防ぐ働きをする。
【００６４】
このように構成された、画素電極９ａと対向電極２１とが対面するように配置されたＴＦＴアレイ基板１０と対向基板２０との間には、後述のシール材により囲まれた空間に電気光学物質の一例である液晶が封入され、液晶層５０が形成される。液晶層５０は、画素電極９ａからの電界が印加されていない状態で配向膜１６及び２２により所定の配向状態をとる。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなる。シール材は、ＴＦＴアレイ基板１０及び対向基板２０をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のギャップ材が混入されている。
【００６５】
更に、画素スイッチング用ＴＦＴ３０の下には、下地絶縁膜１２が設けられている。下地絶縁膜１２は、下側遮光膜１１ａからＴＦＴ３０を層間絶縁する機能の他、ＴＦＴアレイ基板１０の全面に形成されることにより、ＴＦＴアレイ基板１０の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用ＴＦＴ３０の特性の劣化を防止する機能を有する。
【００６６】
図３において、画素スイッチング用ＴＦＴ３０は、ＬＤＤ（Ｌｉｇｈｔｌｙ　Ｄｏｐｅｄ　Ｄｒａｉｎ）構造を有しており、走査線３ａ、当該走査線３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ’、走査線３ａと半導体層１ａとを絶縁するゲート絶縁膜を含む絶縁膜２、半導体層１ａの低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ、半導体層１ａの高濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えている。
【００６７】
走査線３ａ上には、高濃度ソース領域１ｄへ通じるコンタクトホール８１及び高濃度ドレイン領域１ｅへ通じるコンタクトホール８３が各々開孔された第１層間絶縁膜４１が形成されている。
【００６８】
第１層間絶縁膜４１上には中継層７１及び容量線３００が形成されており、これらの上には、コンタクトホール８１及び８５が各々開孔された第２層間絶縁膜４２が形成されている。
【００６９】
第２層間絶縁膜４２上にはデータ線６ａが形成されており、これらの上には、中継層７１へ通じるコンタクトホール８５が形成された第３層間絶縁膜４３ａが形成されている。画素電極９ａは、このように構成された第３層間絶縁膜４３ａの上面に設けられている。
【００７０】
次に、以上のように構成された本実施形態に係る電気光学装置の製造プロセスについて図５から図７を参照して説明する。ここに、図５から図７は、図４に示したＢ−Ｂ’断面及びＣ−Ｃ’断面に対応する個所における断面構造を工程ごとに示す工程図である。
【００７１】
先ず図５の工程（１）では、シリコン基板、石英基板、ガラス基板等の基板１０を用意する。ここで、好ましくはＮ２（窒素）等の不活性ガス雰囲気下、約８５０〜１３００℃、より好ましくは１０００℃の高温でアニール処理し、後に実施される高温プロセスにおいて基板１０に生じる歪みが少なくなるように前処理しておく。
【００７２】
続いて、このように処理された基板１０の全面に、例えばＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ等の金属や金属シリサイド等の金属合金膜を、スパッタリング法などにより、１００〜５００ｎｍ程度の膜厚、好ましくは約２００ｎｍの膜厚の遮光層を形成した後、フォトリソグラフィ及びエッチングにより、図２に示したようなパターンの下側遮光膜１１ａを画像表示領域内に形成する。
【００７３】
続いて、下側遮光膜１１ａの上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜、酸化シリコン膜等からなる下地絶縁膜１２を形成する。
【００７４】
次に図５の工程（２）では、下地絶縁膜１２の上に、減圧ＣＶＤ等によりアモルファスシリコン膜を形成しアニール処理を施することにより、ポリシリコン膜を固相成長させる。或いは、アモルファスシリコン膜を経ないで、減圧ＣＶＤ法等によりポリシリコン膜を直接形成する。次に、このポリシリコン膜に対し、フォトリソグラフィ工程、エッチング工程等を施すことにより、図２に示した所定パターンを有する半導体層１ａを画像表示領域内に形成する。更に、熱酸化すること等により、ゲート絶縁膜となる絶縁膜２を形成する（図３参照）。この結果、半導体層１ａや半導体層３２０の厚さは、約３０〜１５０ｎｍの厚さ、好ましくは約３５〜５０ｎｍの厚さとなり、絶縁膜２の厚さは、約２０〜１５０ｎｍの厚さ、好ましくは約３０〜１００ｎｍの厚さとなる。
【００７５】
次に図５の工程（３）では、減圧ＣＶＤ法等によりポリシリコン膜を約１００〜５００ｎｍの厚さに堆積し、更にＰ（リン）を熱拡散して、このポリシリコン膜を導電化した後、フォトリソグラフィ工程、エッチング工程等により、図５では不図示であるが、図２に示した所定パターンを有する走査線３ａを画像表示領域内に形成し、続いて低濃度及び高濃度の２段階で不純物イオンをドープすることにより、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを含む、ＬＤＤ構造の画素スイッチング用ＴＦＴ３０の半導体層１ａを画像表示領域内に形成する。
【００７６】
続いて、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜、酸化シリコン膜等からなる第１層間絶縁膜４１を形成する。続いて、ドライエッチング又はウエットエッチング若しくはこれらの組み合わせにより、第１層間絶縁膜４１に図２及び図３に示したコンタクトホール８１、８３等を開孔する。
【００７７】
次に図６の工程（４）では、減圧ＣＶＤ法等によりポリシリコン膜を堆積し、更にリン（Ｐ）を熱拡散し、このポリシリコン膜を導電化して中継層７１を形成する。更に、減圧ＣＶＤ法、プラズマＣＶＤ法等により高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜からなる誘電体膜７５を膜厚５０ｎｍ程度の比較的薄い厚さに堆積した後、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ等の金属や金属シリサイド等の金属合金膜を、スパッタリングにより容量線３００を形成する。これらにより、画像表示領域内に、蓄積容量７０を形成する。
【００７８】
次に図６の工程（５）では、例えば常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第２層間絶縁膜４２を形成する。
【００７９】
次に図６の工程（６）では、第２層間絶縁膜４２に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール８１を開孔した後、第２層間絶縁膜４２上の全面に、スパッタリング等により、遮光性のＡｌ等の低抵抗金属や金属シリサイド等を金属膜として、約１００〜５００ｎｍの厚さ、好ましくは約３００ｎｍに堆積する。そして、フォトリソグラフィ及びエッチングにより、所定パターンを有するデータ線６ａを画像表示領域内に形成する（図２及び図３参照）。
【００８０】
次に図７の工程（７）では、例えば常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第３層間絶縁膜４３を形成する。ここでは例えば、基板上における画素電極９ａが形成される領域を除く間隙領域に、例えば５０ｎｍ〜２００ｎｍ程度の高さの凸状パターンを有するように第３層間絶縁膜４３を形成する。この段階では、第３層間絶縁膜４３から、急峻に角張った凸部が形成されている。このような急峻な凸部は、図から明らかなように、その下地側に存在する蓄積容量７０、データ線６ａ、半導体層１ａ等の存在を利用して効率的に形成されている。尚、これに代えて又は加えて、層間絶縁膜をパターニングすることによって、このような凸部を形成してもよい。
【００８１】
続いて、第３層間絶縁膜４３上に、ＩＴＯ膜９を、例えばスパッタリング、低温又は常温ＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）等から形成する。ここでは、例えば５０ｎｍ〜２００ｎｍ程度の膜厚を有するＩＴＯ膜９を形成する。すると、このＩＴＯ膜９のうち、第３層間絶縁膜４３の凸部上に形成された部分は、凸状になる。これに対し、このＩＴＯ膜９のうち、層間絶縁膜４３の凸部以外の平坦部分上に形成された部分は、特にＣ−Ｃ’断面から明らかなように平坦になる。
【００８２】
次に図７の工程（８）では、ＩＴＯ膜９の表面を、ＣＭＰ処理で化学的機械研磨する。具体的には、例えば研磨プレート上に固定された研磨パッド上に、シリカ粒を含んだ液状のスラリー（化学研磨液）を流しつつ、スピンドルに固定した基板表面を、回転接触させることにより、ＩＴＯ膜９の表面を研磨する。そして、第３層間絶縁膜４３が露出してから若干だけ研磨する。ここでは、例えば時間管理により或いは適当なストッパ層をＴＦＴアレイ基板１０上の所定位置に形成しておくことにより、研磨処理を継続した後に所望の画素電極９ａがパターニングされた時点で、当該ＣＭＰ処理を停止する。この結果、表面がレベルＬｃの位置で各縁がパターニングされた画素電極９ａが完成する。
【００８３】
尚、この場合のストッパ層表面の検出は、例えばＣＭＰ処理に対する研磨レートがＩＴＯ膜９又は第３層間絶縁膜４３よりも低いストッパ層を画像表示領域の周辺に位置する周辺領域に予め形成しておき、係るストッパ層が露出した際の摩擦係数の変化を検出する摩擦検出式、ストッパ層が露出した際に発生する振動を検出する振動検出式、ストッパ層が露出した際の反射光量の変化を検出する光学式により行えばよい。
【００８４】
以上のように工程（７）で画像表示領域の全域に形成したＩＴＯ膜９のうち、第３層間絶縁膜４３の凸部上に形成された部分を、工程（８）で選択的に除去することができる。これにより、画素電極９ａの間隙領域に露出した第３層間絶縁膜４３ａの凸部４０２ａによって区切られた画素電極９ａが形成される。即ち、画素電極９ａのパターニングをＣＭＰ処理により高精度で行うことができる。また工程（７）で、第３層間絶縁膜４３を、例えば８００ｎｍ程度の膜厚で形成することで、その下にあるデータ線６ａが、工程（８）のＣＭＰ処理で破壊されることはない。そして、本実施形態では特に、画素電極９ａを区切る凸部４０２ａが、その周囲の画素電極９ａよりも若干高くされた構造が得られる。
【００８５】
尚、工程（８）の後には、画素電極９ａ上にポリイミド系の配向膜の塗布液を塗布し、更に所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜１６が形成される。
【００８６】
当該電気光学装置を反射型として構築する場合には、ＩＴＯに代えて、Ａｌ等の反射率の高い不透明な材料から画素電極９ａを形成してもよい。
【００８７】
（電気光学装置の第２実施形態）
本発明の電気光学装置に係る第２実施形態について、図８から図１１を参照して説明する。
【００８８】
先ず第２実施形態の構成について図８を参照して説明する。ここに図８は、図４と同じく、図２のＢ−Ｂ’断面に対応する個所における断面図である。尚、図８においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００８９】
第２実施形態では、上述した第１実施形態と比べて、第３層間絶縁膜４３ｂの形状及びこれが有する凸部４０２ｂの形状並びに、これにより縁が規定される画素電極９ｂの形状が異なる。その他の構成については、第１実施形態と同様である。
【００９０】
即ち図８に示すように第２実施形態では、第３層間絶縁膜４３ｂの凸部４０２ｂは、その下地側に位置するデータ線６ａ等の存在によるのではなく、パターニングによって形成されている。よって、凸部４０２ｂは、その下地側に位置するデータ線６ａ等の存在に依存せずに、高い寸法精度或いは位置精度で、形成されている。更に、このような凸部４０２ｂ上に形成され、レベルＬｃまでＣＭＰ処理により研磨除去されることで、画素電極９ａの縁が規定されている。この際特に、凸部４０２ｂの側壁はパターニングによりほぼ垂直に切り立っているので、レベルＬｃに多少の誤差があっても、画素電極９ａの平面パターン或いは輪郭を殆ど同一にできるという利点が得られる。
【００９１】
次に、以上のように構成された第２実施形態に係る電気光学装置の製造プロセスについて図９及び図１０を参照して説明する。ここに、図９から図１０は、図４に示したＢ−Ｂ’断面及びＣ−Ｃ’断面に対応する個所における断面構造を工程ごとに示す工程図である。
【００９２】
尚、第２実施形態に係る製造プロセスでは、図５から図６に示した第１実施形態に係る製造プロセスの工程（１）から工程（６）と同様の工程が行われる。このため、これら同様の工程については説明を省略する。
【００９３】
即ち工程（６）に続く図９の工程（７−１ｂ）では、例えば常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、酸化シリコン膜等の層間絶縁膜を、先ず数百ｎｍ程度に厚く成膜し、この上面を、ＣＭＰ処理等により一旦平坦化することで層間絶縁膜４３とする。
【００９４】
続いて図９の工程（７−２ｂ）では、この平坦化された層間絶縁膜４３に対するパターニングによって、例えばデータ線６ａよりも狭い幅Ｉｄを有する凸部を形成する。このパターニングは、平坦化された層間絶縁膜４３に対するものなので、下地に存在するデータ線６ａ等の影響を受けずに、高精度で実行可能である。ここでは例えば、基板上における画素電極９ｂが形成される領域を除く間隙領域に、例えば５０ｎｍ〜２００ｎｍ程度の高さの凸状パターンを有するように第３層間絶縁膜４３を形成する。
【００９５】
続いて図１０の工程（７−３ｂ）では、第３層間絶縁膜４３上に、ＩＴＯ膜９を、好ましくは流動性のＩＴＯ材料の塗布によって形成する。これにより、急峻な凸部の側壁に沿って緩やかな斜面を有するＩＴＯ膜９が形成される。但し、例えばスパッタリング、低温又は常温ＣＶＤ等から形成してもよい。ここでは、例えば５０ｎｍ〜２００ｎｍ程度の膜厚を有するＩＴＯ膜９を形成する。いずれの場合にも、このＩＴＯ膜９のうち、第３層間絶縁膜４３の凸部上に形成された部分は、緩やかな段差を有する又は急峻な段差を有する凸状になる。これに対し、このＩＴＯ膜９のうち、層間絶縁膜４３の凸部以外の平坦部分上に形成された部分は、特にＣ−Ｃ’断面から明らかなように平坦になる。
【００９６】
次に図１０の工程（８ｂ）では、ＩＴＯ膜９の表面を、ＣＭＰ処理で化学的機械研磨する。そして、第３層間絶縁膜４３が露出してから若干だけ研磨し、時間管理又は適当なストッパ層により、当該ＣＭＰ処理を停止する。この結果、表面がレベルＬｃの位置で各縁がパターニングされた画素電極９ｂが完成する。
【００９７】
以上のように第２実施形態に係る製造プロセスによれば、工程（７−３ｂ）で画像表示領域の全域に形成したＩＴＯ膜９のうち、第３層間絶縁膜４３の凸部上に形成された部分を、工程（８ｂ）で選択的に除去することができる。これにより、画素電極９ｂの間隙領域に露出した第３層間絶縁膜４３ｂの凸部４０２ｂによって区切られた画素電極９ｂが形成される。即ち、画素電極９ｂのパターニングをＣＭＰ処理により高精度で行うことができる。加えて、凸部４０２ｂの側壁は工程（７−２ｂ）のパターニングによりほぼ垂直に切り立っているので、工程（８ｂ）におけるレベルＬｃに多少の誤差があっても、画素電極９ｂの平面パターン或いは輪郭を殆ど同一にできる。そして、本実施形態では特に、画素電極９ｂを区切る凸部４０２ｂが、その周囲の画素電極９ｂよりも若干高くされた構造が得られる。
【００９８】
加えて、図１０の工程（７−３ｂ）において、ＩＴＯ膜９を流動性のＩＴＯ材料を塗布して形成することで、第３層間絶縁膜４３ｂにおける凸部４０２ｂ付近における画素電極９ｂの傾斜を緩く形成できる。これにより、画素電極９ｂ上の配向膜に対するラビング処理のムラを低減でき、液晶層５０の表面の急峻な段差に起因した液晶の配向不良を効果的に防止できる。より具体的には、ラビング処理の際、画素電極９ｂの段差は緩やかであるため、ラビングが擦り上げとなる個所でも、特に擦り下げとなる個所でも、良好にラビング処理を施すことが可能となる。
【００９９】
ここで、画素電極９ｂの傾斜とラビング方向との関係について図１１を参照して説明を加える。ここに、図１１は、第２実施形態の電気光学装置における画素電極９ｂの段差の傾斜と液晶分子の配向状態との関係を示す図式的な側面図である。
【０１００】
図１１（ａ）に示すように、液晶層５０を構成する液晶分子５０ａは、図中左右方向にラビング処理が施されており所定のプレティルト角を与えるように表面処理された配向膜１６上で、所定の配向状態をとる。そして、画像信号に応じた電界の印加により、図中破線で示した位置に各液晶分子５０ａは回動する。
【０１０１】
この際、図１１（ｂ）に示すように、液晶層５０を構成する液晶分子５０ａは、配向膜１６の下地面に、ラビング方向に交わる方向に傾斜３０１を与える凸部があると、この傾斜部で液晶分子５０ａの配向状態は乱れる。更に図１１（ｃ）に示すように、より急峻な傾斜３０１’を与える凸部があると、この液晶分子５０ａの配向状態の乱れは顕著となる。
【０１０２】
従って、本実施形態のように凸部４０２ｂの付近に緩やかに傾斜する縁を有する画素電極９ｂを形成することで、当該凸部４０２ｂ付近の段差に基づく液晶分子５０ｃの配向不良を低減することができ有利である。更に、同一の段差であっても、段差に平行な方向にラビング処理を行えば、段差による液晶分子５０ｃの配向状態の乱れは低減する。即ち、このような配向状態の乱れが顕著な領域に対して、図１１（ｂ）のように配向状態の乱れが低減する方向にラビング処理を行うのが有利である。
【０１０３】
（電気光学装置の第３実施形態）
本発明の電気光学装置に係る第３実施形態ついて、図１２及び図１３を参照して説明する。
【０１０４】
先ず第３実施形態の構成について図１２を参照して説明する。ここに図１２は、図４或いは図８と同じく、図２のＢ−Ｂ’断面に対応する個所における断面図である。尚、図１２においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【０１０５】
第３実施形態では、上述した第１実施形態と比べて、第３層間絶縁膜４３ｃの形状及びこれが有する凸部４０２ｃの形状並びに、これにより縁が規定される画素電極９ｃの形状が異なる。その他の構成については、第１実施形態と同様である。或いは、第３層間絶縁膜４３ｃがＣＭＰにより研磨除去されるレベルを除いては、第２実施形態と同様である。
【０１０６】
即ち図１２に示すように第３実施形態では、第３層間絶縁膜４３ｃの凸部４０２ｃは、その下地側に位置するデータ線６ａ等の存在によるのではなく、パターニングによって形成されている。よって、凸部４０２ｃは、その下地側に位置するデータ線６ａ等の存在に依存せずに、高い寸法精度或いは位置精度で、形成されている。更に、このような凸部４０２ｃ上に形成され、レベルＬｃまでＣＭＰ処理により研磨除去されることで、画素電極９ｃの縁が規定されている。この際特に、凸部４０２ｃの側壁はパターニングによりほぼ垂直に切り立っているので、レベルＬｃに多少の誤差があっても、画素電極９ｃの平面パターン或いは輪郭を殆ど同一にできるという利点が得られる。そして特に、凸部４０２ｃと画素電極９ｃの表面との高さは同一となるように、画素電極９ｃは、第３層間絶縁膜４３ｃにおける凸部４０２ｃ以外の凹部内に埋め込まれている。このため、画素電極９ｃ上の配向膜に対するラビングのムラは、基本的に低減されており、段差に起因した液晶の配向不良（図１１（ｂ）及び図１１（ｃ）参照）は、基本的に生じない（図１１（ａ）参照）。
【０１０７】
次に、以上のように構成された第３実施形態に係る電気光学装置の製造プロセスについて図１３を参照して説明する。ここに、図１３は、図４に示したＢ−Ｂ’断面及びＣ−Ｃ’断面に対応する個所における断面構造を工程ごとに示す工程図である。
【０１０８】
尚、第３実施形態に係る製造プロセスでは、図５から図６に示した第１実施形態に係る製造プロセスの工程（１）から工程（６）と同様の工程が行われ、これに続いて、図９に示した工程（７−１ｂ）及び工程（７−２ｂ）と同様の工程が行われる。このため、これら同様の工程については説明を省略する。
【０１０９】
即ち工程（６）に続く図１３の工程（７ｃ）では、第３層間絶縁膜４３上に、ＩＴＯ膜９を、例えばスパッタリング、低温又は常温ＣＶＤ等から形成する。ここでは、例えば数百ｎｍ程度の膜厚を有するＩＴＯ膜９を形成する。いずれの場合にも、このＩＴＯ膜９のうち、第３層間絶縁膜４３の凸部上に形成された部分は、緩やかな段差を有する又は急峻な段差を有する凸状になる。これに対し、このＩＴＯ膜９のうち、層間絶縁膜４３の凸部以外の平坦部分上に形成された部分は、特にＣ−Ｃ’断面から明らかなように平坦になる。
【０１１０】
次に図１３の工程（８ｃ）では、ＩＴＯ膜９の表面を、ＣＭＰ処理で化学的機械研磨する。そして、第３層間絶縁膜４３が露出してから若干だけ研磨し、全面が平坦化されたことを検知して、当該ＣＭＰ処理を停止する。この結果、表面がレベルＬｃの位置で各縁がパターニングされた画素電極９ｃが完成する。
【０１１１】
以上のように第２実施形態に係る製造プロセスによれば、工程（７ｃ）で画像表示領域の全域に形成したＩＴＯ膜９のうち、第３層間絶縁膜４３の凸部上に形成された部分を、工程（８ｃ）で選択的に除去することができる。これにより、画素電極９ｂの間隙領域に露出した第３層間絶縁膜４３ｃの凸部４０２ｃによって区切られた画素電極９ｃが形成される。即ち、画素電極９ｂのパターニングをＣＭＰ処理により高精度で行うことができる。加えて、凸部４０２ｃの側壁はパターニングによりほぼ垂直に切り立っているので、工程（８ｃ）におけるレベルＬｃに多少の誤差があっても、画素電極９ｃの平面パターン或いは輪郭を殆ど同一にできる。そして、本実施形態では特に、画素電極９ｃを区切る凸部４０２ｃが、その周囲の画素電極９ｂと同じ高さとされた構造が得られる。この結果、図１１（ａ）に示した場合と同様に、液晶の配向不良を低減できる。
【０１１２】
以上の図１から図１３を参照して説明したように各実施形態によれば、画素電極９ａ〜９ｃを高精度でパターニングすることによって、高精細の画像表示が可能となる。
【０１１３】
以上説明した各実施形態では、画素スイッチング用のＴＦＴ３０は、トップゲート型とされているが、ボトムゲート型のＴＦＴであってもよい。加えて、ＴＦＴ３０は、貼り合わせＳＯＩによる単結晶半導体層を含んでなるように構成してもよい。
【０１１４】
以上説明した各実施形態では、スイッチング用ＴＦＴ３０は、例えば図３に示したようにＬＤＤ構造を持つが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物イオンの打ち込みを行わないオフセット構造を持ってよいし、走査線３ａの一部からなるゲート電極をマスクとして高濃度で不純物イオンを打ち込み、自己整合的に高濃度ソース及びドレイン領域を形成するセルフアライン型のＴＦＴであってもよい。また本実施形態では、画素スイッチング用のＴＦＴ３０のゲート電極を高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅ間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。
【０１１５】
（電気光学装置の全体構成）
以上のように構成された各実施形態における電気光学装置の全体構成を図１４及び図１５を参照して説明する。尚、図１４は、ＴＦＴアレイ基板１０をその上に形成された各構成要素と共に対向基板２０の側から見た平面図であり、図１５は、図１４のＨ−Ｈ’断面図である。
【０１１６】
図１４において、ＴＦＴアレイ基板１０の上には、シール材５２がその縁に沿って設けられており、その内側に並行して、画像表示領域１０ａの周辺を規定する額縁としての遮光膜５３が設けられている。シール材５２の外側の領域には、データ線６ａに画像信号を所定タイミングで供給することによりデータ線６ａを駆動するデータ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられており、走査線３ａに走査信号を所定タイミングで供給することにより走査線３ａを駆動する走査線駆動回路１０４が、この一辺に隣接する２辺に沿って設けられている。走査線３ａに供給される走査信号遅延が問題にならないのならば、走査線駆動回路１０４は片側だけでも良いことは言うまでもない。また、データ線駆動回路１０１を画像表示領域１０ａの辺に沿って両側に配列してもよい。更にＴＦＴアレイ基板１０の残る一辺には、画像表示領域１０ａの両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられている。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的に導通をとるための導通材１０６が設けられている。そして、図１５に示すように、図１４に示したシール材５２とほぼ同じ輪郭を持つ対向基板２０が当該シール材５２によりＴＦＴアレイ基板１０に固着されている。
【０１１７】
尚、ＴＦＴアレイ基板１０上には、これらのデータ線駆動回路１０１、走査線駆動回路１０４等に加えて、複数のデータ線６ａに画像信号を所定のタイミングで印加するサンプリング回路、複数のデータ線６ａに所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
【０１１８】
以上図１から図１５を参照して説明した実施形態では、データ線駆動回路１０１及び走査線駆動回路１０４をＴＦＴアレイ基板１０の上に設ける代わりに、例えばＴＡＢ（Ｔａｐｅ　Ａｕｔｏｍａｔｅｄ　ｂｏｎｄｉｎｇ）基板上に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１０の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、対向基板２０の投射光が入射する側及びＴＦＴアレイ基板１０の出射光が出射する側には各々、例えば、ＴＮ（Ｔｗｉｓｔｅｄ　Ｎｅｍａｔｉｃ）モード、ＳＴＮ（Ｓｕｐｅｒ　Ｔｗｉｓｔｅｄ　Ｎｅｍａｔｉｃ）モード、ＶＡ（Ｖｅｒｔｉｃａｌｌｙ　Ａｌｉｇｎｅｄ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ　Ｄｉｓｐｅｒｓｅｄ　Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ）モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。
【０１１９】
以上説明した実施形態における電気光学装置は、プロジェクタに適用されるため、３枚の電気光学装置がＲＧＢ用のライトバルブとして各々用いられ、各ライトバルブには各々ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、各実施形態では、対向基板２０に、カラーフィルタは設けられていない。しかしながら、画素電極９ａに対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に、対向基板２０上に形成してもよい。このようにすれば、プロジェクタ以外の直視型や反射型のカラー電気光学装置について、各実施形態における電気光学装置を適用できる。また、対向基板２０上に１画素１個対応するようにマイクロレンズを形成してもよい。あるいは、ＴＦＴアレイ基板１０上のＲＧＢに対向する画素電極９ａ下にカラーレジスト等でカラーフィルタ層を形成することも可能である。このようにすれば、入射光の集光効率を向上することで、明るい電気光学装置が実現できる。更にまた、対向基板２０上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、ＲＧＢ色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付き対向基板によれば、より明るいカラー電気光学装置が実現できる。
【０１２０】
（電子機器の実施形態）
次に、以上詳細に説明した電気光学装置をライトバルブとして用いた電子機器の一例たる投射型カラー表示装置の実施形態について、その全体構成、特に光学的な構成について説明する。ここに図１６は、投射型カラー表示装置の図式的断面図である。
【０１２１】
図１６において、本実施形態における投射型カラー表示装置の一例たる液晶プロジェクタ１１００は、駆動回路がＴＦＴアレイ基板上に搭載された液晶装置１００を含む液晶モジュールを３個用意し、夫々ＲＧＢ用のライトバルブ１００Ｒ、１００Ｇ及び１００Ｂとして用いたプロジェクタとして構成されている。液晶プロジェクタ１１００では、メタルハライドランプ等の白色光源のランプユニット１１０２から投射光が発せられると、３枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によって、ＲＧＢの３原色に対応する光成分Ｒ、Ｇ、Ｂに分けられ、各色に対応するライトバルブ１００Ｒ、１００Ｇ及び１００Ｂに夫々導かれる。この際特にＢ光は、長い光路による光損失を防ぐために、入射レンズ１１２２、リレーレンズ１１２３及び出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。そして、ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂにより夫々変調された３原色に対応する光成分は、ダイクロイックプリズム１１１２により再度合成された後、投射レンズ１１１４を介してスクリーン１１２０にカラー画像として投射される。
【０１２２】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴なう電気光学装置の製造方法、該電気光学装置及び電子機器もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【図１】本発明の電気光学装置に係る第１実施形態における画像表示領域を構成するマトリクス状の複数の画素に設けられた各種素子、配線等の等価回路である。
【図２】実施形態の電気光学装置におけるデータ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図３】図２のＫ−Ｋ’断面図である。
【図４】図２のＢ−Ｂ’断面図である。
【図５】第１実施形態の電気光学装置の製造プロセスを、図２のＢ−Ｂ’断面及びＣ−Ｃ’断面に対応する個所について順を追って示す工程図（その１）である。
【図６】第１実施形態の電気光学装置の製造プロセスを、図２のＢ−Ｂ’断面及びＣ−Ｃ’断面に対応する個所について順を追って示す工程図（その２）である。
【図７】第１実施形態の電気光学装置の製造プロセスを、図２のＢ−Ｂ’断面及びＣ−Ｃ’断面に対応する個所について順を追って示す工程図（その３）である。
【図８】本発明の電気光学装置に係る第２実施形態における図２のＢ−Ｂ’断面に対応する個所における断面図である。
【図９】第２実施形態の電気光学装置の製造プロセスを、図２のＢ−Ｂ’断面及びＣ−Ｃ’断面に対応する個所について順を追って示す工程図（その１）である。
【図１０】第２実施形態の電気光学装置の製造プロセスを、図２のＢ−Ｂ’断面及びＣ−Ｃ’断面に対応する個所について順を追って示す工程図（その２）である。
【図１１】第２実施形態の電気光学装置における凸部による段差の傾斜と液晶分子の配向状態との関係を示す図式的な側面図である。
【図１２】本発明の電気光学装置に係る第３実施形態における図２のＢ−Ｂ’断面に対応する個所における断面図である。
【図１３】第３実施形態の電気光学装置の製造プロセスを、図２のＢ−Ｂ’断面及びＣ−Ｃ’断面に対応する個所について順を追って示す工程図である。
【図１４】実施形態の電気光学装置におけるＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図である。
【図１５】図１４のＨ−Ｈ’断面図である。
【図１６】本発明の電子機器の実施形態である投射型カラー表示装置の一例たるカラー液晶プロジェクタを示す図式的断面図である。
【符号の説明】
１ａ…半導体層
３ａ…走査線
６ａ…データ線
９ａ…画素電極
１０…ＴＦＴアレイ基板
１６…配向膜
２０…対向基板
３０…ＴＦＴ
４３、４３ａ、４３ｂ、４３ｃ…第３層間絶縁膜
５０…液晶層
７０…蓄積容量
４０２ａ、４０２ｂ、４０２ｃ…凸部[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention belongs to the technical field of a manufacturing method for manufacturing an electro-optical device such as a liquid crystal device, an EL (Electro Luminescence) display device, and an electrophoresis device. In particular, a display electrode having a predetermined plane pattern such as a pixel electrode is formed on a substrate. The present invention belongs to a technical field of a manufacturing method for manufacturing an electro-optical device such as a liquid crystal device provided with the above, an electro-optical device, and an electronic apparatus such as a projection display device provided with such an electro-optical device.
[0002]
[Background Art]
Generally, in this type of electro-optical device, for example, a transparent pixel electrode made of an ITO (Indium Tin Oxide) film or the like and arranged in a plane in an island shape for each pixel, or a transparent striped electrode arranged in a column direction or a row direction A display electrode having a predetermined plane pattern, such as a transparent segment electrode provided for each segment, is provided on a substrate. In addition, a display electrode having a stripe shape or the like is provided on one surface of a counter substrate facing the substrate on which such a display electrode is formed. Further, such a display electrode may be formed of an opaque or translucent pixel electrode made of an Al (aluminum) film or the like.
[0003]
In this type of electro-optical device manufacturing method, first, various switching elements such as a thin film transistor (hereinafter appropriately referred to as “TFT”) and a thin film diode (hereinafter appropriately referred to as “TFD”) are formed on a substrate. In addition, electronic elements such as storage capacitors, various wirings connected to these elements, light shielding films, and the like are formed. Subsequently, an interlayer insulating film is formed on such switching elements and wirings. Further, for example, an ITO film is formed on one surface of the interlayer insulating film by sputtering or vapor deposition. Thereafter, the ITO film formed on one surface is patterned by using wet etching or dry etching to form a display electrode having a predetermined plane pattern.
[0004]
[Problems to be solved by the invention]
However, according to the above-described manufacturing method, for example, in the case of wet etching using an etching solution containing phosphoric acid or the like, the pattern accuracy required for a small electro-optical device such as a liquid crystal device for a light valve of a projection display device is reduced. Getting out is basically difficult. Further, in the case of wet etching, the etchant penetrates into the interlayer insulating film underlying the display electrode, and erodes wirings such as data lines which are under the interlayer insulating film and formed of, for example, an Al (aluminum) film. . That is, for example, an etchant intrudes through pinholes, microcracks, and the like existing in an interlayer insulating film made of a silicon oxide film, and a conductive film portion forming a wiring is partially removed. In addition, it is necessary to reduce the density of the ITO film or the like to an extent that can be etched. Therefore, in particular, if the pixel pitch is reduced to meet the general demand for higher definition of a display image, there is a problem that it is technically difficult to perform patterning using such wet etching.
[0005]
On the other hand, according to the above-described manufacturing method, in the case of dry etching, it is difficult to efficiently vaporize and remove the ITO film and the like constituting the display electrode formed on the interlayer insulating film. For example, since the vapor pressure of an etching product containing ITO or the like is low, the gas does not sufficiently turn into a gas and adheres as particles in the etching chamber. As a result, the yield is reduced. That is, it is technically difficult to efficiently pattern the display electrode by dry etching so as not to cause such a decrease in yield.
[0006]
The present invention has been made in consideration of the above-described problems, and has a method of manufacturing an electro-optical device capable of efficiently forming a display electrode with high patterning accuracy, the electro-optical device, and the electro-optical device. It is an object to provide an electronic device including:
[0007]
[Means for Solving the Problems]
The method for manufacturing an electro-optical device according to the present invention is a method for manufacturing an electro-optical device for manufacturing an electro-optical device having a display electrode patterned on a substrate, in order to solve the above-mentioned problems. A first step of forming an interlayer insulating film so as to have a convex pattern in a gap region excluding a region where the display electrode is formed; and a step of forming a conductive film serving as the display electrode on the interlayer insulating film. At least a part of the convex pattern is removed by removing the portion of the conductive film formed on the convex pattern by polishing the surface of the conductive film by a CMP (Chemical Mechanical Polishing) process in two steps. In the gap region.
[0008]
According to the method for manufacturing an electro-optical device of the present invention, the electro-optical device according to the present invention is configured such that a patterned display electrode such as a pixel electrode, a striped electrode, or a segmented electrode is formed on a substrate such as a TFT array substrate. Liquid crystal device, EL display device, etc. The display electrode is made of, for example, a transparent conductive film such as an ITO film, an opaque conductive film such as an Al film, or a conductive film which emits light electro-optically.
[0009]
At the time of manufacturing, first, in a first step, an interlayer insulating film is formed so as to have a convex pattern with a height of about 50 nm to 200 nm in a gap region excluding a region where a display electrode is formed on a substrate. For example, an interlayer insulating film having such a convex pattern may be formed by forming an interlayer insulating film on the surface of a substrate having a convex pattern or a surface of a base film or the like formed thereon. . A flat insulating film may be formed once and an interlayer insulating film having such a convex pattern may be formed by patterning the flat insulating film. Alternatively, a dedicated member or film for forming a convex pattern may be formed on the substrate, and further, such a convex pattern may be formed by utilizing the existence of various wirings and electronic elements under the interlayer insulating film. An interlayer insulating film may be formed.
[0010]
Thereafter, in a second step, a conductive film serving as a display electrode such as an ITO film, an Al film, or a self-luminous film is formed on the interlayer insulating film to a thickness of, for example, about 50 nm to 200 nm. Then, a portion of the conductive film formed on the convex pattern of the interlayer insulating film has a convex pattern. On the other hand, in the conductive film, a portion formed on a flat portion or a concave pattern other than the convex pattern of the interlayer insulating film has a flat or concave pattern.
[0011]
Thereafter, in a third step, the surface of the conductive film is chemically and mechanically polished by a CMP process, so that a portion of the conductive film formed on the convex pattern is selectively removed. Thereby, at least a part of the convex pattern of the interlayer insulating film is exposed to the gap region.
[0012]
As a result, as described above, it is possible to form the display electrodes separated by the convex pattern of the interlayer insulating film without performing patterning by wet etching or dry etching on the conductive film serving as the display electrodes. At this time, the problems caused by the wet etching and the dry etching as described above do not occur, the display electrode can be patterned relatively efficiently, and the patterning accuracy can be relatively easily increased. Accordingly, it is possible to easily cope with the reduction in the pixel pitch, and it is also possible to increase the definition of a display image.
[0013]
In one aspect of the method of manufacturing an electro-optical device according to the present invention, the electro-optical device further includes a wiring for supplying a signal to the display electrode directly or via a switching element below the interlayer insulating film. The first step includes a step of forming the wiring on the substrate, and a step of forming at least a part of the convex pattern on the interlayer insulating film due to the presence of the wiring.
[0014]
According to this aspect, in the first step, first, wirings such as a scanning line, a data line, and a capacitance line made of, for example, an Al film or a polysilicon film are formed on the substrate. Subsequently, due to the presence of the wiring, at least a part of the convex pattern is formed on the interlayer insulating film thereon. Therefore, the convex pattern in the interlayer insulating film can be formed by utilizing the existence of the wiring without complicating the laminated structure and the manufacturing process on the substrate. Moreover, at this time, if the interlayer insulating film is formed to a thickness of about 800 nm, for example, the underlying wiring is not broken by the CMP process in the third step. This is very advantageous in comparison with the case where the wiring under the interlayer insulating film is broken at the time of patterning of the display electrode by wet etching as in the background art described above.
[0015]
In another aspect of the method for manufacturing an electro-optical device of the present invention, in the first step, at least a part of the convex pattern is formed in the interlayer insulating film by patterning an insulating film to be the interlayer insulating film. .
[0016]
According to this aspect, in the first step, an insulating film to be an interlayer insulating film is first formed. At this stage, the insulating film has no or partial convex pattern. Subsequently, the insulating film is patterned to form at least a part of the convex pattern in the interlayer insulating film, thereby completing the interlayer insulating film. Therefore, since a dedicated patterning is performed to form a convex pattern, it hardly depends on the existence of various wirings and various electronic elements that can be arranged under the interlayer insulating film, or almost does not depend on the shape of the insulating film before patterning. A desired convex pattern that is preferable in design can be accurately formed without depending on the pattern.
[0017]
In this aspect, in the first step, the insulating film serving as the interlayer insulating film may be planarized and then patterned.
[0018]
If manufactured in this way, the insulating film is planarized before patterning, so it does not depend on the existence of various wirings and various electronic elements that can be arranged under the interlayer insulating film, or depends on the shape of the insulating film before patterning. Without this, it is possible to accurately form a desired convex pattern which is most preferable in design.
[0019]
In another aspect of the method for manufacturing an electro-optical device according to the present invention, in the second step, the conductive film is formed so as to have a convex pattern having a gentler slope than the convex pattern on the surface.
[0020]
According to this aspect, in the second step, a conductive film having a convex pattern with a gentle inclination on the surface is formed. Therefore, the inclination of the display electrode patterned through the third step near the gap region becomes gentle. Therefore, it is possible to effectively prevent the malfunction of the electro-optical material in the electro-optical device due to the steep surface step, for example, the alignment defect due to the steep step on the surface of the liquid crystal layer in the liquid crystal device.
[0021]
In this aspect, in the second step, the conductive film may be formed by applying a conductive material having fluidity.
[0022]
According to this manufacturing method, a conductive film having a convex pattern with a gentle slope on the surface can be formed relatively easily by utilizing a process of applying a conductive material having fluidity.
[0023]
Alternatively, in another aspect of the method for manufacturing an electro-optical device according to the present invention, in the second step, the conductive film is formed by sputtering or vapor deposition.
[0024]
According to this aspect, in the second step, the conductive film can be formed relatively easily using sputtering or vapor deposition. In this case, by forming the slope of the convex pattern in the interlayer insulating film serving as the base of the conductive film to be gentle, a display electrode having a gentle slope near the gap region can be relatively easily formed thereon.
[0025]
In another aspect of the method of manufacturing an electro-optical device according to the aspect of the invention, in the second step, the conductive film is formed so that a film thickness is larger than a height of the convex pattern. The entire region of the conductive film is planarized together with a part of the exposed convex pattern.
[0026]
According to this aspect, in the second step, a conductive film having a thickness larger than the height of the convex pattern is formed. Subsequently, in the third step, the entire area of the conductive film is flattened together with a part of the exposed convex pattern, so that one surface of the convex pattern exposed from and separated from the display electrode and the gap is formed. And a flattened structure is obtained. Further, since the entire surface on the substrate is flattened, stop control of the CMP process in the third step is relatively easy.
[0027]
Alternatively, in another aspect of the method for manufacturing an electro-optical device according to the aspect of the invention, in the second step, the conductive film is formed such that a film thickness is smaller than a height of the convex pattern. The conductive film is planarized only near a part of the exposed convex pattern.
[0028]
According to this aspect, in the second step, a conductive film having a thickness smaller than the height of the convex pattern is formed. Subsequently, in the third step, only a part of the exposed convex pattern of the conductive film is flattened, so that the vicinity of the convex pattern that is exposed from the gap between the display electrodes and separates it is the same. A structure that is slightly higher than the surroundings like a bank is obtained. Also, the stop control of the CMP process in the third step can be executed by time control or by using an appropriate stopper.
[0029]
In another aspect of the method for manufacturing an electro-optical device according to the present invention, in the second step, a transparent conductive film is formed as the conductive film.
[0030]
According to this aspect, a transparent pixel electrode, a transparent striped electrode, a transparent segment electrode, and the like can be formed with high patterning accuracy.
[0031]
In this aspect, the transparent conductive film may be made of an ITO film.
[0032]
Manufacturing in this manner is very advantageous in practice because it can pattern an ITO film, which is technically difficult to improve the pattern accuracy by wet etching or wet etching, with high patterning accuracy.
[0033]
In another aspect of the method for manufacturing an electro-optical device according to the present invention, before the second step, a polishing rate for the CMP process is set in a peripheral area located around an image display area in which the display electrode is formed. Forming a stopper portion lower than the electrode for use or the interlayer insulating film.
[0034]
According to this aspect, before the second step, the stopper for the CMP process is formed from a predetermined type of metal film or the like. Then, during the CMP process in the third process after the formation of the interlayer insulating film in the second process, the stop control of the CMP process can be performed with high accuracy by detecting the exposure of the stopper by a change in the polishing rate or optically. .
[0035]
In another aspect of the method for manufacturing an electro-optical device according to the present invention, the method further includes a step of forming an alignment film on the surface of the display electrode, and a step of rubbing the alignment film.
[0036]
According to this aspect, after the display electrode is formed in the third step, an alignment film is formed on the surface thereof, and rubbing is performed on the alignment film. At this time, as described above, the inclination of the surface of the display electrode near the convex pattern can be formed gently. Therefore, it is possible to control the operation of the electro-optical material in the electro-optical device with high accuracy, for example, to control the alignment of the liquid crystal layer in the liquid crystal device.
[0037]
In order to solve the above-mentioned problems, an electro-optical device according to the present invention includes, on a substrate, an interlayer insulating film having a concavo-convex pattern at least on an upper surface side, and a CMP in a concave pattern divided by a convex pattern on the interlayer insulating film. Display electrodes embedded by the processing.
[0038]
Since the electro-optical device of the present invention is configured as described above, the electro-optical device can be manufactured by the above-described manufacturing method of the present invention. As a result, the display electrode can be miniaturized, and the definition of a display image can be increased. Can be
[0039]
Note that the electro-optical device of the present invention can also adopt various aspects corresponding to the various aspects of the above-described method of manufacturing the electro-optical device of the present invention. Further, the present invention is applicable to various electro-optical devices such as a liquid crystal device, an organic EL device, an inorganic EL device, and an electrophoretic device.
[0040]
In order to solve the above problems, an electronic apparatus according to the present invention includes the above-described electro-optical device (including various aspects thereof) according to the present invention.
[0041]
Since the electronic apparatus of the present invention includes the above-described electro-optical device of the present invention, a projection display device, a liquid crystal television, a mobile phone, an electronic organizer, a word processor, and a viewfinder type capable of displaying a high-definition image are provided. Alternatively, various electronic devices such as a monitor direct-view video tape recorder, a workstation, a videophone, a POS terminal, and a touch panel can be realized.
[0042]
The operation and other advantages of the present invention will become more apparent from the embodiments explained below.
[0043]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, the electro-optical device of the present invention is applied to a liquid crystal device.
[0044]
(First Embodiment of Electro-Optical Device)
A first embodiment according to the electro-optical device of the present invention will be described with reference to FIGS.
[0045]
First, the configuration of the first embodiment will be described with reference to FIGS. Here, FIG. 1 is an equivalent circuit of various elements, wiring, and the like in a plurality of pixels formed in a matrix forming an image display area of the electro-optical device. FIG. 2 is a plan view of a plurality of pixel groups adjacent to each other on a TFT array substrate on which data lines, scanning lines, pixel electrodes, and the like are formed. FIG. 3 is a sectional view taken along the line KK ′ of FIG. 2, and FIG. 4 is a sectional view taken along the line BB ′ of FIG. In FIGS. 3 and 4, the scale of each layer and each member is made different so that each layer and each member have a size recognizable in the drawings.
[0046]
In FIG. 1, a plurality of pixels formed in a matrix forming an image display area of the electro-optical device according to the present embodiment are each provided with a pixel electrode 9a and a TFT 30 for controlling the switching of the pixel electrode 9a. The data line 6a to which an image signal is supplied is electrically connected to the source of the TFT 30. The image signals S1, S2,..., Sn to be written to the data lines 6a may be supplied line-sequentially in this order, or may be supplied to a plurality of adjacent data lines 6a for each group. Good. Also, the scanning line 3a is electrically connected to the gate of the TFT 30, and the scanning signals G1, G2,..., Gm are applied to the scanning line 3a in a pulsed manner in this order at a predetermined timing. It is configured. The pixel electrode 9a is electrically connected to the drain of the TFT 30. By closing the switch of the TFT 30, which is a switching element, for a predetermined period, the image signals S1, S2,... Write at a predetermined timing. The image signals S1, S2,..., Sn of a predetermined level written in the liquid crystal as an example of the electro-optical material via the pixel electrodes 9a are held for a certain period between the image signals S1, S2,. You. The liquid crystal modulates light by changing the orientation and order of the molecular assembly depending on the applied voltage level, thereby enabling gray scale display. In the normally white mode, the transmittance for the incident light decreases according to the voltage applied in each pixel unit, and in the normally black mode, the light enters according to the voltage applied in each pixel unit Light transmittance is increased, and light having a contrast corresponding to an image signal is emitted from the electro-optical device as a whole. Here, in order to prevent the held image signal from leaking, a storage capacitor 70 is added in parallel with a liquid crystal capacitor formed between the pixel electrode 9a and the counter electrode.
[0047]
2, a plurality of transparent pixel electrodes 9a (indicated by dotted lines 9a ') are provided in a matrix on a TFT array substrate of the electro-optical device. A data line 6a and a scanning line 3a are provided along each of the boundaries.
[0048]
In addition, a scanning line 3a is arranged so as to face a channel region 1a 'indicated by a hatched region ascending in FIG. 2 in the semiconductor layer 1a, and the scanning line 3a includes a gate electrode. The scanning line 3a has a wide gate electrode portion facing the channel region 1a '.
[0049]
As described above, at the intersections of the scanning lines 3a and the main lines 61a of the data lines 6a, the pixel switching TFTs 30 in which a part of the scanning lines 3a are opposed to each other as gate electrodes are provided in the channel region 1a '. Have been.
[0050]
As shown in FIGS. 2 to 4, the third interlayer insulating film 43a serving as a base surface of the pixel electrode 9a has a step having a step whose upper surface is flattened by a CMP process by a manufacturing process unique to the present invention described later. The portion 402a is formed in a lattice shape in the vertical and horizontal directions in FIG. 2, that is, along the data line 6a and the scanning line 3a, respectively.
[0051]
The storage capacitor 70 includes a relay layer 71 serving as a pixel potential side capacitor electrode connected to the high-concentration drain region 1e and the pixel electrode 9a of the TFT 30, and a part of the capacitor line 300 serving as a fixed potential side capacitor electrode. It is formed by being opposed to each other with the film 75 interposed therebetween.
[0052]
The capacitance line 300 is made of, for example, a conductive light-shielding film containing a metal or an alloy, constitutes an example of an upper light-shielding film (built-in light-shielding film), and also functions as a fixed-potential-side capacitance electrode. The capacitance line 300 is made of, for example, a simple metal, an alloy, or a metal including at least one of refractory metals such as Ti (titanium), Cr (chromium), W (tungsten), Ta (tantalum), and Mo (molybdenum). It is made of silicide, polysilicide, or a material obtained by laminating these. The capacitance line 300 may include another metal such as Al (aluminum) and Ag (silver). Alternatively, however, the capacitance line 300 may have a multilayer structure in which a first film made of a conductive polysilicon film or the like and a second film made of a metal silicide film containing a high melting point metal are stacked.
[0053]
On the other hand, the relay layer 71 is made of, for example, a conductive polysilicon film and functions as a pixel potential side capacitance electrode. The relay layer 71 has a function as a light absorption layer or another example of an upper light-shielding film disposed between the capacitor line 300 as the upper light-shielding film and the TFT 30 in addition to the function as the pixel potential side capacitance electrode. Further, it has a function of relay-connecting the pixel electrode 9a and the high-concentration drain region 1e of the TFT 30. However, the relay layer 71 may be formed of a single-layer film or a multi-layer film containing a metal or an alloy, similarly to the capacitance line 300.
[0054]
The capacitor line 300 extends in a stripe shape along the scanning line 3a when viewed in a plan view, and a portion overlapping the TFT 30 projects vertically in FIG. The data lines 6a extending in the vertical direction in FIG. 2 and the capacitance lines 300 extending in the horizontal direction in FIG. 2 are formed so as to intersect with each other. An upper light-shielding film (built-in light-shielding film) is formed in a lattice shape when viewed, and defines an opening area of each pixel.
[0055]
Below the TFT 30 on the TFT array substrate 10, a lower light-shielding film 11a is provided in a lattice shape. The lower light-shielding film 11a includes, for example, at least one of refractory metals such as Ti, Cr, W, Ta, and Mo, like the capacitance line 300 that constitutes an example of the upper light-shielding film as described above. It is composed of a single metal, an alloy, a metal silicide, a polysilicide, a laminate of these, and the like. Alternatively, other metals such as Al and Ag are included.
[0056]
The dielectric film 75 disposed between the relay layer 71 as a capacitance electrode and the capacitance line 300 is, for example, a relatively thin HTO (High Temperature Oxide) film having a thickness of about 5 to 200 nm (nanometers), an LTO (Low Temperature). (Oxide) film or the like, or a silicon nitride film or the like.
[0057]
The capacitance line 300 extends from the image display area where the pixel electrode 9a is arranged to the periphery thereof, is electrically connected to a constant potential source, and has a fixed potential. As such a constant potential source, a scanning line driving circuit for supplying a scanning signal for driving the TFT 30 to the scanning line 3a and a sampling circuit for supplying an image signal to the data line 6a which will be described later. A constant potential source such as a positive power supply or a negative power supply supplied to the circuit, or a constant potential supplied to the counter electrode 21 of the counter substrate 20 may be used. Further, the lower light-shielding film 11a also extends from the image display area to the periphery thereof and is connected to a constant potential source, similarly to the capacitor line 300, in order to prevent the potential fluctuation from adversely affecting the TFT 30. Good to do.
[0058]
The pixel electrode 9a is electrically connected to the high-concentration drain region 1e of the semiconductor layer 1a via the contact holes 83 and 85 by relaying the relay layer 71. That is, in the present embodiment, the relay layer 71 has a function of relay-connecting the pixel electrode 9a to the TFT 30 in addition to the function of the storage capacitor 70 as the pixel potential side capacitor electrode and the function as the light absorption layer. By using the relay layer 71 in this way, even if the interlayer distance is as long as, for example, about 2000 nm, the contact hole and the groove can provide a good connection between the two while avoiding the technical difficulty of connecting them with one contact hole. Connection can be made, the pixel aperture ratio can be increased, and it is also useful for preventing penetration of etching when a contact hole is opened.
[0059]
As shown in FIGS. 3 and 4, the electro-optical device includes a transparent TFT array substrate 10 and a transparent counter substrate 20 disposed to face the TFT array substrate 10. The TFT array substrate 10 is made of, for example, a quartz substrate, a glass substrate, or a silicon substrate, and the counter substrate 20 is made of, for example, a glass substrate or a quartz substrate.
[0060]
The pixel electrode 9a is provided on the TFT array substrate 10, and an alignment film 16 on which a predetermined alignment process such as a rubbing process is performed is provided above the pixel electrode 9a. The pixel electrode 9a is made of, for example, a transparent conductive film such as an ITO (Indium Tin Oxide) film. The alignment film 16 is made of, for example, an organic film such as a polyimide film.
[0061]
In this embodiment, in particular, the pixel electrode 9a is patterned by a manufacturing process specific to the present invention described later. That is, as a result of the ITO film portion once formed on the convex portion 402a in the middle of the manufacturing process being polished and removed by the CMP process to the level indicated by the level Lc in FIG. 4, the pixel electrode 9a has an island shape for each pixel. Is divided into In other words, the pixel electrodes 9a that are vertically and horizontally adjacent to each other are partitioned in a lattice shape by the convex portions 402a. The edges of the upper surface of the convex portion 402a correspond to the edges of the pixel electrode 9a, and the pixel electrode 9a and the relay layer 71 are formed on the entire upper surface of the third interlayer insulating film 43a that has not been polished and removed by the CMP process. The pixel electrode 9a is formed from the ITO film including the inside of the contact hole 85 connecting the pixel electrode 9a to the pixel electrode 9a.
[0062]
On the other hand, a counter electrode 21 is provided on the entire surface of the counter substrate 20, and an alignment film 22 on which a predetermined alignment process such as a rubbing process is performed is provided below the counter electrode 21. The counter electrode 21 is made of, for example, a transparent conductive film such as an ITO film. The alignment film 22 is made of an organic film such as a polyimide film.
[0063]
The opposing substrate 20 may be provided with a lattice-shaped or stripe-shaped light-shielding film. By adopting such a configuration, incident light from the counter substrate 20 side can be transmitted to the channel region 1a 'and the light blocking film on the counter substrate 20 together with the capacitance line 300 and the data line 6a constituting the upper light shielding film as described above. Penetration into the low-concentration source region 1b and the low-concentration drain region 1c can be more reliably prevented. Further, the light-shielding film on the counter substrate 20 functions to prevent a temperature rise of the electro-optical device by forming at least a surface to be irradiated with incident light with a highly reflective film.
[0064]
Between the TFT array substrate 10 and the opposing substrate 20, which are arranged so that the pixel electrode 9a and the opposing electrode 21 face each other, an electro-optical material is provided in a space surrounded by a sealing material described later. A liquid crystal, which is an example of the above, is sealed, and a liquid crystal layer 50 is formed. The liquid crystal layer 50 assumes a predetermined alignment state by the alignment films 16 and 22 when no electric field is applied from the pixel electrode 9a. The liquid crystal layer 50 is made of, for example, a liquid crystal in which one or several kinds of nematic liquid crystals are mixed. The sealing material is an adhesive made of, for example, a photo-curing resin or a thermosetting resin for bonding the TFT array substrate 10 and the counter substrate 20 around the periphery thereof, and for setting the distance between the two substrates to a predetermined value. Gap material such as glass fiber or glass beads.
[0065]
Further, a base insulating film 12 is provided below the pixel switching TFT 30. The base insulating film 12 has a function of interlayer insulating the TFT 30 from the lower light-shielding film 11a and is formed on the entire surface of the TFT array substrate 10 so that the surface of the TFT array substrate 10 becomes rough during polishing or remains after cleaning. It has a function of preventing deterioration of characteristics of the pixel switching TFT 30 due to dirt or the like.
[0066]
In FIG. 3, the pixel switching TFT 30 has an LDD (Lightly Doped Drain) structure, and includes a scanning line 3a, a channel region 1a 'of the semiconductor layer 1a in which a channel is formed by an electric field from the scanning line 3a, and a scan. An insulating film 2 including a gate insulating film that insulates the line 3a from the semiconductor layer 1a; a low-concentration source region 1b and a low-concentration drain region 1c of the semiconductor layer 1a; a high-concentration source region 1d and a high-concentration drain region 1e of the semiconductor layer 1a It has.
[0067]
On the scanning line 3a, a first interlayer insulating film 41 having a contact hole 81 leading to the high-concentration source region 1d and a contact hole 83 leading to the high-concentration drain region 1e is formed.
[0068]
A relay layer 71 and a capacitance line 300 are formed on the first interlayer insulating film 41, and a second interlayer insulating film 42 in which contact holes 81 and 85 are respectively formed is formed thereon. .
[0069]
The data lines 6a are formed on the second interlayer insulating film 42, and a third interlayer insulating film 43a in which a contact hole 85 leading to the relay layer 71 is formed is formed thereon. The pixel electrode 9a is provided on the upper surface of the third interlayer insulating film 43a configured as described above.
[0070]
Next, a manufacturing process of the electro-optical device according to the present embodiment configured as described above will be described with reference to FIGS. Here, FIGS. 5 to 7 are process diagrams showing the cross-sectional structures at locations corresponding to the BB ′ cross section and the CC ′ cross section shown in FIG. 4 for each process.
[0071]
First, in step (1) of FIG. 5, a substrate 10 such as a silicon substrate, a quartz substrate, or a glass substrate is prepared. Here, preferably N 2 Annealing is performed at a high temperature of about 850 to 1300 ° C., more preferably 1000 ° C. in an atmosphere of an inert gas such as (nitrogen), and pre-processed to reduce distortion generated in the substrate 10 in a high-temperature process performed later. deep.
[0072]
Subsequently, a metal such as Ti, Cr, W, Ta, Mo, or a metal alloy film such as a metal silicide is formed on the entire surface of the substrate 10 thus processed by a sputtering method or the like to a thickness of about 100 to 500 nm. After forming a light-shielding layer having a thickness of preferably about 200 nm, a lower light-shielding film 11a as shown in FIG. 2 is formed in the image display region by photolithography and etching.
[0073]
Subsequently, a TEOS (tetra-ethyl-ortho-silicate) gas, a TEB (tetra-ethyl-borate) gas, and a TMOP (tetra-methyl) are formed on the lower light-shielding film 11a by, for example, normal pressure or reduced pressure CVD. A base insulating film 12 made of a silicate glass film such as NSG, PSG, BSG, or BPSG, a silicon nitride film, a silicon oxide film, or the like is formed using an (oxy-foslate) gas or the like.
[0074]
Next, in step (2) of FIG. 5, an amorphous silicon film is formed on the base insulating film 12 by low-pressure CVD or the like, and an annealing process is performed to grow the polysilicon film in a solid phase. Alternatively, a polysilicon film is directly formed by a low pressure CVD method or the like without passing through the amorphous silicon film. Next, a semiconductor layer 1a having a predetermined pattern shown in FIG. 2 is formed in the image display area by subjecting the polysilicon film to a photolithography step, an etching step, and the like. Further, an insulating film 2 serving as a gate insulating film is formed by thermal oxidation or the like (see FIG. 3). As a result, the thickness of the semiconductor layer 1a or the semiconductor layer 320 is about 30 to 150 nm, preferably about 35 to 50 nm, and the thickness of the insulating film 2 is about 20 to 150 nm. Preferably, it has a thickness of about 30 to 100 nm.
[0075]
Next, in step (3) of FIG. 5, a polysilicon film is deposited to a thickness of about 100 to 500 nm by a low pressure CVD method or the like, and P (phosphorus) is thermally diffused to make the polysilicon film conductive. Thereafter, a scanning line 3a having a predetermined pattern shown in FIG. 2 is formed in the image display area by a photolithography step, an etching step, and the like (not shown in FIG. 5). The semiconductor layer 1a of the pixel switching TFT 30 having the LDD structure including the low-concentration source region 1b and the low-concentration drain region 1c, the high-concentration source region 1d, and the high-concentration drain region 1e is image-displayed by doping the impurity ions in a step. Formed in the region.
[0076]
Subsequently, a first interlayer insulating film 41 made of a silicate glass film such as NSG, PSG, BSG, or BPSG, a silicon nitride film, a silicon oxide film, or the like is formed using, for example, normal pressure or reduced pressure CVD, TEOS gas, or the like. I do. Subsequently, the contact holes 81 and 83 shown in FIGS. 2 and 3 are formed in the first interlayer insulating film 41 by dry etching, wet etching or a combination thereof.
[0077]
Next, in step (4) of FIG. 6, a polysilicon film is deposited by a low-pressure CVD method or the like, and phosphorus (P) is thermally diffused, and the polysilicon film is made conductive to form a relay layer 71. Further, a dielectric film 75 made of a high-temperature silicon oxide film (HTO film) or a silicon nitride film is deposited to a relatively small thickness of about 50 nm by a low pressure CVD method, a plasma CVD method, or the like, and then Ti, Cr, W A capacitance line 300 is formed by sputtering a metal such as Ta, Mo, or the like, or a metal alloy film such as a metal silicide. Thus, a storage capacitor 70 is formed in the image display area.
[0078]
Next, in step (5) of FIG. 6, a silicate glass film such as NSG, PSG, BSG, or BPSG, a silicon nitride film, a silicon oxide film, or the like is formed using, for example, normal pressure or reduced pressure CVD, TEOS gas, or the like. A two-layer insulating film 42 is formed.
[0079]
Next, in step (6) of FIG. 6, after the contact hole 81 is formed by dry etching such as reactive ion etching or reactive ion beam etching on the second interlayer insulating film 42, the contact hole 81 is formed on the second interlayer insulating film 42. A low-resistance metal such as Al or a metal silicide having a light-shielding property or a metal silicide is deposited as a metal film to a thickness of about 100 to 500 nm, preferably about 300 nm by sputtering or the like. Then, a data line 6a having a predetermined pattern is formed in the image display area by photolithography and etching (see FIGS. 2 and 3).
[0080]
Next, in step (7) of FIG. 7, a silicate glass film such as NSG, PSG, BSG, or BPSG, a silicon nitride film, a silicon oxide film, or the like is formed using, for example, normal pressure or reduced pressure CVD, TEOS gas, or the like. A three-layer insulating film 43 is formed. Here, for example, the third interlayer insulating film 43 is formed so as to have a convex pattern with a height of, for example, about 50 nm to 200 nm in a gap region other than a region where the pixel electrode 9a is formed on the substrate. At this stage, a sharp angular projection is formed from the third interlayer insulating film 43. As is apparent from the figure, such a steep protrusion is efficiently formed by utilizing the storage capacitor 70, the data line 6a, the semiconductor layer 1a, and the like existing on the underlying side. Alternatively, or in addition, such protrusions may be formed by patterning the interlayer insulating film.
[0081]
Subsequently, the ITO film 9 is formed on the third interlayer insulating film 43 by, for example, sputtering, low temperature or room temperature CVD (Chemical Vapor Deposition), or the like. Here, for example, an ITO film 9 having a thickness of about 50 nm to 200 nm is formed. Then, a portion of the ITO film 9 formed on the convex portion of the third interlayer insulating film 43 becomes convex. On the other hand, in the ITO film 9, a portion formed on a flat portion other than the convex portion of the interlayer insulating film 43 becomes flat, as is apparent particularly from the CC ′ cross section.
[0082]
Next, in step (8) of FIG. 7, the surface of the ITO film 9 is chemically and mechanically polished by a CMP process. Specifically, for example, while a slurry (chemical polishing liquid) containing silica particles is allowed to flow on a polishing pad fixed on a polishing plate, the substrate surface fixed on a spindle is brought into rotational contact with the polishing pad to form an ITO. The surface of the film 9 is polished. Then, after the third interlayer insulating film 43 is exposed, it is slightly polished. Here, for example, by performing time management or forming an appropriate stopper layer at a predetermined position on the TFT array substrate 10, when the desired pixel electrode 9a is patterned after the polishing process is continued, the CMP process is performed. To stop. As a result, the pixel electrode 9a whose surface is at the level Lc and whose edges are patterned is completed.
[0083]
In this case, the stopper layer surface is detected by, for example, forming a stopper layer having a lower polishing rate for the CMP process than the ITO film 9 or the third interlayer insulating film 43 in a peripheral region located around the image display region in advance. A friction detection type that detects a change in the coefficient of friction when the stopper layer is exposed, a vibration detection type that detects vibration that occurs when the stopper layer is exposed, and a change in the amount of reflected light when the stopper layer is exposed. What is necessary is just to carry out by the optical system which detects.
[0084]
As described above, of the ITO film 9 formed in the entire area of the image display area in the step (7), a portion formed on the convex portion of the third interlayer insulating film 43 is selectively removed in the step (8). be able to. As a result, the pixel electrode 9a divided by the convex portion 402a of the third interlayer insulating film 43a exposed in the gap region of the pixel electrode 9a is formed. That is, the patterning of the pixel electrode 9a can be performed with high precision by the CMP process. Further, by forming the third interlayer insulating film 43 with a thickness of, for example, about 800 nm in the step (7), the underlying data line 6a is not broken by the CMP processing in the step (8). . In the present embodiment, in particular, a structure is obtained in which the convex portion 402a separating the pixel electrode 9a is slightly higher than the surrounding pixel electrode 9a.
[0085]
After the step (8), a coating liquid for a polyimide-based alignment film is applied onto the pixel electrode 9a, and a rubbing process is performed so as to have a predetermined pretilt angle and in a predetermined direction. 16 are formed.
[0086]
When the electro-optical device is constructed as a reflection type, the pixel electrode 9a may be formed of an opaque material having a high reflectance, such as Al, instead of ITO.
[0087]
(Second embodiment of electro-optical device)
A second embodiment according to the electro-optical device of the present invention will be described with reference to FIGS.
[0088]
First, the configuration of the second embodiment will be described with reference to FIG. Here, FIG. 8 is a cross-sectional view at a location corresponding to the BB ′ cross-section of FIG. In FIG. 8, the scale of each layer and each member is different so that each layer and each member have a size that can be recognized in the drawing.
[0089]
In the second embodiment, the shape of the third interlayer insulating film 43b, the shape of the convex portion 402b of the third interlayer insulating film 43b, and the shape of the pixel electrode 9b whose edge is defined by the third interlayer insulating film 43b are different from those in the first embodiment. Other configurations are the same as in the first embodiment.
[0090]
That is, as shown in FIG. 8, in the second embodiment, the convex portion 402b of the third interlayer insulating film 43b is formed by patterning, not by the existence of the data line 6a or the like located on the underlying side. Therefore, the convex portion 402b is formed with high dimensional accuracy or positional accuracy without depending on the existence of the data line 6a or the like located on the base side. Furthermore, the edge of the pixel electrode 9a is defined by being formed on such a convex portion 402b and being polished and removed to a level Lc by a CMP process. In this case, in particular, since the side wall of the convex portion 402b is raised almost vertically by patterning, there is an advantage that even if there is some error in the level Lc, the planar pattern or contour of the pixel electrode 9a can be made almost the same.
[0091]
Next, a manufacturing process of the electro-optical device according to the second embodiment configured as described above will be described with reference to FIGS. 9 to 10 are process diagrams showing, for each process, a cross-sectional structure at a location corresponding to the BB 'cross section and the CC' cross section shown in FIG.
[0092]
In the manufacturing process according to the second embodiment, the same steps as the steps (1) to (6) of the manufacturing process according to the first embodiment shown in FIGS. 5 and 6 are performed. Therefore, description of these similar steps is omitted.
[0093]
That is, in the step (7-1b) of FIG. 9 following the step (6), for example, a silicate glass film such as NSG, PSG, BSG, BPSG, a silicon oxide film, etc. Is first formed to a thickness of about several hundred nm, and the upper surface is once flattened by a CMP process or the like to form an interlayer insulating film 43.
[0094]
Subsequently, in the step (7-2b) of FIG. 9, a convex portion having a width Id smaller than the data line 6a is formed by patterning the planarized interlayer insulating film 43, for example. Since this patterning is performed on the planarized interlayer insulating film 43, the patterning can be performed with high accuracy without being affected by the underlying data lines 6a and the like. Here, for example, the third interlayer insulating film 43 is formed so as to have a convex pattern having a height of, for example, about 50 nm to 200 nm in a gap region other than a region where the pixel electrode 9b is formed on the substrate.
[0095]
Subsequently, in a step (7-3b) in FIG. 10, an ITO film 9 is formed on the third interlayer insulating film 43, preferably by applying a fluid ITO material. As a result, the ITO film 9 having a gentle slope along the side wall of the steep protrusion is formed. However, it may be formed by, for example, sputtering, low temperature or room temperature CVD, or the like. Here, for example, an ITO film 9 having a thickness of about 50 nm to 200 nm is formed. In any case, a portion of the ITO film 9 formed on the convex portion of the third interlayer insulating film 43 has a gradual step or a convex shape having a steep step. On the other hand, in the ITO film 9, a portion formed on a flat portion other than the convex portion of the interlayer insulating film 43 becomes flat, as is apparent particularly from the CC ′ cross section.
[0096]
Next, in a step (8b) in FIG. 10, the surface of the ITO film 9 is chemically and mechanically polished by a CMP process. Then, the third interlayer insulating film 43 is slightly polished after being exposed, and the CMP process is stopped by time management or an appropriate stopper layer. As a result, a pixel electrode 9b whose surface is level Lc and whose edges are patterned is completed.
[0097]
As described above, according to the manufacturing process according to the second embodiment, the ITO film 9 formed on the entire area of the image display area in the step (7-3b) is formed on the convex portion of the third interlayer insulating film 43. The removed portion can be selectively removed in step (8b). As a result, the pixel electrode 9b divided by the convex portion 402b of the third interlayer insulating film 43b exposed in the gap region of the pixel electrode 9b is formed. That is, the patterning of the pixel electrode 9b can be performed with high precision by the CMP process. In addition, since the side wall of the convex portion 402b is raised almost vertically by the patterning in the step (7-2b), even if there is some error in the level Lc in the step (8b), the planar pattern or the contour of the pixel electrode 9b is not affected. Can be made almost the same. In this embodiment, in particular, a structure is obtained in which the convex portion 402b separating the pixel electrode 9b is slightly higher than the surrounding pixel electrode 9b.
[0098]
In addition, in the step (7-3b) of FIG. 10, by forming the ITO film 9 by applying a fluid ITO material, the inclination of the pixel electrode 9b in the vicinity of the convex portion 402b in the third interlayer insulating film 43b is reduced. Can be formed loosely. This can reduce unevenness in the rubbing treatment on the alignment film on the pixel electrode 9b, and effectively prevent poor alignment of the liquid crystal due to a steep step on the surface of the liquid crystal layer 50. More specifically, at the time of the rubbing process, since the level difference of the pixel electrode 9b is gentle, it is possible to perform the rubbing process satisfactorily even at a place where the rubbing is rubbed up, especially at a place where the rubbing is rubbed down. .
[0099]
Here, the relationship between the inclination of the pixel electrode 9b and the rubbing direction will be described with reference to FIG. FIG. 11 is a schematic side view showing the relationship between the inclination of the step of the pixel electrode 9b and the alignment state of the liquid crystal molecules in the electro-optical device according to the second embodiment.
[0100]
As shown in FIG. 11A, the liquid crystal molecules 50a constituting the liquid crystal layer 50 are subjected to a rubbing process in the left-right direction in the figure, and are subjected to surface treatment on the alignment film 16 to give a predetermined pretilt angle. And a predetermined orientation state. Then, by applying an electric field according to the image signal, each liquid crystal molecule 50a rotates to the position indicated by the broken line in the figure.
[0101]
At this time, as shown in FIG. 11 (b), when the liquid crystal molecules 50a constituting the liquid crystal layer 50 have a convex portion which gives an inclination 301 in a direction intersecting with the rubbing direction on the lower ground surface of the alignment film 16, this inclination is applied. The alignment state of the liquid crystal molecules 50a is disturbed in the portion. Further, as shown in FIG. 11C, when there is a convex portion that gives a steeper inclination 301 ′, the disorder of the alignment state of the liquid crystal molecules 50a becomes significant.
[0102]
Therefore, by forming the pixel electrode 9b having a gently sloping edge near the convex portion 402b as in the present embodiment, it is possible to reduce poor alignment of the liquid crystal molecules 50c due to a step near the convex portion 402b. It is advantageous. Further, even if the steps are the same, if the rubbing treatment is performed in a direction parallel to the steps, the disorder of the alignment state of the liquid crystal molecules 50c due to the steps is reduced. That is, it is advantageous to perform a rubbing process in a direction in which the disorder of the alignment state is reduced as shown in FIG.
[0103]
(Third embodiment of electro-optical device)
A third embodiment according to the electro-optical device of the present invention will be described with reference to FIGS.
[0104]
First, the configuration of the third embodiment will be described with reference to FIG. Here, FIG. 12 is a cross-sectional view at a location corresponding to the BB ′ cross-section in FIG. 2 as in FIG. 4 or FIG. In FIG. 12, the scale of each layer and each member is made different in order to make each layer and each member a recognizable size in the drawing.
[0105]
In the third embodiment, the shape of the third interlayer insulating film 43c, the shape of the convex portion 402c of the third interlayer insulating film 43c, and the shape of the pixel electrode 9c whose edge is defined by the third interlayer insulating film 43c are different from those in the first embodiment. Other configurations are the same as in the first embodiment. Alternatively, the third embodiment is the same as the second embodiment except for the level at which the third interlayer insulating film 43c is polished and removed by CMP.
[0106]
That is, as shown in FIG. 12, in the third embodiment, the convex portion 402c of the third interlayer insulating film 43c is formed by patterning, not by the existence of the data line 6a or the like located on the underlying side. Therefore, the protrusion 402c is formed with high dimensional accuracy or position accuracy without depending on the existence of the data line 6a or the like located on the base side. Further, the edge of the pixel electrode 9c is defined by being formed on such a convex portion 402c and being polished and removed to a level Lc by a CMP process. In this case, in particular, since the side wall of the convex portion 402c is raised almost vertically by patterning, even if there is some error in the level Lc, there is an advantage that the planar pattern or contour of the pixel electrode 9c can be made almost the same. In particular, the pixel electrode 9c is embedded in a recess other than the protrusion 402c in the third interlayer insulating film 43c such that the height of the protrusion 402c and the surface of the pixel electrode 9c are the same. For this reason, unevenness in rubbing of the alignment film on the pixel electrode 9c is basically reduced, and poor alignment of the liquid crystal due to the steps (see FIGS. 11B and 11C) is basically eliminated. (See FIG. 11A).
[0107]
Next, a manufacturing process of the electro-optical device according to the third embodiment configured as described above will be described with reference to FIG. Here, FIG. 13 is a process diagram showing a cross-sectional structure at a position corresponding to the BB ′ cross section and the CC ′ cross section shown in FIG. 4 for each process.
[0108]
In the manufacturing process according to the third embodiment, steps similar to the steps (1) to (6) of the manufacturing process according to the first embodiment shown in FIGS. 5 and 6 are performed. The same steps as the steps (7-1b) and (7-2b) shown in FIG. 9 are performed. Therefore, description of these similar steps is omitted.
[0109]
That is, in the step (7c) of FIG. 13 subsequent to the step (6), the ITO film 9 is formed on the third interlayer insulating film 43 by, for example, sputtering, low temperature or normal temperature CVD, or the like. Here, for example, an ITO film 9 having a thickness of about several hundred nm is formed. In any case, a portion of the ITO film 9 formed on the convex portion of the third interlayer insulating film 43 has a gradual step or a convex shape having a steep step. On the other hand, in the ITO film 9, a portion formed on a flat portion other than the convex portion of the interlayer insulating film 43 becomes flat, as is apparent particularly from the CC ′ cross section.
[0110]
Next, in a step (8c) of FIG. 13, the surface of the ITO film 9 is chemically and mechanically polished by a CMP process. Then, after the third interlayer insulating film 43 is exposed, it is slightly polished to detect that the entire surface is flattened, and the CMP process is stopped. As a result, a pixel electrode 9c whose surface is level Lc and whose edges are patterned is completed.
[0111]
As described above, according to the manufacturing process according to the second embodiment, of the ITO film 9 formed over the entire image display region in the step (7c), the portion formed on the convex portion of the third interlayer insulating film 43 Can be selectively removed in step (8c). As a result, a pixel electrode 9c separated by the convex portion 402c of the third interlayer insulating film 43c exposed in the gap region of the pixel electrode 9b is formed. That is, the patterning of the pixel electrode 9b can be performed with high precision by the CMP process. In addition, since the side wall of the convex portion 402c is almost vertically raised by patterning, even if there is some error in the level Lc in the step (8c), the planar pattern or contour of the pixel electrode 9c can be made almost the same. In the present embodiment, in particular, a structure is obtained in which the convex portion 402c that partitions the pixel electrode 9c has the same height as the surrounding pixel electrode 9b. As a result, similarly to the case shown in FIG. 11A, poor alignment of the liquid crystal can be reduced.
[0112]
As described with reference to FIGS. 1 to 13 described above, according to each embodiment, a high-definition image can be displayed by patterning the pixel electrodes 9a to 9c with high accuracy.
[0113]
In each of the embodiments described above, the pixel switching TFT 30 is of a top gate type, but may be a bottom gate type TFT. In addition, the TFT 30 may be configured to include a single crystal semiconductor layer formed by bonded SOI.
[0114]
In each of the embodiments described above, the switching TFT 30 has an LDD structure, for example, as shown in FIG. 3, but has an offset structure in which impurity ions are not implanted into the low-concentration source region 1b and the low-concentration drain region 1c. Alternatively, a self-aligned TFT in which impurity ions are implanted at a high concentration using a gate electrode formed of a part of the scanning line 3a as a mask to form high-concentration source and drain regions in a self-aligned manner may be used. Further, in the present embodiment, the gate switching TFT 30 for pixel switching has a single gate structure in which only one gate electrode is disposed between the high-concentration source region 1d and the high-concentration drain region 1e. May be arranged.
[0115]
(Overall configuration of electro-optical device)
The overall configuration of the electro-optical device according to each embodiment configured as described above will be described with reference to FIGS. FIG. 14 is a plan view of the TFT array substrate 10 together with the components formed thereon as viewed from the counter substrate 20, and FIG. 15 is a cross-sectional view taken along the line HH 'of FIG.
[0116]
In FIG. 14, a sealing material 52 is provided on the TFT array substrate 10 along the edge thereof, and a light shielding film 53 as a frame defining the periphery of the image display area 10a is provided in parallel with the inside of the sealing material 52. Is provided. In a region outside the sealing material 52, a data line driving circuit 101 for driving the data line 6a by supplying an image signal to the data line 6a at a predetermined timing and an external circuit connection terminal 102 are provided along one side of the TFT array substrate 10. A scanning line driving circuit 104 for driving the scanning line 3a by supplying a scanning signal to the scanning line 3a at a predetermined timing is provided along two sides adjacent to this one side. If the delay of the scanning signal supplied to the scanning line 3a does not matter, it goes without saying that the scanning line driving circuit 104 may be provided on only one side. Further, the data line driving circuits 101 may be arranged on both sides along the side of the image display area 10a. Further, on one remaining side of the TFT array substrate 10, a plurality of wirings 105 for connecting between the scanning line driving circuits 104 provided on both sides of the image display area 10a are provided. In at least one of the corners of the opposing substrate 20, a conductive material 106 for electrically connecting the TFT array substrate 10 and the opposing substrate 20 is provided. Then, as shown in FIG. 15, the counter substrate 20 having substantially the same contour as the sealing material 52 shown in FIG. 14 is fixed to the TFT array substrate 10 by the sealing material 52.
[0117]
In addition, on the TFT array substrate 10, in addition to the data line driving circuit 101, the scanning line driving circuit 104, etc., a sampling circuit for applying an image signal to a plurality of data lines 6a at a predetermined timing, a plurality of data lines 6a, a precharge circuit for supplying a precharge signal of a predetermined voltage level prior to the image signal, an inspection circuit for inspecting the quality, defects, and the like of the electro-optical device during manufacturing or shipping are formed. Is also good.
[0118]
In the embodiment described above with reference to FIGS. 1 to 15, instead of providing the data line driving circuit 101 and the scanning line driving circuit 104 on the TFT array substrate 10, for example, they are mounted on a TAB (Tape Automated Bonding) substrate. The driving LSI thus formed may be electrically and mechanically connected via an anisotropic conductive film provided on the periphery of the TFT array substrate 10. For example, a TN (Twisted Nematic) mode, an STN (Super Twisted Nematic) mode, and a VA (Vertically Aligned) mode are respectively provided on the side of the opposite substrate 20 on which the projected light is incident and on the side of the TFT array substrate 10 from which the emitted light is emitted. A polarizing film, a retardation film, a polarizing plate, and the like are arranged in a predetermined direction according to an operation mode such as a mode, a PDLC (Polymer Dispersed Liquid Crystal) mode, and a normally white mode / a normally black mode.
[0119]
Since the electro-optical device in the embodiment described above is applied to a projector, three electro-optical devices are used as light valves for RGB, respectively, and each light valve is provided with a dichroic mirror for RGB color separation. The light of each color decomposed is then incident as projection light. Therefore, in each embodiment, the opposing substrate 20 is not provided with a color filter. However, an RGB color filter may be formed on the opposing substrate 20 in a predetermined area facing the pixel electrode 9a together with its protective film. In this way, the electro-optical device in each embodiment can be applied to a direct-view or reflective color electro-optical device other than the projector. Further, a micro lens may be formed on the counter substrate 20 so as to correspond to one pixel. Alternatively, it is also possible to form a color filter layer with a color resist or the like under the pixel electrode 9a facing the RGB on the TFT array substrate 10. With this configuration, a bright electro-optical device can be realized by improving the efficiency of collecting incident light. Furthermore, a dichroic filter that produces RGB colors using light interference may be formed by depositing a number of interference layers having different refractive indexes on the counter substrate 20. According to the counter substrate with the dichroic filter, a brighter color electro-optical device can be realized.
[0120]
(Embodiment of electronic device)
Next, an overall configuration, particularly an optical configuration, of an embodiment of a projection type color display device as an example of an electronic apparatus using the electro-optical device described above in detail as a light valve will be described. FIG. 16 is a schematic sectional view of a projection type color display device.
[0121]
In FIG. 16, a liquid crystal projector 1100, which is an example of a projection type color display device according to the present embodiment, prepares three liquid crystal modules each including a liquid crystal device 100 in which a driving circuit is mounted on a TFT array substrate, and respectively supplies light for RGB. The projector is used as the bulbs 100R, 100G, and 100B. In the liquid crystal projector 1100, when projection light is emitted from a lamp unit 1102 of a white light source such as a metal halide lamp, three mirrors 1106 and two dichroic mirrors 1108 light components R, G, and R corresponding to the three primary colors of RGB. B, and are led to the light valves 100R, 100G, and 100B corresponding to each color. At this time, in particular, the B light is guided through a relay lens system 1121 including an entrance lens 1122, a relay lens 1123, and an exit lens 1124 in order to prevent light loss due to a long optical path. The light components corresponding to the three primary colors modulated by the light valves 100R, 100G, and 100B, respectively, are recombined by the dichroic prism 1112, and then projected as a color image on the screen 1120 via the projection lens 1114.
[0122]
The present invention is not limited to the above-described embodiment, and can be appropriately changed without departing from the gist or the idea of the invention which can be read from the claims and the entire specification, and the electro-optic with such changes The method of manufacturing the device, the electro-optical device, and the electronic device are also included in the technical scope of the present invention.
[Brief description of the drawings]
FIG. 1 is an equivalent circuit of various elements, wirings, and the like provided in a plurality of pixels in a matrix forming an image display area according to a first embodiment of the electro-optical device of the present invention.
FIG. 2 is a plan view of a plurality of pixel groups adjacent to each other on a TFT array substrate on which data lines, scanning lines, pixel electrodes, and the like are formed in the electro-optical device of the embodiment.
FIG. 3 is a sectional view taken along the line KK ′ of FIG. 2;
FIG. 4 is a sectional view taken along line BB ′ of FIG. 2;
FIG. 5 is a process diagram (part 1) illustrating the manufacturing process of the electro-optical device according to the first embodiment in order at locations corresponding to the BB ′ cross section and the CC ′ cross section of FIG. 2;
FIG. 6 is a process diagram (part 2) illustrating the manufacturing process of the electro-optical device according to the first embodiment in order at locations corresponding to the BB ′ cross section and the CC ′ cross section of FIG. 2;
FIG. 7 is a process diagram (part 3) illustrating the manufacturing process of the electro-optical device of the first embodiment in order at locations corresponding to the BB ′ cross section and the CC ′ cross section of FIG. 2;
FIG. 8 is a cross-sectional view of a portion corresponding to a cross section taken along line BB ′ of FIG. 2 in a second embodiment according to the electro-optical device of the present invention.
FIG. 9 is a process diagram (part 1) illustrating a manufacturing process of the electro-optical device according to the second embodiment in order at locations corresponding to the BB ′ cross section and the CC ′ cross section of FIG. 2;
FIG. 10 is a process diagram (part 2) showing the manufacturing process of the electro-optical device according to the second embodiment in order at locations corresponding to the BB ′ section and the CC ′ section in FIG. 2;
FIG. 11 is a schematic side view illustrating the relationship between the inclination of a step due to a convex portion and the alignment state of liquid crystal molecules in the electro-optical device according to the second embodiment.
FIG. 12 is a cross-sectional view of a portion corresponding to a cross section taken along line BB ′ of FIG. 2 in a third embodiment according to the electro-optical device of the present invention.
FIG. 13 is a process diagram sequentially illustrating a manufacturing process of the electro-optical device according to the third embodiment at locations corresponding to the BB ′ cross section and the CC ′ cross section of FIG. 2;
FIG. 14 is a plan view of a TFT array substrate in the electro-optical device according to the embodiment, together with components formed thereon, as viewed from a counter substrate side.
FIG. 15 is a sectional view taken along the line HH ′ of FIG. 14;
FIG. 16 is a schematic sectional view showing a color liquid crystal projector as an example of a projection type color display device which is an embodiment of the electronic apparatus of the invention.
[Explanation of symbols]
1a: Semiconductor layer
3a: scanning line
6a Data line
9a: Pixel electrode
10 ... TFT array substrate
16 Alignment film
20: Counter substrate
30 ... TFT
43, 43a, 43b, 43c: Third interlayer insulating film
50 ... Liquid crystal layer
70 ... Storage capacity
402a, 402b, 402c ... convex portions

Claims (15)

基板上にパターニングされた表示用電極を備えた電気光学装置を製造する電気光学装置の製造方法であって、
前記基板上における前記表示用電極が形成される領域を除く間隙領域に凸状パターンを有するように層間絶縁膜を形成する第１工程と、
前記層間絶縁膜上に前記表示用電極となる導電膜を形成する第２工程と、
前記導電膜の表面をＣＭＰ（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ）処理で研磨することにより前記導電膜のうち前記凸状パターン上に形成された部分を除去して、前記凸状パターンの少なくとも一部を前記間隙領域に露出させる第３工程と
を備えたことを特徴とする電気光学装置の製造方法。A method of manufacturing an electro-optical device for manufacturing an electro-optical device including a display electrode patterned on a substrate,
A first step of forming an interlayer insulating film so as to have a convex pattern in a gap region excluding a region where the display electrode is formed on the substrate;
A second step of forming a conductive film serving as the display electrode on the interlayer insulating film;
The surface of the conductive film is polished by a CMP (Chemical Mechanical Polishing) process to remove a portion of the conductive film formed on the convex pattern, so that at least a part of the convex pattern is formed in the gap region. A third step of exposing the electro-optical device. 前記電気光学装置は、前記表示用電極に直接又はスイッチング素子を介して信号を供給するための配線を前記層間絶縁膜下に更に備えており、
前記第１工程は、前記基板上に前記配線を形成する工程と、前記配線の存在により前記凸状パターンの少なくとも一部を前記層間絶縁膜に形成する工程とを含むことを特徴とする請求項１に記載の電気光学装置の製造方法。The electro-optical device further includes a wiring for supplying a signal to the display electrode directly or via a switching element below the interlayer insulating film,
2. The method according to claim 1, wherein the first step includes a step of forming the wiring on the substrate and a step of forming at least a part of the convex pattern on the interlayer insulating film due to the presence of the wiring. 2. The method for manufacturing an electro-optical device according to item 1. 前記第１工程は、前記層間絶縁膜となる絶縁膜をパターニングして、前記凸状パターンの少なくとも一部を前記層間絶縁膜に形成することを特徴とする請求項１に記載の電気光学装置の製造方法。2. The electro-optical device according to claim 1, wherein in the first step, at least a part of the convex pattern is formed on the interlayer insulating film by patterning an insulating film serving as the interlayer insulating film. 3. Production method. 前記第１工程は、前記層間絶縁膜となる絶縁膜を平坦化した後に、これをパターニングすることを特徴とする請求項３に記載の電気光学装置の製造方法。4. The method according to claim 3, wherein, in the first step, after the insulating film serving as the interlayer insulating film is planarized, the insulating film is patterned. 5. 前記第２工程は、前記凸状パターンよりも傾斜が緩い凸状パターンを表面に有するように前記導電膜を形成することを特徴とする請求項１から４のいずれか一項に記載の電気光学装置の製造方法。5. The electro-optic device according to claim 1, wherein in the second step, the conductive film is formed so as to have a convex pattern having a gentler slope than the convex pattern on the surface. 6. Device manufacturing method. 前記第２工程は、流動性の有る導電材料を塗布することにより前記導電膜を形成することを特徴とする請求項５に記載の電気光学装置の製造方法。The method of manufacturing an electro-optical device according to claim 5, wherein in the second step, the conductive film is formed by applying a conductive material having fluidity. 前記第２工程は、スパッタリング又は蒸着により、前記導電膜を形成することを特徴とする請求項１から５のいずれか一項に記載の電気光学装置の製造方法。The method of manufacturing an electro-optical device according to claim 1, wherein in the second step, the conductive film is formed by sputtering or vapor deposition. 前記第２工程は、前記凸状パターンの高さよりも膜厚が大きくなるように前記導電膜を形成し、
前記第３工程は、前記導電膜の全域を前記露出された凸状パターンの一部と共に平坦化することを特徴とする請求項１から７のいずれか一項に記載の電気光学装置の製造方法。In the second step, the conductive film is formed so that a film thickness is larger than a height of the convex pattern,
8. The method of manufacturing an electro-optical device according to claim 1, wherein in the third step, an entire area of the conductive film is planarized together with a part of the exposed convex pattern. 9. . 前記第２工程は、前記凸状パターンの高さよりも膜厚が小さくなるように前記導電膜を形成し、
前記第３工程は、前記導電膜のうち前記露出された凸状パターンの一部付近のみを平坦化することを特徴とする請求項１から７のいずれか一項に記載の電気光学装置の製造方法。In the second step, the conductive film is formed such that the film thickness is smaller than the height of the convex pattern,
The manufacturing of the electro-optical device according to any one of claims 1 to 7, wherein the third step planarizes only a part of the exposed conductive pattern in the conductive film. Method. 前記第２工程は、前記導電膜として透明導電膜を形成することを特徴とする請求項１から９のいずれか一項に記載の電気光学装置の製造方法。The method of manufacturing an electro-optical device according to claim 1, wherein in the second step, a transparent conductive film is formed as the conductive film. 前記透明導電膜は、ＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）膜からなることを特徴とする請求項１０に記載の電気光学装置の製造方法。The method according to claim 10, wherein the transparent conductive film is made of an ITO (Indium Tin Oxide) film. 前記第２工程前に、前記表示用電極が形成された画像表示領域の周辺に位置する周辺領域に前記ＣＭＰ処理に対する研磨レートが前記表示用電極又は前記層間絶縁膜よりも低いストッパ部を形成する工程を更に含むことを特徴とする請求項１から１１のいずれか一項に記載の電気光学装置の製造方法。Before the second step, a stopper portion whose polishing rate for the CMP processing is lower than that of the display electrode or the interlayer insulating film is formed in a peripheral region located around the image display region where the display electrode is formed. The method of manufacturing an electro-optical device according to claim 1, further comprising a step. 前記表示用電極の表面に配向膜を形成する工程と、
該配向膜に対してラビングを行う工程と
を更に備えたことを特徴とする請求項１から１２のいずれか一項に記載の電気光学装置の製造方法。Forming an alignment film on the surface of the display electrode;
13. The method of manufacturing an electro-optical device according to claim 1, further comprising: rubbing the alignment film. 基板上に、
少なくとも上面側に凹凸パターンを有する層間絶縁膜と、
該層間絶縁膜上における凸状パターンにより区切られた凹状パターン内にＣＭＰ処理により埋め込まれた表示用電極と
を備えたことを特徴とする電気光学装置。On the substrate,
An interlayer insulating film having an uneven pattern at least on the upper surface side,
An electro-optical device comprising: a display electrode embedded by a CMP process in a concave pattern divided by a convex pattern on the interlayer insulating film. 請求項１４に記載の電気光学装置を具備してなることを特徴とする電子機器。An electronic apparatus comprising the electro-optical device according to claim 14.
JP2002180405A 2002-06-20 2002-06-20 Method of manufacturing electro-optical device, electro-optical device, and electronic apparatus Withdrawn JP2004021232A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002180405A JP2004021232A (en) 2002-06-20 2002-06-20 Method of manufacturing electro-optical device, electro-optical device, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002180405A JP2004021232A (en) 2002-06-20 2002-06-20 Method of manufacturing electro-optical device, electro-optical device, and electronic apparatus

Publications (1)

Publication Number Publication Date
JP2004021232A true JP2004021232A (en) 2004-01-22

Family

ID=31177546

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002180405A Withdrawn JP2004021232A (en) 2002-06-20 2002-06-20 Method of manufacturing electro-optical device, electro-optical device, and electronic apparatus

Country Status (1)

Country Link
JP (1) JP2004021232A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106937533A (en) * 2014-03-26 2017-07-07 索尼公司 The method of semiconductor device, display panel, display device, electronic installation and manufacture semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106937533A (en) * 2014-03-26 2017-07-07 索尼公司 The method of semiconductor device, display panel, display device, electronic installation and manufacture semiconductor device

Similar Documents

Publication Publication Date Title
KR100626910B1 (en) Electro-optical device and electronic equipment
JP4088190B2 (en) Electro-optical device and electronic apparatus
US7449411B2 (en) Semiconductor device and manufacturing method thereof, electro-optical device and manufacturing method thereof, and electronic apparatus
JP3938112B2 (en) Electro-optical device and electronic apparatus
US7202927B2 (en) Electrooptic device comprising a silicon nitride film formed directly on the data lines and not existent on a side face of contact holes
JP3873610B2 (en) Electro-optical device, manufacturing method thereof, and projector
KR100646144B1 (en) Electrooptical device, method of manufacturing same, and electronic apparatus
JP3937721B2 (en) Electro-optical device, manufacturing method thereof, and projector
JP3931547B2 (en) Electro-optical device and manufacturing method thereof
JP4438312B2 (en) Electro-optical device and electronic apparatus
JP3873814B2 (en) Electro-optical device and electronic apparatus
JP4109413B2 (en) Manufacturing method of substrate device
JP5141536B2 (en) Electro-optical device and electronic apparatus
JP3700679B2 (en) Electro-optical device and electronic apparatus
JP4023107B2 (en) Electro-optical device and electronic apparatus including the same
JP3736330B2 (en) Electro-optic device
KR100594329B1 (en) Electro-optical device and electronic apparatus
JP2004021232A (en) Method of manufacturing electro-optical device, electro-optical device, and electronic apparatus
JP2004317728A (en) Substrate with alignment mark and manufacturing method therefor, and substrate for electrooptic device and electrooptic device
JP4211517B2 (en) ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE
JP2005148387A (en) Method for manufacturing electrooptical device, electrooptical device, and electronic equipment provided with the same
JP3729071B2 (en) Electro-optical device and projector
JP2004126557A (en) Electro-optic apparatus and electronic appliance
JP4400088B2 (en) Electro-optical device substrate, method of manufacturing the same, and electro-optical device
JP2003295166A (en) Method of manufacturing electro-optical device, electro- optical device, and electronic equipment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050510

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070402

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080415

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20080610