JP2003295166A - Method of manufacturing electro-optical device, electro- optical device, and electronic equipment - Google Patents

Method of manufacturing electro-optical device, electro- optical device, and electronic equipment

Info

Publication number
JP2003295166A
JP2003295166A JP2002099212A JP2002099212A JP2003295166A JP 2003295166 A JP2003295166 A JP 2003295166A JP 2002099212 A JP2002099212 A JP 2002099212A JP 2002099212 A JP2002099212 A JP 2002099212A JP 2003295166 A JP2003295166 A JP 2003295166A
Authority
JP
Japan
Prior art keywords
convex portion
electro
optical device
forming
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002099212A
Other languages
Japanese (ja)
Inventor
Hisaki Kurashina
久樹 倉科
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002099212A priority Critical patent/JP2003295166A/en
Publication of JP2003295166A publication Critical patent/JP2003295166A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To reduce a malfunction caused by a lateral electric field in an electro-optical substance such as liquid crystal, moreover, to reduce a malfunction caused by a step of the electro-optical substance. <P>SOLUTION: An electro-optical device is provided with pixel electrodes (9a) on a TFT array substrate (10), and counter electrodes (21) on a counter substrate (20). At a substrate for the pixel electrodes on the TFT array board, a gently stepped projection part (402) is arranged in an area facing a gap between pixel electrodes adjacent to each other. The manufacturing method thereof includes a step for forming a flattening film on a steeply stepped projection, and a step for making gentle the step of the projection by etching back the projection part together with this flattening film. <P>COPYRIGHT: (C)2004,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、液晶装置等の電気
光学装置を製造する製造方法の技術分野に属し、特に列
方向又は行方向に相隣接する画素電極に印加される電圧
の極性が逆となるように画素行毎又は画素列毎に駆動電
圧極性を周期的に反転させる反転駆動方式を採用する薄
膜トランジスタ(Thin Film Transistor:以下適宜、T
FTと称す)によるアクティブマトリクス駆動型の液晶
装置等の電気光学装置を製造する製造方法及び該電気光
学装置、並びにそのような電気光学装置を具備してなる
投射型表示装置等の電子機器の技術分野に属する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a technical field of a manufacturing method for manufacturing an electro-optical device such as a liquid crystal device, and in particular, polarities of voltages applied to pixel electrodes adjacent to each other in a column direction or a row direction are opposite to each other. The thin film transistor (TFT) adopting the inversion drive method in which the drive voltage polarity is periodically inverted for each pixel row or pixel column so that
(Hereinafter referred to as FT) manufacturing method for manufacturing an electro-optical device such as an active matrix drive type liquid crystal device, the electro-optical device, and a technique of an electronic apparatus such as a projection display device including the electro-optical device. Belong to the field.

【0002】[0002]

【背景技術】一般にこの種の電気光学装置では、直流電
圧印加による電気光学物質の劣化防止、表示画像におけ
るクロストークやフリッカの防止などのために、各画素
電極に印加される電圧極性を所定規則で反転させる反転
駆動方式が採用されている。
BACKGROUND ART Generally, in this type of electro-optical device, in order to prevent deterioration of an electro-optical material due to application of a DC voltage and prevent crosstalk and flicker in a display image, a voltage polarity applied to each pixel electrode is set to a predetermined rule. The inversion drive method of reversing is adopted.

【0003】このうち一のフレーム又はフィールドの画
像信号に対応する表示を行う間は、奇数行に配列された
画素電極を対向電極の電位を基準として正極性の電位で
駆動すると共に偶数行に配列された画素電極を対向電極
の電位を基準として負極性の電位で駆動し、これに続く
次のフレーム又はフィールドの画像信号に対応する表示
を行う間は、逆に偶数行に配列された画素電極を正極性
の電位で駆動すると共に奇数行に配列された画素電極を
負極性の電位で駆動する(即ち、同一行の画素電極を同
一極性の電位により駆動しつつ、係る電位極性を行毎に
フレーム又はフィールド周期で反転させる)1H反転駆
動方式が、制御が比較的容易であり高品位の画像表示を
可能ならしめる反転駆動方式として用いられている。
During the display corresponding to the image signal of one frame or field, the pixel electrodes arranged in odd rows are driven by the positive potential with reference to the potential of the counter electrode and are arranged in even rows. The pixel electrodes arranged in even rows are driven in reverse while the corresponding pixel electrodes are driven with a negative potential with reference to the potential of the counter electrode and a display corresponding to the image signal of the next frame or field subsequent thereto is performed. Are driven with a positive potential and pixel electrodes arranged in odd rows are driven with a negative potential (that is, while driving pixel electrodes in the same row with the same polarity potential, the potential polarity is The 1H inversion drive method (inversion at frame or field period) is used as an inversion drive method that is relatively easy to control and enables high-quality image display.

【0004】また、同一列の画素電極を同一極性の電位
により駆動しつつ、係る電圧極性を列毎にフレーム又は
フィールド周期で反転させる1S反転駆動方式も、制御
が比較的容易であり高品位の画像表示を可能ならしめる
反転駆動方式として用いられている。
Also, the 1S inversion driving method in which the pixel electrodes in the same column are driven by the potential of the same polarity and the voltage polarity is inverted in each frame in a frame or field cycle is relatively easy to control and of high quality. It is used as an inversion drive system that enables image display.

【0005】更に、列方向及び行方向の両方向に相隣接
する画素電極間で、各画素電極に印加される電圧極性を
反転させるドット反転駆動方式も開発されている。
Furthermore, a dot inversion driving method has been developed in which the polarity of the voltage applied to each pixel electrode is inverted between adjacent pixel electrodes in both the column direction and the row direction.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、上述し
た1H反転駆動方式、1S反転駆動方式、ドット反転駆
動方式等のように、TFTアレイ基板上において相隣接
する画素電極の電圧(即ち、1H反転駆動方式では列方
向に相隣接する画素電極に印加される電圧、1S反転駆
動方式では行方向に相隣接する画素電極に印加される電
圧、ドット反転駆動方式では行及び列方向に相隣接する
画素電極に印加される電圧)が逆極性にある場合には、
相隣接する画素電極間に生じる横電界(即ち、基板面に
平行な電界或いは基板面に平行な成分を含む斜めの電
界)が発生するという問題点が生じる。相対向する画素
電極と対向電極との間の縦電界(即ち、基板面に垂直な
方向の電界)の印加が想定されている電気光学物質に対
して、このような横電界が印加されると、液晶の配向不
良の如き電気光学物質の動作不良が生じ、この部分にお
ける光抜け等が発生してコントラスト比が低下してしま
うという問題が生じる。
However, like the above-mentioned 1H inversion driving method, 1S inversion driving method, dot inversion driving method, etc., the voltage of pixel electrodes adjacent to each other on the TFT array substrate (that is, 1H inversion driving method). Voltage applied to pixel electrodes adjacent to each other in the column direction in the method, voltage applied to pixel electrodes adjacent to each other in the row direction in the 1S inversion driving method, pixel electrodes adjacent to each other in the row and column directions in the dot inversion driving method The voltage applied to) has the opposite polarity,
There arises a problem that a lateral electric field (that is, an electric field parallel to the substrate surface or an oblique electric field including a component parallel to the substrate surface) is generated between adjacent pixel electrodes. When such a lateral electric field is applied to an electro-optical material which is supposed to be applied with a vertical electric field (that is, an electric field in a direction perpendicular to the substrate surface) between the pixel electrode and the counter electrode facing each other. However, there is a problem in that a malfunction of the electro-optical material such as a defective alignment of the liquid crystal occurs, light leakage occurs in this portion, and the contrast ratio decreases.

【0007】これに対し、横電界が生じる領域におい
て、画素電極の下地層に凸部を形成し、画素電極及び対
向電極間の距離を狭めることで縦電界を強め、これによ
り横電界による悪影響を弱める対策も本願出願人によっ
て検討されている。しかしながら、段差が急峻である或
いは側壁が切り立った凸部を、画素電極の下地層に形成
すると、今度は、当該段差によって液晶の配向不良等の
電気光学物質の動作不良を招き、却って画質を低下させ
かねない。この際、下地層の更に下方に積層される配線
や素子のパターン等で、ある程度緩やかな段差を作るこ
とは可能であるが、これでは、実際に横電界が生じる領
域における画素電極の下地層に凸部を精度良く形成する
ことが困難となると共に、設計自由度が著しく低下して
しまうという問題がある。そして、この問題は、画素ピ
ッチの微細化を進めるほど顕在化してしまう。結局、段
差が緩やかな凸部を所望の領域に精度良く或いは比較的
簡単に形成することは実際上は極めて困難である。
On the other hand, in a region where a horizontal electric field is generated, a convex portion is formed on the base layer of the pixel electrode and the distance between the pixel electrode and the counter electrode is narrowed to strengthen the vertical electric field, thereby adversely affecting the horizontal electric field. Weakening measures are also being considered by the applicant. However, when a convex portion having a steep step or a steep side wall is formed on the base layer of the pixel electrode, the step causes the defective operation of the electro-optical material such as the alignment failure of the liquid crystal, and rather deteriorates the image quality. It can be done. At this time, it is possible to form a somewhat gentle step by the wiring or element pattern laminated further below the base layer, but this makes it possible to form the base layer of the pixel electrode in the region where the lateral electric field actually occurs. There is a problem that it is difficult to form the convex portion with high precision and the degree of freedom in design is significantly reduced. Then, this problem becomes more serious as the pixel pitch becomes finer. In the end, it is actually extremely difficult to form a convex portion having a gentle step in a desired region accurately or relatively easily.

【0008】本発明は上述した問題点に鑑みなされたも
のであり、横電界の発生領域に凸部を形成することによ
って液晶等の電気光学物質における横電界による動作不
良を確実に低減可能であり、しかもこのような凸部にお
ける段差を緩やかにすることで、液晶の配向不良等の電
気光学物質の動作不良を低減可能である、液晶装置等の
電気光学装置を製造できる電気光学装置の製造方法及び
該電気光学装置、並びに該電気光学装置を具備してなる
電子機器を提供することを課題とする。
The present invention has been made in view of the above-mentioned problems, and by forming a convex portion in a region where a horizontal electric field is generated, it is possible to surely reduce malfunction of the electro-optical material such as liquid crystal due to a horizontal electric field. In addition, a method for manufacturing an electro-optical device capable of manufacturing an electro-optical device such as a liquid crystal device, in which malfunctions of the electro-optical material such as liquid crystal alignment defect can be reduced by grading the steps in the convex portion. Another object is to provide an electro-optical device and an electronic device including the electro-optical device.

【0009】[0009]

【課題を解決するための手段】本発明の第1の電気光学
装置の製造方法は上記課題を解決するために、一対の第
1及び第2基板間に電気光学物質が挟持されてなり、第
1の周期で反転駆動されるための第1の画素電極群及び
該第1の周期と相補の第2の周期で反転駆動されるため
の第2の画素電極群を含む複数の画素電極が前記第1基
板上に平面配列され且つ前記第2基板上に前記複数の画
素電極と対向する対向電極が設けられた電気光学装置を
製造する電気光学装置の製造方法であって、前記第1基
板上に、前記画素電極を駆動する配線及び素子を形成す
る工程と、前記第1基板上における前記配線及び素子の
上層側に、平面的に見て相隣接する画素電極の間隙とな
る領域に凸部を形成する工程と、平坦化膜を、その表面
が前記凸部の表面における段差よりも緩やかな段差を有
するように前記凸部上及び前記凸部の周辺に形成する工
程と、エッチングによって前記平坦化膜を除去すると共
に前記平坦化膜の除去後に露出する前記凸部の表面を後
退させるエッチバック工程と、該エッチバック工程の後
における前記凸部の上層側に前記複数の画素電極を形成
する工程とを備える。
In order to solve the above-mentioned problems, a first method of manufacturing an electro-optical device according to the present invention comprises an electro-optical substance sandwiched between a pair of first and second substrates. A plurality of pixel electrodes including a first pixel electrode group for inversion driving in one cycle and a second pixel electrode group for inversion driving in a second cycle complementary to the first cycle; An electro-optical device manufacturing method for manufacturing an electro-optical device which is arranged in a plane on a first substrate and has a counter electrode facing the plurality of pixel electrodes on the second substrate, the method comprising: And a step of forming wirings and elements for driving the pixel electrodes, and a convex portion on an upper layer side of the wirings and elements on the first substrate in a region which is a gap between the pixel electrodes adjacent to each other in plan view. And the step of forming a flattening film on the surface of the convex portion. A step that is gentler than the step in the step of forming on the convex portion and around the convex portion, and removing the planarizing film by etching and exposing the convex portion after removing the planarizing film. An etchback step of retreating the surface and a step of forming the plurality of pixel electrodes on the upper layer side of the convex portion after the etchback step are provided.

【0010】本発明の第1の電気光学装置の製造方法に
よれば、その製造に係る電気光学装置は、第1の周期で
反転駆動されるための第1の画素電極群と、第1の周期
と相補の第2の周期で反転駆動されるための第2の画素
電極群とを含む複数の画素電極が第1基板上に平面配列
されており、(i)反転駆動時に各時刻において相互に逆
極性の駆動電圧で駆動される相隣接する画素電極と(ii)
反転駆動時に各時刻において相互に同一極性の駆動電圧
で駆動される相隣接する画素電極との両者が存在してい
る。このような両者は、例えば前述の1H反転駆動方式
や1S反転駆動方式などの反転駆動方式を採るマトリク
ス駆動型の液晶装置等の電気光学装置であれば存在す
る。従って、異なる画素電極群に属する相隣接する画素
電極(即ち、逆極性の電位が印加される相隣接する画素
電極)の間には、横電界が生じる。
According to the first method of manufacturing the electro-optical device of the present invention, the electro-optical device according to the manufacturing method includes the first pixel electrode group to be inverted and driven in the first cycle, and the first pixel electrode group. A plurality of pixel electrodes including a second pixel electrode group for inversion driving in a second period complementary to the period, are arranged in a plane on the first substrate, and Pixel electrodes adjacent to each other driven by driving voltages of opposite polarities and (ii)
At the time of inversion driving, there are both adjacent pixel electrodes that are driven by driving voltages having the same polarity at each time. Both of them exist if they are electro-optical devices such as a matrix drive type liquid crystal device adopting an inversion drive method such as the above-mentioned 1H inversion drive method or 1S inversion drive method. Therefore, a lateral electric field is generated between the pixel electrodes adjacent to each other belonging to different pixel electrode groups (that is, the pixel electrodes adjacent to each other to which a potential of opposite polarity is applied).

【0011】ここで本発明では、第1基板上に形成した
配線及び素子の上層側に、平面的に見て相隣接する画素
電極の間隙となる領域に凸部を形成する。更に、凸部上
及び前記凸部の周辺に、平坦化膜を形成する。この際、
平坦化膜の表面は、凸部の表面における段差よりも緩や
かな段差を有するように形成される。その後、エッチバ
ック(etch back)工程では、エッチングによって平坦
化膜を除去すると共に、平坦化膜の除去後に露出する凸
部の表面を後退させる。その後、この凸部の上層側に画
素電極を形成する。
In the present invention, the convex portion is formed on the upper layer side of the wiring and the element formed on the first substrate in a region which becomes a gap between the pixel electrodes adjacent to each other in plan view. Further, a flattening film is formed on the convex portion and around the convex portion. On this occasion,
The surface of the flattening film is formed so as to have a gentler step than the step on the surface of the convex portion. Then, in an etch back process, the flattening film is removed by etching, and the surface of the convex portion exposed after the removal of the flattening film is receded. Then, a pixel electrode is formed on the upper layer side of this convex portion.

【0012】従って、相隣接する画素電極の間隙となる
領域には、積極的に凸部が形成されるので、第1に、各
画素電極の縁部がこの凸部上に位置するように形成すれ
ば、各画素電極と対向電極との間に生じる縦電界を、相
隣接する画素電極(特に、異なる画素電極群に属する画
素電極)の間に生じる横電界と比べて、相対的に強めら
れる。即ち、一般に電界は電極間の距離が短くなるにつ
れて強くなるので、凸部の高さの分だけ、画素電極の縁
部が対向電極に近づき、両者間に生じる縦電界が強めら
れるのである。第2に、各画素電極の縁部がこの凸部上
に位置するか否かに拘わらず、相隣接する画素電極(特
に、異なる画素電極群に属する画素電極)の間に生じる
横電界が凸部の存在により凸部の誘電率に応じて弱めら
れると共に横電界が通過する電気光学物質の体積を(凸
部で部分的に置き換えることにより)減ずることによっ
ても、当該横電界の電気光学物質に対する作用を低減で
きる。従って、反転駆動方式に伴う横電界による液晶の
配向不良等の電気光学物質の動作不良を低減できる。こ
の際、上述のように画素電極の縁部は、凸部上に位置し
てもよいし位置していなくてもよく、更に凸部の傾斜し
た或いは略垂直な側面の途中に位置していてもよい。
Therefore, a convex portion is positively formed in a region which becomes a gap between the pixel electrodes adjacent to each other. First, the edge portion of each pixel electrode is formed so as to be located on the convex portion. By doing so, the vertical electric field generated between each pixel electrode and the counter electrode is relatively strengthened as compared with the horizontal electric field generated between adjacent pixel electrodes (particularly, pixel electrodes belonging to different pixel electrode groups). . That is, since the electric field generally becomes stronger as the distance between the electrodes becomes shorter, the edge of the pixel electrode approaches the counter electrode by the height of the convex portion, and the vertical electric field generated between the two is strengthened. Secondly, regardless of whether or not the edge of each pixel electrode is located on this convex portion, the lateral electric field generated between adjacent pixel electrodes (particularly, pixel electrodes belonging to different pixel electrode groups) is convex. The presence of a portion weakens the dielectric constant of the convex portion and reduces the volume of the electro-optical material through which the transverse electric field passes (by partially replacing the convex portion) with respect to the electro-optical substance of the transverse electric field. The action can be reduced. Therefore, it is possible to reduce the malfunction of the electro-optical material such as the alignment failure of the liquid crystal due to the lateral electric field due to the inversion driving method. At this time, as described above, the edge portion of the pixel electrode may or may not be located on the convex portion, and may be located in the middle of the inclined or substantially vertical side surface of the convex portion. Good.

【0013】加えて、電気光学物質の動作不良個所を隠
すための遮光膜も小さくできるので、光抜け等の画像不
良を起こさずに各画素の開口率を高めることも可能とな
る。
In addition, since the light-shielding film for hiding the defective portion of the electro-optical material can be made small, the aperture ratio of each pixel can be increased without causing image defects such as light leakage.

【0014】そして本発明では特に、表面が緩やかな段
差を有する平坦化膜を用いてエッチバック工程を行うの
で、当該緩やかな段差が最終的に凸部の表面に転写され
ることとなる。従って、緩やかな段差の凸部を形成可能
となる。このため、凸部の付近における当該段差に起因
する、液晶の配向不良等の電気光学装置の動作不良が発
生することを効果的に未然防止できる。即ち、エッチン
グ等により形成された初期の凸部のままでは、その側壁
における段差が急峻であるため或いは凸部の側壁の上端
や下端が角ばっているため、凸部表面の角度が急峻に変
化する個所で、液晶等の電気光学物質に不連続な面が発
生し、液晶の配向不良の如き電気光学物質の動作不良が
発生してしまうのである。特に画素電極上に形成された
配向膜にラビング処理を施すような場合、凸部の段差が
緩やかであれば、当該ラビングを比較的容易にしてムラ
無く良好に施すことができ、液晶の配向不良等の電気光
学物質の動作不良を極めて有効に未然防止できる。
In particular, in the present invention, since the etch back process is performed using the flattening film having a gentle step on the surface, the gentle step is finally transferred to the surface of the convex portion. Therefore, it becomes possible to form a convex portion having a gentle step. Therefore, it is possible to effectively prevent the malfunction of the electro-optical device such as the alignment failure of the liquid crystal due to the step near the convex portion. That is, if the initial convex portion formed by etching or the like is left as it is, the step on the side wall is steep, or the upper and lower ends of the side wall of the convex portion are angular, so that the angle of the convex surface changes sharply. In such a place, a discontinuous surface is generated in the electro-optical material such as liquid crystal, and operation failure of the electro-optical material such as alignment failure of the liquid crystal occurs. In particular, when the alignment film formed on the pixel electrode is subjected to rubbing treatment, if the step of the convex portion is gentle, the rubbing can be performed comparatively easily and satisfactorily, resulting in poor alignment of the liquid crystal. It is possible to very effectively prevent malfunction of the electro-optical material such as.

【0015】尚、エッチバック工程の際、平坦化膜を、
完全に除去してよいが、一部の領域については、多少残
しておいてもよい。エッチング工程では、エッチングを
時間制御により停止してもよいし、適当なストッパを用
いて、その検出によってエッチングを停止することも可
能である。
During the etch back process, the flattening film is
It may be completely removed, but some areas may be left a little. In the etching process, the etching may be stopped by controlling the time, or the etching may be stopped by detecting it by using an appropriate stopper.

【0016】また、平坦化膜の材料としては、凸部を構
成する材料と異なるものを用いることで、緩やかな段差
を有するように形成することが困難或いは不可能な凸部
に対して、緩やかな段差を有する平坦化膜を形成し易く
なる。但し、平坦化膜の材料として、凸部を構成する材
料と同一のものを用いても、平坦化膜における段差が多
少なりとも緩やかである限りにおいては、平坦化膜を用
いたエッチバック工程で、凸部における段差を緩やかに
する効果が発揮される。このように電気光学物質におけ
る横電界による動作不良を低減するための凸部に起因し
た、段差による電気光学物質の動作不良を抑制できる。
Further, by using a material different from the material forming the convex portion as the material of the flattening film, the convex portion which is difficult or impossible to be formed to have a gentle step can be gently formed. It becomes easy to form a flattening film having various steps. However, even if the same material as that of the convex portion is used as the material of the flattening film, as long as the level difference in the flattening film is gentle to some extent, the etchback process using the flattening film is performed. The effect of loosening the step in the convex portion is exerted. As described above, it is possible to suppress the malfunction of the electro-optical material due to the step due to the convex portion for reducing the malfunction of the electro-optical material due to the lateral electric field.

【0017】以上の結果、液晶等の電気光学物質におけ
る横電界による動作不良を凸部の形成によって確実に低
減可能であり、しかもこの凸部の形成によって液晶等の
電気光学物質で段差による動作不良が発生するのを緩や
かな段差によって抑制でき、高コントラストで明るい高
品位の画像表示を行う液晶装置等の電気光学装置を比較
的容易に製造できる。
As a result, the malfunction due to the lateral electric field in the electro-optical material such as liquid crystal can be surely reduced by forming the convex portion, and the formation of the convex portion causes the malfunction due to the step in the electro-optical material such as liquid crystal. It is possible to suppress the occurrence of the noise by a gradual step, and it is possible to relatively easily manufacture an electro-optical device such as a liquid crystal device that displays a high-quality image with high contrast and brightness.

【0018】本発明の第1の電気光学装置の製造方法の
一態様では、前記エッチバック工程は、前記平坦化膜を
構成する材料のエッチングレートと前記凸部を構成する
材料のエッチングレートとが相互に一致するように前記
エッチングを行う。
In an aspect of the first method of manufacturing the electro-optical device of the present invention, the etching back step is performed by changing an etching rate of a material forming the planarizing film and an etching rate of a material forming the convex portion. The etching is performed so as to match each other.

【0019】この態様によれば、両者のエッチングレー
トが相互に一致しているので、平坦化膜に形成された緩
やかな段差形状を、エッチバックによって、ほぼそのま
まの形状として凸部に転写できる。ここに「エッチング
レートが一致する」とは、完全に一致している場合の
他、選択比が±1割程度の範囲で一致している場合も含
む広い意味である。いずれにせよ、両エッチングレート
の一致の度合いに応じて、同一或いは類似の段差形状が
凸部に転写されることとなる。
According to this aspect, since the etching rates of the both are the same, the gentle step shape formed on the flattening film can be transferred to the convex portion by etching back as almost the same shape. Here, "the etching rates match" has a broad meaning including not only the case where the etching rates are completely matched but also the cases where the selection ratios are matched within a range of about ± 10%. In any case, the same or similar step shape is transferred to the convex portion depending on the degree of coincidence between the two etching rates.

【0020】或いは本発明の第1の電気光学装置の製造
方法の他の態様では、前記エッチバック工程では、前記
平坦化膜を構成する材料のエッチングレートと前記凸部
を構成する材料のエッチングレートとを相異ならしめる
ことによって、前記エッチング工程の後における前記凸
部の段差形状を制御する。
Alternatively, in another aspect of the manufacturing method of the first electro-optical device of the present invention, in the etching back step, an etching rate of a material forming the planarizing film and an etching rate of a material forming the convex portion are formed. By making them different from each other, the step shape of the convex portion after the etching step is controlled.

【0021】この態様によれば、両者のエッチングレー
トが相異なるので、平坦化膜に形成された緩やかな段差
形状が、エッチバックによって、異なる形状として凸部
に転写される。ここで、凸部の材料や形状、平坦化膜の
材料や膜厚等に応じて個別具体的に、エッチングレート
の差によって、どのような段差形状の凸部がエッチバッ
ク工程後に得られるかを、実験的又は経験的に或いはシ
ミュレーション等により予め検討しておけば、実際の製
造の際に、エッチングレートの差を積極的に利用して、
より所望形状に近い段差を有する凸部を形成することも
可能となる。
According to this aspect, since the two etching rates are different from each other, the gentle step shape formed on the flattening film is transferred to the convex portion as a different shape by etching back. Here, specifically, depending on the material and shape of the convex portion, the material and film thickness of the flattening film, etc., what kind of step-shaped convex portion can be obtained after the etch-back process depending on the difference in etching rate. , If experimentally or empirically, or by studying in advance by simulation, etc., the difference in etching rate is positively used during actual manufacturing,
It is also possible to form a convex portion having a step closer to a desired shape.

【0022】本発明の第1の電気光学装置の製造方法の
他の態様では、前記平坦化膜を形成する工程は、流動性
のあるレジストを塗布することによって前記平坦化膜を
形成する。
In another aspect of the first electro-optical device manufacturing method of the present invention, in the step of forming the flattening film, the flattening film is formed by applying a resist having fluidity.

【0023】この態様によれば、レジスト塗布という比
較的簡単な処理によって、平坦化膜を形成でき、更にこ
れに対するエッチングも比較的簡単に制御できる。
According to this aspect, the flattening film can be formed by the relatively simple process of resist coating, and the etching for the flattening film can be controlled relatively easily.

【0024】この態様では、前記平坦化膜を形成する工
程は、先ず前記レジストを塗布し、その後前記レジスト
を焼成することによって前記平坦化膜を形成してもよ
い。
In this aspect, in the step of forming the flattening film, the flattening film may be formed by first applying the resist and then baking the resist.

【0025】このように製造すれば、焼成によってレジ
ストが多少だれるため、凸部の緩やかさを増加させるこ
とになる。このため、焼成の温度や時間を制御すること
によって、比較的容易にして所望の段差形状を得ること
も可能となる。
When manufactured in this manner, the resist is somewhat sagged by baking, so that the gradualness of the convex portions is increased. Therefore, by controlling the firing temperature and time, it becomes possible to obtain a desired step shape relatively easily.

【0026】本発明の第1の電気光学装置の製造方法の
他の態様では、前記平坦化膜を形成する工程は、スピン
コートによってSOG(Spin On Glass:スピンオング
ラス)膜として前記平坦化膜を形成する。
In another aspect of the first electro-optical device manufacturing method of the present invention, the step of forming the flattening film is performed by spin coating to form the flattening film as an SOG (Spin On Glass) film. Form.

【0027】この態様によれば、スピンコートという比
較的簡単な処理によって、平坦化膜を形成でき、更にこ
れに対するエッチングも比較的簡単に制御できる。
According to this aspect, the flattening film can be formed by the relatively simple process of spin coating, and the etching for the flattening film can be controlled relatively easily.

【0028】本発明の第1の電気光学装置の製造方法の
他の態様では、前記凸部を形成する工程は、前記第1基
板に溝を掘ることによって前記凸部を少なくとも部分的
に形成する。
In another aspect of the first electro-optical device manufacturing method of the present invention, in the step of forming the convex portion, the convex portion is at least partially formed by forming a groove in the first substrate. .

【0029】この態様によれば、例えば、配線や素子の
どの部分を、どの溝内或いはどの深さの溝内に配置する
かによって、溝を利用して、凸部を少なくとも部分的に
形成できる。尚、このような溝は、第1基板にエッチン
グにより直接掘ってもよいし、第1基板上に積層形成さ
れた層間絶縁膜に対するエッチングによって、掘っても
よい。
According to this aspect, depending on, for example, which part of the wiring or element is to be arranged in which groove or in which groove the depth is, the convex portion can be formed at least partially using the groove. . Incidentally, such a groove may be directly formed by etching on the first substrate, or may be formed by etching on the interlayer insulating film formed on the first substrate.

【0030】本発明の第1の電気光学装置の製造方法の
他の態様では、前記凸部を形成する工程は、前記配線及
び素子の存在によって前記凸部を少なくとも部分的に形
成する。
In another aspect of the first method of manufacturing the electro-optical device of the present invention, in the step of forming the convex portion, the convex portion is at least partially formed due to the presence of the wiring and the element.

【0031】この態様によれば、例えば、所定の膜厚の
導電膜や半導体膜等からなる配線や素子のどの部分を、
第1基板上におけるどの位置や領域に配置するかによっ
て、凸部を少なくとも部分的に形成できる。尚、このよ
うな配線や素子を構成する導電膜等は、例えばスパッタ
リング法、CVD(Chemical Vapor Deposition)法で
成膜後にパターニングすることによって形成すればよ
い。
According to this aspect, for example, which part of the wiring or the element made of a conductive film or a semiconductor film having a predetermined film thickness,
The convex portion can be formed at least partially depending on the position and the region on the first substrate. It should be noted that the conductive film or the like forming such wirings or elements may be formed by patterning after film formation by, for example, a sputtering method or a CVD (Chemical Vapor Deposition) method.

【0032】或いは本発明の第1の電気光学装置の製造
方法の他の態様では、前記凸部を形成する工程では、層
間絶縁膜を形成後にこれをパターニングして前記凸部を
形成する。
Alternatively, in another aspect of the manufacturing method of the first electro-optical device of the present invention, in the step of forming the convex portion, the convex portion is formed by patterning the interlayer insulating film after forming the interlayer insulating film.

【0033】この態様によれば、層間絶縁膜のパターニ
ングという比較的簡単な処理を用いて、凸部を形成でき
る。特に、層間絶縁膜を、CMP(Chemically Mechani
cally Polishing:化学的機械研磨)処理によって、一
旦平坦化した地にパターニングを実施すれば、当該パタ
ーニングによって、所望のパターンを有する凸部を精度
良く形成できる。
According to this aspect, the convex portion can be formed by using a relatively simple process of patterning the interlayer insulating film. In particular, the interlayer insulating film is formed by CMP (Chemically Mechani
If patterning is performed on the flattened ground by a cally Polishing (chemical mechanical polishing) process, a convex portion having a desired pattern can be accurately formed by the patterning.

【0034】本発明の第1の電気光学装置の製造方法の
他の態様では、前記画素電極の表面に配向膜を形成する
工程と、該配向膜に対してラビングを行う工程とを更に
備える。
In another aspect of the manufacturing method of the first electro-optical device of the present invention, the method further comprises the steps of forming an alignment film on the surface of the pixel electrode and rubbing the alignment film.

【0035】この態様によれば、緩やかな段差上に形成
された配向膜に対して、ラビング処を行うことになるの
で、擦り上げや特に擦り下げの際にも、ムラ無く良好に
ラビングを行うことも可能となる。このため、製造後さ
れる電気光学装置では、液晶の配向不良等の電気光学装
置の動作不良が低減されており、高品質の画像表示が可
能となる。
According to this aspect, since the rubbing process is performed on the alignment film formed on the gentle step, the rubbing is performed satisfactorily and evenly when rubbing up or particularly rubbing down. It is also possible. Therefore, in the manufactured electro-optical device, malfunctions of the electro-optical device such as alignment failure of liquid crystal are reduced, and high quality image display is possible.

【0036】本発明の第1の電気光学装置の製造方法の
他の態様では、前記エッチバック工程の後における前記
凸部上に保護膜を形成する工程を更に備え、前記画素電
極を形成する工程では、前記保護膜上に前記画素電極を
形成する。
In another aspect of the first electro-optical device manufacturing method of the present invention, the method further comprises the step of forming a protective film on the convex portion after the etchback step, and the step of forming the pixel electrode. Then, the pixel electrode is formed on the protective film.

【0037】この態様によれば、エッチバックされた後
の凸部の表面に、保護膜或いはパッシベーション膜を形
成してから画素電極を形成するので、エッチバックによ
る表面の荒れ等によらずに、高い信頼性を有する電気光
学装置を製造可能となる。尚、このような保護膜は、例
えば酸化膜、窒化膜等から構成すればよい。
According to this aspect, since the pixel electrode is formed after forming the protective film or the passivation film on the surface of the convex portion after being etched back, the surface is not roughened by the etching back and the like. It becomes possible to manufacture an electro-optical device having high reliability. Incidentally, such a protective film may be made of, for example, an oxide film, a nitride film, or the like.

【0038】本発明の第1の電気光学装置の製造方法の
他の態様では、前記凸部を形成する工程は、前記画素電
極の間隙となる領域のうち第1方向に沿った第1領域と
前記画素電極の間隙となる領域のうち前記第1方向に交
わる第2方向に沿った第2領域とのうち一方の領域のみ
に前記凸部を形成する。
In another aspect of the first method of manufacturing the electro-optical device of the present invention, the step of forming the convex portion includes a step of forming a first region along a first direction in a region serving as a gap between the pixel electrodes. The protrusion is formed only in one of the second region along the second direction that intersects the first direction in the region serving as the gap between the pixel electrodes.

【0039】この態様によれば、画像表示領域内に、画
素列或いは画素行に対応してストライプ状に延びる凸部
を形成することとなり、これにより、ストライプ状の凸
部を横切る方向の横電界による悪影響を低減できる。し
かも、ストライプ状の凸部が形成されていない画素電極
の間隙については、段差による電気光学物質の動作不良
が殆ど発生しないですむ。
According to this aspect, the convex portions extending in a stripe shape are formed in the image display area corresponding to the pixel columns or the pixel rows, whereby the lateral electric field in the direction crossing the stripe convex portions is formed. The adverse effect due to can be reduced. Moreover, in the gap between the pixel electrodes where the stripe-shaped convex portions are not formed, the malfunction of the electro-optical material due to the step hardly occurs.

【0040】この第1及び第2領域のうち一方の領域の
みに凸部を形成する態様では、前記凸部を形成する工程
は、異なる極性で反転駆動される相隣接した画素電極相
互間における間隙を前記一方の領域として前記前記凸部
を形成するように構成してもよい。
In the aspect in which the convex portion is formed only in one of the first and second regions, the step of forming the convex portion includes a gap between the adjacent pixel electrodes which are driven in reverse with different polarities. May be configured to form the convex portion as the one area.

【0041】このように構成すれば、横電界が生じる、
異なる画素電極群に属する相隣接する画素電極(即ち、
逆極性の電位が印加される画素電極)間にのみ凸部を設
けることとなり、横電界が殆ど生じない同一の画素電極
群に属する相隣接する画素電極(即ち、同一極性の電位
が印加される画素電極)間には、凸部を設けないことと
なる。従って、前述の1H反転駆動或いは1S反転駆動
において、有効な個所にのみ形成された凸部によって、
極めて効果的に横電界による悪影響を低減できる。そし
て、横電界の悪影響を低減するのに寄与しない凸部に起
因して、段差による電気光学物質の動作不良を招くこと
もないので有利である。
With this structure, a lateral electric field is generated,
Adjacent pixel electrodes belonging to different pixel electrode groups (ie,
Since the convex portions are provided only between the pixel electrodes to which the electric potentials of opposite polarities are applied, adjacent pixel electrodes belonging to the same pixel electrode group in which a horizontal electric field hardly occurs (that is, electric potentials of the same polarity are applied). No convex portion is provided between the pixel electrodes). Therefore, in the above-described 1H inversion drive or 1S inversion drive, the convex portion formed only in the effective portion causes
The adverse effect of the lateral electric field can be reduced extremely effectively. Further, it is advantageous that the operation failure of the electro-optical material due to the step is not caused due to the convex portion that does not contribute to reducing the adverse effect of the lateral electric field.

【0042】尚、このようなストライプ状の凸部を設け
るのに代えて、異なる画素電極群に含まれる相隣接する
画素電極相互間における間隙に相対的に高い凸部を設
け、同一画素電極群に含まれる相隣接する画素電極相互
間における間隙に相対的に低い凸部を設けるようにして
も、類似の効果は得られる。
Instead of providing such a stripe-shaped convex portion, a relatively high convex portion is provided in a gap between adjacent pixel electrodes included in different pixel electrode groups, and the same pixel electrode group is provided. Even if a relatively low convex portion is provided in the gap between the pixel electrodes adjacent to each other included in, the similar effect can be obtained.

【0043】本発明の第1の電気光学装置の製造方法の
他の態様では、前記第1基板上に形成される前記画素電
極を駆動する素子は貼り合わせSOI(Silicon On Insu
lator)による単結晶半導体層を含んでなる。
In another aspect of the first method of manufacturing the electro-optical device of the present invention, the element for driving the pixel electrode formed on the first substrate is bonded by SOI (Silicon On Insu).
a single crystal semiconductor layer formed by a lator).

【0044】この態様によれば、単結晶半導体を能動層
に用いた素子を形成することのよって、素子の能力を向
上させることができる。このような貼り合わせにおいて
は、一般に支持基板と単結晶層表面を平坦かつ鏡面化し
て両者を接合するため、素子や配線形成後の凹凸形状を
自由に制御することが難しいが、上述のようにエッチバ
ックで凸部を形成することにより形状制御が容易になり
液晶配向不良などを防ぐことができる。
According to this aspect, it is possible to improve the performance of the element by forming the element using the single crystal semiconductor as the active layer. In such bonding, generally, the supporting substrate and the surface of the single crystal layer are made flat and mirror-finished to bond the two, so that it is difficult to freely control the uneven shape after the element or wiring is formed, but as described above. By forming the protrusions by etching back, shape control is facilitated and liquid crystal alignment defects can be prevented.

【0045】本発明の第2の電気光学装置の製造方法は
上記課題を解決するために、一対の第1及び第2基板間
に電気光学物質が挟持されてなり、第1の周期で反転駆
動されるための第1の画素電極群及び該第1の周期と相
補の第2の周期で反転駆動されるための第2の画素電極
群を含む複数の画素電極が前記第1基板上に平面配列さ
れ且つ前記第2基板上に前記複数の画素電極と対向する
対向電極が設けられた電気光学装置を製造する電気光学
装置の製造方法であって、前記第1基板上に、前記画素
電極を駆動する配線及び素子を形成する工程と、前記第
1基板上における前記配線及び素子の上層側に、平面的
に見て相隣接する画素電極の間隙となる領域に凸部を形
成する工程と、前記凸部の表面を後退させるエッチバッ
ク工程と、該エッチバック工程の後における前記凸部の
上層側に前記複数の画素電極を形成する工程とを備えて
いる。
In order to solve the above-mentioned problems, the second electro-optical device manufacturing method of the present invention comprises an electro-optical substance sandwiched between a pair of first and second substrates, and is driven in reverse at a first cycle. A plurality of pixel electrodes including a first pixel electrode group to be driven and a second pixel electrode group to be inverted-driven in a second cycle complementary to the first cycle are planar on the first substrate. A method of manufacturing an electro-optical device, comprising: an arrayed array of counter electrodes facing the plurality of pixel electrodes on the second substrate, wherein the pixel electrodes are arranged on the first substrate. A step of forming a wiring and an element to be driven, and a step of forming a convex portion on an upper layer side of the wiring and the element on the first substrate in a region serving as a gap between adjacent pixel electrodes in plan view, An etch-back step of receding the surface of the convex portion and the etching And a step of forming a plurality of pixel electrodes on the upper side of the convex portion in the after-back step.

【0046】本発明の第2の電気光学装置の製造方法に
よれば、上で述べた第1の電気光学装置の製造方法と同
様に、相隣接する画素電極の間隙となる領域に、積極的
に凸部が形成されることに変わりはない。従って、画素
電極の縁部が凸部上に位置するように形成すれば、該画
素電極及び対向電極間の縦電界を強めることが可能であ
り、また、画素電極の縁部が凸部上に位置するか否かに
かかわらず、相隣接する画素電極間の横電界を凸部の誘
電率に応じて弱めると共に横電界が通過する電気光学物
質の体積を減ずること等も可能である。
According to the second method of manufacturing the electro-optical device of the present invention, similarly to the method of manufacturing the first electro-optical device described above, the positive electrode is positively formed in the region which becomes the gap between the adjacent pixel electrodes. There is no difference in that a convex portion is formed on the surface. Therefore, if the edge portion of the pixel electrode is formed so as to be located on the convex portion, the vertical electric field between the pixel electrode and the counter electrode can be strengthened, and the edge portion of the pixel electrode can be located on the convex portion. Regardless of whether they are located or not, it is possible to weaken the lateral electric field between adjacent pixel electrodes according to the dielectric constant of the convex portion and reduce the volume of the electro-optical material through which the lateral electric field passes.

【0047】ここで本発明では特に、上述の本発明の第
1の電気光学装置の製造方法とは異なり、平坦化膜を設
けることなく、凸部に対して直接的にエッチバック工程
を行う。このような方法であっても、該エッチバック工
程を適当な条件下で実施すれば、上述の本発明の第1の
電気光学装置の製造方法の場合と同様に、緩やかな段差
を有する凸部を形成することが可能である。例えば、エ
ッチバック工程を、適当なエッチャントを利用するウェ
ットエッチングで実現する場合を考えると、該ウェット
エッチングでは、凸部の角部に対してはエッチングはよ
り速く進行し、凸部の基礎となる平面部と該凸部の側壁
とが交差する、言わば奥まった部分等その他の部分に対
してはエッチングはより遅く進行することとなるから、
自然に凸部の角部が丸められるようなエッチングが進行
することとなり、緩やかな段差の凸部を形成可能なので
ある。なお、エッチングの進行が角部で速く、それ以外
の部分で遅いのは、エッチャントが該角部にはあらゆる
方向から接触し得るのに対し、それ以外の部分では、そ
うではないからである。
Here, particularly in the present invention, unlike the above-described first method of manufacturing the electro-optical device of the present invention, the etch-back step is directly performed on the convex portion without providing the flattening film. Even with such a method, if the etchback step is carried out under appropriate conditions, as in the case of the first electro-optical device manufacturing method of the present invention described above, the convex portion having a gentle step is formed. Can be formed. For example, considering a case where the etch back process is realized by wet etching using an appropriate etchant, in the wet etching, the etching progresses faster at the corners of the convex portion, which becomes the basis of the convex portion. Since the flat portion and the side wall of the convex portion intersect, so to speak, the etching will proceed more slowly to other portions such as a recessed portion,
Etching that naturally rounds the corners of the convex portion progresses, so that the convex portion having a gentle step can be formed. The etching progresses faster at the corners and slower at the other parts because the etchant can contact the corners from all directions, but not at the other parts.

【0048】従って、本発明によっても、液晶の配向不
良等の電気光学装置の動作不良が発生することを効果的
に未然防止できる。
Therefore, according to the present invention as well, it is possible to effectively prevent the malfunction of the electro-optical device such as the defective alignment of the liquid crystal.

【0049】また、このような方法によると、平坦化膜
の形成工程を省略可能な分、製造コストの低減化を図る
ことも可能となる。ただ、このような製造方法による
と、エッチバック工程のみによって緩やかな段差の凸部
を形成しなければならないから、該エッチバック工程の
条件設定が、平坦化膜を設ける場合に比べて一般に微妙
且つ困難なものとなると考えられる。この点、上述の本
発明の第1の電気光学装置の製造方法では、そのような
微妙且つ困難な条件設定は不要であるから、より容易に
緩やかな段差を有する凸部を形成することが可能である
といえる。
Further, according to such a method, the manufacturing cost can be reduced because the step of forming the flattening film can be omitted. However, according to such a manufacturing method, since the convex portion having a gentle step must be formed only by the etchback step, the condition setting of the etchback step is generally more subtle than that in the case of providing the planarizing film. It will be difficult. In this respect, in the above-described first method for manufacturing an electro-optical device of the present invention, such a delicate and difficult condition setting is unnecessary, so that it is possible to more easily form a convex portion having a gentle step. You can say that.

【0050】このように、上述の本発明の第1の製造方
法と、この第2の製造方法とは、各々で特有の効果を奏
する別個の発明であると考えることができる。
As described above, it can be considered that the first manufacturing method of the present invention and the second manufacturing method of the present invention are separate inventions each exhibiting unique effects.

【0051】尚、エッチバック工程を、具体的にどのよ
うに定めるかについて本発明は特に限定されるものでは
ない。例えば、エッチング方法としては、上述のウェッ
トエッチングの他、場合によってはドライエッチングを
実施することも可能であるし、或いは当該エッチング方
法の如何によって、例えばエッチング時間の設定、エッ
チャントの選択(ウェットエッチングの場合)等の調整
を適宜実施することも基本的に自由である。これらの事
項は、実験的、経験的、理論的、或いはシミュレーショ
ン等によって、適宜好適に決めることができる。
The present invention is not particularly limited as to how the etch back process is specifically defined. For example, as the etching method, in addition to the above-described wet etching, dry etching may be performed in some cases, or depending on the etching method, for example, setting of etching time, selection of etchant (wet etching Basically, it is also possible to make appropriate adjustments such as (in case). These items can be appropriately determined by experiment, empirical, theoretical, simulation, or the like.

【0052】本発明の第1の電気光学装置は上記課題を
解決するために、一対の第1及び第2基板間に電気光学
物質が挟持されてなり、前記第1基板上に、第1の周期
で反転駆動されるための第1の画素電極群及び該第1の
周期と相補の第2の周期で反転駆動されるための第2の
画素電極群を含むと共に平面配列された複数の画素電極
と、該画素電極を駆動する配線及び素子と、前記配線及
び素子の上層側における平面的に見て相隣接する画素電
極の間隙となる領域に形成された凸部とを備え、前記第
2基板上に前記複数の画素電極に対向する対向電極を備
え、前記凸部は、エッチングによって前記凸部上に一旦
形成された平坦化膜を除去し且つその除去後に露出する
前記凸部の表面を後退させてなる、表面段差が緩やかな
凸部からなる。
In order to solve the above problems, the first electro-optical device of the present invention comprises an electro-optical material sandwiched between a pair of first and second substrates, and the first electro-optical device is provided on the first substrate. A plurality of pixels arranged in a plane and including a first pixel electrode group for inversion driving in a cycle and a second pixel electrode group for inversion driving in a second cycle complementary to the first cycle. An electrode, a wiring and an element for driving the pixel electrode, and a convex portion formed in a region which is a gap between the pixel electrodes adjacent to each other in plan view on the upper layer side of the wiring and the element, A counter electrode facing the plurality of pixel electrodes is provided on a substrate, and the convex portion removes a planarizing film once formed on the convex portion by etching, and exposes a surface of the convex portion exposed after the removal. It consists of a convex portion with a gentle surface step, which is formed by receding.

【0053】本発明の第1の電気光学装置によれば、異
なる画素電極群に属する相隣接する画素電極(即ち、逆
極性の電位が印加される相隣接する画素電極)の間に
は、横電界が生じるが、各画素の非開口領域に位置する
或いは隣接する画素電極の縁部については、エッチング
により積極的に凸部が形成されているので、第1に、各
画素電極の縁部がこの凸部上に位置するように形成すれ
ば、各画素電極と対向電極との間に生じる縦電界を、相
隣接する画素電極の間に生じる横電界と比べて、相対的
に強められる。第2に、各画素電極の縁部がこの凸部上
に位置するか否かに拘わらず、相隣接する画素電極の間
に生じる横電界が凸部の存在により凸部の誘電率に応じ
て弱められると共に横電界が通過する電気光学物質の体
積を減ずることによっても、当該横電界の電気光学物質
に対する作用を低減できる。従って、反転駆動方式に伴
う横電界による液晶の配向不良等の電気光学物質の動作
不良を低減できる。この際、上述のように画素電極の縁
部は、凸部上に位置してもよいし位置していなくてもよ
く、更に凸部の傾斜した或いは略垂直な側面の途中に位
置していてもよい。
According to the first electro-optical device of the present invention, there is a horizontal gap between adjacent pixel electrodes belonging to different pixel electrode groups (that is, adjacent pixel electrodes to which a potential of opposite polarity is applied). Although an electric field is generated, the edge portions of the pixel electrodes located in or adjacent to the non-opening area of each pixel are positively formed by etching, so that the edge portions of the pixel electrodes are first formed. If it is formed so as to be located on this convex portion, the vertical electric field generated between each pixel electrode and the counter electrode is relatively strengthened as compared with the horizontal electric field generated between the pixel electrodes adjacent to each other. Secondly, regardless of whether or not the edge of each pixel electrode is located on this convex portion, the lateral electric field generated between the adjacent pixel electrodes depends on the dielectric constant of the convex portion due to the presence of the convex portion. The action of the lateral electric field on the electro-optical material can also be reduced by reducing the volume of the electro-optical material that is weakened and through which the lateral electric field passes. Therefore, it is possible to reduce the malfunction of the electro-optical material such as the alignment failure of the liquid crystal due to the lateral electric field due to the inversion driving method. At this time, as described above, the edge portion of the pixel electrode may or may not be located on the convex portion, and may be located in the middle of the inclined or substantially vertical side surface of the convex portion. Good.

【0054】加えて、電気光学物質の動作不良個所を隠
すための遮光膜も小さくできるので、光抜け等の画像不
良を起こさずに各画素の開口率を高めることも可能とな
る。
In addition, since the light-shielding film for hiding the malfunctioning portion of the electro-optical material can be made small, it is possible to increase the aperture ratio of each pixel without causing image defects such as light leakage.

【0055】そして本発明では特に、緩やかな段差の凸
部が形成されているので、凸部の付近における当該段差
に起因する、液晶の配向不良等の電気光学装置の動作不
良が発生することを効果的に未然防止できる。特に画素
電極上に形成された配向膜にラビング処理を施すような
場合、凸部の段差が緩やかであれば、当該ラビングを比
較的容易にしてムラ無く良好に施すことができ、液晶の
配向不良等の電気光学物質の動作不良を極めて有効に未
然防止できる。
Further, in the present invention, in particular, since the convex portion having a gentle step is formed, it is possible to cause a malfunction of the electro-optical device such as a liquid crystal alignment defect due to the step near the convex portion. It can be effectively prevented. In particular, when the alignment film formed on the pixel electrode is subjected to rubbing treatment, if the step of the convex portion is gentle, the rubbing can be performed comparatively easily and satisfactorily, resulting in poor alignment of the liquid crystal. It is possible to very effectively prevent malfunction of the electro-optical material such as.

【0056】以上の結果、液晶等の電気光学物質におけ
る横電界による動作不良を凸部の形成によって確実に低
減可能であり、しかもこの凸部の形成によって液晶等の
電気光学物質で段差による動作不良が発生するのを緩や
かな段差によって抑制でき、高コントラストで明るい高
品位の画像表示を行う液晶装置等の電気光学装置を実現
できる。
As a result of the above, the malfunction due to the lateral electric field in the electro-optical material such as liquid crystal can be surely reduced by forming the convex portion, and the formation of the convex portion causes the malfunction due to the step in the electro-optical material such as liquid crystal. It is possible to suppress the occurrence of noise by a gentle step, and it is possible to realize an electro-optical device such as a liquid crystal device that displays a bright, high-quality image with high contrast.

【0057】尚、本発明の第1の電気光学装置において
も、上述した本発明の第1の電気光学装置の製造方法の
各種態様に対応した各種態様を採ることができる。ま
た、本発明は、透過型及び反射型等の他、各種形式の電
気光学装置に適用可能である。
The first electro-optical device of the present invention can also adopt various aspects corresponding to the various aspects of the method of manufacturing the first electro-optical device of the present invention described above. Further, the present invention can be applied to electro-optical devices of various types such as a transmissive type and a reflective type.

【0058】本発明の第2の電気光学装置は上記課題を
解決するために、一対の第1及び第2基板間に電気光学
物質が挟持されてなり、前記第1基板上に、第1の周期
で反転駆動されるための第1の画素電極群及び該第1の
周期と相補の第2の周期で反転駆動されるための第2の
画素電極群を含むと共に平面配列された複数の画素電極
と、該画素電極を駆動する配線及び素子と、前記配線及
び素子の上層側における平面的に見て相隣接する画素電
極の間隙となる領域に形成された凸部とを備え、前記第
2基板上に前記複数の画素電極に対向する対向電極を備
え、前記凸部は、エッチングによって前記凸部の表面を
後退させてなる、表面段差が緩やかな凸部からなる。
In order to solve the above-mentioned problems, the second electro-optical device of the present invention comprises an electro-optical substance sandwiched between a pair of first and second substrates, and the first electro-optical device is provided on the first substrate. A plurality of pixels arranged in a plane and including a first pixel electrode group for inversion driving in a cycle and a second pixel electrode group for inversion driving in a second cycle complementary to the first cycle. An electrode, a wiring and an element for driving the pixel electrode, and a convex portion formed in a region which is a gap between the pixel electrodes adjacent to each other in plan view on the upper layer side of the wiring and the element, A counter electrode facing the plurality of pixel electrodes is provided on the substrate, and the convex portion is a convex portion having a gentle surface step, which is formed by receding the surface of the convex portion by etching.

【0059】本発明の第2の電気光学装置によれば、上
で述べた第1の電気光学装置と同様に、相隣接する画素
電極の間隙となる領域に、積極的に凸部が形成されるこ
とに変わりはない。従って、画素電極の縁部が凸部上に
位置するように形成すれば、該画素電極及び対向電極間
の縦電界を強めることが可能であり、また、画素電極の
縁部が凸部上に位置するか否かにかかわらず、相隣接す
る画素電極間の横電界を凸部の誘電率に応じて弱めると
共に横電界が通過する電気光学物質の体積を減ずること
等も可能である。
According to the second electro-optical device of the present invention, similarly to the above-described first electro-optical device, the convex portion is positively formed in the region which becomes the gap between the adjacent pixel electrodes. There is no change. Therefore, if the edge portion of the pixel electrode is formed so as to be located on the convex portion, the vertical electric field between the pixel electrode and the counter electrode can be strengthened, and the edge portion of the pixel electrode can be located on the convex portion. Regardless of whether they are located or not, it is possible to weaken the lateral electric field between adjacent pixel electrodes according to the dielectric constant of the convex portion and reduce the volume of the electro-optical material through which the lateral electric field passes.

【0060】そして本発明では特に、前記凸部が、上述
の本発明の第1の電気光学装置とは異なり、凸部に対し
て直接的にエッチングを行うことにより、緩やかな段差
を有するように形成されている。これにより、凸部は、
平坦化膜を設けることなく形成されることになるので、
本発明の電気光学装置を製造する際のコストを抑制する
ことが可能であり、これをより安価に提供することが可
能となる。
In the present invention, in particular, unlike the above-described first electro-optical device of the present invention, the convex portion has a gentle step by directly etching the convex portion. Has been formed. As a result, the convex portion is
Since it will be formed without providing a flattening film,
It is possible to suppress the cost when manufacturing the electro-optical device of the present invention, and it is possible to provide this at a lower cost.

【0061】尚、緩やかな凸部それ自体に関する作用効
果は、上述の本発明の第1の電気光学装置と同様であ
る。
The operational effects of the gentle convex portion itself are the same as those of the above-described first electro-optical device of the present invention.

【0062】また、本発明の第2の電気光学装置におい
ても、上述した本発明の第2の電気光学装置の製造方法
を採ることができる。また、本発明は、透過型及び反射
型等の他、各種形式の電気光学装置に適用可能である。
Further, also in the second electro-optical device of the present invention, the above-described method of manufacturing the second electro-optical device of the present invention can be adopted. Further, the present invention can be applied to electro-optical devices of various types such as a transmissive type and a reflective type.

【0063】本発明の電子機器は上記課題を解決するた
めに、上述した本発明の電気光学装置(但し、その各種
態様も含む)を具備してなる。
In order to solve the above-mentioned problems, the electronic equipment of the present invention is equipped with the above-mentioned electro-optical device of the present invention (however, including its various aspects).

【0064】本発明の電子機器は、上述した本発明の電
気光学装置を具備してなるので、明るく高品位の画像表
示が可能な、投射型表示装置、液晶テレビ、携帯電話、
電子手帳、ワードプロセッサ、ビューファインダ型又は
モニタ直視型のビデオテープレコーダ、ワークステーシ
ョン、テレビ電話、POS端末、タッチパネルなどの各
種電子機器を実現できる。
Since the electronic apparatus of the present invention comprises the above-described electro-optical device of the present invention, a projection display device, a liquid crystal television, a mobile phone, which can display a bright and high-quality image,
Various electronic devices such as an electronic notebook, a word processor, a viewfinder type or a monitor direct-viewing type video tape recorder, a workstation, a videophone, a POS terminal, and a touch panel can be realized.

【0065】本発明のこのような作用及び他の利得は次
に説明する実施の形態から明らかにされる。
The operation and other advantages of the present invention will be apparent from the embodiments described below.

【0066】[0066]

【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。以下の実施形態は、本発明の電気光
学装置を液晶装置に適用したものである。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings. The following embodiments apply the electro-optical device of the present invention to a liquid crystal device.

【0067】(電気光学装置)先ず本発明の電気光学装
置に係る実施形態ついて、図1から図6を参照して説明
する。図1は、電気光学装置の画像表示領域を構成する
マトリクス状に形成された複数の画素における各種素
子、配線等の等価回路である。図2は、データ線、走査
線、画素電極等が形成されたTFTアレイ基板の相隣接
する複数の画素群の平面図である。図3は、図2のA−
A’断面図であり、図4は、図2のB−B’断面図であ
る。図5は、本実施形態で用いられる1H反転駆動方式
における各電極における電圧極性と横電界が生じる領域
とを示す画素電極の図式的平面図である。図6は、変形
形態で用いられる1S反転駆動方式における各電極にお
ける電圧極性と横電界が生じる領域とを示す画素電極の
図式的平面図である。尚、図3及び図4においては、各
層や各部材を図面上で認識可能な程度の大きさとするた
め、各層や各部材毎に縮尺を異ならしめてある。
(Electro-Optical Device) First, an embodiment of the electro-optical device of the present invention will be described with reference to FIGS. 1 to 6. FIG. 1 is an equivalent circuit of various elements, wirings, and the like in a plurality of pixels that are formed in a matrix and form an image display area of an electro-optical device. FIG. 2 is a plan view of a plurality of pixel groups adjacent to each other on a TFT array substrate on which data lines, scanning lines, pixel electrodes, etc. are formed. FIG. 3 shows A- of FIG.
FIG. 4 is a sectional view taken along the line A ′, and FIG. 4 is a sectional view taken along the line BB ′ of FIG. 2. FIG. 5 is a schematic plan view of a pixel electrode showing a voltage polarity and a region where a lateral electric field is generated in each electrode in the 1H inversion driving method used in the present embodiment. FIG. 6 is a schematic plan view of a pixel electrode showing a voltage polarity and a region where a lateral electric field is generated in each electrode in the 1S inversion driving method used in the modification. In FIGS. 3 and 4, the scales of the layers and members are different from each other in order to make the layers and members recognizable in the drawings.

【0068】図1において、本実施形態における電気光
学装置の画像表示領域を構成するマトリクス状に形成さ
れた複数の画素には夫々、画素電極9aと当該画素電極
9aをスイッチング制御するためのTFT30とが形成
されており、画像信号が供給されるデータ線6aが当該
TFT30のソースに電気的に接続されている。データ
線6aに書き込む画像信号S1、S2、…、Snは、こ
の順に線順次に供給しても構わないし、相隣接する複数
のデータ線6a同士に対して、グループ毎に供給するよ
うにしてもよい。また、TFT30のゲートに走査線3
aが電気的に接続されており、所定のタイミングで、走
査線3aにパルス的に走査信号G1、G2、…、Gm
を、この順に線順次で印加するように構成されている。
画素電極9aは、TFT30のドレインに電気的に接続
されており、スイッチング素子であるTFT30を一定
期間だけそのスイッチを閉じることにより、データ線6
aから供給される画像信号S1、S2、…、Snを所定
のタイミングで書き込む。画素電極9aを介して電気光
学物質の一例としての液晶に書き込まれた所定レベルの
画像信号S1、S2、…、Snは、後述する対向基板に
形成された対向電極との間で一定期間保持される。液晶
は、印加される電圧レベルにより分子集合の配向や秩序
が変化することにより、光を変調し、階調表示を可能に
する。ノーマリーホワイトモードであれば、各画素の単
位で印加された電圧に応じて入射光に対する透過率が減
少し、ノーマリーブラックモードであれば、各画素の単
位で印加された電圧に応じて入射光に対する透過率が増
加され、全体として電気光学装置からは画像信号に応じ
たコントラストを持つ光が出射する。ここで、保持され
た画像信号がリークするのを防ぐために、画素電極9a
と対向電極との間に形成される液晶容量と並列に蓄積容
量70を付加する。
In FIG. 1, a pixel electrode 9a and a TFT 30 for controlling switching of the pixel electrode 9a are respectively provided in a plurality of pixels which are formed in a matrix and constitute an image display area of the electro-optical device according to the present embodiment. Are formed, and the data line 6a to which the image signal is supplied is electrically connected to the source of the TFT 30. The image signals S1, S2, ..., Sn to be written to the data line 6a may be line-sequentially supplied in this order, or may be supplied to each of a plurality of adjacent data lines 6a in groups. Good. In addition, the scanning line 3 is connected to the gate of the TFT 30.
a is electrically connected, and the scanning signals G1, G2, ..., Gm are pulsed to the scanning line 3a at a predetermined timing.
Is applied line-sequentially in this order.
The pixel electrode 9a is electrically connected to the drain of the TFT 30, and by closing the switch of the TFT 30 which is a switching element for a certain period, the data line 6
The image signals S1, S2, ..., Sn supplied from a are written at a predetermined timing. The image signals S1, S2, ..., Sn having a predetermined level written in the liquid crystal as an example of the electro-optical material via the pixel electrode 9a are held for a certain period of time with the counter electrode formed on the counter substrate described later. It The liquid crystal modulates light by changing the orientation and order of the molecular assembly depending on the applied voltage level, and enables gradation display. In the normally white mode, the transmittance for incident light is reduced according to the voltage applied in each pixel unit, and in the normally black mode, the incident light is incident according to the voltage applied in each pixel unit. The transmittance for light is increased, and light having a contrast corresponding to the image signal is emitted from the electro-optical device as a whole. Here, in order to prevent the held image signal from leaking, the pixel electrode 9a
A storage capacitor 70 is added in parallel with the liquid crystal capacitor formed between the counter electrode and the counter electrode.

【0069】図2において、電気光学装置のTFTアレ
イ基板上には、マトリクス状に複数の透明な画素電極9
a(点線部9a’により輪郭が示されている)が設けら
れており、画素電極9aの縦横の境界に各々沿ってデー
タ線6a及び走査線3aが設けられている。
In FIG. 2, a plurality of transparent pixel electrodes 9 are arranged in a matrix on the TFT array substrate of the electro-optical device.
a (the outline is shown by the dotted line portion 9a '), and the data line 6a and the scanning line 3a are provided along the vertical and horizontal boundaries of the pixel electrode 9a.

【0070】また、半導体層1aのうち図2中右上がり
の斜線領域で示したチャネル領域1a’に対向するよう
に走査線3aが配置されており、走査線3aはゲート電
極を含む。走査線3aは、チャネル領域1a’に対向す
るゲート電極部分が幅広に構成されている。
In the semiconductor layer 1a, the scanning line 3a is arranged so as to face the channel region 1a 'shown by the hatched region in the upper right of FIG. 2, and the scanning line 3a includes a gate electrode. The scanning line 3a has a wide gate electrode portion facing the channel region 1a '.

【0071】このように、走査線3aとデータ線6aの
本線部61aとの交差する個所には夫々、チャネル領域
1a’に走査線3aの一部がゲート電極として対向配置
された画素スイッチング用のTFT30が設けられてい
る。
As described above, at the intersections of the scanning lines 3a and the main line portions 61a of the data lines 6a, a part of the scanning lines 3a is arranged as a gate electrode in the channel region 1a ', respectively, for pixel switching. A TFT 30 is provided.

【0072】図2から図4に示すように、画素電極9a
の下地表面をなす第3層間絶縁膜43には、後述する本
願発明に固有の製造プロセスによって緩やかな段差を有
する凸部402が、図2中横方向に、即ち走査線3aに
沿ってストライプ状に形成されている。このように構成
された凸部402に係る構成及び作用効果については、
後に図5及び図6を参照して更に詳述する。
As shown in FIGS. 2 to 4, the pixel electrode 9a
In the third interlayer insulating film 43 forming the underlayer surface of the above, convex portions 402 having a gentle step due to a manufacturing process unique to the invention of the present application to be described later are formed in a stripe shape in the horizontal direction in FIG. 2, that is, along the scanning line 3a. Is formed in. Regarding the configuration and the effect of the convex portion 402 configured in this way,
Further details will be given later with reference to FIGS. 5 and 6.

【0073】蓄積容量70は、TFT30の高濃度ドレ
イン領域1e及び画素電極9aに接続された画素電位側
容量電極としての中継層71と、固定電位側容量電極と
しての容量線300の一部とが、誘電体膜75を介して
対向配置されることにより形成されている。
The storage capacitor 70 includes a relay layer 71 as a pixel potential side capacitance electrode connected to the high concentration drain region 1e of the TFT 30 and the pixel electrode 9a, and a part of the capacitance line 300 as a fixed potential side capacitance electrode. , Are formed so as to face each other with the dielectric film 75 interposed therebetween.

【0074】容量線300は、例えば金属又は合金を含
む導電性の遮光膜からなり上側遮光膜(内蔵遮光膜)の
一例を構成すると共に固定電位側容量電極としても機能
する。容量線300は、例えばTi(チタン)、Cr
(クロム)、W(タングステン)、Ta(タンタル)、
Mo(モリブデン)等の高融点金属のうちの少なくとも
一つを含む、金属単体、合金、金属シリサイド、ポリシ
リサイド、これらを積層したもの等からなる。容量線3
00は、Al(アルミニウム)、Ag(銀)等の他の金
属を含んでもよい。但し、或いは、容量線300は、例
えば導電性のポリシリコン膜等からなる第1膜と高融点
金属を含む金属シリサイド膜等からなる第2膜とが積層
された多層構造を持ってもよい。
The capacitance line 300 is made of a conductive light-shielding film containing, for example, a metal or an alloy, constitutes an example of the upper light-shielding film (built-in light-shielding film), and also functions as a fixed potential side capacitance electrode. The capacitance line 300 is made of, for example, Ti (titanium) or Cr.
(Chrome), W (tungsten), Ta (tantalum),
It is composed of a simple metal, an alloy, a metal silicide, a polysilicide, or a stack of these containing at least one refractory metal such as Mo (molybdenum). Capacity line 3
00 may include other metals such as Al (aluminum) and Ag (silver). However, alternatively, the capacitance line 300 may have a multilayer structure in which a first film made of, for example, a conductive polysilicon film and a second film made of a metal silicide film containing a refractory metal are stacked.

【0075】他方、中継層71は、例えば導電性のポリ
シリコン膜からなり画素電位側容量電極として機能す
る。中継層71は、画素電位側容量電極としての機能の
他、上側遮光膜としての容量線300とTFT30との
間に配置される、光吸収層或いは上側遮光膜の他の例と
しての機能を持ち、更に、画素電極9aとTFT30の
高濃度ドレイン領域1eとを中継接続する機能を持つ。
但し、中継層71も、容量線300と同様に、金属又は
合金を含む単一層膜若しくは多層膜から構成してもよ
い。
On the other hand, the relay layer 71 is made of, for example, a conductive polysilicon film and functions as a pixel potential side capacitance electrode. The relay layer 71 has a function as a pixel potential side capacitive electrode, and also has a function as another example of a light absorption layer or an upper light shielding film, which is arranged between the capacitance line 300 as the upper light shielding film and the TFT 30. Further, it has a function of relay-connecting the pixel electrode 9a and the high-concentration drain region 1e of the TFT 30.
However, the relay layer 71 may also be formed of a single layer film or a multilayer film containing a metal or an alloy, like the capacitance line 300.

【0076】容量線300は平面的に見て、走査線3a
に沿ってストライプ状に伸びており、TFT30に重な
る個所が図2中上下に突出している。そして、図2中縦
方向に夫々延びるデータ線6aと図2中横方向に夫々延
びる容量線300とが相交差して形成されることによ
り、TFTアレイ基板10上におけるTFT30の上側
に、平面的に見て格子状の上側遮光膜(内蔵遮光膜)が
構成されており、各画素の開口領域を規定している。
The capacitance line 300 is viewed in plan, and the scanning line 3a
2 extends in a stripe shape, and a portion overlapping the TFT 30 projects vertically in FIG. The data lines 6a extending in the vertical direction in FIG. 2 and the capacitance lines 300 extending in the horizontal direction in FIG. 2 are formed so as to intersect each other, so that the TFT lines on the TFT array substrate 10 are planarly arranged above the TFTs 30. A lattice-shaped upper light-shielding film (built-in light-shielding film) is formed, and defines the opening region of each pixel.

【0077】TFTアレイ基板10上におけるTFT3
0の下側には、下側遮光膜11aが格子状に設けられて
いる。下側遮光膜11aは、前述の如く上側遮光膜の一
例を構成する容量線300と同様に、例えば、Ti、C
r、W、Ta、Mo等の高融点金属のうちの少なくとも
一つを含む、金属単体、合金、金属シリサイド、ポリシ
リサイド、これらを積層したもの等からなる。或いは、
Al、Ag等の他の金属を含んでなる。
TFT3 on TFT array substrate 10
On the lower side of 0, the lower light-shielding film 11a is provided in a grid pattern. The lower light-shielding film 11a is made of, for example, Ti or C, like the capacitance line 300 that constitutes an example of the upper light-shielding film as described above.
It is composed of a simple metal, an alloy, a metal silicide, a polysilicide, or a stack of these containing at least one of refractory metals such as r, W, Ta, and Mo. Alternatively,
It comprises other metals such as Al and Ag.

【0078】容量電極としての中継層71と容量線30
0との間に配置される誘電体膜75は、例えば膜厚5〜
200nm(ナノメートル)程度の比較的薄いHTO
(HighTemperature Oxide)膜、LTO(Low Temperatu
re Oxide)膜等の酸化シリコン膜、あるいは窒化シリコ
ン膜等から構成される。蓄積容量70を増大させる観点
からは、膜の信頼性が十分に得られる限りにおいて、誘
電体膜75は薄い程良い。
The relay layer 71 as a capacitance electrode and the capacitance line 30
The dielectric film 75 disposed between the dielectric film 75 and
Relatively thin HTO of about 200 nm (nanometer)
(High Temperature Oxide) film, LTO (Low Temperatu)
re Oxide) film or the like, or a silicon nitride film or the like. From the viewpoint of increasing the storage capacitance 70, the thinner the dielectric film 75 is, the better as long as the reliability of the film is sufficiently obtained.

【0079】また容量線300は、画素電極9aが配置
された画像表示領域からその周囲に延設され、定電位源
と電気的に接続されて、固定電位とされる。係る定電位
源としては、TFT30を駆動するための走査信号を走
査線3aに供給するための後述の走査線駆動回路や画像
信号をデータ線6aに供給するサンプリング回路を制御
する後述のデータ線駆動回路に供給される正電源や負電
源の定電位源でもよいし、対向基板20の対向電極21
に供給される定電位でも構わない。更に、下側遮光膜1
1aについても、その電位変動がTFT30に対して悪
影響を及ぼすことを避けるために、容量線300と同様
に、画像表示領域からその周囲に延設して定電位源に接
続するとよい。
Further, the capacitance line 300 extends from the image display area where the pixel electrode 9a is arranged to the periphery thereof and is electrically connected to the constant potential source to have a fixed potential. As the constant potential source, a scanning line driving circuit described later for supplying a scanning signal for driving the TFT 30 to the scanning line 3a and a data line driving described later for controlling a sampling circuit supplying an image signal to the data line 6a. A constant potential source such as a positive power source or a negative power source supplied to the circuit may be used, or the counter electrode 21 of the counter substrate 20 may be used.
It may be a constant potential supplied to. Furthermore, the lower light-shielding film 1
As for the capacitor 1a, in order to avoid the potential variation from adversely affecting the TFT 30, the capacitor 1a may be extended from the image display region to the periphery thereof and connected to a constant potential source, like the capacitor line 300.

【0080】画素電極9aは、中継層71を中継するこ
とにより、コンタクトホール83及び85を介して半導
体層1aのうち高濃度ドレイン領域1eに電気的に接続
されている。即ち、本実施形態では、中継層71は、蓄
積容量70の画素電位側容量電極としての機能及び光吸
収層としての機能に加えて、画素電極9aをTFT30
へ中継接続する機能を果たす。このように中継層71を
利用すれば、層間距離が例えば2000nm程度に長く
ても、両者間を一つのコンタクトホールで接続する技術
的困難性を回避しつつコンタクトホール及び溝で両者間
を良好に接続でき、画素開口率を高めること可能とな
り、コンタクトホール開孔時におけるエッチングの突き
抜け防止にも役立つ。
The pixel electrode 9a is electrically connected to the high concentration drain region 1e of the semiconductor layer 1a through the contact holes 83 and 85 by relaying the relay layer 71. That is, in this embodiment, the relay layer 71 functions as the pixel electrode 9 a of the TFT 30 in addition to the function as the pixel potential side capacitance electrode of the storage capacitor 70 and the function as the light absorption layer.
Performs the function of relay connection to. By using the relay layer 71 as described above, even if the interlayer distance is as long as about 2000 nm, for example, it is possible to improve the contact hole and the groove between the both while avoiding the technical difficulty of connecting them with one contact hole. Connection can be made, the pixel aperture ratio can be increased, and it is also useful for preventing penetration of etching when a contact hole is opened.

【0081】図3及び図4に示すように、電気光学装置
は、透明なTFTアレイ基板10と、これに対向配置さ
れる透明な対向基板20とを備えている。TFTアレイ
基板10は、例えば石英基板、ガラス基板、シリコン基
板からなり、対向基板20は、例えばガラス基板や石英
基板からなる。
As shown in FIGS. 3 and 4, the electro-optical device includes a transparent TFT array substrate 10 and a transparent counter substrate 20 arranged to face the TFT array substrate 10. The TFT array substrate 10 is made of, for example, a quartz substrate, a glass substrate, or a silicon substrate, and the counter substrate 20 is made of, for example, a glass substrate or a quartz substrate.

【0082】TFTアレイ基板10には、画素電極9a
が設けられており、その上側には、ラビング処理等の所
定の配向処理が施された配向膜16が設けられている。
画素電極9aは例えば、ITO(Indium Tin Oxide)膜
などの透明導電性膜からなる。また配向膜16は例え
ば、ポリイミド膜などの有機膜からなる。
The pixel electrode 9a is formed on the TFT array substrate 10.
Is provided, and an alignment film 16 subjected to a predetermined alignment treatment such as a rubbing treatment is provided on the upper side thereof.
The pixel electrode 9a is made of, for example, a transparent conductive film such as an ITO (Indium Tin Oxide) film. The alignment film 16 is made of, for example, an organic film such as a polyimide film.

【0083】他方、対向基板20には、その全面に渡っ
て対向電極21が設けられており、その下側には、ラビ
ング処理等の所定の配向処理が施された配向膜22が設
けられている。対向電極21は例えば、ITO膜などの
透明導電性膜からなる。また配向膜22は、ポリイミド
膜などの有機膜からなる。
On the other hand, the counter substrate 20 is provided with a counter electrode 21 over the entire surface thereof, and an alignment film 22 subjected to a predetermined alignment treatment such as rubbing treatment is provided below the counter electrode 21. There is. The counter electrode 21 is made of, for example, a transparent conductive film such as an ITO film. The alignment film 22 is made of an organic film such as a polyimide film.

【0084】対向基板20には、格子状又はストライプ
状の遮光膜を設けるようにしてもよい。このような構成
を採ることで、前述の如く上側遮光膜を構成する容量線
300及びデータ線6aと共に当該対向基板20上の遮
光膜により、対向基板20側からの入射光がチャネル領
域1a’や低濃度ソース領域1b及び低濃度ドレイン領
域1cに侵入するのを、より確実に阻止できる。更に、
このような対向基板20上の遮光膜は、少なくとも入射
光が照射される面を高反射な膜で形成することにより、
電気光学装置の温度上昇を防ぐ働きをする。
The counter substrate 20 may be provided with a light shielding film having a lattice shape or a stripe shape. By adopting such a configuration, as described above, the light shielding film on the counter substrate 20 together with the capacitance line 300 and the data line 6a forming the upper light shielding film causes incident light from the counter substrate 20 side to be incident on the channel region 1a ′ and It is possible to more reliably prevent entry into the low-concentration source region 1b and the low-concentration drain region 1c. Furthermore,
Such a light-shielding film on the counter substrate 20 is formed of a highly reflective film on at least the surface irradiated with incident light,
It works to prevent the temperature rise of the electro-optical device.

【0085】このように構成された、画素電極9aと対
向電極21とが対面するように配置されたTFTアレイ
基板10と対向基板20との間には、後述のシール材に
より囲まれた空間に電気光学物質の一例である液晶が封
入され、液晶層50が形成される。液晶層50は、画素
電極9aからの電界が印加されていない状態で配向膜1
6及び22により所定の配向状態をとる。液晶層50
は、例えば一種又は数種類のネマティック液晶を混合し
た液晶からなる。シール材は、TFTアレイ基板10及
び対向基板20をそれらの周辺で貼り合わせるための、
例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であ
り、両基板間の距離を所定値とするためのグラスファイ
バー或いはガラスビーズ等のギャップ材が混入されてい
る。
Between the TFT array substrate 10 and the counter substrate 20, which are arranged in such a manner that the pixel electrode 9a and the counter electrode 21 face each other, a space surrounded by a sealing material described later is provided. A liquid crystal, which is an example of an electro-optical material, is encapsulated to form a liquid crystal layer 50. The liquid crystal layer 50 is formed on the alignment film 1 in a state where the electric field from the pixel electrode 9a is not applied.
A predetermined alignment state is obtained by 6 and 22. Liquid crystal layer 50
Is composed of, for example, a liquid crystal in which one kind or several kinds of nematic liquid crystals are mixed. The sealing material is used for bonding the TFT array substrate 10 and the counter substrate 20 around their periphery,
For example, it is an adhesive made of a photocurable resin or a thermosetting resin, and a gap material such as glass fiber or glass beads for mixing the distance between both substrates to a predetermined value is mixed.

【0086】更に、画素スイッチング用TFT30の下
には、下地絶縁膜12が設けられている。下地絶縁膜1
2は、下側遮光膜11aからTFT30を層間絶縁する
機能の他、TFTアレイ基板10の全面に形成されるこ
とにより、TFTアレイ基板10の表面の研磨時におけ
る荒れや、洗浄後に残る汚れ等で画素スイッチング用T
FT30の特性の劣化を防止する機能を有する。
Further, the underlying insulating film 12 is provided below the pixel switching TFT 30. Base insulating film 1
2 has a function of insulating the TFT 30 from the lower light-shielding film 11a between layers, and is formed on the entire surface of the TFT array substrate 10, so that the surface of the TFT array substrate 10 is roughened during polishing, and remains after cleaning. Pixel switching T
It has a function of preventing deterioration of the characteristics of the FT 30.

【0087】図3において、画素スイッチング用TFT
30は、LDD(Lightly Doped Drain)構造を有して
おり、走査線3a、当該走査線3aからの電界によりチ
ャネルが形成される半導体層1aのチャネル領域1
a’、走査線3aと半導体層1aとを絶縁するゲート絶
縁膜を含む絶縁膜2、半導体層1aの低濃度ソース領域
1b及び低濃度ドレイン領域1c、半導体層1aの高濃
度ソース領域1d並びに高濃度ドレイン領域1eを備え
ている。
In FIG. 3, a pixel switching TFT
Reference numeral 30 denotes an LDD (Lightly Doped Drain) structure, and the scanning line 3a and the channel region 1 of the semiconductor layer 1a in which a channel is formed by an electric field from the scanning line 3a.
a ′, an insulating film 2 including a gate insulating film that insulates the scanning line 3a from the semiconductor layer 1a, a low-concentration source region 1b and a low-concentration drain region 1c of the semiconductor layer 1a, a high-concentration source region 1d of the semiconductor layer 1a, and a high-concentration source region 1d. It has a concentration drain region 1e.

【0088】走査線3a上には、高濃度ソース領域1d
へ通じるコンタクトホール81及び高濃度ドレイン領域
1eへ通じるコンタクトホール83が各々開孔された第
1層間絶縁膜41が形成されている。
A high concentration source region 1d is formed on the scanning line 3a.
A first interlayer insulating film 41 is formed in which a contact hole 81 leading to and a contact hole 83 leading to the high-concentration drain region 1e are opened.

【0089】第1層間絶縁膜41上には中継層71及び
容量線300が形成されており、これらの上には、コン
タクトホール81及び85が各々開孔された第2層間絶
縁膜42が形成されている。
The relay layer 71 and the capacitance line 300 are formed on the first interlayer insulating film 41, and the second interlayer insulating film 42 in which the contact holes 81 and 85 are opened is formed thereon. Has been done.

【0090】第2層間絶縁膜42上にはデータ線6aが
形成されており、これらの上には、中継層71へ通じる
コンタクトホール85が形成された第3層間絶縁膜43
が形成されている。画素電極9aは、このように構成さ
れた第3層間絶縁膜43の上面に設けられている。
The data line 6a is formed on the second interlayer insulating film 42, and the third interlayer insulating film 43 in which the contact hole 85 leading to the relay layer 71 is formed thereon.
Are formed. The pixel electrode 9a is provided on the upper surface of the third interlayer insulating film 43 thus configured.

【0091】ここで図2から図6を参照して、第3層間
絶縁膜43に形成された凸部402の構成及び効果につ
いて説明を加える。
Here, with reference to FIG. 2 to FIG. 6, the structure and effect of the convex portion 402 formed on the third interlayer insulating film 43 will be described.

【0092】本実施形態の電気光学装置では、図2にお
いて縦方向に相隣接する画素電極9a(即ち、逆極性の
電位が印加される相隣接する画素電極9a)の間には、
横方向にストライプ状に延びる凸部402が、画素電極
9aの下地層をなす第3層間絶縁膜43に形成されてい
る。
In the electro-optical device of this embodiment, the pixel electrodes 9a adjacent to each other in the vertical direction in FIG. 2 (that is, the pixel electrodes 9a adjacent to each other to which a potential of opposite polarity is applied) are
The convex portions 402 extending in a stripe shape in the lateral direction are formed on the third interlayer insulating film 43 which is a base layer of the pixel electrode 9a.

【0093】このような凸部402を有する本実施形態
では、前述した従来の各種の反転駆動方式のうち、1H
反転駆動方式を用いて駆動が行われる。これにより、直
流電圧印加による液晶の劣化を避けつつ、フレーム或い
はフィールド周期で発生するフリッカや特に縦クロスト
ークの低減された画像表示を行えるのである。
In the present embodiment having such a convex portion 402, 1H of the various conventional inversion driving methods described above is used.
Driving is performed using the inversion driving method. As a result, it is possible to display an image with reduced flicker that occurs in the frame or field period and especially with reduced vertical crosstalk while avoiding deterioration of the liquid crystal due to application of a DC voltage.

【0094】ここで図5を参照して、本実施形態で採用
する1H反転駆動方式における、相隣接する画素電極9
aの電圧極性と横電界の発生領域との関係について説明
する。
Referring to FIG. 5, the pixel electrodes 9 adjacent to each other in the 1H inversion driving method adopted in this embodiment.
The relationship between the voltage polarity of a and the generation region of the horizontal electric field will be described.

【0095】即ち、図5(a)に示すように、n(但
し、nは自然数)番目のフィールド或いはフレームの画
像信号を表示する期間中には、画素電極9a毎に+又は
−で示す液晶駆動電圧の極性は反転されず、行毎に同一
極性で画素電極9aが駆動される。その後図5(b)に
示すように、n+1番目のフィールド或いは1フレーム
の画像信号を表示するに際し、各画素電極9aにおける
液晶駆動電圧の電圧極性は反転され、このn+1番目の
フィールド或いは1フレームの画像信号を表示する期間
中には、画素電極9a毎に+又は−で示す液晶駆動電圧
の極性は反転されず、行毎に同一極性で画素電極9aが
駆動される。そして、図5(a)及び図5(b)に示し
た状態が、1フィールド又は1フレームの周期で繰り返
されて、本実施形態における1H反転駆動方式による駆
動が行われる。この結果、本実施形態によれば、直流電
圧印加による液晶の劣化を避けつつ、クロストークやフ
リッカの低減された画像表示を行える。尚、1H反転駆
動方式によれば、1S反転駆動方式と比べて、縦方向の
クロストークが殆ど無い点で有利である。
That is, as shown in FIG. 5A, during the period for displaying the image signal of the n-th (where n is a natural number) field or frame, the liquid crystal indicated by + or-for each pixel electrode 9a. The polarity of the drive voltage is not inverted, and the pixel electrodes 9a are driven with the same polarity for each row. Thereafter, as shown in FIG. 5B, when displaying the image signal of the (n + 1) th field or one frame, the voltage polarity of the liquid crystal drive voltage in each pixel electrode 9a is inverted, and the (n + 1) th field or one frame of During the period in which the image signal is displayed, the polarity of the liquid crystal drive voltage indicated by + or − is not inverted for each pixel electrode 9a, and the pixel electrode 9a is driven with the same polarity for each row. Then, the states shown in FIGS. 5A and 5B are repeated at a cycle of one field or one frame, and the driving by the 1H inversion driving method in the present embodiment is performed. As a result, according to this embodiment, it is possible to perform image display with reduced crosstalk and flicker while avoiding deterioration of the liquid crystal due to application of a DC voltage. The 1H inversion driving method is advantageous in that there is almost no vertical crosstalk as compared with the 1S inversion driving method.

【0096】図5(a)及び図5(b)から分かるよう
に、1H反転駆動方式では、横電界の発生領域C1は常
時、縦方向(Y方向)に相隣接する画素電極9a間の間
隙付近となる。
As can be seen from FIGS. 5 (a) and 5 (b), in the 1H inversion driving method, the lateral electric field generation region C1 is always a gap between the pixel electrodes 9a adjacent to each other in the vertical direction (Y direction). It will be in the vicinity.

【0097】そこで図3及び図4に示すように本実施形
態では、凸部402を形成し、この凸部402上に配置
された画素電極9aの縁付近における縦電界を強めると
共に横電界を弱めるのである。より具体的には、図4に
示すように、凸部402上に配置された画素電極9aの
縁付近と対向電極21との距離を凸部402の高さの分
だけ狭める。従って、図5に示した横電界の発生領域C
1において、画素電極9aと対向電極21との間におけ
る縦電界を強めることができるのである。そして、図3
及び図4において、相隣接する画素電極9a間の間隙は
一定であるため、間隙が狭まる程に強まる横電界の大き
さも一定である。
Therefore, as shown in FIGS. 3 and 4, in the present embodiment, the convex portion 402 is formed, and the vertical electric field near the edge of the pixel electrode 9a arranged on the convex portion 402 is strengthened and the lateral electric field is weakened. Of. More specifically, as shown in FIG. 4, the distance between the edge of the pixel electrode 9 a arranged on the convex portion 402 and the counter electrode 21 is narrowed by the height of the convex portion 402. Therefore, the horizontal electric field generation region C shown in FIG.
1, the vertical electric field between the pixel electrode 9a and the counter electrode 21 can be strengthened. And FIG.
Also, in FIG. 4, since the gap between the adjacent pixel electrodes 9a is constant, the magnitude of the lateral electric field that is strengthened as the gap is narrowed is also constant.

【0098】よって、図5に示した横電界の発生領域C
1において、縦電界をより支配的にすることにより、横
電界による液晶の配向不良を防止できるのである。更
に、絶縁膜からなる凸部402の存在により、横電界の
強度も弱められると共に、横電界が存在する凸部402
に置き換えられた分だけ横電界を受ける液晶部分が減る
ので、当該横電界の液晶層50に対する作用を減ずるこ
とができる。
Therefore, the lateral electric field generation region C shown in FIG.
In No. 1, by making the vertical electric field more dominant, it is possible to prevent alignment failure of the liquid crystal due to the horizontal electric field. Further, the presence of the convex portion 402 made of an insulating film weakens the strength of the lateral electric field, and the convex portion 402 in which the lateral electric field exists.
Since the portion of the liquid crystal that receives the horizontal electric field is reduced by the amount replaced by, the action of the horizontal electric field on the liquid crystal layer 50 can be reduced.

【0099】以上のように本実施形態によれば、1H反
転駆動方式において発生する横電界の特性に着目して、
横電界の発生領域C1では、凸部402を設けること
で、相対的に縦電界を強めることにより横電界による悪
影響を低減する。従ってまた、横電界による液晶の配向
不良を低減することにより、液晶の配向不良個所を隠す
ための遮光膜も小さくて済む(但し、凸部402におけ
る段差に起因した液晶の配向不良個所を覆い隠すために
は、凸部402の幅よりも遮光膜の幅を若干広めに設定
するのが望ましい)。よって、光抜け等の画像不良を起
こさずに各画素の開口率を高めることができ、最終的に
コントラスト比が高く且つ明るく高品位の画像表示が可
能となる。
As described above, according to this embodiment, focusing on the characteristics of the lateral electric field generated in the 1H inversion driving method,
In the horizontal electric field generation region C1, by providing the convex portion 402, the vertical electric field is relatively strengthened to reduce the adverse effect of the horizontal electric field. Therefore, by reducing the liquid crystal misalignment due to the horizontal electric field, the light-shielding film for hiding the liquid crystal misalignment can be made small (however, the liquid crystal misalignment caused by the step in the convex portion 402 can be covered). Therefore, it is desirable to set the width of the light shielding film to be slightly wider than the width of the convex portion 402). Therefore, the aperture ratio of each pixel can be increased without causing an image defect such as light leakage, and finally a high-contrast, bright and high-quality image can be displayed.

【0100】そして特に本実施形態によれば、凸部40
2の段差は、図3及び図4に示したように、各画素の開
口領域の縁付近で緩やかな段差とされている。従って、
この緩やかにされた分だけ、段差に起因した液晶層50
の配向不良を低減できる。仮に、通常のパターニングで
形成されるような凸部では、その側壁がほぼ直角に切り
立っており、液晶層50に不連続な面が発生して、液晶
層50の配向不良が発生してしまうのである。
Especially according to this embodiment, the convex portion 40
As shown in FIGS. 3 and 4, the step 2 is a gentle step near the edge of the opening region of each pixel. Therefore,
The liquid crystal layer 50 caused by the step difference is caused by the loosened portion.
Can be reduced. For example, in a convex portion formed by normal patterning, the side wall thereof stands up at a substantially right angle, and a discontinuous surface is generated in the liquid crystal layer 50, which causes alignment failure of the liquid crystal layer 50. is there.

【0101】これらの結果、横電界による液晶層50の
動作不良と、段差による液晶層50の動作不良との両者
をバランス良く低減することが可能となり、高コントラ
ストで明るい高品位の画像表示を行う液晶装置を実現で
きる。特に画素電極9a上に形成された配向膜16にラ
ビング処理を施す際、凸部402の段差が緩やかなの
で、当該ラビングを比較的容易にしてムラ無く良好に施
すことができ、液晶の配向不良を極めて有効に未然防止
できる。
As a result, both the malfunction of the liquid crystal layer 50 due to the lateral electric field and the malfunction of the liquid crystal layer 50 due to the step can be reduced in a well-balanced manner, and a bright, high-quality image display with high contrast can be performed. A liquid crystal device can be realized. In particular, when the alignment film 16 formed on the pixel electrode 9a is subjected to a rubbing process, since the step of the convex portion 402 is gentle, the rubbing can be performed relatively easily and satisfactorily, resulting in poor alignment of the liquid crystal. It can be very effectively prevented.

【0102】本実施形態では、図4に示したように、凸
部402における長手状に伸びる上面の幅方向の縁に、
画素電極9aの縁が位置するように構成するのが好まし
い。このように構成すれば、当該縁における画素電極9
aと対向電極21との間の距離を凸部402の高さを最
大限に利用して短くすることができる。同時に、凸部4
02における上面の幅を最大限に生かして横電界が生じ
る相隣接する画素電極9a間の間隔を広げられる。これ
らにより、凸部402の形状を極めて効率的に利用し
て、横電界の発生領域C1において横電界に対して縦電
界を強めることが可能となる。
In the present embodiment, as shown in FIG. 4, at the edge of the convex portion 402 extending in the longitudinal direction on the widthwise edge of the upper surface,
It is preferable that the edge of the pixel electrode 9a is located. With this configuration, the pixel electrode 9 at the edge is
The distance between a and the counter electrode 21 can be shortened by making maximum use of the height of the convex portion 402. At the same time, the convex portion 4
By maximizing the width of the upper surface of 02, the space between adjacent pixel electrodes 9a where a lateral electric field is generated can be widened. As a result, the shape of the convex portion 402 can be used extremely efficiently, and the vertical electric field can be strengthened with respect to the horizontal electric field in the horizontal electric field generation region C1.

【0103】以上説明した凸部402のその長手軸に垂
直に切った断面形状としては、例えば台形、三角形、半
円形、半楕円形、頂上付近が平坦とされた半円形又は半
楕円径、若しくは側辺の傾斜が頂上に向かうに連れて徐
々に増す2次曲線や3次曲線状の略台形、略三角形など
各種の形状が考えられる。いずれの断面形状であって
も、凸部402の段差を緩やかとし、液晶の性質に応じ
て段差により生じる液晶の配向不良が小さくて済むよう
な断面形状を適宜採用するのが望ましい。
The cross-sectional shape of the above-mentioned convex portion 402 cut perpendicularly to its longitudinal axis is, for example, a trapezoid, a triangle, a semicircle, a semi-elliptical shape, a semi-circular or semi-elliptical diameter with a flat top portion, or Various shapes such as a quadratic curve or a cubic curve having a substantially trapezoidal shape or a substantially triangular shape in which the slope of the side edge gradually increases toward the top can be considered. Regardless of the cross-sectional shape, it is preferable to appropriately adopt a cross-sectional shape in which the step difference of the convex portion 402 is made gentle and the alignment defect of the liquid crystal caused by the step difference is small according to the property of the liquid crystal.

【0104】尚、本実施形態の変形形態として、相隣接
する画素電極9aの電圧極性と横電界の発生領域C2と
の関係を図6に示した1S反転駆動方式(即ち、各列毎
に液晶駆動電圧の極性が変化して、横電界の発生領域C
2がデータ線6aに沿った画素の間隙となる方式)を採
用する場合には、図2から図4に示した構成において、
凸部を横電界の発生領域C2に、即ちデータ線6aに沿
って縦方向に延びるストライプ状に形成すればよい。
As a modification of this embodiment, the relationship between the voltage polarities of the pixel electrodes 9a adjacent to each other and the lateral electric field generation region C2 is shown in FIG. When the polarity of the drive voltage changes, a lateral electric field generation region C
2 is a gap between pixels along the data line 6a), in the configuration shown in FIGS.
The convex portion may be formed in the lateral electric field generation region C2, that is, in the form of a stripe extending in the vertical direction along the data line 6a.

【0105】或いは、本実施形態の変形形態として、ド
ット反転駆動方式(即ち、各列毎に且つ各行毎に液晶駆
動電圧の極性が変化して横電界の発生領域がデータ線6
a及び走査線3aに沿った画素の間隙となる方式)を採
用する場合には、図2から図4に示した構成において、
凸部を、走査線3a及びデータ線6aの両方に沿って格
子状に形成すればよい。
Alternatively, as a modification of this embodiment, the polarity of the liquid crystal driving voltage is changed for each column and each row by the dot inversion driving method (that is, the generation region of the horizontal electric field is the data line 6).
a) and a method of forming a gap between pixels along the scanning line 3a), in the configuration shown in FIG. 2 to FIG.
The convex portions may be formed in a lattice shape along both the scanning lines 3a and the data lines 6a.

【0106】加えて、本発明における1H反転駆動方式
では駆動電圧の極性を、一行毎に反転させてもよいし、
相隣接する2行毎に或いは複数行毎に反転させてもよ
い。同様に本発明における1S反転駆動方式では駆動電
圧の極性を、一列毎に反転させてもよいし、相隣接する
2列毎に或いは複数列毎に反転させてもよく、ドット反
転駆動方式の場合にも、複数の画素電極からなるブロッ
ク毎に駆動電圧の極性を反転させてもよい。
In addition, in the 1H inversion driving method according to the present invention, the polarity of the driving voltage may be inverted row by row,
You may invert every two lines which adjoin each other, or every several lines. Similarly, in the 1S inversion driving method according to the present invention, the polarity of the driving voltage may be inverted for each column, or may be inverted for every two columns adjacent to each other or for every plural columns. Alternatively, the polarity of the drive voltage may be inverted for each block including a plurality of pixel electrodes.

【0107】以上説明した実施形態では、画素スイッチ
ング用のTFT30は、トップゲート型とされている
が、ボトムゲート型のTFTであってもよい。加えて、
TFT30は、貼り合わせSOIによる単結晶半導体層
を含んでなるように構成してもよい。
In the embodiments described above, the pixel switching TFT 30 is of the top gate type, but may be of the bottom gate type. in addition,
The TFT 30 may be configured to include a single crystal semiconductor layer made of bonded SOI.

【0108】以上説明した実施形態では、画素電位側容
量電極を含む中継層71が誘電体膜75の下側にあり、
固定電位側容量電極を含む容量線300が誘電体膜75
の上側にあるが、この上下関係は、反対でもよいし、或
いは、画素電位側容量電極を上下から二つの固定電位側
容量電極で挟持するように構成してもよい。
In the embodiment described above, the relay layer 71 including the pixel potential side capacitance electrode is below the dielectric film 75,
The capacitance line 300 including the capacitance electrode on the fixed potential side is the dielectric film 75.
Although it is on the upper side, the vertical relationship may be reversed, or the pixel potential side capacitance electrode may be sandwiched between two fixed potential side capacitance electrodes from above and below.

【0109】以上説明した実施形態では、スイッチング
用TFT30は、好ましくは図3に示したようにLDD
構造を持つが、低濃度ソース領域1b及び低濃度ドレイ
ン領域1cに不純物イオンの打ち込みを行わないオフセ
ット構造を持ってよいし、走査線3aの一部からなるゲ
ート電極をマスクとして高濃度で不純物イオンを打ち込
み、自己整合的に高濃度ソース及びドレイン領域を形成
するセルフアライン型のTFTであってもよい。また本
実施形態では、画素スイッチング用のTFT30のゲー
ト電極を高濃度ソース領域1d及び高濃度ドレイン領域
1e間に1個のみ配置したシングルゲート構造とした
が、これらの間に2個以上のゲート電極を配置してもよ
い。
In the embodiment described above, the switching TFT 30 is preferably the LDD as shown in FIG.
Although it has a structure, it may have an offset structure in which the low-concentration source region 1b and the low-concentration drain region 1c are not implanted with the impurity ions. It is also possible to use a self-alignment type TFT in which the high concentration source and drain regions are formed in a self-aligned manner by implanting. Further, in the present embodiment, the gate electrode of the TFT 30 for pixel switching has a single gate structure in which only one gate electrode is arranged between the high-concentration source region 1d and the high-concentration drain region 1e, but two or more gate electrodes are provided between them. May be arranged.

【0110】更に、投射型或いは透過型の液晶装置に限
らず、反射型の液晶装置に本発明を適用しても、本実施
形態による横電界による液晶の配向不良を低減する効果
は同様に得られる。
Further, even when the present invention is applied to not only the projection type or transmission type liquid crystal device but also the reflection type liquid crystal device, the effect of reducing the alignment defect of the liquid crystal due to the horizontal electric field according to the present embodiment can be obtained similarly. To be

【0111】(製造プロセス)次に、上述した電気光学
装置の製造プロセスについて、図7を参照して説明す
る。ここに、図7は、図4に示したB−B’断面に概ね
対応する個所における断面構造を工程ごとに示す工程図
である。
(Manufacturing Process) Next, a manufacturing process of the above-described electro-optical device will be described with reference to FIG. Here, FIG. 7 is a process drawing showing the cross-sectional structure at a position substantially corresponding to the BB ′ cross section shown in FIG. 4 for each process.

【0112】先ず図7(a)の工程では、シリコン基
板、石英基板、ガラス基板等の基板10を用意する。こ
こで、好ましくはN2(窒素)等の不活性ガス雰囲気
下、約850〜1300℃、より好ましくは1000℃
の高温でアニール処理し、後に実施される高温プロセス
において基板10に生じる歪みが少なくなるように前処
理しておく。
First, in the step shown in FIG. 7A, a substrate 10 such as a silicon substrate, a quartz substrate, or a glass substrate is prepared. Here, it is preferably about 850 to 1300 ° C., more preferably 1000 ° C., in an atmosphere of an inert gas such as N 2 (nitrogen).
Annealing treatment is performed at a high temperature, and pretreatment is performed so that strain generated in the substrate 10 in a high temperature process performed later is reduced.

【0113】続いて、このように処理された基板10の
全面に、例えばTi、Cr、W、Ta、Mo等の金属や
金属シリサイド等の金属合金膜を、スパッタリング法な
どにより、100〜500nm程度の膜厚、好ましくは
約200nmの膜厚の遮光層を形成した後、フォトリソ
グラフィ及びエッチングにより、図2に示したようなパ
ターンの下側遮光膜11aを画像表示領域10a内に形
成する。
Then, a metal alloy film such as a metal such as Ti, Cr, W, Ta, Mo or a metal alloy such as a metal silicide is deposited on the entire surface of the substrate 10 thus treated by a sputtering method to a thickness of about 100 to 500 nm. After forming a light-shielding layer having a film thickness of, preferably about 200 nm, a lower light-shielding film 11a having a pattern as shown in FIG. 2 is formed in the image display region 10a by photolithography and etching.

【0114】次に図7(b)の工程では、下側遮光膜1
1aの上に、例えば、常圧又は減圧CVD法等によりT
EOS(テトラ・エチル・オルソ・シリケート)ガス、
TEB(テトラ・エチル・ボートレート)ガス、TMO
P(テトラ・メチル・オキシ・フォスレート)ガス等を
用いて、NSG、PSG、BSG、BPSGなどのシリ
ケートガラス膜、窒化シリコン膜、酸化シリコン膜等か
らなる下地絶縁膜12を形成する。
Next, in the step of FIG. 7B, the lower light-shielding film 1
1a on top of 1a by, for example, atmospheric pressure or low pressure CVD
EOS (tetra-ethyl-ortho-silicate) gas,
TEB (Tetra-Ethyl-Borate) gas, TMO
A base insulating film 12 made of a silicate glass film such as NSG, PSG, BSG, or BPSG, a silicon nitride film, a silicon oxide film, or the like is formed by using P (tetramethyl oxyfoslate) gas or the like.

【0115】続いて、下地絶縁膜12の上に、減圧CV
D等によりアモルファスシリコン膜を形成しアニール処
理を施することにより、ポリシリコン膜を固相成長させ
る。或いは、アモルファスシリコン膜を経ないで、減圧
CVD法等によりポリシリコン膜を直接形成する。次
に、このポリシリコン膜に対し、フォトリソグラフィ工
程、エッチング工程等を施すことにより、図2に示した
所定パターンを有する半導体層1aを画像表示領域10
a内に形成する。更に、熱酸化すること等により、ゲー
ト絶縁膜となる絶縁膜2を形成する(図3参照)。この
結果、半導体層1aや半導体層320の厚さは、約30
〜150nmの厚さ、好ましくは約35〜50nmの厚
さとなり、絶縁膜2の厚さは、約20〜150nmの厚
さ、好ましくは約30〜100nmの厚さとなる。
Then, a reduced pressure CV is formed on the base insulating film 12.
An amorphous silicon film is formed from D or the like and an annealing treatment is performed to solid-phase grow the polysilicon film. Alternatively, the polysilicon film is directly formed by the low pressure CVD method or the like without passing through the amorphous silicon film. Next, by subjecting this polysilicon film to a photolithography process, an etching process, etc., the semiconductor layer 1a having the predetermined pattern shown in FIG.
It is formed in a. Further, the insulating film 2 to be the gate insulating film is formed by thermal oxidation or the like (see FIG. 3). As a result, the thickness of the semiconductor layer 1a and the semiconductor layer 320 is about 30.
The thickness of the insulating film 2 is about 20 to 150 nm, preferably about 30 to 100 nm.

【0116】続いて、減圧CVD法等によりポリシリコ
ン膜を約100〜500nmの厚さに堆積し、更にP
(リン)を熱拡散して、このポリシリコン膜を導電化し
た後、フォトリソグラフィ工程、エッチング工程等によ
り、図2に示した所定パターンを有する走査線3aを画
像表示領域10a内に形成する。次に、低濃度及び高濃
度の2段階で不純物イオンをドープすることにより、低
濃度ソース領域1b及び低濃度ドレイン領域1c、高濃
度ソース領域1d及び高濃度ドレイン領域1eを含む、
LDD構造の画素スイッチング用TFT30の半導体層
1aを画像表示領域10a内に形成する。
Then, a polysilicon film is deposited to a thickness of about 100 to 500 nm by a low pressure CVD method or the like, and P
(Phosphorus) is thermally diffused to make the polysilicon film conductive, and then the scanning line 3a having the predetermined pattern shown in FIG. 2 is formed in the image display region 10a by a photolithography process, an etching process, or the like. Next, by doping the impurity ions in two steps of low concentration and high concentration, the low concentration source region 1b and the low concentration drain region 1c, the high concentration source region 1d and the high concentration drain region 1e are included.
The semiconductor layer 1a of the pixel switching TFT 30 having the LDD structure is formed in the image display region 10a.

【0117】次に図7(c)の工程では、例えば、常圧
又は減圧CVD法やTEOSガス等を用いて、NSG、
PSG、BSG、BPSGなどのシリケートガラス膜、
窒化シリコン膜、酸化シリコン膜等からなる第1層間絶
縁膜41を形成する。続いて、ドライエッチング又はウ
エットエッチング若しくはこれらの組み合わせにより、
第1層間絶縁膜41にコンタクトホール81、83等を
開孔する。
Next, in the step shown in FIG. 7C, for example, NSG or NSG is formed by using a normal pressure or low pressure CVD method or TEOS gas.
Silicate glass film such as PSG, BSG, BPSG,
A first interlayer insulating film 41 made of a silicon nitride film, a silicon oxide film or the like is formed. Then, by dry etching or wet etching or a combination thereof,
Contact holes 81, 83 and the like are formed in the first interlayer insulating film 41.

【0118】続いて、減圧CVD法等によりポリシリコ
ン膜を堆積し、更にリン(P)を熱拡散し、このポリシ
リコン膜を導電化して中継層71を形成する。更に、減
圧CVD法、プラズマCVD法等により高温酸化シリコ
ン膜(HTO膜)や窒化シリコン膜からなる誘電体膜7
5を膜厚50nm程度の比較的薄い厚さに堆積した後、
Ti、Cr、W、Ta、Mo等の金属や金属シリサイド
等の金属合金膜を、スパッタリングにより容量線300
を形成する。これらにより、画像表示領域10a内に、
蓄積容量70を形成する。
Subsequently, a polysilicon film is deposited by a low pressure CVD method or the like, and phosphorus (P) is further thermally diffused to make the polysilicon film conductive and form a relay layer 71. Further, a dielectric film 7 made of a high temperature silicon oxide film (HTO film) or a silicon nitride film is formed by a low pressure CVD method, a plasma CVD method or the like.
After depositing 5 in a relatively thin thickness of about 50 nm,
The capacitance line 300 is formed by sputtering a metal such as Ti, Cr, W, Ta, or Mo or a metal alloy film such as metal silicide.
To form. With these, in the image display area 10a,
The storage capacitor 70 is formed.

【0119】続いて、例えば常圧又は減圧CVD法やT
EOSガス等を用いて、NSG、PSG、BSG、BP
SGなどのシリケートガラス膜、窒化シリコン膜や酸化
シリコン膜等からなる層間絶縁膜42を形成する。
Then, for example, a normal pressure or low pressure CVD method or T
NSG, PSG, BSG, BP using EOS gas etc.
An interlayer insulating film 42 made of a silicate glass film such as SG, a silicon nitride film, a silicon oxide film, or the like is formed.

【0120】次に図7(d)の工程では、第2層間絶縁
膜42に対する反応性イオンエッチング、反応性イオン
ビームエッチング等のドライエッチングにより、コンタ
クトホール81を開孔した後、第2層間絶縁膜42上の
全面に、スパッタリング等により、遮光性のAl等の低
抵抗金属や金属シリサイド等を金属膜として、約100
〜500nmの厚さ、好ましくは約300nmに堆積す
る。そして、フォトリソグラフィ及びエッチングによ
り、所定パターンを有するデータ線6aを画像表示領域
10a内に形成する(図2及び図3参照)。
Next, in the step of FIG. 7D, after the contact hole 81 is opened by dry etching such as reactive ion etching or reactive ion beam etching for the second interlayer insulating film 42, the second interlayer insulating film 42 is formed. Approximately 100 is formed on the entire surface of the film 42 by sputtering or the like by using a low resistance metal such as Al having a light shielding property or a metal silicide as a metal film.
Deposit ~ 500 nm thick, preferably about 300 nm. Then, the data line 6a having a predetermined pattern is formed in the image display region 10a by photolithography and etching (see FIGS. 2 and 3).

【0121】続いて、例えば常圧又は減圧CVD法やT
EOSガス等を用いて、NSG、PSG、BSG、BP
SGなどのシリケートガラス膜、窒化シリコン膜や酸化
シリコン膜等からなる第3層間絶縁膜43Sを形成す
る。この段階では、第3層間絶縁膜43Sから、急峻に
角張った段差或いは側壁を有する凸部402Sが形成さ
れている。
Then, for example, a normal pressure or low pressure CVD method or T
NSG, PSG, BSG, BP using EOS gas etc.
A third interlayer insulating film 43S made of a silicate glass film such as SG, a silicon nitride film, a silicon oxide film, or the like is formed. At this stage, the convex portion 402S having a steeply angled step or side wall is formed from the third interlayer insulating film 43S.

【0122】このような急峻な段差を有する凸部402
Sは、その下地側に存在する蓄積容量70や走査線3a
の存在を利用して形成してもよい。若しくは、これに代
えて又は加えて、層間絶縁膜をパターニングすることに
よって形成してもよい。この場合、例えばCMP処理等
によって、層間絶縁膜を一旦平坦化した後にパターニン
グすれば、所望形状の凸部を有する第3層間絶縁膜43
を比較的容易に形成できる。或いは、このような急峻な
段差を有する凸部402Sは少なくとも部分的に、基板
10や第1層間絶縁膜41などに、所定パターンの溝を
掘ることによって形成してもよい。
Convex portion 402 having such a steep step
S is the storage capacitor 70 and the scanning line 3a existing on the base side.
It may be formed by utilizing the presence of. Alternatively, instead of or in addition to this, the interlayer insulating film may be patterned. In this case, if the interlayer insulating film is planarized once by, for example, a CMP process or the like and then patterned, the third interlayer insulating film 43 having a convex portion of a desired shape is formed.
Can be formed relatively easily. Alternatively, the convex portion 402S having such a steep step may be formed at least partially by forming a groove having a predetermined pattern in the substrate 10, the first interlayer insulating film 41, or the like.

【0123】次に図7(e)の工程では、第3層間絶縁
膜43S上に、平坦化膜600を形成する。
Next, in the step of FIG. 7E, the flattening film 600 is formed on the third interlayer insulating film 43S.

【0124】この平坦化膜600を形成する工程は、流
動性のあるレジストを塗布することによって形成しても
よい。更に、このように塗布したレジストに対して、焼
成処理を施して、平坦度を増加させてもよい。或いは、
この平坦化膜600を形成する工程は、スピンコートに
よってSOG膜として形成してもよい。
The step of forming the flattening film 600 may be performed by applying a fluid resist. Further, the resist thus coated may be subjected to a baking treatment to increase the flatness. Alternatively,
The step of forming the flattening film 600 may be formed as an SOG film by spin coating.

【0125】このように形成される平坦化膜600の表
面には、凸部402Sと比較して、緩やかな段差形状が
得られている。
On the surface of the flattening film 600 thus formed, a gentle step shape is obtained as compared with the convex portion 402S.

【0126】次に図7(f)の工程では、このように形
成された平坦化膜600をエッチングにより除去し、更
にこの除去により露出した第3層間絶縁膜43Sの表面
をエッチングにより後退させる。即ち、第3層間絶縁膜
43Sに対して、エッチバック処理を施し、平坦化膜6
00の緩やかな凸部402Sの形状が転写された凸部4
02を有する第3層間絶縁膜43を形成する。
Next, in the step of FIG. 7F, the flattening film 600 thus formed is removed by etching, and the surface of the third interlayer insulating film 43S exposed by this removal is receded by etching. That is, the third interlayer insulating film 43S is subjected to the etch back process, and the flattening film 6 is formed.
The convex portion 4 in which the shape of the gentle convex portion 402S of 00 is transferred
A third interlayer insulating film 43 having No. 02 is formed.

【0127】このエッチバック処理は、好ましくは、平
坦化膜600を構成する材料のエッチングレートと第3
層間絶縁膜43Sを構成する材料のエッチングレートと
が相互に一致するように行う。例えば、両膜に対するエ
ッチングの選択比が±1割程度の範囲に入っているよう
にエッチングを行うのが好ましい。このように製造すれ
ば、平坦化膜600に形成された緩やかな段差の凸部4
02Sの形状を、エッチバックによって、ほぼそのまま
の形状として凸部402に転写できる。
This etch-back process is preferably performed by the etching rate of the material forming the flattening film 600 and the third
The etching is performed so that the etching rates of the materials forming the interlayer insulating film 43S coincide with each other. For example, it is preferable to perform the etching so that the etching selection ratio for both films is within a range of about ± 10%. If manufactured in this way, the convex portions 4 formed on the flattening film 600 with gentle steps are formed.
The shape of 02S can be transferred to the convex portion 402 by etching back with almost the same shape.

【0128】但し、このエッチバック処理は、平坦化膜
600を構成する材料のエッチングレートと第3層間絶
縁膜43Sを構成する材料のエッチングレートとが相異
なるようにして行ってもよい。このように製造すれば、
平坦化膜600に形成された緩やかな段差の凸部402
Sの形状とは若干異なる形状の凸部402を形成でき
る。
However, this etchback process may be performed so that the etching rate of the material forming the flattening film 600 and the etching rate of the material forming the third interlayer insulating film 43S are different from each other. If manufactured in this way,
The convex portion 402 having a gentle step formed on the flattening film 600
The convex portion 402 having a shape slightly different from the shape of S can be formed.

【0129】いずれの場合にも、エッチングを時間制御
により停止するか、適当なストッパを用いてその検出に
よってエッチングを停止することにより、所定形状の緩
やかな段差の凸部402が、画素電極9aの下地をなす
第3層間絶縁膜43上に形成される。
In either case, the etching is stopped by controlling the time, or the etching is stopped by detecting it by using an appropriate stopper, so that the convex portion 402 having a gentle step with a predetermined shape is formed on the pixel electrode 9a. It is formed on the underlying third interlayer insulating film 43.

【0130】続いて、第3層間絶縁膜43に対する反応
性イオンエッチング、反応性イオンビームエッチング等
のドライエッチングにより、中継層71に至るコンタク
トホール85(図3参照)を開孔し、スパッタ処理等に
よりITO膜を形成し、更にフォトリソグラフィ及びエ
ッチングを行なうことにより、画素電極9aを形成す
る。その後、この上にポリイミド系の配向膜の塗布液を
塗布し、更に所定のプレティルト角を持つように且つ所
定方向でラビング処理を施すこと等により、配向膜16
が形成される。
Subsequently, by dry etching such as reactive ion etching or reactive ion beam etching on the third interlayer insulating film 43, a contact hole 85 (see FIG. 3) reaching the relay layer 71 is formed, and a sputtering process or the like is performed. Then, an ITO film is formed by, and the pixel electrode 9a is formed by performing photolithography and etching. After that, a coating liquid of a polyimide-based alignment film is applied on the alignment film 16 and then a rubbing treatment is performed in a predetermined direction so as to have a predetermined pretilt angle.
Is formed.

【0131】このラビング処理の際、凸部402の段差
は緩やかであるため、ラビングが擦り上げとなる個所で
も、特に擦り下げとなる個所でも、良好にラビング処理
を施すことが可能となる。
During the rubbing process, since the step of the convex portion 402 is gentle, the rubbing process can be satisfactorily performed even at a portion where the rubbing is rubbed up, particularly at a portion where the rubbing is rubbed down.

【0132】尚、エッチバック処理によって第3層間絶
縁膜402を形成した後に、その全面に、例えば酸化
膜、窒化膜等の保護膜を形成してもよい。これにより、
エッチバック処理によって表面が荒れたり、欠損或いは
ピンホール等が生じていても、保護膜によって装置の信
頼性を維持できる。
After forming the third interlayer insulating film 402 by the etch back process, a protective film such as an oxide film or a nitride film may be formed on the entire surface thereof. This allows
The reliability of the device can be maintained by the protective film even if the surface is roughened by the etch back treatment, or a defect or a pinhole is generated.

【0133】また当該電気光学装置を反射型として用い
る場合には、ITOに代えて、Al等の反射率の高い不
透明な材料から画素電極9aを形成してもよい。
When the electro-optical device is used as a reflective type, the pixel electrode 9a may be formed of an opaque material having a high reflectance such as Al instead of ITO.

【0134】以上説明した一連の製造プロセスにより、
上述した第1実施形態の電気光学装置を構成するTFT
アレイ基板10を比較的容易に製造できる。
By the series of manufacturing processes described above,
TFT configuring the electro-optical device according to the first embodiment described above
The array substrate 10 can be manufactured relatively easily.

【0135】以上のように本実施形態の製造方法によれ
ば、図7の工程(f)にて、表面が緩やかな段差を有す
る平坦化膜600を用いてエッチバック工程を行うの
で、緩やかな段差の凸部402を、画素電極9aの下地
層に形成できる。この結果、液晶における横電界による
動作不良を凸部402の形成によって確実に低減可能で
あり、しかもこの凸部402の形成によって液晶で段差
による配向不良が発生するのを効果的に抑制できる。
As described above, according to the manufacturing method of the present embodiment, in the step (f) of FIG. 7, the etching back step is performed using the flattening film 600 having a step with a gentle surface. The stepped convex portion 402 can be formed in the base layer of the pixel electrode 9a. As a result, the malfunction of the liquid crystal due to the lateral electric field can be surely reduced by forming the convex portion 402, and furthermore, the formation of the convex portion 402 can effectively suppress the occurrence of the defective alignment due to the step in the liquid crystal.

【0136】なお、上記実施形態の製造方法では、図7
の工程(e)にて、平坦化膜600を形成し、図7の工
程(f)にて、該平坦化膜600に対してエッチバック
工程を実施していたが、本発明では、場合により、この
平坦化膜600を形成しないで、第3層間絶縁膜43
S、或いは凸部402Sに対して、直接にエッチバック
工程を実施するような形態としてもよい。
In the manufacturing method of the above embodiment, the process shown in FIG.
The flattening film 600 was formed in the step (e) of FIG. 7 and the etch back step was performed on the flattening film 600 in the step (f) of FIG. , The third interlayer insulating film 43 without forming the planarizing film 600.
The etchback step may be directly performed on S or the convex portion 402S.

【0137】そのようなエッチバック工程として、好ま
しくは、適当なエッチャントを利用するウェットエッチ
ングを実施するとよい。このようにすれば、図7の工程
(d)に続く、図8の工程(e´)に示すように、凸部
402Sの角部402SEにおけるエッチングの進行速
度を、それ以外の部分、例えば具体的には、凸部の基礎
となる第3層間絶縁膜43Sの平面部43SPと、凸部
402Sの側壁402SSとが交差する、いわば奥まっ
た部分402SX等におけるそれに比べて、速くするこ
とができる。これは、角部402SEに対しては、エッ
チャントがあらゆる方向から接触しえることで、エッチ
ングがより速く進行するのに対し、それ以外の部分で
は、そうではないからである(図に示す矢印は、エッチ
ャントの流れを観念的に示すものである。)。
As such an etch back step, it is preferable to carry out wet etching using an appropriate etchant. By doing so, as shown in the step (e ′) of FIG. 8 following the step (d) of FIG. 7, the etching progress speed at the corner portion 402SE of the convex portion 402S is set to the other portion, for example, Specifically, the speed can be made faster than that in a recessed portion 402SX, which is a so-called recessed portion where the flat surface portion 43SP of the third interlayer insulating film 43S which is the basis of the convex portion and the side wall 402SS of the convex portion 402S intersect. This is because the etchant progresses faster with respect to the corner portion 402SE because the etchant can come in contact with it from all directions, but it is not so in the other portions (the arrow shown in the figure indicates , Which conceptually shows the flow of the etchant.)

【0138】以上により、仮に平坦化膜600を形成し
ないとしても、自然に緩やかな段差の凸部402を形成
可能なのである。
As described above, even if the flattening film 600 is not formed, the convex portion 402 having a gentle step can be formed naturally.

【0139】また、このような方法によると、平坦化膜
600の形成工程を省略可能な分、製造コストの低減化
を図ることができる。ただ、このような製造方法による
と、エッチバック工程のみによって緩やかな段差の凸部
402を形成しなければならないから、該エッチバック
工程の条件設定が、平坦化膜を設ける場合に比べて一般
に微妙且つ困難なものとなると考えられる。この点、上
記実施形態では、そのような微妙且つ困難な条件設定は
不要であるから、より容易に凸部402を形成すること
ができるといえる。このように、平坦化膜600を設け
る形態及び設けない形態間では、各々で特有の効果を奏
すると考えることができる。
Further, according to such a method, the manufacturing cost can be reduced because the step of forming the flattening film 600 can be omitted. However, according to such a manufacturing method, since the convex portion 402 having a gentle step must be formed only by the etch-back process, the condition setting of the etch-back process is generally subtle as compared with the case where the planarization film is provided. And it will be difficult. In this respect, in the above-described embodiment, such a delicate and difficult condition setting is not necessary, so it can be said that the convex portion 402 can be formed more easily. As described above, it can be considered that each of the modes in which the flattening film 600 is provided and the mode in which the flattening film 600 is not provided has unique effects.

【0140】ここで、凸部402における側面の傾斜と
ラビング方向との関係について図9を参照して説明を加
える。
Here, the relationship between the inclination of the side surface of the convex portion 402 and the rubbing direction will be described with reference to FIG.

【0141】図9(a)に示すように、液晶層50を構
成する液晶分子50aは、図中左右方向にラビング処理
が施されており所定のプレティルト角を与えるように表
面処理された配向膜16上で、所定の配向状態をとる。
そして、画像信号に応じた電界の印加により、図中破線
で示した位置に各液晶分子50aは回動する。
As shown in FIG. 9A, the liquid crystal molecules 50a forming the liquid crystal layer 50 are subjected to a rubbing treatment in the left-right direction in the figure, and an alignment film surface-treated so as to give a predetermined pretilt angle. 16 has a predetermined orientation state.
Then, by applying an electric field according to the image signal, each liquid crystal molecule 50a rotates to the position shown by the broken line in the figure.

【0142】この際、図9(b)に示すように、液晶層
50を構成する液晶分子50aは、配向膜16の下地面
に、ラビング方向に交わる方向に傾斜301を与える凸
部があると、この傾斜部で液晶分子50aの配向状態は
乱れる。更に図9(c)に示すように、より急峻な傾斜
301’を与える凸部があると、この液晶分子50aの
配向状態の乱れは顕著となる。
At this time, as shown in FIG. 9B, the liquid crystal molecules 50a forming the liquid crystal layer 50 have a convex portion on the lower ground of the alignment film 16 which gives an inclination 301 in a direction intersecting the rubbing direction. The alignment state of the liquid crystal molecules 50a is disturbed at this inclined portion. Further, as shown in FIG. 9C, when there is a convex portion that gives a steeper slope 301 ′, the disorder of the alignment state of the liquid crystal molecules 50a becomes noticeable.

【0143】従って、前述した図4及び図7の工程
(f)に示したように、緩やかな段差の凸部402を形
成することで、当該段差に基づく液晶分子50cの配向
不良を低減することができ有利である。更に、同一の段
差であっても、段差に平行な方向にラビング処理を行え
ば、段差による液晶分子50cの配向状態の乱れは低減
する。従って、本実施形態では、TFTアレイ基板10
側の配向膜16に対してはストライプ状の凸部402に
よる段差の方向に沿ってラビング処理を施すと有利であ
る。
Therefore, as shown in the step (f) of FIG. 4 and FIG. 7 described above, by forming the convex portion 402 having a gentle step, the misalignment of the liquid crystal molecules 50c due to the step can be reduced. This is advantageous. Further, even if the steps are the same, if the rubbing process is performed in the direction parallel to the steps, the disturbance of the alignment state of the liquid crystal molecules 50c due to the steps is reduced. Therefore, in the present embodiment, the TFT array substrate 10
It is advantageous to perform a rubbing treatment on the side alignment film 16 along the direction of the step due to the stripe-shaped convex portion 402.

【0144】(電気光学装置の全体構成)以上のように
構成された各実施形態における電気光学装置の全体構成
を図10及び図11を参照して説明する。尚、図10
は、TFTアレイ基板10をその上に形成された各構成
要素と共に対向基板20の側から見た平面図であり、図
11は、図10のH−H’断面図である。
(Overall Configuration of Electro-Optical Device) The overall configuration of the electro-optical device in each of the above-described embodiments will be described with reference to FIGS. 10 and 11. Incidentally, FIG.
[Fig. 11] is a plan view of the TFT array substrate 10 together with the constituent elements formed thereon as seen from the counter substrate 20 side, and Fig. 11 is a HH 'sectional view of Fig. 10.

【0145】図10において、TFTアレイ基板10の
上には、シール材52がその縁に沿って設けられてお
り、その内側に並行して、画像表示領域10aの周辺を
規定する額縁としての遮光膜53が設けられている。シ
ール材52の外側の領域には、データ線6aに画像信号
を所定タイミングで供給することによりデータ線6aを
駆動するデータ線駆動回路101及び外部回路接続端子
102がTFTアレイ基板10の一辺に沿って設けられ
ており、走査線3aに走査信号を所定タイミングで供給
することにより走査線3aを駆動する走査線駆動回路1
04が、この一辺に隣接する2辺に沿って設けられてい
る。走査線3aに供給される走査信号遅延が問題になら
ないのならば、走査線駆動回路104は片側だけでも良
いことは言うまでもない。また、データ線駆動回路10
1を画像表示領域10aの辺に沿って両側に配列しても
よい。更にTFTアレイ基板10の残る一辺には、画像
表示領域10aの両側に設けられた走査線駆動回路10
4間をつなぐための複数の配線105が設けられてい
る。また、対向基板20のコーナー部の少なくとも1箇
所においては、TFTアレイ基板10と対向基板20と
の間で電気的に導通をとるための導通材106が設けら
れている。そして、図11に示すように、図10に示し
たシール材52とほぼ同じ輪郭を持つ対向基板20が当
該シール材52によりTFTアレイ基板10に固着され
ている。
In FIG. 10, a sealing material 52 is provided on the TFT array substrate 10 along the edge thereof, and in parallel with the inside thereof, light shielding as a frame for defining the periphery of the image display area 10a. A membrane 53 is provided. In an area outside the sealing material 52, a data line driving circuit 101 for driving the data line 6a by supplying an image signal to the data line 6a at a predetermined timing and an external circuit connecting terminal 102 are provided along one side of the TFT array substrate 10. The scanning line driving circuit 1 that drives the scanning line 3a by supplying the scanning signal to the scanning line 3a at a predetermined timing.
04 are provided along two sides adjacent to this one side. It goes without saying that the scanning line driving circuit 104 may be provided on only one side if the delay of the scanning signal supplied to the scanning line 3a does not matter. In addition, the data line drive circuit 10
1 may be arranged on both sides along the side of the image display area 10a. Further, on the remaining side of the TFT array substrate 10, the scanning line driving circuit 10 provided on both sides of the image display area 10a.
A plurality of wirings 105 for connecting the four are provided. In addition, at least one corner of the counter substrate 20 is provided with a conductive material 106 for electrically connecting the TFT array substrate 10 and the counter substrate 20. Then, as shown in FIG. 11, the counter substrate 20 having substantially the same contour as the sealing material 52 shown in FIG. 10 is fixed to the TFT array substrate 10 by the sealing material 52.

【0146】尚、TFTアレイ基板10上には、これら
のデータ線駆動回路101、走査線駆動回路104等に
加えて、複数のデータ線6aに画像信号を所定のタイミ
ングで印加するサンプリング回路、複数のデータ線6a
に所定電圧レベルのプリチャージ信号を画像信号に先行
して各々供給するプリチャージ回路、製造途中や出荷時
の当該電気光学装置の品質、欠陥等を検査するための検
査回路等を形成してもよい。
On the TFT array substrate 10, in addition to the data line driving circuit 101, the scanning line driving circuit 104, etc., a sampling circuit for applying an image signal to a plurality of data lines 6a at a predetermined timing, Data line 6a
In addition, a precharge circuit for supplying a precharge signal of a predetermined voltage level prior to the image signal, an inspection circuit for inspecting the quality, defects, etc. of the electro-optical device during manufacturing or shipping may be formed. Good.

【0147】以上図1から図11を参照して説明した実
施形態では、データ線駆動回路101及び走査線駆動回
路104をTFTアレイ基板10の上に設ける代わり
に、例えばTAB(Tape Automated bonding)基板上に
実装された駆動用LSIに、TFTアレイ基板10の周
辺部に設けられた異方性導電フィルムを介して電気的及
び機械的に接続するようにしてもよい。また、対向基板
20の投射光が入射する側及びTFTアレイ基板10の
出射光が出射する側には各々、例えば、TN(Twisted
Nematic)モード、STN(Super Twisted Nematic)モ
ード、VA(Vertically Aligned)モード、PDLC(P
olymer Dispersed Liquid Crystal)モード等の動作モー
ドや、ノーマリーホワイトモード/ノーマリーブラック
モードの別に応じて、偏光フィルム、位相差フィルム、
偏光板などが所定の方向で配置される。
In the embodiments described above with reference to FIGS. 1 to 11, instead of providing the data line driving circuit 101 and the scanning line driving circuit 104 on the TFT array substrate 10, for example, a TAB (Tape Automated Bonding) substrate is used. The driving LSI mounted on the TFT array substrate 10 may be electrically and mechanically connected via an anisotropic conductive film provided in the peripheral portion of the TFT array substrate 10. Further, for example, TN (Twisted
Nematic) mode, STN (Super Twisted Nematic) mode, VA (Vertically Aligned) mode, PDLC (P
Olymer Dispersed Liquid Crystal) mode, etc., and depending on the normally white mode / normally black mode, polarizing film, retardation film,
A polarizing plate and the like are arranged in a predetermined direction.

【0148】以上説明した実施形態における電気光学装
置は、プロジェクタに適用されるため、3枚の電気光学
装置がRGB用のライトバルブとして各々用いられ、各
ライトバルブには各々RGB色分解用のダイクロイック
ミラーを介して分解された各色の光が投射光として各々
入射されることになる。従って、各実施形態では、対向
基板20に、カラーフィルタは設けられていない。しか
しながら、画素電極9aに対向する所定領域にRGBの
カラーフィルタをその保護膜と共に、対向基板20上に
形成してもよい。このようにすれば、プロジェクタ以外
の直視型や反射型のカラー電気光学装置について、各実
施形態における電気光学装置を適用できる。また、対向
基板20上に1画素1個対応するようにマイクロレンズ
を形成してもよい。あるいは、TFTアレイ基板10上
のRGBに対向する画素電極9a下にカラーレジスト等
でカラーフィルタ層を形成することも可能である。この
ようにすれば、入射光の集光効率を向上することで、明
るい電気光学装置が実現できる。更にまた、対向基板2
0上に、何層もの屈折率の相違する干渉層を堆積するこ
とで、光の干渉を利用して、RGB色を作り出すダイク
ロイックフィルタを形成してもよい。このダイクロイッ
クフィルタ付き対向基板によれば、より明るいカラー電
気光学装置が実現できる。
Since the electro-optical device according to the above-described embodiment is applied to a projector, three electro-optical devices are used as RGB light valves, and each light valve has an RGB color separation dichroic. The light of each color separated through the mirror is incident as projection light. Therefore, in each embodiment, the counter substrate 20 is not provided with a color filter. However, an RGB color filter may be formed on the counter substrate 20 in a predetermined region facing the pixel electrode 9a together with its protective film. With this configuration, the electro-optical device according to each embodiment can be applied to a direct-view type or reflective type color electro-optical device other than the projector. Further, microlenses may be formed on the counter substrate 20 so as to correspond to each pixel. Alternatively, it is also possible to form a color filter layer with a color resist or the like under the pixel electrode 9a facing the RGB on the TFT array substrate 10. By doing so, a bright electro-optical device can be realized by improving the efficiency of collecting incident light. Furthermore, the counter substrate 2
A dichroic filter that creates RGB colors may be formed by stacking interference layers having different refractive indexes on the surface of 0 to utilize light interference. With this counter substrate with a dichroic filter, a brighter color electro-optical device can be realized.

【0149】(電子機器の実施形態)次に、以上詳細に
説明した電気光学装置をライトバルブとして用いた電子
機器の一例たる投射型カラー表示装置の実施形態につい
て、その全体構成、特に光学的な構成について説明す
る。ここに図12は、投射型カラー表示装置の図式的断
面図である。
(Embodiment of Electronic Equipment) Next, regarding the embodiment of the projection type color display device which is an example of the electronic equipment using the electro-optical device described in detail above as a light valve, its overall structure, particularly optical The configuration will be described. FIG. 12 is a schematic sectional view of the projection type color display device.

【0150】図12において、本実施形態における投射
型カラー表示装置の一例たる液晶プロジェクタ1100
は、駆動回路がTFTアレイ基板上に搭載された液晶装
置100を含む液晶モジュールを3個用意し、夫々RG
B用のライトバルブ100R、100G及び100Bと
して用いたプロジェクタとして構成されている。液晶プ
ロジェクタ1100では、メタルハライドランプ等の白
色光源のランプユニット1102から投射光が発せられ
ると、3枚のミラー1106及び2枚のダイクロイック
ミラー1108によって、RGBの3原色に対応する光
成分R、G、Bに分けられ、各色に対応するライトバル
ブ100R、100G及び100Bに夫々導かれる。こ
の際特にB光は、長い光路による光損失を防ぐために、
入射レンズ1122、リレーレンズ1123及び出射レ
ンズ1124からなるリレーレンズ系1121を介して
導かれる。そして、ライトバルブ100R、100G及
び100Bにより夫々変調された3原色に対応する光成
分は、ダイクロイックプリズム1112により再度合成
された後、投射レンズ1114を介してスクリーン11
20にカラー画像として投射される。
In FIG. 12, a liquid crystal projector 1100 which is an example of the projection type color display device according to the present embodiment.
Prepares three liquid crystal modules including the liquid crystal device 100 in which the driving circuit is mounted on the TFT array substrate.
It is configured as a projector used as the B light valves 100R, 100G, and 100B. In the liquid crystal projector 1100, when the projection light is emitted from the lamp unit 1102 of the white light source such as a metal halide lamp, the three mirrors 1106 and the two dichroic mirrors 1108 cause the light components R, G corresponding to the three primary colors of RGB, It is divided into B and is led to the light valves 100R, 100G and 100B corresponding to the respective colors. At this time, in particular, the B light is
It is guided through a relay lens system 1121 including an entrance lens 1122, a relay lens 1123, and an exit lens 1124. The light components corresponding to the three primary colors modulated by the light valves 100R, 100G, and 100B are recombined by the dichroic prism 1112, and then the screen 11 via the projection lens 1114.
20 is projected as a color image.

【0151】本発明は、上述した実施形態に限られるも
のではなく、請求の範囲及び明細書全体から読み取れる
発明の要旨或いは思想に反しない範囲で適宜変更可能で
あり、そのような変更を伴なう電気光学装置の製造方
法、該電気光学装置及び電子機器もまた本発明の技術的
範囲に含まれるものである。
The present invention is not limited to the above-described embodiments, but can be appropriately modified within the scope of the gist or concept of the invention which can be read from the claims and the entire specification, and such modifications are accompanied. The manufacturing method of the electro-optical device, the electro-optical device and the electronic equipment are also included in the technical scope of the present invention.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の電気光学装置に係る実施形態におけ
る画像表示領域を構成するマトリクス状の複数の画素に
設けられた各種素子、配線等の等価回路である。
FIG. 1 is an equivalent circuit of various elements, wirings, etc. provided in a plurality of pixels in a matrix forming an image display area in an embodiment of an electro-optical device of the invention.

【図2】 実施形態の電気光学装置におけるデータ線、
走査線、画素電極等が形成されたTFTアレイ基板の相
隣接する複数の画素群の平面図である。
FIG. 2 is a data line in the electro-optical device according to the embodiment,
FIG. 6 is a plan view of a plurality of pixel groups adjacent to each other on a TFT array substrate on which scanning lines, pixel electrodes and the like are formed.

【図3】 図2のA−A'断面図である。FIG. 3 is a sectional view taken along the line AA ′ of FIG.

【図4】 図2のB−B'断面図である。FIG. 4 is a sectional view taken along line BB ′ of FIG.

【図5】 実施形態で用いられる1H反転駆動方式にお
ける各電極における電圧極性と横電界が生じる領域とを
示す画素電極の図式的平面図である。
FIG. 5 is a schematic plan view of a pixel electrode showing a voltage polarity and a region where a lateral electric field is generated in each electrode in the 1H inversion driving method used in the embodiment.

【図6】 実施形態で採用可能な1S反転駆動方式にお
ける各電極における電圧極性と横電界が生じる領域とを
示す画素電極の図式的平面図である。
FIG. 6 is a schematic plan view of a pixel electrode showing a voltage polarity and a region where a lateral electric field is generated in each electrode in the 1S inversion driving method which can be adopted in the embodiment.

【図7】 実施形態の電気光学装置の製造プロセスを、
図2のB−B'断面に対応する個所について順を追って
示す工程図である。
FIG. 7 illustrates a manufacturing process of the electro-optical device according to the embodiment.
FIG. 4 is a process diagram sequentially showing a portion corresponding to the BB ′ cross section of FIG. 2.

【図8】 本発明の別の実施形態の電気光学装置の製造
プロセスであって、図7の工程(d)に続くプロセスを
示す工程図である。
8A and 8B are process diagrams showing a manufacturing process of the electro-optical device according to another embodiment of the present invention, the process following the process (d) in FIG.

【図9】 実施形態の電気光学装置における凸部による
段差の傾斜と液晶分子の配向状態との関係を示す図式的
な側面図である。
FIG. 9 is a schematic side view showing the relationship between the inclination of the step due to the convex portion and the alignment state of the liquid crystal molecules in the electro-optical device according to the embodiment.

【図10】 実施形態の電気光学装置におけるTFTア
レイ基板をその上に形成された各構成要素と共に対向基
板の側から見た平面図である。
FIG. 10 is a plan view of the TFT array substrate in the electro-optical device according to the embodiment together with the respective constituent elements formed thereon as viewed from the counter substrate side.

【図11】 図10のH−H'断面図である。11 is a cross-sectional view taken along the line HH 'of FIG.

【図12】 本発明の電子機器の実施形態である投射型
カラー表示装置の一例たるカラー液晶プロジェクタを示
す図式的断面図である。
FIG. 12 is a schematic cross-sectional view showing a color liquid crystal projector which is an example of a projection type color display device which is an embodiment of an electronic apparatus of the invention.

【符号の説明】[Explanation of symbols]

1a…半導体層 3a…走査線 6a…データ線 9a…画素電極 10…TFTアレイ基板 16…配向膜 20…対向基板 30…TFT 42…第2層間絶縁膜 43…第3層間絶縁膜 50…液晶層 70…蓄積容量 402…凸部 600…平坦化膜 C1、C2…横電界の発生領域 1a ... semiconductor layer 3a ... scanning line 6a ... Data line 9a ... Pixel electrode 10 ... TFT array substrate 16 ... Alignment film 20 ... Counter substrate 30 ... TFT 42 ... Second interlayer insulating film 43 ... Third interlayer insulating film 50 ... Liquid crystal layer 70 ... Storage capacity 402 ... Projection 600 ... Planarization film C1, C2 ... Horizontal electric field generation region

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G02F 1/13357 G02F 1/13357 2H093 1/1337 505 1/1337 505 5F110 1/1343 1/1343 1/1368 1/1368 H01L 21/336 H01L 29/78 612D 29/786 619A Fターム(参考) 2H088 EA14 EA15 FA18 HA14 MA20 2H089 HA07 HA15 KA19 QA16 TA05 TA07 UA05 2H090 HA04 HB01Y HC03 HC05 HD03 HD07 JA06 JD13 LA01 LA04 2H091 FA14Z FA21X FA26X FA26Z FA34Y FA41Z FD11 LA30 MA07 2H092 GA17 HA02 JA24 JB51 JB58 JB68 JB69 KB25 MA17 NA04 NA11 NA25 PA01 RA05 2H093 NA16 NA32 ND60 NE02 NG02 5F110 AA30 BB01 CC02 CC08 DD02 DD03 DD05 DD13 DD14 DD25 EE09 EE45 FF02 FF23 GG02 GG12 GG13 GG25 GG47 HL08 HM14 HM15 NN02 NN03 NN22 NN23 NN24 NN25 NN26 NN35 NN36 NN46 NN47 NN54 NN73 PP01 QQ17 QQ19 ─────────────────────────────────────────────────── ─── Continued Front Page (51) Int.Cl. 7 Identification Code FI Theme Coat (Reference) G02F 1/13357 G02F 1/13357 2H093 1/1337 505 1/1337 505 5F110 1/1343 1/1343 1/1368 1/1368 H01L 21/336 H01L 29/78 612D 29/786 619A F term (reference) 2H088 EA14 EA15 FA18 HA14 MA20 2H089 HA07 HA15 KA19 QA16 TA05 TA07 UA05 2H090 HA04 HB01Y HC03 HC05 HD03 HD07 JA06 JD13 LA01 LA14 2 FA26Z FA34Y FA41Z FD11 LA30 MA07 2H092 GA17 HA02 JA24 JB51 JB58 JB68 JB69 KB25 MA17 NA04 NA11 NA25 PA01 RA05 2H093 NA16 NA32 ND60 NE02 NG02 5F110 AA30 BB01 CC02 CC08 CC08 DD02 DD03 DD05 DD13 DD144525 FF02 DD45 DD45 FF02 DD45 DD45 FF02 NN02 NN03 NN22 NN23 NN24 NN25 NN26 NN35 NN36 NN46 NN47 NN54 NN73 PP01 QQ17 QQ19

Claims (18)

【特許請求の範囲】[Claims] 【請求項1】 一対の第1及び第2基板間に電気光学物
質が挟持されてなり、第1の周期で反転駆動されるため
の第1の画素電極群及び該第1の周期と相補の第2の周
期で反転駆動されるための第2の画素電極群を含む複数
の画素電極が前記第1基板上に平面配列され且つ前記第
2基板上に前記複数の画素電極と対向する対向電極が設
けられた電気光学装置を製造する電気光学装置の製造方
法であって、 前記第1基板上に、前記画素電極を駆動する配線及び素
子を形成する工程と、 前記第1基板上における前記配線及び素子の上層側に、
平面的に見て相隣接する画素電極の間隙となる領域に凸
部を形成する工程と、 平坦化膜を、その表面が前記凸部の表面における段差よ
りも緩やかな段差を有するように前記凸部上及び前記凸
部の周辺に形成する工程と、 エッチングによって前記平坦化膜を除去すると共に前記
平坦化膜の除去後に露出する前記凸部の表面を後退させ
るエッチバック工程と、 該エッチバック工程の後における前記凸部の上層側に前
記複数の画素電極を形成する工程とを備えたことを特徴
とする電気光学装置の製造方法。
1. A first pixel electrode group for inversion driving in a first cycle and an electro-optical material sandwiched between a pair of first and second substrates, and a first pixel electrode group complementary to the first pixel electrode group. A plurality of pixel electrodes including a second pixel electrode group to be invertedly driven in a second cycle are arranged in a plane on the first substrate and are opposed electrodes facing the plurality of pixel electrodes on the second substrate. An electro-optical device manufacturing method for manufacturing an electro-optical device provided with: a step of forming a wiring and an element for driving the pixel electrode on the first substrate; and the wiring on the first substrate. And on the upper layer side of the element,
A step of forming a convex portion in a region which becomes a gap between the pixel electrodes adjacent to each other when viewed planarly; and a step of forming the planarizing film so that the surface has a gentler step than the step on the surface of the convex portion. An etching back step of removing the flattening film by etching and retreating the surface of the convex section exposed after the removal of the flattening film, and the etchback step. And a step of forming the plurality of pixel electrodes on an upper layer side of the convex portion after the step of manufacturing the electro-optical device.
【請求項2】 前記エッチバック工程は、前記平坦化膜
を構成する材料のエッチングレートと前記凸部を構成す
る材料のエッチングレートとが相互に一致するように前
記エッチングを行うことを特徴とする請求項1に記載の
電気光学装置の製造方法。
2. The etching back step is characterized in that the etching is performed so that an etching rate of a material forming the flattening film and an etching rate of a material forming the convex portion match each other. The method of manufacturing an electro-optical device according to claim 1.
【請求項3】 前記エッチバック工程では、前記平坦化
膜を構成する材料のエッチングレートと前記凸部を構成
する材料のエッチングレートとを相異ならしめることに
よって、前記エッチング工程の後における前記凸部の段
差形状を制御することを特徴とする請求項1に記載の電
気光学装置の製造方法。
3. In the etch back step, the etching rate of the material forming the planarizing film is made different from the etching rate of the material forming the protrusion, whereby the protrusion after the etching step. The method of manufacturing an electro-optical device according to claim 1, wherein the step shape of the step is controlled.
【請求項4】 前記平坦化膜を形成する工程は、流動性
のあるレジストを塗布することによって前記平坦化膜を
形成することを特徴とする請求項1から3のいずれか一
項に記載の電気光学装置の製造方法。
4. The flattening film is formed by applying a resist having fluidity in the step of forming the flattening film. Manufacturing method of electro-optical device.
【請求項5】 前記平坦化膜を形成する工程は、先ず前
記レジストを塗布し、その後前記レジストを焼成するこ
とによって前記平坦化膜を形成することを特徴とする請
求項4に記載の電気光学装置の製造方法。
5. The electro-optical device according to claim 4, wherein in the step of forming the flattening film, the flattening film is formed by first applying the resist and then baking the resist. Device manufacturing method.
【請求項6】 前記平坦化膜を形成する工程は、スピン
コートによってSOG(Spin On Glass:スピンオング
ラス)膜として前記平坦化膜を形成することを特徴とす
る請求項1から3のいずれか一項に記載の電気光学装置
の製造方法。
6. The step of forming the flattening film comprises forming the flattening film as an SOG (Spin On Glass) film by spin coating. Item 7. A method for manufacturing an electro-optical device according to item.
【請求項7】 前記凸部を形成する工程は、前記第1基
板に溝を掘ることによって前記凸部を少なくとも部分的
に形成することを特徴とする請求項1から6のいずれか
一項に記載の電気光学装置の製造方法。
7. The step of forming the convex portion is characterized in that the convex portion is at least partially formed by digging a groove in the first substrate. A method for manufacturing the electro-optical device described.
【請求項8】 前記凸部を形成する工程は、前記配線及
び素子の存在によって前記凸部を少なくとも部分的に形
成することを特徴とする請求項1から7のいずれか一項
に記載の電気光学装置の製造方法。
8. The electrical device according to claim 1, wherein in the step of forming the convex portion, the convex portion is at least partially formed due to the presence of the wiring and the element. Optical device manufacturing method.
【請求項9】 前記凸部を形成する工程では、層間絶縁
膜を形成後にこれをパターニングして前記凸部を形成す
ることを特徴とする請求項1から6のいずれか一項に記
載の電気光学装置の製造方法。
9. The electrical process according to claim 1, wherein in the step of forming the convex portion, the convex portion is formed by forming an interlayer insulating film and then patterning the same. Optical device manufacturing method.
【請求項10】 前記画素電極の表面に配向膜を形成す
る工程と、 該配向膜に対してラビングを行う工程とを更に備えたこ
とを特徴とする請求項1から9のいずれか一項に記載の
電気光学装置の製造方法。
10. The method according to claim 1, further comprising a step of forming an alignment film on the surface of the pixel electrode, and a step of rubbing the alignment film. A method for manufacturing the electro-optical device described.
【請求項11】 前記エッチバック工程の後における前
記凸部上に保護膜を形成する工程を更に備え、 前記画素電極を形成する工程では、前記保護膜上に前記
画素電極を形成することを特徴とする請求項1から10
のいずれか一項に記載の電気光学装置の製造方法。
11. The method further comprises the step of forming a protective film on the convex portion after the etch back step, and in the step of forming the pixel electrode, the pixel electrode is formed on the protective film. Claims 1 to 10
The method for manufacturing an electro-optical device according to any one of 1.
【請求項12】 前記凸部を形成する工程は、前記画素
電極の間隙となる領域のうち第1方向に沿った第1領域
と前記画素電極の間隙となる領域のうち前記第1方向に
交わる第2方向に沿った第2領域とのうち一方の領域の
みに前記凸部を形成することを特徴とする請求項1から
11のいずれか一項に記載の電気光学装置の製造方法。
12. The step of forming the convex portion intersects a first region along a first direction in a region forming a gap between the pixel electrodes and a region forming a gap between the pixel electrodes in the first direction. The method of manufacturing an electro-optical device according to claim 1, wherein the convex portion is formed only in one of the second region along the second direction.
【請求項13】 前記凸部を形成する工程は、異なる極
性で反転駆動される相隣接した画素電極相互間における
間隙を前記一方の領域として前記前記凸部を形成するこ
とを特徴とする請求項12に記載の電気光学装置の製造
方法。
13. The step of forming the convex portion is characterized in that the convex portion is formed by using a gap between adjacent pixel electrodes that are reverse-driven with different polarities as the one region. 13. The method for manufacturing the electro-optical device according to item 12.
【請求項14】 前記第1基板上に形成される前記画素
電極を駆動する素子は貼り合わせSOI(Silicon On In
sulator)による単結晶半導体層を含んでなることを特徴
とする請求項1から13に記載の電気光学装置の製造方
法。
14. The element for driving the pixel electrode formed on the first substrate is a bonded SOI (Silicon On In) device.
14. The method of manufacturing an electro-optical device according to claim 1, further comprising a single crystal semiconductor layer formed by a (sulator).
【請求項15】 一対の第1及び第2基板間に電気光学
物質が挟持されてなり、第1の周期で反転駆動されるた
めの第1の画素電極群及び該第1の周期と相補の第2の
周期で反転駆動されるための第2の画素電極群を含む複
数の画素電極が前記第1基板上に平面配列され且つ前記
第2基板上に前記複数の画素電極と対向する対向電極が
設けられた電気光学装置を製造する電気光学装置の製造
方法であって、 前記第1基板上に、前記画素電極を駆動する配線及び素
子を形成する工程と、 前記第1基板上における前記配線及び素子の上層側に、
平面的に見て相隣接する画素電極の間隙となる領域に凸
部を形成する工程と、 前記凸部の表面を後退させるエッチバック工程と、 該エッチバック工程の後における前記凸部の上層側に前
記複数の画素電極を形成する工程とを備えたことを特徴
とする電気光学装置の製造方法。
15. A first pixel electrode group for sandwiching an electro-optical material between a pair of first and second substrates and being driven to invert at a first period, and a complementary pixel electrode group to the first period. A plurality of pixel electrodes including a second pixel electrode group to be invertedly driven in a second cycle are arranged in a plane on the first substrate and are opposed electrodes facing the plurality of pixel electrodes on the second substrate. An electro-optical device manufacturing method for manufacturing an electro-optical device provided with: a step of forming a wiring and an element for driving the pixel electrode on the first substrate; and the wiring on the first substrate. And on the upper layer side of the element,
A step of forming a convex portion in a region serving as a gap between the pixel electrodes adjacent to each other when viewed in plan, an etchback step of receding the surface of the convex portion, and an upper layer side of the convex portion after the etchback step And a step of forming the plurality of pixel electrodes, the manufacturing method of the electro-optical device.
【請求項16】 一対の第1及び第2基板間に電気光学
物質が挟持されてなり、 前記第1基板上に、第1の周期で反転駆動されるための
第1の画素電極群及び該第1の周期と相補の第2の周期
で反転駆動されるための第2の画素電極群を含むと共に
平面配列された複数の画素電極と、該画素電極を駆動す
る配線及び素子と、前記配線及び素子の上層側における
平面的に見て相隣接する画素電極の間隙となる領域に形
成された凸部とを備え、 前記第2基板上に前記複数の画素電極に対向する対向電
極を備え、 前記凸部は、エッチングによって前記凸部上に一旦形成
された平坦化膜を除去し且つその除去後に露出する前記
凸部の表面を後退させてなる、表面段差が緩やかな凸部
からなることを特徴とする電気光学装置。
16. A first pixel electrode group for reversing and driving in a first period on the first substrate, wherein an electro-optic material is sandwiched between a pair of first and second substrates, and A plurality of pixel electrodes including a second pixel electrode group for inversion driving in a second cycle complementary to the first cycle and arranged in a plane, wirings and elements for driving the pixel electrodes, and the wiring And a convex portion formed in a region serving as a gap between the pixel electrodes adjacent to each other in a plan view on the upper layer side of the element, and a counter electrode facing the plurality of pixel electrodes on the second substrate, The convex portion is formed of a convex portion having a gentle surface step, which is formed by removing the planarizing film once formed on the convex portion by etching and receding the surface of the convex portion exposed after the removal. Characterized electro-optical device.
【請求項17】 一対の第1及び第2基板間に電気光学
物質が挟持されてなり、 前記第1基板上に、第1の周期で反転駆動されるための
第1の画素電極群及び該第1の周期と相補の第2の周期
で反転駆動されるための第2の画素電極群を含むと共に
平面配列された複数の画素電極と、該画素電極を駆動す
る配線及び素子と、前記配線及び素子の上層側における
平面的に見て相隣接する画素電極の間隙となる領域に形
成された凸部とを備え、 前記第2基板上に前記複数の画素電極に対向する対向電
極を備え、 前記凸部は、エッチングによって前記凸部の表面を後退
させてなる、表面段差が緩やかな凸部からなることを特
徴とする電気光学装置。
17. A first pixel electrode group for inversion driving in a first cycle on the first substrate, wherein an electro-optic material is sandwiched between a pair of first and second substrates, and A plurality of pixel electrodes including a second pixel electrode group for inversion driving in a second cycle complementary to the first cycle and arranged in a plane, wirings and elements for driving the pixel electrodes, and the wiring And a convex portion formed in a region serving as a gap between the pixel electrodes adjacent to each other in a plan view on the upper layer side of the element, and a counter electrode facing the plurality of pixel electrodes on the second substrate, The electro-optical device, wherein the convex portion is a convex portion having a gentle surface step, which is formed by receding the surface of the convex portion by etching.
【請求項18】 請求項16又は17に記載の電気光学
装置を具備してなることを特徴とする電子機器。
18. An electronic apparatus comprising the electro-optical device according to claim 16 or 17.
JP2002099212A 2002-04-01 2002-04-01 Method of manufacturing electro-optical device, electro- optical device, and electronic equipment Withdrawn JP2003295166A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002099212A JP2003295166A (en) 2002-04-01 2002-04-01 Method of manufacturing electro-optical device, electro- optical device, and electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002099212A JP2003295166A (en) 2002-04-01 2002-04-01 Method of manufacturing electro-optical device, electro- optical device, and electronic equipment

Publications (1)

Publication Number Publication Date
JP2003295166A true JP2003295166A (en) 2003-10-15

Family

ID=29240813

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002099212A Withdrawn JP2003295166A (en) 2002-04-01 2002-04-01 Method of manufacturing electro-optical device, electro- optical device, and electronic equipment

Country Status (1)

Country Link
JP (1) JP2003295166A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006072324A (en) * 2004-09-02 2006-03-16 Lg Philips Lcd Co Ltd Lateral electric field mode liquid crystal display device and manufacturing method thereof
JP2007004118A (en) * 2005-05-26 2007-01-11 Seiko Epson Corp Electro-optical device and electronic apparatus having the same
JP2008244478A (en) 2007-03-19 2008-10-09 Magnachip Semiconductor Ltd Photomask and method for manufacturing image sensor using the same
JP2013137476A (en) * 2011-12-28 2013-07-11 Fujitsu Semiconductor Ltd Semiconductor device, method of manufacturing the same, and reflection type liquid crystal display device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006072324A (en) * 2004-09-02 2006-03-16 Lg Philips Lcd Co Ltd Lateral electric field mode liquid crystal display device and manufacturing method thereof
JP2007004118A (en) * 2005-05-26 2007-01-11 Seiko Epson Corp Electro-optical device and electronic apparatus having the same
US7742017B2 (en) 2005-05-26 2010-06-22 Seiko Epson Corporation Electro-optical device and electronic apparatus having the same
JP2008244478A (en) 2007-03-19 2008-10-09 Magnachip Semiconductor Ltd Photomask and method for manufacturing image sensor using the same
JP2013137476A (en) * 2011-12-28 2013-07-11 Fujitsu Semiconductor Ltd Semiconductor device, method of manufacturing the same, and reflection type liquid crystal display device

Similar Documents

Publication Publication Date Title
JP3636641B2 (en) Electro-optic device
US20050285988A1 (en) Electro-optical device, electronic apparatus, and method of manufacturing the electro-optical device
US6762809B1 (en) Electro-optical device and method for manufacturing the same
JP3938112B2 (en) Electro-optical device and electronic apparatus
JP3736513B2 (en) ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE
JP3937721B2 (en) Electro-optical device, manufacturing method thereof, and projector
JP2000056319A (en) Electrooptic device and its manufacture, and electronic apparatus
JP2003280020A (en) Electrooptical device, method for manufacturing the same, and electronic apparatus
JP3873814B2 (en) Electro-optical device and electronic apparatus
JP2001133750A (en) Electrooptical device
JP3731368B2 (en) ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE
JP2003295166A (en) Method of manufacturing electro-optical device, electro- optical device, and electronic equipment
JP4109413B2 (en) Manufacturing method of substrate device
JP4095256B2 (en) Liquid crystal device and electronic device
JP3733769B2 (en) Liquid crystal device
JP4139530B2 (en) Electro-optical device and electronic apparatus
JP2003140127A (en) Optoelectronic device, manufacturing method therefor and electronic instrument
JP3932783B2 (en) Electro-optical device and projector
JP3733813B2 (en) Manufacturing method of electro-optical device
JP3656648B2 (en) Electro-optical device and projector
JP4284950B2 (en) Electro-optical device, manufacturing method thereof, and electronic apparatus
JP3664170B2 (en) Electro-optical device and electronic apparatus
JP2003140167A (en) Optoelectronic device and electronic equipment
JP2004126557A (en) Electro-optic apparatus and electronic appliance
JP2005084104A (en) Semiconductor device and electrooptical device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050314

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20060208