JP2004020756A - アクティブマトリクス型液晶表示装置 - Google Patents

Abstract

【課題】交流駆動を行う場合の印加電圧の非対称性に起因するフリッカー等の発生を防止する。
【解決手段】素子基板には、水平方向駆動回路１から配線されるソース線Ｓ１　〜Ｓｎ　と垂直方向駆動回路２から配線されるゲート線Ｇ１　〜Ｇｍ　とが配置され、各線の交差位置に薄膜トランジスタ（ＴＦＴ）Ｔ１１〜Ｔｎｍと画素電極とが配置される。薄膜トランジスタＴ１１〜Ｔｎｍのゲート電極は、行毎に共通のゲート線Ｇ１　〜Ｇｍ　に接続されている。また、ソース線Ｓ１　〜Ｓｎ　には、画像信号が印加される。対向基板には、垂直方向の複数の画素を一組とした垂直ライン毎に、分割されている対向電極Ｖ１　〜Ｖｎが配置される。対向電圧駆動回路４は、ＴＦＴがオフする際に発生する画素電極電位のシフトによる対向電極の電位とソース線の中心電位の差を解消する電位を各対向電極Ｖ１　〜Ｖｎに与える。
【選択図】　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタなどを用いたアクティブマトリクス型液晶表示装置に関し、特に、フリッカーを低減させることができるアクティブマトリクス型液晶表示装置に関する。
【０００２】
【従来の技術】
図５は、従来のアクティブマトリクス型の液晶表示装置における液晶パネルと駆動回路を示す回路構成図である。図５に示す液晶表示装置における液晶パネルは、素子基板と、対向基板と、素子基板と対向基板との間に配置され画素を形成する液晶とから構成される。素子基板には、水平方向駆動回路１から配線されるソース線Ｓ１　〜Ｓｎ　と垂直方向駆動回路２から配線されるゲート線Ｇ１　〜Ｇｍ　とが配置され、各線の交差位置に薄膜トランジスタＴ１１〜Ｔｎｍ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）と画素電極とが配置される。薄膜トランジスタＴ１１〜Ｔｎｍのゲート電極は、行毎に共通のゲート線Ｇ１　〜Ｇｍ　に接続されている。また、ソース線Ｓ１　〜Ｓｎ　には画像信号が印加される。
【０００３】
対向基板には、液晶表示装置全面にわたって対向電極が設けられている。対向電極には、対向電極電位印加端子３から、所定の電圧ＶＣＯＭ　が印加される。垂直方向駆動回路２によって順次ゲート線Ｇ１　〜Ｇｍ　の電位を制御してＴＦＴ（Ｔ１１〜Ｔｎｍ）のオン／オフを制御すると、ソース線Ｓ１　〜Ｓｎ　の各電位がオン状態のＴＦＴを介して画素電極に印加される。そして、各液晶セルＣ１１〜Ｃｎｍには、画素電極と対向電極の電位ＶＣＯＭ　との差に相当する電圧が印加される。
【０００４】
印加電圧の極性を常に同じにすると、フリッカーや焼き付きといった問題が生ずるので、一般に、対向電極の電位を中心として、画素電極に印加される電圧極性を一定周期毎に反転させて液晶表示装置を駆動する交流駆動が採用されている。
【０００５】
ＴＦＴのオン／オフ制御において、ＴＦＴ（Ｔ１１〜Ｔｎｍ）がオンすると各画素電極の電位はソース線Ｓ１　〜Ｓｎ　の各電位と等しくなる。また、ＴＦＴをオフすると各液晶セルＣ１１〜Ｃｎｍに書き込まれた信号は保持されるが、ＴＦＴがオフする瞬間に各画素電極の電位はｄＶだけシフトする。電位のシフトはＴＦＴのゲート−ドレイン間の寄生容量Ｃｇｄと液晶の静電容量Ｃｌｃおよび保持容量Ｃｓｔの間のカップリングによって生ずる。その大きさは（１）式で表される。
【０００６】
ｄＶ＝ｄＶｇ　＊Ｃｇｄ／（Ｃｇｄ＋Ｃｌｃ＋Ｃｓｔ）　　　・・・（１）
【０００７】
ここで、ｄＶｇ　はゲート線の電位の変化量である。シフト電圧ｄＶは、画素電極に印加される電圧極性に関係なく常に画素電極の電位を下げることになる。そこで、対向電極の電位ＶＣＯＭ　をソース線の中心電位に対して一律にｄＶだけ低く設定するといった対処がなされている。
【０００８】
【発明が解決しようとする課題】
しかし、実際の液晶表示装置においてはカップリング量およびゲート線の配線容量等により液晶表示装置の周辺よりも中心の方でｄＶが減少する傾向にある。従って、交流駆動を行う場合に、対向電極の電位ＶＣＯＭ　をソース線の中心電位に対して一律にｄＶだけ低くしても液晶に印加される電圧を完全に対象な波形にすることはできない。そして、発生する非対称成分が光学的成分となってフリッカー（ちらつき）として認識される。
【０００９】
そこで、本発明は、交流駆動を行う場合の印加電圧の非対称性に起因するフリッカー等の発生を防止できるアクティブマトリクス型液晶表示装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明によるアクティブマトリクス型液晶表示装置は、水平方向駆動回路によって駆動されるソース線、垂直方向駆動回路によって駆動されるゲート線および画素電極に接続される多数のトランジスタが形成された素子基板と、対向電極が形成された対向基板とを含む構成において、対向電極が垂直方向の複数の画素を一組とした垂直ライン毎に分割された複数の分割電極で形成され、トランジスタがオフする際に発生する画素電極電位のシフトによる対向電極の電位とソース線の中心電位の差を解消する所定の電位を各分割電極に対して与える対向電圧供給手段を備えたことを特徴とする。
【００１１】
垂直方向駆動回路が選択期間毎に線順次にゲート線を走査し、水平方向駆動回路が各選択期間で画像信号に対応した電圧をソース線に順次印加する場合に、対向電圧供給手段は、水平方向駆動回路がソース線に順次電圧を印加するタイミングに同期して各分割電極に対して所定の電位を与える。このような構成によれば、点順次駆動を行う場合に、交流駆動を行うときの印加電圧の非対称性に起因するフリッカー等の発生を防止できる。
【００１２】
対向電圧供給手段は、例えば、各分割電極に対する所定の電位を順次発生する電圧発生回路と、電圧発生回路から所定の電圧を入力する対向電圧駆動回路とを含む構成であり、対向電圧駆動回路が、順次入力される所定の電圧を各分割電極に分配するためのスイッチ素子と、所定の電圧を保持する保持容量とを有する構成であってもよい。
【００１３】
アクティブマトリクス型の液晶表示装置は、例えば、選択期間毎に交流化を行う。
【００１４】
アクティブマトリクス型の液晶表示装置は、水平方向の複数画素毎に対向電圧供給手段が設けられている構成であってもよい。このような構成によれば、より細かく所定の電圧を制御することができる。
【００１５】
【発明の実施の形態】
実施の形態１．
以下、本発明の実施の形態を図面を参照して説明する。
図１は、アクティブマトリクス型の液晶表示装置における液晶パネルと駆動回路を示す回路構成図である。図１に示す液晶表示装置における液晶パネルは、素子基板と、対向基板と、素子基板と対向基板との間に配置され画素を形成する液晶とから構成される。図１に示す例では、ｍ行ｎ列の画素が形成されている。
【００１６】
素子基板には、水平方向駆動回路（信号線駆動回路）１から配線されるソース線Ｓ１　〜Ｓｎ　と垂直方向駆動回路（走査線駆動回路）２から配線されるゲート線Ｇ１　〜Ｇｍ　とが配置され、各線の交差位置に薄膜トランジスタ（ＴＦＴ）Ｔ１１〜Ｔｎｍと画素電極とが配置される。薄膜トランジスタＴ１１〜Ｔｎｍのゲート電極は、行毎に共通のゲート線Ｇ１　〜Ｇｍ　に接続されている。また、ソース線Ｓ１　〜Ｓｎ　には、画像信号が印加される。
【００１７】
この実施の形態では、点順次駆動が行われる。すなわち、垂直方向駆動回路２は、１水平走査期間（１選択期間）毎に線順次にゲート線Ｇ１　〜Ｇｍ　を走査する。また、水平方向駆動回路１は、各選択期間において、画像信号を順次サンプリングし、サンプリングした画像信号に対応した電圧を、ソース線Ｓ１　〜Ｓｎ　に順次印加する。
【００１８】
対向基板には、垂直方向（ゲート線Ｇ１　〜Ｇｍ　と直交する方向）の複数の画素を一組とした垂直ライン毎に、分割されている対向電極Ｖ１　〜Ｖｎが配置される。図１に示す例では、各液晶セルＣ１１，Ｃ１２，・・・，Ｃ１ｍ、Ｃ２１，Ｃ２２，・・・，Ｃ２ｍ、・・・、Ｃｎ１，Ｃｎ２，・・・，Ｃｎｍに対応して、対向電極Ｖ１　、Ｖ２　、・・・、Ｖｎが配置されている。そして、各対向電極Ｖ１　〜Ｖｎ　には、対向電圧駆動回路４から、対向電極電位印加端子３に印加される対向電極電位（入力電位）ＶＣＯＭ　が印加される。なお、以下、対向電極をＶ１　〜Ｖｎ　とするとともに、各対向電極Ｖ１　〜Ｖｎ　に印加される電圧を電圧Ｖ１　〜Ｖｎ　と呼ぶ。
【００１９】
図２に示すように、対向電圧駆動回路４は、対向電極電位印加端子３に印加される入力電位ＶＣＯＭ　を各対向電極Ｖ１　　〜Ｖｎ　に分配するためのスイッチ素子ＳＷ１　〜ＳＷｎ　と、スイッチ素子ＳＷ１　〜ＳＷｎ　をオン／オフを制御するためのタイミングを生成するタイミング生成回路５と、各対向電極電圧を保持するための保持容量Ｃｖ１〜Ｃｖｎとを含む。
【００２０】
次に、アクティブマトリクス型の液晶表示装置の動作を、図３のタイミング図を参照して説明する。なお、図３に示す例では、各水平走査期間（選択期間）をＴｇ１〜Ｔｇｍで示し、水平走査期間毎に極性反転が行われている。すなわち、選択期間毎に交流化が行われている。
【００２１】
図１に示すアクティブマトリクス型の液晶表示装置は、図５に示された従来のアクティブマトリクス型の液晶表示装置と同様に、垂直方向駆動回路２によって順次ゲート線Ｇ１　〜Ｇｍ　の電位を制御してＴＦＴ（Ｔ１１〜Ｔｎｍ）のオン／オフを制御すると、各選択期間Ｔｇ１〜Ｔｇｎにおいて、ソース線Ｓ１　〜Ｓｎ　の各電位が、Ｔｓ１〜Ｔｓｎの各タイミングでオン状態のＴＦＴを介して画素電極に印加される。
【００２２】
一方、対向電圧駆動回路４において、タイミング生成回路５は、Ｔｖ１〜Ｔｖｎのタイミングで各スイッチＳＷ１〜ＳＷｎを順次オンさせる電位をＶＳ１〜ＶＳｎに印加する。従って、対向電圧駆動回路４に入力される電圧ＶＣＯＭ　がＴｖ１〜Ｔｖｎの各タイミングで各対向電極Ｖ１　〜Ｖｎ　に印加される。なお、Ｔｖ１〜ＴｖｎのタイミングとＴｓ１〜Ｔｓｎのタイミングとは同期している。
【００２３】
各スイッチＳＷ１〜ＳＷｎのそれぞれがオンの期間、各スイッチＳＷ１〜ＳＷｎのそれぞれに印加された各電位は各電圧保持容量Ｃｖ１〜Ｃｖｎに蓄積され、各スイッチＳＷ１〜ＳＷｎがオフの期間に各対向電極Ｖ１　〜Ｖｎ　の電位を一定に保つ。ここで、各対向電極Ｖ１　〜Ｖｎ　の領域毎にフリッカーが最適となる電圧波形を液晶表示装置の外部で発生させ、入力電圧ＶＣＯＭ　として入力される。
【００２４】
つまり、Ｔｖ１の期間では対向電極電位印加端子３に入力電圧ＶＣＯＭ　としてＶ１　が印加され、Ｔｖ２の期間では対向電極電位印加端子３に入力電圧ＶＣＯＭ　としてＶ２　が印加され、Ｔｖｎの期間では対向電極電位印加端子３に入力電圧ＶＣＯＭ　としてＶｎ　が印加される。換言すれば、Ｔｖ１の期間では対向電極電位印加端子３にＶ１　を印加し、Ｔｖ２の期間では対向電極電位印加端子３にＶ２　を印加し、Ｔｖｎの期間では対向電極電位印加端子３にＶｎ　を印加することを可能にする所定の電圧を発生する電圧発生回路が外部に設けられている。従って、ＴＦＴがオフする際に発生する画素電極電位のシフトによる対向電極の電位とソース線の中心電位の差を解消する電位を与える対向電圧供給手段が、電圧発生回路と対向電圧駆動回路４とで実現される。なお、液晶表示装置を電圧発生回路を含んだものとして定義してもよい。
【００２５】
そして、電圧Ｖ１　はソース線Ｓ１　に接続される画素電極に対向する対向電極電圧となり、電圧Ｖ２　はソース線Ｓ２　に接続される画素電極に対向する対向電極電圧となり、電圧Ｖｎ　はソース線Ｓｎ　に接続される画素電極に対向する対向電極電圧となる。
【００２６】
図３に示す例では、電圧Ｖ１　および電圧Ｖｎ　が相対的に高い電圧であり、その間、中央（図３におけるＴｖ１およびＴｖｎを端とした場合の中央、液晶パネルの中央でもある）に向かって低くなるように設定されている。
【００２７】
なお、図３に示す対向電極波形は単なる例示であって、実際には、液晶パネルの画面の表示品質を目視で観測したり、カメラ等で撮像してパーソナルコンピュータ等の演算装置で所定の見本と比較する等の処理を行って、全体的にフリッカーが小さくなるように、対向電極電位印加端子３に印加されるべき電圧Ｖ１　〜Ｖｎ　の値を決定する。
【００２８】
このように、対向基板に配置された対向電極を垂直方向の複数の画素を一組とした垂直ライン毎に分割し、素子基板に配置されたＴＦＴがオフする瞬間に発生する画素電極電位のシフト量ｄＶによる対向電極の電位とソース線の中心電位の差を、各分割電極（対向電極Ｖ１　〜Ｖｎ）に印加される電圧を最適化することで減少させ、光学的成分となるフリッカーを減少させることができる。
【００２９】
実施の形態２．
本発明の他の実施の形態（第２の実施の形態）を、図４の説明図を参照して説明する。第２の実施の形態では、対向基板６に配置される対向電極を水平ｓ画素分毎に垂直分割する。ここでは、液晶パネルの全面を３分割にした場合を説明する。例えば、図１に示す液晶セルＣ１１〜Ｃｎｍが、６行６列の液晶セルＣ１１〜Ｃ６６であるとすると、液晶セルＣ１１〜Ｃ１６およびＣ２１〜Ｃ２６が第１の対向電極Ｖａ　のグループとされ、Ｃ３１〜Ｃ３６およびＣ４１〜Ｃ４６が第２の対向電極Ｖｂ　のグループとされ、Ｃ５１〜Ｃ５６およびＣ６１〜Ｃ６６が第３の対向電極Ｖｃ　のグループとされる。この例ではｓ＝２である。
【００３０】
そして、３分割された対向電極Ｖａ　〜Ｖｃ　について各領域毎に、フリッカーが最適となる電圧ＶＣＯＭａ〜ＶＣＯＭｃを液晶表示装置の外部で発生させて入力させる。なお、最適となる電圧ＶＣＯＭａ〜ＶＣＯＭｃを発生する電圧発生回路を含めて液晶表示装置と捉えてもよい。なお、電圧ＶＣＯＭａ〜ＶＣＯＭｃは、それぞれ、第１の実施の形態におけるＶＣＯＭｂ　に相当するものである。また、対向電極Ｖａ　〜Ｖｃ　は、それぞれ、ｓ本の分割電極を含むものである。
【００３１】
つまり、第１の実施の形態（図２参照）の場合と同様に、電圧ＶＣＯＭａを供給する対向電極電位印加端子に、素子基板に配置されたＴＦＴがオフする瞬間に発生する画素電極電位のシフト量ｄＶによる対向電極Ｖａ　の電位とソース線の中心電位の差を減少させるための電圧を順次印加する。また、電圧ＶＣＯＭｂを供給する対向電極電位印加端子に、素子基板に配置されたＴＦＴがオフする瞬間に発生する画素電極電位のシフト量ｄＶによる対向電極Ｖｂ　の電位とソース線の中心電位の差を減少させるための電圧を順次印加する。そして、電圧ＶＣＯＭｃを供給する対向電極電位印加端子に、素子基板に配置されたＴＦＴがオフする瞬間に発生する画素電極電位のシフト量ｄＶによる対向電極Ｖｃ　の電位とソース線の中心電位の差を減少させるための電圧を順次印加する。従って、この実施の形態では、対向電極Ｖａ　〜Ｖｃ　のそれぞれについて、図２に示されたような対向電圧駆動回路が設けられる。
【００３２】
この実施の形態では、分割数を増加させた場合、液晶表示装置に供給する対向電極電圧の入力信号数が増加するが、より細かく対向電圧（対向電極の電位）を制御することができる。従って、例えば、液晶パネルの画面中央と両周辺（上下周辺および左右周辺）とのフリッカーの発生の差を軽減することが可能になる。
【００３３】
以上に説明したように、上記の各実施の形態では、点順次駆動が行われるアクティブマトリクス型の液晶表示装置において、対向基板に配置された対向電極を垂直方向の複数の画素を一組とした垂直ライン毎に分割して、素子基板に配置されたスイッチとして機能するＴＦＴがオフする瞬間に発生する画素電極電位のシフト量による対向電極の電位とソース線の中心電位の差を、各分割電極に印加される電圧を最適化することによって減少させることができる。従って、光学的成分となるフリッカーを減少させることができる。
【００３４】
【発明の効果】
以上のように、本発明によれば、アクティブマトリクス型の液晶表示装置を、対向電極が垂直方向の複数の画素を一組とした垂直ライン毎に分割された複数の分割電極で形成され、トランジスタがオフする際に発生する画素電極電位のシフトによる対向電極の電位とソース線の中心電位の差を解消する所定の電位を各分割電極に対して与える対向電圧供給手段を備えた構成にしたので、交流駆動を行う場合の印加電圧の非対称性に起因するフリッカー等の発生を防止できる効果がある。
【図面の簡単な説明】
【図１】液晶表示装置における液晶パネルと駆動回路を示す回路構成図である。
【図２】対向電圧駆動回路の構成を示す回路図である。
【図３】ソース線電位および対向電極電位の一例を示すタイミング図である。
【図４】第２の実施の形態における対向電極を示す説明図である。
【図５】従来の液晶表示装置における液晶パネルと駆動回路を示す回路構成図である。
【符号の説明】
１　水平方向駆動回路
２　垂直方向駆動回路
３　対向電極電位印加端子
４　対向電極駆動回路
Ｓ１　〜Ｓｎ　　ソース線
Ｇ１　〜Ｇｍ　　ゲート線
Ｃ１１〜Ｃｎｍ　液晶セル
Ｔ１１〜Ｔｎｍ　ＴＦＴ
Ｖ１　〜Ｖｎ　　対向電極

Claims (5)

1. 水平方向駆動回路によって駆動されるソース線、垂直方向駆動回路によって駆動されるゲート線および画素電極に接続される多数のトランジスタが形成された素子基板と、対向電極が形成された対向基板とを含むアクティブマトリクス型液晶表示装置において、
   対向電極が、垂直方向の複数の画素を一組とした垂直ライン毎に分割された複数の分割電極で形成され、
   各分割電極に対して、トランジスタがオフする際に発生する画素電極電位のシフトによる対向電極の電位とソース線の中心電位の差を解消する所定の電位を与える対向電圧供給手段を備えた
   ことを特徴とするアクティブマトリクス型液晶表示装置。
2. 垂直方向駆動回路は、選択期間毎に線順次にゲート線を走査し、
   水平方向駆動回路は、各選択期間で、画像信号に対応した電圧をソース線に順次印加し、
   対向電圧供給手段は、前記水平方向駆動回路がソース線に順次電圧を印加するタイミングに同期して、各分割電極に対して所定の電位を与える
   請求項１記載のアクティブマトリクス型液晶表示装置。
3. 対向電圧供給手段は、各分割電極に対する所定の電位を順次発生する電圧発生回路と、前記電圧発生回路から前記所定の電圧を入力する対向電圧駆動回路とを含み、
   前記対向電圧駆動回路は、順次入力される前記所定の電圧を前記各分割電極に分配するためのスイッチ素子と、前記所定の電圧を保持する保持容量とを有する
   請求項２記載のアクティブマトリクス型液晶表示装置。
4. 選択期間毎に交流化を行う請求項１から請求項３のうちのいずれか１項に記載のアクティブマトリクス型液晶表示装置。
5. 水平方向の複数画素毎に対向電圧供給手段が設けられている
   請求項１から請求項４のうちのいずれか１項に記載のアクティブマトリクス型液晶表示装置。

Images