JP2004006964A - Laminated ceramic chip inductor and method of manufacturing the same - Google Patents
Laminated ceramic chip inductor and method of manufacturing the same Download PDFInfo
- Publication number
- JP2004006964A JP2004006964A JP2003280709A JP2003280709A JP2004006964A JP 2004006964 A JP2004006964 A JP 2004006964A JP 2003280709 A JP2003280709 A JP 2003280709A JP 2003280709 A JP2003280709 A JP 2003280709A JP 2004006964 A JP2004006964 A JP 2004006964A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic chip
- multilayer ceramic
- chip inductor
- conductor
- conductor pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
Description
本発明は、磁性体または絶縁体層と導体層からなるシートを複数枚積層し焼成によりコイル状導体線路が構成される積層型セラミックチップインダクタおよびその製造方法に関するものである。 {Circle over (1)} The present invention relates to a multilayer ceramic chip inductor in which a plurality of sheets each composed of a magnetic or insulating layer and a conductor layer are laminated and fired to form a coiled conductor line, and a method of manufacturing the same.
近年、積層型セラミックチップインダクタはノイズ対策部品などデジタル機器の小型・薄型化に伴う高密度実装回路に数多く使用されている。 In recent years, multilayer ceramic chip inductors have been widely used in high-density packaging circuits, such as noise suppression components, as digital devices become smaller and thinner.
以下、従来の積層型セラミックチップインダクタの製造方法について説明する。 Hereinafter, a method for manufacturing a conventional multilayer ceramic chip inductor will be described.
あらかじめ磁性体グリーンシートに1ターン未満の導体線路(導体ペースト)を印刷しておき、導体線路が印刷された各磁性体グリーンシートを積層圧着させ、磁性体グリーンシートに設けられたスルーホールを介して上下の層の間で、導体線路を電気的に接続させて、コイル状導体線路を形成し、積層された磁性体グリーンシートおよびコイル状導体線路を一括焼成する。 A conductor line (conductor paste) of less than one turn is printed on the magnetic green sheet in advance, and each magnetic green sheet on which the conductive line is printed is laminated and pressed, through a through hole provided in the magnetic green sheet. The conductor lines are electrically connected between the upper and lower layers to form a coil-shaped conductor line, and the laminated magnetic green sheet and coil-shaped conductor line are baked together.
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献1が知られている。
しかしながら、従来の積層型セラミックチップインダクタは、大きなインピーダンス(あるいはインダクタンス)を得ようとすると、コイル状導体線路の巻数を増やす必要があり、これに伴って積層数を増やさなければならなかった。 However, in the conventional multilayer ceramic chip inductor, in order to obtain a large impedance (or inductance), it is necessary to increase the number of turns of the coil-shaped conductor line, and accordingly, the number of layers must be increased.
ところが、このように積層数が増加すると、積層工程回数が増え、製造コストが増加するという問題があった。さらに各グリーンシート間での導体接続箇所が増加し、接続信頼性も低下するという問題も生じていた。 However, when the number of laminations increases in this way, the number of lamination steps increases, and there is a problem that manufacturing costs increase. Furthermore, there has been a problem that the number of places where the conductors are connected between the green sheets increases, and the connection reliability also decreases.
これらの課題を解決するため、特開平4−93006号公報に示されるように、磁性体シートの磁性体層を用い、同一平面内に1ターン以上の導体層を厚膜印刷技術で形成して、これらを積層し、かつあらかじめ磁性体層に形成されていた貫通孔を介して隣接する上下の各導体層を電気的に接合させることにより、積層数が少なくても比較的大きなインピーダンスを有する積層型セラミックチップインダクタが提案されている。 In order to solve these problems, as shown in JP-A-4-93006, a conductor layer of one or more turns is formed on the same plane by a thick film printing technique using a magnetic layer of a magnetic sheet. By laminating them and electrically connecting adjacent upper and lower conductor layers via through holes previously formed in the magnetic layer, a laminate having a relatively large impedance even with a small number of laminates Type ceramic chip inductors have been proposed.
しかしながら、このような提案においても、次の2つの欠点を有している。 However, even such a proposal has the following two disadvantages.
(1)厚膜導体印刷技術を用いて、小型の積層型セラミックチップインダクタ(例えば、外形サイズ2.0mm×1.25mmや1.6mm×0.8mm等)を製造する場合においては、微細な印刷の為、製造上の歩留り等を考慮すると1.5ターン程度以下が実用範囲であり、より大きいインピーダンスを有する積層型セラミックチップインダクタを製造する場合には、高積層化する必要がある。 (1) When manufacturing a small-sized multilayer ceramic chip inductor (for example, an external size of 2.0 mm × 1.25 mm, 1.6 mm × 0.8 mm, etc.) using a thick film conductor printing technique, a fine For printing, the practical range is about 1.5 turns or less in consideration of the production yield and the like. When manufacturing a multilayer ceramic chip inductor having a larger impedance, it is necessary to increase the number of layers.
(2)印刷厚膜導体層は、同一平面内でターン数を増やすには、厚膜導体幅を細くする必要があるが、導体幅を細くすると導体抵抗が増加するので印刷厚みを厚くする必要がある。ところが、印刷導体幅を細くするにつれ、印刷解像度を保持するには、導体厚みは薄くせざるを得ない(例えば印刷導体幅75μmの場合、乾燥厚み15μm程度が限界と思われる)。 (2) In order to increase the number of turns in the same plane, it is necessary to reduce the width of the thick-film conductor in the printed thick-film conductor layer. However, if the conductor width is reduced, the conductor resistance increases, so the printed thickness must be increased. There is. However, as the width of the printed conductor is reduced, the conductor thickness must be reduced in order to maintain the printing resolution (for example, when the printed conductor width is 75 μm, the dry thickness is considered to be about 15 μm).
従って、上述のように厚膜印刷導体のターン数を単純に増やす方法は、多少積層数を減じる効果が認められるものの余り実用的なものではない。 Therefore, the method of simply increasing the number of turns of the thick-film printed conductor as described above is not practical, although the effect of slightly reducing the number of layers is recognized.
また、導体抵抗値の低減を目指したものとして、特開平3−219605号公報では、グリーンシートに凹部を形成し、その凹部内に導体ペーストを充填して厚膜導体の膜厚を厚くさせることにより、導体抵抗の低減を目指したものがあるが、グリーンシートに複雑な凹部のパターンを形成することは量産工法的に困難である。 Japanese Patent Application Laid-Open No. Hei 3-219605 discloses a method of forming a concave portion in a green sheet and filling the concave portion with a conductive paste to increase the thickness of the thick-film conductor. However, it is difficult to form a complicated concave pattern on a green sheet in terms of mass production method.
さらに、もう一つの例として、特開昭60−176208号公報では、磁性体層とコイル形成用の約半ターンの導体を交互に積層する積層部品において、コイル形成用の導体として金属箔の打ち抜き導体パターンを用いることで、導体抵抗値の低減を実現したことが開示されている。しかし近年の部品の小型化に対応して、微小な平面部に導体を形成できるように金属箔を精度良く打ち抜くことは極めて困難であり、ましてや1ターン以上巻回する複雑なコイル状パターンを形成することは不可能である。また、打ち抜いた複数の金属箔を精度良くシート状磁性体層上に、一定ピッチで並べることも困難である。更にシート状磁性体層を挟んで上下に隣接する金属箔同士をそのパターンの端部で接続する際、接合技術が低いと接続不良を発生する場合もあり得るのである。 Further, as another example, Japanese Patent Application Laid-Open No. Sho 60-176208 discloses that a metal component is punched out of a metal foil as a conductor for coil formation in a laminated component in which a magnetic layer and a conductor of about half turn for coil formation are alternately laminated. It is disclosed that the use of a conductor pattern achieves a reduction in conductor resistance. However, in response to recent miniaturization of components, it is extremely difficult to precisely punch a metal foil so that a conductor can be formed on a minute flat surface. It is impossible to do. Further, it is also difficult to arrange a plurality of stamped metal foils on the sheet-like magnetic layer with high precision at a constant pitch. Further, when metal foils vertically adjacent to each other with the sheet-shaped magnetic layer interposed therebetween are connected at the end of the pattern, poor connection techniques may cause poor connection.
また、別角度のアプローチとして、特公昭64−42809号公報、特開平4−314876号公報にフィルム上に形成された金属薄膜をセラミックグリーンシートに転写することにより、積層セラミックコンデンサを製造する方法が開示されている。 As another approach, a method of manufacturing a multilayer ceramic capacitor by transferring a metal thin film formed on a film to a ceramic green sheet is disclosed in Japanese Patent Publication No. Sho 64-42809 and Japanese Patent Laid-Open Publication No. Hei 4-314876. It has been disclosed.
すなわち、フィルム上に蒸着により形成された離型性を有する金属薄膜上に湿式メッキにより、所望の金属層を得、必要によりエッチング法で余分に形成された金属層を除去し、パターンを形成したものを被転写体(セラミックグリーンシート)に転写するというものである。 That is, a desired metal layer was obtained by wet plating on a releasable metal thin film formed by vapor deposition on the film, and an extra metal layer was removed by an etching method as necessary to form a pattern. The material is transferred to a transfer target (ceramic green sheet).
この転写技法の応用により、コイル状導体線路を形成し、これを磁性体グリーンシートに転写することが可能である。 応 用 By applying this transfer technique, it is possible to form a coiled conductor line and transfer it to a magnetic green sheet.
即ちフィルム上に形成された比較的薄い(例えば10μm以下)転写用金属薄膜をフォトレジスト法でエッチングし、ファインな導体パターン(例えば導体幅40μm、ラインスペース40μm等)を得ることにより、大きなインピーダンスを有するセラミック積層チップ型インダクタを得ることもできる。 That is, a relatively thin (for example, 10 μm or less) transfer metal thin film formed on a film is etched by a photoresist method to obtain a fine conductor pattern (for example, a conductor width of 40 μm, a line space of 40 μm, etc.), and thereby a large impedance is obtained. It is also possible to obtain a ceramic laminated chip type inductor having the same.
しかしながら上記転写技法では、比較的厚い(例えば10μm以上)転写用金属膜をファインなパターン精度で得ようとすることは困難である。 However, it is difficult to obtain a relatively thick (for example, 10 μm or more) transfer metal film with fine pattern accuracy by the above transfer technique.
何故なら、上記のような湿式メッキを用いた転写技法では、いったんほぼ全面に形成された金属層をエッチング法により余分な金属層を除去するものであるから、金属層の厚みが厚ければ厚いほどファインな導体パターン形成が困難になる。 Because, in the transfer technique using the wet plating as described above, the metal layer once formed on almost the entire surface is removed by an etching method to remove an extra metal layer. It becomes more difficult to form a finer conductor pattern.
また所望の金属パターンはエッチングレジストの下部に残っているので、金属パターンを被転写体に転写する前に必ずエッチングレジストを除去する必要があるが、エッチング用のレジストを剥離する際に、レジストと一緒に金属パターンが、剥離する場合もある。この現象も金属層の厚みが厚くなればなるほど、起こりやすくなる。これは、金属層の厚みが厚くなればなるほど、エッチングに要する時間が長くなり、金属薄膜層がエッチャントに侵されるために生じるものと推定される。 Also, since the desired metal pattern remains under the etching resist, it is necessary to remove the etching resist before transferring the metal pattern to the object to be transferred. At the same time, the metal pattern may peel off. This phenomenon is more likely to occur as the thickness of the metal layer increases. This is presumed to be caused by the fact that the thicker the metal layer, the longer the time required for etching and the more the metal thin film layer is attacked by the etchant.
従って、この技法を用いても、導体抵抗値を低くするという課題を十分解決することはできない。 Therefore, even with this technique, the problem of lowering the conductor resistance cannot be sufficiently solved.
上記課題を解決するために、本発明の積層型セラミックチップインダクタは、磁性体または絶縁体層と導体層とを交互に複数枚積層し、各導体層間を電気的接続することにより、コイル状導体線路を構成する積層型チップインダクタにおいて、前記導体層の少なくとも1つを電鋳法によりパターン形成したメッキ導体層としたものである。 In order to solve the above-mentioned problems, a multilayer ceramic chip inductor according to the present invention is configured such that a plurality of magnetic or insulating layers and conductor layers are alternately laminated, and the conductor layers are electrically connected to form a coil-shaped conductor. In the multilayer chip inductor constituting the line, at least one of the conductor layers is a plated conductor layer formed by patterning by an electroforming method.
以上のように、本発明の積層型セラミックチップインダクタ及びその製造方法によれば、コイル状導体線路を電鋳(メッキ)技法を用いて形成するので、フォトレジストの解像度次第で数ミクロン以上のパターン幅が高精度に得られるため、微少なチップ部品のエリア内に、印刷技法で導体を形成する場合よりも、より巻数の多いコイル状導体線路を得ることができる。 As described above, according to the multilayer ceramic chip inductor and the method of manufacturing the same of the present invention, since the coil-shaped conductor line is formed using the electroforming (plating) technique, the pattern of several microns or more depends on the resolution of the photoresist. Since the width can be obtained with high precision, a coil-shaped conductor line having a larger number of turns can be obtained in the area of a small chip component than when a conductor is formed by a printing technique.
従って、低積層数でも大きなインピーダンス値を得ることができる。 Therefore, a large impedance value can be obtained even with a small number of layers.
また導体膜厚は、フォトレジストの膜厚とメッキ条件次第でサブミクロン〜数十ミクロン、あるいは条件次第では、数ミリの厚みを実現することが可能であるため、導体抵抗値を容易にコントロールでき、膜厚を厚くすることにより、微細パターンでありながら導体抵抗値を低減することができる。 The conductor thickness can be submicron to several tens of microns depending on the thickness of the photoresist and plating conditions, or several millimeters depending on the conditions, so the conductor resistance can be easily controlled. By increasing the film thickness, it is possible to reduce the conductor resistance value while having a fine pattern.
一方、厚膜導体のみでコイルパターンを形成する場合と異なり、焼成前から比較的に緻密な膜が得られるため、焼成後の導体厚みの収縮が比較的小さく、磁性体層と導体層とのデラミネーションの発生も皆無である。 On the other hand, unlike the case where the coil pattern is formed only with the thick film conductor, a relatively dense film is obtained before firing, so that the conductor thickness shrinks relatively little after firing, and the magnetic layer and the conductive layer are not shrunk. There is no occurrence of delamination.
また、全く収縮しない金属箔のみでコイルパターンを形成する場合と異なり、焼結時にクラックを発生することは少ない。 異 な り Furthermore, unlike the case where a coil pattern is formed only with a metal foil that does not shrink at all, cracks are less likely to occur during sintering.
更に、導体のパターン精度、導体の緻密性により、製品特性上の信頼性も高くなるものである。 Furthermore, due to the conductor pattern accuracy and the conductor denseness, the reliability of the product characteristics is also increased.
以上のように、本発明の積層型セラミックチップインダクタ及びその製造方法によれば、低積層化、高インピーダンス化および低導体抵抗化を同時に実現することができるという優れた効果が得られる。 As described above, according to the multilayer ceramic chip inductor and the method of manufacturing the same of the present invention, an excellent effect of simultaneously realizing low lamination, high impedance, and low conductor resistance can be obtained.
(実施の形態1)
以下、本発明の実施の形態1を図面を用いて説明する。
(Embodiment 1)
Hereinafter,
図1は本発明の実施の形態1における積層型セラミックチップインダクタの構造を示す分解斜視図である。 FIG. 1 is an exploded perspective view showing the structure of the multilayer ceramic chip inductor according to the first embodiment of the present invention.
なお、以下図面は都合上1個片分の積層型セラミックチップインダクタのみを図示するが、実際の製造工程では、平面上に複数個同時に形成されており、積層後個片に分割するものとする。 In the following drawings, only one piece of the laminated ceramic chip inductor is shown for convenience, but in the actual manufacturing process, a plurality of pieces are formed simultaneously on a plane, and after lamination, they are divided into pieces. .
図1において1,3,6はシート状磁性体層である。2,5は所望のパターンを有するレジスト膜を形成した後メッキにより導体パターンを形成する電鋳法で形成され、それぞれシート状磁性体層1,6に転写される巻回コイル状メッキ導体である。4は巻回コイル状メッキ導体2,5を互いに接続するための貫通孔である。
に お い て In FIG. 1, 1, 3 and 6 are sheet-like magnetic layers.
以上のように構成された積層型セラミックチップインダクタの製造方法を以下に示す。 A method of manufacturing the multilayer ceramic chip inductor configured as described above will be described below.
まず初めに、電鋳法による転写用の巻回コイル状メッキ導体2,5の作製法を図2を用いて説明する。
First, a method for producing the coiled plated
図2に示すように、ベースステンレス板8全面に導電性を有する離型処理層として、ストライクAgメッキを施すことにより、厚み0.1μm以下のAg離型層9を得る。
(2) As shown in FIG. 2, an
ここで、ストライクAgメッキとしては、ごく一般的なアルカリシアン系のAgメッキ浴を用いることができる。アルカリシアン系のAgメッキ浴の一例として(表1)にメッキ浴の構成を例示する。 Here, as the strike Ag plating, a very common alkali cyanide Ag plating bath can be used. The composition of the plating bath is illustrated in Table 1 as an example of an alkali cyanide Ag plating bath.
(表1)のAgメッキ浴の場合で、5〜20秒程度で、約0.1μmのAg離型層9を得ることができる。
In the case of the Ag plating bath of (Table 1), the
ところで、Ag離型層9が離型性を有するのは、Agとの密着性が乏しいベースステンレス板8上に、Ag膜をストライク(高速)メッキするので、Ag膜の膜中に歪みが多く発生し、Ag膜がベースステンレス板8と強固に密着できないためと考えられる。
By the way, the
またAg離型層9とベースステンレス板8の、より最適な離型性を得るため、ベースステンレス板8の表面を表面粗さ(Ra)が約0.05μm〜約1μmの範囲に調整する(粗す)ことが望ましい。
Also, in order to obtain more optimal releasability between the
表面を粗す方法として、酸処理やブラスト処理等を用いることができる。 酸 Acid treatment or blast treatment can be used as a method for roughening the surface.
表面粗さ(Ra)が約0.05μm以下の場合、Ag離型層9とベースステンレス板8の密着性が不十分になり、以降の工程の途中でAg離型層9が剥離する場合があり、また表面粗さ(Ra)が約1μm以上の場合、Ag離型層9とベースステンレス板8の密着性が良すぎて、Ag離型層9の磁性体層への転写が良好に行えなかったり、メッキレジストパターン11の解像度が低下する場合がある。
When the surface roughness (Ra) is about 0.05 μm or less, the adhesion between the
一方、ベースステンレス板8の表面を適度に粗すことにより、次工程で形成されるメッキレジストパターン11の密着性を向上させる効果や、メッキレジストパターン11の剥離工程におけるAg離型層9の離型防止効果が向上するという副次的効果も生じる。
On the other hand, by appropriately roughening the surface of the base stainless steel plate 8, the effect of improving the adhesion of the plating resist pattern 11 formed in the next step or the release of the
なお、Ag離型層9は、銀鏡反応を利用して形成することもできる。
The
更にベース金属板としては、ステンレス以外の材料を用いて導電性を有するように離型処理することも可能である。主な使用可能材料とその離型処理方法を(表2)に列挙する。 It is also possible to use a material other than stainless steel as the base metal plate and perform release treatment so as to have conductivity. The main usable materials and their release treatment methods are listed in (Table 2).
また、ベース金属板以外に銅箔をラミネートしたプログラム基板やペットフィルム等に導電性を付与することにより、同様の効果を持たせることも可能であるが、金属板の方が、わざわざ導電性を付与する必要も無く効率的である。 In addition, it is possible to impart the same effect by giving conductivity to a program board or a pet film or the like in which a copper foil is laminated in addition to the base metal plate, but the metal plate has a higher conductivity. It is efficient without the need to provide.
特にステンレス板は、化学的に安定で、かつ表面にクロム系の酸化膜を有するため、離型性も良く、最も容易に用いることが可能である。 Especially, stainless steel plates are chemically stable and have a chromium-based oxide film on the surface, so they have good mold release properties and can be used most easily.
このように、Ag離型層9を形成した後、Ag離型層9上にドライフィルムレジストをラミネートし、予備乾燥後、2.0×1.25mm2サイズの平面内に幅70μm、約2.5ターンの巻回コイル状メッキ導体形成用のフォトマスクを用いて露光・現像し、厚みT=55μmのメッキレジストパターン11を形成する。
After the
フォトレジストとしては、各種メッキレジスト(液状、ペースト状、ドライフィルム)が利用できる。ドライフィルムに関しては、レジスト厚みが一定であり、導体膜の厚みを比較的精度良くコントロールできるが、レジスト感度の程度から、導体パターン精度幅が約50μm以上のパターン形成用に用いるのが好ましい。 各種 As the photoresist, various plating resists (liquid, paste, dry film) can be used. With respect to the dry film, the resist thickness is constant, and the thickness of the conductor film can be controlled with relatively high precision.
液状フォトレジストの場合、数ミクロン幅の導体パターン精度を得ることも可能である。 In the case of a liquid photoresist, it is possible to obtain a conductor pattern accuracy of several microns in width.
最も一般的なペースト状フォトレジストの場合で、40μm程度の導体幅と30〜40μm程度の厚みの導体パターンを得ることができる。 (4) In the case of the most common paste-like photoresist, a conductor pattern having a conductor width of about 40 μm and a thickness of about 30 to 40 μm can be obtained.
この場合、例えば2.0×1.25mm2サイズの平面内に5ターン程度の巻回導体パターンを、1.6×0.8mm2サイズの平面内に3ターン程度のパターンを容易に形成できる。 In this case, for example, 2.0 × 1.25 mm 2 size winding conductor pattern of about 5 turns in the plane of the three-turn about the pattern can be easily formed into 1.6 × 0.8 mm 2 size in the plane .
また、それぞれのレジストの特性に応じて、レジスト膜のコーティング方法も、印刷、スピンコート、ロールコート、ディップ、ラミネート等の方法を選択することができる。 According to the characteristics of each resist, the method of coating the resist film can be selected from methods such as printing, spin coating, roll coating, dipping, and laminating.
露光は、平行光のUV露光器で行い、露光時間、光量等の条件は、各種レジストの特性に合わせれば良い。 Exposure is performed with a parallel light UV exposure device, and conditions such as exposure time and light amount may be adjusted to the characteristics of various resists.
さらに、現像は各種レジストの専用の現像液を用いれば良い。 現 像 Furthermore, development may be performed using a dedicated developer for various resists.
また必要により、現像後UV光の再露光や、ポストキュアを行い、レジスト膜の耐薬品性を向上させることもできる。 If necessary, re-exposure to UV light or post-curing can be performed after development to improve the chemical resistance of the resist film.
次に、メッキレジストパターン11を形成した後、Agの電気メッキ浴に浸漬し、必要な厚みtの転写用のAg導体パターン10を形成する。本実施例ではt=約50μmとなるように形成した。
Next, after the plating resist pattern 11 is formed, it is immersed in an Ag electroplating bath to form a transfer
この工程における最も注意すべき点は、一般的なアルカリ性のAgメッキ浴を用いないということである。 The most important thing to note in this step is that a general alkaline Ag plating bath is not used.
何故なら、アルカリ浴の場合、メッキレジスト膜の剥離液として機能するため、前工程でパターン作製したメッキレジストパターン11が破壊されてしまうためである。 (4) The reason for this is that in the case of an alkaline bath, the plating resist pattern 11 formed in the previous step is destroyed because it functions as a stripping solution for the plating resist film.
従って、弱アルカリ性(中性)あるいは酸性のAgメッキ浴を用いる必要がある。弱アルカリ性(中性)のメッキ浴としては(表3)に示すようなものを用いることができる。 Therefore, it is necessary to use a weakly alkaline (neutral) or acidic Ag plating bath. As the weak alkaline (neutral) plating bath, those shown in (Table 3) can be used.
pH調整はアンモニアとクエン酸で行うが、種々の実験の結果、pHが8.5を越えるとほとんどのメッキレジストが剥離する。 The pH is adjusted with ammonia and citric acid. As a result of various experiments, when the pH exceeds 8.5, most of the plating resist is peeled off.
従って、pHを少なくとも8.5以下に設定することが望ましい。 Therefore, it is desirable to set the pH to at least 8.5 or less.
その他酸性のメッキ浴として、(表4)に示すようなものを用いることができる。 Other acidic plating baths as shown in Table 4 can be used.
このような(表4)に示すAgメッキ浴は、酸性のため、メッキレジストの剥離は見られなかった。さらに界面活性剤(メチルイミダゾールチオール、フルフラール、ロート油等)の添加により、Ag光沢を増し表面をさらに平滑にすることもできた。 メ ッ キ In the Ag plating bath shown in (Table 4), the plating resist was not peeled off because it was acidic. Further, by adding a surfactant (methylimidazole thiol, furfural, funnel oil, etc.), Ag gloss was increased and the surface could be further smoothed.
本実施例では、(表3)に示す弱アルカリ(中性)浴を用いた。pHは7.3とした。 で は In this example, a weak alkaline (neutral) bath shown in Table 3 was used. The pH was 7.3.
但し、メッキ処理における電流密度は1A/dm2程度とした。 However, the current density in the plating process was about 1 A / dm 2 .
これは、高速にメッキを行うため、電流密度を大きくすると、Ag導体パターン10に歪みが大きく生じ、パターンを転写する以前にAg膜が剥離してしまう場合があるからである。
This is because, when plating is performed at high speed, if the current density is increased, the
なお、本実施例においては、厚み約50μmのAg導体パターン10を得るのに約260分のメッキ時間を要した。
In the present embodiment, a plating time of about 260 minutes was required to obtain the
ところで、Ag離型層9は、ストライクAgメッキ浴(アルカリ性)で形成されたが、上記に示したような弱アルカリ性(中性)または酸性浴中で、最初の数分間のみ電流密度を大きくし、Ag膜の歪みを大きくすることでベースステンレス板8との界面付近のAg膜に離型性を付与することも可能である。
By the way, the
この場合、図3に示すような構成となり、わざわざAg離型層9を設ける必要は無い。
In this case, the configuration is as shown in FIG. 3 and there is no need to provide the
次に、メッキレジストパターン11を剥離し、図4に示すような構造を得る。 Next, the plating resist pattern 11 is peeled off to obtain a structure as shown in FIG.
メッキレジストパターン11の剥離液もメッキレジスト膜専用のものを用いれば良いが、通常はNaOHの約5%溶液(液温約40℃)に浸漬すれば約1分程度で剥離することができる。 (4) The stripping solution for the plating resist pattern 11 may be a solution dedicated to the plating resist film. However, the stripping solution can be usually stripped in about 1 minute by immersing it in a solution of about 5% NaOH (solution temperature: about 40 ° C.).
メッキレジストパターン11の剥離終了後、約0.1μmのAg剥離型9を希硝酸(5%)を用いて、ソフトエッチング(エッチング時間は数秒)することにより、図5に示すように独立した巻回コイル状のAg導体パターン10をベースステンレス板上に得る。このAg導体パターン10が図1に示す約2.5ターンの巻回コイル状メッキ導体2,5となるのである。
After the peeling of the plating resist pattern 11 is completed, the
Ag離型層9のソフトエッチャントとしては、前述の希硝酸以外に、無水クロム酸の硫酸浴や塩化第2鉄の塩酸浴等も使用できる。
As the soft etchant of the
なお、エッチング時間にして、わずか数秒のソフトエッチング程度で、巻回コイル状メッキ導体パターンの下に位置するAg離型層がエッチングされ巻回コイル状メッキ導体パターンが剥離することはない。 (4) With only a few seconds of soft etching, the Ag release layer located under the wound coil-shaped plated conductor pattern is not etched and the wound coil-shaped plated conductor pattern does not peel off.
次に、シート状磁性体層1,3,6の形成方法について述べる。
Next, a method for forming the sheet-like
まず、ブチラール、アクリル、エチルセルロース等の樹脂をイソプロピルアルコール、ブタノール等の低沸点アルコールまたはトルエン、キシレン等の溶剤とジブチルフタレート等の可塑剤に溶解させたビヒクルとNi・Zn・Cu系のフェライト粉末(平均粒径0.5〜2.0μm)とを混練してなるペースト(スラリー)状フェライトをドクターブレード法でペットフィルム上に形成し、80〜100℃程度で粘着性を少し残した状態になるまで乾燥させる。 First, a vehicle obtained by dissolving a resin such as butyral, acrylic, or ethyl cellulose in a low-boiling alcohol such as isopropyl alcohol or butanol, or a solvent such as toluene or xylene and a plasticizer such as dibutyl phthalate, and a Ni—Zn—Cu ferrite powder ( A paste (slurry) -like ferrite obtained by kneading an average particle size of 0.5 to 2.0 μm) is formed on a pet film by a doctor blade method, and a state where a little tackiness is left at about 80 to 100 ° C. Dry until dry.
各シート状磁性体層1,3,6の厚みとしては、シート状磁性体層1,6は厚み0.3〜0.5mm程度になるように形成し、シート状磁性体層3は、厚さ20〜100μm程度に形成した後、パンチング等により、0.15〜0.3mm角程度の貫通孔4を貫通させる。
The thickness of each of the sheet-like
次に、各巻回コイル状メッキ導体2,5と各シート状磁性体層1,3,6を転写積層する転写工程について説明する。
Next, a transfer step of transferring and laminating the wound coil-shaped plated
まず、ペットフィルム上に形成されたシート状磁性体層1に、すでに形成済みの巻回コイル状メッキ導体2を押し当て転写する(必要により、加圧、加熱しても良い)。あるいは、シート状磁性体層1を一旦ペットフィルムから離型し、シート状磁性体層1の粘着性を有する可塑剤面側(ペットフィルムと接していた面側)に巻回コイル状メッキ導体2を押し当て転写しても良い。
{Circle over (1)} First, the wound coil-shaped plated
このとき巻回コイル状メッキ導体2は、ベースステンレス板8と程良い離型性を有しており、一方シート状磁性体層1に対しては程良い粘着性があり、またコイル状メッキ導体2が、転写プロセスの過程でシート状磁性体層1の圧縮変形により食い込むため、シート状磁性体層1をベースステンレス板8から、引き剥がすことにより、巻回コイル状メッキ導体2は容易にシート状磁性体層1に転写される。
At this time, the wound coil-shaped plated
また、このときシート状磁性体層1のシート強度が不足している場合には、シート状磁性体層1の上に粘着性シートを張り付けることにより、シート状磁性体層の強度不足を補うこともできる。
At this time, if the sheet strength of the sheet-shaped
さらに同様のプロセスにより、巻回コイル状メッキ導体5をシート状磁性体層6に転写する。 (4) The wound coil-shaped plated conductor 5 is transferred to the sheet-shaped magnetic layer 6 by the same process.
さらにこうして得た2つの巻回コイル状メッキ導体2,5を転写したシート状磁性体層1,6の間にシート状磁性体層3を配置し、貫通孔4を通じて2つの巻回コイル状メッキ導体2,5が互いに接続されるように積層し、加熱(60〜120℃)・加圧(20〜500kg/cm2)することで層間の接続を完全にする。
Further, the sheet-shaped magnetic layer 3 is disposed between the sheet-shaped
ただし、2つの巻回コイル状メッキ導体2,5の、電気的接合は厚膜導体を介した方がよりオーミックな接続が得られる場合が多いため、図13に示すように、好ましくは、シート状磁性体層3の貫通孔4には、予め印刷厚膜導体7を印刷し充填するか、あるいは、貫通孔4と略同じ大きさのバンプ状のメッキ導体7を転写した方が望ましい。
However, since electrical connection between the two wound coil-shaped plated
以上のプロセスにおいては、製造上の効率を向上させるため同時に複数の積層型セラミックチップインダクタを得るため、一枚のシートに複数の導体パターンが形成されるのが一般的である。従って、シートを各個片に切断した後、850〜950℃、1〜2時間程度で焼成する。また、焼結後に切断しても良い。 In the above process, a plurality of conductor patterns are generally formed on one sheet in order to obtain a plurality of multilayer ceramic chip inductors at the same time in order to improve manufacturing efficiency. Therefore, after cutting the sheet into individual pieces, baking is performed at 850 to 950 ° C. for about 1 to 2 hours. Moreover, you may cut after sintering.
最後に、切断した個片の相対する外片部に内部の巻回コイル状メッキ導体と電気的に接続されるように、銀合金系の取り出し電極を形成し、600〜850℃程度で、焼結させることにより、図6に示す外部電極12を形成する。さらに必要により、外部電極12上にNi、ハンダ等のメッキを施すものである。
Finally, a silver alloy-based lead-out electrode is formed on the opposite outer piece of the cut piece so as to be electrically connected to the inner wound coil-shaped plated conductor, and is fired at about 600 to 850 ° C. By tying, the
このようなプロセスにより、外形2.0×1.25mm、厚み0.8mmの積層型セラミックチップインダクタを得た。内部導体は約2.5ターンの巻回コイル状メッキ導体2および5の2層構造となっており、合計5ターンの巻回コイル状メッキ導体線路を有しているため、周波数100MHzでのインピーダンス値は、約700Ω得ることができた。
積 層 Through such a process, a multilayer ceramic chip inductor having an outer shape of 2.0 × 1.25 mm and a thickness of 0.8 mm was obtained. The internal conductor has a two-layer structure of wound coil-shaped plated
直流抵抗値は、Ag導体厚みが約50μmあるため、極めて小さく約0.12Ωにすることができた。 The DC resistance value was extremely small, about 0.12Ω, because the Ag conductor thickness was about 50 μm.
また、本実施例による、積層セラミックチップインダクタを切断して観察したところ、Ag導体と磁性体層の界面に特には隙間のようなものは観察されなかった。 In addition, when the multilayer ceramic chip inductor according to the present example was cut and observed, no particular gap was observed at the interface between the Ag conductor and the magnetic layer.
これは、本発明による電鋳法により形成された巻回コイル状メッキ導体は、焼成による収縮率が40〜60%である厚膜導体で形成される場合と異なり、焼成による収縮が比較的小さい(5〜10%)ため、Ag導体の周りに磁性体(焼結収縮率5〜20%)が緻密に焼結したためと考えられる。 This is because, unlike the case where the wound coil-shaped plated conductor formed by the electroforming method according to the present invention is formed of a thick film conductor having a shrinkage ratio of 40 to 60% by firing, shrinkage by firing is relatively small. (5 to 10%), it is considered that the magnetic material (sintering shrinkage 5 to 20%) was densely sintered around the Ag conductor.
また、巻回コイル状メッキ導体が金属箔の場合には、金属箔がメッキ膜と比較して緻密であるので、熱膨張し、ほとんど収縮しないため、磁性体の焼結収縮との収縮率の相違によるクラックを生じる場合があるが、本実施例による電鋳法により形成された巻回コイル状メッキ導体の場合はクラックを生じることは少ない。 Further, when the wound coil-shaped plated conductor is a metal foil, the metal foil is denser than the plating film, so that it expands thermally and hardly shrinks. Although cracks may occur due to the difference, in the case of a wound coil-shaped plated conductor formed by the electroforming method according to the present embodiment, cracks rarely occur.
(実施の形態2)
以下、本発明の実施の形態2を図面を用いて、説明する。
(Embodiment 2)
Hereinafter, a second embodiment of the present invention will be described with reference to the drawings.
図7は本発明の実施の形態2における積層型セラミックチップインダクタの構造を示す分解斜視図である。 FIG. 7 is an exploded perspective view showing the structure of the multilayer ceramic chip inductor according to the second embodiment of the present invention.
図7において13,18はシート状磁性体層、15は貫通孔16を形成したシート状磁性体層である。14は電鋳法で形成された転写用の巻回コイル状メッキ導体、17は貫通孔16を形成したシート状磁性体層に印刷された厚膜導体である。電鋳法で形成された転写用の巻回コイル状メッキ導体14と印刷された厚膜導体17は、貫通孔16を介して互いに接続する。
In FIG. 7, 13 and 18 are sheet-like magnetic layers, and 15 is a sheet-like magnetic layer in which a through
以上のように構成された積層型セラミックチップインダクタの製造方法を以下に示す。 A method of manufacturing the multilayer ceramic chip inductor configured as described above will be described below.
まず初めに、転写用の巻回コイル状メッキ導体14の作製は、実施の形態1と同様の電鋳法により行うことができる。
First, the production of the wound coil-shaped plated
本実施例では、1.6×0.8mm2サイズの平面内に幅約40μm、厚さ35μmのパターンルールで約3.5ターンのパターンを得た。 In this embodiment, a pattern of about 3.5 turns was obtained in a 1.6 × 0.8 mm 2 size plane with a pattern rule of about 40 μm width and 35 μm thickness.
なお、使用したレジストは、印刷可能な高感度ペースト状レジストである。 レ ジ ス ト The used resist is a printable high-sensitivity paste-like resist.
次にシート状磁性体層13,15,18の形成方法について述べる。
Next, a method of forming the sheet-like
ブチラール、アクリル、エチルセルロース等の樹脂をターピネオール等の高沸点の溶剤とジブチルフタレート等の可塑剤に溶解させたビヒクルとNi・Zn・Cu系のフェライト粉末(平均粒径0.5〜2.0μm)とを混練してなるペースト状フェライトをメタルマスクを用いて印刷でペットフィルム上に形成する。その後、80〜100℃程度で乾燥させ(必要により印刷・乾燥を数回繰り返し)、厚み0.3〜0.5mm程度になるように形成されたシート状磁性体層13,18を得る。
Vehicle in which resin such as butyral, acryl, ethylcellulose and the like is dissolved in a high boiling point solvent such as terpineol and a plasticizer such as dibutyl phthalate, and Ni / Zn / Cu ferrite powder (average particle size 0.5 to 2.0 m) Is formed on a pet film by printing using a metal mask. Thereafter, drying is performed at about 80 to 100 ° C. (printing and drying are repeated several times as necessary) to obtain sheet-like
あるいは、上記の方法以外に、50〜100μm程度に印刷・乾燥されたシート状磁性体層を数枚積層することにより各シート状磁性体層13,18を得ることもできる。
Alternatively, in addition to the above method, the sheet-like
なお、シート状磁性体層15については、スクリーン印刷にてペットフィルム上に貫通孔16を有するパターンを形成し、厚みは40〜100μm程度になるように調整する。
The sheet-like magnetic layer 15 is formed by forming a pattern having through
まずペットフィルム上に形成されたシート状磁性体層13に、すでに形成済みの巻回コイル状メッキ導体14を押し当て転写する。加圧条件は20〜100kg/cm2、加熱条件は60〜120℃の範囲から選ばれるのが好ましい。
First, the wound coil-shaped plated
このとき巻回コイル状メッキ導体14は、ベースステンレス板と程良い離型性を有しているとともに、シート状磁性体層13に対しては程良い粘着性がある。さらに巻回コイル状メッキ導体14は、パターン幅が40μmと比較的狭いため、シート状磁性体層13に多少食い込む効果も有るので、巻回コイル状メッキ導体14は容易にシート状磁性体層13に転写される。
と き At this time, the wound coil-shaped plated
なお、実施例1と同様にシート状磁性体層13の可塑剤面側に巻回コイル状メッキ導体14を押し当てることにより転写することもできる。
Note that, similarly to the first embodiment, the transfer can be performed by pressing the wound coil-shaped plated
続いて、貫通孔16を有するシート状磁性体層15に厚膜導体17を印刷する。 Next, the thick film conductor 17 is printed on the sheet-like magnetic layer 15 having the through holes 16.
さらに、こうして得た巻回コイル状メッキ導体14を転写したシート状磁性体層13と厚膜導体17が印刷されたシート状磁性体層15を重ね、貫通孔16を介して、巻回コイル状メッキ導体14と厚膜導体17が互いに接続されるように積層し、さらにその上部にシート状磁性体層18を積層し、加熱・加圧し、一体積層体とする。
Further, the sheet-shaped
以上のプロセスにおいては、製造上の効率を向上させるため同時に複数の積層型セラミックチップインダクタを得るため、一枚のシートに複数の導体パターンが形成する。従って、シートを各個片に切断した後、850〜950℃、1〜2時間程度で焼成する。 In the above process, a plurality of conductor patterns are formed on one sheet in order to obtain a plurality of laminated ceramic chip inductors at the same time to improve manufacturing efficiency. Therefore, after cutting the sheet into individual pieces, baking is performed at 850 to 950 ° C. for about 1 to 2 hours.
最後に切断した個片の相対する両端部に内部の巻回コイル状メッキ導体と接続するように、取り出し電極を形成し、600〜850℃程度で、焼結させることにより、図6に示す外部電極12を形成する。さらに必要により、外部電極12上にNi、ハンダ等のメッキを施すものである。
An extraction electrode is formed on each of the opposite ends of the cut piece so as to be connected to the internally wound coil-shaped plated conductor, and is sintered at about 600 to 850 ° C. to obtain an external electrode shown in FIG. An
このようなプロセスにより、外形1.6×0.8mm2、厚み0.8mmの積層型セラミックチップインダクタを得た。内部導体は約3.5ターンの巻回コイル状メッキ導体14と貫通孔を介して接続される直線状の厚膜導体17の、2層構造となっており、合計3.5ターンの巻回コイル状メッキ導体線路を有しているため、100MHzにおけるインピーダンスは、約300Ωとして得ることができた。
By such a process, a laminated ceramic chip inductor having an outer shape of 1.6 × 0.8 mm 2 and a thickness of 0.8 mm was obtained. The internal conductor has a two-layer structure of a wound coil-shaped plated
直流抵抗値は、Ag導体厚みが約35μmあるため、約0.19Ωにすることができた。 The DC resistance value could be set to about 0.19Ω because the Ag conductor thickness was about 35 μm.
なお、本実施例では、転写用の巻回コイル状メッキ導体14と厚膜導体17の2つの導体のみからなっているが、必要により複数の転写用の巻回コイル状メッキ導体14と複数の厚膜導体17とを交互に接続しても構わない。
In the present embodiment, the transfer coil-shaped plated
また本実施例のように、厚膜導体と巻回コイル状メッキ導体とを組み合わせることにより、巻回コイル状メッキ導体同士を接続する場合に比べ更に接続信頼性が増すものである。 As described in the present embodiment, by combining the thick film conductor and the wound coil-shaped plated conductor, the connection reliability is further increased as compared with the case where the wound coil-shaped plated conductors are connected to each other.
これは、厚膜導体が積層時に変形しやすいため、巻回コイル状メッキ導体との密着性が高まった状態で焼結されるためであると推定される。 This is presumed to be because the thick film conductor is easily deformed during lamination, and is sintered in a state where the adhesion to the wound coil-shaped plated conductor is enhanced.
(実施の形態3)
以下、本発明の実施の形態3を図面を用いて、説明する。
(Embodiment 3)
Hereinafter, Embodiment 3 of the present invention will be described with reference to the drawings.
図8は本発明の実施の形態3における積層型セラミックチップインダクタ構造を示す分解斜視図である。 FIG. 8 is an exploded perspective view showing a multilayer ceramic chip inductor structure according to Embodiment 3 of the present invention.
図8において19,24はシート状磁性体層、21は貫通孔22を有するシート状磁性体層である。20,23は電鋳法で形成された転写用の巻回コイル状メッキ導体である。25はシート状磁性体層21に形成された貫通孔22を充填するように印刷された厚膜導体である。電鋳法で形成された転写用の巻回コイル状メッキ導体20,23と印刷された厚膜導体25は、貫通孔22を介して互いに接続する。
に お い て In FIG. 8, 19 and 24 are sheet-like magnetic layers, and 21 is a sheet-like magnetic layer having a through
以上のように構成された積層型セラミックチップインダクタの製造方法を以下に示す。 A method of manufacturing the multilayer ceramic chip inductor configured as described above will be described below.
まず初めに、電鋳法による転写用の巻回コイル状メッキ導体20,23の作製法は、実施の形態1と同様の電鋳法により行うことができる。
First, the method of producing the coiled plated
本実施例では、1.6×0.8mm2サイズの平面内に幅約40μm、厚さ35μmのパターンルールで、転写用の巻回コイル状メッキ導体20は、約3.5ターン、転写用の巻回コイル状メッキ導体23として約2.5ターンのパターンを得た。
In the present embodiment, the winding coil-shaped plated
なお、使用したレジストは、印刷可能な高感度ペースト状レジストである。 レ ジ ス ト The used resist is a printable high-sensitivity paste-like resist.
次にシート状磁性体層19,21,24の形成方法について述べる。
Next, a method of forming the sheet-like
ブチラール、アクリル、エチルセルロース等の樹脂をターピネオール等の高沸点の溶剤とジブチルフタレート等の可塑剤に溶解させたビヒクルとNi・Zn・Cu系のフェライト粉末(平均粒系0.5〜2.0μm)とを混練してなるペースト状フェライトをメタルマスクを用いて印刷でペットフィルム上に形成し、80〜100℃程度で粘着性を少し残した状態になるまで乾燥させ、厚み0.3〜0.5mm程度になるように形成されたシート状磁性体層19,24を得る。シート状磁性体層21は、スクリーン印刷にてペットフィルム上に貫通孔22を有するパターンを形成し、厚みは40〜100μm程度になるように調整する。
Vehicle in which resin such as butyral, acryl, ethylcellulose and the like is dissolved in a high boiling point solvent such as terpineol and a plasticizer such as dibutyl phthalate, and Ni / Zn / Cu ferrite powder (average particle size 0.5 to 2.0 m) Is formed on a pet film by printing using a metal mask on a pet film, and dried at about 80 to 100 ° C. until a little tackiness is left. The sheet-like
さらに貫通孔22に厚膜導体が充填されるように、厚膜導体25を印刷する。
(4) The
次にペットフィルム上に形成されたシート状磁性体層19に、すでに形成済みの転写用の巻回コイル状メッキ導体20を押し当て転写する(必要により、加圧、加熱する)。
(4) Next, the wound coil-shaped plated
同様に、転写用の巻回コイル状メッキ導体23もシート状磁性体層24に転写する。
Similarly, the coiled plated
このとき、シート状磁性体層24の代わりにシート状磁性体層21に転写しても構わない。
At this time, the transfer may be made to the sheet-like
さらにこうして得た巻回コイル状メッキ導体20が転写されたシート状磁性体層19と巻回コイル状メッキ導体23が転写されたシート状磁性体層24の間に貫通孔22を有するシート状磁性体層21を配置し、貫通孔22に充填された厚膜導体25を介して、転写用の巻回コイル状メッキ導体20と23とが互いに接続するよう積層し、加熱・加圧し、一体積層体とする。
Further, a sheet-like magnetic material having a through
以上のプロセスにおいては、製造上の効率を向上させるため同時に複数の積層型セラミックチップインダクタを得るため、一枚のシートに複数の導体パターンが形成されるのが一般的である。従って、シートを各個片に切断し、その後、850〜1000℃、1〜2時間程度で焼成する。 In the above process, a plurality of conductor patterns are generally formed on one sheet in order to obtain a plurality of multilayer ceramic chip inductors at the same time in order to improve manufacturing efficiency. Therefore, the sheet is cut into individual pieces, and then fired at 850 to 1000 ° C. for about 1 to 2 hours.
最後に、切断した個片の相対する両端部に内部の巻回コイル状メッキ導体と接続するように、取り出し電極を形成し、600〜850℃程度で焼結させることにより、図6に示す外部電極12を形成する。さらに、必要により外部電極12上にNi、ハンダ等のメッキを施すものである。
Finally, an extraction electrode is formed on each of the opposite ends of the cut piece so as to be connected to the internally wound coil-shaped plated conductor, and is sintered at about 600 to 850 ° C. so that the external electrode shown in FIG. An
このようなプロセスにより、外形1.6×0.8mm2、厚み0.8mmの積層型セラミックチップインダクタを得た。内部導体は導体幅約40μm、約3.5ターンの巻回コイル状メッキ導体20と、貫通孔を介して接続される約2.5ターンの巻回コイル状メッキ導体23との2層構造となっており、合計6ターンの巻回コイル状メッキ導体線路を有しているため、100MHzにおいてインピーダンスは、約1000Ω得ることができた。
By such a process, a laminated ceramic chip inductor having an outer shape of 1.6 × 0.8 mm 2 and a thickness of 0.8 mm was obtained. The inner conductor has a two-layer structure of a wound coil-shaped plated
直流抵抗値は、巻回コイル状メッキ導体の厚みが約35μmあるため、約0.32Ωにすることができた。 The DC resistance value could be set to about 0.32Ω because the thickness of the wound coil-shaped plated conductor was about 35 μm.
(実施の形態4)
以下、本発明の実施の形態4を図面を用いて説明する。
(Embodiment 4)
Hereinafter,
図9は本発明の実施の形態4における積層型セラミックチップインダクタの構造を示す分解斜視図である。 FIG. 9 is an exploded perspective view showing the structure of the multilayer ceramic chip inductor according to the fourth embodiment of the present invention.
図9において26,31はシート状磁性体層、28は貫通孔29を有するシート状磁性体層、27,30は電鋳法で形成された転写用の巻回コイル状メッキ導体である。
In FIG. 9, 26 and 31 are sheet-like magnetic layers, 28 is a sheet-like magnetic layer having through
電鋳法で形成された転写用の巻回コイル状メッキ導体27,30は、貫通孔29を介して互いに接続する。
The wound coil-shaped plated
以上のように構成された積層型セラミックチップインダクタの製造方法は、実施の形態1と同じであるので省略する。 The manufacturing method of the multilayer ceramic chip inductor configured as described above is the same as that of the first embodiment, and a description thereof will be omitted.
本実施例により、外形2.0×1.25mm2、厚み0.8mmの積層型セラミックチップインダクタを得た。内部導体は導体幅約40μm、約5.5ターンの巻回コイル状メッキ導体27と貫通孔29を介して接続される約2.5ターンの巻回コイル状メッキ導体30の2層構造となっており、合計8ターンの巻回コイル状メッキ導体線路を有しているため、100MHzにおけるインピーダンスは、約1400Ω得ることができた。
According to this example, a multilayer ceramic chip inductor having an outer shape of 2.0 × 1.25 mm 2 and a thickness of 0.8 mm was obtained. The inner conductor has a two-layer structure of a wound coil-shaped plated
直流抵抗値は、巻回コイル状メッキ導体厚みが約35μmあるため、約0.47Ωにすることができた。 The DC resistance value could be set to about 0.47Ω because the thickness of the wound coil-shaped plated conductor was about 35 μm.
(実施の形態5)
以下、本発明の実施の形態5を図面を用いて、説明する。
(Embodiment 5)
Hereinafter, a fifth embodiment of the present invention will be described with reference to the drawings.
本実施例における積層型セラミックチップインダクタは実施の形態2と同じ構造を有しているので、図7を用いて説明する。 積 層 Since the multilayer ceramic chip inductor in this example has the same structure as in the second embodiment, it will be described with reference to FIG.
図7において13,18はシート状磁性体層、15は貫通孔16を有するシート状磁性体層、14は電鋳法で形成された転写用の巻回コイル状メッキ導体、17は貫通孔16を有するシート状磁性体層に印刷された厚膜導体で、電鋳法で形成された転写用の巻回コイル状メッキ導体14と印刷された厚膜導体17とは、貫通孔16を介して互いに接続する。
7,
以上のように構成された積層型セラミックチップインダクタの製造方法を以下に示す。 A method of manufacturing the multilayer ceramic chip inductor configured as described above will be described below.
まず、実施の形態2と同様に、1.6×0.8mm2サイズの平面内に幅約40μm、厚さ35μmのパターンルールで約3.5ターンのパターンの転写用の巻回コイル状メッキ導体14を得た。
First, in the same manner as in the second embodiment, a wound coil-shaped plating for transferring a pattern of about 3.5 turns with a pattern rule of about 40 μm width and 35 μm thickness in a plane of 1.6 × 0.8 mm 2 size. The
次に図10を用いて、シート状磁性体層13の形成方法について述べる。
Next, a method for forming the sheet-shaped
ブチラール、アクリル、エチルセルロース等の樹脂をターピネオール等の高沸点の溶剤とジブチルフタレート等の可塑剤に溶解させたビヒクルとNi・Zn・Cu系のフェライト粉末(平均粒系0.5〜2.0μm)とを混練してなるペースト状フェライトをメタルマスクを用いてAg導体パターン34の形成されているベースステンレス板32上に印刷し、80〜100℃程度で乾燥させ(必要により、印刷・乾燥を繰り返し)、厚み0.3〜0.5mm程度になるようにシート状磁性体層33を形成する。
Vehicle in which resin such as butyral, acryl, ethylcellulose and the like is dissolved in a high boiling point solvent such as terpineol and a plasticizer such as dibutyl phthalate, and Ni / Zn / Cu ferrite powder (average particle size 0.5 to 2.0 m) Is printed on the base stainless plate 32 on which the
次にこのシート状磁性体層33の上層から熱離型性シート35を粘着させ(必要により加熱、加圧しても良い)、この熱離型性シート35とともに、Ag導体パターン34とシート状磁性体層33を同時にベースステンレス板32から離型する。
Next, a heat-releasable sheet 35 is adhered from the upper layer of the sheet-like magnetic layer 33 (heating and pressing may be performed if necessary). The
このようにして巻回コイル状メッキ導体14がシート状磁性体層13上に形成されたグリーンシートを得ることができる。
グ リ ー ン In this way, a green sheet in which the wound coil-shaped plated
また、必要により、シート状磁性体層33を印刷形成する前に、Ag導体パターン34が形成されたベースステンレス板32上に実施例1で図2に示すようなAg離型層9を設けることもできる。
If necessary, before the sheet-shaped
このようなAg離型層により、シート状磁性体層33とベースステンレス板32との離型性をより良くすることができる。なお、Ag離型層としては液状のフッ素系カップリング剤(パーフルオロデシルトリエトキシシラン等)をディップコートし、200℃程度で乾燥形成できる。離型層の厚みは0.1μm程度が好適である。
に よ り With such an Ag release layer, the releasability between the sheet-like
一方、シート状磁性体層15は、スクリーン印刷にてペットフィルム上に貫通孔16を有するパターンに形成される。厚みは40〜100μm程度になるように調整され、このシートを巻回コイル状メッキ導体14上に積層する。
On the other hand, the sheet-like magnetic layer 15 is formed in a pattern having the through-
積層時の加圧条件は20〜500kg/cm2、加熱条件は80〜120℃の範囲から選ばれるのが好ましい。 It is preferable that the pressing conditions during the lamination be selected from the range of 20 to 500 kg / cm 2 and the heating conditions be selected from the range of 80 to 120 ° C.
本実施例においては、巻回コイル状メッキ導体14は、シート状磁性体層13に食い込んでおり、凹凸が少ないため、シート状磁性体層15はシート状磁性体層13上に容易に転写される。
In the present embodiment, the wound coil-shaped plated
次にシート状磁性体層15上に貫通孔16を介して巻回コイル状メッキ導体層14と接続するように厚膜導体17が印刷される。
Next, a thick film conductor 17 is printed on the sheet-like magnetic layer 15 via the through-
さらにその上部にシート状磁性体層18を積層し、加熱・加圧し、一体積層体とする。この場合シート状磁性体層18を直接印刷積層しても構わない。
Furthermore, the sheet-shaped
残りの工程(グリーンシートの切断、焼成、端面電極形成等)は、実施の形態2と全く同様である。 The remaining steps (cutting of green sheet, firing, formation of end face electrodes, etc.) are exactly the same as in the second embodiment.
また本実施例における積層型セラミックチップインダクタの電気特性も実施の形態2と等価である。 The electrical characteristics of the multilayer ceramic chip inductor in this embodiment are also equivalent to those in the second embodiment.
(実施の形態6)
以下、本発明の実施の形態6を図面を用いて、説明する。
(Embodiment 6)
Hereinafter, a sixth embodiment of the present invention will be described with reference to the drawings.
本実施例は実施の形態2及び5と同じ構造を有しており、図7及び図11を用いて説明する。 This example has the same structure as the second and fifth embodiments, and will be described with reference to FIGS.
図7において13,18はシート状磁性体層、15は貫通孔16を有したシート状磁性体層である。14は電鋳法で形成された転写用の巻回コイル状メッキ導体、17は貫通孔16を有するシート状磁性体層に印刷された厚膜導体である。電鋳法で形成された転写用の巻回コイル状メッキ導体14と印刷された厚膜導体17とは、貫通孔16を介して互いに接続する。
In FIG. 7, 13 and 18 are sheet-like magnetic layers, and 15 is a sheet-like magnetic layer having a through
以上のように構成された積層型セラミックチップインダクタの製造方法において、転写用の巻回コイル状メッキ導体14をシート状磁性体層13に転写する工程を図11を用いて以下に示す。
In the method of manufacturing the multilayer ceramic chip inductor configured as described above, a step of transferring the wound coil-shaped plated
実施の形態2と同様に、1.6×0.8mm2サイズの平面内に幅約40μm、厚さ35μmのパターンルールで約3.5ターンのAg導体パターン38(転写用の巻回コイル状メッキ導体14と一致する)をベースステンレス板36上に得た。Ag導体パターン38とベースステンレス板36の間には導電性のAg離型層(ストライクAgメッキ層)37が形成される(図11(a))。
As in the second embodiment, an
次にAg導体パターン38の上部から加熱発泡することにより、ベースステンレス板36からの熱離型性を有する発泡シート39を貼り付ける(必要により、加熱、加圧しても良い)(図11(b))。
Next, by foaming under heat from the upper part of the
発泡シート39は、粘着力が強いので、発泡シート39をベースステンレス板36から引き剥がすと、Ag導体パターン38及びAg離型層37が発泡シート39に転写される(図11(c))。
(4) Since the
予め、ペットフィルム等に印刷等の技法で形成されたシート状磁性体層40(厚み50μm〜500μm)を、発泡シート39上に転写されているAg導体パターン38上のAg離型層37の上部に積層する。この場合、シート状磁性体層40の可塑剤面側をAg離型層37に接するように積層し、シート状磁性体層40の総厚が0.3〜0.5mm程度になるまで積層を繰り返す(図11(d))。
The sheet-shaped magnetic layer 40 (thickness: 50 μm to 500 μm) formed in advance on a pet film or the like by a technique such as printing is applied to the
勿論、必要により、積層時に加圧・加熱を適当な条件で行っても良い。 Of course, if necessary, pressure and heat may be applied under appropriate conditions during lamination.
次に、前記シート状磁性体層40、Ag導体パターン38、Ag離型層37、発泡シート39からなる一体物を約120℃、10分加熱し、発泡シート39を発泡離型させることにより、Ag導体パターン38(図7の巻回コイル状メッキ導体14に相当)と一体化したシート状磁性体層40(図7のシート状磁性体層13に相当)を得ることができる(図11(e))。
Next, the integrated body including the sheet-shaped magnetic layer 40, the
次に図7に示すように貫通孔16を有するシート状磁性体層15を巻回コイル状メッキ導体14上に積層または印刷技法を用いて形成し、さらにシート状磁性体層15上に貫通孔16を介して巻回コイル状メッキ導体層14と接続するように厚膜導体17を積層または印刷する。
Next, as shown in FIG. 7, a sheet-like magnetic layer 15 having a through-
さらにその上部にシート状磁性体層18を積層し、加熱・加圧し、一体積層体とする。この場合シート状磁性体層18も直接印刷積層しても構わない。
Furthermore, the sheet-shaped
残りの工程(グリーンシートの切断、焼成、端面電極形成等)は、実施例2と全く同様である。 The remaining steps (cutting of green sheet, firing, formation of end face electrodes, etc.) are exactly the same as those in Example 2.
また本実施例における積層型セラミックチップインダクタの電気特性も実施の形態2と等価であった。 The electrical characteristics of the multilayer ceramic chip inductor in this example were also equivalent to those in the second embodiment.
なお、本実施例では蛇行したコイル状メッキ導体を用いたが、直線上の導体パターンを組合わせてコイルを形成しても良い。 In this embodiment, the meandering coil-shaped plated conductor is used, but the coil may be formed by combining linear conductor patterns.
(実施の形態7)
以下、本発明の応用例として実施の形態7を図面を用いて、説明する。
(Embodiment 7)
Hereinafter,
図12は本発明の実施の形態7における積層型セラミックチップインダクタの構造を示す分解斜視図である。 FIG. 12 is an exploded perspective view showing the structure of the multilayer ceramic chip inductor according to the seventh embodiment of the present invention.
図12において41,43はシート状磁性体層、42は電鋳法で形成された転写用の蛇行型コイル状メッキ導体である。
In FIG. 12,
電鋳法で形成された転写用の蛇行型コイル状メッキ導体42は積層型セラミックチップインダクタのチップの両端部に引き出されるように配置される。
The meandering coil-shaped plated conductor for
以上のように構成された積層型セラミックチップインダクタの製造方法は、実施の形態1と同様であるので省略する。 The manufacturing method of the multilayer ceramic chip inductor configured as described above is the same as that of the first embodiment, and therefore will not be described.
本実施例により、外形2.0×1.25mm2、厚み0.8mmの積層型セラミックチップインダクタを得た。内部導体は導体幅約50μm、蛇行したコイル状メッキ導体が磁性体層の長手方向を貫通する構造となっており、100MHzにおけるインピーダンスは、約120Ω得ることができた。 According to this example, a multilayer ceramic chip inductor having an outer shape of 2.0 × 1.25 mm 2 and a thickness of 0.8 mm was obtained. The inner conductor had a conductor width of about 50 μm, and a meandering coil-shaped plated conductor penetrated in the longitudinal direction of the magnetic layer. The impedance at 100 MHz was about 120Ω.
直流抵抗値は、蛇行型コイル状メッキ導体42の厚みが約35μmで、約0.08Ωにすることができた。
The DC resistance value could be set to about 0.08Ω when the thickness of the meandering coil-shaped plated
本実施例では蛇行したコイル状メッキ導体を用いたが、直線状のメッキ導体パターンを用いることも可能である。 で は In this embodiment, a meandering coil-shaped plated conductor is used, but a linear plated conductor pattern may be used.
以上の7つの実施例において、転写用の各巻回あるいは蛇行型コイル状メッキ導体として、すべてAgを用いたが、価格的なこと、固有抵抗値、耐酸化性を考慮しなければ、Au,Pt,Pd,Cu,Ni等、及びその合金も適宜使用することができる。 In the above seven embodiments, Ag was used as each of the wound or meandering coil-shaped plated conductors for transfer. However, if cost, specific resistance and oxidation resistance were not considered, Au, Pt , Pd, Cu, Ni, etc., and alloys thereof can also be used as appropriate.
また、積層体はすべて、Ni・Zn・Cu系磁性体からなる例のみ列挙したが、その他Ni・Zn系、Mn・Zn系等の磁性体や各種低誘電率の絶縁材料等を用いて、空心コイル特性を有する積層型セラミックチップインダクタを形成することも可能であることは言うまでもない。 In addition, although all the laminated bodies are listed only as examples of Ni-Zn-Cu-based magnetic materials, other Ni-Zn-based, Mn-Zn-based magnetic materials and various low dielectric constant insulating materials are used. Needless to say, it is also possible to form a multilayer ceramic chip inductor having air-core coil characteristics.
(比較例)
次に、上記各実施例に対する比較例を図面を用いて、説明する。
(Comparative example)
Next, comparative examples for each of the above embodiments will be described with reference to the drawings.
図14は上記比較例における積層型セラミックチップインダクタの製造方法を示す斜視図である。 FIG. 14 is a perspective view showing a method of manufacturing the multilayer ceramic chip inductor in the comparative example.
図14において101,111はシート状磁性体層、102,104,106,108,110は、約半ターンの巻回コイル状メッキ導体を形成するための厚膜導体層である。 In FIG. 14, 101 and 111 are sheet-like magnetic layers, and 102, 104, 106, 108 and 110 are thick film conductor layers for forming a coiled plated conductor of about half turn.
103,105,107,109は前記約半ターンの厚膜導体を積層するための絶縁層の役割を行うシート状磁性体層であって、約半ターンの導体層の縁端部のみ導体が露出されるように配置、積層されるものである。
以上のように構成された積層型セラミックチップインダクタの製造方法を以下に示す。 A method of manufacturing the multilayer ceramic chip inductor configured as described above will be described below.
まず初めに、図14(a)に示すように、フェライトペーストを矩形に印刷し、シート101を得る。次に、シート101上に導電ペーストを約1/2ターン印刷し、導体線路102を形成する(図14(b))。
First, as shown in FIG. 14A, a ferrite paste is printed in a rectangular shape to obtain a
さらに、導体線路102の一部を隠すように、フェライトペーストを印刷することにより、シート103を形成する(図14(c))。
(4) Further, a
そして、導体線路102端部に接続されるように、Ag導電ペーストを印刷することにより、約1/2ターンの厚膜導体層104を形成する(図14(d))。
{Circle around (2)} Then, a thick
以下同様に、図14(e)〜(k)に示すように印刷積層し、高温焼結し、合計2.5ターンの巻回コイル状メッキ導体線路を有するセラミック積層体を得る。 (4) Similarly, as shown in FIGS. 14 (e) to 14 (k), they are printed and laminated, and sintered at a high temperature to obtain a ceramic laminated body having a total of 2.5 turns of a coiled plated conductor line.
本比較例では、1.6×0.8mmサイズの平面内に幅約150μm、印刷乾燥厚さ12μmのパターンルールで導体パターンを得た。 In this comparative example, a conductor pattern was obtained in a 1.6 × 0.8 mm plane with a pattern rule of about 150 μm in width and 12 μm in printed dry thickness.
内部導体は2.5ターンの巻回コイル状メッキ導体を有しているため、100MHzにおけるインピーダンスは、約150Ω得ることができた。 Since the inner conductor has a 2.5-turn wound coil-shaped plated conductor, an impedance of about 150Ω could be obtained at 100 MHz.
直流抵抗値は、焼結後の巻回コイル状メッキ導体厚みが約8μmとなり、約0.16Ωであった。 The DC resistance was about 0.16Ω, with the thickness of the wound coil-shaped plated conductor after sintering being about 8 μm.
本比較例では計11層もの積層構造でありながら、巻回コイル状メッキ導体は2.5ターンしか得られず、このため積層数の割りには、インピーダンスが小さく、また導体抵抗値もインピーダンス値に対して大きい。 In this comparative example, although the laminated structure has a total of 11 layers, the wound coil-shaped plated conductor can obtain only 2.5 turns, and therefore, the impedance is small and the conductor resistance value is the impedance value in proportion to the number of layers. Great against.
また工程が煩雑で、各導体層間での接続信頼性にも乏しい。 The process is complicated, and the connection reliability between the conductor layers is poor.
ところで本比較例においても、各厚膜導体層を本実施例における電鋳法によるメッキ導体パターンを転写することにより形成して、導体抵抗値を下げることは可能であるが、積層数の低減、インピーダンス値の増加等の効果は期待できるものではない。 By the way, in the present comparative example, each thick film conductor layer can be formed by transferring the plated conductor pattern by the electroforming method in the present embodiment, and the conductor resistance can be reduced. Effects such as an increase in the impedance value cannot be expected.
(実施の形態8)
以下、本発明の実施の形態8を図面を用いて、説明する。
(Embodiment 8)
Hereinafter, an eighth embodiment of the present invention will be described with reference to the drawings.
図15は本発明の実施の形態8における積層型セラミックチップインダクタの構造を示す分解斜視図である。 FIG. 15 is an exploded perspective view showing the structure of the multilayer ceramic chip inductor according to the eighth embodiment of the present invention.
図15において、201,206はシート状磁性体層、203は略中心部に貫通孔207を形成したシート状磁性体層、202,205は電鋳法により蛇行状に形成された転写用巻回コイル状メッキ導体、204はシート状磁性体層203の貫通孔207内に電鋳法で形成されたバンプ状メッキ導体で、電鋳法で形成された転写用の巻回コイル状メッキ導体202,205は貫通孔207に転写されたバンプ状メッキ導体204を介して電気的に接続されている。
In FIG. 15,
以上のように構成された積層型セラミックチップインダクタについて、以下にその製造方法を示す。まず、電鋳法による転写用の巻回コイル状メッキ導体202,205及び前記巻回コイル状メッキ導体202,205をそれぞれ接続するバンプ状メッキ導体204の作製法を図16を用いて説明する。図16(a)に示すようにベースステンレス板210上に液状レジストをスクリーン印刷し、約100℃で乾燥させ約25μmのレジスト膜211を得る。次に、レジスト膜211を所定の条件で平行光露光し、炭酸ソーダ水溶液を用いて直ちに現像を行う。次に、現像後、十分水洗し、さらにH2SO45%溶液に0.5〜1mm浸漬させて酸活性処理し、大和化成製のシアンを含有しない中性タイプのストライク銀メッキを行い銀離型層212を得る。このストライク銀メッキの時間は、約1分(電流密度0.3A/dm2)でメッキ膜厚約0.1μmである。
The manufacturing method of the multilayer ceramic chip inductor configured as described above will be described below. First, a method for producing the coiled plated
次に、市販のシアンを含有しないAgメッキ液(大和化成)を使用し、pHは約1.0で酸性浴で、電流密度1A/dm2で約20分のメッキ条件で、約20μmの厚みのAgメッキ膜213を作製する。
Next, a commercially available Ag-free plating solution containing no cyanide (Daiwa Kasei Co., Ltd.) is used, the pH is about 1.0, an acid bath is used, the current density is 1 A / dm 2 , and the plating conditions are about 20 minutes. The
なお、本実施例で用いたシアンを含有しない銀メッキ液は毒性が全くなく、作業安全性、排液の処理の簡便化が図れ、作業効率の向上と製造コストの低減を可能とするものである。 The silver plating solution containing no cyan used in the present embodiment has no toxicity, can achieve work safety, simplify the treatment of drainage, and can improve work efficiency and reduce manufacturing cost. is there.
次に、図16(b)に示すように、NaOH5%溶液に浸漬することでレジスト膜211を剥離した。以上の方法で、1608サイズで巾35μm、スペース25μm、厚み20μm、約2.5ターン相当の巻回コイル状メッキ導体202,205とシート状磁性体層203の貫通孔207の直径が0.1の貫通孔充てん用バンプ状Agメッキパターン204を設けるものである。
Next, as shown in FIG. 16B, the resist
次にシート状磁性体層201,203,206の形成方法について述べる。
Next, a method for forming the sheet-like
まず、Ni・Zn・Cu系フェライトの高温仮焼粉(800〜1100℃)とブチラール、アクリル、エチルセルロース等の樹脂とトルエン、キシレン等の低沸点溶媒とジブチルフタレート等の可塑剤及び少量の添加剤とをポット混合して得られるスラリーをドクターブレード装置で成膜し、約100μm及び40μmのグリーンシートを得る。 First, a high-temperature calcined powder (800 to 1100 ° C.) of a Ni—Zn—Cu ferrite, a resin such as butyral, acryl, and ethyl cellulose, a low-boiling solvent such as toluene and xylene, a plasticizer such as dibutyl phthalate, and a small amount of additives Is mixed with a pot to form a film with a doctor blade device to obtain green sheets of about 100 μm and 40 μm.
さらに約100μmのグリーンシートを4枚ラミネートし、約400μmのグリーンシート201,206を得る。一方、40μmのグリーンシートにパンチャー(金型ピンを用いて機械的に穴を開ける装置)を用いて直径0.1の貫通孔を開孔したグリーンシート203を作製する。
Further, four green sheets of about 100 μm are laminated to obtain
このようにして得られた、グリーンシート201,206を巻回コイル状メッキ導体202,205にそれぞれ熱プレスし、グリーンシート201,206をベースステンレス板より離形することで巻回コイル状メッキ導体の転写されたシート状磁性体層201,206を得る。また、同様にバンプ状Agメッキパターン204を直径0.1の貫通孔を有するグリーンシート203を位置合わせのうえ転写することにより、バンプ状Agメッキパターンの転写されたシート状磁性体層203を得る。
The
この時熱転写条件は100℃、70kg/cm2、5secであり、図17(a)に示すように、各グリーンシートにメッキ導体が食い込むように転写される。 At this time, the thermal transfer conditions are 100 ° C., 70 kg / cm 2 , and 5 seconds. As shown in FIG. 17A, the transfer is performed so that the plated conductors bite into each green sheet.
このようにして得たシート状磁性体層201,203,206をそれぞれが電気的に接続され、1つのコイルとして形成されるように位置合わせのされるように順次積層してこの積層体を900〜920℃で焼成し、外形サイズ1.6×0.8厚み約0.8の積層体を得る。
The sheet-like
なお一般にフェライト粉末は焼結緻密性を増すため、700〜800℃で仮焼された、フェライト微粉末(0.2〜1.0μm)を用い、焼結過程に於いて15〜20%程度収縮させるのが普通であるが、本実施例では800〜1100℃の高温仮焼粉(1〜3μm)を用い焼結収縮を2〜10%程に抑制した。これは、Agメッキ導体が、焼結過程で、わずかしか収縮しないため、極力収縮率をマッチングさせ焼結後の内部歪を減少させるためである。 In general, ferrite powder uses ferrite fine powder (0.2 to 1.0 μm) calcined at 700 to 800 ° C. in order to increase sintering density, and shrinks by about 15 to 20% in the sintering process. Although it is usual to perform sintering, in this example, sintering shrinkage was suppressed to about 2 to 10% by using a high-temperature calcined powder (1 to 3 μm) at 800 to 1100 ° C. This is because the Ag-plated conductor shrinks only slightly during the sintering process, so that the shrinkage is matched as much as possible to reduce the internal strain after sintering.
但し、一般に粉体の仮焼温度を上げていくと、収縮率は低下するが、反面磁気特性を劣化させる。従って、磁気特性の劣化を極力おさえる添加剤を加えることが重要である。 However, generally, when the calcining temperature of the powder is increased, the shrinkage ratio is reduced, but the magnetic properties are degraded. Therefore, it is important to add an additive that minimizes the deterioration of magnetic properties.
研究の結果、収縮率を維持したまま磁気特性劣化を抑制する添加剤としてオクチル酸鉛等の有機鉛化合物を微量(フェライトの0.1〜1.0%)添加することが有効であることを見い出した。 Research shows that it is effective to add a small amount of organic lead compounds such as lead octylate (0.1-1.0% of ferrite) as an additive to suppress magnetic property degradation while maintaining shrinkage. I found it.
これは有機鉛化合物はフェライトスラリー中に極めて良く分散するため、フェライト粉末の粒界に焼成過程で熱分解した原子状の原子金属Pbまたは原子状のPbOが効率良く効果的に溶け込み焼結性を向上させるためと考えられる。 This is because the organic lead compound disperses very well in the ferrite slurry, so that atomic atomic metal Pb or atomic PbO thermally decomposed during the sintering process at the grain boundaries of the ferrite powder efficiently and effectively dissolves and the sinterability is improved. It is thought to improve.
一方PbO等の粉末は比重が重いため、スラリー中でフェライトと分離しやすく、分散性が悪い。更にフェライト粉反応性も、有機鉛化合物の熱分解により生じた物質(原子状の金属鉛または原子状のPbO)より劣る。従って、PbO等の酸化物粉末の添加はあまり効果はない。 On the other hand, powder such as PbO has a high specific gravity, so that it is easily separated from ferrite in a slurry and has poor dispersibility. Further, the reactivity of the ferrite powder is also inferior to that of a substance (atomic metal lead or atomic PbO) generated by thermal decomposition of an organic lead compound. Therefore, the addition of an oxide powder such as PbO has little effect.
また、高温化燃料のかわりに無収縮フェライトを導入することも有効である。 It is also effective to introduce non-shrink ferrite instead of high temperature fuel.
これは、Ni・Zn・CuフェライトのFe2O3となる部分Fe2O3をあらかじめ減らして仮焼した粉体を作製しておき、別途金属Fe粉及び未反応のNiO,ZnO,CuOを加えることで焼結過程で、金属Fe粉がFe2O3と酸化され膨張する割合といわゆる一般の焼結収縮の割合を調節することにより、焼結収縮を無くしたものである。具体例は(表5)に述べる。 This advance to prepare a powder which is previously reduced by calcining a portion Fe 2 O 3 as the Fe 2 O 3 of Ni · Zn · Cu ferrite, separately metals Fe powder and unreacted NiO, ZnO, and CuO In addition, in the sintering process, the sintering shrinkage is eliminated by adjusting the ratio of the metal Fe powder oxidized and expanded by Fe 2 O 3 and the so-called general sintering shrinkage ratio. Specific examples are described in (Table 5).
(表5)に示すように低収縮フェライト粉または無収縮フェライト粉を用いて、チップビーズを作製することも容易である。 チ ッ プ As shown in (Table 5), it is easy to produce chip beads using low-shrinkage ferrite powder or non-shrinkage ferrite powder.
さらに最終工程として、チップのバリ取りや外部電極形成及び外部電極メッキ(Ni、ハンダ)を行うことにより、チップビーズが完成する。なお、電気特性は使用する材料により多少異なるため(表6)に示す。なお焼結温度は910℃で、1時間keepした場合のデータを示すものとする。 Furthermore, chip deburring, external electrode formation and external electrode plating (Ni, solder) are performed as a final step to complete the chip beads. The electrical characteristics are slightly different depending on the material used, and are shown in (Table 6). Note that the sintering temperature is 910 ° C., and the data when kept for 1 hour is shown.
本発明に係る積層型セラミックチップインダクタおよびその製造方法は、低積層数でも大きなインピーダンス値を得ることができ、ノイズ対策部品などデジタル機器の小型・薄型化に伴う高密度実装回路等の用途にも適用できる。 INDUSTRIAL APPLICABILITY The multilayer ceramic chip inductor and the method of manufacturing the same according to the present invention can obtain a large impedance value even with a small number of layers, and can also be used for high-density mounting circuits and the like accompanying digital devices such as noise suppression components that are smaller and thinner. Applicable.
1,3,6,13,15,18,19,21,24,26,28,31,33,40,41,43 シート状磁性体層
2,5,14,20,23,27,30 巻回コイル状メッキ導体
4,16 貫通孔
8,32,36 ベースステンレス板
9,37 Ag離型層
10,34,38 Ag導体パターン
11 メッキレジストパターン
12 外部電極
17,25 厚膜導体
39 発泡シート
42 蛇行型コイル状メッキ導体
1,3,6,13,15,18,19,21,24,26,28,31,33,40,41,43
Claims (30)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003280709A JP4056952B2 (en) | 1994-09-12 | 2003-07-28 | Manufacturing method of multilayer ceramic chip inductor |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21715094 | 1994-09-12 | ||
JP2003280709A JP4056952B2 (en) | 1994-09-12 | 2003-07-28 | Manufacturing method of multilayer ceramic chip inductor |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7233742A Division JPH08138941A (en) | 1994-09-12 | 1995-09-12 | Multilayer ceramic chip inductor and manufacture thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004006964A true JP2004006964A (en) | 2004-01-08 |
JP4056952B2 JP4056952B2 (en) | 2008-03-05 |
Family
ID=30445450
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003280709A Expired - Fee Related JP4056952B2 (en) | 1994-09-12 | 2003-07-28 | Manufacturing method of multilayer ceramic chip inductor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4056952B2 (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007299338A (en) * | 2006-05-08 | 2007-11-15 | Matsushita Electric Ind Co Ltd | Card type information device |
JP2012029507A (en) * | 2010-07-26 | 2012-02-09 | Namiki Precision Jewel Co Ltd | Cylindrical micro pattern coil and cylindrical micro motor using the same |
KR20130091642A (en) * | 2010-04-23 | 2013-08-19 | 쿠퍼 테크놀로지스 컴파니 | Miniature power inductor and methods of manufacture |
JP2014194980A (en) * | 2013-03-28 | 2014-10-09 | Taiyo Yuden Co Ltd | Laminated electronic component and production method of the same |
JP2017199969A (en) * | 2016-04-25 | 2017-11-02 | 株式会社村田製作所 | Circuit module |
KR20180082126A (en) * | 2017-01-10 | 2018-07-18 | 삼성전기주식회사 | Hybrid inductor |
Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS51149134A (en) * | 1975-03-12 | 1976-12-21 | Tech Inc | Nonncyanideeseries silver plating bath |
JPS59149013A (en) * | 1983-02-15 | 1984-08-25 | Sony Corp | Manufacture of rotary transformer |
JPS59163813A (en) * | 1983-03-09 | 1984-09-14 | Kenseidou Kagaku Kogyo Kk | Manufacture of printed coil |
JPS59204449A (en) * | 1983-05-04 | 1984-11-19 | Hitachi Ltd | Manufacture of printed coil |
JPH01154591A (en) * | 1987-12-11 | 1989-06-16 | Meiko Denshi Kogyo Kk | Manufacture of conductor circuit board |
JPH02159789A (en) * | 1988-12-14 | 1990-06-19 | Meiko Denshi Kogyo Kk | Manufacture of printed wiring board |
JPH02196406A (en) * | 1989-01-25 | 1990-08-03 | Tokin Corp | Laminated transformer |
JPH05136001A (en) * | 1991-11-14 | 1993-06-01 | Murata Mfg Co Ltd | Laminated electronic part |
JPH05175032A (en) * | 1991-12-20 | 1993-07-13 | Tdk Corp | Sintered material of ni-cu-zn ferrite and laminated inductor, composite laminated part and magnetic core using the same |
JPH05251243A (en) * | 1992-03-09 | 1993-09-28 | Hitachi Ltd | Rotary transformer and manufacture thereof |
JPH05330908A (en) * | 1992-05-27 | 1993-12-14 | Murata Mfg Co Ltd | Production of relaxation type ferroelectric porcelain raw material powder |
JPH0653655A (en) * | 1992-07-28 | 1994-02-25 | Sumitomo Kinzoku Ceramics:Kk | Manufacture of circuit board with bump |
JPH0677073A (en) * | 1992-08-24 | 1994-03-18 | Taiyo Yuden Co Ltd | Manufacture of monolithic electronic part |
JPH08138941A (en) * | 1994-09-12 | 1996-05-31 | Matsushita Electric Ind Co Ltd | Multilayer ceramic chip inductor and manufacture thereof |
-
2003
- 2003-07-28 JP JP2003280709A patent/JP4056952B2/en not_active Expired - Fee Related
Patent Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS51149134A (en) * | 1975-03-12 | 1976-12-21 | Tech Inc | Nonncyanideeseries silver plating bath |
JPS59149013A (en) * | 1983-02-15 | 1984-08-25 | Sony Corp | Manufacture of rotary transformer |
JPS59163813A (en) * | 1983-03-09 | 1984-09-14 | Kenseidou Kagaku Kogyo Kk | Manufacture of printed coil |
JPS59204449A (en) * | 1983-05-04 | 1984-11-19 | Hitachi Ltd | Manufacture of printed coil |
JPH01154591A (en) * | 1987-12-11 | 1989-06-16 | Meiko Denshi Kogyo Kk | Manufacture of conductor circuit board |
JPH02159789A (en) * | 1988-12-14 | 1990-06-19 | Meiko Denshi Kogyo Kk | Manufacture of printed wiring board |
JPH02196406A (en) * | 1989-01-25 | 1990-08-03 | Tokin Corp | Laminated transformer |
JPH05136001A (en) * | 1991-11-14 | 1993-06-01 | Murata Mfg Co Ltd | Laminated electronic part |
JPH05175032A (en) * | 1991-12-20 | 1993-07-13 | Tdk Corp | Sintered material of ni-cu-zn ferrite and laminated inductor, composite laminated part and magnetic core using the same |
JPH05251243A (en) * | 1992-03-09 | 1993-09-28 | Hitachi Ltd | Rotary transformer and manufacture thereof |
JPH05330908A (en) * | 1992-05-27 | 1993-12-14 | Murata Mfg Co Ltd | Production of relaxation type ferroelectric porcelain raw material powder |
JPH0653655A (en) * | 1992-07-28 | 1994-02-25 | Sumitomo Kinzoku Ceramics:Kk | Manufacture of circuit board with bump |
JPH0677073A (en) * | 1992-08-24 | 1994-03-18 | Taiyo Yuden Co Ltd | Manufacture of monolithic electronic part |
JPH08138941A (en) * | 1994-09-12 | 1996-05-31 | Matsushita Electric Ind Co Ltd | Multilayer ceramic chip inductor and manufacture thereof |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007299338A (en) * | 2006-05-08 | 2007-11-15 | Matsushita Electric Ind Co Ltd | Card type information device |
KR20130091642A (en) * | 2010-04-23 | 2013-08-19 | 쿠퍼 테크놀로지스 컴파니 | Miniature power inductor and methods of manufacture |
KR101655503B1 (en) | 2010-04-23 | 2016-09-07 | 쿠퍼 테크놀로지스 컴파니 | Miniature power inductor and methods of manufacture |
JP2012029507A (en) * | 2010-07-26 | 2012-02-09 | Namiki Precision Jewel Co Ltd | Cylindrical micro pattern coil and cylindrical micro motor using the same |
JP2014194980A (en) * | 2013-03-28 | 2014-10-09 | Taiyo Yuden Co Ltd | Laminated electronic component and production method of the same |
JP2017199969A (en) * | 2016-04-25 | 2017-11-02 | 株式会社村田製作所 | Circuit module |
US10861900B2 (en) | 2016-04-25 | 2020-12-08 | Murata Manufacturing Co., Ltd. | Circuit module |
KR20180082126A (en) * | 2017-01-10 | 2018-07-18 | 삼성전기주식회사 | Hybrid inductor |
KR102667536B1 (en) | 2017-01-10 | 2024-05-20 | 삼성전기주식회사 | Hybrid inductor |
Also Published As
Publication number | Publication date |
---|---|
JP4056952B2 (en) | 2008-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100231356B1 (en) | Laminated ceramic chip inductor and its manufacturing method | |
US6911888B2 (en) | Inductor and method for producing the same | |
JP3346124B2 (en) | Method for producing transfer conductor and method for producing green sheet laminate | |
JP4894067B2 (en) | Method for forming conductor pattern | |
WO2015199116A1 (en) | Printed wiring board, electronic component, and method for producing printed wiring board | |
JPH08138941A (en) | Multilayer ceramic chip inductor and manufacture thereof | |
JP3132786B2 (en) | Multilayer chip inductor and method of manufacturing the same | |
JP4056952B2 (en) | Manufacturing method of multilayer ceramic chip inductor | |
JP2003017351A (en) | Method of manufacturing transfer conductor and method of manufacturing green sheet laminate | |
JP4947416B2 (en) | Electronic device and manufacturing method thereof | |
JP2008166390A (en) | Method of forming conductor pattern and electronic component | |
JPH09312232A (en) | Manufacturing laminated chip inductor | |
JP5162810B2 (en) | Metal mask and multilayer electronic parts | |
JP2000164458A (en) | Manufacture of electronic parts | |
JPH11111551A (en) | Production of laminated electrical component | |
JPH06215947A (en) | Multilayer inductor | |
JP4875582B2 (en) | Manufacturing method of multilayer electronic component | |
JPH06196334A (en) | Laminated inductor | |
JP3625401B2 (en) | Manufacturing method of multilayer inductor element | |
JP2003282325A (en) | Laminated chip electronic component and its manufacturing method | |
JP2005311223A (en) | Method for manufacturing laminated ceramic electronic component | |
JPH10125544A (en) | Impedance element and its manufacture | |
JP2000216038A (en) | Manufacture for laminated electronic part | |
JP2004363424A (en) | Manufacturing method of printed circuit board | |
JP2003243247A (en) | Method of manufacturing laminated ceramic electronic component and laminated electronic component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040511 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040712 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050208 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050408 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050527 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050620 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20060120 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071015 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071212 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |