JP2004006764A - デバイスの製造方法、デバイス製造装置、デバイス及び電子機器 - Google Patents
デバイスの製造方法、デバイス製造装置、デバイス及び電子機器 Download PDFInfo
- Publication number
- JP2004006764A JP2004006764A JP2003090490A JP2003090490A JP2004006764A JP 2004006764 A JP2004006764 A JP 2004006764A JP 2003090490 A JP2003090490 A JP 2003090490A JP 2003090490 A JP2003090490 A JP 2003090490A JP 2004006764 A JP2004006764 A JP 2004006764A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- unit area
- area
- unit
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
- H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
- H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
- B41J2/01—Ink jet
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Application Of Or Painting With Fluid Materials (AREA)
- Ink Jet (AREA)
- Liquid Crystal (AREA)
- Gas-Filled Discharge Tubes (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】液滴吐出装置を用いて基板上に異なる形態のパターンそれぞれを混在して形成する際、所望の精度でパターン形成をするとともに、製造時間を短縮する。
【解決手段】基板上に格子状の複数の単位領域（第１ビットＤ１、第２ビットＤ２）を設定し、単位領域それぞれにインクジェット装置より液滴を吐出する工程を有するデバイスの製造方法であって、基板上に、複数の第１ビットＤ１からなる第１ビットマップと、第１ビットＤ１とは異なる大きさの複数の第２ビットＤ２からなる第２ビットマップとが設定されたときに、第１ビットＤ１の大きさと第２ビットＤ２の大きさとの最大公約数を算出し、その最大公約数を第３ビットＤ３の大きさとして第１ビットマップ及び第２ビットマップを第３ビットで再設定し、第３ビットマップで規定される位置に液滴を吐出する。
【選択図】 図５
【解決手段】基板上に格子状の複数の単位領域（第１ビットＤ１、第２ビットＤ２）を設定し、単位領域それぞれにインクジェット装置より液滴を吐出する工程を有するデバイスの製造方法であって、基板上に、複数の第１ビットＤ１からなる第１ビットマップと、第１ビットＤ１とは異なる大きさの複数の第２ビットＤ２からなる第２ビットマップとが設定されたときに、第１ビットＤ１の大きさと第２ビットＤ２の大きさとの最大公約数を算出し、その最大公約数を第３ビットＤ３の大きさとして第１ビットマップ及び第２ビットマップを第３ビットで再設定し、第３ビットマップで規定される位置に液滴を吐出する。
【選択図】 図５
Description
【０００１】
【発明の属する技術分野】
本発明は、液滴吐出装置を用いて基板上にパターンを形成するデバイスの製造方法、デバイス製造装置、デバイス及び電子機器に関する。
【０００２】
【従来の技術】
従来より、半導体集積回路など微細な配線パターンを有するデバイスの製造方法としてフォトリソグラフィー法が多用されている。一方、下記特許文献１、特許文献２などに開示されているような液滴吐出方式を用いたデバイスの製造方法が注目されている。上記公報に開示されている技術は、パターン形成面にパターン形成用材料を含んだ液体材料を液滴吐出ヘッドから吐出することによって基板上に材料を配置し、配線パターンを形成するものであり、少量多種生産に対応可能である点などにおいて大変有効である。
【０００３】
【特許文献１】
特開平１１−２７４６７１号公報
【特許文献２】
特開２０００−２１６３３０号公報
【０００４】
【発明が解決しようとする課題】
ところで、デバイスに形成される配線パターンにおいて、一般に、直線パターンとこの直線パターンに傾斜する傾斜線パターンとが混在しており、あるいは異なる線幅を有する配線パターンが混在している。これらの異なる形態の配線パターンを同一の吐出条件で液滴吐出装置で形成しようとすると、所望のパターン精度が得られなくなる場合がある。例えば、直線パターンを形成する際に粗いドットで吐出動作を行っても直線パターンは所望のパターン精度で形成できるが、直線パターンを形成したときと同じドットで傾斜線パターンを形成しようとすると、傾斜線パターンの縁部が階段状となって所望の形状を得ることができず、デバイス性能を低下させてしまうといった問題が生じる。
【０００５】
この問題に対処するために、例えば、直線パターンを形成するエリアにおいては粗いドットで吐出動作を行い、斜線パターンを形成するエリアにおいては細かいドットで吐出動作を行うという製造方法を用いることが考えられる。
【０００６】
しかしながら、上記製造方法を実施するうえでは、液滴吐出装置において、粗いドットで吐出動作を行うエリアは、粗いビットマップを形成してそのビットマップに基づいて吐出位置を制御しなければならず、細かいドットで吐出動作を行うエリアは、細かいビットマップを形成してそのビットマップに基づいて吐出位置を制御しなければならないので、配線パターンの製造時間が長くなってしまうという問題点がある。
【０００７】
本発明は、このような事情に鑑みてなされたもので、液滴吐出装置を用いて基板上に異なる形態のパターンそれぞれを混在して形成する際、所望の精度でパターン形成をすることができるとともに、製造時間を短縮することができるデバイスの製造方法、デバイス製造装置、デバイス及び電子機器の提供を目的とする。
【０００８】
【課題を解決するための手段】
上記した目的を達成するために、本発明のデバイスの製造方法は、基板上に複数の単位領域を設定し、前記単位領域のそれぞれに対して液滴吐出装置より液体材料の液滴を吐出し、前記基板上に所定のパターンを形成するデバイスの製造方法であって、前記基板上に、第１の単位領域からなる第１のエリアと、前記第１の単位領域とは異なる大きさの第２の単位領域からなる第２のエリアとが設定し、前記第１の単位領域の大きさと前記第２の単位領域の大きさとの最大公約数を算出し、該最大公約数を第３の単位領域の大きさとして、前記第１のエリア及び前記第２のエリアを該第３の単位領域として再設定し、該第３の単位領域として規定される位置に前記液滴を吐出することを特徴とする。
このような方法によれば、第１のエリアに設定されたパターン及び第２のエリアに設定されたパターンを、液滴吐出装置を用いて一括して形成することが可能となるので、基板上に異なる形態のパターンそれぞれを混在して形成する際、所望の精度でパターン形成をすることができるとともに、製造時間を短縮することができる。
【０００９】
また、本発明のデバイスの製造方法は、前記第１の単位領域、第２の単位領域及び第３の単位領域は、ほぼ正方形の形状であることが好ましい。
このような方法によれば、最大公約数の算出が容易になり、さらに製造時間を短縮することが可能となる。
【００１０】
また、本発明のデバイスの製造方法は、前記第１の単位領域、第２の単位領域及び第３の単位領域の形状をほぼ正方形とし、各単位領域をなす正方形の一辺の長さを基準として前記最大公約数を算出することが好ましい。
このような方法によれば、最大公約数の算出がさらに容易になり、さらに製造時間を短縮することが可能となる。
【００１１】
また、本発明のデバイスの製造方法は、第１のパターンと、前記第１のパターンに対して異なる方向に延在する第２のパターンを形成する際に、前記第１のパターンと前記第２のパターンの接続箇所においては、前記第３の単位領域の略中心からずれた位置に、前記液滴吐出装置より液滴を吐出することが好ましい。
このような方法によれば、第３の単位領域で再設定したエリアの全体について、基板上に吐出された液滴相互の間隔を均一化することができ、パターンの接続箇所など断線などの不具合が生じ易い箇所についても、均一な膜厚を持たせた良好なパターンを形成することができる。
【００１２】
また、本発明のデバイスの製造方法は、前記第３の単位領域の略中心からずれた位置は、前記第１のパターン及び前記第２のパターンを形成するときの吐出間隔と前記接続箇所を形成するときの吐出間隔とが略同一になる位置であることが好ましい。
このような方法によれば、パターンの接続箇所を含む基板上の被吐出面全体について、液滴相互の間隔を均一化することができ、パターンの接続箇所など断線などの不具合が生じ易い箇所についても、均一な膜厚を持たせた良好なパターンを形成することができる。
【００１３】
また、本発明のデバイスの製造方法は、前記第３の単位領域の大きさに応じて前記液滴の吐出液量を制御することが好ましい。
【００１４】
また、本発明のデバイスの製造方法は、前記液滴の吐出液量の制御は、前記第３の単位領域の大きさに比例した制御とすることが好ましい。
このような方法によれば、形成可能な線幅をより狭めながら、高速にパターンを製造することが可能となる。
【００１５】
また、本発明のデバイスの製造方法は、前記第２のパターンを形成するときの液滴の吐出液量を、前記第１のパターンを形成するときの液滴の吐出液量より多くして吐出することが好ましい。
このような方法によれば、第１のパターンである直線形状パターンに比べて液滴の吐出間隔が広くなりがちな第２のパターンである傾斜形状パターンの形成において、十分な量の液滴を吐出することができ、斜線形状パターン部など断線などの不具合が生じ易い箇所についても、均一な膜厚を持たせた良好なパターンを形成することができる。
【００１６】
また、本発明のデバイス製造装置は、液体材料の液滴を吐出する液滴吐出装置を備えたデバイス製造装置であって、
液滴を吐出する第１の単位領域からなる第１のエリアと、前記第１の単位領域とは異なる大きさの第２の単位領域からなる第２のエリアとを設定し、前記第１の単位領域の大きさと前記第２の単位領域の大きさとの最大公約数を算出し、該最大公約数を第３の単位領域の大きさとして、前記第１のエリア及び前記第２のエリアを該第３の単位領域として再設定し、該第３の単位領域で規定される位置に前記吐出をするように制御する制御装置を備えることを特徴とする。
このような装置によれば、第１のエリアに設定されたパターン及び第２のエリアに設定されたパターンを、液滴吐出方式で一括して形成することが可能となるので、所望の精度で各種パターンを形成することができるとともに、製造時間を短縮することができる。
【００１７】
また、本発明のデバイス製造装置は、前記制御装置は、前記第１の単位領域、第２の単位領域及び第３の単位領域を正方形の形状として規定し、該第１の単位領域、第２の単位領域及び第３の単位領域それぞれの前記大きさを、各単位領域をなす正方形の一辺の長さで識別し、該長さを用いて前記最大公約数を算出することが好ましい。
このような装置によれば、最大公約数の算出が容易になり、さらに製造時間を短縮することが可能となる。
【００１８】
また、本発明のデバイスは、前記デバイス製造装置で製造されたことを特徴とする。
このようなデバイスによれば、所望のパターン精度を有するパターンを備え、断線などの不具合が生じにくくなる。
【００１９】
また、本発明の電子機器は、前記デバイスを備えたことを特徴とする。
本発明によれば、優れたデバイス性能を有し、製造時間を短縮することができる電子機器が提供される。
【００２０】
【発明の実施の形態】
以下、本発明のデバイスの製造方法及びデバイス製造装置について説明する。図１は本発明のデバイス製造装置の一実施形態を示す概略斜視図である。本発明のデバイス製造装置は、液滴吐出ヘッドから基板に対して液滴を吐出（滴下）することによりデバイスを製造するインクジェット装置（液滴吐出装置）である。
【００２１】
図１において、インクジェット装置ＩＪは、インクジェットヘッド１と、Ｘ軸方向駆動軸４と、Ｙ軸方向ガイド軸５と、制御装置ＣＯＮＴと、ステージ７と、クリーニング機構８と、基台９と、ヒータ１５とを備えている。
【００２２】
ステージ７は、このインクジェット装置ＩＪによりインク（液体材料）を設けられる基板Ｐを支持するものであって、基板Ｐを基準位置に固定する不図示の固定機構を備えている。
【００２３】
インクジェットヘッド１は、複数の吐出ノズルを備えたマルチノズルタイプのインクジェットヘッドであり、長手方向とＹ軸方向とを一致させている。複数の吐出ノズルは、インクジェットヘッド１の下面にＹ軸方向に並んで一定間隔で設けられている。インクジェットヘッド１の吐出ノズルからは、ステージ７に支持されている基板Ｐに対して、例えば導電性微粒子を含むインク（液体材料）が吐出される。
【００２４】
Ｘ軸方向駆動軸４には、Ｘ軸方向駆動モータ２が接続されている。Ｘ軸方向駆動モータ２はステッピングモータ等であり、制御装置ＣＯＮＴからＸ軸方向の駆動信号が供給されると、Ｘ軸方向駆動軸４を回転させる。Ｘ軸方向駆動軸４が回転すると、インクジェットヘッド１はＸ軸方向に移動する。
【００２５】
Ｙ軸方向ガイド軸５は、基台９に対して動かないように固定されている。ステージ７は、Ｙ軸方向駆動モータ３を備えている。Ｙ軸方向駆動モータ３はステッピングモータ等であり、制御装置ＣＯＮＴからＹ軸方向の駆動信号が供給されると、ステージ７をＹ軸方向に移動する。
【００２６】
制御装置ＣＯＮＴは、インクジェットヘッド１に液滴の吐出制御用の電圧を供給する。また、Ｘ軸方向駆動モータ２にインクジェットヘッド１のＸ軸方向の移動を制御する駆動パルス信号を、Ｙ軸方向駆動モータ３にステージ７のＹ軸方向の移動を制御する駆動パルス信号を供給する。
【００２７】
クリーニング機構８は、インクジェットヘッド１をクリーニングするものである。クリーニング機構８には、図示しないＹ軸方向の駆動モータが備えられている。このＹ軸方向の駆動モータの駆動により、クリーニング機構は、Ｙ軸方向ガイド軸５に沿って移動する。クリーニング機構８の移動も制御装置ＣＯＮＴにより制御される。
【００２８】
ヒータ１５は、ここではランプアニールにより基板Ｐを熱処理する手段であり、基板Ｐ上に塗布された液体材料に含まれる溶媒の蒸発及び乾燥を行う。このヒータ１５の電源の投入及び遮断も制御装置ＣＯＮＴにより制御される。なお、熱処理の手段としてはホットプレート、熱風送風機、電気炉などを用いても構わない。
【００２９】
本実施形態において、インクジェット装置ＩＪは基板Ｐ上に配線パターンを形成する。したがって、インクには、配線パターン形成用材料である導電性微粒子（金属微粒子）が含まれている。インクは、金属微粒子を所定の溶剤及びバインダー樹脂を用いてペースト化したものである。金属微粒子としては、例えば、金、銀、銅、鉄等が挙げられる。金属微粒子の粒径は５〜１００μｍであることが好ましく、可能な限り小さい（例えば５〜７μｍ）ことが好ましい。インクジェットヘッド１から基板Ｐに吐出された液体材料は、ヒータ１５で熱処理されることにより導電性膜に変換（製膜）される。またこれ以外の例として、配線パターン形成に用いられる導電性微粒子のほかに、絶縁性微粒子を含む液状体を液滴吐出装置により吐出して絶縁パターンの形成に応用してもよい。
【００３０】
なお、配線パターンを形成するインクとしては、有機金属化合物、有機金属錯体、及びそれに類するものを含むインクを用いることができる。有機金属化合物としては、例えば有機銀化合物が挙げられ、有機銀化合物を所定の溶媒に分散（溶解）した溶液を配線パターン形成用のインクとして用いることができる。この場合、溶媒としては例えばジエチレングリコールジエチルエーテルを用いることができる。インクとして有機銀化合物（有機金属化合物）を用いた場合、インクを熱処理又は光処理することで有機分が除去され、銀粒子（金属粒子）が残留して導電性が発現される。
【００３１】
インクジェット装置ＩＪは、インクジェットヘッド１と基板Ｐを支持するステージ７とを相対的に走査しつつ基板Ｐに対して液滴を吐出する。ここで、以下の説明において、Ｘ軸方向を走査方向（所定方向）、Ｘ軸方向と直交するＹ軸方向を非走査方向とする。したがって、インクジェットヘッド１の吐出ノズルは、非走査方向であるＹ軸方向に一定間隔で並んで設けられている。
【００３２】
次に、上述したインクジェット装置ＩＪを用いて配線パターンを形成する方法について説明する。以下の説明では、インクジェット装置ＩＪを用いてプラズマ表示装置の配線パターンを形成する例について説明する。
【００３３】
図２はプラズマ表示装置のブロック図の一例を示す図である。図２において、プラズマ表示装置５２は、マトリクス形式のカラー表示デバイスであるＡＣ型のプラズマディスプレイパネル５１と、画面（スクリーン）を構成する多数のセルを選択的に点灯させるための駆動ユニット５３とからなる。プラズマディスプレイパネル５１は、一対のサステイン電極Ｘｄ、Ｙｄが平行配置された面放電形式のプラズマディスプレイパネルであり、各セルにサステイン電極Ｘｄ、Ｙｄとアドレス電極Ａとが対応する３電極構造の電極マトリクスを有している。サステイン電極Ｘｄ、Ｙｄは画面のライン方向（水平方向）に延び、一方のサステイン電極Ｙｄはアドレッシングに際してライン単位にセルを選択するためのスキャン電極として用いられる。アドレス電極Ａは列単位にセルを選択するためのデータ電極であり、列方向（垂直方向）に延びている。駆動ユニット５３は、コントローラ５４、フレームメモリ５５、Ｘドライバ回路５６、Ｙドライバ回路５７、アドレスドライバ回路５８、及び図示しない電源回路を有している。駆動ユニット５３には外部装置から各ピクセルのＲＧＢの輝度レベル（階調レベル）を示す多値の映像データＤＲ、ＤＧ、ＤＢが、各種の同期信号とともに入力される。映像データＤＲ、ＤＧ、ＤＢは、フレームメモリ５５に一旦格納された後、コントローラ５４により各色毎にサブフレームデータＤｓｆに変換され、再びフレームメモリ５５に格納される。サブフレームデータＤｓｆは、階調表示のために１フレームを分割した各サブフレームにおけるセルの点灯の要否を示す２値データの集合である。Ｘドライバ回路５６はサステイン電極Ｘｄに対する電圧印加を担い、Ｙドライバ回路５７はサステイン電極Ｙｄに対する電圧印加を担う。アドレスドライバ回路５８は、フレームメモリ５５から転送されたサブフレームデータＤｓｆに応じて、アドレス電極Ａに選択的にアドレス電極を印加する。
【００３４】
図３は、図２に示したプラズマ表示装置の配線のうちの一部を示した拡大模式図である。図３に示す模式図において、基板Ｐ上には、Ｘ軸方向（第１の方向）に延在する直線パターン（第１のパターン）３１と、この直線パターン３１に接続し、直線パターン３１の延在方向に対して傾斜する方向（第２の方向）に延在する傾斜線パターン（第２のパターン）３２とが形成されている。傾斜線パターン３２は、例えば図２におけるドライバ回路とサステイン電極とを接続する引き出し線である。一方、直線パターン３１は、例えばサステイン電極である。以下の説明では、図３に示した直線パターン３１と傾斜線パターン３２とを有する配線パターン３０を形成する場合の手順を例に説明する。
【００３５】
まず、インクジェット装置ＩＪの制御装置ＣＯＮＴは、図４に示すように、基板Ｐ上に格子状の複数のビット（単位領域）からなるビットマップを設定する。ここで、制御装置ＣＯＮＴは、直線パターン３１を形成するために、所定の大きさＤ１を有する第１ビット（第１の単位領域）からなる第１ビットマップ（第１のエリア）ＢＭ１と、傾斜線パターン３２を形成するために、第１ビットとは異なる大きさＤ２を有する第２ビット（第２の単位領域）からなる第２ビットマップ（第２のエリア）ＢＭ２とを基板Ｐ上に設定する。本実施形態において、ビットは正方形状に設定されている。ここで、傾斜線パターン３２を形成するための第２ビットの大きさＤ２は、直線パターン３１を形成するための第１ビットの大きさＤ１より小さく設定されている。第２ビットを第１ビットより細かく設定することにより、傾斜線パターン３２を所望の形状に設定できる。すなわち、傾斜線パターンを粗い第１ビットで形成するより、傾斜線パターンを細かい第２ビットで形成するほうが、傾斜線パターンの縁部で生ずる階段形状などの凸凹を小さくすることができ、より細い傾斜線パターンについて良好な形状に形成することができる。
【００３６】
しかしながら、上記の第１ビットマップＢＭ１及び第２ビットマップＢＭ２を用いて配線パターンを形成すると、先ず、第１ビットマップＢＭ１を用いて直線パターン３１を形成し、次いで第２ビットマップＢＭ２を用いて傾斜線パターン３２を形成しなければならないので（換言すれば直線パターン３１及び傾斜線パターン３２を同時に形成することができないので）、製造時間が長くなるという問題点が生ずる。
【００３７】
すなわち、制御装置ＣＯＮＴは、第１ビットマップＢＭ１を用いて直線パターン３１を形成した後に、基板Ｐに対するビットマップの設定を第１ビットマップＢＭ１から第２ビットマップＢＭ２に変更しなければならない。具体的には、基板Ｐ上には不図示のアライメントマークが形成されており、インクジェット装置ＩＪにはアライメントマークを用いて基板Ｐの位置を検出するアライメント装置が設けられている。制御装置ＣＯＮＴは、アライメント装置を用いて基板Ｐの位置を検出し、この検出結果に基づいて、直線パターン３１に対して第２ビットマップＢＭ２を所定位置に設定しなければならない。これらの位置設定を高精度に行うために、第１ビットマップＢＭ１から第２ビットマップＢＭ２への設定変更には長時間が必要となる。
【００３８】
そこで、本実施形態では、上記製造時間が長くなるという問題点が発生することを回避すべく、以下に説明するように、インクジェット装置ＩＪの制御装置ＣＯＮＴが動作する。
まず、制御装置ＣＯＮＴは、第１ビットマップＢＭ１をなす第１ビット（第１の単位領域）の大きさＤ１と、第２ビットマップＢＭ２をなす第２ビット（第２の単位領域）の大きさＤ２との最大公約数を算出する。ここで、第１ビットの大きさＤ１は、第１ビットをなす正方形の一辺の長さであり、例えば６μｍとする。第２ビットの大きさＤ２は、第２ビットをなす正方形の一辺の長さであり、例えば４μｍとする。すると、制御装置ＣＯＮＴは、「６」と「４」の最大公約数である「２」を算出する。
【００３９】
次いで、制御装置ＣＯＮＴは、算出した最大公約数「２」を新たな単位領域（第３の単位領域）である第３ビットの大きさＤ３とする。そして、制御装置ＣＯＮＴは、図４に示す第１のエリア及び第２のエリアを、図５に示すような第３ビットの大きさＤ３を単位領域とするビットマップに再設定する。したがって、第３ビットの大きさＤ３をなす正方形の一辺の長さは、上記最大公約数である２μｍとなる。図５は、図４における直線パターン３１と傾斜線パターン３２の接続箇所について、ビットマップを再設定した状態を示した拡大模式図である。
【００４０】
次いで、制御装置ＣＯＮＴは、第３ビットの大きさＤ３で基板Ｐ上に再設定したビットマップに基づいて、基板Ｐに対してＸ軸方向に走査しつつ、その再設定したビットマップの複数のビットのうち、直線パターン３１及び傾斜線パターン３２の形成位置に該当するビットに対して、吐出動作を行わせる。これにより、基板Ｐ上には、直線パターン３１及び傾斜線パターン３２が同時に形成される。
【００４１】
これらにより、本実施形態によれば、第１ビット（第１の単位領域）からなる第１ビットマップＢＭ１（第１のエリア）と、第１ビットの大きさＤ１とは異なる大きさＤ２の第２ビット（第２の単位領域）からなる第２ビットマップＢＭ２（第２のエリア）とが設定されたときに、第１ビットの大きさＤ１と第２ビットの大きさＤ２の最大公約数を第３の単位領域（第３ビット）の大きさＤ３として、その第３ビットの大きさＤ３で第１のエリア及び第２のエリアを再設定し、第３ビットで規定される位置に液滴を吐出するので、第１のエリアに設けるパターンと第２のエリアに設けるパターンを一括して同時に形成することができ、高精度のパターンを高速に製造することができる。したがって、断線などの不具合の発生を抑えた高性能なデバイスを高速に製造できる。
【００４２】
上記実施形態では、第３ビットで再設定したビットマップにおける各ビットの略中心に、液滴の中心が位置するように吐出する。本発明はこれに限定されるものではなく、所望のビットについて吐出するときに、そのビットの中心からずれた位置に液滴を吐出させてもよい。
【００４３】
図６は、図４又は図５における直線パターン３１と傾斜線パターン３２の接続箇所における各液滴の吐出位置を示す拡大模式図である。原則として、ビットマップにおける各ビットの中心Ｃに、液滴の中心Ｍ１が位置するように吐出する。例えば、直線パターン３１と傾斜線パターン３２の接続箇所では、その接続箇所のビットの中心Ｃから少しずれた位置に、液滴の中心Ｍ２が位置するように吐出する。
【００４４】
ここで、液滴の中心Ｍ２の位置は、例えば、全ての液滴相互間の間隔が略同一となるような位置とする。すなわち、直線パターン３１及び傾斜線パターン３２を形成するときの吐出間隔と接続箇所を形成するときの吐出間隔とが略同一となる位置とする。
このように液滴の吐出位置を制御することで、パターンの接続箇所など断線などの不具合が生じ易い箇所についても、均一な膜厚を持たせた良好なパターンを形成することができる。
【００４５】
上記実施形態では、液滴の吐出液量は特に制御しなかったが、再設定されたビットマップをなす第３ビットの大きさＤ３に応じて液滴の吐出液量を制御してもよい。この制御をする場合は、第３ビットの大きさＤ３に比例させて液滴の吐出液量を制御することが好ましい。このように制御することで、形成可能な線幅をより狭めながら、高速にパターンを製造することが可能となる。
【００４６】
また、液滴の吐出液量を制御するときは、傾斜線パターン３２のような斜線形状パターンを形成するときの液滴の吐出液量を、直線パターン３１のような直線形状パターンを形成するときの液滴の吐出液量よりも大きくすることが好ましい。このように制御することで、直線形状パターンに比べて液滴の吐出間隔が広くなりがちな傾斜形状パターンの形成において十分な量の液滴を吐出することができ、斜線形状パターン部など断線などの不具合が生じ易い箇所についても、均一な膜厚を持たせた良好なパターンを形成することができる。
【００４７】
上記実施形態のデバイスの製造方法で製造した表示装置（デバイス）を備えた電子機器の例について説明する。
図７は、携帯電話の一例を示した斜視図である。図７において、符号１０００は携帯電話本体を示し、符号１００１は上記の表示装置を用いた表示部を示している。
【００４８】
図８は、腕時計型電子機器の一例を示した斜視図である。図８において、符号１１００は時計本体を示し、符号１１０１は上記の表示装置を用いた表示部を示している。
【００４９】
図９は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図９において、符号１２００は情報処理装置、符号１２０２はキーボードなどの入力部、符号１２０４は情報処理装置本体、符号１２０６は上記の表示装置を用いた表示部を示している。
【００５０】
図７から図９に示す電子機器は、上記実施形態の表示装置を備えているので、表示品位に優れ、明るい画面であって不具合の発生が少ない表示部を備えた電子機器を実現できるとともに、製造期間を短縮することができる。
【００５１】
なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能であり、実施形態で挙げた具体的な材料や層構成及び製造方法などはほんの一例に過ぎず、適宜変更が可能である。
【００５２】
例えば、上記実施形態では、本発明のデバイスの製造方法をプラズマ表示装置の製造に適用した例について説明したが、本発明は、これに限定されるものではなく、複数の形態を有する配線パターンを備えたデバイス、例えば、有機エレクトロルミネッセンス装置の構成要素となる配線パターンの製造、又は液晶表示装置の構成要素となる配線パターンの製造に適用することも可能である。また、その他のデバイスの例としては、電気泳動装置の配線パターン形成にも適用できる。以下、本発明の製造方法の適用例について説明する。
【００５３】
本発明は、図１０に示す電気光学装置としてのプラズマ型表示装置を製造する際に適用することができる。図１０に示すプラズマ型表示装置５００は、互いに対向して配置された（ガラス）基板５０１及びガラス基板５０２と、これらの間に形成された放電表示部５１０とから概略構成される。放電表示部５１０は、複数の放電室５１６が集合されてなり、複数の放電室５１６のうち、赤色放電室５１６（Ｒ）、緑色放電室５１６（Ｇ）、青色放電室５１６（Ｂ）の３つの放電室５１６が対になって１画素を構成するように配置されている。基板５０１の上面には所定の間隔でストライプ状にアドレス電極５１１が形成され、それらアドレス電極５１１と基板５０１の上面とを覆うように誘電体層５１９が形成され、更に誘電体層５１９上においてアドレス電極５１１、５１１間に位置して各アドレス電極５１１に沿うように隔壁５１５が形成されている。なお、隔壁５１５においてはその長手方向の所定位置においてアドレス電極５１１と直交する方向にも所定の間隔で仕切られており（図示略）、基本的にはアドレス電極５１１の幅方向左右両側に隣接する隔壁と、アドレス電極５１１と直交する方向に延設された隔壁により仕切られる長方形状の領域が形成され、これら長方形状の領域に対応するように放電室５１６が形成され、これら長方形状の領域が３つ対になって１画素が構成される。また、隔壁５１５で区画される長方形状の領域の内側には蛍光体５１７が配置されている。蛍光体５１７は、赤、緑、青の何れかの蛍光を発光するもので、赤色放電室５１６（Ｒ）の底部には赤色蛍光体５１７（Ｒ）が、緑色放電室５１６（Ｇ）の底部には緑色蛍光体５１７（Ｇ）が、青色放電室５１６（Ｂ）の底部には青色蛍光体５１７（Ｂ）が各々配置されている。ガラス基板５０２側には、先のアドレス電極５１１と直交する方向に複数のＩＴＯからなる透明表示電極５１２がストライプ状に所定の間隔で形成されるとともに、高抵抗のＩＴＯを補うために、金属からなるバス電極５１２ａが形成されている。また、これらを覆って誘電体層５１３が形成され、更にＭｇＯなどからなる保護膜５１４が形成されている。そして、前記基板５０１とガラス基板５０２との基板が、前記アドレス電極５１１…と表示電極５１２…を互いに直交させるように対向させて相互に貼り合わされ、基板５０１の隔壁５１５とガラス基板５０２側に形成されている保護膜５１４とで囲まれる空間部分を排気して希ガスを封入することで放電室５１６が形成されている。なお、ガラス基板５０２側に形成される表示電極５１２は各放電室５１６に対して２本ずつ配置されるように形成されている。上記アドレス電極５１１と表示電極５１２は図示略の交流電源に接続され、各電極に通電することで必要な位置の放電表示部５１０において蛍光体５１７を励起発光させてカラー表示ができるようになっている。
【００５４】
本実施形態では、表示電極５１２やバス電極５１２ａが本発明の製造方法に基づいて形成される。なお、表示電極５１２やバス電極５１２ａ以外のその他の部分、例えば不図示の両端の引き出し電極などを形成する場合にも本発明を適用できる。
【００５５】
本発明は、図１１に示す液晶装置を製造する際にも適用できる。図１１は、液晶装置の第１基板上の信号電極等の平面レイアウトを示すものである。この液晶装置は、この第１基板と、走査電極等が設けられた第２基板（図示せず）と、第１基板と第２基板との間に封入された液晶（図示せず）とから概略構成されている。図１１に示すように、第１基板３００上の画素領域３０３には、複数の信号電極３１０…が多重マトリクス状に設けられている。特に各信号電極３１０…は、各画素に対応して設けられた複数の画素電極部分３１０ａ…とこれらを多重マトリクス状に接続する信号配線部分３１０ｂ…とから構成されており、Ｙ方向に伸延している。また、符号３５０は１チップ構造の液晶駆動回路で、この液晶駆動回路３５０と信号配線部分３１０ｂ…の一端側（図中下側）とが第１引き回し配線３３１…を介して接続されている。また、符号３４０…は上下導通端子で、この上下導通端子３４０…と、図示しない第２基板上に設けられた端子とが上下導通材３４１…によって接続されている。また、上下導通端子３４０…と液晶駆動回路３５０とが第２引き回し配線３３２…を介して接続されている。
【００５６】
本実施形態では、上記第１基板３００上に設けられた信号配線部分３１０ｂ…、第１引き回し配線３３１…、第２引き回し配線３３２…が、各々本発明の製造方法に基づいて形成される。
【００５７】
本発明は図１２〜図１４に示す液晶表示装置を製造する際に適用できる。本実施形態の液晶表示装置は、スイッチング素子としてＴＦＴ（ＴｈｉｎＦｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）素子を用いたアクティブマトリクスタイプの透過型液晶装置である。図１２は該透過型液晶装置のマトリクス状に配置された複数の画素におけるスイッチング素子、信号線等の等価回路図である。図１３はデータ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の構造を示す要部平面図である。図１４は図１３のＡ−Ａ’線断面図である。なお、図１４においては、図示上側が光入射側、図示下側が視認側（観察者側）である場合について図示している。また、各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。
【００５８】
本実施形態の液晶表示装置において、図１２に示すように、マトリクス状に配置された複数の画素には、画素電極１０９と当該画素電極１０９への通電制御を行うためのスイッチング素子であるＴＦＴ素子１３０とがそれぞれ形成されており、画像信号が供給されるデータ線１０６ａが当該ＴＦＴ素子１３０のソースに電気的に接続されている。データ線１０６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給されるか、あるいは相隣接する複数のデータ線１０６ａに対してグループ毎に供給される。また、走査線１０３ａがＴＦＴ素子１３０のゲートに電気的に接続されており、複数の走査線１０３ａに対して走査信号Ｇ１、Ｇ２、…、Ｇｍが所定のタイミングでパルス的に線順次で印加される。また、画素電極１０９はＴＦＴ素子１３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ素子１３０を一定期間だけオンすることにより、データ線１０６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画素電極１０９を介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、後述する共通電極との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ここで、保持された画像信号がリークすることを防止するために、画素電極１０９と共通電極との間に形成される液晶容量と並列に蓄積容量１７０が付加されている。
【００５９】
次に、図１３を参照しながら、本実施形態の液晶表示装置の要部の平面構造について説明する。図１３に示すように、ＴＦＴアレイ基板上に、インジウム錫酸化物（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ， 以下、ＩＴＯと略記する）等の透明導電性材料からなる矩形状の画素電極１０９（点線部１０９Ａにより輪郭を示す）が複数、マトリクス状に設けられており、画素電極１０９の縦横の境界に各々沿ってデータ線１０６ａ、走査線１０３ａおよび容量線１０３ｂが設けられている。各画素電極１０９は、走査線１０３ａとデータ線１０６ａとの各交差部に対応して設けられたＴＦＴ素子１３０に電気的に接続されており、各画素毎に表示を行うことが可能な構造になっている。データ線１０６ａは、ＴＦＴ素子１３０を構成する例えばポリシリコン膜からなる半導体層１０１ａのうち、後述のソース領域にコンタクトホール１０５を介して電気的に接続されており、画素電極１０９は、半導体層１０１ａのうち、後述のドレイン領域にコンタクトホール１０８を介して電気的に接続されている。また、半導体層１０１ａのうち、後述のチャネル領域（図中左上がりの斜線の領域）に対向するように走査線１０３ａが配置されており、走査線１０３ａはチャネル領域に対向する部分でゲート電極として機能する。容量線１０３ｂは、走査線１０３ａに沿って略直線状に伸びる本線部（すなわち、平面的に見て、走査線１０３ａに沿って形成された第１領域）と、データ線１０６ａと交差する箇所からデータ線１０６ａに沿って前段側（図中上向き）に突出した突出部（すなわち、平面的に見て、データ線１０６ａに沿って延設された第２領域）とを有する。
【００６０】
次に、図１４を参照しながら、本実施形態の液晶表示装置の断面構造について説明する。図１４は上述した通り、図１３のＡ−Ａ’線断面図であり、ＴＦＴ素子１３０が形成された領域の構成について示す断面図である。本実施の形態の液晶表示装置においては、ＴＦＴアレイ基板１１０と、これに対向配置される対向基板１２０との間に液晶層１５０が挟持されている。ＴＦＴアレイ基板１１０は、透光性の基板本体１１０Ａ、その液晶層１５０側表面に形成されたＴＦＴ素子１３０、画素電極１０９、配向膜１４０を主体として構成されており、対向基板１２０は透光性のプラスチック基板（基板本体）１２０Ａと、その液晶層１５０側表面に形成された共通電極１２１と配向膜１６０とを主体として構成されている。そして、各基板１１０，１２０は、スペーサ１１５を介して所定の基板間隔（ギャップ）が保持されている。ＴＦＴアレイ基板１１０において、基板本体１１０Ａの液晶層１５０側表面には画素電極１０９が設けられ、各画素電極１０９に隣接する位置に、各画素電極１０９をスイッチング制御する画素スイッチング用ＴＦＴ素子１３０が設けられている。画素スイッチング用ＴＦＴ素子１３０は、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造を有しており、走査線１０３ａ、当該走査線１０３ａからの電界によりチャネルが形成される半導体層１０１ａのチャネル領域１０１ａ’、走査線１０３ａと半導体層１０１ａとを絶縁するゲート絶縁膜１０２、データ線１０６ａ、半導体層１０１ａの低濃度ソース領域１０１ｂおよび低濃度ドレイン領域１０１ｃ、半導体層１０１ａの高濃度ソース領域１０１ｄおよび高濃度ドレイン領域１０１ｅを備えている。上記走査線１０３ａ上、ゲート絶縁膜１０２上を含む基板本体１１０Ａ上には、高濃度ソース領域１０１ｄへ通じるコンタクトホール１０５、及び高濃度ドレイン領域１０１ｅへ通じるコンタクトホール１０８が開孔した第２層間絶縁膜１０４が形成されている。つまり、データ線１０６ａは、第２層間絶縁膜１０４を貫通するコンタクトホール１０５を介して高濃度ソース領域１０１ｄに電気的に接続されている。さらに、データ線１０６ａ上および第２層間絶縁膜１０４上には、高濃度ドレイン領域１０１ｅへ通じるコンタクトホール１０８が開孔した第３層間絶縁膜１０７が形成されている。すなわち、高濃度ドレイン領域１０１ｅは、第２層間絶縁膜１０４および第３層間絶縁膜１０７を貫通するコンタクトホール１０８を介して画素電極１０９に電気的に接続されている。
【００６１】
本実施形態では、ゲート絶縁膜１０２を走査線１０３ａに対向する位置から延設して誘電体膜として用い、半導体膜１０１ａを延設して第１蓄積容量電極１０１ｆとし、更にこれらに対向する容量線１０３ｂの一部を第２蓄積容量電極とすることにより、蓄積容量１７０が構成されている。また、ＴＦＴアレイ基板１１０Ａと画素スイッチング用ＴＦＴ素子１３０との間には、画素スイッチング用ＴＦＴ素子１３０を構成する半導体層１０１ａをＴＦＴアレイ基板１１０Ａから電気的に絶縁するための第１層間絶縁膜１１２が形成されている。さらに、ＴＦＴアレイ基板１１０の液晶層１５０側最表面、すなわち、画素電極１０９および第３層間絶縁膜１０７上には、電圧無印加時における液晶層１５０内の液晶分子の配向を制御する配向膜１４０が形成されている。したがって、このようなＴＦＴ素子１３０を具備する領域においては、ＴＦＴアレイ基板１１０の液晶層１５０側最表面、すなわち液晶層１５０の挟持面には複数の凹凸ないし段差が形成された構成となっている。他方、対向基板１２０には、基板本体１２０Ａの液晶層１５０側表面であって、データ線１０６ａ、走査線１０３ａ、画素スイッチング用ＴＦＴ素子１３０の形成領域（非画素領域）に対向する領域に、入射光が画素スイッチング用ＴＦＴ素子１３０の半導体層１０１ａのチャネル領域１０１ａ’や低濃度ソース領域１０１ｂ、低濃度ドレイン領域１０１ｃに侵入することを防止するための第２遮光膜１２３が設けられている。さらに、第２遮光膜１２３が形成された基板本体１２０Ａの液晶層１５０側には、その略全面にわたって、ＩＴＯ等からなる共通電極１２１が形成され、その液晶層１５０側には、電圧無印加時における液晶層１５０内の液晶分子の配向を制御する配向膜１６０が形成されている。
【００６２】
本実施形態では、データ線１０６ａ、ゲート電極を構成する走査線１０３ａ、容量線１０３ｂ、及び画素電極１０９等が、本発明の製造方法に基づいて形成される。
【００６３】
本発明は、有機ＥＬ装置を製造する場合にも適用できる。図１５〜図１７を参照しながら有機ＥＬ装置の製造方法について説明する。なお、図１５〜図１７には、説明を簡略化するために単一の画素についてのみが図示されている。
まず、基板Ｐが用意される。ここで、有機ＥＬ素子では後述する発光層による発光光を基板側から取り出すことも可能であり、また基板と反対側から取り出す構成とすることも可能である。発光光を基板側から取り出す構成とする場合、基板材料としてはガラスや石英、樹脂等の透明ないし半透明なものが用いられるが、特に安価なガラスが好適に用いられる。本例では、基板として図１５（ａ）に示すようにガラス等からなる透明基板Ｐが用いられる。そして、基板Ｐ上にアモルファスシリコン膜からなる半導体膜７００が形成される。次いで、この半導体膜７００に対してレーザアニールまたは固相成長法などの結晶化工程が行われ、半導体膜７００がポリシリコン膜に結晶化される。次いで、図１５（ｂ）に示すように、半導体膜（ポリシリコン膜）７００をパターニングして島状の半導体膜７１０が形成され、その表面に対してゲート絶縁膜７２０が形成される。次いで、図１５（ｃ）に示すようにゲート電極６４３Ａが形成される。次いで、この状態で高濃度のリンイオンが打ち込まれ、半導体膜７１０に、ゲート電極６４３Ａに対して自己整合的にソース・ドレイン領域６４３ａ、６４３ｂが形成される。なお、不純物が導入されなかった部分がチャネル領域６４３ｃとなる。次いで、図１５（ｄ）に示すように、コンタクトホール７３２、７３４を有する層間絶縁膜７３０が形成された後、これらコンタクトホール７３２、７３４内に中継電極７３６、７３８が埋め込まれる。次いで、図１５（ｅ）に示すように、層間絶縁膜７３０上に、信号線６３２、共通給電線６３３及び走査線（図１５に示さず）が形成される。ここで、中継電極７３８と各配線とは、同一工程で形成されていてもよい。このとき、中継電極７３６は、後述するＩＴＯ膜により形成されることになる。そして、各配線の上面を覆うように層間絶縁膜７４０が形成され、中継電極７３６に対応する位置にコンタクトホール（図示せず）が形成され、そのコンタクトホール内にも埋め込まれるようにＩＴＯ膜が形成され、さらにそのＩＴＯ膜がパターニングされて、信号線６３２、共通給電線６３３及び走査線（図示せず）に囲まれた所定位置に、ソース・ドレイン領域６４３ａに電気的に接続する画素電極６４１が形成される。ここで、信号線６３２及び共通給電線６３３、さらには走査線（図示せず）に挟まれた部分が、後述するように正孔注入層や発光層の形成場所となっている。
【００６４】
次いで、図１６（ａ）に示すように、前記の形成場所を囲むようにバンク６５０が形成される。このバンク６５０は仕切部材として機能するものであり、例えばポリイミド等の絶縁性有機材料で形成するのが好ましい。また、バンク６５０は、液滴吐出ヘッドから吐出される液状体組成物に対して非親和性を示すものが好ましい。バンク６５０に非親和性を発現させるためには、例えばバンク６５０の表面をフッ素系化合物などで表面処理するといった方法が採用される。フッ素化合物としては、例えばＣＦ４、ＳＦ５、ＣＨＦ３などがあり、表面処理としては、例えばプラズマ処理、ＵＶ照射処理などが挙げられる。そして、このような構成のもとに、正孔注入層や発光層の形成場所、すなわちこれらの形成材料の塗布位置とその周囲のバンク６５０との間に、十分な高さの段差６１１が形成される。次いで、図１６（ｂ）に示すように、基板Ｐの上面を上に向けた状態で、正孔注入層形成用材料を含む液状体組成物６１４Ａが液滴吐出ヘッドによりバンク６５０に囲まれた塗布位置、すなわちバンク６５０内に選択的に塗布される。次いで、図１６（ｃ）に示すように加熱あるいは光照射により液状体組成物６１４Ａの溶媒を蒸発させて、画素電極６４１上に、固形の正孔注入層６４０Ａが形成される。
【００６５】
次いで、図１７（ａ）に示すように、基板Ｐの上面を上に向けた状態で、液滴吐出ヘッドより、発光層形成用材料（発光材料）を含む液状体組成物６１４Ｂがバンク６５０内の正孔注入層６４０Ａ上に選択的に塗布される。発光層形成用材料を含む液状体組成物６１４Ｂを液滴吐出ヘッドから吐出すると、液状体組成物６１４Ｂはバンク６５０内の正孔注入層６４０Ａ上に塗布される。ここで、液状体組成物６１４Ｂの吐出による発光層の形成は、赤色の発色光を発光する発光層形成用材料を含む液状体組成物、緑色の発色光を発光する発光層形成用材料を含む液状体組成物、青色の発色光を発光する発光層形成用材料を含む液状体組成物を、それぞれ対応する画素に吐出し塗布することによって行う。なお、各色に対応する画素は、これらが規則的な配置となるように予め決められている。このようにして各色の発光層形成用材料を含む液状体組成物６１４Ｂを吐出し塗布したら、液状体組成物６１４Ｂ中の溶媒を蒸発させることにより、図１７（ｂ）に示すように正孔層注入層６４０Ａ上に固形の発光層６４０Ｂが形成され、これにより正孔層注入層６４０Ａと発光層６４０Ｂとからなる発光部６４０が得られる。その後、図１７（ｃ）に示すように、透明基板Ｐの表面全体に、あるいはストライプ状に反射電極６５４が形成される。こうして、有機ＥＬ素子が製造される。
【００６６】
上述したように、本実施形態では、正孔注入層６４０Ａ及び発光層６４０Ｂが液滴吐出法に基づいて形成され、本発明の製造方法が適用される。また、信号線６３２、共通給電線６３３、走査線、及び画素電極６４１等も、本発明の製造方法に基づいて形成される。
【００６７】
【発明の効果】
以上の説明で明らかなように、本発明によれば、液滴吐出装置を用いて基板上に異なる形態のパターンそれぞれを混在して形成する際、各パターンを一括して形成することが可能となるので、所望の精度でパターン形成しながら製造時間を短縮することができる。
【図面の簡単な説明】
【図１】本発明のデバイス製造装置の一例を示す概略斜視図である。
【図２】本発明のデバイスの製造方法が適用されるデバイスの一例であってプラズマ表示装置のブロック図である。
【図３】配線パターンの模式図である。
【図４】本発明のデバイスの製造方法を説明する図であって、基板上に設定されるビットマップを説明するための図である。
【図５】本発明のデバイスの製造方法を説明する図であって、基板上に設定されるビットマップを説明するための図である。
【図６】本発明のデバイスの製造方法を説明する図であって、ビットマップおける各液滴の吐出位置を示す拡大模式図である。
【図７】本発明のデバイスを備えた電子機器の一例を示す図である。
【図８】本発明のデバイスを備えた電子機器の一例を示す図である。
【図９】本発明のデバイスを備えた電子機器の一例を示す図である。
【図１０】本発明のデバイスの製造方法が適用されるプラズマ型表示装置を示す分解斜視図である。
【図１１】本発明のデバイスの製造方法が適用される液晶表示装置を示す平面図である。
【図１２】本発明のデバイスの製造方法が適用される液晶表示装置のスイッチング素子及び信号線等の等価回路図である。
【図１３】本発明のデバイスの製造方法が適用される液晶表示装置のＴＦＴアレイ基板の構造を示す平面図である。
【図１４】本発明のデバイスの製造方法が適用される液晶表示装置の要部断面図である。
【図１５】本発明のデバイスの製造方法が適用される有機ＥＬ装置の製造工程を示す模式図である。
【図１６】本発明のデバイスの製造方法が適用される有機ＥＬ装置の製造工程を示す模式図である。
【図１７】本発明のデバイスの製造方法が適用される有機ＥＬ装置の製造工程を示す模式図である。
【符号の説明】
１…インクジェットヘッド、２…Ｘ軸方向駆動モータ、
３…Ｙ軸方向駆動モータ、４…Ｘ軸方向駆動軸、５…Ｙ軸方向ガイド軸、
７…ステージ、８…クリーニング機構、９…基台、１５…ヒータ、
３０…配線パターン、３１…直線パターン（第１のパターン）、
３２…傾斜線パターン（第２のパターン）、
ＢＭ１…第１ビットマップ（第１のエリア）、
ＢＭ２…第２ビットマップ（第２のエリア）、
Ｃ…ビットの中心、ＣＯＮＴ…制御装置、Ｄ１…第１ビットの大きさ、
Ｄ２…第２ビットの大きさ、Ｄ３…第３ビットの大きさ、
ＩＪ…インクジェット装置（液滴吐出装置）、Ｍ１、Ｍ２…液滴の中心、
Ｐ…基板
【発明の属する技術分野】
本発明は、液滴吐出装置を用いて基板上にパターンを形成するデバイスの製造方法、デバイス製造装置、デバイス及び電子機器に関する。
【０００２】
【従来の技術】
従来より、半導体集積回路など微細な配線パターンを有するデバイスの製造方法としてフォトリソグラフィー法が多用されている。一方、下記特許文献１、特許文献２などに開示されているような液滴吐出方式を用いたデバイスの製造方法が注目されている。上記公報に開示されている技術は、パターン形成面にパターン形成用材料を含んだ液体材料を液滴吐出ヘッドから吐出することによって基板上に材料を配置し、配線パターンを形成するものであり、少量多種生産に対応可能である点などにおいて大変有効である。
【０００３】
【特許文献１】
特開平１１−２７４６７１号公報
【特許文献２】
特開２０００−２１６３３０号公報
【０００４】
【発明が解決しようとする課題】
ところで、デバイスに形成される配線パターンにおいて、一般に、直線パターンとこの直線パターンに傾斜する傾斜線パターンとが混在しており、あるいは異なる線幅を有する配線パターンが混在している。これらの異なる形態の配線パターンを同一の吐出条件で液滴吐出装置で形成しようとすると、所望のパターン精度が得られなくなる場合がある。例えば、直線パターンを形成する際に粗いドットで吐出動作を行っても直線パターンは所望のパターン精度で形成できるが、直線パターンを形成したときと同じドットで傾斜線パターンを形成しようとすると、傾斜線パターンの縁部が階段状となって所望の形状を得ることができず、デバイス性能を低下させてしまうといった問題が生じる。
【０００５】
この問題に対処するために、例えば、直線パターンを形成するエリアにおいては粗いドットで吐出動作を行い、斜線パターンを形成するエリアにおいては細かいドットで吐出動作を行うという製造方法を用いることが考えられる。
【０００６】
しかしながら、上記製造方法を実施するうえでは、液滴吐出装置において、粗いドットで吐出動作を行うエリアは、粗いビットマップを形成してそのビットマップに基づいて吐出位置を制御しなければならず、細かいドットで吐出動作を行うエリアは、細かいビットマップを形成してそのビットマップに基づいて吐出位置を制御しなければならないので、配線パターンの製造時間が長くなってしまうという問題点がある。
【０００７】
本発明は、このような事情に鑑みてなされたもので、液滴吐出装置を用いて基板上に異なる形態のパターンそれぞれを混在して形成する際、所望の精度でパターン形成をすることができるとともに、製造時間を短縮することができるデバイスの製造方法、デバイス製造装置、デバイス及び電子機器の提供を目的とする。
【０００８】
【課題を解決するための手段】
上記した目的を達成するために、本発明のデバイスの製造方法は、基板上に複数の単位領域を設定し、前記単位領域のそれぞれに対して液滴吐出装置より液体材料の液滴を吐出し、前記基板上に所定のパターンを形成するデバイスの製造方法であって、前記基板上に、第１の単位領域からなる第１のエリアと、前記第１の単位領域とは異なる大きさの第２の単位領域からなる第２のエリアとが設定し、前記第１の単位領域の大きさと前記第２の単位領域の大きさとの最大公約数を算出し、該最大公約数を第３の単位領域の大きさとして、前記第１のエリア及び前記第２のエリアを該第３の単位領域として再設定し、該第３の単位領域として規定される位置に前記液滴を吐出することを特徴とする。
このような方法によれば、第１のエリアに設定されたパターン及び第２のエリアに設定されたパターンを、液滴吐出装置を用いて一括して形成することが可能となるので、基板上に異なる形態のパターンそれぞれを混在して形成する際、所望の精度でパターン形成をすることができるとともに、製造時間を短縮することができる。
【０００９】
また、本発明のデバイスの製造方法は、前記第１の単位領域、第２の単位領域及び第３の単位領域は、ほぼ正方形の形状であることが好ましい。
このような方法によれば、最大公約数の算出が容易になり、さらに製造時間を短縮することが可能となる。
【００１０】
また、本発明のデバイスの製造方法は、前記第１の単位領域、第２の単位領域及び第３の単位領域の形状をほぼ正方形とし、各単位領域をなす正方形の一辺の長さを基準として前記最大公約数を算出することが好ましい。
このような方法によれば、最大公約数の算出がさらに容易になり、さらに製造時間を短縮することが可能となる。
【００１１】
また、本発明のデバイスの製造方法は、第１のパターンと、前記第１のパターンに対して異なる方向に延在する第２のパターンを形成する際に、前記第１のパターンと前記第２のパターンの接続箇所においては、前記第３の単位領域の略中心からずれた位置に、前記液滴吐出装置より液滴を吐出することが好ましい。
このような方法によれば、第３の単位領域で再設定したエリアの全体について、基板上に吐出された液滴相互の間隔を均一化することができ、パターンの接続箇所など断線などの不具合が生じ易い箇所についても、均一な膜厚を持たせた良好なパターンを形成することができる。
【００１２】
また、本発明のデバイスの製造方法は、前記第３の単位領域の略中心からずれた位置は、前記第１のパターン及び前記第２のパターンを形成するときの吐出間隔と前記接続箇所を形成するときの吐出間隔とが略同一になる位置であることが好ましい。
このような方法によれば、パターンの接続箇所を含む基板上の被吐出面全体について、液滴相互の間隔を均一化することができ、パターンの接続箇所など断線などの不具合が生じ易い箇所についても、均一な膜厚を持たせた良好なパターンを形成することができる。
【００１３】
また、本発明のデバイスの製造方法は、前記第３の単位領域の大きさに応じて前記液滴の吐出液量を制御することが好ましい。
【００１４】
また、本発明のデバイスの製造方法は、前記液滴の吐出液量の制御は、前記第３の単位領域の大きさに比例した制御とすることが好ましい。
このような方法によれば、形成可能な線幅をより狭めながら、高速にパターンを製造することが可能となる。
【００１５】
また、本発明のデバイスの製造方法は、前記第２のパターンを形成するときの液滴の吐出液量を、前記第１のパターンを形成するときの液滴の吐出液量より多くして吐出することが好ましい。
このような方法によれば、第１のパターンである直線形状パターンに比べて液滴の吐出間隔が広くなりがちな第２のパターンである傾斜形状パターンの形成において、十分な量の液滴を吐出することができ、斜線形状パターン部など断線などの不具合が生じ易い箇所についても、均一な膜厚を持たせた良好なパターンを形成することができる。
【００１６】
また、本発明のデバイス製造装置は、液体材料の液滴を吐出する液滴吐出装置を備えたデバイス製造装置であって、
液滴を吐出する第１の単位領域からなる第１のエリアと、前記第１の単位領域とは異なる大きさの第２の単位領域からなる第２のエリアとを設定し、前記第１の単位領域の大きさと前記第２の単位領域の大きさとの最大公約数を算出し、該最大公約数を第３の単位領域の大きさとして、前記第１のエリア及び前記第２のエリアを該第３の単位領域として再設定し、該第３の単位領域で規定される位置に前記吐出をするように制御する制御装置を備えることを特徴とする。
このような装置によれば、第１のエリアに設定されたパターン及び第２のエリアに設定されたパターンを、液滴吐出方式で一括して形成することが可能となるので、所望の精度で各種パターンを形成することができるとともに、製造時間を短縮することができる。
【００１７】
また、本発明のデバイス製造装置は、前記制御装置は、前記第１の単位領域、第２の単位領域及び第３の単位領域を正方形の形状として規定し、該第１の単位領域、第２の単位領域及び第３の単位領域それぞれの前記大きさを、各単位領域をなす正方形の一辺の長さで識別し、該長さを用いて前記最大公約数を算出することが好ましい。
このような装置によれば、最大公約数の算出が容易になり、さらに製造時間を短縮することが可能となる。
【００１８】
また、本発明のデバイスは、前記デバイス製造装置で製造されたことを特徴とする。
このようなデバイスによれば、所望のパターン精度を有するパターンを備え、断線などの不具合が生じにくくなる。
【００１９】
また、本発明の電子機器は、前記デバイスを備えたことを特徴とする。
本発明によれば、優れたデバイス性能を有し、製造時間を短縮することができる電子機器が提供される。
【００２０】
【発明の実施の形態】
以下、本発明のデバイスの製造方法及びデバイス製造装置について説明する。図１は本発明のデバイス製造装置の一実施形態を示す概略斜視図である。本発明のデバイス製造装置は、液滴吐出ヘッドから基板に対して液滴を吐出（滴下）することによりデバイスを製造するインクジェット装置（液滴吐出装置）である。
【００２１】
図１において、インクジェット装置ＩＪは、インクジェットヘッド１と、Ｘ軸方向駆動軸４と、Ｙ軸方向ガイド軸５と、制御装置ＣＯＮＴと、ステージ７と、クリーニング機構８と、基台９と、ヒータ１５とを備えている。
【００２２】
ステージ７は、このインクジェット装置ＩＪによりインク（液体材料）を設けられる基板Ｐを支持するものであって、基板Ｐを基準位置に固定する不図示の固定機構を備えている。
【００２３】
インクジェットヘッド１は、複数の吐出ノズルを備えたマルチノズルタイプのインクジェットヘッドであり、長手方向とＹ軸方向とを一致させている。複数の吐出ノズルは、インクジェットヘッド１の下面にＹ軸方向に並んで一定間隔で設けられている。インクジェットヘッド１の吐出ノズルからは、ステージ７に支持されている基板Ｐに対して、例えば導電性微粒子を含むインク（液体材料）が吐出される。
【００２４】
Ｘ軸方向駆動軸４には、Ｘ軸方向駆動モータ２が接続されている。Ｘ軸方向駆動モータ２はステッピングモータ等であり、制御装置ＣＯＮＴからＸ軸方向の駆動信号が供給されると、Ｘ軸方向駆動軸４を回転させる。Ｘ軸方向駆動軸４が回転すると、インクジェットヘッド１はＸ軸方向に移動する。
【００２５】
Ｙ軸方向ガイド軸５は、基台９に対して動かないように固定されている。ステージ７は、Ｙ軸方向駆動モータ３を備えている。Ｙ軸方向駆動モータ３はステッピングモータ等であり、制御装置ＣＯＮＴからＹ軸方向の駆動信号が供給されると、ステージ７をＹ軸方向に移動する。
【００２６】
制御装置ＣＯＮＴは、インクジェットヘッド１に液滴の吐出制御用の電圧を供給する。また、Ｘ軸方向駆動モータ２にインクジェットヘッド１のＸ軸方向の移動を制御する駆動パルス信号を、Ｙ軸方向駆動モータ３にステージ７のＹ軸方向の移動を制御する駆動パルス信号を供給する。
【００２７】
クリーニング機構８は、インクジェットヘッド１をクリーニングするものである。クリーニング機構８には、図示しないＹ軸方向の駆動モータが備えられている。このＹ軸方向の駆動モータの駆動により、クリーニング機構は、Ｙ軸方向ガイド軸５に沿って移動する。クリーニング機構８の移動も制御装置ＣＯＮＴにより制御される。
【００２８】
ヒータ１５は、ここではランプアニールにより基板Ｐを熱処理する手段であり、基板Ｐ上に塗布された液体材料に含まれる溶媒の蒸発及び乾燥を行う。このヒータ１５の電源の投入及び遮断も制御装置ＣＯＮＴにより制御される。なお、熱処理の手段としてはホットプレート、熱風送風機、電気炉などを用いても構わない。
【００２９】
本実施形態において、インクジェット装置ＩＪは基板Ｐ上に配線パターンを形成する。したがって、インクには、配線パターン形成用材料である導電性微粒子（金属微粒子）が含まれている。インクは、金属微粒子を所定の溶剤及びバインダー樹脂を用いてペースト化したものである。金属微粒子としては、例えば、金、銀、銅、鉄等が挙げられる。金属微粒子の粒径は５〜１００μｍであることが好ましく、可能な限り小さい（例えば５〜７μｍ）ことが好ましい。インクジェットヘッド１から基板Ｐに吐出された液体材料は、ヒータ１５で熱処理されることにより導電性膜に変換（製膜）される。またこれ以外の例として、配線パターン形成に用いられる導電性微粒子のほかに、絶縁性微粒子を含む液状体を液滴吐出装置により吐出して絶縁パターンの形成に応用してもよい。
【００３０】
なお、配線パターンを形成するインクとしては、有機金属化合物、有機金属錯体、及びそれに類するものを含むインクを用いることができる。有機金属化合物としては、例えば有機銀化合物が挙げられ、有機銀化合物を所定の溶媒に分散（溶解）した溶液を配線パターン形成用のインクとして用いることができる。この場合、溶媒としては例えばジエチレングリコールジエチルエーテルを用いることができる。インクとして有機銀化合物（有機金属化合物）を用いた場合、インクを熱処理又は光処理することで有機分が除去され、銀粒子（金属粒子）が残留して導電性が発現される。
【００３１】
インクジェット装置ＩＪは、インクジェットヘッド１と基板Ｐを支持するステージ７とを相対的に走査しつつ基板Ｐに対して液滴を吐出する。ここで、以下の説明において、Ｘ軸方向を走査方向（所定方向）、Ｘ軸方向と直交するＹ軸方向を非走査方向とする。したがって、インクジェットヘッド１の吐出ノズルは、非走査方向であるＹ軸方向に一定間隔で並んで設けられている。
【００３２】
次に、上述したインクジェット装置ＩＪを用いて配線パターンを形成する方法について説明する。以下の説明では、インクジェット装置ＩＪを用いてプラズマ表示装置の配線パターンを形成する例について説明する。
【００３３】
図２はプラズマ表示装置のブロック図の一例を示す図である。図２において、プラズマ表示装置５２は、マトリクス形式のカラー表示デバイスであるＡＣ型のプラズマディスプレイパネル５１と、画面（スクリーン）を構成する多数のセルを選択的に点灯させるための駆動ユニット５３とからなる。プラズマディスプレイパネル５１は、一対のサステイン電極Ｘｄ、Ｙｄが平行配置された面放電形式のプラズマディスプレイパネルであり、各セルにサステイン電極Ｘｄ、Ｙｄとアドレス電極Ａとが対応する３電極構造の電極マトリクスを有している。サステイン電極Ｘｄ、Ｙｄは画面のライン方向（水平方向）に延び、一方のサステイン電極Ｙｄはアドレッシングに際してライン単位にセルを選択するためのスキャン電極として用いられる。アドレス電極Ａは列単位にセルを選択するためのデータ電極であり、列方向（垂直方向）に延びている。駆動ユニット５３は、コントローラ５４、フレームメモリ５５、Ｘドライバ回路５６、Ｙドライバ回路５７、アドレスドライバ回路５８、及び図示しない電源回路を有している。駆動ユニット５３には外部装置から各ピクセルのＲＧＢの輝度レベル（階調レベル）を示す多値の映像データＤＲ、ＤＧ、ＤＢが、各種の同期信号とともに入力される。映像データＤＲ、ＤＧ、ＤＢは、フレームメモリ５５に一旦格納された後、コントローラ５４により各色毎にサブフレームデータＤｓｆに変換され、再びフレームメモリ５５に格納される。サブフレームデータＤｓｆは、階調表示のために１フレームを分割した各サブフレームにおけるセルの点灯の要否を示す２値データの集合である。Ｘドライバ回路５６はサステイン電極Ｘｄに対する電圧印加を担い、Ｙドライバ回路５７はサステイン電極Ｙｄに対する電圧印加を担う。アドレスドライバ回路５８は、フレームメモリ５５から転送されたサブフレームデータＤｓｆに応じて、アドレス電極Ａに選択的にアドレス電極を印加する。
【００３４】
図３は、図２に示したプラズマ表示装置の配線のうちの一部を示した拡大模式図である。図３に示す模式図において、基板Ｐ上には、Ｘ軸方向（第１の方向）に延在する直線パターン（第１のパターン）３１と、この直線パターン３１に接続し、直線パターン３１の延在方向に対して傾斜する方向（第２の方向）に延在する傾斜線パターン（第２のパターン）３２とが形成されている。傾斜線パターン３２は、例えば図２におけるドライバ回路とサステイン電極とを接続する引き出し線である。一方、直線パターン３１は、例えばサステイン電極である。以下の説明では、図３に示した直線パターン３１と傾斜線パターン３２とを有する配線パターン３０を形成する場合の手順を例に説明する。
【００３５】
まず、インクジェット装置ＩＪの制御装置ＣＯＮＴは、図４に示すように、基板Ｐ上に格子状の複数のビット（単位領域）からなるビットマップを設定する。ここで、制御装置ＣＯＮＴは、直線パターン３１を形成するために、所定の大きさＤ１を有する第１ビット（第１の単位領域）からなる第１ビットマップ（第１のエリア）ＢＭ１と、傾斜線パターン３２を形成するために、第１ビットとは異なる大きさＤ２を有する第２ビット（第２の単位領域）からなる第２ビットマップ（第２のエリア）ＢＭ２とを基板Ｐ上に設定する。本実施形態において、ビットは正方形状に設定されている。ここで、傾斜線パターン３２を形成するための第２ビットの大きさＤ２は、直線パターン３１を形成するための第１ビットの大きさＤ１より小さく設定されている。第２ビットを第１ビットより細かく設定することにより、傾斜線パターン３２を所望の形状に設定できる。すなわち、傾斜線パターンを粗い第１ビットで形成するより、傾斜線パターンを細かい第２ビットで形成するほうが、傾斜線パターンの縁部で生ずる階段形状などの凸凹を小さくすることができ、より細い傾斜線パターンについて良好な形状に形成することができる。
【００３６】
しかしながら、上記の第１ビットマップＢＭ１及び第２ビットマップＢＭ２を用いて配線パターンを形成すると、先ず、第１ビットマップＢＭ１を用いて直線パターン３１を形成し、次いで第２ビットマップＢＭ２を用いて傾斜線パターン３２を形成しなければならないので（換言すれば直線パターン３１及び傾斜線パターン３２を同時に形成することができないので）、製造時間が長くなるという問題点が生ずる。
【００３７】
すなわち、制御装置ＣＯＮＴは、第１ビットマップＢＭ１を用いて直線パターン３１を形成した後に、基板Ｐに対するビットマップの設定を第１ビットマップＢＭ１から第２ビットマップＢＭ２に変更しなければならない。具体的には、基板Ｐ上には不図示のアライメントマークが形成されており、インクジェット装置ＩＪにはアライメントマークを用いて基板Ｐの位置を検出するアライメント装置が設けられている。制御装置ＣＯＮＴは、アライメント装置を用いて基板Ｐの位置を検出し、この検出結果に基づいて、直線パターン３１に対して第２ビットマップＢＭ２を所定位置に設定しなければならない。これらの位置設定を高精度に行うために、第１ビットマップＢＭ１から第２ビットマップＢＭ２への設定変更には長時間が必要となる。
【００３８】
そこで、本実施形態では、上記製造時間が長くなるという問題点が発生することを回避すべく、以下に説明するように、インクジェット装置ＩＪの制御装置ＣＯＮＴが動作する。
まず、制御装置ＣＯＮＴは、第１ビットマップＢＭ１をなす第１ビット（第１の単位領域）の大きさＤ１と、第２ビットマップＢＭ２をなす第２ビット（第２の単位領域）の大きさＤ２との最大公約数を算出する。ここで、第１ビットの大きさＤ１は、第１ビットをなす正方形の一辺の長さであり、例えば６μｍとする。第２ビットの大きさＤ２は、第２ビットをなす正方形の一辺の長さであり、例えば４μｍとする。すると、制御装置ＣＯＮＴは、「６」と「４」の最大公約数である「２」を算出する。
【００３９】
次いで、制御装置ＣＯＮＴは、算出した最大公約数「２」を新たな単位領域（第３の単位領域）である第３ビットの大きさＤ３とする。そして、制御装置ＣＯＮＴは、図４に示す第１のエリア及び第２のエリアを、図５に示すような第３ビットの大きさＤ３を単位領域とするビットマップに再設定する。したがって、第３ビットの大きさＤ３をなす正方形の一辺の長さは、上記最大公約数である２μｍとなる。図５は、図４における直線パターン３１と傾斜線パターン３２の接続箇所について、ビットマップを再設定した状態を示した拡大模式図である。
【００４０】
次いで、制御装置ＣＯＮＴは、第３ビットの大きさＤ３で基板Ｐ上に再設定したビットマップに基づいて、基板Ｐに対してＸ軸方向に走査しつつ、その再設定したビットマップの複数のビットのうち、直線パターン３１及び傾斜線パターン３２の形成位置に該当するビットに対して、吐出動作を行わせる。これにより、基板Ｐ上には、直線パターン３１及び傾斜線パターン３２が同時に形成される。
【００４１】
これらにより、本実施形態によれば、第１ビット（第１の単位領域）からなる第１ビットマップＢＭ１（第１のエリア）と、第１ビットの大きさＤ１とは異なる大きさＤ２の第２ビット（第２の単位領域）からなる第２ビットマップＢＭ２（第２のエリア）とが設定されたときに、第１ビットの大きさＤ１と第２ビットの大きさＤ２の最大公約数を第３の単位領域（第３ビット）の大きさＤ３として、その第３ビットの大きさＤ３で第１のエリア及び第２のエリアを再設定し、第３ビットで規定される位置に液滴を吐出するので、第１のエリアに設けるパターンと第２のエリアに設けるパターンを一括して同時に形成することができ、高精度のパターンを高速に製造することができる。したがって、断線などの不具合の発生を抑えた高性能なデバイスを高速に製造できる。
【００４２】
上記実施形態では、第３ビットで再設定したビットマップにおける各ビットの略中心に、液滴の中心が位置するように吐出する。本発明はこれに限定されるものではなく、所望のビットについて吐出するときに、そのビットの中心からずれた位置に液滴を吐出させてもよい。
【００４３】
図６は、図４又は図５における直線パターン３１と傾斜線パターン３２の接続箇所における各液滴の吐出位置を示す拡大模式図である。原則として、ビットマップにおける各ビットの中心Ｃに、液滴の中心Ｍ１が位置するように吐出する。例えば、直線パターン３１と傾斜線パターン３２の接続箇所では、その接続箇所のビットの中心Ｃから少しずれた位置に、液滴の中心Ｍ２が位置するように吐出する。
【００４４】
ここで、液滴の中心Ｍ２の位置は、例えば、全ての液滴相互間の間隔が略同一となるような位置とする。すなわち、直線パターン３１及び傾斜線パターン３２を形成するときの吐出間隔と接続箇所を形成するときの吐出間隔とが略同一となる位置とする。
このように液滴の吐出位置を制御することで、パターンの接続箇所など断線などの不具合が生じ易い箇所についても、均一な膜厚を持たせた良好なパターンを形成することができる。
【００４５】
上記実施形態では、液滴の吐出液量は特に制御しなかったが、再設定されたビットマップをなす第３ビットの大きさＤ３に応じて液滴の吐出液量を制御してもよい。この制御をする場合は、第３ビットの大きさＤ３に比例させて液滴の吐出液量を制御することが好ましい。このように制御することで、形成可能な線幅をより狭めながら、高速にパターンを製造することが可能となる。
【００４６】
また、液滴の吐出液量を制御するときは、傾斜線パターン３２のような斜線形状パターンを形成するときの液滴の吐出液量を、直線パターン３１のような直線形状パターンを形成するときの液滴の吐出液量よりも大きくすることが好ましい。このように制御することで、直線形状パターンに比べて液滴の吐出間隔が広くなりがちな傾斜形状パターンの形成において十分な量の液滴を吐出することができ、斜線形状パターン部など断線などの不具合が生じ易い箇所についても、均一な膜厚を持たせた良好なパターンを形成することができる。
【００４７】
上記実施形態のデバイスの製造方法で製造した表示装置（デバイス）を備えた電子機器の例について説明する。
図７は、携帯電話の一例を示した斜視図である。図７において、符号１０００は携帯電話本体を示し、符号１００１は上記の表示装置を用いた表示部を示している。
【００４８】
図８は、腕時計型電子機器の一例を示した斜視図である。図８において、符号１１００は時計本体を示し、符号１１０１は上記の表示装置を用いた表示部を示している。
【００４９】
図９は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図９において、符号１２００は情報処理装置、符号１２０２はキーボードなどの入力部、符号１２０４は情報処理装置本体、符号１２０６は上記の表示装置を用いた表示部を示している。
【００５０】
図７から図９に示す電子機器は、上記実施形態の表示装置を備えているので、表示品位に優れ、明るい画面であって不具合の発生が少ない表示部を備えた電子機器を実現できるとともに、製造期間を短縮することができる。
【００５１】
なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能であり、実施形態で挙げた具体的な材料や層構成及び製造方法などはほんの一例に過ぎず、適宜変更が可能である。
【００５２】
例えば、上記実施形態では、本発明のデバイスの製造方法をプラズマ表示装置の製造に適用した例について説明したが、本発明は、これに限定されるものではなく、複数の形態を有する配線パターンを備えたデバイス、例えば、有機エレクトロルミネッセンス装置の構成要素となる配線パターンの製造、又は液晶表示装置の構成要素となる配線パターンの製造に適用することも可能である。また、その他のデバイスの例としては、電気泳動装置の配線パターン形成にも適用できる。以下、本発明の製造方法の適用例について説明する。
【００５３】
本発明は、図１０に示す電気光学装置としてのプラズマ型表示装置を製造する際に適用することができる。図１０に示すプラズマ型表示装置５００は、互いに対向して配置された（ガラス）基板５０１及びガラス基板５０２と、これらの間に形成された放電表示部５１０とから概略構成される。放電表示部５１０は、複数の放電室５１６が集合されてなり、複数の放電室５１６のうち、赤色放電室５１６（Ｒ）、緑色放電室５１６（Ｇ）、青色放電室５１６（Ｂ）の３つの放電室５１６が対になって１画素を構成するように配置されている。基板５０１の上面には所定の間隔でストライプ状にアドレス電極５１１が形成され、それらアドレス電極５１１と基板５０１の上面とを覆うように誘電体層５１９が形成され、更に誘電体層５１９上においてアドレス電極５１１、５１１間に位置して各アドレス電極５１１に沿うように隔壁５１５が形成されている。なお、隔壁５１５においてはその長手方向の所定位置においてアドレス電極５１１と直交する方向にも所定の間隔で仕切られており（図示略）、基本的にはアドレス電極５１１の幅方向左右両側に隣接する隔壁と、アドレス電極５１１と直交する方向に延設された隔壁により仕切られる長方形状の領域が形成され、これら長方形状の領域に対応するように放電室５１６が形成され、これら長方形状の領域が３つ対になって１画素が構成される。また、隔壁５１５で区画される長方形状の領域の内側には蛍光体５１７が配置されている。蛍光体５１７は、赤、緑、青の何れかの蛍光を発光するもので、赤色放電室５１６（Ｒ）の底部には赤色蛍光体５１７（Ｒ）が、緑色放電室５１６（Ｇ）の底部には緑色蛍光体５１７（Ｇ）が、青色放電室５１６（Ｂ）の底部には青色蛍光体５１７（Ｂ）が各々配置されている。ガラス基板５０２側には、先のアドレス電極５１１と直交する方向に複数のＩＴＯからなる透明表示電極５１２がストライプ状に所定の間隔で形成されるとともに、高抵抗のＩＴＯを補うために、金属からなるバス電極５１２ａが形成されている。また、これらを覆って誘電体層５１３が形成され、更にＭｇＯなどからなる保護膜５１４が形成されている。そして、前記基板５０１とガラス基板５０２との基板が、前記アドレス電極５１１…と表示電極５１２…を互いに直交させるように対向させて相互に貼り合わされ、基板５０１の隔壁５１５とガラス基板５０２側に形成されている保護膜５１４とで囲まれる空間部分を排気して希ガスを封入することで放電室５１６が形成されている。なお、ガラス基板５０２側に形成される表示電極５１２は各放電室５１６に対して２本ずつ配置されるように形成されている。上記アドレス電極５１１と表示電極５１２は図示略の交流電源に接続され、各電極に通電することで必要な位置の放電表示部５１０において蛍光体５１７を励起発光させてカラー表示ができるようになっている。
【００５４】
本実施形態では、表示電極５１２やバス電極５１２ａが本発明の製造方法に基づいて形成される。なお、表示電極５１２やバス電極５１２ａ以外のその他の部分、例えば不図示の両端の引き出し電極などを形成する場合にも本発明を適用できる。
【００５５】
本発明は、図１１に示す液晶装置を製造する際にも適用できる。図１１は、液晶装置の第１基板上の信号電極等の平面レイアウトを示すものである。この液晶装置は、この第１基板と、走査電極等が設けられた第２基板（図示せず）と、第１基板と第２基板との間に封入された液晶（図示せず）とから概略構成されている。図１１に示すように、第１基板３００上の画素領域３０３には、複数の信号電極３１０…が多重マトリクス状に設けられている。特に各信号電極３１０…は、各画素に対応して設けられた複数の画素電極部分３１０ａ…とこれらを多重マトリクス状に接続する信号配線部分３１０ｂ…とから構成されており、Ｙ方向に伸延している。また、符号３５０は１チップ構造の液晶駆動回路で、この液晶駆動回路３５０と信号配線部分３１０ｂ…の一端側（図中下側）とが第１引き回し配線３３１…を介して接続されている。また、符号３４０…は上下導通端子で、この上下導通端子３４０…と、図示しない第２基板上に設けられた端子とが上下導通材３４１…によって接続されている。また、上下導通端子３４０…と液晶駆動回路３５０とが第２引き回し配線３３２…を介して接続されている。
【００５６】
本実施形態では、上記第１基板３００上に設けられた信号配線部分３１０ｂ…、第１引き回し配線３３１…、第２引き回し配線３３２…が、各々本発明の製造方法に基づいて形成される。
【００５７】
本発明は図１２〜図１４に示す液晶表示装置を製造する際に適用できる。本実施形態の液晶表示装置は、スイッチング素子としてＴＦＴ（ＴｈｉｎＦｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）素子を用いたアクティブマトリクスタイプの透過型液晶装置である。図１２は該透過型液晶装置のマトリクス状に配置された複数の画素におけるスイッチング素子、信号線等の等価回路図である。図１３はデータ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の構造を示す要部平面図である。図１４は図１３のＡ−Ａ’線断面図である。なお、図１４においては、図示上側が光入射側、図示下側が視認側（観察者側）である場合について図示している。また、各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。
【００５８】
本実施形態の液晶表示装置において、図１２に示すように、マトリクス状に配置された複数の画素には、画素電極１０９と当該画素電極１０９への通電制御を行うためのスイッチング素子であるＴＦＴ素子１３０とがそれぞれ形成されており、画像信号が供給されるデータ線１０６ａが当該ＴＦＴ素子１３０のソースに電気的に接続されている。データ線１０６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給されるか、あるいは相隣接する複数のデータ線１０６ａに対してグループ毎に供給される。また、走査線１０３ａがＴＦＴ素子１３０のゲートに電気的に接続されており、複数の走査線１０３ａに対して走査信号Ｇ１、Ｇ２、…、Ｇｍが所定のタイミングでパルス的に線順次で印加される。また、画素電極１０９はＴＦＴ素子１３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ素子１３０を一定期間だけオンすることにより、データ線１０６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画素電極１０９を介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、後述する共通電極との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ここで、保持された画像信号がリークすることを防止するために、画素電極１０９と共通電極との間に形成される液晶容量と並列に蓄積容量１７０が付加されている。
【００５９】
次に、図１３を参照しながら、本実施形態の液晶表示装置の要部の平面構造について説明する。図１３に示すように、ＴＦＴアレイ基板上に、インジウム錫酸化物（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ， 以下、ＩＴＯと略記する）等の透明導電性材料からなる矩形状の画素電極１０９（点線部１０９Ａにより輪郭を示す）が複数、マトリクス状に設けられており、画素電極１０９の縦横の境界に各々沿ってデータ線１０６ａ、走査線１０３ａおよび容量線１０３ｂが設けられている。各画素電極１０９は、走査線１０３ａとデータ線１０６ａとの各交差部に対応して設けられたＴＦＴ素子１３０に電気的に接続されており、各画素毎に表示を行うことが可能な構造になっている。データ線１０６ａは、ＴＦＴ素子１３０を構成する例えばポリシリコン膜からなる半導体層１０１ａのうち、後述のソース領域にコンタクトホール１０５を介して電気的に接続されており、画素電極１０９は、半導体層１０１ａのうち、後述のドレイン領域にコンタクトホール１０８を介して電気的に接続されている。また、半導体層１０１ａのうち、後述のチャネル領域（図中左上がりの斜線の領域）に対向するように走査線１０３ａが配置されており、走査線１０３ａはチャネル領域に対向する部分でゲート電極として機能する。容量線１０３ｂは、走査線１０３ａに沿って略直線状に伸びる本線部（すなわち、平面的に見て、走査線１０３ａに沿って形成された第１領域）と、データ線１０６ａと交差する箇所からデータ線１０６ａに沿って前段側（図中上向き）に突出した突出部（すなわち、平面的に見て、データ線１０６ａに沿って延設された第２領域）とを有する。
【００６０】
次に、図１４を参照しながら、本実施形態の液晶表示装置の断面構造について説明する。図１４は上述した通り、図１３のＡ−Ａ’線断面図であり、ＴＦＴ素子１３０が形成された領域の構成について示す断面図である。本実施の形態の液晶表示装置においては、ＴＦＴアレイ基板１１０と、これに対向配置される対向基板１２０との間に液晶層１５０が挟持されている。ＴＦＴアレイ基板１１０は、透光性の基板本体１１０Ａ、その液晶層１５０側表面に形成されたＴＦＴ素子１３０、画素電極１０９、配向膜１４０を主体として構成されており、対向基板１２０は透光性のプラスチック基板（基板本体）１２０Ａと、その液晶層１５０側表面に形成された共通電極１２１と配向膜１６０とを主体として構成されている。そして、各基板１１０，１２０は、スペーサ１１５を介して所定の基板間隔（ギャップ）が保持されている。ＴＦＴアレイ基板１１０において、基板本体１１０Ａの液晶層１５０側表面には画素電極１０９が設けられ、各画素電極１０９に隣接する位置に、各画素電極１０９をスイッチング制御する画素スイッチング用ＴＦＴ素子１３０が設けられている。画素スイッチング用ＴＦＴ素子１３０は、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造を有しており、走査線１０３ａ、当該走査線１０３ａからの電界によりチャネルが形成される半導体層１０１ａのチャネル領域１０１ａ’、走査線１０３ａと半導体層１０１ａとを絶縁するゲート絶縁膜１０２、データ線１０６ａ、半導体層１０１ａの低濃度ソース領域１０１ｂおよび低濃度ドレイン領域１０１ｃ、半導体層１０１ａの高濃度ソース領域１０１ｄおよび高濃度ドレイン領域１０１ｅを備えている。上記走査線１０３ａ上、ゲート絶縁膜１０２上を含む基板本体１１０Ａ上には、高濃度ソース領域１０１ｄへ通じるコンタクトホール１０５、及び高濃度ドレイン領域１０１ｅへ通じるコンタクトホール１０８が開孔した第２層間絶縁膜１０４が形成されている。つまり、データ線１０６ａは、第２層間絶縁膜１０４を貫通するコンタクトホール１０５を介して高濃度ソース領域１０１ｄに電気的に接続されている。さらに、データ線１０６ａ上および第２層間絶縁膜１０４上には、高濃度ドレイン領域１０１ｅへ通じるコンタクトホール１０８が開孔した第３層間絶縁膜１０７が形成されている。すなわち、高濃度ドレイン領域１０１ｅは、第２層間絶縁膜１０４および第３層間絶縁膜１０７を貫通するコンタクトホール１０８を介して画素電極１０９に電気的に接続されている。
【００６１】
本実施形態では、ゲート絶縁膜１０２を走査線１０３ａに対向する位置から延設して誘電体膜として用い、半導体膜１０１ａを延設して第１蓄積容量電極１０１ｆとし、更にこれらに対向する容量線１０３ｂの一部を第２蓄積容量電極とすることにより、蓄積容量１７０が構成されている。また、ＴＦＴアレイ基板１１０Ａと画素スイッチング用ＴＦＴ素子１３０との間には、画素スイッチング用ＴＦＴ素子１３０を構成する半導体層１０１ａをＴＦＴアレイ基板１１０Ａから電気的に絶縁するための第１層間絶縁膜１１２が形成されている。さらに、ＴＦＴアレイ基板１１０の液晶層１５０側最表面、すなわち、画素電極１０９および第３層間絶縁膜１０７上には、電圧無印加時における液晶層１５０内の液晶分子の配向を制御する配向膜１４０が形成されている。したがって、このようなＴＦＴ素子１３０を具備する領域においては、ＴＦＴアレイ基板１１０の液晶層１５０側最表面、すなわち液晶層１５０の挟持面には複数の凹凸ないし段差が形成された構成となっている。他方、対向基板１２０には、基板本体１２０Ａの液晶層１５０側表面であって、データ線１０６ａ、走査線１０３ａ、画素スイッチング用ＴＦＴ素子１３０の形成領域（非画素領域）に対向する領域に、入射光が画素スイッチング用ＴＦＴ素子１３０の半導体層１０１ａのチャネル領域１０１ａ’や低濃度ソース領域１０１ｂ、低濃度ドレイン領域１０１ｃに侵入することを防止するための第２遮光膜１２３が設けられている。さらに、第２遮光膜１２３が形成された基板本体１２０Ａの液晶層１５０側には、その略全面にわたって、ＩＴＯ等からなる共通電極１２１が形成され、その液晶層１５０側には、電圧無印加時における液晶層１５０内の液晶分子の配向を制御する配向膜１６０が形成されている。
【００６２】
本実施形態では、データ線１０６ａ、ゲート電極を構成する走査線１０３ａ、容量線１０３ｂ、及び画素電極１０９等が、本発明の製造方法に基づいて形成される。
【００６３】
本発明は、有機ＥＬ装置を製造する場合にも適用できる。図１５〜図１７を参照しながら有機ＥＬ装置の製造方法について説明する。なお、図１５〜図１７には、説明を簡略化するために単一の画素についてのみが図示されている。
まず、基板Ｐが用意される。ここで、有機ＥＬ素子では後述する発光層による発光光を基板側から取り出すことも可能であり、また基板と反対側から取り出す構成とすることも可能である。発光光を基板側から取り出す構成とする場合、基板材料としてはガラスや石英、樹脂等の透明ないし半透明なものが用いられるが、特に安価なガラスが好適に用いられる。本例では、基板として図１５（ａ）に示すようにガラス等からなる透明基板Ｐが用いられる。そして、基板Ｐ上にアモルファスシリコン膜からなる半導体膜７００が形成される。次いで、この半導体膜７００に対してレーザアニールまたは固相成長法などの結晶化工程が行われ、半導体膜７００がポリシリコン膜に結晶化される。次いで、図１５（ｂ）に示すように、半導体膜（ポリシリコン膜）７００をパターニングして島状の半導体膜７１０が形成され、その表面に対してゲート絶縁膜７２０が形成される。次いで、図１５（ｃ）に示すようにゲート電極６４３Ａが形成される。次いで、この状態で高濃度のリンイオンが打ち込まれ、半導体膜７１０に、ゲート電極６４３Ａに対して自己整合的にソース・ドレイン領域６４３ａ、６４３ｂが形成される。なお、不純物が導入されなかった部分がチャネル領域６４３ｃとなる。次いで、図１５（ｄ）に示すように、コンタクトホール７３２、７３４を有する層間絶縁膜７３０が形成された後、これらコンタクトホール７３２、７３４内に中継電極７３６、７３８が埋め込まれる。次いで、図１５（ｅ）に示すように、層間絶縁膜７３０上に、信号線６３２、共通給電線６３３及び走査線（図１５に示さず）が形成される。ここで、中継電極７３８と各配線とは、同一工程で形成されていてもよい。このとき、中継電極７３６は、後述するＩＴＯ膜により形成されることになる。そして、各配線の上面を覆うように層間絶縁膜７４０が形成され、中継電極７３６に対応する位置にコンタクトホール（図示せず）が形成され、そのコンタクトホール内にも埋め込まれるようにＩＴＯ膜が形成され、さらにそのＩＴＯ膜がパターニングされて、信号線６３２、共通給電線６３３及び走査線（図示せず）に囲まれた所定位置に、ソース・ドレイン領域６４３ａに電気的に接続する画素電極６４１が形成される。ここで、信号線６３２及び共通給電線６３３、さらには走査線（図示せず）に挟まれた部分が、後述するように正孔注入層や発光層の形成場所となっている。
【００６４】
次いで、図１６（ａ）に示すように、前記の形成場所を囲むようにバンク６５０が形成される。このバンク６５０は仕切部材として機能するものであり、例えばポリイミド等の絶縁性有機材料で形成するのが好ましい。また、バンク６５０は、液滴吐出ヘッドから吐出される液状体組成物に対して非親和性を示すものが好ましい。バンク６５０に非親和性を発現させるためには、例えばバンク６５０の表面をフッ素系化合物などで表面処理するといった方法が採用される。フッ素化合物としては、例えばＣＦ４、ＳＦ５、ＣＨＦ３などがあり、表面処理としては、例えばプラズマ処理、ＵＶ照射処理などが挙げられる。そして、このような構成のもとに、正孔注入層や発光層の形成場所、すなわちこれらの形成材料の塗布位置とその周囲のバンク６５０との間に、十分な高さの段差６１１が形成される。次いで、図１６（ｂ）に示すように、基板Ｐの上面を上に向けた状態で、正孔注入層形成用材料を含む液状体組成物６１４Ａが液滴吐出ヘッドによりバンク６５０に囲まれた塗布位置、すなわちバンク６５０内に選択的に塗布される。次いで、図１６（ｃ）に示すように加熱あるいは光照射により液状体組成物６１４Ａの溶媒を蒸発させて、画素電極６４１上に、固形の正孔注入層６４０Ａが形成される。
【００６５】
次いで、図１７（ａ）に示すように、基板Ｐの上面を上に向けた状態で、液滴吐出ヘッドより、発光層形成用材料（発光材料）を含む液状体組成物６１４Ｂがバンク６５０内の正孔注入層６４０Ａ上に選択的に塗布される。発光層形成用材料を含む液状体組成物６１４Ｂを液滴吐出ヘッドから吐出すると、液状体組成物６１４Ｂはバンク６５０内の正孔注入層６４０Ａ上に塗布される。ここで、液状体組成物６１４Ｂの吐出による発光層の形成は、赤色の発色光を発光する発光層形成用材料を含む液状体組成物、緑色の発色光を発光する発光層形成用材料を含む液状体組成物、青色の発色光を発光する発光層形成用材料を含む液状体組成物を、それぞれ対応する画素に吐出し塗布することによって行う。なお、各色に対応する画素は、これらが規則的な配置となるように予め決められている。このようにして各色の発光層形成用材料を含む液状体組成物６１４Ｂを吐出し塗布したら、液状体組成物６１４Ｂ中の溶媒を蒸発させることにより、図１７（ｂ）に示すように正孔層注入層６４０Ａ上に固形の発光層６４０Ｂが形成され、これにより正孔層注入層６４０Ａと発光層６４０Ｂとからなる発光部６４０が得られる。その後、図１７（ｃ）に示すように、透明基板Ｐの表面全体に、あるいはストライプ状に反射電極６５４が形成される。こうして、有機ＥＬ素子が製造される。
【００６６】
上述したように、本実施形態では、正孔注入層６４０Ａ及び発光層６４０Ｂが液滴吐出法に基づいて形成され、本発明の製造方法が適用される。また、信号線６３２、共通給電線６３３、走査線、及び画素電極６４１等も、本発明の製造方法に基づいて形成される。
【００６７】
【発明の効果】
以上の説明で明らかなように、本発明によれば、液滴吐出装置を用いて基板上に異なる形態のパターンそれぞれを混在して形成する際、各パターンを一括して形成することが可能となるので、所望の精度でパターン形成しながら製造時間を短縮することができる。
【図面の簡単な説明】
【図１】本発明のデバイス製造装置の一例を示す概略斜視図である。
【図２】本発明のデバイスの製造方法が適用されるデバイスの一例であってプラズマ表示装置のブロック図である。
【図３】配線パターンの模式図である。
【図４】本発明のデバイスの製造方法を説明する図であって、基板上に設定されるビットマップを説明するための図である。
【図５】本発明のデバイスの製造方法を説明する図であって、基板上に設定されるビットマップを説明するための図である。
【図６】本発明のデバイスの製造方法を説明する図であって、ビットマップおける各液滴の吐出位置を示す拡大模式図である。
【図７】本発明のデバイスを備えた電子機器の一例を示す図である。
【図８】本発明のデバイスを備えた電子機器の一例を示す図である。
【図９】本発明のデバイスを備えた電子機器の一例を示す図である。
【図１０】本発明のデバイスの製造方法が適用されるプラズマ型表示装置を示す分解斜視図である。
【図１１】本発明のデバイスの製造方法が適用される液晶表示装置を示す平面図である。
【図１２】本発明のデバイスの製造方法が適用される液晶表示装置のスイッチング素子及び信号線等の等価回路図である。
【図１３】本発明のデバイスの製造方法が適用される液晶表示装置のＴＦＴアレイ基板の構造を示す平面図である。
【図１４】本発明のデバイスの製造方法が適用される液晶表示装置の要部断面図である。
【図１５】本発明のデバイスの製造方法が適用される有機ＥＬ装置の製造工程を示す模式図である。
【図１６】本発明のデバイスの製造方法が適用される有機ＥＬ装置の製造工程を示す模式図である。
【図１７】本発明のデバイスの製造方法が適用される有機ＥＬ装置の製造工程を示す模式図である。
【符号の説明】
１…インクジェットヘッド、２…Ｘ軸方向駆動モータ、
３…Ｙ軸方向駆動モータ、４…Ｘ軸方向駆動軸、５…Ｙ軸方向ガイド軸、
７…ステージ、８…クリーニング機構、９…基台、１５…ヒータ、
３０…配線パターン、３１…直線パターン（第１のパターン）、
３２…傾斜線パターン（第２のパターン）、
ＢＭ１…第１ビットマップ（第１のエリア）、
ＢＭ２…第２ビットマップ（第２のエリア）、
Ｃ…ビットの中心、ＣＯＮＴ…制御装置、Ｄ１…第１ビットの大きさ、
Ｄ２…第２ビットの大きさ、Ｄ３…第３ビットの大きさ、
ＩＪ…インクジェット装置（液滴吐出装置）、Ｍ１、Ｍ２…液滴の中心、
Ｐ…基板
Claims (12)
- 基板上に複数の単位領域を設定し、前記単位領域のそれぞれに対して液滴吐出装置より液体材料の液滴を吐出し、前記基板上に所定のパターンを形成するデバイスの製造方法であって、
前記基板上に、第１の単位領域からなる第１のエリアと、前記第１の単位領域とは異なる大きさの第２の単位領域からなる第２のエリアとが設定し、
前記第１の単位領域の大きさと前記第２の単位領域の大きさとの最大公約数を算出し、
該最大公約数を第３の単位領域の大きさとして、前記第１のエリア及び前記第２のエリアを該第３の単位領域として再設定し、該第３の単位領域として規定される位置に前記液滴を吐出することを特徴とするデバイスの製造方法。 - 前記第１の単位領域、第２の単位領域及び第３の単位領域は、ほぼ正方形の形状であることを特徴とする請求項１記載のデバイスの製造方法。
- 前記第１の単位領域、第２の単位領域及び第３の単位領域の形状をほぼ正方形とし、各単位領域をなす正方形の一辺の長さを基準として前記最大公約数を算出することを特徴とする請求項２記載のデバイスの製造方法。
- 第１のパターンと、前記第１のパターンに対して異なる方向に延在する第２のパターンを形成する際に、
前記第１のパターンと前記第２のパターンの接続箇所においては、前記第３の単位領域の略中心からずれた位置に、前記液滴吐出装置より液滴を吐出することを特徴とする請求項１乃至３のいずれか一項記載のデバイスの製造方法。 - 前記第３の単位領域の略中心からずれた位置は、前記第１のパターン及び前記第２のパターンを形成するときの吐出間隔と前記接続箇所を形成するときの吐出間隔とが略同一になる位置であることを特徴とする請求項４記載のデバイスの製造方法。
- 前記第３の単位領域の大きさに応じて前記液滴の吐出液量を制御することを特徴とする請求項１乃至５のいずれか一項記載のデバイスの製造方法。
- 前記液滴の吐出液量の制御は、前記第３の単位領域の大きさに比例した制御とすることを特徴とする請求項６記載のデバイスの製造方法。
- 前記第２のパターンを形成するときの液滴の吐出液量を、前記第１のパターンを形成するときの液滴の吐出液量より多くして吐出することを特徴とする請求項４乃至７のいずれか一項記載のデバイスの製造方法。
- 液体材料の液滴を吐出する液滴吐出装置を備えたデバイス製造装置であって、
液滴を吐出する第１の単位領域からなる第１のエリアと、前記第１の単位領域とは異なる大きさの第２の単位領域からなる第２のエリアとを設定し、前記第１の単位領域の大きさと前記第２の単位領域の大きさとの最大公約数を算出し、該最大公約数を第３の単位領域の大きさとして、前記第１のエリア及び前記第２のエリアを該第３の単位領域として再設定し、該第３の単位領域で規定される位置に前記吐出をするように制御する制御装置を備えることを特徴とするデバイス製造装置。 - 前記制御装置は、前記第１の単位領域、第２の単位領域及び第３の単位領域を正方形の形状として規定し、該第１の単位領域、第２の単位領域及び第３の単位領域それぞれの前記大きさを、各単位領域をなす正方形の一辺の長さで識別し、該長さを用いて前記最大公約数を算出することを特徴とする請求項９記載のデバイス製造装置。
- 請求項９又は１０記載のデバイス製造装置で製造されたことを特徴とするデバイス。
- 請求項１１記載のデバイスを備えたことを特徴とする電子機器。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003090490A JP3603896B2 (ja) | 2002-04-19 | 2003-03-28 | デバイスの製造方法、デバイス製造装置、デバイス及び電子機器 |
| US10/411,121 US6871339B2 (en) | 2002-04-19 | 2003-04-11 | Method of manufacturing a device, device manufacturing apparatus, device, and electronic apparatus |
| TW092108695A TWI224355B (en) | 2002-04-19 | 2003-04-15 | Device manufacturing method, device manufacturing apparatus, device, and electronic apparatus |
| CNB031231500A CN1236660C (zh) | 2002-04-19 | 2003-04-17 | 器件制造方法以及器件制造装置 |
| KR10-2003-0024289A KR100519173B1 (ko) | 2002-04-19 | 2003-04-17 | 디바이스의 제조 방법 및 디바이스 제조 장치 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002118290 | 2002-04-19 | ||
| JP2003090490A JP3603896B2 (ja) | 2002-04-19 | 2003-03-28 | デバイスの製造方法、デバイス製造装置、デバイス及び電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004006764A true JP2004006764A (ja) | 2004-01-08 |
| JP3603896B2 JP3603896B2 (ja) | 2004-12-22 |
Family
ID=29253611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003090490A Expired - Fee Related JP3603896B2 (ja) | 2002-04-19 | 2003-03-28 | デバイスの製造方法、デバイス製造装置、デバイス及び電子機器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6871339B2 (ja) |
| JP (1) | JP3603896B2 (ja) |
| KR (1) | KR100519173B1 (ja) |
| CN (1) | CN1236660C (ja) |
| TW (1) | TWI224355B (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005251730A (ja) * | 2004-01-16 | 2005-09-15 | Novaled Gmbh | アクティブマトリックスディスプレイ用のピクセル |
| JP2006134624A (ja) * | 2004-11-04 | 2006-05-25 | Seiko Epson Corp | 電気光学装置、及び、それを用いた電子機器 |
| KR100862000B1 (ko) | 2007-05-07 | 2008-10-07 | 삼성전기주식회사 | 잉크젯 인쇄방법 |
| US7678411B2 (en) | 2004-08-27 | 2010-03-16 | Seiko Epson Corporation | Method of forming wiring pattern and method of forming gate electrode for TFT |
| JP2010067981A (ja) * | 2008-09-10 | 2010-03-25 | Samsung Electro-Mechanics Co Ltd | インクジェット装置を用いた配線印刷方法 |
| WO2020095760A1 (ja) * | 2018-11-08 | 2020-05-14 | 株式会社ジャパンディスプレイ | 表示装置、及びその製造方法 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004066133A (ja) * | 2002-08-07 | 2004-03-04 | Seiko Epson Corp | 製造システム、その制御装置、制御方法、制御システム及び制御プログラム |
| CN1714446B (zh) * | 2002-12-20 | 2010-04-28 | 国际商业机器公司 | Ic块图形的方法、由此形成的ic以及分析方法 |
| KR101205191B1 (ko) | 2003-12-19 | 2012-11-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 집적 회로 |
| US7566010B2 (en) * | 2003-12-26 | 2009-07-28 | Semiconductor Energy Laboratory Co., Ltd. | Securities, chip mounting product, and manufacturing method thereof |
| JP4161964B2 (ja) * | 2004-03-09 | 2008-10-08 | セイコーエプソン株式会社 | パターン形成方法、パターン形成システムおよび電子機器 |
| JP4033174B2 (ja) * | 2004-06-10 | 2008-01-16 | セイコーエプソン株式会社 | 液晶基板の製造方法および液晶基板の製造装置 |
| US7494923B2 (en) * | 2004-06-14 | 2009-02-24 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of wiring substrate and semiconductor device |
| JP4389747B2 (ja) * | 2004-10-12 | 2009-12-24 | セイコーエプソン株式会社 | パターン形成方法および配線形成方法 |
| US7858451B2 (en) * | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
| US20090160881A1 (en) * | 2007-12-20 | 2009-06-25 | Seiko Epson Corporation | Integrated circuit device, electro-optical device, and electronic instrument |
| US8809747B2 (en) * | 2012-04-13 | 2014-08-19 | Lam Research Corporation | Current peak spreading schemes for multiplexed heated array |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU9451098A (en) * | 1997-10-14 | 1999-05-03 | Patterning Technologies Limited | Method of forming an electronic device |
| US6054395A (en) * | 1997-10-24 | 2000-04-25 | Micron Technology, Inc. | Method of patterning a semiconductor device |
| JP4741045B2 (ja) | 1998-03-25 | 2011-08-03 | セイコーエプソン株式会社 | 電気回路、その製造方法および電気回路製造装置 |
| JP2000216330A (ja) | 1999-01-26 | 2000-08-04 | Seiko Epson Corp | 積層型半導体装置およびその製造方法 |
| JP2002006325A (ja) * | 2000-06-20 | 2002-01-09 | Nec Corp | 液晶表示パネルの製造方法 |
| JP2002365614A (ja) * | 2001-06-04 | 2002-12-18 | Nec Kagoshima Ltd | 液晶表示装置の製造方法 |
| KR100490048B1 (ko) * | 2001-06-19 | 2005-05-17 | 삼성전자주식회사 | 액정 표시 장치 제조용 인라인 시스템 및 이를 이용하는 액정 표시 장치의 제조 방법 |
-
2003
- 2003-03-28 JP JP2003090490A patent/JP3603896B2/ja not_active Expired - Fee Related
- 2003-04-11 US US10/411,121 patent/US6871339B2/en not_active Expired - Fee Related
- 2003-04-15 TW TW092108695A patent/TWI224355B/zh not_active IP Right Cessation
- 2003-04-17 KR KR10-2003-0024289A patent/KR100519173B1/ko not_active IP Right Cessation
- 2003-04-17 CN CNB031231500A patent/CN1236660C/zh not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005251730A (ja) * | 2004-01-16 | 2005-09-15 | Novaled Gmbh | アクティブマトリックスディスプレイ用のピクセル |
| US7678411B2 (en) | 2004-08-27 | 2010-03-16 | Seiko Epson Corporation | Method of forming wiring pattern and method of forming gate electrode for TFT |
| JP2006134624A (ja) * | 2004-11-04 | 2006-05-25 | Seiko Epson Corp | 電気光学装置、及び、それを用いた電子機器 |
| KR100862000B1 (ko) | 2007-05-07 | 2008-10-07 | 삼성전기주식회사 | 잉크젯 인쇄방법 |
| JP2010067981A (ja) * | 2008-09-10 | 2010-03-25 | Samsung Electro-Mechanics Co Ltd | インクジェット装置を用いた配線印刷方法 |
| WO2020095760A1 (ja) * | 2018-11-08 | 2020-05-14 | 株式会社ジャパンディスプレイ | 表示装置、及びその製造方法 |
| JP2020077535A (ja) * | 2018-11-08 | 2020-05-21 | 株式会社ジャパンディスプレイ | 表示装置、及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3603896B2 (ja) | 2004-12-22 |
| KR20030083591A (ko) | 2003-10-30 |
| CN1236660C (zh) | 2006-01-11 |
| US6871339B2 (en) | 2005-03-22 |
| TW200403707A (en) | 2004-03-01 |
| US20040083446A1 (en) | 2004-04-29 |
| KR100519173B1 (ko) | 2005-10-07 |
| CN1452450A (zh) | 2003-10-29 |
| TWI224355B (en) | 2004-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3603896B2 (ja) | デバイスの製造方法、デバイス製造装置、デバイス及び電子機器 | |
| US11404017B2 (en) | Electro-optical device | |
| KR100592374B1 (ko) | 컬러 필터의 제조 방법, 박막 트랜지스터의 제조 방법, 전기 광학 장치의 제조 방법 및 전계 발광 장치의 제조 방법 | |
| TWI292282B (en) | Device, method of manufacture therefor, manufacturing method for active-matrix substrate, electrooptical apparatus and electronic apparatus | |
| JP2004335169A (ja) | 有機ｅｌ装置および電子機器 | |
| JP2005174906A (ja) | 電気光学装置および電子機器 | |
| JP2007183641A (ja) | インクジェットプリンティングシステム及びこれを用いた製造方法 | |
| JP2009163272A (ja) | 発光装置及び電子機器 | |
| US20060017373A1 (en) | Mother glass and method of fabricating organic electro luminescence display device using the same | |
| JP2005174907A (ja) | 電気光学装置および電子機器 | |
| JP2005131498A (ja) | 液滴塗布方法と液滴塗布装置及びデバイス並びに電子機器 | |
| JP2005107168A (ja) | アクティブマトリクス型表示装置 | |
| JP2005085877A (ja) | デバイスの製造方法、デバイス及び電子機器 | |
| JP2006150342A (ja) | 液滴吐出方法、電気光学装置の製造方法及び電子機器 | |
| US7196747B2 (en) | Flat panel display comprising semiconductor layer with heterogeous lines | |
| CN100409042C (zh) | 器件的制造方法、器件以及电子机器 | |
| JP2004326126A (ja) | カラーフィルタの製造方法、薄膜トランジスタの製造方法、電気光学装置の製造方法、エレクトロルミネッセンス装置の製造方法 | |
| JP2010151866A (ja) | 表示装置および表示装置の製造方法、ならびに薄膜トランジスタ基板および薄膜トランジスタ基板の製造方法 | |
| KR100792796B1 (ko) | 유기 발광 소자 패널의 구동 방법 | |
| JP2007140324A (ja) | 電気光学装置、電気光学装置の製造方法、電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040218 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20040218 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040219 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20040517 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040525 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040722 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040907 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040920 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081008 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121008 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121008 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |