JP2003527026A - 最適化されたターボ復号器 - Google Patents

Abstract

(57)【要約】 妨害された通信路を介して伝達されるデータ信号（^Ｄ）を復号するためのターボ復号器は、記号推定器（ＭＡＰ＿ＤＥＣ）を備えている。この記号推定器は、演算手段を含んで構成されており、これは、送信側で用いられるエラー保護符号の情報を用いて、遷移メトリック値、前後方再帰メトリック値、および、それらから構成される出力値（ＬＬＲ）を算定するものである。この演算手段は、上述の数値の少なくとも１種を生成するために、組み合わせ論理から構築されたハードウェア演算モジュール（ＲＢ１／２／３）の少なくとも１つを含んで構成されている。

Description

【発明の詳細な説明】

本発明は、請求項１の前提構成に基づく、送信器側でターボ符号によってエラ
ー保護符号化され（fehlerschutzcodierten）、妨害された通信路を介して伝達
され、そして受信器で検出されるデータ信号を復号するためのターボ復号器に関
するものである。

【０００１】 情報技術の基本課題は、妨害通信路において、できるだけエラーの無いように
データ信号を伝達することにある。これを達成するために、伝達されるべきデー
タ信号に通信路符号化が行われる。伝送されるべき信号は、通信路符号化によっ
て、伝達通信路の特性に適合される。多数の異なる通信路符号化方法が使用され
る。通信路符号化（エラー保護符号化とも称される）の原則は、伝達される信号
に適切な冗長性を与えることによって、効果的なエラー保護を達成するというこ
とに基づいている。

【０００２】 移動式無線システムの場合は、信号伝送に関連して特に困難が生じる。このこ
とは、一方では、移動式無線システムの場合、時間的変化で多重反射、同通信路
妨害、ドップラー偏移、およびノイズが、受信器での極めて強い信号妨害を生じ
させることに起因している。他方、面積および経費の関係から、移動局の受信器
に使用できるエネルギーとハードウェアの資源は制限されている。従って、移動
無線技術では、できる限り少ない信号処理経費（資源エネルギーの保護）を用い
て、最大限のハードウェア効果（つまり、少ない面積で経費をかけず）としての
できるだけ低いエラー率で、送信された信号の再構築を達成することが試みられ
ている。

【０００３】 上述の要求は、通例として、同時に最適化することができないのではなく、受
信器の目的を見据えたソフトウェア／ハードウェア配置によって、要求の間で意
義のある均等化または妥協が行われなければならないことが明らかである。

【０００４】 エラー保護符号化の現在の方法は、いわゆる「ターボ符号化」である。ターボ
符号化においては、いわゆる「ターボ符号」が使用される。ターボ符号は、双方
向の平行に相互に連結した再帰重畳符号（rekursive Faltungscodes）である。
ターボ符号は、特に大きなデータブロックの伝達の場合に、エラー保護符号化の
極めて効果的な形態を表現する。

【０００５】 ターボ符号を復号するために、受信器にターボ復号器を挿入する。このような
復号器は、以下に述べる従来技術を代表するP.Jungの著書『デジタル移動式無線
システムの解析と設計』（Stuttgart, B.G. Teubner, 1997 343〜 368ページ）
、特に図Ｅ．２に記載されている。ターボ符号器は、２つの再帰的に接続された
ＭＡＰ記号推定器から構成され、これらの間にターボ符号インターリーバ（Turb
o-Code-Verschachteler）が配置されている。

【０００６】 ターボ符号を実施する際に障害となるのは、反復信号処理および２つのＭＡＰ
記号推定器のせいで、ターボ復号器が該当する信号処理経費とハードウェア経費
とを必要とすることである。

【０００７】 従って、これまで、ターボ符号は、例えば衛星通信システムのような、資源が
あまり制限されていないシステムに使用されている。移動無線器の分野では、言
及された制限が原因で、ターボ符号は、まだ使用されていない。

【０００８】 本発明の目的は、ターボ復号器を提供することである。ターボ復号器は、代表
的なハードウェア使用の際に、信号処理の少ない、それゆえエネルギー源を節約
した信号復号を可能にする。特に、本発明のターボ復号器は、移動無線受信器へ
の使用に適することが意図されている。

【０００９】 本課題を解決するために、請求項１の特徴がある。

【００１０】 従って、本発明の概念は、演算手段に備えられて組み合わせ論理からなる（少
なくとも１つの）ハードウェア演算チップによって、遷移メトリック値および／
または前後方再帰メトリック値および／または出力値を算定する際に、信号処理
の適切な促進に導くことにある。すなわち、いわゆるターボ符号器演算手順の少
なくとも１つを、ハードウェアにおいて完全に実行することによって、時間およ
びエネルギーを消費するプログラム工程（Programm-Abarbeitung）は、この地点
において行われなくなる。これにより、全ターボ符号系列を、はるかに加速でき
る。

【００１１】 本発明によるターボ符号器の有効な実施形態は、演算手段が遷移メトリック値
を生成するための第１ハードウェア演算チップを含んでいることを特徴としてい
る。なお、第１ハードウェア演算チップは、並列に配置された４つの加算器及び
加算器の後ろに接続された２補数段階の少なくとも１つとから構成されている。
このようにして、最短時間で、（異なる８つの数値を仮定できる）１６の遷移メ
トリックを同時に算定できる。

【００１２】 本発明によるターボ符号器の他の有効な実施形態は、演算手段が、前後方再帰
メトリック値を生成するための第２ハードウェア演算チップを含んでいることを
特徴としている。なお、第２ハードウェア演算チップは、並列に配置された加算
器の数Ｑからなる加算段階と、並列に配置された最大ユニットからなる最大化段
階とから構成されている。また、各最大ユニットは、その入力部において２つの
加算器の出力を受信し、加算器出力のうち最大のものをその出力部において出力
する。このようにして、最短時間で８つの前後方再帰メトリック値を同時に算定
できる。

【００１３】 記号推定器は、第２ハードウェア演算チップを制御するための制御手段を含ん
で構成されていることが好ましい。なお、この制御手段は、前後方再帰メトリッ
ク値を算定するために、データブロック内においてスライドするインターバル境
界線を備える前後方再帰インターバルが用いられるという効果を有する。

【００１４】 出力値を速く算定することを、第３ハードウェア演算チップを備えることによ
って達成する。なお、第３ハードウェア演算チップは、並列に配置された加算器
の数Ｐからなる加算段階、および、平行に配置された２つの最大ユニットからな
る最大化段階を含んで構成されている。さらに、各最大ユニットは、その入力部
においてＰ／２加算器の出力を受信し、加算器出力のうち最大のものを、その出
力部において出力する。

【００１５】 もちろん、演算手段は、上述の３つのハードウェア演算チップの全てを含んで
構成されることも可能である。この場合、演算手段において、最も重要な算定工
程を直接的な信号処理において（プログラム工程なしに）実行する、配線で接続
された（festverschaltete）３つのデータパスが用いられる。

【００１６】 本発明によるターボ符号器は、ターボインターリービング手順およびターボデ
インターリービング手順を行うため、かつ、事前に設定された系列プログラムに
したがって一時的な通信路状態の代表的な統計上の情報を算定するための、デジ
タル信号プロセッサ（ＤＳＰ）も含んで構成されることが好ましい。このとき、
ＤＳＰは、データを交換するために、双方向のインターフェースを介して記号推
定器と接続する。言い換えると、ターボ符号器を、ソフトウェア工程に基づいた
演算部（系列プログラムを備えたＤＳＰ）と、ハードウェア領域上でほぼ稼動し
ている演算部（記号推定器）とに分割する。この分割の際に、２つの演算部間の
データ転送が、双方向のインターフェースによって実現される。なお、この分割
は、低コストな信号処理と信頼できるハードウェアのコストとの間での譲歩の観
点から、特に有効だということが証明される。

【００１７】 本発明によるターボ符号器の他の有効な変型は、記号推定器がターボ符号器工
程の反復ループ（Iterationsschleife）中に、第１および第２の両方の信頼情報
（ersten Zuverlaessigkeitsinformation）を算定するために用いられることを
特徴としている。この多重化された記号推定器の作動によって、（ターボ符号復
号器の場合に必然的に高まる）ハードウェアのコストをなおも許容範囲受け入れ
られる限界内に保つことができるようになる。

【００１８】 本発明の更に有利な形態を従属請求項に挙げる。

【００１９】 以下に、本発明を、図を参考にした実施例に基づいて説明する。

【００２０】 図１は、移動式無線システムの送信器Ｓおよび受信器Ｅを示す。送信器Ｓは、
例えば基地局に、受信器Ｅは、移動式無線システムの移動局に含まれている。

【００２１】 送信器Ｓは、ターボ符号器ＴＣＯＤ、変調器ＭＯＤおよび送信アンテナＳＡを
備えている。

【００２２】 ターボ符号器ＴＣＯＤは、デジタル入力信号を、データ記号例えばビット）ｕ ₁ 、ｕ₂、・・・の形態で受信する。以下に、ブロックごとの符号化に基づいて、
Ｎ入力信号データ記号（例えば、ビット）ｕ_n,ｎ＝１、２、・・・、Ｎから構成
される、最終的系列Ｕ＝（ｕ₁、ｕ₂、・・・、ｕ_N）を考察する。この場合、数
Ｎは、ブロックの大きさである。

【００２３】 入力信号は、伝送されるべき有用な情報（例えば、音声メッセージ）を搬送し
ている。例えば、マイクロフォン増幅器アナログ／デジタル変換器を介して回路
網（図示せず）を生成できる。

【００２４】 ターボ符号器ＴＣＯＤは、デジタル入力信号にエラー保護符号化のための冗長
性を供給する。ターボ符号器ＴＣＯＤの出力部には、エラー保護符号化されたデ
ータ信号がＫデータ記号（ビット）、Ｄ＝（ｄ₁, ｄ₂, ・・, ｄ_K）からなる系
列Ｄの形態で存在する。

【００２５】 Ｎ／Ｋ（入力ビット数／出力ビット数）比率は、符号器の符号率Ｒ_cとして示
される。

【００２６】 変調器ＭＯＤは、エラー保護符号化されたデータ信号を搬送信号に変調する。
エラー保護符号化されたデータ信号によって変調された搬送信号は、無線信号Ｆ
Ｓとして送信アンテナＳＡを介して発信される前に、図示していない方法によっ
て、送信フィルターによってスペクトル状に形成され、送信増幅器によって増幅
される。

【００２７】 受信器Ｅは、受信アンテナＥＡ、復調器ＤＭＯＤおよびターボ復号器ＴＤＥＣ
を備えている。

【００２８】 受信アンテナＥＡは、環境の影響と、他の加入者の無線信号による妨害とによ
って妨害された無線信号ＦＳを受信し、これを復調器ＤＭＯＤに導入する。

【００２９】 復調器ＤＭＯＤは、受信された無線信号ＦＳを、無線通信路で受けた信号妨害
を考慮しながら補正する。復調器ＤＭＯＤの出力部に提供された補正データ信号
は、データ記号系列^Ｄ＝（^ｄ₁,^ｄ₂,..,^ｄ_k）の形態で存在し、その要素^ｄ₁ ,^ｄ₂,..,^ｄ_kは、エラー保護符号化されたデータ記号系列Ｄのデータ記号ｄ₁,
ｄ₂,・・,ｄ_Kの値が連続した推測値である。

【００３０】 均等化されたデータ信号は、ターボ復号器ＴＤＥＣに導入され、その出力部に
、復号された出力信号系列^Ｕ＝（^ｕ₁,^ｕ₂,..,^ｕ_N）が提供される。復号され
た出力信号系列^Ｕの要素^ｕ₁,^ｕ₂,..,^ｕ_Nは、入力信号の符号ストック（例え
ば０，１）からの抽象的な値の形態での、送信器側の入力信号のデータ記号ｕ₁
、ｕ₂、・・・、ｕ_Nの仮定である。

【００３１】 データ記号エラー率は、エラー推定ｕ_n≠^ｕ_n（ｎ＝１、２、・・・）の相対
頻度によって定義される。データ記号エラー率は、移動無線を使用する場合、特
定の最大許容値を上回ってはならない。

【００３２】 本発明のターボ復号器の実施形態を記述する前に、本発明を最もよく理解する
ために、図２を参考にまず例としてターボ符号の生成を説明する。

【００３３】 ターボ符号器ＴＣＯＤは、２つの同一の２元再帰組織重畳符号器（binaere re
kursive systematische Faltungscodierer）ＲＳＣ１とＲＳＣ２とを備えている
。これらは、符号化技術では、ＲＳＣ（再帰組織重畳）符号器として知られてい
る。第２ＲＳＣ重畳符号器ＲＳＣ２には、入力側の上流に、入力データ信号をブ
ロックごとにインターリーブするターボ符号インターリーバＩＬを接続する。両
方の重畳符号器ＲＳＣ１とＲＳＣ２との出力部は、パンクチャリングデバイス（
Punktierer）ＰＫＴ１もしくはＰＫＴ２を介して、マルチプレクサデバイスＭＵ
Ｘにそれぞれ接続している。更に、マルチプレクサデバイスＭＵＸには、デジタ
ル入力信号系列Ｕと同一の信号系列Ｘを導入する。

【００３４】 図３は、再帰重畳符号器の構造を、ＲＳＣ１を例にして示す。重畳符号器ＲＳ
Ｃ１は、入力側に第１加算器ＡＤＤ１と、第１加算器ＡＤＤ１の後に接続され、
例えば３つのメモリセルＴを有するシフトレジスタとを備えている。重畳符号器
ＲＳＣ１は、その出力部に、第２加算器ＡＤＤ２によって構成される冗長性デー
タ系列Ｙ１＝（ｙ１₁、ｙ１₂，・・,ｙ１_N）を提供する。

【００３５】 特定の時間ｎに出力部に存在している冗長性データ記号ｙ１_n＝ （ｙ１₁、ｙ
１₂、・・・、ｙ１_N）は、入力信号系列Ｕの実際の入力データ記号ｕ_n、ならび
に、シフトレジスタの状態に応じていることが明らかである。

【００３６】 第２重畳符号器ＲＳＣ２の構造は、第１重畳符号器ＲＳＣ１の構造と同一であ
る；ＲＳＣ２は、その出力部に、冗長性データ系列Ｙ２＝（ｙ２₁、ｙ２₂、・・
・、ｙ２_N）を提供する。

【００３７】 信号系列Ｘは、第１重畳符号器ＲＳＣ１の第２出力部とすることができる。つ
まり、この方法では、第１重畳符号器ＲＳＣ１は、第２出力部を備えており、こ
の出力部にデータ系列Ｘが出力される。その要素ｘ₁、ｘ₂、・・・、ｘ_Nは、入
力部信号系列Ｕの要素ｕ₁、ｕ₂、・・・、ｕ_Nと同一である。同様のことが第２
重畳符号器ＲＳＣ２、及び第２重畳符号器ＲＳＣ２の第２出力部Ｘ＿Ｉ（図示せ
ず）にも該当し、第２重畳符号器は、インターリーブされた入力信号系列Ｕと同
一である。この特徴を有する符合器は、一般的には組織的符号器と呼ばれる。

【００３８】 従って、データ記号ｕ_nを各重畳符号器ＲＳＣ１もしくはＲＳＣ２から入力す
る度に、同じ２つの出力データ記号ｘ_nとｙ１_nもしくはｘ＿Ｉ_n（インターリー
ブされた組織的情報）およびｙ２_nが出力される。従って、各重畳符号器ＲＳＣ
１，ＲＳＣ２は、符号率Ｒ_c＝０．５を示す。

【００３９】 マルチプレクサデバイスＭＵＸは、ターボ符号器ＴＣＯＤの符号率を調整する
ために使用される。ＴＣＯＤ用にも、例えばＲｃ＝０．５の符号率を達成するた
めに、両方の冗長性部分系列Ｙ１とＹ２とを例えば交互にパンクチャ（punktier
t）し、合成する。次に、生じる冗長性データ系列Ｙ＝（ｙ１₁、ｙ２₂、ｙ１₃、
ｙ２₄、・・・、ｙ１_N、ｙ２_N）を、組織的データ系列Ｘと交互に合成する。従
って、ターボ符号化のこの（特別な）形態の場合に生じるエラー保護符号化され
たデータ信号は、例えば、形態Ｄ＝（ｘ₁、ｙ１₁、ｘ₂、ｙ２₂、ｘ₃、ｙ１₃、ｘ ₄ 、ｙ２₄、・・・、ｘ_N、ｙ２_N）（Ｎは偶数とする）を有する。

【００４０】 重畳符号器ＲＳＣ１を、最終的なクロックを用いた自動機械装置（getakteter Automat）とすることができ、Ｍ個の可能な状態（moeglichen Zustaenden）を
有するいわゆるトレリス線図によって説明される。３つのセルからなるシフトレ
ジスタを有する重畳符号器ＲＳＣ１のトレリス線図には、シフトレジスタの可能
な状態に相当するＭ＝２³＝８の交点がある。入力ビット（ｕ_n＝０または１）を
入力することによって第２状態ｍに変化する、ある（任意の）第１状態ｍ'は、
第２状態ｍとトレリス線図において接続線によって結ばれる。各冗長性部分系列
Ｙ１は、ＲＳＣ１符号器のトレリス線図を通る接続線に沿った特定の経路に相当
する。

【００４１】 符号化の状態を明らかにするためのトレリス線図については知られているので
、ここでは詳述しない。

【００４２】 図４は、本発明のターボ復号器ＴＤＥＣの実施形態の作動方法を説明するため
のブロック図を示す。

【００４３】 ターボ復号器ＴＤＥＣは、デマルチプレクサＤＭＵＸ、統計段階ＳＴＡ、ラン
ダムアクセスを有する第１および第２メモリＭＡＰ＿ＲＡＭ１、ＭＡＰ＿ＲＡＭ
２、第１および第２ＭＡＰ記号推定器ＭＡＰ１、ＭＡＰ２、第１および第２デー
タ処理ユニットＤＶＥ１、ＤＶＥ２、ならびに、決定論理（閾値決定器）ＴＬを
備えている。

【００４４】 第１データ処理ユニットＤＶＥ１は、ターボインターリーバＩＬ，統計段階Ｓ
ＴＡおよびデータメモリＡＰＲ＿ＲＡＭを備えている。第２データ処理ユニット
ＤＶＥ２は、デインターリーバＤＩＬ、同じく統計段階ＳＴＡおよび同じくデー
タメモリＡＰＲ＿ＲＡＭを備えている。

【００４５】 復調器ＤＭＯＤからターボ復号器ＴＤＥＣに導入され、補正されたデータ系列
^Ｄ＝（^ｘ₁,^ｙ１₁,^ｘ₂,^ｙ２₂,^ｘ₃,^ｙ１₃,^ｘ₄,^ｙ２₄,..^ｘ_N,^ｙ２_N） は、入力側に備えられたデマルチプレクサＤＭＵＸによって、補正された組織的
データ系列^Ｘ（入力信号系列Ｕ（＝Ｘ）の検知されたバージョン）と、両方の
補正された冗長性部分系列^Ｙ１及び^Ｙ２（冗長性部分系列Ｙ１とＹ２との検知
されたバージョン）とに分割される。^Ｘ_n,^Ｙ１_n,^Ｙ２_n（ｎ＝１、２、・・・
、Ｎ）によって、送信側に生じるデータ記号ｘ_n、ｙ１_n、ｙ２_nの均等化された
（推測された）バージョンを示す。（図では、分かりやすいように、各系列要素
の表示数ｎを取り除いている。） データ記号^ｘ_n（組織的情報）と、^ｙ１_n,^ｙ２_n（冗長性情報）とを、統計
段階ＳＴＡに導入する。伝達通信路の瞬間的状態の情報に基づいて、この場所で
、統計的データ値^ｘｓ_n,^ｙ１ｓ_n,^ｙ２ｓ_nを以下の方程式に基づいて算出する
。 ^ｘｓ_n＝ｘ_n・μ_^xn／σ² _^xn ^ｙ１ｓ_n＝^ｙ１_n・μ_^y1n／σ² _^y1n ^ｙ２ｓ_n＝^ｙ２_n・μ_^y2n／σ² _^y2n （１） ただし、μ_^xn,μ_^y1n,μ_^y2nは、平均値を示し、σ² _^xn,σ² _^y1n,σ² _^y2nは
、関連の信号部分に関する白色ノイズの分散（Varianz）を示す。

【００４６】 統計的データ記号値^ｘｓ_n及び^ｙ１ｓ_nは、データメモリＭＡＰ＿ＲＡＭ１に
蓄積され、統計的データ値^ｙ２ｓ_nは、データメモリＭＡＰ＿ＲＡＭ２に蓄積さ
れる。ＭＡＰ＿ＲＡＭ１、ＭＡＰ＿ＲＡＭ２のメモリ寸法は、全ブロック（例え
ばＮ＝５１２０）の統計的データの値を収容できるように決定されている。

【００４７】 データブロックを示す組織的情報^ｘｓ_nならびに冗長性情報^ｙ１ｓ_n及び^ｙ
２ｓ_nを基本にして、再帰ターボ復号が行われる。再帰ループは、ユニットＭＡ
Ｐ１、ＤＶＥ１、ＭＡＰ２、ＤＶＥ２、および、フィードバック情報ｚ２ｓ_nの
ＤＶＥ２からＭＡＰ１への逆流によって構成される。

【００４８】 より正確に言えば、第１ＭＡＰ記号推定器ＭＡＰ１は、入力部データ値^ｘｓ_n 及び^ｙ１ｓ_nならびに初期フィードバック情報ｚ２ｓ_n（ｉｔ＿ｎｏ＝０）を基
本にして、第１再帰工程（ｉｔ＿ｎｏ＝１）において、値が連続した対数の第１
信頼情報ｚ１_n（ｉｔ＿ｎｏ＝１）の第１系列を算出する。対数の信頼情報の第
１再帰系列は、ターボインターリーバＩＬにおいてインターリーブされ、統計段
階ＳＴＡにおいて統計的に処理される。統計的処理は、方程式： ｚ１ｓ_n＝ｚ１_n・μ_z1n／σ² _z1n （２） によって行われる。

【００４９】 ただし、μ_z1nは平均値を示し、σ² _z1nは、第１信頼情報ｚ１_nの白色ノイズの
分散を示す。

【００５０】 言及された手順（インターリービングと統計的処理）を行うために、付随値ｚ
１ｓ_X（ｉｔ＿ｎｏ＝１）が、第１データ処理ユニットＤＶＥ１のランダムアク
セスを有するデータメモリＡＰＲ＿ＲＡＭに一時的に蓄積される。

【００５１】 第１再帰の際に第１データ処理ユニットＤＶＥ１に生成される、第１信頼情報
（第１再帰）のインターリーブされた系列のデータ値ｚ１ｓ_n（ｉｔ＿ｎｏ＝１
）は、第２ＭＡＰ記号推定器ＭＡＰ２に供給される。第２ＭＡＰ記号推定器は、
これらデータ値および系列^ｙ２ｓ_n（全反復パスで同一）から対数の第２信頼情
報ｚ２_n（ｉｔ＿ｎｏ＝１）の系列を算出する。第１および第２信頼情報の系列
の個々の値は、対数の帰納的推定比率、いわゆるＬＬＲｓ（ログ尤度比率）であ
る。

【００５２】 第２信頼情報ｚ２_n（ｉｔ＿ｎｏ＝１）の系列は、ターボデインターリーバＤ
ＩＬと、第２データ処理ユニットＤＶＥ２の統計段階ＳＴＡとに供給され、これ
らの場所でデインターリーブされ、統計的に処理される。統計的処理は、方程式
： ｚ２ｓ_n＝ｚ２_n・μ_z2n／σ² _z2n （３） によって行われる。

【００５３】 ただし、μ_z2nは平均値を示し、σ² _z2nは、第２信頼情報ｚ２_nの白色ノイズの
分散を示す。

【００５４】 ランダムアクセスを有するデータメモリＡＰＲ＿ＲＡＭは、同様に、既述され
た方法で生成されたデータ値ｚ２ｓ_n（ｉｔ＿ｎｏ＝１）を一時的に蓄積するた
めに使用される。図４では、データ値が、次の再帰過程（ｉｔ＿ｎｏ＝２）の間
に、フィードバック情報として第１記号推定器ＭＡＰ１に提供される。

【００５５】 事前に決定された、例えば５の数の再帰過程では、第２データ処理ユニットＤ
ＶＥ２のターボデインターリーバＤＩＬの出力部に生成されたデータ値ｚ２_n（
ｉｔ＿ｎｏ＝５）（デインターリーブされている）が、閾値決定器ＴＬに供給さ
れる。閾値決定器ＴＬは、値≦０を有する特定のデータ系列の各要素のために、
再構築されたデータ記号^ｕ_n＝０および、値＞０を有する上述のデータ系列の各
要素のために、再構築されたデータ記号^ｕ_n＝１を決定する。

【００５６】 次の図に基づいて、図４に複数示した統計段階ＳＴＡと、第１および第２記号
測定器ＭＡＰ１、ＭＡＰ２と、ランダムアクセスを備えるデータメモリＡＰＲ＿
ＲＡＭとを、同じハードウェア構造の形状において実現できることは、明白であ
る。図４の下方領域に示す矢印は、双方向インターフェースを用いて実現される
データ引渡し場所を示し、ここで、記号推定器（斜線で示すＭＡＰ１／２と割り
当てられたメモリＭＡＰ＿ＲＡＭ１／２とを含む）とデジタル信号プロセッサ（
斜線のないＤＶＥ１／２、ＤＭＵＸ、ＳＴＡ、ＴＬを含む）との間のデータ転送
が行われる。

【００５７】 ただし、特に統計段階ＳＴＡを、ハードウェアにも実施でき、記号推定器に一
体化できる。

【００５８】 図５は、既に図４に示したターボ復号器ＴＤＥＣのブロック図を示す。

【００５９】 ターボ復号器ＴＤＥＣは、図４の両方の記号推定器ＡＭＰ１／２に該当するＭ
ＡＰ復号器ＭＡＰ＿ＤＥＣを備え、両方のＭＡＰデータメモリＭＡＰ＿ＲＡＭ１
およびＭＡＰ＿ＲＡＭ２に接続している。ＭＡＰ復号器ＭＡＰ＿ＤＥＣは、双方
向データバスＤＢとＦＭＩ（フレキシブルメモリインターフェース）インターフ
ェースＦＭＩとを介して、２つのプログラマブルなＤＭＡ（ダイレクトメモリア
クセス）通信路ＤＭＡ＿ＫＡＮ１とＤＭＡ＿ＫＡＮ２とに接続している。ターボ
復号手順での、割り当てられたＤＭＡ通信路ＤＭＡ＿ＫＡＮ１、ＤＭＡ＿ＫＡＮ
２を有するＦＭＩインターフェースＦＭＩの「状態（Lage）」を、図４に既述の
ように矢印で示す。

【００６０】 プログラム可能なＤＭＡ通信路ＤＭＡ＿ＫＡＮ１／２は、内部ＤＭＡレジスタ
ＤＭＡ＿ＲＥＧ１、ＤＭＡ＿ＲＥＧ２をそれぞれ備えている。内部ＤＭＡレジス
タＤＭＡ＿ＲＥＧ１／２は、各プログラム線ＩＯＤを介して、デジタル信号プロ
セッサＤＳＰに双方向のデータ交換接続している。

【００６１】 ＤＳＰは、データ線と内部ＤＳＰインターフェースＩＦＤとを介して、データ
メモリＡＲＰ＿ＲＡＭにアクセスしている。さらに、ＤＳＰとＤＳＰインターフ
ェースＩＦＤは、データバスＤＤとアドレスバスＤＡとから構成される双方向バ
ス構造を介して、ＤＭＡ通信路ＤＭＡ＿ＫＡＮ１／２とデータ交換接続している
。

【００６２】 データをデータメモリＡＰＲ＿ＲＡＭに一時的に蓄積することにより、製造業
者側でプログラムされるソフトウェア（ファームウェア）が削減されるため、Ｄ
ＳＰが、統計的算出、インターリーブおよびデインターリーブ手順（図４参照）
、ならびに、場合によってはユニットＤＭＵＸとＴＬとによって行われるデータ
処理工程をも行う。

【００６３】 ２つのデータ要求制御信号Ｖ＿ＴＲＱ＿Ｍ（第１ＤＭＡ通信路ＤＭＡ＿ＫＡＮ
１を介したデータ転送の要求）とＶ＿ＴＲＱ＿Ｃ（第２ＤＭＡ通信路ＤＭＡ＿Ｋ
ＡＮ２を介したデータ転送の要求）とによって、ＤＭＡ通信路ＤＭＡ＿ＫＡＮ１
／２およびＦＭＩインターフェースＦＭＩを介したＭＡＰ復号器ＭＡＰ＿ＤＥＣ
へのデータ伝達を開始する。

【００６４】 第１ＤＭＡ通信路ＤＭＡ＿ＫＡＮ１を介して、第１および第２記号推定（ＭＡ
Ｐ１およびＭＡＰ２モード）用の入力データが伝達される。一方では、これらの
入力データは、第１記号推定のために、ブロック復号系列の最初にただ１度だけ
伝達されなければならない組織的情報^ｘｓ_nの統計的データ値、および、第１冗
長性情報^ｙ１ｓ_nの統計的データ値である。他方では、これらの入力データは、
ターボ復号の各再帰過程において伝達されるフィードバック情報の統計的に処理
されたデータ値ｚ２ｓ_n（ｉｔ＿ｎｏ）である。

【００６５】 例えば、１６ビットのワード幅を使用した場合の第１記号推定器ＭＡＰ１の入
力値のデータ形式を、両方の表１および表２に示す。

【００６６】

【表１】

【００６７】

【表２】

【００６８】 第２記号推定（ＭＡＰ２モード）用に、同様に第１ＤＭＡ通信路ＤＭＡ＿ＫＡ
Ｎ１、双方向ＦＭＩインターフェースＦＭＩおよびデータバスＤＢを介して、第
２冗長性情報^ｙ２ｓ_nの統計的データ値と、（各再帰過程の場合）第１信頼情報
ｚ１ｓ_n（ｉｔ＿ｎｏ）の統計的に処理されたデータ値とが、ＭＡＰ復号器ＭＡ
Ｐ＿ＤＥＣに供給される。データ伝達の可能なデータ形式を表３および４に示す
。

【００６９】

【表３】

【００７０】

【表４】

【００７１】 第２ＤＭＡ通信路ＤＭＡ＿ＫＡＮ２は、記号推定器ＭＡＰ１もしくはＭＡＰ２
の結果値（出力データ）ｚ１_nおよびｚ２_nをＤＳＰに伝送するのに使用される。

【００７２】 図６は、ＭＡＰ復号器ＭＡＰ＿ＤＥＣのブロック図を示す。

【００７３】 データバスＤＢを介して伝送されるデータは、内部インターフェースＩＦに伝
達される。

【００７４】 内部インターフェースＩＦと、両方のＭＡＰデータメモリＭＡＰ＿ＲＡＭ１（
例えばＮ×１６ビット）およびＭＡＰ＿ＲＡＭ（例えばＮ×８ビット）の他に、
ＭＡＰ復号器ＭＡＰ＿ＤＥＣは、入力データメモリＩＮＰ＿ＡＰＲ、出力データ
メモリＯＵＴ＿ＬＬＲ、配置レジスタ（Konfigurations-Register）Ｖ＿ＣＯＮ
Ｆ、要求制御信号Ｖ＿ＴＲＱ＿Ｃ、Ｖ＿ＴＲＱ＿Ｍを生成するためのＤＭＡ要求
ユニットＤＡＭ＿ＲＥＱ、および、標準規格符号情報（standardspezifischer C
ode-Information）（トレリス情報）ＭＡＰ＿ＳＴを生成するためのモジュール
を備えている。さらに、ＭＡＰ復号器ＭＡＰ＿ＤＥＣは、遷移メトリック値の算
出を制御する為の制御ユニットＳＴ＿ＴＲＡＮＳ、前方再帰メトリック値の算出
を制御するための制御ユニットＳＬ＿ＷＩＮ＿ＦＤ、後方再帰メトリック値の算
出を制御するための制御ユニットＳＬ＿ＷＩＮ＿ＢＤ、ならびに、第１および第
２信頼情報ｚ１_n（ｉｔ＿ｎｏ）、ｚ２_n（ｉｔ＿ｎｏ）の各値の算出を制御する
ための制御ユニットＬＬＲ＿ＲＡＴを備えている。４つの制御ユニットは、内部
データバスＩＤＢを介して、３つのハードウェア演算チップＲＢ１、ＲＢ２、Ｒ
Ｂ３から構成される演算手段ＲＭとのデータ交換接続する。さらに、内部データ
バスＩＤＢを介して、前方再帰メトリック値用の２つのデータメモリ（つまりＲ
ＡＭ＿ＦＤ＿０およびＲＡＭ＿ＦＤ＿１、どちらも、例えば、２０ｘ１２８ビッ
トの大きさ）にアクセスすることができる。ＲＡＭ＿ＦＤ＿０は、伝達のため０
の入力ビットによって生成される前方再帰メトリック値を有している。ＲＡＭ＿
ＦＤ＿１は、伝送のため１の入力ビットによって生成される前方再帰メトリック
値を有している。

【００７５】 図６に示すＭＡＰ復号器は、以下のように動作する： 開始工程の範囲では、データバスＤＢを介して、伝達するべきデータ信号の送
信側の符号化のどの符号が基礎となっているかが、ＭＡＰ復号器ＭＡＰ＿ＤＥＣ
にまず伝達される。本発明の少なくとも１つのターボ符号は、使用できる符号で
ある。基礎となる符号に相当して、モジュールＭＡＰ＿ＳＴで、第１演算チップ
ＲＢ１用の符号規格の入力データ値が生成される。この入力データ値を、図８に
関連してさらに詳述する。

【００７６】 全データブロックを復号するために、（ＤＳＰで既に統計的に処理された）組
織的情報と、データブロック（ｎ＝１、・・・、Ｎ）用の第１および第２冗長性
情報とのデータ値^ｘｓ_n,^ｙ１ｓ_n及び^ｙ２ｓ_nが、データメモリＭＡＰ＿ＲＡ
Ｍ１／２にまず入れられる。

【００７７】 復号を始めるために、ＭＡＰ復号器ＭＡＰ＿ＤＥＣがＭＡＰ１モードで稼動す
る。ＭＡＰ＿ＲＡＭ１の記憶内容および初期フィードバック情報ｚ２ｓ_n（ｉｔ
＿ｎｏ＝０）に基づいて、第１演算チップＲＢ１における制御ユニットＳＴ＿Ｔ
ＲＡＮＳの制御下で遷移メトリック値を、第２演算チップＲＢ２における制御ユ
ニットＳＬ＿ＷＩＮ＿ＦＤおよびＳＬ＿ＷＩＮ＿ＢＤの制御下で前後方再帰メト
リック値を、第３演算チップＲＢ３を用いた制御ユニットＬＬＲ＿ＲＡＴの制御
下で第１反復パスｚ１_n（ｉｔ＿ｎｏ＝１）に関する第１信頼情報の対数値を、
生成する。この数値を、出力データメモリＯＵＴ＿ＬＬＲ、内部インターフェー
スＩＦおよびデータバスＤＢを介して、ＤＳＰに伝達する。

【００７８】 図４に基づいて既に記述したように、ＤＳＰによって生成され、（インターリ
ーブされ、統計的に評価された）データ数値ｚ１ｓ_n（ｉｔ＿ｎｏ＝１）を、制
御信号Ｖ＿ＴＲＱ＿Ｃによる要求にしたがって、ＭＡＰ復号器ＭＡＰ＿ＤＥＣに
返送し、初めに入力データメモリＩＮＰ＿ＡＰＲに一時的に蓄積する。

【００７９】 このとき、ＭＡＰ復号器ＭＡＰ＿ＤＥＣは、ＭＡＰ２モードで稼動している。
ＭＡＰ２モードとは、すなわち、第２ＭＡＰデータメモリＭＡＰ＿ＲＡＭ２に保
存されたデータ数値（^ｙ２ｓ_n）と、入力データメモリＩＮＰ＿ＡＰＲに一時的
に蓄積された数値とに基づいて、上述した算定手順を実行することである。第２
信頼情報ｚ２_n（ｉｔ＿ｎｏ＝１）の数値を、再び、出力データメモリＯＵＴ＿
ＬＬＲを介して出力する。

【００８０】 次に、第１信頼情報ｚｌ_nの算定に基づいて、前後方再帰メトリック値を用い
たＬＬＲの算定について詳述する。

【００８１】 各数値ｚｌ_nは、入力信号系列Ｕ

【００８２】

【数１】

【００８３】 の符号化されていないデータ記号Ｕｎのための、数値の連続した対数の確率であ
る。ここで、

【００８４】

【数２】

【００８５】 及び

【００８６】

【数３】

【００８７】 は、系列^ｘ,^ｙ１,ｚ２が測定されるという条件下にあるとき、データ記号がそ
れぞれｕ_n＝１、あるいはｕ_n＝０となるための条件付きの確率を示している。こ
の条件付きの確率は、「帰納的な確率」である。なぜなら、（「測定された」系
列^ｘ,^ｙ,ｚ２を）発生させる事象から、この事象に基づいた、符号化されてい
ないデータ記号ｕ₁〜ｕ_Nの確率が帰納的に推論されるからである。

【００８８】 時間ｎ（すなわち、入力データ記号ｕ_nの場合）に対する送信器側の重畳符号
器ＲＳＣ１の状態を、Ｓ_nで示している。

【００８９】 方程式（４）における条件付きの帰納的確率を、Ｍ＝２^L-1を介した各帰納的
確率の合計として、符号器ＲＳＣ１の可能な状態Ｓ_n＝０、１、・・・、Ｍ−１
によって示すことができる。Ｌは、生成されたターボ符号の立ち戻りの深さ（Ru
eckgriffstiefe）を示している。

【００９０】

【数４】

【００９１】 個々の確率は、次の式において記述できる。

【００９２】

【数５】

【００９３】 このとき、

【００９４】

【数６】

【００９５】

【数７】

【００９６】 であり、また、表記を簡略化するために、３種類の数値 Ｒ_n＝（^ｘ_n,^ｙ１_n,ｚ２_n）からなる系列 Ｒμ_V＝（Ｒ_V,..,Ｒμ）, １≦ｖ＜μ≦Ｎ （７） を、体系的な情報、冗長情報、および、フィードバック情報から規定する。

【００９７】 式αⁱ _n（ｍ）およびβ_n（ｍ）は、前方再帰メトリック値および後方再帰メト
リック値として示されている。なぜなら、それらは、遷移メトリック値γⁱ _n（Ｒ _n ,ｍ´,ｍ）が知られていると仮定して再帰的に算出することができるからであ
る。遷移メトリック値γⁱ _n（Ｒ_n,ｍ´,ｍ）は、トレリス線図における、第１状
態Ｓ_n-1＝ｍ´から符号器ＲＳＣ１の第２状態Ｓ_n＝ｍへの遷移確率である。すな
わち、

【００９８】

【数８】

【００９９】 である。

【０１００】 （最適化されたＭＡＰ記号推定を用いた場合）、再帰については、P.Jung『再
帰的ＭＡＰ記号推定』第Ｅ．３．３章（353〜361ページ）に詳述されている。再
帰は、通常全ブロックを介して延びている（laufen）。すなわち前方再帰は、時
間ｎ＝１（系列の第１ビット^ｘ,^ｙ１,ｚ２：ＭＡＰ１、または、系列の第１ビ
ット^ｙ２,ｚ１：ＭＡＰ２）のときに始まり、時間ｎ＝Ｎ（系列の最後方のビッ
ト^ｘ,^ｙ１,ｚ２：ＭＡＰ１、または、系列の最後方のビット^ｙ２,ｚ１：ＭＡ
Ｐ２）において終了する。そして、後方再帰は、時間ｎ＝Ｎのときに始まり、時
間ｎ＝１において終了する。

【０１０１】 それに対して、ここに記述しているＭＡＰ復号器ＭＡＰ＿ＤＥＣの実施形態で
は、ＬＬＲｚ１_nおよびｚ２_nをデータブロックごとに算定するために、データブ
ロックの部分インターバル（Teilintervalle）上に（のみ）、それぞれ広がって
いる複数の前後方再帰を実行することが好ましい。

【０１０２】 制御ユニットＳＬ＿ＷＩＮ＿ＦＤにおいて、前方再帰のために、間隔長（窓の
大きさ）を例えばＤＶ＝２０に固定する。初めに、ｎ＝０のとき、第２演算チッ
プＲＢ２における第１前方再帰経路（Vorwaertsrekursionslauf）ＶＲ１（図７
参照）では、初めに、例えば初めの２０の前方再帰メトリック値αⁱ ₀（ｍ）、・
・・、αⁱ ₁₉（ｍ）を決定し、詳述したように、それを前方再帰メモリ領域ＲＡ
Ｍ＿ＦＤ＿０（ｉ＝０のとき）またはＲＡＭ＿ＦＤ＿１（ｉ＝１）に一時的に蓄
積する。

【０１０３】 関連のある第１後方再帰ＲＲ１のために、ＳＬ＿ＷＩＮ＿ＢＤでは、後方再帰
のための間隔長（窓の大きさ）を例えばＤＲ＝８０に固定してもよい。（相関（
Beziehung）ＤＲ＝Ｌ×ＤＶにしたがって、後方再帰の長さを決定することが好
ましい。）したがって、第１後方再帰は、ｎ＝７９のとき、ＳＬ＿ＷＩＮ＿ＢＤ
の制御下において始まり、ｎ＝０まで延びる。このとき、第２演算チップＲＢ２
において、この後方再帰メトリック値β_n（ｍ）を算定する。

【０１０４】 データブロック部ｎ＝０、１、・・・、１９におけるＬＬＲを算定するために
、全部で２０の算定値をαⁱ _n（ｍ）に用い、最後の２０の算定値をβ_n（ｍ）に
用いる。この算定は、すでに詳述したように、ＬＬＲ＿ＲＡＴの制御下の第３演
算チップＲＢ３において行われる。このとき、後方再帰メトリック値を保存する
必要はない。なぜなら、ＬＬＲを算定するために、それらの値をすぐに再処理で
きるからである。

【０１０５】 初めの２０のＬＬＲを算定した後、２つの再帰窓を２０数値ごとに「右方向に
」移動する。

【０１０６】 それに応じて、第２前方再帰ＶＲ２はｎ＝２０のときに始まり、ｎ＝３９まで
延びる。数値αⁱ ₂₀（ｍ）、・・・、αⁱ ₃₉（ｍ）を一時的に蓄積するとき、第１
前方再帰ＶＲ１の間に獲得された数値を、ＲＡＭ＿ＦＤ＿０、ＲＡＭ＿ＦＤ＿１
のそれぞれにおいて上書きできる。関連のある第２後方再帰ＲＲ２は、ｎ＝９９
のときに始まり、ｎ＝２０まで後方へ戻る（zuruecklaufen）。β_n（ｍ）に関す
る最後の２０の算定値を、一時的に蓄積することなく、直接演算チップＲＢ３に
再び伝達できる。また再び、ブロック部ｎ＝２０、２１、・・・、３９において
ＬＬＲを算定するために、全部で２０の算定値をαⁱ _n（ｍ）に、また、最後の２
０の算定値をβ_n（ｍ）に用いる。

【０１０７】 この部分ごとにＬＬＲをスライドする前後方再帰窓を用いた決定を、ＬＬＲ＿
ＲＡＴによって制御し、記述した方法によって継続し、データブロックのＬＬＲ
全体まで算定する。また、有効なのは、ＲＡＭ＿ＦＤ＿０およびＲＡＭ＿ＦＤ＿
１に関する保存所要面積が小さいこと、および、後方再帰メトリック値を一時的
に蓄積する必要がないという事実である。

【０１０８】 次に、図８、図９ａ〜ｄ、および図１０に基づいて、計算装置ＲＭにおいて遷
移メトリック値、前後方再帰メトリック値、および、ＬＬＲの近似的な算定につ
いて詳述する。

【０１０９】 モジュールＭＡＰ＿ＳＴは、３つの副モジュールＴＲＥＬ＿ＵＭＴＳ＿ＣＯＮ
Ｖ、ＴＲＥＬ＿ＵＭＴＳ＿ＴＵＲＢ、および、ＴＲＥＬ＿ＧＳＭ＿ＣＯＮＶ／Ｔ
ＲＥＬ＿ＥＤＧＥ＿ＣＯＮＶから構成されている。全ての副モジュールは、独自
の状態発振器ＦＳＭを含んでいる。

【０１１０】 制御ユニットＳＴは、時間制御、状態発振器ＦＳＭおよび演算チップＲＢ１、
ＲＢ２、ＲＢ３の調整に用いられる。このために、制御ユニットＳＴは、制御デ
ータ線Ｓ１，Ｓ２およびＳ３を介して副モジュールＴＲＥＬ＿ＵＭＴＳ＿ＣＯＮ
Ｖ、ＴＲＥＬ＿ＵＭＴＳ＿ＴＵＲＢ、および、ＴＲＥＬ＿ＧＳＭ＿ＣＯＮＶ／Ｔ
ＲＥＬ＿ＥＤＧＥ＿ＣＯＮＶの状態発振器ＦＳＭと接続している。さらに制御ユ
ニットＳＴは、他の制御データ線Ｓ４を介して第１演算チップＲＢ１を制御して
いる。他の制御データ線は、他の演算チップＲＢ２、ＲＢ３に導かれる。

【０１１１】 ＭＡＰ＿ＳＴの各副モジュールは、特定の符号によって特徴付けられる理論情
報（いわゆるトレリス情報）を算定する。理論情報の算定は、それぞれ符号特有
の多項式に基づいて行われる。副モジュールＴＲＥＬ＿ＧＳＭ＿ＣＯＮＶまたは
ＴＲＥＬ＿ＥＤＧＥ＿ＣＯＮＶにおいて算定される理論情報の数値に基づいたも
のとして、ＧＳＭ（汎ヨーロッパデジタルセルラーシステム）スタンダードおよ
びＥＤＧＥ（ＧＳＭ展開のための強化データサービス（enhanced data services
for GSM evolution-））スタンダードがある。副モジュールＴＲＥＬ＿ＵＭＴ
Ｓ＿ＴＵＲＢから算定された理論値ｔ１、ｔ２、ｔ３に基づいたものとして、タ
ーボ復号のためのＵＭＴＳ（欧州次世代移動体通信システム）スタンダードがあ
る。

【０１１２】 次に、副モジュールＴＲＥＬ＿ＵＭＴＳ＿ＴＵＲＢをＶ＿ＣＯＮＦによって選
択する場合についてのみ考察する。

【０１１３】 ＵＭＴＳでは、立ち戻りの深さがＬ＝４であるターボ符号が備えられている。
続いて、ターボ符号（図３参照）における重畳符号ＲＳＣ１のシフトレジスタは
、正確に８状態（すなわち０００、００１、０１０、・・・など）を仮定できる
。図９ａおよび図９ｂでは、それぞれこの８つの可能な状態を、指数ｍ＝０〜７
の通し番号を付けた小さな箱によって示している。

【０１１４】 図９ａでは、ｍ´からｍへの状態遷移が示されている。この状態遷移が起こる
のは、初めに（ｋ−１段階のとき）、（任意の）初期状態にあるターボ符号器を
、数値０（すなわちｉ＝０）の入力ビットａ_kを付加することによって、次の状
態（ｋ段階のとき）にするときである。また、図９ｂでは、数値１（すなわちｉ
＝１）の入力ビットａ_kを添加するときに起こる状態遷移を示す適切な図が示さ
れている。

【０１１５】 それぞれ可能な状態遷移（ｋ−１〜ｋ）に関して、３つの理論値ｔ１（ｉ）、
ｔ２（ｉ）、ｔ３（ｉ）を算定する。

【０１１６】 数値ｔ１（ｉ）およびｔ３（ｉ）は、付加された入力ビットａ_k（すなわち、
ｔ１（ｉ）＝ｔ３（ｉ）＝ｉ）と同一である。数値ｔ２は、符号特有の多項式に
よって算定される。

【０１１７】 ａ_kから構成される数値ｔ２の可能な演算回路（Berechnungsschaltung）を、
図９ｄに示している。演算回路は、３つのメモリセルＴから構成されるシフトレ
ジスタおよび４つの加算器ＡＤＤから構成されており、それらは図示したように
回路内に配列されている。シフトレジスタを、状態発振器ＦＳＭによって初期状
態（例えば、ｍ´＝０、すなわち（０００））に保ち、入力ビットａ_kを供給す
る。入力ビットａ_k＝ｉを付加すると、それぞれ初期状態（例えば、ｍ´＝０）
に関連するように、数値ｔ２（ｉ）（ｉ＝０、１）を生成する。この工程を、シ
フトレジスタの全ての初期状態に関して実行する。

【０１１８】 続いて、図１０に基づいて、演算チップＲＢ１、ＲＢ２およびＲＢ３の形成に
ついて詳述する。演算チップＲＢ１、ＲＢ２およびＲＢ３は、完全に組み合わせ
論理から形成された速度の速いデータパスである。

【０１１９】 遷移メトリック値γⁱ _n（Ｒ_n,ｍ´,ｍ）を算定するために備えられた第１演算
チップＲＢ１は、ａ_k＝ｉ（ｉ＝０、１）のために生成された理論値ｔ１（ｉ）
、ｔ２（ｉ）、ｔ３（ｉ）を受信し、それらを回路ＧＷの重量因数（Gewichtsfa
ktoren）ｗ１（ｉ）、ｗ２（ｉ）、ｗ３（ｉ）に転換する。重量因数ｗ１（ｉ）
、ｗ２（ｉ）、ｗ３（ｉ）は以下のように算定される。 ｗ１（ｉ）＝１−２・ｔ１（ｉ） ｗ２（ｉ）＝１−２・ｔ２（ｉ） （９） ｗ３（ｉ）＝１−２・ｔ３（ｉ） 重量因数ｗ１（ｉ）、ｗ２（ｉ）、ｗ３（ｉ）は、符号値（Vorzeichenwerte
）（すなわち＋１、−１）である。そして、この符号値と「測定値」との掛け算
によって、遷移メトリック値γⁱ _n（Ｒ_n,ｍ´,ｍ）を算定する。

【０１２０】 ＭＡＰ１モードでは、測定値として^ｘｓ_n,^ｙ１ｓ_nが用いられ、フィードバ
ック情報としてｚ２ｓ_n（ｉｔ＿ｎｏ）が用いられる。全部で１６遷移（図９ａ
および図９ｂ参照）の特定の１つの遷移メトリックは、方程式

【０１２１】

【数９】

【０１２２】 にしたがって算定される。

【０１２３】 また、ｗ１（ｉ）、ｗ２（ｉ）、ｗ３（ｉ）は符号値であるので、γⁱ _n（Ｒ_n,
ｍ´,ｍ）は最大８つの異なる数値を仮定できる。これらの数値は０に対して対
称的なので、４数値およびそのそれぞれの負の数値のみを算定する必要がある。

【０１２４】 この算定は、４つの加算器ＴＲ＿ＡＤＤ＿１、ＴＲ＿ＡＤＤ＿２、・・・、Ｔ
Ｒ＿ＡＤＤ＿４で平行して（すなわち同時に）実行され、続いてＲＢ１において
２補数段階（Zweier-Komplement-Stufe）２Ｋへと移行する。（なお、これらの
各加算器は、方程式（１０）に対応した３つの入力部を有するものである。）こ
の２補数段階２Ｋは、算定された数値に対して適切な負の数値を形成する。

【０１２５】 ２補数段階２Ｋを、デマルチプレクサ（図示せず）の後ろに接続する。デマル
チプレクサは、８つの算定された遷移メトリック値γⁱ _n（Ｒ_n,ｍ´,ｍ）を、そ
れぞれ４つの保存場所を備える４つのメモリＢＦ１、ＢＦ２、・・・、ＢＦ４に
分配する。

【０１２６】 分配は、各メモリＢＦ１−４において「ちょう（Butterfly）型」の遷移メト
リック値γⁱ _n（Ｒ_n,ｍ´,ｍ）を保存するように行われる。ちょう型は、４つの
特定の遷移メトリック値γⁱ _n（Ｒ_n,ｍ´,ｍ）からなるグループである。図９ｃ
には、４つのちょう型が示されている。第１ちょう型Ｂ１は、末期状態（Endzus
taende）０および１となる４つの遷移メトリック値から構成されている。第２ち
ょう型Ｂ２は、末期状態２および３となる４つの遷移メトリック値から構成され
ており、…、第４ちょう型Ｂ４は、末期状態６および７となる４つの遷移メトリ
ック値から構成されている。

【０１２７】 ＭＡＰ２モードでは、ただ２つの「測定値」^ｙ２ｓ_nおよびｚ１ｓｎ（ｉｔ＿
ｎｏ）だけが使用できる。全部で１６遷移のうちの特定の１つの遷移メトリック
値は、方程式

【０１２８】

【数１０】

【０１２９】 にしたがって算定される。（この場合、Ｇ_nを用いて、対の値（ｚｌ_n、^ｙ２_n）
から構成される系列を示す。） ただ２つの符号値ｗ２（ｉ）、ｗ３（ｉ）を考慮する必要があるので、γⁱ _n（
Ｇ_n,ｍ´,ｍ）は、最大４つの異なる数値を仮定できる。これらの値は、４つの
加算器ＴＲ＿ＡＤＤ＿１−４から直接、または、２つの加算器および後続の２補
数段階２Ｋによって算定することができる。

【０１３０】 他の処理経路は、ＭＡＰ１モードと同様である。

【０１３１】 理論値（または重量因数）を「測定値」と組み合わせるための演算チップＲＢ
１は、方程式（１０）と（１１）とにしたがった制御ユニットＳＴ＿ＴＲＡＮＳ
によって交互に制御される。

【０１３２】 １６の算定された遷移メトリック値は、４つの並列なデータバス線（メモリＢ
Ｆ１−４にそれぞれ１つのデータバス線）を介して、第２演算チップＲＢ２に伝
達される。

【０１３３】 第２演算チップＲＢ２は、前後方再帰メトリック値の再帰的算定を行う。この
第２演算チップＲＢ２は、並列に配置された１６の加算器ＡＤＤ＿１、ＡＤＤ＿
２、・・・、ＡＤＤ＿１６、並列に配置された８つの最大ユニットＭＡＸ１、Ｍ
ＡＸ２、・・・、ＭＡＸ８、および並列に配置された４つのバッファーＺＳ１、
ＺＳ２、ＺＳ３およびＺＳ４を備えている。

【０１３４】 加算器ＡＤＤ＿１−４のそれぞれは、遷移メトリック値を前方再帰メトリック
値または後方再帰メトリック値に加算する。この遷移メトリック値は、前述の再
帰工程、すなわち、前方再帰の場合は初期状態に、後方再帰の場合は末期状態に
おいて決定されたものである。

【０１３５】 前方再帰メトリック値を算定するために、まずちょう型Ｂ１を例示的に考察す
る。第１加算器ＡＤＤ＿１は、前述の再帰工程において算出された前方再帰メト
リック値α_nー1（ｍ´＝０）に、遷移メトリックγ⁰ _n（Ｒ_n,ｍ´＝０,ｍ＝０）を
加算する。このとき、新たな前方再帰メトリック値α_n（ｍ＝０）を求めて、可
能な第１数値α⁰ _n（ｍ＝０）を生成する。第２加算器ＡＤＤ＿２は、前述の再帰
工程において算出された前方再帰メトリック値α_nー1（ｍ´＝４）に遷移メトリ
ックγⁱ _n（Ｒ_n,ｍ´＝４,ｍ＝０）を加算する。このとき、新たな前方再帰メト
リック値α_n（ｍ＝０）を求めて、可能な第２数値α¹ _n（ｍ＝０）を生成する。
可能な前方再帰メトリック値の上昇した指数は、それぞれの遷移を生成させる入
力ビットを示している。

【０１３６】 末期状態ｍ＝０に達するこの２つの可能性は、図９ｃの一番上に示したちょう
型Ｂ１にしたがって選択できる。

【０１３７】 他の加算器は、類似的した稼動を行う。すなわち、第１ちょう型Ｂ１の他の末
期状態ｍ＝１などに達するために、加算器ＡＤＤ＿３およびＡＤＤ＿４が２つの
選択肢に関する適切な式（Ausdruecke）を算定する。

【０１３８】 それぞれのそのような選択的な遷移メトリック値を処理する、それぞれ対の加
算器ＡＤＤ＿１／２、ＡＤＤ３／４、・・・、ＡＤＤ＿１５／１６の後に、最大
ユニットＭＡＸ１、ＭＡＸ２、・・・、ＭＡＸ８を接続するということが、一般
的に有効である。最大ユニットＭＡＸ１、ＭＡＸ２、・・・、ＭＡＸ８は、α_n
（ｍ）に対する２つの可能な数値α⁰ _n（ｍ）, α¹ _n（ｍ）の小さい方をそれぞれ
拒否することによって、２つの選択的な遷移のうち可能性の高い方を選択する。
この前方再帰メトリック値α_n（ｍ）は、ｎ＋１の後で、次の再帰工程のための
開始点ｎを形成する。

【０１３９】 それゆえ、ＲＢ２では、４つのちょう型に対する８つの前方再帰メトリック値
α_n（ｍ）を、並列なデータ処理において同時に決定する。また、８つの算定さ
れた前方再帰メトリック値α_n（ｍ）を、バッファーＺＳ１、ＺＳ２、ＺＳ４に
おいて再帰を算定するために一時的に蓄積する。加算器ＡＤＤ＿１−１６の結果
α⁰ _n（ｍ）およびα¹ _n（ｍ）を、データバスＩＤＢを介して、前方再帰メモリ領
域ＲＡＭ＿ＦＤ＿０またはＲＡＭ＿ＦＤ＿１に伝達し、そこで一時的に蓄積する
。そして後程、それらの結果は演算チップＲＢ３において用いられる。

【０１４０】 ＵＭＴＳに用いられるデータ率が３８４ｋｂｉｔ／ｓであるとき、全ての可能
な１６の前方再帰メトリック値α⁰ _n（ｍ）, α¹ _n（ｍ）は、５２ＭＨｚサイクル
内で算定され、前方再帰メモリ領域ＲＡＭ＿ＦＤ＿０およびＲＡＭ＿ＦＤ＿１に
おいて保存される必要がある。

【０１４１】 後方再帰メトリック値が同様に算定されるが、この算定は最終状態ｍから初期
状態ｍ´への遷移に基づいて行われる。考察された時間ｎの後方再帰のときに算
定された後方再帰メトリック値は、同様に一時的に（すなわち、それぞれ次の再
帰工程において用いるための再帰を目的として）、各バッファーＺＳ１、ＺＳ２
、ＺＳ３またはＺＳ４に保存される。このように、バッファーは特定の時間ｎの
ちょう型の前後方再帰メトリック値を含んでいる。

【０１４２】 再帰経路を介して算定された後方再帰メトリック値の保存は、（ＲＡＭ＿ＦＤ
＿０またはＲＡＭ＿ＦＤ＿１における前方再帰メトリック値のときとは異なり）
必要ではない。なぜなら、後方再帰メトリック値は、第３演算チップＲＢ３にお
いてはるかに速く処理できるからである。

【０１４３】 ＬＬＲ出力値を算定するために備えられた第３演算チップＲＢ３は、１６の加
算器Ｌ＿ＡＤＤ＿１、Ｌ＿ＡＤＤ＿２、・・・、Ｌ＿ＡＤＤ＿１６、２つの最大
ユニットＭＡＸ＿１およびＭＡＸ＿２ならびに減算器ＳＵＢから構成されている
。

【０１４４】 第３演算チップＲＢ３は、ＬＬＲの算定に関して近似式

【０１４５】

【数１１】

【０１４６】 にしたがって方程式（５）に示した相関を変換する。近似式は、Peter Jung「適
用されたターボ符号復号器とショートフレーム伝動装置との比較」『IEEE Journ
al of Selected Areas in Communications』（14巻３号、1996年４月）に提示さ
れている。これは、参照することによって本文書の内容となる。８つの第１加算
器Ｌ＿ＡＤＤ＿１−８は、ｉ＝１の前方再帰メトリック値を、関連している後方
再帰メトリック値（すなわち、仮説ｕ_n＝１）に加算できる。すなわち、各加算
器は８つの状態のうちの１つに関して、合計α¹ _n（ｍ）＋β_n（ｍ）を算出する
。８つの第２加算器Ｌ＿ＡＤＤ＿９−１６は、ｉ＝０の前方再帰メトリック値を
、関連している後方再帰メトリック値（すなわち、仮説ｕ_n＝０）に加算できる
。すなわち、各加算器は、８つの状態のうちの１つに関して、合計α⁰ _n（ｍ）＋
β_n（ｍ）を算出する。

【０１４７】 最大ユニットＭＡＸ＿１は、８つの第１加算器Ｌ＿ＡＤＤ＿１−８の出力を受
信し、最大ユニットＭＡＸ＿２は、８つの第２加算器Ｌ＿ＡＤＤ＿９−１６の出
力を受信する。各最大ユニットＭＡＸ＿１またはＭＡＸ＿２は、全ての８つの加
算器出力を比較することによって、それぞれ最大の加算器出力を見出し、さらに
それを減算器ＳＵＢに送信する。したがって、ＭＡＸ＿１は、入力ビットｉ＝１
に起因する全ての遷移において、最大公算を有する数値を決定する。ＭＡＸ＿２
は、入力ビットｉ＝０に起因する全ての遷移において、最大公算を有する数値を
決定する。減算器ＳＵＢは、対数特性ｌｎ（ａ／ｂ）＝ｌｎ（ａ）−ｌｎ（ｂ）
を用いる際に、この結果値の違いとして、信頼情報、すなわち（ＭＡＰ１モード
において）ＬＬＲ値ｚ１_n（ｉｔ＿ｎｏ）または（ＭＡＰ２モードにおいて）Ｌ
ＬＲ値ｚ２_n（ｉｔ＿ｎｏ）を算定する。

【０１４８】 第２演算チップＲＢ２及び第３演算チップＲＢ３の両方が、それぞれ１６の加
算器を含んでいるので、この２つの演算チップは、全部でたった１６の加算器を
備える共通の演算チップにおいても、接続できる。この場合、１６の加算器をマ
ルチプレクサにおいて稼動する。すなわち、前後方再帰メトリック値およびＬＬ
Ｒを、交互に算定する必要がある。利点は、ハードウェアのコストを削減するこ
とにある。

【図面の簡単な説明】

【図１】 送信器と受信器とを有する移動式無線システムのエアインターフェースの概略
図である。

【図２】 ターボ符号を生成するためのターボ符号器のブロック図である。

【図３】 図２に示すＲＳＣ重畳符号器のブロック図である。

【図４】 本発明のターボ復号器の作動方法を説明するための機能的なブロック図である
。

【図５】 図４に示すターボ復号器のブロック図である。

【図６】 図５に示すＭＡＰ復号器の簡略化されたブロック図である。

【図７】 信頼情報を算定する場合の、部分的な前後方再帰を説明するための概略図であ
る。

【図８】 標準規格の符号情報を生成するための図６に示した制御ユニットのブロック図
である。

【図９ａ】 値０のビットを入力した場合の、ターボ符号器の初期状態と終了状態との間に
起こり得る遷移を表すチャート図である。

【図９ｂ】 値１のビットを入力した場合の、ターボ符号器の初期状態と終了状態との間に
起こり得る遷移を表すチャート図である。

【図９ｃ】 終了状態に基づいて配置された４つのグループの遷移を表すチャート図である
。

【図９ｄ】 ターボ符号の理論上の情報の計算のための計算段階のブロック図である。

【図１０】 図６に示すＭＡＰ復号器のハードウェア構築のブロック図である。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 シュナイダー，ミヒャエル ドイツ連邦共和国 81541 ミュンヘン ザンクト マルティン シュトラーセ 44 アー (72)発明者 デーチェ，マルクス スイス ツェーハー 3098 シュリーエル ン ハーゼルホルツヴェク 26 (72)発明者 ケーラ，ティデヤ ドイツ連邦共和国 80337 ミュンヘン トゥンブリンガーシュトラーセ 54／42 (72)発明者 ユング，ペーター ドイツ連邦共和国 67697 オッターベル ク イム ラーベンタール 28 (72)発明者 ベッカー，ブルクハルト ドイツ連邦共和国 85737 イスマニング コロマンシュトラーセ ８ Ｆターム(参考） 5B001 AA10 AB05 AC01 AD06 5J065 AA01 AB01 AC02 AD10 AE06 AF03 AG05 AH04 AH05 AH06 AH19 5K014 AA01 BA10 EA01 FA11

Claims (15)

【特許請求の範囲】
1. 【請求項１】 送信器側でターボ符号を用いてエラー保護符号化され、妨害された通信路を介
   して伝達され、受信器（Ｅ）において検出されるデータ信号（^Ｄ）を復号する
   ためのターボ復号器において、 検出されたデータ信号（^Ｄ）に起因するデータ記号を受信するための入力部
   （ＩＦ）と、 送信器側においてエラー保護符号用の基礎として形成されるデータ信号（Ｕ）
   の推定されたデータ記号を算定できる出力値（ＬＬＲ）を供給するための出力部
   と、 送信器側で用いられるエラー保護符号の情報を用いて、遷移メトリック値、前
   後方再帰メトリック値、およびそれから構成される出力値（ＬＬＲ）を算定する
   演算手段（ＲＭ）とから構成される記号推定器（ＭＡＰ＿ＤＥＣ）を少なくとも
   １つ備え、 上記演算手段（ＲＭ）は、上記の数値の少なくとも一種を生成するために、組
   み合わせ論理から構成されるハードウェア演算チップ（ＲＢ１；ＲＢ２；ＲＢ３
   ）を含んでいることを特徴とするターボ復号器。
2. 【請求項２】 上記演算手段（ＲＭ）は、遷移メトリック値を生成するために、第１ハードウ
   ェア演算チップ（ＲＢ１）を含んでおり、上記第１ハードウェア演算チップ（Ｒ
   Ｂ１）は、４つの並行に配置された加算器（ＴＲ＿ＡＤＤ＿１−４）、及び、加
   算器の後ろに接続された少なくとも１つの２補数段階（２Ｋ）から構成されるこ
   とを特徴とする請求項１に記載のターボ復号器。
3. 【請求項３】 上記演算手段（ＲＭ）は、遷移メトリック値を生成するために、第１ハードウ
   ェア演算チップ（ＲＢ１）を含み、上記の第１ハードウェア演算チップ（ＲＢ１
   ）が、８つの並列に配置された加算器から構成されることを特徴とする請求項１
   に記載のターボ復号器。
4. 【請求項４】 上記遷移メトリック値を生成するための第１ハードウェア演算チップ（ＲＢ１
   ）が、それぞれ４つの遷移メトリック値を蓄積するための４つのメモリ（ＢＦ）
   を含んでいることを特徴とする請求項２または３に記載のターボ復号器。
5. 【請求項５】 上記記号推定器（ＭＡＰ＿ＤＥＣ）は、第１ハードウェア演算チップ（ＲＢ１
   ）を制御するための制御手段（ＳＴ＿ＴＲＡＮＳ）を備え、 上記制御手段は、第１演算チップ（ＲＢ１）が第１及び第２計算工程に応じて
   、交互に遷移メトリック値を決定するという効果を有することを特徴とする請求
   項１ないし４のいずれか１項に記載のターボ復号器。
6. 【請求項６】 上記演算手段（ＲＭ）が、前後方再帰メトリック値を生成するための第２ハー
   ドウェア演算チップ（ＲＢ２）を含み、 上記の第２ハードウェア演算チップ（ＲＢ２）が、並列に配置された加算器（
   ＡＤＤ＿１−１６）の数Ｑから構成される加算段階と、 並列に配置された最大ユニット（ＭＡＸ１−８）から構成され、その入力部に
   おいて、２つの加算器（ＡＤＤ−１−１６）の出力を受信し、加算器出力のうち
   より大きいものを、その出力部において出力する最大化段階とから構成されてい
   ることを特徴とする請求項１ないし５のいずれか１項に記載のターボ復号器。
7. 【請求項７】 Ｑ＝１６であることを特徴とする請求項６に記載のターボ復号器。
8. 【請求項８】 上記記号推定器（ＭＡＰ＿ＤＥＣ）は、第２ハードウェア演算チップ（ＲＢ２
   ）を制御するための制御手段（ＳＬ＿ＷＩＮ＿ＦＤ、ＳＬ＿ＷＩＮ＿ＢＤ）を備
   えることによって、 データブロック内でスライドするインターバル境界線を備える前後方再帰イン
   ターバルを用いて、前後方再帰メトリック値を算定することを特徴とする請求項
   ６または７に記載のターボ復号器。
9. 【請求項９】 上記演算手段（ＲＭ）は、出力値（ＬＬＲ）を生成するための第３ハードウェ
   ア演算チップ（ＲＢ３）を含んで構成されており、 上記第３ハードウェア演算チップ（ＲＢ３）は、並列に配置された加算器（Ｌ
   ＿ＡＤＤ＿１−１６）の数Ｐから構成される加算段階と、 並列に配置された２つの最大ユニット（ＭＡＸ＿１、ＭＡＸ＿２）から構成さ
   れ、上記各最大ユニット（ＭＡＸ＿１、ＭＡＸ＿２）が、その入力部において、
   Ｐ／２加算器の出力を受信し、加算器出力のうちの最大のものを、その出力部に
   おいて出力する最大化段階とを含んでなることを特徴とする請求項１ないし８の
   いずれか１項に記載のターボ復号器。
10. 【請求項１０】 Ｐ＝１６であることを特徴とする請求項９に記載のターボ復号器。
11. 【請求項１１】 上記出力値（ＬＬＲ）を生成するための第３ハードウェア演算チップ（ＲＢ３
    ）が、２つの最大ユニット（ＭＡＸ＿１、ＭＡＸ＿２）の出力の違いを形成する
    ための減算器（ＳＵＢ）を備えることを特徴とする請求項９または１０に記載の
    ターボ復号器。
12. 【請求項１２】 上記記号推定器（ＭＡＰ＿ＤＥＣ）が、第３ハードウェア演算チップ（ＲＢ３
    ）を制御するための制御手段（ＬＬＲ＿ＲＡＴ）を備え、 上記制御手段（ＬＬＲ＿ＲＡＴ）は、第３演算チップ（ＲＢ３）がスライドす
    る間隔境界線内において前方再帰メトリック値と後方再帰メトリック値とを混合
    するような効果を有することを特徴とする請求項１ないし１１のいずれか１項に
    記載のターボ復号器。
13. 【請求項１３】 前後方再帰メトリック値を生成するための第２ハードウェア演算チップ（ＲＢ
    ２）と、出力値（ＬＬＲ）を生成するための第３ハードウェア演算チップ（ＲＢ
    ３）とが、マルチプレクサ稼動中に稼動している共通の加算器（ＡＤＤ＿１−１
    ６またはＬ＿ＡＤＤ＿１−１６）を用いることを特徴とする請求項６ないし１２
    のいずれか１項に記載のターボ復号器。
14. 【請求項１４】 上記のターボ復号器（ＴＤＥＣ）がさらに、 ターボインターリービング（Verschachtelung）手順およびターボデインター
    リービング（Entschachtelung）手順を実行して、事前に設定された系列プログ
    ラムにしたがって、ある瞬間の通信路の状態を表す統計的な情報を算定するため
    の、デジタル信号プロセッサ（ＤＳＰ）と、 上記デジタル信号処理器（ＤＳＰ）が、データを交換するために、記号推定器
    （ＭＡＰ＿ＤＥＣ）と接続されるための双方向のインターフェース（ＦＭＩ）と
    を含んで構成されることを特徴とする請求項１ないし１３のいずれか１項に記載
    のターボ復号器。
15. 【請求項１５】 上記記号推定器（ＭＡＰ＿ＤＥＣ）は、反復パス中において、第１および第２
    の両方の信頼情報を算定するために用いられることを特徴とする請求項１ないし
    １４のいずれか１項に記載のターボ復号器。