JP2003527025A - ターボ復号器及びターボ復号方法 - Google Patents

ターボ復号器及びターボ復号方法

Info

Publication number
JP2003527025A
JP2003527025A JP2001567133A JP2001567133A JP2003527025A JP 2003527025 A JP2003527025 A JP 2003527025A JP 2001567133 A JP2001567133 A JP 2001567133A JP 2001567133 A JP2001567133 A JP 2001567133A JP 2003527025 A JP2003527025 A JP 2003527025A
Authority
JP
Japan
Prior art keywords
data
data signal
map
turbo
symbol
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001567133A
Other languages
English (en)
Other versions
JP2003527025A5 (ja
Inventor
ベッカー,ブルクハルト
ユング,ペーター
プレヒンガー,ヨルク
シュナイダー,ミヒャエル
デーチェ,マルクス
ケーラ,ティデヤ
シュミット,ペーター
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2003527025A publication Critical patent/JP2003527025A/ja
Publication of JP2003527025A5 publication Critical patent/JP2003527025A5/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3905Maximum a posteriori probability [MAP] decoding or approximations thereof based on trellis or lattice decoding, e.g. forward-backward algorithm, log-MAP decoding, max-log-MAP decoding
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957Turbo codes and decoding
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3723Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 using means or methods for the initialisation of the decoder
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3905Maximum a posteriori probability [MAP] decoding or approximations thereof based on trellis or lattice decoding, e.g. forward-backward algorithm, log-MAP decoding, max-log-MAP decoding
    • H03M13/3927Log-Likelihood Ratio [LLR] computation by combination of forward and backward metrics into LLRs
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3961Arrangements of methods for branch or transition metric calculation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65Purpose and implementation aspects
    • H03M13/6577Representation or format of variables, register sizes or word-lengths and quantization
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65Purpose and implementation aspects
    • H03M13/6577Representation or format of variables, register sizes or word-lengths and quantization
    • H03M13/658Scaling by multiplication or division

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

(57)【要約】 妨害された通信路を伝達されるデータ信号(^D)を復号するために備えられており、記号推定器(MAP_DEC)およびデジタル信号プロセッサ(DSP)を備えているターボ復号器に関するものである。反復ターボ復号の演算ループ内部で、記号推定器(MAP_DEC)が、2つの記号推定を行い、DSPが、インターリーブ工程およびデインターリーブ工程を行う。双方向インターフェース(FMI)は、記号推定器(MAP_DEC)とDSPとの間のデータ伝達用に備えられている。

Description

【発明の詳細な説明】
本発明は、請求項1の前提構成に基づく、送信器側でターボ符号によってエラ
ー保護符号化され(fehlerschutzcodierten)、妨害された通信路を介して伝達
され、そして受信器で検出されるデータ信号を復号するためのターボ復号器に関
するものである。さらに本発明は、請求項7の前提構成に基づくターボ復号方法
に関するものである。
【0001】 情報技術の基本課題は、妨害通信路において、できるだけエラーの無いように
データ信号を伝達することにある。これを達成するために、伝達されるべきデー
タ信号に通信路符号化が行われる。伝送されるべき信号は、通信路符号化によっ
て、伝達通信路の特性に適合される。多数の異なる通信路符号化方法が使用され
る。通信路符号化(エラー保護符号化とも称される)の原則は、伝達される信号
に適切な冗長性を与えることによって、効果的なエラー保護を達成するというこ
とに基づいている。
【0002】 移動式無線システムの場合は、信号伝送に関連して特に困難が生じる。このこ
とは、一方では、移動式無線システムの場合、時間的変化で多重反射、同通信路
妨害、ドップラー偏移、およびノイズが、受信器での極めて強い信号妨害を生じ
させることに起因している。他方、面積および経費の関係から、移動局の受信器
に使用できるエネルギーとハードウェアの資源は制限されている。従って、移動
無線技術では、できる限り少ない信号処理経費(資源エネルギーの保護)を用い
て、最大限のハードウェア効果(つまり、少ない面積で経費をかけず)としての
できるだけ低いエラー率で、送信された信号の再構築を達成することが試みられ
ている。
【0003】 上述の要求は、通例として、同時に最適化することができないのではなく、受
信器の目的を見据えたソフトウェア/ハードウェア配置によって、要求の間で意
義のある均等化または妥協が行われなければならないことが明らかである。
【0004】 エラー保護符号化の現在の方法は、いわゆる「ターボ符号化」である。ターボ
符号化においては、いわゆる「ターボ符号」が使用される。ターボ符号は、双方
向の平行に相互に連結した再帰たたみ込み符号(rekursive Faltungscodes)で
ある。ターボ符号は、特に大きなデータブロックの伝達の場合に、エラー保護符
号化の極めて効果的な形態を表現する。
【0005】 ターボ符号を復号するために、受信器にターボ復号器を挿入する。このような
復号器は、以下に述べる従来技術を代表するP.Jungの著書『デジタル移動式無線
システムの解析と設計』(Stuttgart, B.G. Teubner, 1997 343〜 368ページ)
、特に図E.2に記載されている。ターボ符号器は、2つの再帰的に接続された
MAP記号推定器から構成され、これらの間にターボ符号インターリーバ(Turb
o-Code-Verschachteler)が配置されている。復号するべきデータ信号が複数回
演算ループを流れることによって、ターボ復号は反復法で行われる。この演算ル
ープは、演算工程、すなわち第1記号推定−インターリーブ−第2記号推定−デ
インターリーブを備えている。
【0006】 ターボ符号を実施する際に障害となるのは、反復信号処理および2つのMAP
記号推定器のせいで、ターボ復号器が該当する信号処理経費とハードウェア経費
とを必要とすることである。
【0007】 従って、これまで、ターボ符号は、例えば衛星通信システムのような、資源が
あまり制限されていないシステムに使用されている。移動無線器の分野では、言
及された制限が原因で、ターボ符号は、まだ使用されていない。しかし、UMT
S(欧州次世代移動体通信システム)基準は、ターボ符号化の可能性を既に含ん
でいる。
【0008】 本発明の目的は、ターボ復号器およびターボ符号の復号方法を提供することで
ある。ターボ復号器もしくは復号方法は、代表的なハードウェア使用の際に、信
号処理の少ない、それゆえエネルギー源を節約した信号復号を可能にする。特に
、本発明のターボ復号器および本発明のターボ復号方法は、ターボ符号を移動式
無線の分野に実施することを可能にする。
【0009】 本課題を解決するために、請求項1および7の特徴がある。
【0010】 従って、本発明の概念は、ターボ符号の反復的な復号の際に何度も流れる演算
ループの(このような既に知られている)演算工程を適切に分割することによっ
て、2つの異なる演算手段で演算ループの資源経済的削減を可能にすることであ
る。本発明では、この分割によって達成できる資源節約は、演算ループの内部で
2度の双方向のデータ伝達に必要とされる追加経費を十二分に埋め合わせること
ができるということが確認された。
【0011】 ハードウェアやり繰りに関しては、2つの記号推定工程(a)および(c)用に
1つの記号推定器(第1演算手段)のみが必要だという利益がある。
【0012】 小さなメモリ面積と多くの演算経費を必要とする演算工程(a)および(c)
は、その大部分または全てがハードウェアに構成されている第1演算手段におい
て実施されることが好ましい。一方、大きなメモリ面積と僅かな演算経費を必要
とする演算工程(b)および(d)を削減するために、別個の第2演算手段が使
用される。この第2演算手段は、ファームウェアを削減するデジタル信号プロセ
ッサ(DSP)であることが好ましい。従って、エネルギーのやり繰りに関して
言えば、本発明に基づく演算工程の2つの演算手段への分割は、全システムの「
ハードウエア−ソフトウエア−分割」に適合させることができるという利益を生
じる。
【0013】 本発明のさらなる便宜的な形態は、代表的、統計的な情報の瞬間的チャンネル
状態のための計算が演算ループで行われている限り、この演算工程は、第2演算
手段から操作されているということによって特徴付けられている。
【0014】 好ましくは、第1演算手段は、遷移メトリック値を生成するために組み合わせ
論理から構成される第1ハードウエア演算チップ、および/または、前後方再帰
メトリック値を生成するために組み合わせ論理から構成される第2ハードウエア
演算チップ、および/または、可能性(この可能性によって検出されたデータ信
号の推定されるデータ記号が特定の値を有している)を示す出力値を生成するた
めに組み合わせ論理から構成される第3ハードウエア演算チップを備えている。
上述の各ハードウェア演算チップによって、各値(遷移メトリック値;前後方再
帰メトリック値;出力値)を計算する際に、信号処理が適切に加速される。
【0015】 本発明のターボ復号器のさらに有利な形態は、双方向インターフェースが、2
つのDMA(ダイレクトメモリアクセス)チャンネルに割り当てられていること
により特徴づけられる。DMAチャンネルは、その都度、両方の演算手段の間の
迅速なデータ転送を可能にし、この際、2つのDMAチャンネルを使用した結果
、各DMAチャンネルを異なるデータ形式用に配置することが可能である。
【0016】 本発明の更に有利な形態を従属請求項に挙げる。
【0017】 以下に、本発明を、図を参考にした実施例に基づいて説明する。
【0018】 図1は、移動式無線システムの送信器Sおよび受信器Eを示す。送信器Sは、
例えば基地局に、受信器Eは、移動式無線システムの移動局に含まれている。
【0019】 送信器Sは、ターボ符号器TCOD、変調器MODおよび送信アンテナSAを
備えている。
【0020】 ターボ符号器TCODは、デジタル入力信号を、データ記号例えばビット)u 1 、u2、・・・の形態で受信する。以下に、ブロックごとの符号化に基づいて、
N入力信号データ記号(例えば、ビット)un,n=1、2、・・・、Nから構成
される、最終的系列U=(u1、u2、・・・、uN)を考察する。この場合、数
Nは、ブロックの大きさである。
【0021】 入力信号は、伝送されるべき有用な情報(例えば、音声メッセージ)を搬送し
ている。例えば、マイクロフォン増幅器アナログ/デジタル変換器を介して回路
網(図示せず)を生成できる。
【0022】 ターボ符号器TCODは、デジタル入力信号にエラー保護符号化のための冗長
性を供給する。ターボ符号器TCODの出力部には、エラー保護符号化されたデ
ータ信号がKデータ記号(ビット)、D=(d1, d2, ・・, dK)からなる系
列Dの形態で存在する。
【0023】 N/K(入力ビット数/出力ビット数)比率は、符号器の符号率Rcとして示
される。
【0024】 変調器MODは、エラー保護符号化されたデータ信号を搬送信号に変調する。
エラー保護符号化されたデータ信号によって変調された搬送信号は、無線信号F
Sとして送信アンテナSAを介して発信される前に、図示していない方法によっ
て、送信フィルターによってスペクトル状に形成され、送信増幅器によって増幅
される。
【0025】 受信器Eは、受信アンテナEA、復調器DMODおよびターボ復号器TDEC
を備えている。
【0026】 受信アンテナEAは、環境の影響と、他の加入者の無線信号による妨害とによ
って妨害された無線信号FSを受信し、これを復調器DMODに導入する。
【0027】 復調器DMODは、受信された無線信号FSを、無線通信路で受けた信号妨害
を考慮しながら補正する。復調器DMODの出力部に提供された補正データ信号
は、データ記号系列^D=(^d1,^d2,..,^dk)の形態で存在し、その要素^d1 ,^d2,..,^dkは、エラー保護符号化されたデータ記号系列Dのデータ記号d1,
2,・・,dKの、値が連続した推測値である。
【0028】 均等化されたデータ信号は、ターボ復号器TDECに導入され、その出力部に
、復号された出力信号系列^U=(^u1,^u2,..,^uN)が提供される。復号され
た出力信号系列^Uの要素^u1,^u2,..,^uNは、入力信号の符号ストック(例え
ば0,1)からの抽象的な値の形態での、送信器側の入力信号のデータ記号u1
、u2、・・・、uNの仮定である。
【0029】 データ記号エラー率は、エラー推定un≠^un(n=1、2、・・・)の相対
頻度によって定義される。データ記号エラー率は、移動無線を使用する場合、特
定の最大許容値を上回ってはならない。
【0030】 本発明のターボ復号器の実施形態を記述する前に、本発明を最もよく理解する
ために、図2を参考にまず例としてターボ符号の生成を説明する。
【0031】 ターボ符号器TCODは、2つの同一の2元再帰組織重畳符号器(binaere re
kursive systematische Faltungscodierer)RSC1とRSC2とを備えている
。これらは、符号化技術では、RSC(再帰組織重畳)符号器として知られてい
る。第2RSC重畳符号器RSC2には、入力側の上流に、入力データ信号をブ
ロックごとにインターリーブするターボ符号インターリーバILを接続する。両
方の重畳符号器RSC1とRSC2との出力部は、パンクチャリングデバイス(
Punktierer)PKT1もしくはPKT2を介して、マルチプレクサデバイスMU
Xにそれぞれ接続している。更に、マルチプレクサデバイスMUXには、デジタ
ル入力信号系列Uと同一の信号系列Xを導入する。
【0032】 図3は、再帰重畳符号器の構造を、RSC1を例にして示す。重畳符号器RS
C1は、入力側に第1加算器ADD1と、第1加算器ADD1の後に接続され、
例えば3つのメモリセルTを有するシフトレジスタとを備えている。重畳符号器
RSC1は、その出力部に、第2加算器ADD2によって構成される冗長性デー
タ系列Y1=(y11、y12,・・,y1N)を提供する。
【0033】 特定の時間nに出力部に存在している冗長性データ記号y1n= (y11、y
2、・・・、y1N)は、入力信号系列Uの実際の入力データ記号un、ならび
に、シフトレジスタの状態に応じていることが明らかである。
【0034】 第2重畳符号器RSC2の構造は、第1重畳符号器RSC1の構造と同一であ
る;RSC2は、その出力部に、冗長性データ系列Y2=(y21、y22、・・
・、y2N)を提供する。
【0035】 信号系列Xは、第1重畳符号器RSC1の第2出力部とすることができる。つ
まり、この方法では、第1重畳符号器RSC1は、第2出力部を備えており、こ
の出力部にデータ系列Xが出力される。その要素x1、x2、・・・、xNは、入
力部信号系列Uの要素u1、u2、・・・、uNと同一である。同様のことが第2
重畳符号器RSC2、及び第2重畳符号器RSC2の第2出力部X_I(図示せ
ず)にも該当し、第2重畳符号器は、インターリーブされた入力信号系列Uと同
一である。この特徴を有する符合化器は、組織的符号器と呼ばれる。
【0036】 従って、データ記号unを各重畳符号器RSC1もしくはRSC2から入力す
る度に、同じ2つの出力データ記号xnとy1nもしくはx_In(インターリー
ブされた組織的情報)およびy2nが出力される。従って、各重畳符号器RSC
1,RSC2は、符号率Rc=0.5を示す。
【0037】 マルチプレクサデバイスMUXは、ターボ符号器TCODの符号率を調整する
ために使用される。TCOD用にも、例えばRc=0.5の符号率を達成するた
めに、両方の冗長性部分系列Y1とY2とを例えば交互にパンクチャ(punktier
t)し、合成する。次に、生じる冗長性データ系列Y=(y11、y22、y13
y24、・・・、y1N、y2N)を、組織的データ系列Xと交互に合成する。従
って、ターボ符号化のこの(特別な)形態の場合に生じるエラー保護符号化され
たデータ信号は、例えば、形態D=(x1、y11、x2、y22、x3、y13、x 4 、y24、・・・、xN、y2N)(Nは偶数とする)を有する。
【0038】 重畳符号器RSC1を、最終的なクロックを用いた自動機械装置(getakteter Automat)とすることができ、M個の可能な状態(moeglichen Zustaenden)を
有するいわゆるトレリス線図によって説明される。3つのセルからなるシフトレ
ジスタを有する重畳符号器RSC1のトレリス線図には、シフトレジスタの可能
な状態に相当するM=23=8の交点がある。入力ビット(un=0または1)を
入力することによって第2状態mに変化する、ある(任意の)第1状態m'は、
第2状態mとトレリス線図において接続線によって結ばれる。各冗長性部分系列
Y1は、RSC1符号器のトレリス線図を通る接続線に沿った特定の経路に相当
する。
【0039】 符号化の状態を明らかにするためのトレリス線図については知られているので
、ここでは詳述しない。
【0040】 図4は、本発明のターボ復号器TDECの実施形態の作動方法を説明するため
のブロック図を示す。
【0041】 ターボ復号器TDECは、デマルチプレクサDMUX、統計段階STA、ラン
ダムアクセスを有する第1および第2メモリMAP_RAM1、MAP_RAM
2、第1および第2MAP記号推定器MAP1、MAP2、第1および第2デー
タ処理ユニットDVE1、DVE2、ならびに、決定論理(閾値決定器)TLを
備えている。
【0042】 第1データ処理ユニットDVE1は、ターボインターリーバIL,統計段階S
TAおよびデータメモリAPR_RAMを備えている。第2データ処理ユニット
DVE2は、デインターリーバDIL、同じく統計段階STAおよび同じくデー
タメモリAPR_RAMを備えている。
【0043】 復調器DMODからターボ復号器TDECに導入され、補正されたデータ系列
^D=(^x1,^y11,^x2,^y22,^x3,^y13,^x4,^y24,..^xN,^y2N) は、入力側に備えられたデマルチプレクサDMUXによって、補正された組織的
データ系列^X(入力信号系列U(=X)の検知されたバージョン)と、両方の
補正された冗長性部分系列^Y1及び^Y2(冗長性部分系列Y1とY2との検知
されたバージョン)とに分割される。^Xn,^Y1n,^Y2n(n=1、2、・・・
、N)によって、送信側に生じるデータ記号xn、y1n、y2nの均等化された
(推測された)バージョンを示す。(図では、分かりやすいように、各系列要素
の表示数nを取り除いている。) データ記号^xn(組織的情報)と、^y1n,^y2n(冗長性情報)とを、統計
段階STAに導入する。伝達通信路の瞬間的状態の情報に基づいて、この場所で
、統計的データ値^xsn,^y1sn,^y2snを以下の方程式に基づいて算出する
。 ^xsn=xn・μ^xn/σ2 ^xn ^y1sn=^y1n・μ^y1n/σ2 ^y1n ^y2sn=^y2n・μ^y2n/σ2 ^y2n (1) ただし、μ^xn^y1n^y2nは、平均値を示し、σ2 ^xn2 ^y1n2 ^y2n
、関連の信号部分に関する白色ノイズの分散(Varianz)を示す。
【0044】 統計的データ記号値^xsn及び^y1snは、データメモリMAP_RAM1に
蓄積され、統計的データ値^y2snは、データメモリMAP_RAM2に蓄積さ
れる。MAP_RAM1、MAP_RAM2のメモリ寸法は、全ブロック(例え
ばN=5120)の統計的データの値を収容できるように決定されている。
【0045】 データブロックを示す組織的情報^xsnならびに冗長性情報^y1sn及び^y
2snを基本にして、再帰ターボ復号が行われる。再帰ループは、知られている
方法(上述のP.Jungの本を参照)に基づき、ユニットMAP1、DVE1、MA
P2、DVE2、および、フィードバック情報z2snのDVE2からMAP1
への逆流によって構成される。
【0046】 より正確に言えば、第1MAP記号推定器MAP1は、入力部データ値^xsn 及び^y1snならびに初期フィードバック情報z2sn(it_no=0)を基
本にして、第1再帰工程(it_no=1)において、値が連続した対数の第1
信頼情報z1n(it_no=1)の第1系列を算出する。対数の信頼情報の第
1再帰系列は、ターボインターリーバILにおいてインターリーブされ、統計段
階STAにおいて統計的に処理される。統計的処理は、方程式: z1sn=z1n・μz1n/σ2 z1n (2) によって行われる。
【0047】 ただし、μz1nは平均値を示し、σ2 z1nは、第1信頼情報z1nの白色ノイズの
分散を示す。
【0048】 言及された手順(インターリービングと統計的処理)を行うために、付随値z
1sX(it_no=1)が、第1データ処理ユニットDVE1のランダムアク
セスを有するデータメモリAPR_RAMに一時的に蓄積される。
【0049】 第1再帰の際に第1データ処理ユニットDVE1に生成される、第1信頼情報
(第1再帰)のインターリーブされた系列のデータ値z1sn(it_no=1
)は、第2MAP記号推定器MAP2に供給される。第2MAP記号推定器は、
これらデータ値および系列^y2sn(全反復パスで同一)から対数の第2信頼情
報z2n(it_no=1)の系列を算出する。第1および第2信頼情報の系列
の個々の値は、対数の帰納的推定比率、いわゆるLLRs(ログ尤度比率)であ
る。
【0050】 第2信頼情報z2n(it_no=1)の系列は、ターボデインターリーバD
ILと、第2データ処理ユニットDVE2の統計段階STAとに供給され、これ
らの場所でデインターリーブされ、統計的に処理される。統計的処理は、方程式
: z2sn=z2n・μz2n/σ2 z2n (3) によって行われる。
【0051】 ただし、μz2nは平均値を示し、σ2 z2nは、第2信頼情報z2nの白色ノイズの
分散を示す。
【0052】 ランダムアクセスを有するデータメモリAPR_RAMは、同様に、既述され
た方法で生成されたデータ値z2sn(it_no=1)を一時的に蓄積するた
めに使用される。図4では、データ値が、次の再帰過程(it_no=2)の間
に、フィードバック情報として第1記号推定器MAP1に提供される。
【0053】 事前に決定された、例えば5の数の再帰過程では、第2データ処理ユニットD
VE2のターボデインターリーバDILの出力部に生成されたデータ値z2n
it_no=5)(デインターリーブされている)が、閾値決定器TLに供給さ
れる。閾値決定器TLは、値≦0を有する特定のデータ系列の各要素のために、
再構築されたデータ記号^un=0および、値>0を有する上述のデータ系列の各
要素のために、再構築されたデータ記号^un=1を決定する。
【0054】 本発明では、第1および第2記号推定器MAP1、MAP2、ならびに、第1
および第2データ加工ユニットDVE1、DVE2が、それぞれ、1つの同じハ
ードウェア構造の形状で実現されている。図4の下方領域に示す矢印は、双方向
インターフェースを用いて実現されるデータ引渡し場所を示し、ここで、記号推
定器(斜線で示すMAP1/2と割り当てられたメモリMAP_RAM1/2と
を含む)とデジタル信号プロセッサ(斜線のないDVE1/2、場合によっては
DMUX、STA、TLを含む)との間のデータ転送が行われる。
【0055】 ただし、特に統計段階STAを、ハードウェアにも実施でき、記号推定器に一
体化できる。
【0056】 図5は、既に図4に示したターボ復号器TDECのブロック図を示す。
【0057】 ターボ復号器TDECは、図4の両方の記号推定器AMP1/2に該当するM
AP復号器MAP_DECを備え、両方のMAPデータメモリMAP_RAM1
およびMAP_RAM2に接続している。MAP復号器MAP_DECは、双方
向データバスDBとFMI(フレキシブルメモリンターフェース)インターフェ
ースFMIとを介して、2つのプログラマブルなDMA(ダイレクトメモリアク
セス)通信路DMA_KAN1とDMA_KAN2とに接続している。ターボ復
号手順での、割り当てられたDMA通信路DMA_KAN1、DMA_KAN2
を有するFMIインターフェースFMIの「状態(Lage)」を、図4に既述のよ
うに矢印で示す。
【0058】 プログラム可能なDMA通信路DMA_KAN1/2は、内部DMAレジスタ
DMA_REG1、DMA_REG2をそれぞれ備えている。内部DMAレジス
タDMA_REG1/2は、各プログラム線IODを介して、デジタル信号プロ
セッサDSPに双方向のデータ交換接続している。
【0059】 DSPは、データ線と内部DSPインターフェースIFDとを介して、データ
メモリARP_RAMにアクセスしている。さらに、DSPとDSPインターフ
ェースIFDは、データバスDDとアドレスバスDAとから構成される双方向バ
ス構造を介して、DMA通信路DMA_KAN1/2とデータ交換接続している
【0060】 データをデータメモリAPR_RAMに一時的に蓄積することにより、製造業
者側でプログラムされるソフトウェア(ファームウェア)が削減されるため、D
SPが、統計的算出、インターリーブおよびデインターリーブ手順(図4参照)
、ならびに、場合によってはユニットDMUXとTLとによって行われるデータ
処理工程をも行う。
【0061】 2つのデータ要求制御信号V_TRQ_M(第1DMA通信路DMA_KAN
1を介したデータ転送の要求)とV_TRQ_C(第2DMA通信路DMA_K
AN2を介したデータ転送の要求)とによって、DMA通信路DMA_KAN1
/2およびFMIインターフェースFMIを介したMAP復号器MAP_DEC
へのデータ伝達を開始する。
【0062】 第1DMA通信路DMA_KAN1を介して、第1および第2記号推定(MA
P1およびMAP2モード)用の入力データが伝達される。一方では、これらの
入力データは、第1記号推定のために、ブロック復号系列の最初にただ1度だけ
伝達されなければならない組織的情報^xsnの統計的データ値、および、第1冗
長性情報^y1snの統計的データ値である。他方では、入力データは、ターボ復
号の各反復過程において伝送されるフィードバック情報の統計的に処理されたデ
ータ値z2sn(it_no)である。
【0063】 例えば、16ビットのワード幅を使用した場合の第1記号推定用の入力値のデ
ータ形式を、両方の表1および表2に示す。
【0064】
【表1】
【0065】
【表2】
【0066】 第2記号推定(MAP2モード)用に、同様に第1DMA通信路DMA_KA
N1、双方向FMIインターフェースFMIおよびデータバスDBを介して、第
2冗長性情報^y2snの統計的データ値と、(各再帰過程の場合)第1信頼情報
z1sn(it_no)の統計的に処理されたデータ値とが、MAP復号器MA
P_DECに供給される。データ伝達の可能なデータ形式を表3および4に示す
【0067】
【表3】
【0068】
【表4】
【0069】 第2DMA通信路DMA_KAN2は、記号推定器MAP1もしくはMAP2
の結果値(出力データ)z1nおよびz2nをDSPに伝送するのに使用される。
【0070】 図6は、MAP復号器MAP_DECのブロック図を示す。
【0071】 データバスDBを介して伝送されるデータは、内部インターフェースIFに伝
達される。
【0072】 内部インターフェースIFと、両方のMAPデータメモリMAP_RAM1(
例えばN×16ビット)およびMAP_RAM(例えばN×8ビット)の他に、
MAP復号器MAP_DECは、入力データメモリINP_APR、出力データ
メモリOUT_LLR、配置レジスタ(Konfigurations-Register)V_CON
F、要求制御信号V_TRQ_C、V_TRQ_Mを生成するためのDMA要求
ユニットDAM_REQ、および、標準規格符号情報(standardspezifischer C
ode-Information)(トレリス情報)MAP_STを生成するためのモジュール
を備えている。さらに、MAP復号器MAP_DECは、遷移メトリック値の算
出を制御する為の制御ユニットST_TRANS、前方再帰メトリック値の算出
を制御するための制御ユニットSL_WIN_FD、後方再帰メトリック値の算
出を制御するための制御ユニットSL_WIN_BD、ならびに、第1および第
2信頼情報z1n(it_no)、z2n(it_no)の各値の算出を制御する
ための制御ユニットLLR_RATを備えている。4つの制御ユニットは、内部
データバスIDBを介して、3つのハードウェア演算チップRB1、RB2、R
B3から構成される演算手段RMとのデータ交換接続する。さらに、内部データ
バスIDBを介して、前方再帰メトリック値用の2つのデータメモリ(つまりR
AM_FD_0およびRAM_FD_1、どちらも、例えば、20x128ビッ
トの大きさ)にアクセスすることができる。RAM_FD_0は、伝達のため0
の入力ビットによって生成される前方再帰メトリック値を有している。RAM_
FD_1は、伝送のため1の入力ビットによって生成される前方再帰メトリック
値を有している。
【0073】 図6に示すMAP復号器は、以下のように動作する: 開始工程の範囲では、データバスDBを介して、伝達するべきデータ信号の送
信側の符号化のどの符号が基礎となっているかが、MAP復号器MAP_DEC
にまず伝達される。本発明の少なくとも1つのターボ符号は、使用できる符号で
ある。基礎となる符号に相当して、モジュールMAP_STで、第1演算チップ
RB1用の符号規格の入力データ値が生成される。この入力データ値を、図8に
関連してさらに詳述する。
【0074】 全データブロックを復号するために、(DSPで既に統計的に処理された)組
織的情報と、データブロック(n=1、・・・、N)用の第1および第2冗長性
情報とのデータ値^xsn,^y1sn及び^y2snが、データメモリMAP_RA
M1/2にまず入れられる。
【0075】 第1演算工程ではMAP復号器MAP_DECが、第1記号推定(MAP1モ
ード)を行う。MAP_RAM1のメモリ内容と、始動フィードバック情報z2
sn(it_no=0)とを基本に、第1演算チップRB1にある制御ユニット
ST_TRANSを制御することによって、遷移メトリック値が生成される。演
算チップRB2にある制御ユニットSL_WIN_FDとSL_WIN_BDを
制御することによって、前後方再帰メトリック値が生成される。そして、第3演
算チップRB3を用いて制御ユニットLLR_RATを制御することによって、
第1反復パスz1n(it_no=1)に関連する第1信頼性情報の対数の値が
生成される。これらの値は、出力データメモリOUT_LLR、内部インターフ
ェースIF、および、データバスDBを介して、DSPに供給される。
【0076】 図4に基づいて既述したように、DSPによって生成され、(インターリーブ
され、統計的に評価された)データ数値z1sn(it_no=1)を、要求に
したがって、制御信号V_TRQ_Cを用いてMAP復号器MAP_DECに返
送し、初めに入力データメモリINP_APRに一時的に保存する。
【0077】 そして、MAP復号器MAP_DECは、第2記号推定(MAP2モード)を
行う。つまり、既に説明した計算手順が、今、第2MAPデータメモリMAP_
RAM2に蓄積されたデータ値(^y2sn)と、入力部データメモリINP_A
PRに一時的に蓄積された値とを基本にして行われる。第2信頼性情報z2n
it_no=1)の値の出力は、同様に、出力データメモリOUT_LLRを介
して行われる。
【0078】 以下に、第1信頼情報zlnの算定に基づいて、前後方再帰メトリック値を用
いたLLRの算定について簡単に説明する。
【0079】 各数値zlnは、入力信号系列U
【0080】
【数1】
【0081】 の符号化されていないデータ記号Unのための、数値の連続した対数の確率であ
る。ここで、
【0082】
【数2】
【0083】 及び
【0084】
【数3】
【0085】 は、系列^x,^y1,z2が測定されるという条件下にあるとき、データ記号がそ
れぞれun=1、あるいはun=0となるための条件付きの確率を示している。こ
の条件付きの確率は、「帰納的な確率」である。なぜなら、(「測定された」系
列^x,^y,z2を)発生させる事象から、この事象に基づいた、符号化されてい
ないデータ記号u1〜uNの確率が帰納的に推論されるからである。
【0086】 時間n(すなわち、入力データ記号unの場合)に対する送信器側の重畳符号
器RSC1の状態を、Snで示している。
【0087】 方程式(4)における条件付きの帰納的確率を、M=2L-1を介した各帰納的
確率の合計として、符号器RSC1の可能な状態Sn=0、1、・・・、M−1
によって示すことができる。Lは、生成されたターボ符号の立ち戻りの深さ(Ru
eckgriffstiefe)を示している。
【0088】
【数4】
【0089】 個々の確率を、次の式において記述できる。
【0090】
【数5】
【0091】 このとき、
【0092】
【数6】
【0093】
【数7】
【0094】 であり、また、表記を簡略化するために、3種類の数値Rn=(^xn,^y1n,z
n)からなる系列 RμV=(RV,..,Rμ), 1≦v<μ≦N (7) を、体系的な情報、冗長情報、および、フィードバック情報から規定する。
【0095】 式αi n(m)およびβn(m)は、前方再帰メトリック値および後方再帰メト
リック値として示されている。なぜなら、それらは、遷移メトリック値γi n(R n ,m´,m)が知られていると仮定して再帰的に算出することができるからであ
る。遷移メトリック値γi n(Rn,m´,m)は、トレリス線図における、第1状
態Sn-1=m´から符号器RSC1の第2状態Sn=mへの遷移確率である。すな
わち、
【0096】
【数8】
【0097】 である。
【0098】 (最適化されたMAP記号推定を用いた場合)、再帰については、P.Jung『再
帰的MAP記号推定』第E.3.3章(353〜361ページ)に詳述されている。
【0099】 再帰は、通常全ブロックを介して延びている(laufen)。すなわち前方再帰は
、時間n=1(系列の第1ビット^x,^y1,z2:MAP1、または、系列の第
1ビット^y2,z1:MAP2)のときに始まり、時間n=N(系列の最後方の
ビット^x,^y1,z2:MAP1、または、系列の最後方のビット^y2,z1:
MAP2)において終了する。そして、後方再帰は、時間n=Nのときに始まり
、時間n=1において終了する。
【0100】 次に、図7、図8a−d、および図9に基づいて、計算装置RMにおいて遷移
メトリック値、前後方再帰メトリック値、および、LLRの近似的な算定につい
て詳述する。
【0101】 モジュールMAP_STは、3つの副モジュールTREL_UMTS_CON
V、TREL_UMTS_TURB、および、TREL_GSM_CONV/T
REL_EDGE_CONVから構成されている。全ての副モジュールは、独自
の状態発振器FSMを含んでいる。
【0102】 制御ユニットSTは、時間制御、状態発振器FSMおよび演算チップRB1、
RB2、RB3の調整に用いられる。このために、制御ユニットSTは、制御デ
ータ線S1,S2およびS3を介して副モジュールTREL_UMTS_CON
V、TREL_UMTS_TURB、および、TREL_GSM_CONV/T
REL_EDGE_CONVの状態発振器FSMと接続している。さらに制御ユ
ニットSTは、他の制御データ線S4を介して第1演算チップRB1を制御して
いる。他の制御データ線は、他の演算チップRB2、RB3に導かれる。
【0103】 MAP_STの各副モジュールは、特定の符号によって特徴付けられる理論情
報(トレリス情報とも称される)を算定する。理論情報の算定は、それぞれ符号
特有の多項式に基づいて行われる。副モジュールTREL_GSM_CONVま
たはTREL_EDGE_CONVにおいて算定される理論情報の数値に基づい
たものとして、GSM(汎ヨーロッパデジタルセルラーシステム)スタンダード
およびEDGE(GSM展開のための強化データサービス(enhanced data serv
ices for GSM evolution-))スタンダードがある。副モジュールTREL_U
MTS_TURBから算定された理論値t1、t2、t3に基づいたものとして
、ターボ復号のためのUMTS(欧州次世代移動体通信システム)スタンダード
がある。
【0104】 次に、副モジュールTREL_UMTS_TURBをV_CONFによって選
択する場合についてのみ考察する。
【0105】 UMTSでは、立ち戻りの深さがL=4であるターボ符号が備えられている。
続いて、ターボ符号(図3参照)における重畳符号RSC1のシフトレジスタは
、正確に8状態(すなわち000、001、010、・・・など)を仮定できる
。図8aおよび図8bでは、それぞれこの8つの可能な状態を、指数m=0〜7
の通し番号を付けた小さな箱によって示している。
【0106】 図8aでは、m´からmへの状態遷移が示されている。この状態遷移が起こる
のは、初めに(k−1段階のとき)、(任意の)初期状態にあるターボ符号器を
、数値0(すなわちi=0)の入力ビットakを付加することによって、次の状
態(k段階のとき)にするときである。また、図8bでは、数値1(すなわちi
=1)の入力ビットakを添加するときに起こる状態遷移を示す適切な図が示さ
れている。
【0107】 それぞれ可能な状態遷移(k−1〜k)に関して、3つの理論値t1(i)、
t2(i)、t3(i)を算定する。
【0108】 数値t1(i)およびt3(i)は、付加された入力ビットak(すなわち、
t1(i)=t3(i)=i)と同一である。数値t2は、符号特有の多項式に
よって算定される。
【0109】 図8dに、akから構成される数値t2の可能な演算回路(Berechnungsschalt
ung)を示す。演算回路は、3つのメモリセルTから構成されるシフトレジスタ
および4つの加算器ADDから構成されており、それらは図示したように回路内
に配列されている。シフトレジスタを、状態発振器FSMによって初期状態(例
えば、m´=0、すなわち(000))に保ち、入力ビットakを供給する。入
力ビットak=iを付加すると、それぞれ初期状態(例えば、m´=0)に関連
するように、数値t2(i)(i=0、1)を生成する。この工程を、シフトレ
ジスタの全ての初期状態に関して実行する。
【0110】 続いて、図9に基づいて、演算チップRB1、RB2およびRB3の形成につ
いて詳述する。演算チップRB1、RB2およびRB3は、完全に組み合わせ論
理から形成された速度の速いデータパスである。
【0111】 遷移メトリック値γi n(Rn,m´,m)を算定するために備えられた第1演算
チップRB1は、ak=i(i=0、1)のために生成された理論値t1(i)
、t2(i)、t3(i)を受信し、それらを回路GWの重量因数(Gewichtsfa
ktoren)w1(i)、w2(i)、w3(i)に転換する。重量因数w1(i)
、w2(i)、w3(i)は以下のように算定される。 w1(i)=1−2・t1(i) w2(i)=1−2・t2(i) (9) w3(i)=1−2・t3(i) 重量因数w1(i)、w2(i)、w3(i)は、符号値(Vorzeichenwerte
)(すなわち+1、−1)である。そして、この符号値と「測定値」との掛け算
によって、遷移メトリック値γi n(Rn,m´,m)を算定する。
【0112】 第1記号推定(MAP1モード)の場合、測定値として^xsn,^y1snおよ
びフィードバック情報z2sn(it_no)が使用できる。合計16遷移(図
8aおよび図8b参照)のうちの特定の遷移の遷移メトリックの計算は、方程式
【0113】
【数9】
【0114】 にしたがって算定される。
【0115】 また、w1(i)、w2(i)、w3(i)は符号値であるので、γi n(Rn,
m´,m) は最大8つの異なる数値を仮定できる。これらの数値は0に対して対称的なので
、4数値およびそのそれぞれの負の数値のみを算定する必要がある。
【0116】 この算定は、4つの加算器TR_ADD_1、TR_ADD_2、・・・、T
R_ADD_4で平行して(すなわち同時に)実行され、続いてRB1において
2補数段階(Zweier-Komplement-Stufe)2Kへと移行する。(なお、これらの
各加算器は、方程式(10)に対応した3つの入力部を有するものである。)こ
の2補数段階2Kは、算定された数値に対して適切な負の数値を形成する。
【0117】 2補数段階2Kを、デマルチプレクサ(図示せず)の後ろに接続する。デマル
チプレクサは、8つの算定された遷移メトリック値γi n(Rn,m´,m)を、そ
れぞれ4つの保存場所を備える4つのメモリBF1、BF2、・・・、BF4に
分配する。
【0118】 分配は、各メモリBF1−4において「ちょう(Butterfly)型」の遷移メト
リック値γi n(Rn,m´,m)を保存するように行われる。ちょう型は、4つの
特定の遷移メトリック値γi n(Rn,m´,m)からなるグループである。図8c
には、4つのちょう型を示す。4つのちょう型が示されている。第1ちょう型B
1は、末期状態(Endzustaende)0および1となる4つの遷移メトリック値から
構成されている。第2ちょう型B2は、末期状態2および3となる4つの遷移メ
トリック値から構成されており、…、第4ちょう型B4は、末期状態6および7
となる4つの遷移メトリック値から構成されている。
【0119】 第2記号推定(MAP2モード)の場合、ただ2つの「測定値」^y2snおよ
びz1sn(it_no)だけが使用できる。全部で16遷移のうちの特定の1
つの遷移メトリック値は、方程式
【0120】
【数10】
【0121】 にしたがって算定される。 (ただし、Gnは、対の値(zln、^y2n)から構成される系列を示す。) ただ2つの符号値w2(i)、w3(i)を考慮する必要があるので、γi n
n,m´,m)は、最大4つの異なる数値を仮定できる。これらの値は、4つの
加算器TR_ADD_1−4から直接、または、2つの加算器および後続の2補
数段階2Kによって算定することができる。
【0122】 他の処理経路は、MAP1モードと同様である。
【0123】 理論値(または重量因数)を「測定値」と組み合わせるための演算チップRB
1は、方程式(10)または(11)に基づいて、制御ユニットST_TRAN
Sにより制御される。
【0124】 16の算定された遷移メトリック値は、4つの並列なデータバス線(メモリB
F1−4にそれぞれ1つのデータバス線)を介して、第2演算チップRB2に伝
達される。
【0125】 第2演算チップRB2は、前後方再帰メトリック値の再帰的算定を行う。この
第2演算チップRB2は、並列に配置された16の加算器ADD_1、ADD_
2、・・・、ADD_16、並列に配置された8つの最大ユニットMAX1、M
AX2、・・・、MAX8、および並列に配置された4つのバッファーZS1、
ZS2、ZS3およびZS4を備えている。
【0126】 加算器ADD_1−4のそれぞれは、遷移メトリック値を前方再帰メトリック
値または後方再帰メトリック値に加算する。この遷移メトリック値は、前述の再
帰工程、すなわち、前方再帰の場合は初期状態に、後方再帰の場合は末期状態に
おいて決定されたものである。
【0127】 前方再帰メトリック値を算定するために、まずちょう型B1を例示的に考察す
る。第1加算器ADD_1は、前述の再帰工程において算出された前方再帰メト
リック値αnー1(m´=0)に、遷移メトリックγ0 n(Rn,m´=0,m=0)を
加算する。このとき、新たな順方向再帰メトリック値αn(m=0)用に、可能
な第1数値α0 n(m=0)を生成する。第2加算器ADD_2は、前述の再帰工
程において算出された前方再帰メトリック値αnー1(m´=4)に遷移メトリッ
クγi n(Rn,m´=4,m=0)を加算する。このとき、新たな前方再帰メトリ
ック値αn(m=0)を求めて、可能な第2数値α1 n(m=0)を生成する。可
能な前方再帰メトリック値の上昇した指数は、それぞれの遷移を生成させる入力
ビットを示している。
【0128】 最終状態m=0に達するこの2つの可能性は、図8cの一番上に示したちょう
型B1にしたがって選択できる。
【0129】 他の加算器は、類似的した稼動を行う。すなわち、第1ちょう型B1の他の末
期状態m=1などに達するために、加算器ADD_3およびADD_4が2つの
選択肢に関する適切な式(Ausdruecke)を算定する。
【0130】 それぞれのそのような選択的な遷移メトリック値を処理する、それぞれ対の加
算器ADD_1/2、ADD3/4、・・・、ADD_15/16の後に、最大
ユニットMAX1、MAX2、・・・、MAX8を接続するということが、一般
的に有効である。最大ユニットMAX1、MAX2、・・・、MAX8は、αn
(m)に対する2つの可能な数値α0 n(m), α1 n(m)の小さい方をそれぞれ
拒否することによって、2つの選択的な遷移のうち可能性の高い方を選択する。
この前方再帰メトリック値αn(m)は、n+1の後で、次の再帰工程のための
開始点nを形成する。
【0131】 それゆえ、RB2では、4つのちょう型に対する8つの前方再帰メトリック値
αn(m)を、並列なデータ処理において同時に決定する。また、8つの算定さ
れた前方再帰メトリック値αn(m)を、バッファーZS1、ZS2、ZS4に
おいて再帰を算定するために一時的に蓄積する。加算器ADD_1−16の結果
α0 n(m)およびα1 n(m)を、データバスIDBを介して、前方再帰メモリ領
域RAM_FD_0またはRAM_FD_1に伝達し、そこで一時的に蓄積する
。そして後程、それらの結果は演算チップRB3において用いられる。
【0132】 UMTSに用いられるデータ率が384kbit/sであるとき、全ての可能
な16の前方再帰メトリック値α0 n(m), α1 n(m)は、52MHzサイクル
内で算定され、前方再帰メモリ領域RAM_FD_0およびRAM_FD_1に
おいて保存される必要がある。
【0133】 後方再帰メトリック値が同様に算定されるが、この算定は最終状態mから初期
状態m´への遷移に基づいて行われる。考察された時間nの後方再帰のときに算
定された後方再帰メトリック値は、同様に一時的に(すなわち、それぞれ次の再
帰工程において用いるための再帰を目的として)、各バッファーZS1、ZS2
、ZS3またはZS4に保存される。このように、バッファーは特定の時間nの
ちょう型の前後方再帰メトリック値を含んでいる。
【0134】 再帰経路を介して算定された後方再帰メトリック値の保存は、(RAM_FD
_0またはRAM_FD_1における前方再帰メトリック値のときとは異なり)
必要ではない。なぜなら、後方再帰メトリック値は、第3演算チップRB3にお
いてはるかに速く処理できるからである。
【0135】 LLR出力値を算定するために備えられた第3演算チップRB3は、16の加
算器L_ADD_1、L_ADD_2、・・・、L_ADD_16、2つの最大
ユニットMAX_1およびMAX_2ならびに減算器SUBから構成されている
【0136】 第3演算チップRB3は、LLRの算定に関して近似式
【0137】
【数11】
【0138】 にしたがって方程式(5)に示した相関を変換する。近似式は、Peter Jung「適
用されたターボ符号復号器とショートフレーム伝動装置との比較」『IEEE Journ
al of Selected Areas in Communications』(14巻3号、1996年4月)に提示さ
れている。これは、参照することによって本文書の内容となる。8つの第1加算
器L_ADD_1−8は、i=1の前方再帰メトリック値を、関連している後方
再帰メトリック値(すなわち、仮説un=1)に加算できる。すなわち、各加算
器は8つの状態のうちの1つに関して、合計α1 n(m)+βn(m)を算出する
。8つの第2加算器L_ADD_9−16は、i=0の前方再帰メトリック値を
、関連している後方再帰メトリック値(すなわち、仮説un=0)に加算できる
。すなわち、各加算器は、8つの状態のうちの1つに関して、合計α0 n(m)+
βn(m)を算出する。
【0139】 最大ユニットMAX_1は、8つの第1加算器L_ADD_1−8の出力を受
信し、最大ユニットMAX_2は、8つの第2加算器L_ADD_9−16の出
力を受信する。各最大ユニットMAX_1またはMAX_2は、全ての8つの加
算器出力を比較することによって、それぞれ最大の加算器出力を見出し、さらに
それを減算器SUBに送信する。したがって、MAX_1は、入力ビットi=1
に起因する全ての遷移において、最大公算を有する数値を決定する。MAX_2
は、入力ビットi=0に起因する全ての遷移において、最大公算を有する数値を
決定する。減算器SUBは、対数特性ln(a/b)=ln(a)−ln(b)
を用いる際に、この結果値の違いとして、信頼情報、すなわち(MAP1モード
において)LLR値z1n(it_no)または(MAP2モードにおいて)L
LR値z2n(it_no)を算定する。
【0140】 第2演算チップRB2及び第3演算チップRB3の両方が、それぞれ16の加
算器を含んでいるので、この2つの演算チップは、全部でたった16の加算器を
備える共通の演算チップにおいても、接続できる。この場合、16の加算器をマ
ルチプレクサにおいて稼動する。すなわち、前後方再帰メトリック値およびLL
Rを、交互に算定する必要がある。利点は、ハードウェアのコストを削減するこ
とにある。
【図面の簡単な説明】
【図1】 送信器と受信器とを有する移動式無線システムのエアインターフェースの概略
図である。
【図2】 ターボ符号を生成するためのターボ符号器のブロック図である。
【図3】 図2に示すRSC重畳符号器のブロック図である。
【図4】 本発明のターボ復号器の作動方法を説明するための機能的なブロック図である
【図5】 図4に示すターボ復号器のブロック図である。
【図6】 図5に示すMAP復号器の簡略化されたブロック図である。
【図7】 標準規格の符号情報を生成するための図6に示した制御ユニットのブロック図
である。
【図8a】 値0のビットを入力した場合の、ターボ符号器の初期状態と終了状態との間に
起こり得る遷移を表すチャート図である。
【図8b】 値1のビットを入力した場合の、ターボ符号器の初期状態と終了状態との間に
起こり得る遷移を表すチャート図である。
【図8c】 終了状態に基づいて配置された4つのグループの遷移を表すチャート図である
【図8d】 ターボ符号の理論上の情報の計算のための計算段階のブロック図である。
【図9】 図6に示すMAP復号器のハードウェア構築のブロック図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 プレヒンガー,ヨルク ドイツ連邦共和国 80469 ミュンヘン ヴェスターミュールシュトラーセ 16 (72)発明者 シュナイダー,ミヒャエル ドイツ連邦共和国 81541 ミュンヘン ザンクト マルティン シュトラーセ 44 アー (72)発明者 デーチェ,マルクス スイス ツェーハー 3098 シュリーエル ン ハーゼルホルツヴェク 26 (72)発明者 ケーラ,ティデヤ ドイツ連邦共和国 80337 ミュンヘン トゥンブリンガーシュトラーセ 54/42 (72)発明者 シュミット,ペーター ドイツ連邦共和国 67158 エレルシュタ ット ヴァッハテンブルクシュトラーセ 5 Fターム(参考) 5J065 AB01 AC02 AD10 AE08 AF02 AG06 AH04 AH17 5K014 AA01 BA10 EA01 FA16

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 送信器側でターボ符号を用いてエラー保護符号化され、妨害された通信路を介
    して伝達され、受信器(E)において検出されるデータ信号(^D)を復号する
    ためのターボ復号器であり、 以下の演算工程、即ち、 (a)第1部分冗長性データ信号およびフィードバックデータ信号を考慮した
    入力データ信号の第1記号推定工程と、 (b)上記第1記号推定工程で算出されたデータ信号のインターリーブ工程と
    、 (c)第2部分冗長性データ信号を考慮してインターリーブされたデータ信号
    の第2記号を推定する第2記号推定工程と、 (d)フィードバックデータ信号の検知のための上記第2記号推定工程で算出
    されたデータ信号のデインターリーブ工程とを含む演算ループを複数回行うこと
    によって、検知されたデータ信号(^D)の復号が、再帰的に行われるターボ復
    号器において、 上記ターボ復号器(TDEC)は、 演算工程(a)および(c)を行うための第1演算手段(MAP_DEC)と
    、 演算工程(b)および(d)を行うための第2演算手段(DSP)と、 両方の演算手段(MAP_DEC、DSC)の間でデータを伝達するための双
    方向インターフェース(FMI)とを備えていることを特徴とするターボ復号器
  2. 【請求項2】 上記第2演算手段(DSP)がDSPであることを特徴とする請求項1に記載
    のターボ復号器。
  3. 【請求項3】 上記演算ループが、さらに、瞬間的なチャンネル状態(Kanalzustand)を示す
    統計的情報の計算工程(bb)を含み、 上記計算工程が、上記第2演算手段(DSP)によって行われることを特徴と
    する請求項1または2に記載のターボ復号器。
  4. 【請求項4】 上記双方向インターフェース(FMI)には、2つのDMAチャンネル(DM
    A_KAN1,DMA_KAN2)が割り当てられていることを特徴とする請求
    項1ないし3のいずれか1項に記載のターボ復号器。
  5. 【請求項5】 上記第1演算手段(MAP_DEC)は、送信器側で使用されるエラー保護符
    号の情報によって、 遷移メトリック値、 前後方再帰メトリック値、及び、 これらから構成され、検知されるデータ信号の推定されるべきデータ記号が、
    特定の値を有するような確率を示している出力値(LLR)を計算し、 かつ、上記第1演算手段(MAP_DEC)は、上記値の少なくとも1種を生
    成するために、組み合わせ論理から構成されるハードウェア演算チップ(RB1
    ;RB2;RB3)を含んでいることを特徴とする請求項1ないし4のいずれか
    1項に記載のターボ復号器。
  6. 【請求項6】 上記第1演算手段(MAP_DEC)は、 遷移メトリック値を生成するために、組み合わせ論理から構成される第1ハー
    ドウエア演算チップ(RB1)と、 前後方再帰メトリック値を生成するために、組み合わせ論理から構成される第
    2ハードウエア演算チップ(RB2)と、 出力値を生成するために、組み合わせ論理から構成される第3ハードウエア演
    算手段(RB3)をと備えていることを特徴とする請求項5に記載のターボ復号
    器。
  7. 【請求項7】 送信器側でターボ符号を用いてエラー保護符号化され、妨害された通信路を介
    して伝達され、受信器(E)において検出されるデータ信号(^D)を復号する
    ためのターボ復号方法であり、 以下の演算工程、即ち、 (a)第1部分冗長性データ信号およびフィードバックデータ信号を考慮した
    入力データ信号の第1記号推定工程と、 (b)上記第1記号推定工程で算出されたデータ信号のインターリーブ工程と
    、 (c)第2部分冗長性データ信号を考慮してインターリーブされたデータ信号
    の第2記号を推定する第2記号推定工程と、 (d)フィードバックデータ信号の検知のための上記第2記号推定工程で算出
    されたデータ信号のデインターリーブ工程とを含む演算ループを複数回行うこと
    によって、検知されたデータ信号(^D)の復号を再帰的に行うターボ復号方法
    において、 上記演算ループの演算工程(a)および(c)が、第1演算手段(MAP_D
    EC)によって行われ、演算工程(b)および(d)が、第2演算手段(DSP
    )によって行われ、 1回の演算ループ工程中に、両方の演算手段(MAP_DEC、DSP)の間
    で、2回の双方向データ伝達が行われることを特徴とするターボ復号方法。
  8. 【請求項8】 上記演算工程(b)および(d)が、DSPを用いてプログラムを削減するこ
    とによって行われることを特徴とする請求項7に記載の方法。
  9. 【請求項9】 上記演算工程(a)および(c)は、その大部分または全てがハードウェア内
    に構成されている第1演算手段(MAP_DEC)によって行われることを特徴
    する請求項7または8に記載の方法。
  10. 【請求項10】 上記データ伝達が、ダイレクトメモリアクセスによって行われることを特徴と
    する請求項7ないし9の何れか1項に記載の方法。
JP2001567133A 2000-03-16 2001-03-12 ターボ復号器及びターボ復号方法 Pending JP2003527025A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10012874A DE10012874A1 (de) 2000-03-16 2000-03-16 Turbo-Decodierer und Turbo-Decodierverfahren
DE10012874.2 2000-03-16
PCT/DE2001/000982 WO2001069788A2 (de) 2000-03-16 2001-03-12 Turbo-decodierer und turbo-decodierverfahren

Publications (2)

Publication Number Publication Date
JP2003527025A true JP2003527025A (ja) 2003-09-09
JP2003527025A5 JP2003527025A5 (ja) 2005-06-23

Family

ID=7634983

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001567133A Pending JP2003527025A (ja) 2000-03-16 2001-03-12 ターボ復号器及びターボ復号方法

Country Status (7)

Country Link
US (1) US6957376B2 (ja)
EP (1) EP1269632B1 (ja)
JP (1) JP2003527025A (ja)
CN (1) CN100344070C (ja)
AT (1) ATE286323T1 (ja)
DE (2) DE10012874A1 (ja)
WO (1) WO2001069788A2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7418052B2 (en) * 2004-04-29 2008-08-26 Interdigital Technology Corporation Iterative turbo decision feedback receiver
US7882416B2 (en) * 2006-10-10 2011-02-01 Broadcom Corporation General and algebraic-constructed contention-free memory mapping for parallel turbo decoding with algebraic interleave ARP (almost regular permutation) of all possible sizes
US8321744B2 (en) * 2008-09-16 2012-11-27 Analog Devices, Inc. Channel adaptive iterative turbo decoder system and method
GB0915135D0 (en) * 2009-08-28 2009-10-07 Icera Inc Decoding signals received over a noisy channel
CN102158235B (zh) * 2011-04-26 2016-11-23 中兴通讯股份有限公司 turbo译码的方法及装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5450453A (en) * 1994-09-28 1995-09-12 Motorola, Inc. Method, apparatus and system for decoding a non-coherently demodulated signal
FR2753026B1 (fr) * 1996-08-28 1998-11-13 Pyndiah Ramesh Procede de transmission de bits d'information avec codage correcteur d'erreurs, codeur et decodeur pour la mise en oeuvre de ce procede
US6161209A (en) * 1997-03-28 2000-12-12 Her Majesty The Queen In Right Of Canada, As Represented By The Minister Of Industry Through The Communications Research Centre Joint detector for multiple coded digital signals
EP0932259A1 (en) * 1998-01-27 1999-07-28 Lucent Technologies Inc. Iterative decoding on demand
EP0948140B1 (en) 1998-04-03 2006-03-22 Agere Systems Inc. Iterative demapping and decoding of multilevel modulated signal
US6339834B1 (en) * 1998-05-28 2002-01-15 Her Majesty The Queen In Right Of Canada, As Represented By The Minister Of Industry Through The Communication Research Centre Interleaving with golden section increments
US6543021B1 (en) 1998-07-16 2003-04-01 Canon Kabushiki Kaisha Method and device for coding and transmission using a sub-code of a product code
US6252917B1 (en) * 1998-07-17 2001-06-26 Nortel Networks Limited Statistically multiplexed turbo code decoder
US6292918B1 (en) * 1998-11-05 2001-09-18 Qualcomm Incorporated Efficient iterative decoding
DE69943198D1 (de) * 1998-12-30 2011-03-31 Canon Kk Kodierungsvorrichtung und Verfahren, Dekodierungsvorrichtung und Verfahren und dazugehörige Systeme
FR2789824B1 (fr) * 1999-02-12 2001-05-11 Canon Kk Procede de correction d'erreurs residuelles a la sortie d'un turbo-decodeur
US6678843B2 (en) * 1999-02-18 2004-01-13 Interuniversitair Microelektronics Centrum (Imec) Method and apparatus for interleaving, deinterleaving and combined interleaving-deinterleaving
EP1030457B1 (en) * 1999-02-18 2012-08-08 Imec Methods and system architectures for turbo decoding
DE69934606T2 (de) * 1999-02-26 2007-10-04 Fujitsu Ltd., Kawasaki Turbodekoder und verschachtel-/endschachtelapparat
US6754290B1 (en) * 1999-03-31 2004-06-22 Qualcomm Incorporated Highly parallel map decoder
US6715120B1 (en) * 1999-04-30 2004-03-30 General Electric Company Turbo decoder with modified input for increased code word length and data rate
JP3846527B2 (ja) * 1999-07-21 2006-11-15 三菱電機株式会社 ターボ符号の誤り訂正復号器、ターボ符号の誤り訂正復号方法、ターボ符号の復号装置およびターボ符号の復号システム
US6675348B1 (en) * 1999-08-13 2004-01-06 Hughes Electronics Corporation Turbo-like forward error correction encoder and decoder with improved weight spectrum and reduced degradation in the waterfall performance region
US6580767B1 (en) * 1999-10-22 2003-06-17 Motorola, Inc. Cache and caching method for conventional decoders
US6775800B2 (en) * 2000-01-03 2004-08-10 Icoding Technology, Inc. System and method for high speed processing of turbo codes
US6516437B1 (en) * 2000-03-07 2003-02-04 General Electric Company Turbo decoder control for use with a programmable interleaver, variable block length, and multiple code rates
US6675342B1 (en) * 2000-04-11 2004-01-06 Texas Instruments Incorporated Direct comparison adaptive halting decoder and method of use
US6732327B1 (en) * 2000-05-05 2004-05-04 Nokia Networks Oy Scaled-feedback turbo decoder

Also Published As

Publication number Publication date
WO2001069788A2 (de) 2001-09-20
WO2001069788A3 (de) 2002-05-23
DE10012874A1 (de) 2001-09-27
US6957376B2 (en) 2005-10-18
ATE286323T1 (de) 2005-01-15
EP1269632A2 (de) 2003-01-02
DE50104966D1 (de) 2005-02-03
US20030070136A1 (en) 2003-04-10
EP1269632B1 (de) 2004-12-29
CN1429429A (zh) 2003-07-09
CN100344070C (zh) 2007-10-17

Similar Documents

Publication Publication Date Title
KR100566084B1 (ko) 콘벌루션 인코딩된 코드워드를 디코딩하기 위한 소프트 결정 출력 디코더
US7227908B2 (en) Information transmission apparatus, information transmission method, information reception apparatus, and information reception method
US6434203B1 (en) Memory architecture for map decoder
KR20020018643A (ko) 고속 map 디코딩을 위한 방법 및 시스템
EP1655846A1 (en) Decoding apparatus and decoding method
US6662331B1 (en) Space-efficient turbo decoder
JP2003527026A (ja) 最適化されたターボ復号器
US7003041B2 (en) Device and method for decoding turbo codes
US7269777B2 (en) Decoding apparatus, trellis processor, and method for operating the decoder
EP1821415B1 (en) Hybrid decoding using multiple turbo decoders in parallel
WO2002029977A2 (en) A decoder for trellis-based channel encoding
JP2003527025A (ja) ターボ復号器及びターボ復号方法
EP1142183B1 (en) Method and system for fast maximum a posteriori decoding
US20030154441A1 (en) Method and apparatus for producing path metrics in trellis
EP1195909A1 (en) Method and apparatus for demodulation
US20020031194A1 (en) Method and device for decoding convolutional codes
US6980607B2 (en) Method for decoding a data signal
Chaikalis et al. Reconfigurable turbo decoding for 3G applications
JP2008154223A (ja) Mimo受信装置
WO2004112257A2 (en) Viterbi decoder producing multiple decoded symbols per traceback step
KR100355452B1 (ko) 엠에이피 방식을 사용한 터보 복호기
WO2002021784A1 (en) Soft-output error-trellis decoder for convolutional codes
CN1938955A (zh) 局部擦除极大后验译码器
Coulton et al. Application of turbo codes to HF data transmission
JP3828791B2 (ja) 誤り訂正復号装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040413

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040914