JP2003524936A - 早いセトリング時間を有する帯域幅が調整可能な位相同期ループ - Google Patents

早いセトリング時間を有する帯域幅が調整可能な位相同期ループ

Info

Publication number
JP2003524936A
JP2003524936A JP2000616196A JP2000616196A JP2003524936A JP 2003524936 A JP2003524936 A JP 2003524936A JP 2000616196 A JP2000616196 A JP 2000616196A JP 2000616196 A JP2000616196 A JP 2000616196A JP 2003524936 A JP2003524936 A JP 2003524936A
Authority
JP
Japan
Prior art keywords
bandwidth
locked loop
signal
phase
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000616196A
Other languages
English (en)
Inventor
ジェームス ビー カークパトリック
Original Assignee
デンソー インターナショナル アメリカ インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by デンソー インターナショナル アメリカ インコーポレーテッド filed Critical デンソー インターナショナル アメリカ インコーポレーテッド
Publication of JP2003524936A publication Critical patent/JP2003524936A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S331/00—Oscillators
    • Y10S331/02—Phase locked loop having lock indicating or detecting means

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 帯域幅が調整可能な位相同期ループは、第１の周波数の入力信号を受信する第１の入力ノード、フィードバック信号を受信する第２の入力ノード、および入力信号とフィードバック信号間の周波数誤差を特徴付ける誤差信号を示す信号を持つ出力ノードを有する位相同期ループを含む。帯域幅が調整可能な位相同期ループは、第２の入力ノードに接続され、誤差信号を受信して、フィードバック信号が第１の周波数を追跡する周波数を持つように、フィードバック信号を生成する電圧制御発振器を含む。帯域幅が調整可能な位相同期ループは、位相同期ループと電圧制御発振器の間に接続され、誤差信号をフィルタリングする可変ループフィルタを含む。可変ループフィルタは、広帯域幅および狭帯域幅の双方において入力信号の追跡を可能にするように構成されている。

Description

【発明の詳細な説明】
技術分野 本発明は、一般的に、電子回路に関する。より詳しくは、本発明は、帯域幅が
調整可能な位相同期ループを提供する。
【０００１】 発明の背景 位相同期ループ（ＰＬＬ）１０は、図１に示すように接続された位相検出器１
２、増幅器１４および電圧制御型発振器（ＶＣＯ）１６を有する電子回路である
。ＰＬＬは、周波数復調（ＡＭおよびＦＭ信号）、周波数合成(synthesis)、周
波数逓倍、トーン・デコーディングおよび周波数シフトキード（ＦＳＫ）デコー
ダを含む、多種多様なアプリケーションにおいて使われ得る。ＰＬＬは、単一の
集積回路として、いくつかの製造メーカから入手可能なビルディング・ブロック
である。
【０００２】 位相検出器１２は、入力信号１８およびＶＣＯ出力信号２０の周波数比較を行
い、２つの入力周波数の位相差の測定である位相誤差信号２２を生成する。位相
誤差信号２２は、ローパスフィルタ１３によってフィルタされ、それから増幅器
１４によって増幅されて、出力信号２４となる。出力信号２４は、ＶＣＯ１６へ
の入力として用いられ、ＶＣＯ出力信号２０の周波数を入力信号１８の周波数方
向に変位させる。位相誤差信号２２のフィルタリングは、ＶＣＯ出力信号２０に
おける変動を滑らかにする。ＶＣＯ１６は、入力信号１８と固定した位相関係を
維持するように入力周波数をロックする。ＶＣＯ出力信号２０は、入力信号１８
と異なったタイプ、例えば方形波、正弦波または他の波形のものであってもよい
。ＶＣＯ出力信号２０の周波数は、入力信号１８の周波数のきれいな複製である
が、それ自身ノイズが多くてもよい。
【０００３】 ＰＬＬ回路性能は、２つの互いに関係した特性である帯域幅および捕捉(acqui
sition)時間によって特徴付けられる。ＶＣＯ出力が入力信号にロックするであ
ろう速度は、ＰＬＬのための捕捉もしくはセトリング時間として言及される。Ｐ
ＬＬは、フィルタ１３を調整することによって早いセトリング時間で作動するよ
うに構成される。フィルタ１３は、典型的には、位相検出器１２の出力とグラン
ド間で接続された、直列抵抗およびコンデンサを含む。多くの他のフィルタ構成
が、この分野でよく知られたものとして使われる。フィルタは、しばしばループ
フィルタとして言及される。フィルタ・ループ・コンデンサおよび抵抗の値の選
択は、閉ループ帯域幅を決定し、そしてそれ故にＰＬＬのセトリング時間を決定
する。
【０００４】 帯域幅は、ＶＣＯ出力信号が、初期状態からロックが発生するまでの入力信号
に対して変化する範囲に関連する。ＰＬＬ回路の帯域幅は、所定の基準信号にロ
ックがかけられたか、そして捕捉時間がどれだけであるかということについて直
接の効果を有する。帯域幅は、位相誤差信号のフィルタリングに直接的に比例す
る。フィルタ１３の大きいＲＣ（またはＬＣ）時定数の形でより多くのフィルタ
リングが行われるほど、入力基準信号の変化に対するＶＣＯ出力信号の応答が遅
くなる。あまりに多くのフィルタリングが行われる場合には、ロックが非常にゆ
っくりとかけられるか、またはロックされないかもしれない。逆に、より少ない
フィルタリングが行われ、ＶＣＯの出力が変化し入力信号のノイズに影響される
ような場合には、セトリング時間が改善されるかもしれない。
【０００５】 広帯域幅のＰＬＬ回路は、典型的には、比較的早い捕捉時間を提供するが、狭
帯域幅のシステムは、ロックをかけるのが比較的遅い。したがって、従来のＰＬ
Ｌ回路は、狭帯域幅の特性と同様に早いセトリング時間を必要とするアプリケー
ションのためにはあまり適していない。
【０００６】 発明の開示 本発明は、１つの特徴において、第１の周波数の入力信号を受信する第１の入
力ノード、フィードバック信号を受信する第２の入力ノード、および入力信号と
フィードバック信号間の周波数誤差を特徴付ける誤差信号（エラー信号）を示す
信号を持つ出力ノードを有する位相同期ループを含む、帯域幅が調整可能な位相
同期ループを提供する。帯域幅が調整可能な位相同期ループは、前記第２の入力
ノードに接続され、誤差信号を受信して、フィードバック信号が前記第１の周波
数を追跡する周波数を持つように、フィードバック信号を生成する電圧制御発振
器を含む。帯域幅が調整可能な位相同期ループは、前記位相同期ループと前記電
圧制御発振器の間に接続され、前記誤差信号をフィルタリングする可変ループフ
ィルタを含む。前記可変ループフィルタは、広帯域幅および狭帯域幅の双方にお
いて前記入力信号の追跡を可能にするように構成されている。
【０００７】 本発明の他の特徴において、１つ以上の下記特徴を有する。位相同期ループは
、前記入力信号と前記フィードバック信号の周波数差を検出してそれを示す前記
誤差信号を生成する位相検出器を有するものでもよい。前記電圧制御発振器は、
前記入力信号の周波数を追跡する出力信号を有するものでもよい。前記出力信号
は、入力信号と異なるフォームのものでもよい。
【０００８】 前記可変ループフィルタは、狭帯域ループフィルタ、広帯域のループフィルタ
、および帯域幅調整信号の受信に従って前記位相同期ループと前記電圧制御発振
器の間で前記狭帯域ループフィルタを切り換えるスイッチとを有するものでもよ
い。前記帯域幅調整信号は、前記入力信号を取得した後、前記位相同期ループに
よって生成されるものでもよい。さらに、充電回路が、前記狭帯域ループフィル
タにスイッチする時に前記調整可能な位相同期ループが前記入力信号でロックを
維持するように、前記狭帯域ループフィルタを、前記広帯域ループフィルタにお
いて生成されたポテンシャルと等しいポテンシャルにプリチャージするために設
けられていてもよい。前記充電回路は、フォロワー(follower)として構成された
オペアンプを有するものでもよい。
【０００９】 前記狭帯域ループフィルタは、第１のコンデンサを有し、前記広帯域ループ
フィルタは、第２のコンデンサを有し、前記充電回路は、前記第２のコンデンサ
において生成された電圧にほぼ等しい電圧レベルに前記第１のコンデンサをプリ
チャージする。ここで、前記第２のコンデンサにおいて生成された電圧は、前記
誤差信号に応答する。
【００１０】 本発明は、他の特徴において、第１の周波数の入力信号を受信する第１の入力
、フィードバック信号を受信する第２の入力、および入力信号とフィードバック
信号間の周波数誤差を特徴付ける誤差信号を発生する出力を有する位相同期ルー
プを含む、帯域幅が調整可能な位相同期ループを提供する。位相同期ループは、
誤差信号を受信して、フィードバック信号が前記第１の周波数を追跡する周波数
を持つように、フィードバック信号を生成する電圧制御発振器を含む。広帯域ル
ープフィルタが、前記位相同期ループと前記電圧制御発振器の間に接続され、広
帯域幅において前記入力信号の追跡を許容するように前記誤差信号をフィルタリ
ングする。狭帯域ループフィルタが、狭帯域幅において前記入力信号の追跡を許
容するように前記誤差信号をフィルタリングするように提供される。制御可能な
スイッチ素子が、記位相同期ループと前記電圧制御発振器の間で前記狭帯域ルー
プフィルタのモードを変えるように作動するように提供され、ここにおいて前記
広帯域ループフィルタの影響を最小にし、狭帯域幅において入力信号の追跡を行
う。
【００１１】 本発明は、他の特徴において、位相同期ループ回路の帯域幅を調整する方法を
提供する。前記位相同期ループ回路は、第１の周波数の入力信号を受信する位相
同期ループ、前記第１の周波数を追跡する周波数を生成する電圧制御発振器、お
よび前記位相同期ループと前記電圧制御発振器の間に接続され、広帯域幅におい
て前記入力信号の追跡を許容するように前記電圧制御発振器を制動(dampening)
する広帯域ループフィルタとを有する。この方法は、狭帯域幅において前記入力
信号の追跡を許容するように狭帯域ループフィルタを提供し、前記位相同期ルー
プと前記電圧制御発振器の間で前記狭帯域ループフィルタにスイッチングし、こ
こにおいて、前記狭帯域ループフィルタは、前記広帯域ループフィルタの影響を
最小にし、狭帯域幅において入力信号の追跡を行う。
【００１２】 本発明は、他の特徴において、狭帯域幅位相同期ループ回路を速くロックする
方法を提供する。前記狭帯域幅位相同期ループ回路は、第１の周波数の入力信号
を受信する位相同期ループ、前記第１の周波数を追跡する周波数を生成する電圧
制御発振器、および前記位相同期ループと前記電圧制御発振器の間に接続され、
狭帯域幅において前記入力信号の追跡を許容するように前記電圧制御発振器を制
動(dampening)する狭帯域ループフィルタとを有する。この方法は、広帯域幅に
おいて前記入力信号の追跡を許容するように広帯域ループフィルタを提供し、前
記位相同期ループと前記電圧制御発振器の間で前記広帯域ループフィルタにスイ
ッチングし、前記狭帯域ループフィルタをスイッチングアウトして、広帯域幅に
おいて入力信号の追跡を行い、前記入力信号のロックを捕捉する。前記入力信号
のロックが捕捉されたら、前記位相同期ループと前記電圧制御発振器の間で前記
狭帯域ループフィルタがスイッチングバックされ、狭帯域幅における前記入力信
号の追跡を行う。
【００１３】 本発明の特徴は、多くの利点を提供する。帯域幅が調整可能なＰＬＬデバイス
を提供することによって、ＰＬＬデバイスの使用のためのアプリケーションが広
げられる。本発明は、狭帯域幅アプリケーションにおいて減少したＰＬＬ帯域幅
を維持しつつ、早いＰＬＬ位相あるいは周波数の捕捉を提供する。狭帯域幅ＰＬ
Ｌ回路のための捕捉時間は、捕捉の後、広帯域パフォーマンスから狭帯域パフォ
ーマンスに切り換える、調整可能なＰＬＬ回路を提供することによって改善され
る。他の特徴は、以下の説明および請求項に記載の発明から明らかである。
【００１４】 詳細な説明 図２を参照して、位相同期ループ回路１００は、ＰＬＬ集積回路（ＩＣ）１１
０、広帯域ループ回路１２０、電圧制御型１３０、狭帯域のループ回路１３５、
充電回路１４０およびスイッチ１５０を含む。
【００１５】 ＰＬＬＩＣ１１０は、位相検出器１１２を含み、ｆinの周波数を有する基準信
号およびｆVCOの周波数を有するフィードバック信号１１６を入力として受ける
。ＰＬＬＩＣ１１０は、広帯域ループ回路１２０のコンデンサＣW１２１、充電
回路１４０のオペアンプ１４２、狭帯域ループ回路の抵抗Ｒn１３６およびＶＣ
Ｏ１３０への入力に接続された、位相誤差出力信号１１８を提供する。ＰＬＬＩ
Ｃ１１０は、富士通（社）製の部品番号ＭＢ１５Ｆ０２Ｌのようなチャージポン
プ出力タイプのデバイスであってもよい。当業者であれば、ＰＬＬＩＣ１１０が
多数の販売業者から入手可能な汎用タイプのＰＬＬデバイスを用いることができ
、必ずしも富士通ＰＬＬＩＣの使用には限られないことを認識するであろう。
【００１６】 広帯域ループ回路１２０は、広帯域ループ・コンデンサＣW１２１および広帯
域抵抗Ｒw１２２を含む。広帯域ループ・コンデンサＣW１２１の第１のターミナ
ルは、位相誤差出力信号１１８を受けるように接続され、広帯域ループ・コンデ
ンサＣW１２１の第２のターミナルは、広帯域ループ抵抗Ｒw１２２の第１のター
ミナルに接続される。広帯域ループ抵抗Ｒw１２２の第２のターミナルは、グラ
ンドに接続される。当業者であれば、広帯域ループ回路１２０が、ＰＬＬＩＣＩ
１０の出力とグランド間に接続された第２のコンデンサ（図示せず）のような他
のフィルター素子を含むことができることを認識するであろう。他のループ回路
構成は、特定の設計の検討に従って提供され得る。
【００１７】 広帯域ループ回路１２０のためのコンデンサおよび抵抗の値は、よく知られた
技術によって選択され得る。広帯域ループ・コンデンサＣW１２１は、典型的に
は、２、３千ピコ・ファラド（ｐＦ）の範囲の値を有することができ、広帯域ル
ープ抵抗Ｒw１２２は、数万オーム（Ω）の範囲の値を有することができる。１
つの実施例では、広帯域ループ・コンデンサは５６００ｐＦで、広帯域ループ抵
抗は５１０ｋΩが選択された。抵抗とコンデンサの値の選択は、ＰＬＬ回路が作
動する帯域幅と同様に広帯域モードに構成されたとき、ＰＬＬ回路１００の捕捉
時間を決定する。
【００１８】 充電回路１４０は、従来の後続の回路として構成されるオペアンプ１４２を含
むことができる。オペアンプ１４２の非反転入力は、位相誤差出力信号１１８を
受けるためにＰＬＬＩＣ１１０に接続される。オペアンプ１４２の出力は、充電
出力信号１４４である。これは、オペアンプ１４２の反転入力にフィードバック
を与える。オペアンプ１４２は、高いオープンループゲインと低い電圧のオフセ
ットを有するものとして特徴付けられる。オペアンプ１４２は、ＰＬＬ回路アプ
リケーションのための作動時間の制約の範囲内で、狭帯域ループ・コンデンサＣ n １３７をプリチャージするのに充分な電流を供給または吸収（シンク）するこ
とができるように選択されなければならない。狭帯域ループ・コンデンサＣn１
３７の充電について、以下詳述する。オペアンプ１４２からの充電出力信号１４
４は、スイッチ１５０の常閉（ＮＣ）接点位置に入力される。
【００１９】 スイッチ１５０の常開（ＮＯ）接点位置は、狭帯域ループ回路１３５の狭帯域
ループ抵抗Ｒn１３６の第１のターミナルに接続される。狭帯域ループ抵抗Ｒn１
３６の第２のターミナルは、位相誤差出力信号１１８を受けるためにＰＬＬＩＣ
１１０に接続される。スイッチ１５０の共通の接点位置は、第２のターミナルが
グランドに接続される狭帯域ループ・コンデンサＣn１３７の第１のターミナル
に接続される。帯域幅制御信号１５２は、スイッチ１５０の作動を制御するため
の入力として用いられる。帯域幅制御信号１５２は、ＰＬＬ回路１００に対して
外部から発生されるか、または図７を用いて以下に詳述されるように、局所的(l
ocally)に発生される。
【００２０】 スイッチ１５０は、直流電圧を切り換えて、充電回路１４０から狭帯域ループ
回路１３５の狭帯域コンデンサＣn１３７に電流を供給する。スイッチ１５０は
、マキシム（社）によって提供される部品番号ＭＡＸ４５４４の単極双投接点Ｄ
Ｃスイッチとすることができる。この分野でよく知られた他のスイッチング手段
を選択するようにしてもよい。
【００２１】 当業者であれば、狭帯域ループ回路１３５が、ＰＬＬＩＣ１１０とグランドの
間で接続される第２のコンデンサ（図示せず）のような他のフィルター素子を含
むことができることを認識するであろう。他のループ回路構成は、特定の設計の
検討に従って提供され得る。狭帯域ループのための他のループ回路構成の例は、
図５および図６を用いて以下詳述される。ＰＬＬ回路１００が広帯域モードにお
いて構成される間、付加フィルター素子のプリチャージが必要とされる。狭帯域
ループ回路１３５のためのコンデンサおよび抵抗の値は、従来よく知られたもの
として選択される。狭帯域ループ・コンデンサＣW１２１は、典型的には、２、
３μＦの範囲の値を有し、広帯域ループ抵抗Ｒw１２２は、２、３万Ωの範囲の
値を有する。１つの実施例では、狭帯域ループ・コンデンサは２．２ｐＦで、狭
帯域ループ抵抗は３９ｋΩに選択された。抵抗とコンデンサの値の選択は、ＰＬ
Ｌ回路が作動する帯域幅と同様に狭帯域モードに構成されたとき、ＰＬＬ回路１
００の捕捉時間を決定する。
【００２２】 ＶＣＯ１３０は、位相誤差出力信号１１８を入力し、フィードバック信号１１
６を出力する。フィードバック信号１１６は、ＰＬＬＩＣ１１０に接続され、周
波数ｆVCOを有する。それに加えて、ＶＣＯ１３０は、ｆoutの周波数を有する出
力信号１３２を出力する。
【００２３】 初期状態において、基準信号１１４は、ＰＬＬＩＣ１１０に入力される。帯域
幅制御信号１５２は、スイッチ１５０の常閉接点および共通接点に電気的に接続
するようセットされる。広帯域ループ回路１２０は、最初に、ＶＣＯ１３０を基
準信号１１４にロックするようにする。狭帯域ループ回路１３５は、スイッチ１
５０によって効果的に作動が禁止され、広帯域動作の間、ＰＬＬＩＣ１１０とＶ
ＣＯ１３０の間のフィルタ・ループにおけるフィルタリングには何ら寄与しない
。
【００２４】 ＰＬＬＩＣ１１０の位相検出器の出力である位相誤差出力信号１１８は、基準
信号１１４とフィードバック信号１１６の間の位相の変化に従って適切に電流を
供給および吸収するようなチャージポンプタイプの出力であってもよい。広帯域
ループの広帯域ループ・コンデンサＣW１２１は、ＰＬＬＩＣ１１０からの電流
出力によって充電され、充電に比例したポテンシャル（電圧レベル）となる。電
圧レベルは、ＶＣＯ１３０への入力で順にモニタされる。広帯域ループ・コンデ
ンサＣW１２１は、位相誤差出力信号１１８の変化に基づいて充電され、ＶＣＯ
１３０に入力される信号を平滑化する。位相誤差信号１１８の平滑化は、ＶＣＯ
出力信号１３２の周波数を基準信号１１４の周波数の方へスムーズに進行させる
結果となる。
【００２５】 広帯域ループ・コンデンサＣW１２１の電圧レベルは、また、充電回路１４０
によってモニタされる。充電回路１４０は、狭帯域ループ・コンデンサＣn１３
７を充電して、広帯域コンデンサＣW１２１の電圧に近づけるように、電流を適
切に供給または吸収する。具体的には、オペアンプ１４２は、狭帯域ループ・コ
ンデンサＣn１３７にスイッチ１５０を通して電流を供給する。オペアンプ１４
２は、コンデンサＣn１３７を充電する。その結果、そのコンデンサの直流電圧
が、ＰＬＬＩＣ１１０からのチャージポンプ出力による充電によってディベロッ
プ(develop)されたコンデンサＣW１２１の電圧にほぼ等しくなる。このように、
狭帯域ループ・コンデンサＣn１３７は、広帯域作動の間、広帯域ループ・コン
デンサＣW１２１とほぼ同じレベルにプリチャージされる。
【００２６】 スイッチ１５０は、捕捉の後、帯域幅制御信号１５２によってトグル切り換え
され、その結果、ＰＬＬ回路１００を狭帯域動作モードにするようにしてもよい
。帯域幅制御信号１５２のトグリングは、共通接点とスイッチ１５０の常開接点
とを電気的に接続する。広帯域ループ回路１２０と狭帯域ループ回路１３０は、
スイッチ１５０がトグル切り換えされた後、位相誤差出力信号１１８のフィルタ
リングを行う。しかしながら、狭帯域ループ回路におけるＲＣフィルタの時定数
は、広帯域ループ回路におけるフィルタの時定数より２桁以上大きいものであっ
てもよい。狭帯域ループ回路フィルタにおける大きな時定数は、広帯域ループ回
路のフィルタリングへの寄与を効果的に最小にする。狭帯域モードに構成される
とき、ＰＬＬデバイスの有効帯域幅は、狭帯域ループ回路コンポーネントの選択
によって決定される。
【００２７】 コンデンサＣn１３７へのプリチャージ電圧は、スイッチ１５０がトグル切り
換えされたとき、狭帯域ループ抵抗Ｒn１３６を通ってＶＣＯ１３０に入力され
る。狭帯域ループ抵抗Ｒn１３６の電圧降下は、ＶＣＯ１３０の入力における高
入力インピーダンスによって無視し得る。およそ、Ｃn１３７の全体の電圧は、
ＶＣＯ１３０の入力に供給される。ＶＣＯ１３０からの出力信号１３２は、遷移
時間において際だった変化はしない。例えば、３３３．７ＭＨｚの基準信号に対
して２、３百ヘルツ変化するだけである。広帯域モードから狭帯域モードへの切
り換えは、オペアンプ１４２の出力のノイズによる、いかなるノイズ成分も除去
するという付加的な効果を奏する。
【００２８】 アプリケーション デュアルモード電話 デュアルモード電話は、広帯域通信チャネルおよび狭帯域通信チャネルを提供
するように構成されている。デュアルモード電話は、広帯域動作モードにおいて
、ＣＤＭＡ（符号分割多重アクセス）のような広帯域の通信プロトコルをサポー
トする。ＴＡＣＳ（トータル・アクセス通信システム）のような狭帯域の通信プ
ロトコルは、狭帯域モードにおいてサポートされる。帯域幅が調整可能なＰＬＬ
デバイスは、送信機の電力消費を最小するために、狭帯域データパスと広帯域デ
ータパスをサポートするように使われる。
【００２９】 デュアルモード電話の１つのアプリケーションは、日本のＣＤＭＡセルラー電
話システムにおいてサポートされている。日本のＣＤＭＡセルラー電話システム
では、狭帯域ＦＭおよび広帯域ＣＤＭＡ範囲モード間の作動および切り換えがで
きるような単一の送受器が要求されている。
【００３０】 デュアルモード電話の設計において、広帯域モードおよび狭帯域モードをサポ
ートする上で、２つの特定の問題が生じる。それは、周波数誤差とタイミングの
いの検討である。例えば、ＴＡＣＳの狭帯域プロトコルは、狭帯域通信パスのた
めの周波数誤差が約９００ヘルツ（１パート・パー・ミリオン）を超えることが
ないように設定されている。広帯域から狭帯域の通信パスへの遷移は、スペック
に従い、１００ミリ秒を超えない周期で、狭帯域のプロトコルによって提供され
る周波数誤差の変動の範囲内で行われなければならない。
【００３１】 ここに問題が生じる。従来の狭帯域のＰＬＬ回路は、周波数ロックするのに約
１秒以上かかる。しかしながら、上述した、帯域幅が調整可能なＰＬＬ回路を組
み入れることによって、デュアルモード電話は、適合した設計とするように要求
されている回路コンポーネントと電力消費を効果的に最小にしつつ、広帯域およ
び狭帯域プロトコルによって持たらされた、周波数誤差とタイミングの検討を満
足するように設計することができる。ＰＬＬ回路１００は、ＶＣＯ１３０の出力
での周波数変動が、広帯域および狭帯域動作モード間のスイッチと関連して、例
えば２、３ミリ秒といった時間幅で際だった変化をしないことを確実にする。周
波数出力における変動は、狭帯域ループ回路をプリチャージすることによって最
小にされる。 狭帯域のＰＬＬアプリケーション 狭帯域のＰＬＬアプリケーションは、上述したような帯域幅の適合性のある設
計を具現化することによって、改良された捕捉パフォーマンスを実現することが
できる。ＰＬＬ回路は、広帯域モードにおける初期状態で設計され、それからロ
ック後のいかなる時においても狭帯域の動作モードに切り換えられる。デバイス
・パフォーマンスは、狭帯域デバイスにおける典型的な１秒以上とは反対に、２
０〜３０のミリ秒で捕捉できるように改良される。捕捉後、デバイスは、帯域幅
制御信号をトグリングすることによって、狭帯域幅構成に移行される。そのトグ
リングは、多くのＰＬＬＩＣ構成の標準出力として提供されるロック信号によっ
て行われる。
【００３２】 他の実施形態 スイッチ１５０および充電回路１４０は、ＰＬＬＩＣ１１０に組み込まれてい
てもよい。ＰＬＬＩＣ１１０は、ＰＬＬ回路を構成するために広帯域および狭帯
域ループを接続するためのポートを含むように構成されていてもよい。
【００３３】 電力消費のセーブは、ＰＬＬ回路１００の多様な動作モードにおいて作動する
ことを必要としないデバイスをパワーダウンすることによって実現するようにし
てもよい。例えば、ＰＬＬ回路１００が図３に示すように狭帯域モードにおいて
作動するときに、オペアンプ１４２は、デバイスから電力が供給されなくなって
作動が禁止されるようになっていてもよい。スイッチ１５５は、電源（ＶＣＣ）
とオペアンプ１４２の間のライン上に配置される。ＰＬＬ回路が狭帯域モードに
おいて構成されるときに、スイッチ１５５は、オペアンプ１４２に効果的に電力
を供給しなくするために帯域幅制御信号１５２によって切り換えられる。
【００３４】 インピーダンスマッチングおよびローディングの問題は、与えられたモードに
おいて作動することを必要としないデバイスにスイッチ切り換えを行うことによ
って、最小にすることができる。ＶＣＯ１３０およびオペアンプ１４２の入力イ
ンピーダンスは、ＰＬＬＩＣ１１０およびＶＣＯ１３０間のループにおけるオペ
アンプ１４２によって生じるローディング(loading)問題を最小にするのに十分
高いものである。しかしながら、図４に示すように、狭帯域モードにおいて作動
するときに、ＶＣＯ１３０の入力およびオペアンプ１４２の非反転端子間が、ス
イッチ１５６によって電気的に接続されていなくてもよい。スイッチ１５６は、
狭帯域モードへの移行のときに帯域幅制御信号１５２によって切り換えられる。
また、その入力接続の遮断は、オペアンプが必要でない、すなわち狭帯域の動作
モードのときに、オペアンプの狭帯域ループ回路への入力によって提供される外
来のローディングを軽減する。オペアンプ入力の分離は、上述したようにオペア
ンプに電力が供給されなくなるときに要求される。
【００３５】 広帯域ループあるいは狭帯域ループのための他のフィルタ構成が適用され得る
。図６に示すように、抵抗Ｒn１３６が、スイッチ１５０の共通の接点位置と狭
帯域ループ・コンデンサＣn１３７の第１のターミナルの間に接続されるように
なっていてもよい。また、図５に示すように、第２のコンデンサ１３８が、狭帯
域ループにおける他のフィルタリングを提供するためにスイッチ１５０の共通の
接点位置から接続されるようになっていてもよい。狭帯域ループ抵抗をスイッチ
１５０および狭帯域コンデンサＣn１３７の間に配置するとき、ＶＣＯに対する
常開接点が短絡回路（例えばワイヤ）に置き換えられるようになっていてもよい
。
【００３６】 広帯域モードと狭帯域モード間の遷移は、ロック信号の使用によって自動的に
行われる。図７に示すように、帯域幅制御信号１５２はＰＬＬＩＣ１１０から与
えられる。ＰＬＬＩＣ１１０は、基準信号およびＶＣＯの間でロックが得られた
とき出力されるロック信号を有するようになっていてもよい。
【００３７】 上記では、ほんの少しの実施形態について詳述したが、当業者であれば、それ
らの開示から逸脱することなく多くの変形例が、好適な実施形態として可能であ
ることを理解するであろう。
【図面の簡単な説明】
【図１】 従来の位相同期ループ回路の概略ブロック図である。
【図２】 本発明に係る位相同期ループ回路の概略ブロック図である。
【図３】 本発明に係る位相同期ループ回路の他の実施形態で、省電力を有するものの概
略ブロック図である。
【図４】 本発明に係る位相同期ループ回路の他の実施形態で、省電力およびインピーダ
ンスマッチングを有するものの概略ブロック図である。
【図５】 本発明に係る位相同期ループ回路の他の実施形態で、狭帯域ループにおける付
加的なフィルタリングを有するものの概略ブロック図である。
【図６】 本発明に係る位相同期ループ回路の他の実施形態で、狭帯域ループを変形させ
たものの概略ブロック図である。
【図７】 本発明に係る位相同期ループ回路の他の実施形態で、自動的なスイッチ切り換
えを有するものの概略ブロック図である。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＬ，ＳＺ，ＵＧ，ＺＷ)，Ｅ Ａ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ ，ＴＭ)，ＡＥ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ， ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，Ｇ Ｅ，ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ， ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，Ｍ Ｎ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ， ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＳ，ＵＺ，ＶＮ，ＹＵ，Ｚ Ａ，ＺＷ

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 帯域幅が調整可能な位相同期ループであって、以下のものか
    らなる： 位相同期ループ；第１の周波数の入力信号を受信する第１の入力ノード、フィ
    ードバック信号を受信する第２の入力ノード、および入力信号とフィードバック
    信号間の周波数誤差を特徴付ける誤差信号を示す信号を持つ出力ノードを有する
    、 電圧制御発振器；前記第２の入力ノードに接続され、誤差信号を受信して、フ
    ィードバック信号が前記第１の周波数を追跡する周波数を持つように、フィード
    バック信号を生成する、および 可変ループフィルタ；前記位相同期ループと前記電圧制御発振器の間に接続さ
    れ、前記誤差信号をフィルタリングし、広帯域幅および狭帯域幅の双方において
    前記入力信号の追跡を可能にするように構成されている。
  2. 【請求項２】 請求項１に記載の帯域幅が調整可能な位相同期ループにおい
    て、前記位相同期ループは、前記入力信号と前記フィードバック信号の周波数差
    を検出してそれを示す前記誤差信号を生成する位相検出器を有する。
  3. 【請求項３】 請求項１に記載の帯域幅が調整可能な位相同期ループにおい
    て、前記電圧制御発振器は、前記入力信号の周波数を追跡する出力信号を有する
    。
  4. 【請求項４】 請求項３に記載の帯域幅が調整可能な位相同期ループにおい
    て、前記出力信号は、入力信号と異なるフォームのものである。
  5. 【請求項５】 請求項１に記載の帯域幅が調整可能な位相同期ループにおい
    て、前記可変ループフィルタは、狭帯域ループフィルタ、広帯域のループフィル
    タ、および帯域幅調整信号の受信に従って前記位相同期ループと前記電圧制御発
    振器の間で前記狭帯域ループフィルタを切り換えるスイッチとを有する。
  6. 【請求項６】 請求項５に記載の帯域幅が調整可能な位相同期ループにおい
    て、前記帯域幅調整信号は、前記入力信号を取得した後、前記位相同期ループに
    よって生成される。
  7. 【請求項７】 請求項５に記載の帯域幅が調整可能な位相同期ループにおい
    て、さらに、前記狭帯域ループフィルタにスイッチする時に前記調整可能な位相
    同期ループが前記入力信号でロックを維持するように、前記狭帯域ループフィル
    タを、前記広帯域ループフィルタにおいて生成されたポテンシャルと等しいポテ
    ンシャルにプリチャージする充電回路を有する。
  8. 【請求項８】 請求項７に記載の帯域幅が調整可能な位相同期ループにおい
    て、前記充電回路は、フォロワー(follower)として構成されたオペアンプを有す
    る。
  9. 【請求項９】 請求項７に記載の帯域幅が調整可能な位相同期ループにおい
    て、前記狭帯域ループフィルタは、第１のコンデンサを有し、前記広帯域ループ
    フィルタは、第２のコンデンサを有し、前記充電回路は、前記第２のコンデンサ
    において生成された電圧にほぼ等しい電圧レベルに前記第１のコンデンサをプリ
    チャージする、ここで前記第２のコンデンサにおいて生成された電圧は、前記誤
    差信号に応答する。
  10. 【請求項１０】 帯域幅が調整可能な位相同期ループであって、以下のもの
    からなる： 位相同期ループ；第１の周波数の入力信号を受信する第１の入力、フィードバ
    ック信号を受信する第２の入力、および入力信号とフィードバック信号間の周波
    数誤差を特徴付ける誤差信号を発生する出力を有する、 電圧制御発振器；誤差信号を受信して、フィードバック信号が前記第１の周波
    数を追跡する周波数を持つように、フィードバック信号を生成する、 広帯域ループフィルタ；前記位相同期ループと前記電圧制御発振器の間に接続
    され、広帯域幅において前記入力信号の追跡を許容するように前記誤差信号をフ
    ィルタリングする、 狭帯域ループフィルタ；狭帯域幅において前記入力信号の追跡を許容するよう
    に前記誤差信号をフィルタリングする、および 制御可能なスイッチ素子；前記位相同期ループと前記電圧制御発振器の間で前
    記狭帯域ループフィルタのモードを変えるように作動する、ここにおいて前記広
    帯域ループフィルタの影響を最小にし、狭帯域幅において入力信号の追跡を行う
    。
  11. 【請求項１１】 位相同期ループ回路の帯域幅を調整する方法であって、前
    記位相同期ループ回路は、第１の周波数の入力信号を受信する位相同期ループ、
    前記第１の周波数を追跡する周波数を持つ局所的に生成された信号を生成する電
    圧制御発振器、および前記位相同期ループと前記電圧制御発振器の間に接続され
    、広帯域幅において前記入力信号の追跡を許容するように前記電圧制御発振器を
    制動(dampening)する広帯域ループフィルタとを有するものであり、前記方法は
    、 狭帯域幅において前記入力信号の追跡を許容するように狭帯域ループフィルタ
    を提供し、 前記位相同期ループと前記電圧制御発振器の間で前記狭帯域ループフィルタに
    スイッチングし、ここにおいて、前記狭帯域ループフィルタは、前記広帯域ルー
    プフィルタの影響を最小にし、狭帯域幅において入力信号の追跡を行う。
  12. 【請求項１２】 狭帯域幅位相同期ループ回路を速くロックする方法であっ
    て、前記狭帯域幅位相同期ループ回路は、第１の周波数の入力信号を受信する位
    相同期ループ、前記第１の周波数を追跡する周波数を生成する電圧制御発振器、
    および前記位相同期ループと前記電圧制御発振器の間に接続され、狭帯域幅にお
    いて前記入力信号の追跡を許容するように前記電圧制御発振器を制動(dampening
    )する狭帯域ループフィルタとを有するものであり、前記方法は、 広帯域幅において前記入力信号の追跡を許容するように広帯域ループフィルタ
    を提供し、 前記位相同期ループと前記電圧制御発振器の間で前記広帯域ループフィルタに
    スイッチングし、前記狭帯域ループフィルタをスイッチングアウトして、広帯域
    幅において入力信号の追跡を行い、 前記入力信号のロックを捕捉し、 そして、捕捉後、前記位相同期ループと前記電圧制御発振器の間で前記狭帯域
    ループフィルタにスイッチングバックし、狭帯域幅における前記入力信号の追跡
    を行う。
JP2000616196A 1998-08-11 1999-08-11 早いセトリング時間を有する帯域幅が調整可能な位相同期ループ Pending JP2003524936A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/132,574 1998-08-11
US09/132,574 US6476681B1 (en) 1998-08-11 1998-08-11 Adjustable bandwidth phase locked loop with fast settling time
PCT/US1999/018249 WO2001001577A1 (en) 1998-08-11 1999-08-11 Adjustable bandwidth phase locked loop with fast settling time

Publications (1)

Publication Number Publication Date
JP2003524936A true JP2003524936A (ja) 2003-08-19

Family

ID=22454658

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000616196A Pending JP2003524936A (ja) 1998-08-11 1999-08-11 早いセトリング時間を有する帯域幅が調整可能な位相同期ループ

Country Status (4)

Country Link
US (1) US6476681B1 (ja)
JP (1) JP2003524936A (ja)
AU (1) AU5478199A (ja)
WO (1) WO2001001577A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009506665A (ja) * 2005-08-24 2009-02-12 クゥアルコム・インコーポレイテッド 同期および追跡動作モードを有する位相同期ループシステム
JP7472561B2 (ja) 2020-03-13 2024-04-23 株式会社Ｊｖｃケンウッド 発振回路

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2347286B (en) * 1999-02-26 2001-04-18 Motorola Ltd Frequency tracking loop and method of frequency tracking
US6614806B1 (en) * 2000-01-06 2003-09-02 Motorola Inc. Method and apparatus for interfering receiver signal overload protection
EP1269631B1 (de) * 2000-04-03 2007-02-21 Siemens Aktiengesellschaft Verfahren zum betrieb eines oszillators sowie elektrische schaltungsanordnung dafür und phasenregelschleife
WO2002058317A2 (en) * 2000-12-20 2002-07-25 Primarion, Inc. Pll/dll dual loop data synchronization
US6693494B2 (en) * 2001-08-20 2004-02-17 Koninklijke Philips Electronics N.V. Frequency synthesizer with three mode loop filter charging
US6563389B1 (en) * 2001-10-24 2003-05-13 Northrop Grumman Corporation Phase locked loop with charge injection cancellation
US6819197B2 (en) 2002-01-29 2004-11-16 Qualcomm Incorporated Multiple bandwidth phase lock filters for multimode radios
GB2389253B (en) * 2002-05-31 2005-09-21 Hitachi Ltd Transmitter and semiconductor integrated circuit for communication
CN100340065C (zh) * 2002-10-14 2007-09-26 联发科技股份有限公司 回路滤波器及其补偿电流调整方法
US6788155B2 (en) * 2002-12-31 2004-09-07 Intel Corporation Low gain phase-locked loop circuit
WO2004075414A1 (en) * 2003-02-14 2004-09-02 Mcdonald James J Iii Circuitry to reduce pll lock acquisition time
WO2004079914A1 (en) * 2003-03-07 2004-09-16 Fujitsu Limited Phase-locked loop circuit
US6922047B2 (en) * 2003-05-29 2005-07-26 Intel Corporation Startup/yank circuit for self-biased phase-locked loops
JP4220839B2 (ja) * 2003-06-11 2009-02-04 パナソニック株式会社 位相同期回路
US7352249B2 (en) * 2003-10-03 2008-04-01 Analog Devices, Inc. Phase-locked loop bandwidth calibration circuit and method thereof
US7421213B2 (en) * 2003-12-19 2008-09-02 Avago Technologies Limited Optical receiver control device with a switchable bandwidth
KR100574980B1 (ko) * 2004-04-26 2006-05-02 삼성전자주식회사 빠른 주파수 락을 위한 위상 동기 루프
US7636019B1 (en) * 2005-06-07 2009-12-22 Cypress Semiconductor Corporation Phase lock loop pre-charging system and method
EP1742367A1 (en) * 2005-06-30 2007-01-10 STMicroelectronics SA Phase locked loop circuit
US7590207B1 (en) * 2005-10-20 2009-09-15 Altera Corporation Modular serial interface in programmable logic device
US8483703B2 (en) * 2005-11-14 2013-07-09 Motorola Solutions, Inc. Method and apparatus for locating a transceiver
US7612618B2 (en) * 2006-12-04 2009-11-03 Electronics And Telecommunications Research Institute PLL apparatus for OFDM system having variable channel bands and operating method thereof
US7671690B2 (en) * 2007-08-31 2010-03-02 Agilent Technolgies, Inc. Method and signal control system providing fast transitions in an oscillating signal
US8063823B2 (en) * 2008-12-15 2011-11-22 Motorola Solutions, Inc. Method for generating a location signal
US8169369B2 (en) * 2008-12-15 2012-05-01 Motorola Solutions, Inc. Method and device for generating a location signal
US8503597B2 (en) * 2010-12-30 2013-08-06 Advanced Micro Devices, Inc. Method to decrease locktime in a phase locked loop
US9444553B2 (en) * 2012-07-05 2016-09-13 Lumentum Operations Llc Tunable coherent optical receiver and method
CN103869158B (zh) * 2012-12-10 2017-12-22 北京普源精电科技有限公司 一种频谱分析仪
US9960776B2 (en) * 2013-03-14 2018-05-01 Applied Materials, Inc. Method and apparatus for generating a variable clock used to control a component of a substrate processing system
US9385731B2 (en) * 2014-07-16 2016-07-05 Taiwan Semiconductor Manufacturing Company Limited Phase-locked loop (PLL)
US9666191B1 (en) * 2016-03-17 2017-05-30 Vocalzoom Systems Ltd. Laser-based system and optical microphone having increased bandwidth
US10771030B2 (en) 2018-08-24 2020-09-08 Analog Devices International Unlimited Company Phase-locked loop with adjustable bandwidth
CN110995255B (zh) * 2019-12-13 2024-01-23 贵州航天计量测试技术研究所 一种具有快锁功能的宽带低相噪锁相环
CN112803990B (zh) * 2021-03-12 2022-12-16 上海航天电子有限公司 一种星载vdes接收载荷射频通道

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4131862A (en) * 1977-10-13 1978-12-26 Sperry Rand Corporation Phase lock loop with narrow band lock-in and wideband acquisition characteristics
US4937536A (en) * 1988-08-19 1990-06-26 Hughes Aircraft Company Fast settling phase lock loop
US5175729A (en) * 1991-06-05 1992-12-29 Motorola, Inc. Radio with fast lock phase-locked loop
JP3001735B2 (ja) * 1992-11-10 2000-01-24 三菱電機株式会社 位相同期ループ周波数シンセサイザ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009506665A (ja) * 2005-08-24 2009-02-12 クゥアルコム・インコーポレイテッド 同期および追跡動作モードを有する位相同期ループシステム
JP7472561B2 (ja) 2020-03-13 2024-04-23 株式会社Ｊｖｃケンウッド 発振回路

Also Published As

Publication number Publication date
WO2001001577A8 (en) 2001-04-19
WO2001001577A1 (en) 2001-01-04
AU5478199A (en) 2001-01-31
US6476681B1 (en) 2002-11-05

Similar Documents

Publication Publication Date Title
JP2003524936A (ja) 早いセトリング時間を有する帯域幅が調整可能な位相同期ループ
KR101334871B1 (ko) 전원조정 위상 동기 루프(ｐｌｌ) 및 사용 방법
JP4349910B2 (ja) 位相ロックループシステムの低ジッタループフィルタ
US5825640A (en) Charge pump circuit and method
US4937536A (en) Fast settling phase lock loop
JP2895342B2 (ja) 移動無線機
JP2003517755A (ja) スイッチトキャパシタ抵抗器を用いたｐｌｌループ・フィルタ
US20060022726A1 (en) Method of switching PLL characteristics and PLL circuit
JPH10501671A (ja) 位相固定ループのループフィルタ
JPH05304471A (ja) 走査レシーバ用改良型シンセサイザループフィルタ
JP2004007588A (ja) 位相同期ループ回路および半導体集積回路装置
KR101110689B1 (ko) Ｐｌｌ 회로
US6549079B1 (en) Feedback systems for enhanced oscillator switching time
EP0582390B1 (en) Dual mode phase-locked loop
US5949261A (en) Method and circuit for reducing power and/or current consumption
JP2000022450A (ja) 信号受信装置および方法、送受信装置、並びにネットワークシステム
JPH06164382A (ja) 位相ロックループ
US6434206B1 (en) Phase locked loop circuit for reducing lock-in time
US5794130A (en) Wireless communication system having improved PLL circuits
JPH10126259A (ja) Ｐｌｌ
NL1015386C2 (nl) Fasevergrendelcircuit.
JP3196409B2 (ja) Ｐｌｌ回路
US20110227617A1 (en) Phase locked loop circuit and system having the same
JP2002198810A (ja) 光受信機の入力断検出回路
JP3263621B2 (ja) Ｐｌｌ回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040525

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041102