JP2003518744A - スルーホールピンのアレイを有する有機フリップチップパッケージ - Google Patents

スルーホールピンのアレイを有する有機フリップチップパッケージ

Info

Publication number
JP2003518744A
JP2003518744A JP2001547650A JP2001547650A JP2003518744A JP 2003518744 A JP2003518744 A JP 2003518744A JP 2001547650 A JP2001547650 A JP 2001547650A JP 2001547650 A JP2001547650 A JP 2001547650A JP 2003518744 A JP2003518744 A JP 2003518744A
Authority
JP
Japan
Prior art keywords
carrier member
solder
organic substrate
solder alloy
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001547650A
Other languages
English (en)
Inventor
マスター，ラージ・エヌ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JP2003518744A publication Critical patent/JP2003518744A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3447—Lead-in-hole components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09754—Connector integrally incorporated in the PCB or in housing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10295—Metallic connector elements partly mounted in a hole of the PCB
    • H05K2201/10303—Pin-in-hole mounted pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process

Abstract

(57)【要約】 内部導電層により導電パッドに接合される複数のピンリードを有する、半導体デバイスを実装するための有機担体部材が提供される。ピンリードは有機担体部材に埋め込まれかつ、半導体デバイスを装着するのに必要な温度よりも高いリフロー温度を有するはんだ合金によって導電層に接合される。実施例は、約２２０℃から約２７０℃のリフロー温度を有するはんだ合金によってピンのアレイが担体部材に接合される、ビスマレイミド−トリアジンエポキシ積層担体部材を含む。

Description

【発明の詳細な説明】
【０００１】
【発明の分野】
この発明は、半導体デバイスを実装するための有機部材に関し、より特定的に
は、スルーホールピンのアレイが有機担体部材に埋め込まれる有機担体部材に関
する。
【０００２】
【背景技術】
超大規模集積技術に関連する高い密度および性能に対する要求が高まることに
より、回路コンポーネントと外部電気回路構成との間の電気的接続の設計および
実現について大きな課題が生まれている。
【０００３】 集積回路（ＩＣ）デバイスは、それらが個別の能動デバイス、個別の受動デバ
イス、単一のチップ内の多数の能動デバイスまたは単一のチップ内の多数の受動
および能動デバイスであっても、それらと他の回路要素または構造との間に好適
な入力／出力（Ｉ／Ｏ）接続を必要とする。これらのデバイスは典型的には非常
に小さくかつ壊れやすい。それらのサイズおよび壊れやすさのために、それらは
支持用の基板、すなわち担体部材の上に載せられるのが一般的である。
【０００４】 デバイスの小型化および半導体デバイスのますます増大する密度は、ますます
増大するＩ／Ｏ端子の数、より短い接続ならびに担体部材の電気的接続、熱放散
および絶縁特徴の改良を必要とする。
【０００５】 増大するデバイス密度を支える１つの技術は、周辺ワイヤボンディングからエ
リアアレイチップ相互配線への移行である。エリアアレイチップ相互配線は、Ｉ
Ｃチップまたはダイを担体部材に直接に結合するバンプまたははんだジョイント
を用いる。この技術は、より多くの数のＩ／Ｏ端子を収容しかつチップのすぐ下
で電気信号を与えて、電圧ノイズマージンおよび信号速度を向上させる。エリア
アレイ相互配線パッケージング技術の１つのタイプが、担体部材上のフリップチ
ップ（ＦＣ）はんだ相互配線である。
【０００６】 フリップチップアセンブリまたはパッケージでは、ＩＣダイおよび他のデバイ
スにはんだバンプまたはボールで「バンプ」が形成される（bumped）。すなわち
、ダイの表面上の金属コンタクトの上に、複数の別々のはんだバンプが形成され
る。次にチップが裏返しにされるまたは「ひっくり返される」（flipped）こと
により、ボール、ピンまたはランドグリッドアレイを有するプラスチック担体部
材に見られるように、ＩＣダイのデバイス側または面が担体部材に結合する。次
にデバイスのはんだバンプが担体部材に装着されて、電気的および機械的接続を
形成する。
【０００７】 スルーホール有機担体部材は、従来、個別のＩＣチップが基板の最上層に実装
される、積層された複数の誘電および導電層から構成される多層基板を用いる。
導電層は、基板内の誘電層間に挟まれる予め規定されたメタライゼーションパタ
ーンからなる。ある層の上のメタライゼーションパターンは電圧基準平面として
働き、個別のチップに電力も供給する。他の層の上のメタライゼーションパター
ンは、個別のチップ間で信号をルーティングする。各チップの個別の端子へのお
よび／または別個の層間の電気的接続は、「バイア」と呼ばれる周知の垂直方向
の相互配線によってもたらされる。入力／出力（Ｉ／Ｏ）ピンは基板内に埋め込
まれ、基板内に存在する適切なメタライゼーションパターンに電気的に接続され
、それにより、マルチチップ集積回路パッケージと外部デバイスとの間で電気信
号をルーティングする。
【０００８】 図１に図示されるように、従来のフリップチップアセンブリ８は、基板１６上
のはんだパッド１４に接続される複数のはんだバンプ１２によって機械的および
電気的に基板１６に装着されるデバイスまたはダイ１０を含む。はんだパッド１
４は、内部メタライズ層（例示の便宜上図示せず）により、基板１６にわたって
ピンリード１８のアレイに電気的に接続される。ピンリード１８は、外部回路構
成への電気的接続を与えるために用いられる。したがって、アセンブリは、ダイ
１０からはんだ／パッド接続１２／１４を介して内部メタライゼーションパター
ンを経由して基板１６を通り、Ｉ／Ｏピンリード１８を経由して外部接続に達す
る電気信号経路をもたらす。
【０００９】 示されたように、基板１６は複数のはんだパッド１４を有する。これらは一般
的に、基板上にはんだの被覆をスクリーン印刷することによって形成される。ダ
イ１０上のはんだボール１２は一般的に、公知のはんだバンプ技術によって形成
され、従来は、約３２３℃の融解温度を有する、９７−９５重量％（ｗｔ％）の
鉛／３−５ｗｔ％の錫を含有するはんだなどの、高鉛はんだから形成される。
【００１０】 ピンリードを有機基板に接合する公知の技術は、多層基板中の予め形成された
スルーホールにピンを挿入することを含む。挿入されるピンは、鉛１０ｗｔ％／
錫１０ｗｔ％のはんだで被覆され、基板の加熱により、ピン上のはんだがリフロ
ーして、多層基板の内部メタライズ層とピンとの間の接合を形成する。
【００１１】 ピンリードを有機基板中の内部メタライズ層に装着することに関連する１つの
問題は、多層基板の作製に用いられる高分子材料の分解温度よりもはんだ付け温
度が高いと必ず、基板の機械的完全性が好ましくなく損なわれてしまうことであ
る。さらに、ピンリードをメタライズ層に接合するのに用いるはんだは、優れた
電気信号を有しながら、アセンブリの引張り、搭載またはテストに耐えることが
できる強力な機械的接合、すなわちソケット付けを形成しなければならない。増
加するＩ／Ｏ端子の必要性が増しかつより軽くより小さなパッケージの必要性が
増すにつれ、ダイおよびキャパシタの実装に関連する問題は、ピングリッドアレ
イパッケージの製造について新たな課題を与えている。
【００１２】 したがって、強く、信頼性があり、抵抗が最小限のはんだ接合がピンリードと
メタライズ層との間に形成されるようにする、改良されたピングリッドアレイパ
ッケージに対する必要性が技術分野に存在している。
【００１３】
【発明の概要】
この発明の利点は、非常に信頼性の高いピンリードを有するデバイスを実装す
るのに好適な有機担体部材である。
【００１４】 この発明の別の利点は、動作の間、信頼性のある電気的接続を維持するデバイ
スアセンブリである。
【００１５】 この発明のさらなる利点および特徴は、後の説明に一部述べられ、以下を検討
すれば当業者には一部明らかになりまたは、発明の実践から理解されるであろう
。この発明の利点は、添付の請求項に特に指摘されるように実現されかつ得られ
るであろう。
【００１６】 この発明に従うと、以上およびその他の利点は、デバイスを実装するための担
体部材によって一部達成される。この発明の担体部材は、内部導電層を有する有
機基板と；内部導電層に電気的に接続する、実装されるべきデバイスを受けるた
めの有機基板上の複数の導電コンタクトと；有機基板から離れるように延びる複
数のピンとを含み、各々のピンの上端部は有機基板に埋め込まれかつ各々の上端
部は、約３００℃を超えないリフロー温度を有するはんだ合金によって内部導電
層に接合される。たとえば、はんだ合金は約２２０℃から約２７０℃のリフロー
温度を有する。
【００１７】 この発明の実施例では、導電コンタクトははんだパッドを含み、ピンの上端部
を接合するはんだ合金は、はんだパッドのリフロー温度よりも高いリフロー温度
を有する。すなわち、はんだパッドと、ピンおよびはんだパッドを接合するはん
だ合金とのリフローの間の温度差は約１０℃以上ある。
【００１８】 この発明のはんだ合金は、約８５ｗｔ％から約８２ｗｔ％の鉛、約１２ｗｔ％
から約８ｗｔ％のアンチモン、約１０ｗｔ％から約３ｗｔ％の錫および約５ｗｔ
％までの銀を含む。この発明のさらなるはんだ合金は、約９５ｗｔ％から約８０
ｗｔ％の錫、約１５ｗｔ％から約３ｗｔ％のアンチモン、約５０ｗｔ％までのイ
ンジウムおよび約５ｗｔ％までの銀を含む。この発明の他のはんだ合金は、約８
０ｗｔ％から約５０ｗｔ％の鉛および約５０ｗｔ％から約２０ｗｔ％のインジウ
ムを含む。
【００１９】 有機基板は、ポリフェニレンスルフィド、ポリスルホン、ポリエーテルスルホ
ン、ポリアリルスルホン（polyarysulphone）、フェノール、ポリアミド、ビス
マレイミド−トリアジン、エポキシまたはその混合物を含み、オプションでグラ
スファイバなどの繊維材料を含んで、有機基板の底部ではんだパッドをリードに
接続する内部配線を有する積層構造を作製し得る。これに代えて、有機基板は、
上記樹脂またはその混合物のいずれによっても、内部配線を有する成形プラスチ
ック部分などの非積層構造に作製可能である。
【００２０】 この発明の別の局面は、デバイスと、ピンリードのアレイが埋め込まれる支持
有機担体部材とを含むデバイスアセンブリである。アセンブリは、複数のはんだ
付け可能コンタクトをその上に有するデバイスを含み、デバイスのはんだ付け可
能コンタクトはこの発明の担体部材上の導電コンタクトに接合される。デバイス
は、バンプ付きＩＣダイまたはバンプ付きキャパシタなどの複数のはんだバンプ
を有しかつ支持担体部材に実装される集積回路ダイであり得る。
【００２１】 この発明の別の局面は、デバイスアセンブリを製造する方法である。方法は、
デバイスを実装するための担体部材を設けるステップを含み、担体部材は、内部
導電層を有する有機基板と；内部導電層と電気的に接続する、実装されるべきデ
バイスを受けるための有機基板上の複数のはんだパッドと；有機基板から離れる
ように延びる複数のピンとを含み、各々のピンの上端部は有機基板に埋め込まれ
かつ各々の上端部は約３００℃を超えないリフロー温度を有するはんだ合金によ
って内部導電層に電気的に接合され、さらに方法は、複数のはんだ付け可能コン
タクトをその上に有するデバイスを担体部材上に実装して、デバイスのはんだ付
けコンタクトを有機基板上のはんだパッドと整列するステップと、ピンを接合す
るはんだ合金のリフロー温度を超えない温度で有機基板上のはんだパッドをリフ
ローして、デバイスのはんだ付け可能コンタクトと有機基板上のはんだパッドと
の間に電気的接続を形成するステップとを含む。
【００２２】 この発明に従うと、埋め込みピンは、約２０５℃以上の温度でその間のはんだ
合金をリフローして、担体部材を設ける前に、内部導電層とピンとの間に機械的
および電気的接合を与えることによって内部導電層に接合される。この発明の実
施例では、はんだ合金は、約８５ｗｔ％から約８２ｗｔ％の鉛、約１２ｗｔ％か
ら約８ｗｔ％のアンチモン、約１０ｗｔ％から約３ｗｔ％の錫および約５ｗｔ％
までの銀を含む。
【００２３】 この発明のさらなる利点は、以下の詳細な説明からこの技術分野の当業者には
容易に明らかになるであろう。この発明の好ましい実施例のみが、この発明を実
行することが企図される最良の形態の単なる例示のために示されかつ説明される
。理解されるように、この発明は他の異なる実施例が可能であり、そのいくつか
の詳細は、すべてこの発明から逸脱することなく、さまざまな明らかな点におい
て変更が可能である。したがって、図面および説明は本質的に例示的なものであ
り制限的とみなされるべきではない。
【００２４】
【詳細な説明】
この発明は、高い融解またはリフロー温度を有するはんだ合金を用いて内部導
電層を埋め込みピンリードに接合することにより、埋め込みピンの機械的完全性
を向上しかつ、デバイスアセンブリを製造する際のその後の熱処理ステップの間
に接合が離れないようにする発見から生じている。特に、発見されたのは、有機
担体部材内でピンリードを接合するのに用いられる従来の低温はんだ合金がダイ
装着プロセスの間に内部で融解し、そのために体積膨張による歪みが生じ、究極
的に、形成された接合が壊れてしまうことであった。
【００２５】 この発明は、高温はんだ合金を用いることにより、内部はんだ合金の所望され
ないリフローを克服し、有機担体部材中の埋め込みピンと内部導電層との間の接
合を形成する。この発明のはんだ合金は、有機担体の分解遷移温度よりも低いが
、その後の熱処理のリフロー温度よりも高いリフロー温度を有しながら、デバイ
スの耐用寿命の間の動作にわたって途切れることなく多くの温度サイクルを経る
ことができる強力な機械的および電気的接合を依然として形成する。
【００２６】 図２Ａおよび図２Ｂはこの発明の有機担体部材を図示する。図示されるように
、担体部材２０は、内部導電層２４を有する有機基板２２を含む。たとえばはん
だパッドなどの導電コンタクト２６のアレイは、デバイス（図示せず）を受ける
ための有機基板２２上に形成される。はんだパッド２６のアレイは、その上に実
装されるべき所与のデバイスのメタライゼーションパターンに対応するようにパ
ターニングされる。有機担体部材は、複数のピンリード２８をさらに含む。図２
Ｂに示されるように、ピンリードは有機基板２２から延びており、各々のピンの
上端部３０は有機基板に埋め込まれ、各々の上端部３０は、はんだ合金３２によ
り内部導電層２４に電気的および機械的に接合される。
【００２７】 ピンはいずれの所望のフットプリント中にも構成可能である。さらに、有機担
体部材は、装着されたデバイスが生成する熱を放散するために、めっきスルーホ
ール熱バイアおよび／または金属スラグも含み得る。内部導電層は、積層構造を
作製するのに用いられる誘電層上に金属層を蒸着することによって作ることがで
きる。導電層を形成するのに有用な金属は、約５μから約４０μの厚みの、アル
ミニウム、ニッケル、鉄、銅、金またはその合金を含む。ピンリードは、コバル
ト、ニッケル、鉄の層または合金からなり、ニッケルまたは金の１つ以上の層で
めっきされ得る。この開示の導きおよび目的を与えられれば、特定のデバイスア
センブリに最適なはんだ組成および有機基板を必ず定めることができる。
【００２８】 この発明に従うと、調製されたはんだ合金は、高いリフロー温度、すなわち、
電気的接続を形成するのに十分な移動性をはんだが有する温度を有する。この発
明の実施例では、調製されたはんだは約２２０℃から約２７０℃のリフロー温度
を有する。この発明のはんだ合金は、約８５ｗｔ％から約８２ｗｔ％の鉛、約１
２ｗｔ％から約８ｗｔ％のアンチモン、約１０ｗｔ％から約３ｗｔ％の錫および
約５ｗｔ％までの銀を含む。この発明で有用な他のはんだ合金は、約９５ｗｔ％
から約８０ｗｔ％の錫、約１５ｗｔ％から約３ｗｔ％のアンチモン、約２０ｗｔ
％までのインジウムおよび約５ｗｔ％までの銀を含む。この発明で有用なさらに
他のはんだ合金は、約８０ｗｔ％から約５０ｗｔ％の鉛および約５０ｗｔ％まで
のインジウムを含む。
【００２９】 以下の表１は、この発明に従う有機基板内で内部導電層にピンリードを接合す
るのに好適な融解特徴を有するはんだ合金を与える。
【００３０】
【表１】
【００３１】 この発明のはんだ合金は、さらに有利には、有機基板の完全性を損なわないリ
フロー温度を有する。この発明の実施例では、有機基板は、スルホン、ポリアリ
ルスルホン、フェノール、ポリアミド、ビスマレイミド−トリアジン、エポキシ
またはその混合物などの、高温安定高分子材料を含む。ポリイミドは、有機パッ
ケージ用の積層体として準備可能な耐輻射性高温安定材料である。たとえば、ポ
リイミド自体は３００℃を超える熱分解温度を有する。
【００３２】 ポリイミドは１つ以上のイミド置換単量体とさらに共重合されて、誘電および
／または熱特性を高めることができる。ポリイミドと共重合可能な典型的な単量
体は、アミド、フェノール類、ビスマレイミド、エポキシおよびエステルを含み
、対応するポリイミド共重合体を形成する。
【００３３】 この発明の有機基板は、成形部分の形態でまたは積層構造として作製可能であ
る。埋め込みピンリードを有する内部導電層を備える積層構造は、１つ以上の導
電層および絶縁重合体層を有して、オプションでグラスファイバなどの繊維材料
を有して、作製可能である。たとえば、有機基板は、高い熱分解温度を有するＦ
Ｒ−４基板積層体またはビスマレイミド−トリアジン（ＢＴ）樹脂などの有機エ
ポキシガラス樹脂ベースの材料から作成可能である。
【００３４】 この発明の実施例では、有機基板は、銅の層などの内部金属層を有するビスマ
レイミド−トリアジンエポキシ積層構造を含む。基板の表面には、半導体デバイ
スを受けるパターンに配置される複数のはんだパッドが存在する。ピンリードは
内部金属層と電気的に接続する。ニッケルおよび／または金で被覆される複数の
Ｃｏ−Ｎｉ−Ｆｅピンリードは積層体に埋め込まれ、各上端部は、約３００℃を
超えないリフロー温度を有するはんだ合金によって電気的かつ機械的に内部金属
層に接合される。
【００３５】 発明を実践する際、ピンリードは、予め被覆されたピンリードを有機担体部材
の予め形成されたスルーホールに挿入することによって内部導電層に接合される
。ピンリードは、約２１０℃以上の温度でこの発明のはんだ合金をリフローする
ことによって内部導電層に接合され、その間に機械的および電気的に強力な接合
を形成する。
【００３６】 この発明に従うと、この発明の担体部材を設けることと、複数のはんだ付け可
能コンタクトをその上に有するデバイスを担体部材に実装して、デバイスのはん
だ付け可能コンタクトを部材上のはんだパッドと整列することとによって、デバ
イスアセンブリが準備される。デバイスは、はんだ付け可能導電コンタクトをそ
の上に有するいずれのデバイスでもあり得る。たとえば、デバイスは、バンプ下
に冶金部を有する、すなわち、高鉛はんだバンプとＩＣとの間に、クロム、銅、
金、チタン、ニッケルなどの合金もしくは１つ以上の層を含む、たとえばＰｂ９
７−９５ｗｔ％／Ｓｂ３−５ｗｔ％の高鉛はんだバンプＩＣまたは、バンプ付き
キャパシタまたは、はんだ付け可能導電コンタクトを有するいずれの他のデバイ
スでもあり得る。
【００３７】 この発明の担体部材が一旦デバイスと整列されると、部材上のはんだパッドを
リフローしかつデバイスと担体部材とを相互配線するための、赤外線などの熱の
印加、ベルト炉などの乾燥加熱ガスの流れなどにより、デバイスと部材との間に
電気的相互配線が形成される。この発明の実施例では、担体部材上のはんだパッ
ドは、赤外線／対流組合せヒータのプロセスにより、たとえば担体部材を約２５
０℃に加熱する、約２４０℃から約２６０℃に有機担体部材を加熱するプロセス
によってリフローされる。この発明の実施例では、はんだパッドとピンを接合す
るはんだ合金とのリフローの間の温度差は、約１０℃、たとえば約５℃以上にな
る。
【００３８】 上述のプロセスステップおよび構造は、デバイスアセンブリの製造または集積
半導体デバイスのパッケージングのための完全なプロセスフローを形成するもの
ではない。この発明は、技術分野で現在用いられる電子パッケージ作成技術と関
連して実践可能であり、一般的に実践されるプロセスステップの一部のみがこの
発明の理解の必要に応じて含まれる。電子パッケージ作製の部分の断面を表わす
図面は縮尺どおりに描かれておらず、代わりに、この発明の特徴を図示するよう
に描かれている。
【００３９】 この発明は、現在もっとも実際的で好ましい実施例と考えられるものと関連し
て説明されたが、この発明が開示された実施例に限定されるものではなく、これ
に対し、添付の請求項の精神および範囲内に含まれるさまざまな変更および均等
な構成を含むことが意図されることを理解されたい。
【図面の簡単な説明】
【図１】 従来のフリップチップアセンブリを概略的に示す図である。
【図２Ａ】 内部導電層に接合されかつこの発明の有機基板に埋め込まれる
ピンリードの断面を概略的に示す図である。
【図２Ｂ】 内部導電層に接合されかつこの発明の有機基板に埋め込まれる
ピンリードの断面を概略的に示す図である。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１４年２月２７日（２００２．２．２７）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】 この発明に従うと、以上およびその他の利点は、デバイスを実装するための担
体部材によって一部達成される。この発明の担体部材は、内部導電層を有する有
機基板と；内部導電層に電気的に接続する、実装されるべきデバイスを受けるた
めの有機基板上の複数の導電コンタクトと；有機基板から離れるように延びる複
数のピンとを含み、各々のピンの上端部は有機基板に埋め込まれかつ各々の上端
部は、２１０℃以上および３００℃を超えないリフロー温度を有するはんだ合金
によって内部導電層に接合される。たとえば、はんだ合金は２２０℃から２７０
℃の範囲のリフロー温度を有する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】 この発明の別の局面は、デバイスアセンブリを製造する方法である。方法は、
デバイスを実装するための担体部材を設けるステップを含み、担体部材は、内部
導電層を有する有機基板と；内部導電層と電気的に接続する、実装されるべきデ
バイスを受けるための有機基板上の複数のはんだパッドと；有機基板から離れる
ように延びる複数のピンとを含み、各々のピンの上端部は有機基板に埋め込まれ
かつ各々の上端部は２１０℃以上および３００℃を超えないリフロー温度を有す
るはんだ合金によって内部導電層に電気的に接合され、さらに方法は、複数のは
んだ付け可能コンタクトをその上に有するデバイスを担体部材上に実装して、デ
バイスのはんだ付けコンタクトを有機基板上のはんだパッドと整列するステップ
と、ピンを接合するはんだ合金のリフロー温度を超えない温度で有機基板上のは
んだパッドをリフローして、デバイスのはんだ付け可能コンタクトと有機基板上
のはんだパッドとの間に電気的接続を形成するステップとを含む。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｃ２２Ｃ 11/10 Ｃ２２Ｃ 11/10 13/00 13/00 13/02 13/02 Ｈ０１Ｌ 23/08 Ｈ０１Ｌ 23/08 Ａ // Ｂ２３Ｋ 101:40 Ｂ２３Ｋ 101:40 (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＪＰ，ＫＲ (72)発明者 マスター，ラージ・エヌ アメリカ合衆国、65138 カリフォルニア 州、サン・ノゼ、トローブリッジ・ウェ イ、5772

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 デバイスを実装するための担体部材であって、 内部導電層を有する有機基板と、 内部導電層と電気的に接続する、実装されるべきデバイスを受けるための有機
    基板上の複数の導電コンタクトと、 有機基板から離れるように延びる複数のピンとを含み、各々のピンの上端部は
    有機基板に埋め込まれ、各々の上端部は、約３００℃を超えないリフロー温度を
    有するはんだ合金により内部導電層に接合される、担体部材。
  2. 【請求項２】 はんだ合金は約２２０から約２７０℃のリフロー温度を有す
    る、請求項１に記載の担体部材。
  3. 【請求項３】 導電コンタクトははんだパッドを含み、ピンの上端部を接合
    するはんだ合金は、はんだパッドのリフロー温度よりも高いリフロー温度を有す
    る、請求項１に記載の担体部材。
  4. 【請求項４】 はんだパッドとピンを接合するはんだ合金とのリフローの間
    の温度差は約５℃以上ある、請求項３に記載の担体部材。
  5. 【請求項５】 はんだ合金は、約８５ｗｔ％から約８２ｗｔ％の鉛、約１２
    ｗｔ％から約８ｗｔ％のアンチモン、約１０ｗｔ％から約３ｗｔ％の錫および約
    ５ｗｔ％までの銀を含む、請求項１に記載の担体部材。
  6. 【請求項６】 はんだ合金は、約９５ｗｔ％から約８０ｗｔ％の錫、約１５
    ｗｔ％から約３ｗｔ％のアンチモン、約５０ｗｔ％までのインジウムおよび約５
    ｗｔ％までの銀を含む、請求項１に記載の担体部材。
  7. 【請求項７】 はんだ合金は、約８０ｗｔ％から約５０ｗｔ％の錫および約
    ５０ｗｔ％から約２０ｗｔ％のインジウムを含む、請求項１に記載の担体部材。
  8. 【請求項８】 はんだ合金のリフロー温度は約２４０℃から約２６０℃の間
    である、請求項１に記載の担体部材。
  9. 【請求項９】 有機基板は積層構造を含む、請求項１に記載の担体部材。
  10. 【請求項１０】 有機基板はビスマレイミド−トリアジンエポキシ積層体を
    含む、請求項１に記載の担体部材。
  11. 【請求項１１】 有機基板は成形プラスチックを含む、請求項１に記載の担
    体部材。
  12. 【請求項１２】 デバイスを実装するための担体部材であって、 内部メタライズ層を有するビスマレイミド−トリアジンエポキシ積層体を含む
    基板と、 内部メタライズ層と電気的に接続する、実装されるべきデバイスを受けるため
    の積層体上の複数のはんだパッドと、 積層体から離れるように延びる複数の金被覆されたピンとを含み、各々のピン
    の上端部は積層体に埋め込まれ、各々の上端部は、約３００℃を超えないリフロ
    ー温度を有するはんだ合金によって内部メタライズ層に接合される、担体部材。
  13. 【請求項１３】 デバイスアセンブリであって、 請求項１に記載の担体部材と、 複数のはんだ付け可能なコンタクトを有するデバイスとを含み、デバイスのは
    んだ付け可能コンタクトは有機基板上の導電コンタクトに接合される、デバイス
    アセンブリ。
  14. 【請求項１４】 はんだ付け可能コンタクトは、はんだバンプと電気的に接
    続する、クロム、銅および金の層または合金を含む、請求項１３に記載のデバイ
    スアセンブリ。
  15. 【請求項１５】 デバイスは集積回路ダイである、請求項１４に記載のデバ
    イスアセンブリ。
  16. 【請求項１６】 デバイスアセンブリを製造する方法であって、 デバイスを実装するための担体部材を設けるステップを含み、担体部材は、内
    部導電層を有する有機基板と；内部導電層と電気的に接続する、実装されるべき
    デバイスを受けるための有機基板上の複数のはんだパッドと；有機基板から離れ
    るように延びる複数のピンとを含み、各々のピンの上端部は有機基板に埋め込ま
    れ、各々の端部は、約３００℃を超えないリフロー温度を有するはんだ合金によ
    り内部導電層に接合され；さらに 複数のはんだ付け可能コンタクトを有するデバイスを担体部材に実装して、デ
    バイスのはんだ付け可能コンタクトを有機基板上のはんだパッドと整列するステ
    ップと、 ピンを接合するはんだ合金のリフロー温度を超えない温度で、有機基板上のは
    んだパッドをリフローして、デバイスのはんだ付け可能コンタクトと有機基板上
    のはんだパッドとの間の電気接続を形成するステップとを含む、方法。
  17. 【請求項１７】 担体部材を約２５０℃に加熱することにより、有機基板上
    のはんだパッドをリフローするステップを含む、請求項１６に記載の方法。
  18. 【請求項１８】 担体部材を設ける前に、約２１０℃以上の温度ではんだ合
    金をリフローすることにより、複数のピンを機械的かつ電気的に内部導電層に接
    合するステップを含む、請求項１６に記載の方法。
  19. 【請求項１９】 はんだ合金は、約８５ｗｔ％から約８２ｗｔ％の鉛、約１
    ２ｗｔ％から約８ｗｔ％のアンチモン、約１０ｗｔ％から約３ｗｔ％の錫および
    約５ｗｔ％までの銀を含む、請求項１８に記載の方法。
  20. 【請求項２０】 はんだ合金は、約９５ｗｔ％から約８０ｗｔ％の錫、約１
    ５ｗｔ％から約３ｗｔ％のアンチモン、約５０ｗｔ％までのインジウムおよび約
    ５ｗｔ％までの銀を含む、請求項１８に記載の方法。
JP2001547650A 1999-12-21 2000-06-15 スルーホールピンのアレイを有する有機フリップチップパッケージ Withdrawn JP2003518744A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US17129799P 1999-12-21 1999-12-21
US60/171,297 1999-12-21
US48210100A 2000-01-13 2000-01-13
US09/482,101 2000-01-13
PCT/US2000/016788 WO2001047014A1 (en) 1999-12-21 2000-06-15 Organic flip chip packages with an array of through hole pins

Publications (1)

Publication Number Publication Date
JP2003518744A true JP2003518744A (ja) 2003-06-10

Family

ID=26866929

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001547650A Withdrawn JP2003518744A (ja) 1999-12-21 2000-06-15 スルーホールピンのアレイを有する有機フリップチップパッケージ

Country Status (4)

Country Link
EP (1) EP1249041A1 (ja)
JP (1) JP2003518744A (ja)
KR (1) KR20020065602A (ja)
WO (1) WO2001047014A1 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4170472A (en) * 1977-04-19 1979-10-09 Motorola, Inc. Solder system
US5479319A (en) * 1992-12-30 1995-12-26 Interconnect Systems, Inc. Multi-level assemblies for interconnecting integrated circuits
US5303862A (en) * 1992-12-31 1994-04-19 International Business Machines Corporation Single step electrical/mechanical connection process for connecting I/O pins and creating multilayer structures
US5938862A (en) * 1998-04-03 1999-08-17 Delco Electronics Corporation Fatigue-resistant lead-free alloy

Also Published As

Publication number Publication date
EP1249041A1 (en) 2002-10-16
WO2001047014A1 (en) 2001-06-28
KR20020065602A (ko) 2002-08-13

Similar Documents

Publication Publication Date Title
JP3262497B2 (ja) チップ実装回路カード構造
JP3320979B2 (ja) デバイスをデバイス・キャリヤ上に直接実装する方法
JP3875077B2 (ja) 電子デバイス及びデバイス接続方法
US6336262B1 (en) Process of forming a capacitor with multi-level interconnection technology
US6414849B1 (en) Low stress and low profile cavity down flip chip and wire bond BGA package
US6653575B2 (en) Electronic package with stacked connections and method for making same
US6994243B2 (en) Low temperature solder chip attach structure and process to produce a high temperature interconnection
JP5085932B2 (ja) 実装体及びその製造方法
US20020171152A1 (en) Flip-chip-type semiconductor device and manufacturing method thereof
US20070080447A1 (en) Electronic apparatus
JPH09134934A (ja) 半導体パッケージ及び半導体装置
JPH10509278A (ja) フリップ・チップ技術のコアメタルのハンダ・ノブ
WO2005048311A2 (en) Bump-on-lead flip chip interconnection
JP2010541244A (ja) 二重ポスト付きフリップチップ相互接続
JP2002237568A (ja) 基板上垂直組立体用の折り曲げた相互接続体上にスタックしたチップスケールパッケージ
US6683387B1 (en) Flip chip carrier package with adapted landing pads
US6846699B2 (en) Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument
JP2003518743A (ja) 信頼性のあるフリップチップ接続のためのはんだによる有機パッケージ
US6229207B1 (en) Organic pin grid array flip chip carrier package
US7923825B2 (en) Integrated circuit package
CN202394889U (zh) 半导体封装构造
US6657313B1 (en) Dielectric interposer for chip to substrate soldering
US7276800B2 (en) Carrying structure of electronic components
US7545028B2 (en) Solder ball assembly for a semiconductor device and method of fabricating same
TW200929467A (en) Packaging substrate structure

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070904