JP2003517772A - ラインドライバにおけるワット損削減のための構成 - Google Patents

Abstract

(57)【要約】 デジタル信号プロセッサ（１）により生成され、循環プレフィックスによって隔離された連続するシンボルの形でマルチトーン信号を送信するための送信ライン（３）に接続されたラインドライバ（２）におけるワット損を削減するために、制御可能電圧供給装置の出力端子は、ラインドライバ（２）の供給電圧端子（６）に接続され、そこに制御可能供給電圧を供給し、制御可能電圧供給装置（５）の制御入力端子は、デジタル信号プロセッサ（１）の制御出力端子に接続される。次に送信されるシンボルのピーク対ピーク期待値に応じて、デジタル信号プロセッサ（１）は、各循環プレフィックスの期間中、制御可能電圧供給（５）を制御して、ドライバ（２）への供給電圧を設定する。

Description

【発明の詳細な説明】

【０００１】 （技術分野） 本発明は、一般的にラインドライバに関するものであり、特に、ＡＤＳＬ（非
対称デジタル加入者回線）システムのようなマルチトーン・システムにおける送
信ラインに接続されたラインドライバにおけるワット損（power dissipation）
を削減するための構成に関する。

【０００２】 （発明の背景） ＡＤＳＬシステムのようなマルチトーン・システムにおいて、データ情報は、
複数の正弦トーン（sine tones）の位相及び振幅に符号化され、それが送信ライ
ン上のラインドライバによってバーストとして、一定のいわゆるシンボル速度又
はシンボル長で送信される。ＡＤＳＬの場合は、２４６．３μｓである。

【０００３】 各シンボルのフーリエ変換を可能とするために、いわゆる循環プレフィックス
（cyclic prefix）がシンボル間に挿入される。循環プレフィックスは、有効デ
ータを含まないが、マルチトーン信号がフーリエ変換のために連続的になること
を確実なものとする。

【０００４】 ＡＤＳＬの場合、各循環プレフィックスはの長さは、３２サンプル、又は約１
５μｓである。

【０００５】 個々のトーンの位相及び振幅は、ランダムとして見え、全信号は、多くのトー
ンの合計から成るので、送信されるべき全信号のピーク・トゥ・ピーク電圧にお
ける連続するシンボル間には、大きな差異が出る。

【０００６】 このことを鑑みて、一般のＡＤＳＬシステムにおいて、そのようなマルチトー
ン信号を送信するための送信ラインに接続されたラインドライバの供給電圧は、
理論的最大ピークがクリップされることなく送信できるように選択されなければ
ならない。

【０００７】 これにより、ラインドライバの供給電圧は、送信されるシンボルの大部分にと
って高すぎることになる。

【０００８】 従って、ラインドライバにおけるワット損は、大部分のシンボルにとって必要
以上に高いものとなる。

【０００９】 （発明の要約） 本発明の目的は、そのようなラインドライバにおけるワット損を削減するため
の構成を提供することにある。

【００１０】 これは、ラインドライバへの供給電圧を、シンボルごとに、次に送信されるシ
ンボルの既知のピーク・トゥ・ピーク期待値に応じて循環プレフィックスの期間
中に制御することによって達成される。

【００１１】 供給電圧を、ピーク・トゥ・ピーク期待値に適応させることによって、ライン
ドライバにおけるワット損が削減される。

【００１２】 （発明の説明） 以下、添付図面を参照して、本発明を詳細に説明する。

【００１３】 図１は、ＡＤＳＬシステムにおいて送信される２つの連続するシンボルＳ１及
びＳ２を模式的に示す。

【００１４】 公知の方法により、各シンボルＳ１，Ｓ２の前には、それぞれいわゆる循環プ
レフィックスＣＰ１，ＣＰ２がある。

【００１５】 前述のように、ＡＤＳＬシステムにおいて、シンボル長は、２４６．３μｓで
あり、循環プレフィックスの長さは、３２サンプル、又は約１５μｓである。

【００１６】 図１において、シンボルＳ１のピーク・トゥ・ピーク値はＵ１であり、シンボ
ルＳ２のピーク・トゥ・ピーク値はＵ２であり、それは、図１において、Ｕ１よ
り低い値とされる。

【００１７】 今日、図１に示されたシンボルＳ１，Ｓ２は、クリップされずに送信されるよ
うにするのに同一の供給電圧を実際に必要とするわけではないが、一定の供給電
圧を持つラインドライバによって送信される。

【００１８】 このように、そのようなラインドライバにおいて、今日、不必要な電力が消費
されている。

【００１９】 図２は、ラインドライバにおけるワット損を削減するための本発明による構成
を模式的に示す。

【００２０】 図２において、デジタル信号プロセッサ１のデジタル入力・出力端子が、対応
のアナログ・フロントエンド又はラインドライバ２の出力・入力端子に接続され
る。アナログ・フロントエンド又はラインドライバ２は、図１に示されたような
シンボルの形でデータ情報を送受信する送信ライン３に接続される。

【００２１】 公知の方法で、ラインドライバ２は、デジタル信号プロセッサ１からのデジタ
ル信号を、図１に応じてシンボルとして送信されるアナログ信号に変換するため
のデジタル・アナログコンバータ（図示されず）と、受信されたアナログシンボ
ルを、デジタル信号プロセッサ１へのデジタル信号に変換するためのアナログ・
デジタルコンバータ（図示されず）とを備える。

【００２２】 また、公知の方法で、デジタル信号プロセッサ１は、各シンボルにおいて送信
されるトーンのピーク値を知っている。

【００２３】 このように、デジタル信号プロセッサ１は図１におけるシンボルＳ１における
ピーク値Ｕ１を、それがラインドライバ２に送信される前に知っており、また、
図１におけるシンボル２におけるピーク値も知っている。

【００２４】 この知識を持って、デジタル信号プロセッサ１は、各シンボルについてドライ
バ２への最適な供給電圧を選択することができる。

【００２５】 図２は、そのような供給電圧選択を可能とする構成の一実施の形態を示す。

【００２６】 図２の実施の形態において、デジタル信号プロセッサ１は、制御バス４を介し
て、スイッチ５に接続されている。スイッチ５は、制御バス４上のデジタル信号
プロセッサ１からの異なる制御信号に応じて、ドライバ２の供給電圧入力端子６
へ、異なる供給電圧ＳＶ１，ＳＶ２．．．ＳＶｎを提供するようにできている。

【００２７】 尚、異なる供給電圧は固定されていてスイッチ手段で印加される必要はなく、
例えば、制御可能ＤＣ／ＤＣコンバータ（図示されず）によって供給されてもよ
い。

【００２８】 いずれにせよ、本発明によれば、各循環プレフィックスＣＰ１，ＣＰ２の期間
中に、すなわち、意味のある情報が送信されていない間に、ドライバ２への適切
な供給電圧の選択が行われる。

【００２９】 このように、各循環プレフィックスの間に、次に送信されるシンボルに対して
、ドライバに最適な供給電圧の選択を、何も邪魔することなく、行うことができ
る。

【００３０】 各シンボルに対する供給電圧を最適化することによって、ドライバ２の総パワ
ー損をかなり削減することができる。

【図面の簡単な説明】

【図１】 ＡＤＳＬシステムにおいて送信される２つの連続するシンボルを模式的に示す
。

【図２】 本発明の一実施の形態とのＡＤＳＬ接続の一方の端部を模式的に示すブロック
図である。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ，ＴＲ)，ＯＡ(ＢＦ ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ， ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，Ｇ Ｍ，ＫＥ，ＬＳ，ＭＷ，ＭＺ，ＳＤ，ＳＬ，ＳＺ，ＴＺ ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ， ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＥ，ＡＬ，ＡＭ，ＡＴ， ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，Ｃ Ｈ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ ，ＧＢ，ＧＤ，ＧＥ，ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ， ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，Ｋ Ｚ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ， ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，Ｓ Ｌ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＺ，ＶＮ ，ＹＵ，ＺＡ，ＺＷ

Claims (4)

【特許請求の範囲】
1. 【請求項１】 デジタル信号プロセッサ（１）により生成され、循環プレフ
   ィックス（ＣＰ１，ＣＰ２）によって隔離された連続するシンボル（Ｓ１，Ｓ２
   ）の形でマルチトーン信号を送信するための送信ライン（３）に接続されたライ
   ンドライバ（２）におけるワット損を削減するための構成であって、出力端子と
   制御入力端子とを有する制御可能電圧供給装置（５）を備え、制御可能電圧供給
   装置（５）の出力端子は、ラインドライバ（２）の供給電圧端子（６）に接続さ
   れ、そこに制御可能供給電圧を供給し、制御可能電圧供給装置（５）の制御入力
   端子は、デジタル信号プロセッサ（１）の制御出力端子に接続され、デジタル信
   号プロセッサ（１）は、次に送信されるシンボルのピーク・トゥ・ピーク期待値
   に応じて、各循環プレフィックス（ＣＰ１，ＣＰ２）の期間中、制御可能電圧供
   給装置（５）を制御して、ラインドライバ（２）への供給電圧を制御するように
   構成されていることを特徴とする構成。
2. 【請求項２】 請求項１記載の構成であって、制御可能電圧供給装置（５）
   が、制御バス（４）を介して、デジタル信号プロセッサ（１）に接続されている
   ことを特徴とする構成。
3. 【請求項３】 請求項１又は２記載の構成であって、制御可能電圧給供装置
   （５）が、送信されるべきシンボルの異なるピーク・トゥ・ピーク期待値に応じ
   て、ラインドライバ（２）へ異なる供給電圧（ＳＶ１，ＳＶ２，．．．ＳＶｎ）
   を適用すべく構成されているスイッチ（５）を備えることを特徴とする構成。
4. 【請求項４】 請求項１又は２記載の構成であって、制御可能電圧供給装置
   が、デジタル信号プロセッサ（１）によって制御されるＤＣ／ＤＣコンバータを
   備えることを特徴とする構成。